JP2005527856A - 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法 - Google Patents

非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法 Download PDF

Info

Publication number
JP2005527856A
JP2005527856A JP2004507907A JP2004507907A JP2005527856A JP 2005527856 A JP2005527856 A JP 2005527856A JP 2004507907 A JP2004507907 A JP 2004507907A JP 2004507907 A JP2004507907 A JP 2004507907A JP 2005527856 A JP2005527856 A JP 2005527856A
Authority
JP
Japan
Prior art keywords
gate
electrode
pattern
liquid crystal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004507907A
Other languages
English (en)
Other versions
JP2005527856A5 (ja
JP4533132B2 (ja
Inventor
キム，ドン−ギュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005527856A publication Critical patent/JP2005527856A/ja
Publication of JP2005527856A5 publication Critical patent/JP2005527856A5/ja
Application granted granted Critical
Publication of JP4533132B2 publication Critical patent/JP4533132B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 非晶質シリコン薄膜トランジスタ液晶表示装置及びその製造方法
【解決手段】 表示領域と複数のシフトレジスタが形成される駆動回路領域とを有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンが形成される。その上にはゲート絶縁膜及びデータパターンが順次形成される。データパターンを含む基板上に、表示領域のドレイン電極を露出する第１コンタクトホール、各シフトレジスタの第１トランジスタのゲート電極及びソース/ドレイン電極をそれぞれ露出する第２及び第３コンタクトホールを有する保護膜が形成される。保護膜上には、表示領域のドレイン電極と連結される第１電極と、第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極を含む電極パターンが形成される。シフトレジスタと配線とを含むゲート駆動回路を別途の工程を追加せずに絶縁基板上に集積させることで、非晶質シリコン薄膜トランジスタ液晶表示装置の製造工程を単純化させて製造コストを下げることができる。

Description

本発明は、液晶表示装置及びそれの製造方法に関し、より詳細には、液晶表示装置でゲート駆動回路を非晶質シリコン薄膜トランジスタ基板に集積させた非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法に関する。
今日のような情報化時代において、電子ディスプレイ装置の役割は情報通信業界において次第に重要になり、各種電子ディスプレイ装置が多様な産業分野及び過程において広範囲に用いられている。そのような電子ディスプレイ装置は、情報社会のさまざまな要求に応じて新しい機能を有するように、連続的な進化を遂げている。
一般的に、電子ディスプレイ装置とは、多様な情報を視覚を通じて人間に伝達する装置を称する。即ち、電子ディスプレイ装置とは、各種電気機器から出力される電気的な情報信号を人間の視覚で認識できる光情報信号に変換する電子装置と定義することができる。
このような電子ディスプレイ装置において、光情報信号が発光現状によって表示される場合には発光型表示装置と称され、反射、散乱、干渉現象などによって光変調が表示される場合には、受光型表示装置と称される。能動型表示装置とも称される前記発光型表示装置としては、陰極線管（ＣＲＴ）プラズマディスプレイパネル（ＰＤＰ）、発光ダイオード（ＬＥＤ）及び／または電子発光ディスプレイ（ＥＬＤ）などがある。また、受動型表示装置と称される前記受光型表示装置には液晶表示装置（ＬＣＤ）、電気化学表示装置（ＥＣＤ）、及び／または電気泳動画像表示装置（ＥＰＩＤ）などが該当される。
テレビやコンピュータ用モニタなどのような画像表示装置に用いられる陰極線管（ＣＲＴ）は、高い表示品質と低コストの面から、長い間占有率を占めしているが、重い重量、大きい容積及び高い消費電力などのような多い短所を有している。
最近では、半導体技術の急速な進歩によって、薄くて軽いながら低い消費電力の特徴を有するフラットパネル型ディスプレイ装置に対した要求が急激に増大している。
平板ディスプレイ装置のうち、液晶表示装置はＣＲＴに等しいほどの高画質を維持する一方で、他のディスプレイ装置に比べ薄くて軽く、低い消費電力及び低い駆動電圧を有しているだけでなく、陰極線管に近い画像表示が可能であるため、多様な電子装置に広範囲に用いられている。
一般に、液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層とで構成される。前記電極に電圧を印加して液晶分子を再配列させて透過される光の量を調節する。
液晶表示装置のうちにも、現在主に使われているのは、二枚の基板にそれぞれ電極が形成されていて、各電極に印加される電圧をスイッチングする薄膜トランジスタを具備する装置であり、前記薄膜トランジスタは、二枚の基板のうち、いずれか一つに形成される。
画素部に薄膜トランジスタを用いる液晶表示装置は、非晶質型と多結晶型に区分されるが、多結晶シリコン薄膜トランジスタ液晶表示装置は消費電力が小さくて価額が安い反面、非晶質シリコン薄膜トランジスタ−液晶表示装置と比べて製造工程が複雑であるという短所がある。それで、多結晶シリコン薄膜トランジスタ液晶表示装置は携帯電話のディスプレイのように小型ディスプレイ装置に主に適用される。非晶質シリコン薄膜トランジスタ液晶表示装置は、大面積が容易し、収率が高くて主にノートブックＰＣ、ＬＣＤモニタ、ＨＤＴＶなどの大画面ディスプレイ装置に適用される。
図１に図示したように、多結晶シリコン薄膜トランジスタ液晶表示装置は、画素アレイが形成されたガラス基板１０上にデータ駆動回路１２とゲート駆動回路１４とを形成し、端子部１６と統合印刷回路基板２０をフィルムケーブル１８で連結する。このような構造は、製造原価を節減し、駆動回路を一体化することで電力損実を最小化することができる。
しかし、図２に図示したように、非晶質シリコン薄膜トランジスタ液晶表示装置は、フレキシブル印刷回路基板３２上にＣＯＦ（Chip on film）方式でデータ駆動チップ３４を形成し、フレキシブル回路基板３２を通じてデータ印刷回路基板３６と画素アレイのデータライン端子部とを連結する。また、フレキシブル印刷回路基板３８上にＣＯＦ方式でゲート駆動チップ４０を形成し、フレキシブル印刷回路基板３８を通じてゲート印刷回路基板４２と画素アレイとのゲートライン端子部を連結する。
また、最近、ゲート電源供給部をデータ印刷回路基板に実装する統合印刷回路基板技術を採用してゲート印刷回路基板を除去する技術が開発された。本出願人が先出願した韓国特許公開番号２０００−６６４９３号では、ゲート印刷回路基板を除去した統合印刷回路基板を採用したＬＣＤモジュールを開示している。
しかし、統合印刷回路基板を採用してもゲート駆動回路が形成されたフレキシブル印刷回路基板はそのまま使用する。従って、複数のフレキシブル印刷回路基板をガラス基板に組み立てする工程を遂行するため、非晶質シリコン薄膜トランジスタ液晶表示装置は、多結晶シリコン薄膜トランジスタ液晶表示装置に比べて外部導線結合（ＯＬＢ）工程が複雑で製造原価が高くなる。
本発明の目的は、ゲート駆動回路を非晶質シリコン薄膜トランジスタ基板にゲート駆動回路が集積された非晶質シリコン薄膜トランジスタ液晶表示装置を提供することにある。
さらに、本発明の目的は、ゲート駆動回路を非晶質シリコン薄膜トランジスタ基板に集積される非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を提供することにある。
前記の目的を達成するために本発明は、画素アレイが形成される表示領域と、複数のシフトレジスタとが形成される駆動回路領域と、を有する絶縁基板と、前記基板上に形成され、ゲートラインとゲート電極とを含むゲートパターンと、前記ゲートパターンを含む基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された活性層パターンと、前記活性層パターンを含む基板上に形成され、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンと、前記データパターンを含む基板上に形成され、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極を含む電極パターンと、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置を提供する。
また、本発明の前記の目的を達成するために本発明は、複数のゲートラインと複数のデータラインとが形成される表示領域と、ゲート駆動回路領域と、を含む絶縁基板と、ゲート電極とソース/ドレイン電極とを有する複数個の薄膜トランジスタを含み前記ゲート駆動回路領域の基板上に形成され、前記複数のゲートラインを順次選択する複数のシフトレジスタと、それぞれのシフトレジスタに信号を印加するために前記ゲート駆動回路領域の基板上に配置され、すべてのシフトレジスタが１つの層で形成された主配線と、前記シフトレジスタと主配線とを含んだ基板上に形成され、前記表示領域のデータラインの一部分を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のデータラインに連結された第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンと、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置を提供する。
また、他の目的を達成するために本発明は、画素アレイが形成される表示領域と複数のシフトレジスタとが形成される駆動回路領域を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、前記ゲート電極上のゲート絶縁膜上に活性層パターンを形成する段階と、前記活性層パターンを含む基板上に、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、前記データパターンを含む基板上に保護膜を形成する段階と、前記保護膜とゲート絶縁膜とをエッチングして前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、前記保護膜上に前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を提供する。
また、本発明の他の目的を達成するために、本発明は、画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上にゲートラインとゲート電極とを含むゲートパターンを形成する段階と、前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、一つのマスクを用いて前記ゲート絶縁膜上に、活性層パターンと、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、前記データパターンを含む基板上に保護膜を形成する段階と、前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第２コンタクトホール及び前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、前記保護膜上に、前記第１コンタクトホールを通じて前記画素領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を提供する。
本発明の非晶質シリコン薄膜トランジスタ液晶表示装置によると、シフトレジスタと配線とを含んだゲート駆動回路を、別途の工程の追加なしに画素アレイが形成される絶縁基板上に集積させる。即ち、同一物質で用いられる様々な層を同じ層に形成してマスクの数を減らし、ゲート駆動回路のシフトレジスタを構成する第１トランジスタのゲート電極とソース/ドレイン電極とを画素電極用導電膜で連結させることで、工程を単純化させることができる。
また、それぞれのシフトレジスタに信号を印加する主配線を一番目のシフトレジスタから最後のシフトレジスタまで同じ層で形成することで、主配線の抵抗を最小化して非晶質シリコン薄膜トランジスタの電界効果を増加させることができる。
本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、駆動回路及び画素アレイが基板上に同時に形成されることで、多結晶シリコン薄膜トランジスタ液晶表示装置に比べて組み立て工程の数を減少させることができる方法が提供される。以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
図３は、本発明の一実施例による非晶質シリコン薄膜トランジスタ−液晶表示装置において、ゲート駆動回路領域に適用されるシフトレジスタの回路図である。
図４は、図３のシフトレジスタのブロック図である。
図３及び図４を参照すると、ゲート駆動回路は従属連結される複数のシフトレジスタ（ＳＲ1，ＳＲ2，…，ＳＲ193）で構成される。即ち、各シフトレジスタの出力端子（ＯＵＴ）が次のシフトレジスタの入力端子（ＩＮ）に連結される。シフトレジスタはゲートラインに対応する１９２個のシフトレジスタ（ＳＲ1〜ＳＲ192）と、一つのダミーシフトレジスタ（ＳＲ193）で構成される。それぞれのシフトレジスタは、入力端子（ＩＮ）と、出力端子（ＯＵＴ）と、制御端子（ＣＴ）と、クロック信号入力端子（ＣＫ）と、第１電源電圧端子（ＶＳＳ）と、第２電源電圧端子（ＶＤＤ）とを有する。
一番目のシフトレジスタ（ＳＲ1）の入力端子（ＩＮ）には開示信号（ＳＴ）が入力される。各シフトレジスタの出力信号（ＧＯＵＴ1−ＧＯＵＴ192）は、対応されるそれぞれのゲートラインに連結され、前記出力信号によって複数のゲートラインが順次選択される。奇数番目のシフトレジスタには第１クロック信号（ＣＫ）が提供され、偶数番目のシフトレジスタには第２クロック信号（ＣＫＶＢ）が提供される。第１クロック信号（ＣＫＶ）と第２クロック信号（ＣＫＶＢ）は互いに反対される位相を有する。
それぞれのシフトレジスタは、出力端子（ＯＵＴ）に前記第１及び第２クロック信号のうち、対応されるクロック信号を提供するプルアップ部１９０と、前記出力端子（ＯＵＴ）に第１電源電圧（ＶＳＳ）を提供するプルダウン部１９２と、プルアップ部１９０の入力ノードに連結され入力信号の先端に応答してキャパシタを含む。また、シフトレジスタは、充電して前記プルアップ部１９０をオンさせ、次のシフトレジスタの出力信号の先端に応答して前記キャパシタを放電させて前記プルアップ部１９０をオフさせるプルアップ駆動部１９４とを含む。そしてシフトレジスタは、プルダウン部１９２の入力ノードに連結され入力信号の先端に応答して、前記プルダウン部１９２をオフさせ、次のシフトレジスタの出力信号の先端に応答してプルダウン部１９２をオンさせるプルダウン駆動部１９６をさらに含む。
プルアップ部１９０は、クロック信号入力端子（ＣＫ）にドレインが連結され、第３ノード（Ｎ３）にゲートが連結され、出力端子（ＯＵＴ）にソースが連結された第１駆動トランジスタ（Ｔ１）を含む。
また、プルダウン部１９２は、出力端子（ＯＵＴ）にドレインが連結され、第４ノード（Ｎ４）にゲートが連結され、クロック信号入力（ＣＫ）に連結された第２駆動トランジスタ（Ｔ２）を含む。
プルアップ駆動部１９４は、キャパシタ（Ｃ）と三つの制御トランジスタ（Ｔ３，Ｔ４，Ｔ５）とで構成される。キャパシタ（Ｃ）は、第３ノード（Ｎ３）と出力端子（ＯＵＴ）との間に連結される。第３制御トランジスタ（Ｔ３）は、第２電源電圧（ＶＤＤ）にドレインが連結され、入力端子（ＩＮ）にゲートが連結され、第３ノード（Ｎ３）にソースが連結される。第４制御トランジスタ（Ｔ４）は、第３ノード（Ｎ３）にドレインが連結され、制御端子（ＣＴ）にゲートが連結され、ソースが第１電源電圧（ＶＳＳ）に連結される。第５制御トランジスタ（Ｔ５）は、第３ノードにドレインが連結され、第４ノード（Ｎ４）にゲートが連結され、ソースが第１電源電圧（ＶＳＳ）に連結される。
プルダウン駆動部１９６は、二つの制御トランジスタ（Ｔ６，Ｔ７）を含む。第６制御トランジスタ（Ｔ６）のドレインとゲートは、第２電源電圧（ＶＤＤ）が共通に結合され、第４ノード（Ｎ４）にソースが連結される。第７制御トランジスタ（Ｎ７）は第４ノード（Ｎ４）にドレインが連結され、第３ノード（Ｎ３）にゲートが連結され、ソースが第１電源電圧（ＶＳＳ）に結合される。
図５は、本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の断面図であって、表示領域とゲート駆動回路領域を図示する。図６は、前記ゲート駆動回路領域の平面図であり、図７は、前記表示領域の平面図である。
図５乃至図７を参照すると、絶縁基板１１０上の表示領域及びゲート駆動回路領域には、それぞれゲートライン１１２ｇと前記ゲートライン１１２ｇから分岐されたゲート電極とを含むゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）が配置されている。また、表示領域のゲートパターン１１２ｂは、ストレージキャパシタの下部電極に提供される。表示領域とゲート駆動回路領域との間には、ゲートパターンと同じ層で構成されたゲートパッド１１２ｃが形成される。前記ゲートパッド１１２ｃは、ゲートパターンと同層で形成される。ここでゲートパッド１１２ｃは、ゲートライン１１２ｇの一端に連結され、外部から走査信号の印加を受けてゲートライン１１２ｇに印加する役割をする。望ましくは、前記ゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）は約５００Åのクロムと約２０００Åのアルミニウム−ネオジウムで構成された複合膜で形成される。
ゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）を含む基板１００の全面には、ゲート絶縁膜１１４が形成される。前記ゲート絶縁膜１１４は、約４５００Åのシリコン窒化膜で構成されるのが好ましい。
表示領域及びゲート駆動回路領域のゲート絶縁膜１１４上には、第１不純物領域（１１８ａ，１１８ｃ）と、第２不純物領域（１１８ｂ，１１８ｄ）と、前記第１不純物領域と第２不純物領域との間に形成されたチャンネル領域（１１６ａ，１１６ｂ）とを含む活性層パターンが配置されている。前記チャンネル領域（１１６ａ，１１６ｂ）は約２０００Åの非晶質シリコンで構成され、第１及び第２不純物領域（１１８ａ，１１８ｂ，１１８ｃ，１１８ｄ）は約５００Åのｎ型非晶質シリコンで構成される。
前記活性層パターン上には、第１不純物領域（１１８ａ，１１８ｃ）と接触しているソース電極（１２０ａ，１２０ｅ）と、第２不純物領域（１１８ｂ，１１８ｄ）と接触しているドレイン電極（１２０ｂ，１２０ｆ）と、前記ソース電極１２０ａ，１２０ｅと連結され、前記ゲートライン１１２ｇと直交するデータライン１２０ｉと、を含んだデータパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｅ，１２０ｆ，１２０ｈ，１２０ｉ）が配置される。キャパシタ下部電極１１２ｂ上には、ゲート絶縁膜１１４を介在して前記データパターンと同じ層で構成されたキャパシタ上部電極１２０ｃが配置される。表示領域とゲート駆動回路領域との間のパッド領域には、前記データパターンと同じ層で構成されたデータパッド１２０ｄが形成される。
望ましくは、前記データパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ，１２０ｅ，１２０ｆ，１２０ｇ）は約１５００Å〜４０００Åのクロム膜で形成する。
ゲート駆動回路領域の薄膜トランジスタを構成するゲート電極１１２ｄは、ボックス構造で形成され、ソース電極１２０ｅ及びドレイン電極１２０ｆは多チャンネルを有するインターデジタル構造で形成される。即ち、奇数番目のソース電極１２０ｅと偶数番目のドレイン電極１２０ｆとが所定間隔に離隔されている。
図６に図示したように、ゲート駆動回路領域のうち、表示領域に隣接した部分にはシフトレジスタの駆動トランジスタ（図３のＴ１，Ｔ２）が配置される。ゲート出力端にＶｏｎ及びＶｏｆｆ信号を選択的に印加する。この駆動トランジスタは、表示領域から一番遠く離れたゲート駆動回路の部分には、それぞれのシフトレジスタに信号を印加する主配線（ＶＳＳ，ＣＫ，ＣＫＢ，ＶＤＤ，ＶＳＳ２）１５０が配置される。駆動トランジスタ領域と配線領域との間には制御トランジスタ（図３のＴ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７）が配置される。
一般的に、ゲートオン時間が短く、ゲートラインのＲＣ遅延が非常に長い大型・高精細薄膜のトランジスタ液晶表示装置においてシフトレジスタで使用するゲート出力信号を作る場合、非晶質シリコン薄膜トランジスタの電界効果移動度が非常に低いため、それぞれのシフトレジスタに信号を印加する主配線の抵抗とキャパシタ負荷は最小化しなければならない。従って、本発明では、主配線１５０と対応する一番目のシフトレジスタから最後のシフトレジスタまでを別途のコンタクトなしに同じ層で形成する。これにより、主配線１５０の抵抗を最小化することができる。特に、配線抵抗を減少させるために、前記ゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）とデータパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ，１２０ｅ，１２０ｆ，１２０ｇ）を構成する金属膜のうち、面抵抗が小さい金属膜によって主配線１５０を形成するのが好ましい。本実施例では、ゲートパターンをアルミニウムで形成し、データパターンをクロムで形成するため、前記主配線１５０は、ゲートパターンと同じ層で形成する。
また、前記主配線１５０と各シフトレジスタのトランジスタ端子（Ｔ１〜Ｔ７）とを連結させるための分岐配線１６０は、主配線１５０と互いに異なる層で形成される。従って、主配線１５０をゲートパターンと同じ層で形成する場合、前記分岐配線１６０はデータパターンと同じ層で形成する。また、主配線１５０のキャパシタンスを減少させるために、主配線１５０と交差される部分の分岐配線１６０の線幅を小さくすることが望ましい。
前記データパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｅ，１２０ｆ，１２０ｈ，１２０ｉ）を含む基板１１０の全面には、表示領域のドレイン電極１２０ｂを露出する第１コンタクトホール（Ｈ１）と、ゲート駆動回路領域のコンタクト用ゲートパターン１１２ｆを露出する第２コンタクトホール（Ｈ２）と、ゲート駆動回路領域のコンタクト用データパターン１２０ｈを露出する第３コンタクトホール（Ｈ３）と、主配線１５０を露出する第４コンタクトホール（Ｈ４）と、分岐配線１６０を露出する第５コンタクトホール（Ｈ５）と、を有する保護膜１３０が形成される。また、パッド領域の保護膜１３０には、ゲートパッド１１２ｃとデータパッド１２０ｄとをそれぞれ露出する第６及び第７コンタクトホール（Ｈ６，Ｈ７）が形成される。前記保護膜１３０は、シリコン窒化膜又は感光性有機膜で形成される。特に、反射率を高くするために凹凸形状の反射電極を有する反射型液晶表示装置の場合、表面に凹凸構造を有する感光性有機膜で保護膜を形成するのが好ましい。
第１乃至第５コンタクトホール（Ｈ１，Ｈ２，Ｈ３，Ｈ４，Ｈ５）を含む保護膜１３０上には、電極パターン１４０，１４２，１４３が形成されている。電極パターン１４０，１４２，１４３は、表示領域のドレイン電極１２０ｂと電気的に連結される画素電極（又は第１電極）１４０と、前記第２及び第３コンタクトホール（Ｈ２，Ｈ３）を通じてゲート駆動回路領域と接触しているゲートパターン１１２ｆとデータパターン１２０ｈとを互いに電気的に連結する第２電極１４２と、前記第４及び第５コンタクトホール（Ｈ４，Ｈ５）を通じてゲート駆動回路領域の主配線１５０と分岐配線１６０とを互いに電気的に連結する第３電極１４３と、前記第６及び第７コンタクトホール（Ｈ６，Ｈ７）を通じてゲートパッド１１２ｃとデータパッド１２０ｄとを互いに電気的に連結する第４電極１４４と、を含む。望ましくは、前記第２電極１４２は、各々のシフトレジスタを構成する第１トランジスタのゲート電極とソース/ドレイン電極を連結する第１パターンと、シフトレジスタを構成する第２トランジスタのゲート電極と、第３トランジスタのソース/ドレイン電極を連結する第２パターンとを含む。ここで、本実施例では、コンタクト領域の第２電極１４２とパッド領域の第４電極パターン１４４とは、ゲートパターンの一部とデータパターンの一部とを互いに電気的に連結するという点から、第２電極と第４電極は同じ類型のコンタクト端子と見なされる。
ここで、第３電極１４３と主配線１５０及び分岐配線１６０との間のコンタクト抵抗を減少させるため、前記第４及び第５コンタクトホール（Ｈ４，Ｈ５）は、分岐配線１６０に比べて非常に大きい線幅で形成されることが望ましい。また、前記第４及び第５コンタクトホール（Ｈ４，Ｈ５）は薄膜トランジスタ基板とカラーフィルター基板とを合着するときに用いられるシールライン内部の液晶層領域又はシールラインの下部に位置するように形成することによって、シールラインが外部大気に露出されて生じる金属腐食を防止する。
透過型液晶表示装置の場合、前記電極パターン（１４０，１４２）は、透明導電膜、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）で形成される。また、反射型液晶表示装置の場合には、前記電極パターン（１４０，１４２）は、反射率が高い不透明導電膜、例えば、アルミニウム合金や銀で形成する。
以下、前述した構造を有する本発明の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を図面を参照して詳細に説明する。
図８ａ乃至１１ｂは、本発明による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図である。ここで、各ａ図はゲート駆動回路領域での単位工程を示す平面図であり、各ｂ図は表示領域での単位工程を示す平面図である。
図８ａ及び図８ｂを参照すると、ガラス、石英又はセラミックのような絶縁物質で形成されている基板上に、約５００Åのクロム及び約２５００Åのアルミニウム−ネオジウムからなる金属膜を蒸着した後、第１マスクを用いたフォトリングラフィ工程で前記金属膜をパターニングしてゲートパターン１１２を形成する。
表示領域のゲートパターン１１２は、第１方向、即ち、横方向に沿って配列されたゲートライン１１２ｇと、隣接したゲートライン１１２ｇの間に配置され、ゲートライン１１２ｇと平行に配列されたキャパシタ下部配線１１２ｈと、キャパシタ下部配線と重なっており、単位画素領域内に形成されたキャパシタ下部電極１１２ｂと、ゲートライン１１２ｇから分岐されたゲート電極１１２ａとを含む。本実施例のように、ゲートライン１１２ｇから分離しているキャパシタ下部配線１１２ｈを形成する場合、シフトレジスタのゲート出力端におけるキャパシタ負荷を前端ゲート構造に比べて１/２〜１/３まで減少させることができる。
また、表示領域とゲート駆動回路領域との間にはゲートパターンと同じ層で構成されたゲートパッド１１２ｃが形成される。前記ゲートパッド１１２ｃはゲートライン１１２ｇの一端に連結され、外部から走査信号の印加を受けてゲートライン１１２ｇに印加する役割を果たす。
ゲート駆動回路領域に配置される各シフトレジスタの第１駆動トランジスタ（Ｔ１）と第２駆動トランジスタ（Ｔ２）のゲート電極（１１２ｄ−１，１１２ｄ−２）は、第３乃至第７制御トランジスタ（Ｔ３〜Ｔ７）のゲート電極（１１２ｄ−３，１１２ｄ−４，１１２ｄ−５，１１２ｄ−６，１１２ｄ−７）に比べて大きい幅を有する。
また、配線抵抗を最小化するために、ゲート駆動回路領域の基板上に前記ゲートパターン１１２と同じ層で主配線１５０を形成する。望ましくは、前記主配線１５０は対応される一番目のシフトレジスタから最後のシフトレジスタまで別途のコンタクトなしに同じ層で形成する。
図９ａ及び図９ｂを参照すると、前述したようにゲートパターン１１２及び主配線１５０を形成した後、基板の全面にシリコン窒化物をプラズマ化学気相蒸着（ＰＥＣＶＤ）方法によって約４５００Åの厚さで蒸着してゲート絶縁膜（図５の参照符号１１４）を形成する。
その後、前記ゲート絶縁膜１１４上に、第２マスクを用いたフォトリングラフィ工程において活性層パターン（図５の参照符号１１６，１１８）を形成する。具体的に、ゲート絶縁膜１１４上に非晶質シリコン膜をＰＥＣＶＤ方法によって約２０００Åの厚さで蒸着し、その上にｎ+ドーピングされた非晶質シリコン膜をＰＥＣＶＤ方法によって約５００Åの厚さで蒸着する。続いて、第２マスクを用いたフォトリングラフィ工程で、前記膜をパターニングして非晶質シリコン膜で構成されたチャンネル領域１１６とｎ+ドーピングされた非晶質シリコン膜で構成された第１及び第２不純物領域、即ち、ソース/ドレイン領域１１８を含む活性層パターンを形成する。ここで、ゲート駆動回路領域の出力端に連結される第１及び第２駆動トランジスタの活性層パターンは、第３乃至第７制御トランジスタの活性層パターンに比べて大きい幅を有する。
その後、前記活性層パターン（１１６，１１８）を含む基板の全面にクロムを約１５００Åの厚さで蒸着し、これを第３マスクを用いたフォトリングラフィ工程でパターニングして、データパターン１２０を形成する。ここで、データパターン１２０は、前記ゲートライン１１２ｇと直交する第２方向、即ち、縦横行に配列されるデータライン１２０ｉと、ソース/ドレイン電極（１２０ａ，１２０ｂ）とを含む。前記ソース/ドレイン電極（１２０ａ，１２０ｂ）は、第１及び第２不純物領域（１１８ａ，１１８ｂ）とそれぞれ重なっている。ここで、ドレイン電極１２０ｂは十分なキャパシタ容量の確保のために、図９ａ及び図９ｂに図示されたようにキャパシタ下部電極１１２ｉと重なる構造を有する。
図９ａに図示されたように、ゲート駆動回路領域には前記ゲートパッド１１２ｃに隣接するようにデータパッド１２０ｄが形成される。前記ゲートパッド１１２ｃとデータパッド１２０ｄは表示領域の画素電極と共に形成されるコンタクトパターンによって互いに電気的に連結される。また、ゲート駆動回路領域の基板上には、データパターン１２０と同じ層で構成された分岐配線１６０が主配線１５０と交差されるように形成されている。前記分岐配線１６０は、主配線１５０のキャパシタンスを減少させるために主配線１５０と交差される部位の線幅が小さい。。
望ましくは、ゲート駆動回路領域に配置される各シフトレジスタの第１駆動トランジスタ（Ｔ１）と第２駆動トランジスタ（Ｔ２）のソース/ドレイン電極（１２０ｅ，１２０ｆ）は、インターデジタル構造で形成される。即ち、偶数番目の電極１２０ｅは左側のソースパッドに共通連結され、奇数番目の電極１２０ｆは右側のドレインパッドに共通連結される。そして、偶数番目の電極１２０ｅが奇数番目の電極１２０ｆの間に配置される。第１及び第２駆動トランジスタ（Ｔ１，Ｔ２）のソース/ドレイン電極のインターデジタル構造は、限定された面積内で駆動トランジスタのチャンネル幅を増加させるので、非晶質シリコンで製作されたトランジスタの駆動能力を十分に確保できるようにする。
図１０ａ及び図１０ｂを参照すると、前述したようにデータパターン１２０及び分岐配線１６０を形成した後、その全面に保護膜１３０を形成する。前記保護膜１３０はシリコン酸化物、又はこれの組み合わせで構成された無機絶縁物質や感光性有機物質で形成する。
その後、第４マスクを用いたフォトリングラフィ工程で前記保護膜１３０の所定部分にコンタクトホール（Ｈ１〜Ｈ７）を形成する。即ち、表示領域のドレイン電極１２０ｂを露出する第１コンタクトホール（Ｈ１）と、ゲート駆動回路領域のコンタクト用ゲートパターン１１２ｆを露出する第２コンタクトホール（Ｈ２）と、ゲート駆動回路領域のコンタクト用データパターン１２０ｈを露出する第３コンタクトホール（Ｈ３）と、主配線１５０を露出する第４コンタクトホール（Ｈ４）と、分岐配線１６０を露出する第５コンタクトホール（Ｈ５）が形成される。この他にも、ゲートパッド１１２ｃとデータパッド１２０ｄとをそれぞれ露出する第６及び第７コンタクトホール（Ｈ６，Ｈ７）も共に形成される。第６及び第７コンタクトホール（Ｈ６，Ｈ７）は、第２及び第３コンタクトホール（Ｈ２，Ｈ３）と同じくコンタクト用ゲートパターンを露出するコンタクトホールと、コンタクト用パターンを露出するコンタクトホールとに分類される。従って、ゲートパッド１１２ｃを露出するコンタクトホールは第２コンタクトホール（Ｈ２）に、データパッド１２０ｄを露出するコンタクトホールは第３コンタクトホール（Ｈ３）に含まれると見なす。
このように、隣接して形成されたコンタクトホール（Ｈ２，Ｈ３）の一対は、表示領域に形成される画素電極と同時に形成されるコンタクト用電極によって互いに電気的に連結される。ここで、反射電極が凹凸構造を有する反射型液晶表示装置の場合には、前記コンタクトホールを形成するとき、保護膜１３０の表面に複数の凹凸構造を形成する。
図１１ａ及び図１１ｂを参照すると、前述したようにコンタクトホールを形成した後、その全面に画素電極用金属膜、例えば、ＩＴＯ又はＩＺＯのような透明導電膜やアルミニウム合金又は銀のような不透明反射膜を蒸着する。その後、第５マスクを用いたフォトリングラフィ工程で前記金属膜をパターニングする。そして、表示領域では画素電極（又は第１電極）１４０が第１コンタクトホール（Ｈ１）を通じてドレイン電極１２０ｂと電気的に連結される。ゲート駆動回路領域では、第２電極１４２は第２及び第３コンタクトホール（Ｈ２，Ｈ３）と通じてコンタクト用ゲートパターン１１２ｆとコンタクト用データパターン１２０ｈとを互いに電気的に連結させる。また、第３電極１４３は第４及び第５コンタクトホール（Ｈ４，Ｈ５）を通じて露出された主配線１５０と分岐配線１６０とを互いに電気的に連結させる。表示領域とゲート駆動回路領域との間に位置したパッド領域では、第４電極１４４が第６及び第７コンタクトホール（Ｈ６，Ｈ７）を通じてゲートパッド１１２ｃとデータパッド１２０ｄとを互いに電気的に連結させる。
前述した実施例では、五枚のマスクを用いて非晶質シリコン薄膜トランジスタ−液晶表示装置を製造した。本発明の他の実施例によると、一つのマスクを用いて活性層パターンとデータパターンとを形成することで、非晶質シリコン薄膜トランジスタ液晶表示装置を製造するのに用いられるマスクの数を四枚に減少させることができる。
具体的に、ゲート絶縁膜を形成した後、その上に不純物がドーピングされない真性非晶質シリコン膜及びｎ型不純物が高濃度でドーピングされた不純物非晶質シリコン膜を順次に蒸着する。前記不純物非晶質シリコン膜の全面にデータパターン用金属層を蒸着した後、その上にポジティブ型感光膜を所定厚さで塗布し、マスクを感光膜上に整列させる。
前記マスクは、ソース領域、ドレイン領域及びチャンネル領域の上部にそれぞれ遮光領域を有し、他の部分に光透過領域を有する。特に、チャンネル領域とソース領域との間の光透過領域と、チャンネル領域とドレイン領域との間の光透過領域とは、スリット構造を有する。これのスリットを通過する光は回折されるので、スリットの間の間隔はチャンネル領域の間隔より少し小さく調節する。スリットを通過する紫外線は回折されてチャンネル領域の上部の感光膜を露光する。同時に、他の部分の露出された感光膜も紫外線によって露光される。
露光された感光膜には、現像されてチャンネル領域に該当する部分が所定厚さの分だけ除去された感光膜パターンが形成される。乾式エッチング工程において、エッチングマスクを用いて前記感光膜パターンをエッチングすると、感光膜パターンがカバーされていない露出された金属層とその下部の不純物非晶質シリコン膜及び真性非晶質シリコン膜とが除去される。ここで、チャンネル領域上の感光膜パターンは以前の段階の現像工程を通すうちに非常に薄い状態で存在するので、前述した乾式エッチングのうちに共に除去される。
その後、チャンネル領域の露出された金属層とその下部の不純物非晶質シリコン膜を選択的エッチング法によって完全に除去し、その下部の真性非晶質シリコン膜は所定厚さの分だけ除去する。その後、ソース/ドレイン領域上の感光膜パターンを除去すると、一回のマスク工程を通じて活性層パターンとソース/ドレイン電極を含んだデータパターンとが同時に形成される。
前述したように、本発明によると、シフトレジスタと配線とを含むゲート駆動回路を、別途の工程追加なしに画素アレイが形成される絶縁基板上に集積させる。即ち、同じ物質で用いられる様々な層を同じ層に形成してマスクの数を減らし、ゲート駆動回路のシフトレジスタを構成する第１トランジスタのゲート電極とソース/ドレイン電極とを画素電極用導電膜で連結させることで、工程を単純化させることができる。
また、それぞれのシフトレジスタに信号を印加する主配線を一番目のシフトレジスタから最後のシフトレジスタまで同じ層で形成することで、主配線の抵抗を最小化して非晶質シリコン薄膜トランジスタの電界効果を増加させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
従来の多結晶シリコン薄膜トランジスタ−液晶表示装置の構成を概略的に図示した平面図である。 従来の非晶質シリコン薄膜トランジスタ液晶表示装置の構成を概略的に図示した平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、ゲート駆動回路領域に適用されるシフトレジスタの回路図。 図３のシフトレジスタのブロック図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の断面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、ゲート駆動回路領域を図示した平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、表示領域を図示した平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。 本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
符号の説明
１０ ガラス基板
１２ データ駆動回路
１４ ゲート駆動回路
１６ 端子部
１８ フィルムケーブル
２０ 印刷回路基板
３２、３８ フレキシブル印刷回路基板
３４ データ駆動チップ
３６ データ印刷回路基板
４０ ゲート駆動チップ
４２ ゲート印刷回路基板
１１０ 絶縁基板
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆ ゲートパターン
１１４ ゲート絶縁膜
１１６ａ、１１６ｂ、１１８ａ、１１８ｂ、１１８ｃ、１１８ｄ 活性パターン
１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ、１２０ｆ、１２０ｈ、１２０ｉ データパターン
１３０ 保護膜
１４０ 画素電極
１４２ 第２電極
１４３ 第３電極
１４４ 第４電極
１５０ 主配線
１６０ 分岐配線
１９０ プルアップ部
１９２ プルダウン部
１９４ プルアップ駆動部
１９６ プルダウン駆動部
Ｈ１、Ｈ２、Ｈ３、Ｈ４、Ｈ５、Ｈ６、Ｈ７ コンタクトホール

Claims (37)

  1. 画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域とを有する絶縁基板と、
    前記基板上に形成され、ゲートラインとゲート電極とを含むゲートパターンと、
    前記ゲートパターンを含む基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された活性層パターンと、
    前記活性層パターンを含む基板上に形成され、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンと、
    前記データパターンを含む基板上に形成され、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、
    前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極とを含む電極パターンと、
    を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置。
  2. それぞれのシフトレジスタに信号を印加するために前記駆動回路領域の基板上に配置され、すべてのシフトレジスタが形成された主配線を更に具備することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  3. 前記駆動回路領域の基板上に配置され、前記駆動回路領域における各シフトレジスタのトランジスタと前記主配線とを連結するように前記主配線と交差して形成された分岐配線を更に具備することを特徴とする、請求項２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  4. 前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されたことを特徴とする、請求項３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  5. 前記主配線と前記分岐配線は、互いに異なる層に形成されることを特徴とする、請求項３記載の非晶質薄膜トランジスタ液晶表示装置。
  6. 前記主配線は、前記ゲートパターンと同じ層に形成され、前記分岐配線は、前記データパターンと同じ層で形成されることを特徴とする、請求項５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  7. 前記主配線は、前記データパターンと同じ層で形成され、前記分岐配線は、前記ゲートパターンと同じ層で形成されることを特徴とする、請求項５記載の非晶質薄膜トランジスタ液晶表示装置。
  8. 前記電極パターンは、１つの前記主配線上に形成された第４コンタクトホールと、１つの前記分岐配線上に形成された第５コンタクトホールとを通じて、１つの前記主配線と１つの分岐配線を連結する第３電極を更に含むことを特徴とする、請求項３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  9. 前記第４及び第５コンタクトホールは、前記分岐配線よりも大きい線幅を有するように形成されることを特徴とする、請求項８記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  10. 前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  11. 前記表示領域の基板上に、前記ゲートパターンと同じ層で形成され、前記ゲートラインと平行に所定間隔に離隔されたキャパシタ下部電極を更に具備することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  12. 複数のゲートラインと複数のデータラインとが形成される表示領域と、ゲート駆動回路領域と、を含む絶縁基板と、
    ゲート電極とソース/ドレイン電極とを有する複数個の薄膜トランジスタを含み、前記ゲート駆動回路領域の基板上に形成され、前記複数のゲートラインを順次選択する複数のシフトレジスタと、
    それぞれのシフトレジスタに信号を印加するために前記ゲート駆動回路領域の基板上に配置され、すべてのシフトレジスタが１つの層で形成された主配線と、
    前記シフトレジスタと主配線とを含んだ基板上に形成され、前記表示領域のデータラインの一部分を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、
    前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のデータラインに連結された第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極とを含む電極パターンと、
    を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置。
  13. 前記ゲート駆動回路領域の基板上に形成され、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成された分岐配線を更に具備することを特徴とする、請求項１２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  14. 前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されることを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  15. 前記主配線と前記分岐配線とは、互いに異なる層に形成されることを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  16. 前記主配線は、前記ゲートラインと同じ層で形成され、前記分岐配線は、前記データラインと同じ層に形成されることを特徴とする、請求項１５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  17. 前記主配線は、前記データラインと同じ層に形成され、前記分岐配線は、前記ゲートラインと同じ層に形成されることを特徴とする、請求項１５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  18. 前記電極パターンは、１つの前記主配線上に形成された第４コンタクトホールと１つの前記分岐配線上に形成された第５コンタクトホールとを通じて前記主配線と分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  19. 前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅で形成されたことを特徴とする、請求項１８記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  20. 前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極は、インターデジタル構造を有することを特徴とする、請求項１２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
  21. 画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、
    前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、
    前記ゲート電極上に形成されているゲート絶縁膜上に活性層パターンを形成する段階と、
    前記活性層パターンを含む基板上に、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、
    前記データパターンを含む基板上に保護膜を形成する段階と、
    前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、
    前記保護膜上に前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極を連結する第２電極と、を含む電極パターンを形成する段階と、
    を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  22. 前記ゲートパターンを形成する段階又は前記データパターンを形成する段階のうちのいずれか一つの段階において、
    前記駆動回路領域の基板上に、前記ゲートパターン又は前記データパターンと同じ層に主配線を形成し、
    前記主配線は、一番目のシフトレジスタから最後のシフトレジスタまで同じ層に形成されることを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  23. 前記データパターンを形成する段階又は前記ゲートパターンを形成する段階のうちのいずれか一つの段階において、
    前記駆動回路領域の基板上に、前記データパターン又は前記ゲートパターンと同じ層に分岐配線を形成し、
    前記分岐配線は、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成されることを特徴とする、請求項２２記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  24. 前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成することを特徴とする、請求項２３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  25. 前記第１、第２及び第３コンタクトホールを形成する段階において、
    前記主配線の一部分を露出する第４コンタクトホールと、前記分岐配線の一部分を露出する第５コンタクトホールとを形成し、
    前記電極パターンは、前記第４及び第５コンタクトホールを通じて一部の前記主配線と一部の分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項２３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  26. 前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅を有するように形成されることを特徴とする、請求項２５記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  27. 前記ゲートパターンを形成する段階において、前記表示領域の基板上に前記ゲートパターンと同じ層で構成され、前記ゲートラインと平行に位置して所定間隔離隔されたキャパシタ下部電極を形成することを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  28. 前記駆動回路領域の駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有するように形成することを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  29. 画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、
    前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、
    一つのマスクを用いて前記ゲート絶縁膜上に、活性層パターンと、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、
    前記データパターンを含む基板上に保護膜を形成する段階と、
    前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、
    前記保護膜上に、前記第１コンタクトホールを通じて前記画素領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、
    を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  30. 前記ゲートパターンを形成する段階又は前記データパターンを形成する段階のうちのいずれか一つの段階において、
    前記駆動回路領域の基板上に前記ゲートパターン又は前記データパターンと同じ層で構成された主配線を形成し、
    前記主配線は、一番目のシフトレジスタから最後のシフトレジスタまで同じ層に形成されることを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  31. 前記データパターンを形成する段階又は前記ゲートパターンを形成する段階のうちのいずれか一つの段階において、
    前記駆動回路領域の基板上に前記データパターン又は前記ゲートパターンと同じ層にた分岐配線を形成し、
    前記分岐配線は、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  32. 前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されることを特徴とする、請求項３１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  33. 前記第１、第２及び第３コンタクトホールを形成する段階において、前記主配線の一部分を露出する第４コンタクトホールと、前記分岐配線の一部分を露出する第５コンタクトホールとを形成し、
    前記電極パターンは、前記第４及び第５コンタクトホールを通じて、１つの前記主配線と１つの分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項３１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  34. 前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅を有するように形成されることを特徴とする、請求項３３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  35. 前記一つのマスクを用いて活性層パターンとデータパターンとを形成する段階は、
    前記ゲート絶縁膜上に、非晶質シリコン層と不純物がドーピングされた非晶質シリコン層と金属層とを順次蒸着する段階と、
    ソース電極とドレイン電極との間のチャンネル部分の高さが、ソース電極とドレイン電極部分との表面の高さより低い感光膜パターンを前記金属層上に形成する段階と、
    前記感光膜パターンをマスクとして用いて、露出した金属層とその下部のドーピングされた非晶質シリコン層と非晶質シリコン層とをパターニングして、活性層パターンとデータパターンとを形成する段階と、
    を含むことを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  36. 前記ゲートパターンを形成する段階において、前記表示領域の基板上に、前記ゲートパターンと同じ層で構成され、前記ゲートラインと平行に位置して所定間隔離隔されたキャパシタ下部電極を形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
  37. 前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有するように形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。


JP2004507907A 2002-05-28 2002-11-19 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法 Expired - Lifetime JP4533132B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020029664A KR100846464B1 (ko) 2002-05-28 2002-05-28 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
PCT/KR2002/002161 WO2003100511A1 (en) 2002-05-28 2002-11-19 Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same

Publications (3)

Publication Number Publication Date
JP2005527856A true JP2005527856A (ja) 2005-09-15
JP2005527856A5 JP2005527856A5 (ja) 2006-01-12
JP4533132B2 JP4533132B2 (ja) 2010-09-01

Family

ID=29578160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004507907A Expired - Lifetime JP4533132B2 (ja) 2002-05-28 2002-11-19 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法

Country Status (7)

Country Link
US (6) US6922217B2 (ja)
JP (1) JP4533132B2 (ja)
KR (1) KR100846464B1 (ja)
CN (1) CN100478752C (ja)
AU (1) AU2002361508A1 (ja)
TW (1) TWI282478B (ja)
WO (1) WO2003100511A1 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060225A (ja) * 2004-08-19 2006-03-02 Samsung Electronics Co Ltd 表示装置用駆動回路
JP2006191026A (ja) * 2005-01-06 2006-07-20 Samsung Electronics Co Ltd アレイ基板及びそれを有する表示装置
JP2007188079A (ja) * 2006-01-10 2007-07-26 Samsung Electronics Co Ltd ゲートドライバー、これを備えた薄膜トランジスター基板及び液晶表示装置
JP2008191470A (ja) * 2007-02-06 2008-08-21 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
WO2010092714A1 (ja) 2009-02-16 2010-08-19 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
WO2011007479A1 (ja) * 2009-07-16 2011-01-20 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
WO2011030590A1 (ja) 2009-09-11 2011-03-17 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
WO2011086782A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アレイ基板、及び、液晶表示パネル
WO2011104945A1 (ja) 2010-02-25 2011-09-01 シャープ株式会社 表示装置
JP5128721B2 (ja) * 2010-05-13 2013-01-23 シャープ株式会社 回路基板及び表示装置
US8629443B2 (en) 2009-12-01 2014-01-14 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2014029758A (ja) * 2005-10-18 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置、シフトレジスタ、表示装置
US8654108B2 (en) 2009-09-25 2014-02-18 Sharp Kabushiki Kaisha Liquid crystal display device
JP6203446B1 (ja) * 2006-08-31 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2018155347A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置
JP2019045870A (ja) * 2008-11-13 2019-03-22 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2020030411A (ja) * 2009-03-26 2020-02-27 株式会社半導体エネルギー研究所 表示装置
JP2020098267A (ja) * 2018-12-18 2020-06-25 株式会社ジャパンディスプレイ 表示装置
JP2022075695A (ja) * 2007-07-27 2022-05-18 株式会社半導体エネルギー研究所 半導体装置
JP2022089874A (ja) * 2007-07-06 2022-06-16 株式会社半導体エネルギー研究所 半導体装置
JP2022174050A (ja) * 2014-09-03 2022-11-22 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3917845B2 (ja) * 2001-11-16 2007-05-23 シャープ株式会社 液晶表示装置
JP4027691B2 (ja) * 2002-03-18 2007-12-26 株式会社日立製作所 液晶表示装置
JP4197233B2 (ja) * 2002-03-20 2008-12-17 株式会社日立製作所 表示装置
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
KR100911470B1 (ko) 2003-01-30 2009-08-11 삼성전자주식회사 액정표시장치
KR100965176B1 (ko) * 2003-04-07 2010-06-24 삼성전자주식회사 디지털 엑스레이 디텍터용 어레이 패널 및 이의 제조 방법
TW588471B (en) * 2003-04-24 2004-05-21 Delta Optoelectronics Inc Active matrix organic light emitting diode and fabricating method thereof
US7385598B2 (en) * 2003-06-27 2008-06-10 Samsung Electronics, Co., Ltd. Driver for operating multiple display devices
US7309922B2 (en) * 2003-10-20 2007-12-18 Samsun Electronics Co., Ltd. Lower substrate, display apparatus having the same and method of manufacturing the same
KR100940987B1 (ko) * 2003-12-29 2010-02-05 엘지디스플레이 주식회사 액정표시장치
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
KR101066303B1 (ko) * 2004-09-09 2011-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20060056267A1 (en) * 2004-09-13 2006-03-16 Samsung Electronics Co., Ltd. Driving unit and display apparatus having the same
KR101071257B1 (ko) * 2004-09-17 2011-10-10 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101166580B1 (ko) 2004-12-31 2012-07-18 엘지디스플레이 주식회사 액정표시소자
JP4916666B2 (ja) * 2005-01-12 2012-04-18 株式会社 日立ディスプレイズ 表示装置
TW200719002A (en) * 2005-11-07 2007-05-16 Au Optronics Corp Liquid crystal display panel module and flexible printed circuit board thereof
US8334960B2 (en) 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
KR101246830B1 (ko) 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR20080008795A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
TWI338275B (en) * 2006-08-24 2011-03-01 Au Optronics Corp Shift register with lower coupling effect and the related lcd
TWI346320B (en) * 2006-12-26 2011-08-01 Au Optronics Corp Gate driving circuit and driving method thereof
KR20080099541A (ko) * 2007-05-09 2008-11-13 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI372378B (en) * 2007-12-26 2012-09-11 Au Optronics Corp Gate driver-on-array and display panel
GB2459661A (en) * 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register
TWI525603B (zh) 2009-01-16 2016-03-11 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
CN102844803B (zh) * 2010-04-22 2015-04-01 夏普株式会社 有源矩阵基板和显示装置
KR101213494B1 (ko) * 2010-05-12 2012-12-20 삼성디스플레이 주식회사 입체형 표시장치, 플렉서블 표시장치 및 상기 표시장치들의 제조방법
KR101759985B1 (ko) * 2010-10-20 2017-07-21 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
KR101758783B1 (ko) * 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
KR20150081871A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 장치
US9704888B2 (en) * 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
KR20160014869A (ko) * 2014-07-29 2016-02-12 엘지디스플레이 주식회사 게이트 드라이버 내장형 액정표시장치용 어레이 기판 및 그 제조 방법
US9436792B2 (en) * 2014-08-22 2016-09-06 Samsung Electronics Co., Ltd. Method of designing layout of integrated circuit and method of manufacturing integrated circuit
US9589521B2 (en) * 2014-11-20 2017-03-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display apparatus having wire-on-array structure
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
KR102416142B1 (ko) * 2015-08-31 2022-07-01 엘지디스플레이 주식회사 백커버 및 이를 이용한 투명표시장치
CN105609136A (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105427799B (zh) * 2016-01-05 2018-03-06 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路及显示装置
CN107134264B (zh) * 2016-02-26 2020-08-14 瀚宇彩晶股份有限公司 驱动电路和显示装置
KR102579866B1 (ko) * 2016-05-24 2023-09-19 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 기판
CN109964172A (zh) * 2016-11-23 2019-07-02 株式会社半导体能源研究所 显示装置、显示模块及电子设备
JP2018155999A (ja) * 2017-03-21 2018-10-04 株式会社ジャパンディスプレイ 表示装置
FI127371B (en) * 2017-05-31 2018-04-30 Robotonchip Oy Passive routing on a mesh network
KR102460376B1 (ko) * 2017-10-27 2022-10-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102495057B1 (ko) * 2017-12-27 2023-02-03 삼성디스플레이 주식회사 표시 장치
CN108364618B (zh) * 2018-03-14 2021-01-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2020009794A1 (en) 2018-07-02 2020-01-09 Rambus Inc. Methods and circuits for decision-feedback equalization with early high-order-symbol detection
TWI708101B (zh) * 2019-07-05 2020-10-21 友達光電股份有限公司 畫素結構及顯示裝置
CN112997311B (zh) * 2019-10-18 2023-06-20 京东方科技集团股份有限公司 显示面板
CN113228146B (zh) 2019-11-20 2024-03-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111090202B (zh) 2020-03-22 2020-09-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN211669478U (zh) * 2020-03-25 2020-10-13 北京京东方光电科技有限公司 阵列基板、显示面板及显示装置
WO2021203424A1 (zh) * 2020-04-10 2021-10-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113724667B (zh) * 2020-04-10 2023-04-07 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
JPH05267636A (ja) * 1991-09-27 1993-10-15 Canon Inc 電子回路装置
JPH05281515A (ja) * 1992-03-31 1993-10-29 Sharp Corp アクティブマトリクス基板
JPH0897428A (ja) * 1994-09-22 1996-04-12 Sharp Corp 半導体装置
JPH08125192A (ja) * 1994-10-20 1996-05-17 Semiconductor Energy Lab Co Ltd アクティブマトリクス回路およびその作製方法
JP2000047255A (ja) * 1998-07-27 2000-02-18 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2000286427A (ja) * 1993-03-12 2000-10-13 Semiconductor Energy Lab Co Ltd 電気光学装置
JP2002040486A (ja) * 2000-05-19 2002-02-06 Seiko Epson Corp 電気光学装置、その製造方法および電子機器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293135B2 (ja) * 1990-04-24 2002-06-17 セイコーエプソン株式会社 回路セル・アレイを備えた半導体装置
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
KR100198728B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
JP3297988B2 (ja) * 1997-01-24 2002-07-02 シャープ株式会社 アクティブマトリクス基板
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3846057B2 (ja) * 1998-09-03 2006-11-15 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
EP0997868B1 (en) * 1998-10-30 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
JP3779083B2 (ja) * 1998-12-24 2006-05-24 シャープ株式会社 半導体回路基板
EP1031873A3 (en) * 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4498489B2 (ja) * 1999-03-19 2010-07-07 シャープ株式会社 液晶表示装置とその製造方法
US7339568B2 (en) 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
JP2000338521A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd 駆動回路一体型の液晶表示装置用の基板
JP4463934B2 (ja) 2000-04-05 2010-05-19 キヤノン株式会社 画像形成装置
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP4801835B2 (ja) * 2000-11-08 2011-10-26 東芝モバイルディスプレイ株式会社 表示装置用電極基板
US6995048B2 (en) * 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8287320B2 (en) 2009-05-22 2012-10-16 John Mezzalingua Associates, Inc. Coaxial cable connector having electrical continuity member
KR101891590B1 (ko) * 2011-09-01 2018-08-27 삼성디스플레이 주식회사 게이트 구동회로, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
JPH05267636A (ja) * 1991-09-27 1993-10-15 Canon Inc 電子回路装置
JPH05281515A (ja) * 1992-03-31 1993-10-29 Sharp Corp アクティブマトリクス基板
JP2000286427A (ja) * 1993-03-12 2000-10-13 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH0897428A (ja) * 1994-09-22 1996-04-12 Sharp Corp 半導体装置
JPH08125192A (ja) * 1994-10-20 1996-05-17 Semiconductor Energy Lab Co Ltd アクティブマトリクス回路およびその作製方法
JP2000047255A (ja) * 1998-07-27 2000-02-18 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2002040486A (ja) * 2000-05-19 2002-02-06 Seiko Epson Corp 電気光学装置、その製造方法および電子機器

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060225A (ja) * 2004-08-19 2006-03-02 Samsung Electronics Co Ltd 表示装置用駆動回路
JP2006191026A (ja) * 2005-01-06 2006-07-20 Samsung Electronics Co Ltd アレイ基板及びそれを有する表示装置
US8493524B2 (en) 2005-01-06 2013-07-23 Samsung Display Co., Ltd. Array substrate having a gate driving circuit with an improved output characteristic and a display apparatus having the same
US11699497B2 (en) 2005-10-18 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US10311960B2 (en) 2005-10-18 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US11011244B2 (en) 2005-10-18 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US9646714B2 (en) 2005-10-18 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP2014056637A (ja) * 2005-10-18 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置、シフトレジスタ、表示装置
US12002529B2 (en) 2005-10-18 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP2014029758A (ja) * 2005-10-18 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置、シフトレジスタ、表示装置
JP2007188079A (ja) * 2006-01-10 2007-07-26 Samsung Electronics Co Ltd ゲートドライバー、これを備えた薄膜トランジスター基板及び液晶表示装置
TWI626639B (zh) * 2006-08-31 2018-06-11 半導體能源研究所股份有限公司 液晶顯示裝置
US10088725B2 (en) 2006-08-31 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11194203B2 (en) 2006-08-31 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11971638B2 (en) 2006-08-31 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2017220279A (ja) * 2006-08-31 2017-12-14 株式会社半導体エネルギー研究所 半導体装置
JP6203446B1 (ja) * 2006-08-31 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
US10401699B2 (en) 2006-08-31 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10606140B2 (en) 2006-08-31 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2008191470A (ja) * 2007-02-06 2008-08-21 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2022089874A (ja) * 2007-07-06 2022-06-16 株式会社半導体エネルギー研究所 半導体装置
JP7290769B2 (ja) 2007-07-06 2023-06-13 株式会社半導体エネルギー研究所 半導体装置
JP7289021B1 (ja) 2007-07-27 2023-06-08 株式会社半導体エネルギー研究所 半導体装置
JP2022075695A (ja) * 2007-07-27 2022-05-18 株式会社半導体エネルギー研究所 半導体装置
JP7499925B2 (ja) 2007-07-27 2024-06-14 株式会社半導体エネルギー研究所 半導体装置
JP2023084131A (ja) * 2007-07-27 2023-06-16 株式会社半導体エネルギー研究所 半導体装置
JP7230252B2 (ja) 2007-07-27 2023-02-28 株式会社半導体エネルギー研究所 半導体装置
JP7340718B2 (ja) 2007-07-27 2023-09-07 株式会社半導体エネルギー研究所 半導体装置
JP2023113750A (ja) * 2007-07-27 2023-08-16 株式会社半導体エネルギー研究所 半導体装置
JP2019045870A (ja) * 2008-11-13 2019-03-22 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8780311B2 (en) 2009-02-16 2014-07-15 Sharp Kabushiki Kaisha TFT array substrate, and liquid crystal display panel
US9385143B2 (en) 2009-02-16 2016-07-05 Sharp Kabushiki Kaisha TFT array substrate, and liquid crystal display panel
US9733538B2 (en) 2009-02-16 2017-08-15 Sharp Kabushiki Kaisha TFT array substrate, and liquid crystal display panel
WO2010092714A1 (ja) 2009-02-16 2010-08-19 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
US11514871B2 (en) 2009-03-26 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device including the same
JP2020030411A (ja) * 2009-03-26 2020-02-27 株式会社半導体エネルギー研究所 表示装置
KR102300168B1 (ko) 2009-03-26 2021-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20210037652A (ko) * 2009-03-26 2021-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011007479A1 (ja) * 2009-07-16 2011-01-20 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
US8686422B2 (en) 2009-07-16 2014-04-01 Sharp Kabushiki Kaisha Active matrix substrate and active matrix display device
US8586987B2 (en) 2009-09-11 2013-11-19 Sharp Kabushiki Kaisha Active matrix substrate and active matrix display device
WO2011030590A1 (ja) 2009-09-11 2011-03-17 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
JP5236812B2 (ja) * 2009-09-11 2013-07-17 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
US8654108B2 (en) 2009-09-25 2014-02-18 Sharp Kabushiki Kaisha Liquid crystal display device
US8629443B2 (en) 2009-12-01 2014-01-14 Sharp Kabushiki Kaisha Active matrix substrate and display device
US8686980B2 (en) 2010-01-13 2014-04-01 Sharp Kabushiki Kaisha Array substrate and liquid crystal display panel
KR101377891B1 (ko) 2010-01-13 2014-03-25 샤프 가부시키가이샤 어레이 기판 및 액정 표시 패널
JP5431502B2 (ja) * 2010-01-13 2014-03-05 シャープ株式会社 アレイ基板、及び、液晶表示パネル
WO2011086782A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アレイ基板、及び、液晶表示パネル
JPWO2011086782A1 (ja) * 2010-01-13 2013-05-16 シャープ株式会社 アレイ基板、及び、液晶表示パネル
WO2011104945A1 (ja) 2010-02-25 2011-09-01 シャープ株式会社 表示装置
US8860706B2 (en) 2010-02-25 2014-10-14 Sharp Kabushiki Kaisha Display device
JP5128721B2 (ja) * 2010-05-13 2013-01-23 シャープ株式会社 回路基板及び表示装置
JPWO2011142147A1 (ja) * 2010-05-13 2013-07-22 シャープ株式会社 回路基板及び表示装置
JP2022174050A (ja) * 2014-09-03 2022-11-22 株式会社半導体エネルギー研究所 表示装置
JP7353443B2 (ja) 2014-09-03 2023-09-29 株式会社半導体エネルギー研究所 表示装置
US11783906B2 (en) 2014-09-03 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11955192B2 (en) 2014-09-03 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2018155347A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置
JP2020098267A (ja) * 2018-12-18 2020-06-25 株式会社ジャパンディスプレイ 表示装置
JP7159031B2 (ja) 2018-12-18 2022-10-24 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN100478752C (zh) 2009-04-15
US20140106515A1 (en) 2014-04-17
US8619207B2 (en) 2013-12-31
US6922217B2 (en) 2005-07-26
CN1618037A (zh) 2005-05-18
US10216053B2 (en) 2019-02-26
TWI282478B (en) 2007-06-11
KR20030091571A (ko) 2003-12-03
US20190146260A1 (en) 2019-05-16
US20080259237A1 (en) 2008-10-23
US20030222311A1 (en) 2003-12-04
TW200307167A (en) 2003-12-01
US20050263762A1 (en) 2005-12-01
WO2003100511A1 (en) 2003-12-04
KR100846464B1 (ko) 2008-07-17
AU2002361508A1 (en) 2003-12-12
US20170017106A1 (en) 2017-01-19
JP4533132B2 (ja) 2010-09-01
US9454049B2 (en) 2016-09-27
US10338443B2 (en) 2019-07-02
US7379148B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
JP4533132B2 (ja) 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法
KR100776768B1 (ko) 액정표시패널용 기판 및 그 제조방법
KR100661850B1 (ko) 반도체장치 제작방법
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
JP4472961B2 (ja) 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法
US20040085504A1 (en) Liquid crystal display panel and method for manufacturing the same
JP2008139892A (ja) 薄膜トランジスタ基板及びその製造方法
KR101408252B1 (ko) 액정표시장치 및 그 제조방법
CN101221958A (zh) 具有视觉检查装置的薄膜晶体管阵列面板及其检查方法
US7545474B2 (en) Manufacturing method of transflective LCD and transflective LCD thereof
EP4203053A1 (en) Display substrate and preparation method therefor, and display apparatus
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
WO2012005198A1 (ja) アクティブマトリクス基板の製造方法
US20070063280A1 (en) Thin film transistor array substrate
KR100453362B1 (ko) 박막트랜지스터 액정표시장치
KR100446940B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP2001330854A (ja) 液晶表示装置
KR101035928B1 (ko) 액정표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080311

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4533132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term