KR102460376B1 - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR102460376B1
KR102460376B1 KR1020170141377A KR20170141377A KR102460376B1 KR 102460376 B1 KR102460376 B1 KR 102460376B1 KR 1020170141377 A KR1020170141377 A KR 1020170141377A KR 20170141377 A KR20170141377 A KR 20170141377A KR 102460376 B1 KR102460376 B1 KR 102460376B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
layer
concave
pattern
Prior art date
Application number
KR1020170141377A
Other languages
English (en)
Other versions
KR20190047755A (ko
Inventor
김형기
우준혁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170141377A priority Critical patent/KR102460376B1/ko
Priority to US16/032,242 priority patent/US10741629B2/en
Priority to EP18195644.2A priority patent/EP3477723B1/en
Priority to CN201811258171.9A priority patent/CN109728037A/zh
Publication of KR20190047755A publication Critical patent/KR20190047755A/ko
Application granted granted Critical
Publication of KR102460376B1 publication Critical patent/KR102460376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L51/5253—
    • H01L27/3211—
    • H01L27/322—
    • H01L27/323—
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/5203—
    • H01L51/524—
    • H01L51/5268—
    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 표시 영역 및 비표시 영역을 포함한 기판; 상기 표시 영역에 제공되며, 광을 출사하는 발광 영역을 포함하는 복수의 화소들; 각 화소의 상기 발광 영역에 제공된 발광 소자; 상기 발광 소자를 구동하는 화소 회로부; 상기 화소 회로부와 상기 발광 소자 사이에 제공되어 상기 화소 회로부를 커버하며, 상기 발광 영역을 제외한 비발광 영역에서 적어도 하나 이상의 오목 패턴을 포함하는 보호층; 및 상기 비발광 영역에 대응되도록 상기 보호층 상에 제공되며, 상기 발광 소자와 연결된 전원 배선을 포함할 수 있다. 상기 전원 배선은 상기 오목 패턴에 대응되는 적어도 하나 이상의 요철 패턴을 포함할 수 있다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시 장치 및 그의 제조 방법에 관한 것이다.
표시 장치 중 자발광형 소자를 포함한 유기 발광 표시 장치(Organic Emitting Display device)는 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라, 응답시간이 빠르며 휘도, 구동 전압 및 응답 속도 특성이 우수하고 다색화가 가능한 장점이 있다.
이러한 유기 발광 표시 장치는 유기 발광 소자를 포함하고, 상기 유기 발광 소자는 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 상기 여기자가 에너지를 방출하면서 발광한다.
한편, 상기 유기 발광 표시 장치는 외부로부터 유입된 광이 상기 유기 발광 소자에 의해 반사되어 시인성이 저하되는 문제가 발생할 수 있다.
본 발명은 표시 품질이 향상된 표시 장치를 제공하는 데 목적이 있다.
또한, 본 발명은 상기 표시 장치의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함한 기판; 상기 표시 영역에 제공되며, 광을 출사하는 발광 영역을 포함하는 복수의 화소들; 각 화소의 상기 발광 영역에 제공된 발광 소자; 상기 발광 소자를 구동하는 화소 회로부; 상기 화소 회로부와 상기 발광 소자 사이에 제공되어 상기 화소 회로부를 커버하며, 상기 발광 영역을 제외한 비발광 영역에서 적어도 하나 이상의 오목 패턴을 포함하는 보호층; 및 상기 비발광 영역에 대응되도록 상기 보호층 상에 제공되며, 상기 발광 소자와 연결된 전원 배선을 포함할 수 있다. 상기 전원 배선은 상기 오목 패턴에 대응되는 적어도 하나 이상의 요철 패턴을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자는, 상기 보호층 상에 제공되어 상기 화소 회로부와 전기적으로 연결되고, 상기 발광 영역에 대응되는 제1 전극; 상기 제1 전극 상에 제공되며 상기 제1 전극의 일부를 외부로 노출시키는 화소 정의막; 상기 노출된 제1 전극 상에 제공된 발광층; 및 상기 발광층 상에 제공된 제2 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 배선은 상기 제1 전극과 동일한 층에 제공되며 상기 화소 정의막을 관통하는 비아 홀을 통해 상기 제2 전극에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 회로부는 적어도 하나 이상의 트랜지스터를 포함할 수 있다. 상기 트랜지스터는, 상기 기판 상에 제공된 액티브 패턴; 상기 액티브 패턴에 각각 연결된 소스 전극 및 드레인 전극; 및 게이트 절연층을 사이에 두고 상기 액티브 패턴 상에 제공된 게이트 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 오목 패턴은 상기 보호층의 일면에서 상기 트랜지스터가 제공되는 타면을 향하는 방향으로 움푹 파인 형상을 가질 수 있다. 또한, 상기 요철 패턴은 상기 오목 패턴에 대응되는 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 오목 패턴은 상기 보호층의 일면에서 1.2㎛ 내지 2㎛ 정도의 폭을 갖고, 상기 보호층의 일면에서 상기 타면을 향하여 0.3㎛ 내지 0.5㎛ 정도의 깊이를 갖도록 파일 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호층은 상기 발광 영역에 대응되는 평탄부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 요철 패턴은 상기 발광 소자로 유입되는 광의 난반사를 일으킬 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역의 적어도 일측에 제공된 비표시 영역을 포함한 기판; 상기 표시 영역에 제공되며, 광을 출사하는 발광 영역을 포함하는 복수의 화소들; 각 화소의 상기 발광 영역에 제공되는 발광 소자; 상기 발광 소자를 구동하는 화소 회로부; 상기 화소 회로부 상에 제공된 보호층; 상기 발광 영역을 제외한 영역에 대응되도록 상기 보호층 상에 제공되며, 상기 발광 소자와 연결된 전원 배선; 상기 발광 소자 상에 제공되어 상기 발광 소자를 커버하는 박막 봉지 층; 상기 박막 봉지 층 상에 제공되어 사용자의 터치를 감지하는 터치 센서; 및 상기 터치 센서 상에 제공되어 상기 터치 센서를 커버하는 윈도우를 포함할 수 있다. 여기서, 상기 전원 배선은 상기 발광 소자로 유입되는 광의 난반사를 일으키는 적어도 하나 이상의 요철 패턴을 포함할 수 있다.
상기한 표시 장치는, 기판을 준비하는 단계; 상기 기판 상에, 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로부를 형성하는 단계; 상기 화소 회로부 상에, 상기 화소 회로부의 일부를 노출시키는 관통 홀 및 적어도 일부 영역에 제공된 오목 패턴을 포함하는 보호층을 형성하는 단계; 상기 보호층 상에, 상기 트랜지스터에 연결된 제1 전극 및 상기 제1 전극과 이격된 전원 배선을 형성하는 단계; 상기 제1 전극 및 상기 전원 배선 상에, 상기 제1 전극의 일부를 외부로 노출하는 화소 정의막을 형성하는 단계; 상기 외부로 노출된 상기 제1 전극 상에, 광을 출사하는 발광층을 형성하는 단계; 상기 발광층 상에 제2 전극을 형성하는 단계; 및 상기 제2 전극 상에 박막 봉지 층을 형성하는 단계를 포함으로써 제조될 수 있다. 여기서, 상기 전원 배선은 상기 보호층 상에서 상기 발광층에 의해 구현되는 발광 영역을 제외한 영역에 제공되며, 상기 보호층의 오목 패턴에 대응되는 요철 패턴을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 표시 품질이 향상된 표시 장치를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 상기 표시 장치를 제조하는 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 2는 도 1의 표시 장치에서 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 3은 도 2에 도시된 화소들 중 하나의 화소를 나타내는 등가회로도이다.
도 4는 도 3에 도시된 하나의 화소를 상세하게 도시한 평면도이다.
도 5는 도 4의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 6은 도 4의 Ⅱ ~ Ⅱ'선에 따른 단면도이다.
도 7a는 도 6의 EA2 영역의 확대도이다.
도 7b는 도 7a의 오목 패턴 및 요철 패턴을 다른 실시예의 형태로 나타낸 것으로, 도 6의 EA2 영역에 대응되는 확대도이다.
도 8은 기존의 표시 장치와 본 발명의 일 실시예에 따른 표시 장치 각각의 외광 반사 정도를 나타낸 이미지이다.
도 9는 기존의 표시 장치와 본 발명의 일 실시예에 따른 표시 장치 각각의 색차를 나타낸 그래프이다.
도 10a ~ 도 10h는 도 4의 표시 장치의 제조 방법을 순차적으로 설명하기 위한 단면도들이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 것으로, 도 4의 Ⅱ ~ Ⅱ'선에 대응되는 단면도이다.
도 12a는 도 11의 EA3 영역의 확대도이다.
도 12b는 도 12a의 요철 패턴을 다른 실시예의 형태로 나타낸 것으로, 도 11의 EA3 영역에 대응되는 확대도이다.
도 13은 도 4에 도시된 표시 장치에서 화소와 제2 전원 배선의 배치 관계를 개략적으로 나타낸 평면도이다.
도 14는 도 1의 EA1 영역의 확대도이다.
도 15a ~ 15f는 도 14에 도시된 화소의 구성 요소를 층별로 개략적으로 도시한 배치도들이다.
도 16은 도 1의 표시 장치에 터치 센서가 채용된 형태를 개략적으로 도시한 사시도이다.
도 17은 도 16의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
도 18은 도 16의 표시 장치를 다른 실시예의 형태로 나타낸 것으로, 도 16의 Ⅲ ~ Ⅲ'선에 대응되는 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소들(PXL), 상기 기판(SUB) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 영상을 표시하는 상기 화소들(PXL)이 제공되는 영역일 수 있다. 각 화소(PXL)에 대해서는 후술한다. 상기 비표시 영역(NDA)은 상기 화소들(PXL)을 구동하기 위한 상기 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선(미도시)의 일부가 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 최종적인 표시 장치에서의 베젤에 대응하며, 상기 비표시 영역(NDA)의 폭에 따라 상기 베젤의 폭이 결정될 수 있다.
상기 표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 상기 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 상기 표시 영역(DA)이 복수 개의 영역을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 상기 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다.
본 발명의 일 실시예에서는, 상기 표시 영역(DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 둘레를 둘러쌀 수 있다. 본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDA)은 폭 방향으로 연장된 가로부와 길이 방향으로 연장된 세로부를 포함할 수 있다. 상기 비표시 영역(NDA)의 상기 세로부는 상기 표시 영역(DA)의 폭 방향을 따라 서로 이격된 한 쌍으로 제공될 수 있다.
상기 화소들(PXL)은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소들(PXL) 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
상기 화소들(PXL)은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다. 예를 들어, 상기 화소들(PXL)의 일부는 상기 제1 방향(DR1)이 행 방향이 되도록 배열될 수 있으나, 상기 화소들(PXL) 중 다른 일부는 상기 제1 방향(DR1)이 아닌 다른 방향, 예를 들어, 상기 제1 방향(DR1)에 비스듬한 방향이 행 방향이 되도록 배열될 수 있다. 또는, 상기 화소들(PXL)은 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 경사진 방향이 열 방향이 되고, 상기 열 방향에 교차하는 방향이 행 방향이 되도록 배열될 수도 있다. 여기서, 상기 열 방향도 상기 제1 방향(DR1) 및 상기 제2 방향(DR2)에 경사질 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 1에는 설명의 편의를 위해 상기 배선부가 생략되었으며, 상기 배선부에 대해서는 후술한다.
상기 구동부는 스캔 라인을 통해 상기 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
상기 스캔 구동부(SDV)는 상기 비표시 영역(NDA) 중 상기 세로부에 배치될 수 있다. 상기 비표시 영역(NDA)의 상기 세로부는 상기 표시 영역(DA)의 폭 방향을 따라 서로 이격된 한 쌍으로 제공되는 바, 상기 스캔 구동부(SDV)는 상기 비표시 영역(NDA)의 상기 세로부 중 적어도 어느 한 쪽에 배치될 수 있다. 상기 스캔 구동부(SDV)는 상기 비표시 영역(NDA)의 길이 방향을 따라 길게 연장될 수 있다.
상기 발광 구동부(EDV) 또한, 상기 스캔 구동부(SDV)와 유사하게, 상기 비표시 영역(NDA) 중 세로부에 배치될 수 있다. 상기 발광 구동부(EDV)는 상기 비표시 영역(NDA)의 세로부 중 적어도 어느 한 쪽에 배치될 수 있다. 상기 발광 구동부(EDV)는 상기 비표시 영역(NDA)의 길이 방향을 따라 길게 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부(SDV)와 상기 발광 구동부(EDV)가 서로 인접하며, 상기 비표시 영역(NDA)의 상기 세로부 쌍 중 어느 한쪽에만 형성된 것을 일 예로서 도시하였으나, 이에 한정되는 것은 아니며, 그 배치는 다양한 방식으로 변경될 수 있다. 예를 들어, 상기 스캔 구동부(SDV)는 상기 비표시 영역(NDA)의 상기 세로부 중 일측에 제공되고, 상기 발광 구동부(EDV)는 상기 비표시 영역(NDA)의 상기 세로부 중 타측에 제공될 수 있다. 또는 상기 스캔 구동부(SDV)가 상기 비표시 영역(NDA)의 상기 세로부 양측에 모두 제공될 수 있으며, 상기 발광 구동부(EDV)는 상기 비표시 영역(NDA)의 상기 세로부 중 일측에만 제공될 수 있다.
상기 데이터 구동부(DDV)는 상기 비표시 영역(NDA)에 배치될 수 있다. 특히, 상기 데이터 구동부(DDV)는 상기 비표시 영역(NDA)의 가로부에 배치될 수 있다. 상기 데이터 구동부(DDV)는 상기 비표시 영역(NDA)의 폭 방향을 따라 길게 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및/또는 상기 데이터 구동부(DDV)의 위치는 필요에 따라 서로 바뀔 수 있다.
상기 타이밍 제어부(미도시)는 다양한 방식으로 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)에 배선을 통해 연결될 수 있다. 상기 타이밍 제어부가 배치되는 위치는 특별히 한정되는 것은 아니다. 예를 들어, 상기 타이밍 제어부는 인쇄 회로 기판 상에 실장되어, 가요성 인쇄 회로 기판을 통해 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)와 연결될 수 있으며, 상기 인쇄 회로 기판은 상기 기판(SUB)의 일측, 또는 상기 기판(SUV)의 배면 등 다양한 위치에 배치될 수 있다.
도 2는 도 1의 표시 장치에서 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 화소들(PXL), 구동부, 및 배선부를 포함할 수 있다.
상기 화소들(PXL)은 복수 개로 제공될 수 있다. 상기 구동부는 주사 구동부(SDC), 발광 구동부(EDV), 데이터 구동부(DDV), 및 타이밍 제어부(TC)를 포함할 수 있다. 도 2에 있어서, 상기 주사 구동부(SDV), 상기 발광 구동부(EDV), 상기 데이터 구동부(DDV), 및 상기 타이밍 제어부(TC)의 위치는 설명의 편의를 위해 설정된 것으로서, 실제 표시 장치를 구현할 때는 표시 장치 내에서의 다른 위치에 배치될 수 있다.
상기 배선부는 표시 영역(DA)에 배치되어 상기 구동부로부터 각 화소(PXL)에 신호를 제공하는 스캔 라인, 데이터 라인, 발광 제어 라인, 전원 배선(PL), 및 초기화 전원 배선(미도시)을 포함할 수 있다. 상기 스캔 라인은 복수 개의 스캔 라인들(S1 ~ Sn)을 포함하고, 상기 발광 제어 라인은 복수 개의 발광 제어 라인들(E1 ~ En)을 포함하며, 상기 데이터 라인은 복수 개의 데이터 라인들(D1 ~ Dm)을 포함할 수 있다.
상기 화소들(PXL)은 상기 표시 영역(DA)에 제공될 수 있다. 각 화소(PXL)는 대응되는 스캔 라인으로부터 스캔 신호가 공급될 때 대응되는 데이터 라인으로부터 데이터 신호를 공급받을 수 있다. 상기 데이터 신호를 공급받는 각 화소(PXL)는 상기 전원 배선(PL)을 통해 제공된 제1 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
상기 주사 구동부(SDV)는 상기 타이밍 제어부(TC)로부터의 제1 게이트 제어 신호(GCS1)에 대응하여 상기 스캔 라인들(S1 ~ Sn)로 상기 스캔 신호를 인가할 수 있다. 예를 들어, 상기 주사 구동부(SDV)는 상기 스캔 라인들(S1 ~ Sn)로 상기 스캔 신호를 순차적으로 공급할 수 있다. 상기 스캔 라인들(S1 ~ Sn)로 상기 스캔 신호가 순차적으로 공급되면, 상기 화소들(PXL)이 수평 라인 단위로 순차적으로 선택될 수 있다.
상기 발광 구동부(EDV)는 상기 타이밍 제어부(TC)로부터의 제2 게이트 제어 신호(GCS2)에 대응하여 상기 발광 제어 라인들(E1 ~ En)로 발광 제어 신호를 인가할 수 있다. 예를 들어, 상기 발광 구동부(EDV)는 상기 발광 제어 라인들(E1 ~ En)로 상기 발광 제어 신호를 순차적으로 공급할 수 있다.
여기서, 상기 발광 제어 신호는 상기 스캔 신호보다 넓은 폭으로 설정될 수 있다. 예를 들어, i(i는 자연수) 번째 발광 제어 라인(Ei)으로 공급되는 발광 제어 신호는 i-1번째 스캔 라인(Si-1)으로 공급되는 스캔 신호 및 i번째 스캔 라인(Si)으로 공급되는 스캔 신호와 적어도 일부 구간 중첩되도록 공급될 수 있다. 추가적으로, 상기 발광 제어 신호는 상기 화소들(PXL)에 포함된 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 전압)으로 설정되고, 상기 스캔 신호는 상기 화소들(PXL)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우 전압)으로 설정될 수 있다.
상기 데이터 구동부(DDV)는 데이터 제어 신호(DCS)에 대응하여 상기 데이터 라인들(D1 ~ Dm)로 상기 데이터 신호를 공급할 수 있다. 상기 데이터 라인들(D1 ~ Dm)로 공급된 상기 데이터 신호는 상기 스캔 신호에 의하여 선택된 화소들(PXL)로 공급될 수 있다.
상기 타이밍 제어부(TC)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 게이트 제어 신호(GCS1, GCS2)를 상기 주사 구동부(SDV) 및 상기 발광 구동부(EDV)로 공급하고, 상기 데이터 제어 신호(DCS)를 상기 데이터 구동부(DDV)로 공급할 수 있다.
상기 게이트 제어 신호들(GCS1 및 GCS2) 각각에는 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 상기 스타트 펄스는 첫 번째 스캔 신호 또는 첫 번째 발광 제어 신호의 타이밍을 제어한다. 상기 클럭 신호들은 상기 스타트 펄스를 쉬프트시키기 위하여 사용된다.
상기 데이터 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함된다. 상기 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어하고, 상기 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
도 3은 도 2에 도시된 화소들 중 하나의 화소를 나타내는 등가회로도이다.
도 3에 있어서, 설명의 편의를 위해, j번째 데이터 라인(Dj), i-1번째 스캔 라인(Si-1), i번째 스캔 라인(Si), 및 i+1번째 스캔 라인(Si+1)에 접속된 하나의 화소를 도시하였다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 화소(PXL)는 발광 소자(OLED), 제1 내지 제7 트랜지스터(T1 ~ T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 발광 소자(OLED)의 애노드 전극은 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 상기 발광 소자(OLED)의 캐소드 전극은 제2 전원(ELVSS)에 접속될 수 있다. 상기 발광 소자(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류 량에 대응하여 소정 휘도의 광을 생성할 수 있다. 상기 발광 소자(OLED)로 전류가 흐를 수 있도록 전원 배선(PL)으로 인가되는 제1 전원(ELVDD)은 상기 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 소스 전극은 상기 제5 트랜지스터(T5)를 경유하여 상기 제1 전원(ELVDD)에 접속되고, 드레인 전극은 상기 제6 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 상기 애노드 전극에 접속된다. 이와 같은 상기 제1 트랜지스터(T1)는 자신의 게이트 전극인 제1 노드(N1)의 전압에 대응하여 상기 제1 전원(ELVDD)으로부터 상기 발광 소자(OLED)를 경유하여 상기 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
상기 제2 트랜지스터(T2; 스위칭 트랜지스터)는 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제2 트랜지스터(T2)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극을 전기적으로 접속시킨다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1) 사이에 접속된다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 상기 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제3 트랜지스터(T3)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1)를 전기적으로 접속시킨다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온될 때 상기 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
상기 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 스캔 라인(Si-1)에 접속된다. 이와 같은 상기 제4 트랜지스터(T4)는 상기 i-1번째 스캔 라인(Si-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 상기 초기화 전원(Vint)의 전압을 공급한다. 여기서, 상기 초기화 전원(Vint)은 상기 데이터 신호보다 낮은 전압으로 설정된다.
상기 제5 트랜지스터(T5)는 상기 제1 전원(ELVDD)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제5 트랜지스터(T5)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 발광 소자(OLED)의 애노드 전극 사이에 접속된다. 그리고, 상기 제6 트랜지스터(T6)의 게이트 전극은 상기 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제6 트랜지스터(T6)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제7 트랜지스터(T7)는 상기 초기화 전원(Vint)과 상기 발광 소자(OLED)의 애노드 전극 사이, 즉 상기 초기화 전원(Vint)과 제2 노드 사이에 접속된다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 i+1번째 스캔 라인(Si+1)에 접속된다. 이와 같은 상기 제7 트랜지스터(T7)는 상기 i+1번째 스캔 라인(Si+1)으로 스캔 신호가 공급될 때 턴-온되어 상기 초기화 전원(Vint)의 전압을 상기 발광 소자(OLED)의 애노드 전극으로 공급한다.
상기 스토리지 커패시터(Cst)는 상기 제1 전원(ELVDD)과 상기 제1 노드(N1) 사이에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
도 4는 도 3에 도시된 하나의 화소를 상세하게 도시한 평면도이고, 도 5는 도 4의 Ⅰ ~ Ⅰ'선에 따른 단면도이고, 도 6은 도 4의 Ⅱ ~ Ⅱ'선에 따른 단면도이고, 도 7a는 도 6의 EA2 영역의 확대도이고, 도 7b는 도 7a의 오목 패턴 및 요철 패턴을 다른 실시예의 형태로 나타낸 것으로, 도 6의 EA2 영역에 대응되는 확대도이고, 도 8은 기존의 표시 장치와 본 발명의 일 실시예에 따른 표시 장치 각각의 외광 반사 정도를 나타낸 이미지이며, 도 9는 기존의 표시 장치와 본 발명의 일 실시예에 따른 표시 장치 각각의 색차를 나타낸 그래프이다.
도 4 내지 도 6에 있어서, 표시 영역에 배치된 i번째 행 및 j번째 열에 배치된 하나의 화소(PXL)를 기준으로, 상기 하나의 화소(PXL)에 연결된 세 개의 스캔 라인(S1i-1, S1i, S1i+1), 발광 제어 라인(E1i), 제1 및 제2 전원 배선(PL1, PL2), 및 데이터 라인(Dj)을 도시하였다.
도 4 내지 도 6에 있어서, 설명의 편의를 위해, i-1번째 행의 스캔 라인을 "i-1번째 스캔 라인(Si-1)"으로, i번째 행의 스캔 라인을 "i번째 스캔 라인(Si)"으로, i+1번째 행의 스캔 배선을 "i+1번째 스캔 배선(Si+1)"으로, i번째 행의 발광 제어 라인을 "발광 제어 라인(Ei)"으로, j번째 열의 데이터 라인을 "데이터 라인(Dj)"으로, 제1 전원이 전달되는 j번째 열의 전원 배선을 "제1 전원 배선(PL1)"으로, 그리고, 제2 전원이 전달되는 j번째 열의 전원 배선을 “제2 전원 배선(PL2)”으로 표시한다.
도 3 내지 도 6, 도 7a, 도 7b, 도 8, 및 도 9를 참조하면, 본 발명의 실시예에 따른 표시 장치는 기판(SUB), 배선부, 및 화소(PXL)를 포함할 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 또한, 상기 기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다. 상기 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다. 상기 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 상기 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 상기 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
상기 기판(SUB)에 적용되는 물질은 상기 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
상기 배선부는 상기 화소(PXL)에 신호를 제공하며, 스캔 라인(Si-1, Si, Si+1), 데이터 라인(Dj), 발광 제어 라인(Ei), 제1 및 제2 전원 배선(PL1, PL2), 및 초기화 전원 배선(IPL)을 포함할 수 있다.
상기 스캔 라인(Si-1, Si, Si+1)은 제1 방향(DR1)으로 연장될 수 있다. 상기 스캔 라인(Si-1, Si, Si+1)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 순차적으로 배열된 i-1번째 스캔 라인(Si-1), i번째 스캔 라인(Si), 및 i+1번째 스캔 라인(Si+1)을 포함할 수 있다. 상기 스캔 라인(Si-1, Si, Si+1)에는 스캔 신호가 인가될 수 있다. 예를 들면, 상기 i-1번째 스캔 라인(Si-1)에는 i-1번째 스캔 신호가 인가될 수 있고, 상기 i번째 스캔 라인(Si)에는 i번째 스캔 신호가 인가될 수 있으며, 상기 i+1번째 스캔 라인(Si+1)에는 i+1번째 스캔 신호가 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소(PXL)로 상기 스캔 신호를 인가하기 위해 세 개의 상기 스캔 라인(Si-1, Si, Si+1)을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 화소(PXL)는 두 개의 스캔 라인(Si-1, Si)을 통해 상기 스캔 신호가 인가될 수 있다. 이러한 경우, 상기 두 개의 스캔 라인(Si-1, Si) 중 i번째 스캔 라인(Si)은 두 개의 라인으로 분기될 수 있으며, 분기된 i번째 스캔 라인들(Si)은 서로 다른 트랜지스터에 연결될 수 있다. 예를 들어, 상기 i번째 스캔 라인(Si)은 상기 i-1번째 스캔 라인(Si-1)과 인접한 상부 i번째 스캔 라인 및 상기 상부 i번째 스캔 라인보다 상기 i-1번째 스캔 라인(Si-1)과의 거리가 먼 하부 i번째 스캔 라인을 포함할 수 있다.
상기 발광 제어 라인(Ei)은 상기 제1 방향(DR1)으로 연장되며 상기 i번째 스캔 라인(Si)과 상기 i+1번째 스캔 라인(Si+1) 사이에서 상기 i번째 스캔 라인(Si) 및 상기 i+1번째 스캔 라인(Si+1)과 이격되도록 배치된다. 상기 발광 제어 라인(Ei)에는 발광 제어 신호가 인가된다.
상기 데이터 라인(Dj)은 상기 제2 방향(DR2)으로 연장되며 상기 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다. 상기 데이터 라인(Dj)에는 데이터 신호가 인가될 수 있다.
상기 제1 전원 배선(PL1)은 상기 제2 방향(DR2)을 따라 연장되고, 상기 데이터 라인(Dj)과 이격되도록 배치될 수 있다. 상기 제1 전원 배선(PL1)에는 제1 전원(ELVDD)이 인가될 수 있다.
상기 제2 전원 배선(PL2)은 상기 제2 방향(DR2)을 따라 연장되고, 상기 제1 전원 배선(PL1)과 이격되도록 배치될 수 있다. 상기 제2 전원 배선(PL2)에는 제2 전원(ELVSS)이 인가될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 전원(EVLDD)은 상기 제2 전원(EVLSS)보다 높은 전압으로 설정될 수 있다. 상기 제2 전원 배선(PL2)은 적어도 하나 이상의 요철 패턴(RP)을 포함할 수 있다. 상기 요철 패턴(RP)에 대한 상세한 설명은 도 6을 통해 후술한다.
상기 초기화 전원 배선(IPL)은 상기 제1 방향(DR1)을 따라 연장될 수 있다. 상기 초기화 전원 배선(IPL)은 상기 i+1번째 스캔 라인(Si+1)과 다음 행 화소의 i-1번째 스캔 라인(Si-1) 사이에 제공될 수 있다. 상기 초기화 전원 배선(IPL)에는 초기화 전원(Vint)이 인가될 수 있다.
상기 화소(PXL)는 제1 내지 제7 트랜지스터(T1 ~ T7), 스토리지 커패시터(Cst), 및 발광 소자(OLED)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(ACT1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 연결 배선(CNL1)을 포함할 수 있다.
상기 제1 게이트 전극(GE)은 상기 제3 트랜지스터(T3)의 제3 드레인 전극(DE3) 및 상기 제4 트랜지스터(T4)의 제4 드레인 전극(DE4)과 연결될 수 있다. 상기 제1 연결 배선(CNL1)은 상기 제1 게이트 전극(GE1)과, 상기 제3 드레인 전극(DE3), 및 상기 제4 드레인 전극(DE4) 사이를 연결할 수 있다. 상기 제1 연결 배선(CNL1)의 일 단은 제1 컨택 홀(CH1)을 통해 상기 제1 게이트 전극(GE1)에 연결되고, 그 타 단은 제2 컨택 홀(CH2)을 통해 상기 제3 드레인 전극(DE3)과 상기 제4 드레인 전극(DE4)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 액티브 패턴(ACT1)과 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 상기 불순물이 도핑된 반도체층으로 이루어지며, 상기 제1 액티브 패턴(ACT1)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다.
상기 제1 액티브 패턴(ACT1)은 소정 방향으로 연장된 바(bar) 형상을 가지며, 연장된 길이 방향을 따라 복수 회 절곡된 형상을 가질 수 있다. 상기 제1 액티브 패턴(ACT1)은 평면 상에서 볼 때 상기 제1 게이트 전극(GE1)과 중첩할 수 있다. 상기 제1 액티브 패턴(ACT1)이 길게 형성됨으로써 상기 제1 트랜지스터(T1)의 채널 영역이 길게 형성될 수 있다. 이에 따라, 상기 제1 트랜지스터(T1)에 인가되는 게이트 전압의 구동 범위가 넓어지게 된다. 이로 인해, 이후 상기 유기 발광 소자(OLED)에서 방출되는 빛의 계조를 세밀하게 제어할 수 있다.
상기 제1 소스 전극(SE1)은 상기 제1 액티브 패턴(ACT1)의 일 단에 연결될 수 있다. 또한, 상기 제1 소스 전극(SE1)은 상기 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)과 상기 제5 트랜지스터(T5)의 제5 드레인 전극(DE5)과 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 액티브 패턴(ACT1)의 타 단에 연결될 수 있다. 또한, 상기 제1 드레인 전극(DE1)은 상기 제3 트랜지스터(T3)의 제3 소스 전극(SE3)과 상기 제6 트랜지스터(T6)의 제6 소스 전극(SE6)에 연결될 수 있다.
상기 제2 트랜지스터(T2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(ACT2), 제2 소스 전극(SE2), 및 상기 제2 드레인 전극(DE2)을 포함할 수 있다.
상기 제2 게이트 전극(GE2)은 상기 i번째 스캔 라인(Si)에 연결될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 i번째 스캔 라인(Si)의 일부로 제공되거나 상기 i번째 스캔 라인(Si)으로부터 돌출된 형상으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 액티브 패턴(ACT2), 상기 제2 소스 전극(SE2), 및 상기 제2 드레인 전극(DE2)은 상기 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 상기 불순물이 도핑된 반도체층으로 이루어지며, 상기 제2 액티브 패턴(ACT2)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다.
상기 제2 액티브 패턴(ACT2)은 상기 제2 게이트 전극(GE2)과 중첩된 부분에 해당된다. 상기 제2 액티브 패턴(ACT2)은 상기 제2 게이트 전극(GE2)과 중첩된 부분에 해당한다. 상기 제2 소스 전극(SE2)은 일 단이 상기 제2 액티브 패턴(ACT2)에 연결되고 타 단이 제6 컨택 홀(CH6)을 통해 상기 데이터 라인(Dj)에 연결된다. 상기 제2 드레인 전극(DE2)은 일 단이 상기 제2 액티브 패턴(ACT2)에 연결되고 타 단이 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1)과 상기 제5 트랜지스터(T5)의 상기 제5 드레인 전극(DE5)과 연결된다.
상기 제3 트랜지스터(T3)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제3 트랜지스터(T3)는 제3a 트랜지스터(T3a)와 제3b 트랜지스터(T3b)를 포함할 수 있다. 상기 제3a 트랜지스터(T3a)는 제3a 게이트 전극(GE3a), 제3a 액티브 패턴(ACT3a), 제3a 소스 전극(SE3a), 및 제3a 드레인 전극(DE3a)을 포함할 수 있다. 상기 제3b 트랜지스터(T3b)는 제3b 게이트 전극(GE3b), 제3b 액티브 패턴(ACT3b), 제3b 소스 전극(SE3b), 및 제3b 드레인 전극(DE3b)을 포함할 수 있다. 본 발명의 일 실시예에서는 설명의 편의를 위해 상기 제3a 게이트 전극(GE3a)과 상기 제3b 게이트 전극(GE3b)을 제3 게이트 전극(GE3)으로, 상기 제3a 액티브 패턴(ACT3a)과 상기 제3b 액티브 패턴(ACT3b)을 제3 액티브 패턴(ACT3)으로, 상기 제3a 소스 전극(SE3a)과 상기 제3b 소스 전극(SE3b)을 제3 소스 전극(SE3)으로, 그리고 상기 제3a 드레인 전극(DE3a)과 상기 제3b 드레인 전극(DE3b)을 제3 드레인 전극(DE3)으로 지칭한다.
상기 제3 게이트 전극(GE3)은 상기 i번째 스캔 라인(Si)에 연결될 수 있다. 상기 제3 게이트 전극(GE3)은 상기 i번째 스캔 라인(Si)의 일부로 제공되거나 상기 i번째 스캔 라인(Si)으로부터 돌출된 형상으로 제공된다.
상기 제3 액티브 패턴(ACT3), 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 상기 불순물이 도핑된 반도체층으로 이루어지며, 상기 제3 액티브 패턴(ACT3)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제3 액티브 패턴(ACT3)은 상기 제3 게이트 전극(GE3)과 중첩된 부분에 해당한다.
상기 제3 소스 전극(SE3)의 일 단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 소스 전극(SE3)의 타 단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1)과 상기 제6 트랜지스터(T6)의 상기 제6 소스 전극(SE6)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)의 일단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)의 타단은 상기 제4 트랜지스터(T4)의 상기 제4 드레인 전극(DE4)에 연결될 수 있다. 또한, 상기 제3 드레인 전극(DE3)은 상기 제1 연결 배선(CNL1), 상기 제2 컨택 홀(CH2) 및 상기 제1 컨택 홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 제1 게이트 전극(GE1)에 연결될 수 있다.
상기 제4 트랜지스터(T4)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제4 트랜지스터(T4)는 제4a 트랜지스터(T4a)와 제4b 트랜지스터(T4b)를 포함할 수 있다. 상기 제4a 트랜지스터(T4a)는 제4a 게이트 전극(GE4a), 제4a 액티브 패턴(ACT4a), 제4a 소스 전극(SE4a), 및 제4a 드레인 전극(DE4a)을 포함하고, 상기 제4b 트랜지스터(T4b)는 제4b 게이트 전극(GE4b), 제4b 액티브 패턴(ACT4b), 제4b 소스 전극(SE4b), 및 제4b 드레인 전극(DE4b)을 포함할 수 있다. 본 발명의 일 실시예에서는, 설명의 편의를 위해 상기 제4a 게이트 전극(GE4a)과 상기 제4b 게이트 전극(GE4b)을 제4 게이트 전극(GE4)으로, 상기 제4a 액티브 패턴(ACT4a)과 상기 제4b 액티브 패턴(ACT4b)을 제4 액티브 패턴(ACT4)으로, 상기 제4a 소스 전극(SE4a)과 상기 제4b 소스 전극(SE4b)을 제4 소스 전극(SE4)으로, 그리고 상기 제4a 드레인 전극(DE4a)과 상기 제4b 드레인 전극(DE4b)을 제4 드레인 전극(DE4)으로 지칭한다.
상기 제4 게이트 전극(GE4)은 상기 i-1번째 스캔 라인(Si-1)에 연결될 수 있다. 상기 제4 게이트 전극(GE4)은 상기 i-1번째 스캔 라인(Si-1)의 일부로 제공되거나 상기 i-1번째 스캔 라인(Si-1)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제4 액티브 패턴(ACT4), 상기 제4 소스 전극(SE4) 및 상기 제4 드레인 전극(DE4)은 상기 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제4 소스 전극(SE4) 및 상기 제4 드레인 전극(DE4)은 상기 불순물이 도핑된 반도체층으로 이루어지며, 상기 제4 액티브 패턴(ACT4)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제4 액티브 패턴(ACT4)은 상기 제4 게이트 전극(GE4)과 중첩된 부분에 해당한다.
상기 제4 소스 전극(SE4)의 일 단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 소스 전극(SE4)의 타 단은 i-1번째 행의 화소(PXL)의 초기화 전원 배선(IPL) 및 상기 i-1번째 행의 상기 화소(PXL)의 제7 트랜지스터(T7)의 제7 드레인 전극(DE7)에 연결될 수 있다. 상기 제4 소스 전극(SE4)과 상기 초기화 전원 배선(IPL) 사이에 보조 연결 배선(AUX)이 제공될 수 있다. 상기 보조 연결 배선(AUX)의 일 단은 제9 컨택 홀(CH9)을 통해 상기 제4 소스 전극(SE4)과 연결될 수 있다. 상기 보조 연결 배선(AUX)의 타 단은 상기 i-1번째 행의 상기 화소(PXL)의 제8 컨택 홀(CH8)을 통해 상기 i-1번째 행의 화소(PXL)의 상기 초기화 전원 배선(IPL)에 연결될 수 있다. 상기 제4 드레인 전극(DE4)의 일 단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 드레인 전극(DE4)의 타 단은 상기 제3 트랜지스터(T3)의 상기 제3 드레인 전극(DE3)에 연결된다. 상기 제4 드레인 전극(DE4)은 또한 상기 제1 연결 배선(CNL1), 상기 제2 콘택 홀(CH2) 및 상기 제1 콘택 홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)에 연결된다.
상기 제5 트랜지스터(T5)는 제5 게이트 전극(GE5), 제5 액티브 패턴(ACT5), 제5 소스 전극(SE5), 및 상기 제5 드레인 전극(DE5)를 포함할 수 있다.
상기 제5 게이트 전극(GE5)는 상기 발광 제어 라인(Ei)에 연결될 수 있다. 상기 제5 게이트 전극(GE5)는 상기 발광 제어 라인(Ei)의 일부로 제공되거나 상기 발광 제어 라인(Ei)으로부터 돌출된 형상으로 제공될 수 있다. 상기 제5 액티브 패턴(ACT5), 상기 제5 소스 전극(SE5), 및 상기 제5 드레인 전극(DE5)은 상기 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성된다. 예를 들면, 상기 제5 소스 전극(SE5) 및 상기 제5 드레인 전극(DE5)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어진다. 상기 제5 액티브 패턴(ACT5)은 상기 제5 게이트 전극(GE5)과 중첩된 부분에 해당한다.
상기 제5 소스 전극(SE5)의 일 단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 소스 전극(SE5)의 타 단은 제5 컨택 홀(CH5)을 통해 상기 전원 라인(PL)에 연결될 수 있다. 상기 제5 드레인 전극(DE5)의 일 단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 드레인 전극(DE5)의 타 단은 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1) 및 상기 제2 트랜지스터(T2)의 상기 제2 드레인 전극(DE2)에 연결될 수 있다.
상기 제6 트랜지스터(T6)는 제6 게이트 전극(GE6), 제6 액티브 패턴(ACT6), 상기 제6 소스 전극(SE6), 및 제6 드레인 전극(DE6)을 포함할 수 있다.
상기 제6 게이트 전극(GE6)은 상기 발광 제어 라인(Ei)에 연결될 수 있다. 상기 제6 게이트 전극(GE6)은 상기 발광 제어 라인(Ei)의 일부로서 제공되거나 상기 발광 제어 라인(Ei)으로부터 돌출된 형상으로 제공될 수 있다. 상기 제6 액티브 패턴(ACT6), 상기 제6 소스 전극(SE6), 및 상기 제6 드레인 전극(DE6)은 상기 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성된다. 예를 들면, 상기 제6 소스 전극(SE6) 및 상기 제6 드레인 전극(DE6)은 상기 불순물이 도핑된 반도체층으로 이루어지며, 상기 제6 액티브 패턴(ACT6)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제6 액티브 패턴(ACT6)은 상기 제6 게이트 전극(GE6)과 중첩된 부분에 해당한다.
상기 제6 소스 전극(SE6)의 일 단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다. 상기 제6 소스 전극(SE6)의 타 단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1) 및 상기 제3 트랜지스터(T3)의 상기 제3 소스 전극(SE3)에 연결될 수 있다. 상기 제6 드레인 전극(DE6)의 일 단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다. 상기 제6 드레인 전극(DE6)의 타 단은 상기 제7 트랜지스터(T7)의 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제7 트랜지스터(T7)는 제7 게이트 전극(GE7), 제7 액티브 패턴(ACT7), 상기 제7 소스 전극(SE7), 및 상기 제7 드레인 전극(DE7)을 포함할 수 있다.
상기 제7 게이트 전극(GE7)은 상기 i+1번째 스캔 라인(Si+1)에 연결될 수 있다. 상기 제7 게이트 전극(GE7)은 상기 i+1번째 스캔 라인(Si+1)이 일부로 제공되거나 상기 i+1번째 스캔 라인(Si+1)으로부터 돌출된 형상으로 제공될 수 있다. 상기 제7 액티브 패턴(ACT7), 상기 제7 소스 전극(SE7), 및 상기 제7 드레인 전극(DE7)은 상기 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제7 소스 전극(SE7) 및 상기 제7 드레인 전극(DE7)은 상기 불순물이 도핑된 반도체 층으로 이루어지며, 상기 제7 액티브 패턴(ACT7)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 상기 제7 액티브 패턴(ACT7)은 상기 제7 게이트 전극(GE7)과 중첩되는 부분에 해당한다.
상기 제7 소스 전극(SE7)의 일 단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다. 상기 제7 소스 전극(SE7)의 타 단은 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)의 일 단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)의 타 단은 상기 초기화 전원 배선(IPL)에 연결될 수 있다. 또한, 상기 제7 드레인 전극(DE7)은 i+1번째 행에 배치된 화소(PXL)의 제4 트랜지스터(T4)의 제4 소스 전극(SE4)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)과 상기 i+1번째 행에 배치된 화소(PXL)의 상기 제4 트랜지스터(T4)의 상기 제4 소스 전극(SE4)은 상기 보조 배선(AUX), 상기 제8 컨택 홀(CH8), 및 상기 제9 컨택홀(CH9)을 통해 연결될 수 있다.
상기 스토리지 커패시터(Cst)는 하부 전극(LE)과 상부 전극(UE)을 포함할 수 있다. 상기 하부 전극(LE)은 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)으로 이루어질 수 있다.
상기 상부 전극(UE)은 상기 하부 전극(LE)과 중첩하며, 평면 상에서 볼 때 상기 하부 전극(LE)을 커버할 수 있다. 상기 상부 전극(UE)과 상기 하부 전극(LE)과의 중첩 면적을 넓힘으로써 상기 스토리지 캐패시터(Cst)의 커패시턴스가 증가될 수 있다. 상기 상부 전극(UE)은 상기 제1 방향(DR1)으로 연장될 수 있다. 본 발명의 일 실시예에 있어서, 상기 상부 전극(UE)에는 상기 제1 전원(ELVDD)과 동일한 레벨의 전압이 인가될 수 있다. 상기 상부 전극(UE)은 상기 제1 게이트 전극(GE1)과 상기 제1 연결 배선(CNL1)이 연결되는 제1 컨택 홀(CH1)이 형성되는 영역에 개구부(OPN)를 가질 수 있다.
상기 발광 소자(OLED)는 제1 전극(AD), 제2 전극(CD), 및 상기 제1 전극(AD)과 상기 제2 전극(CD) 사이에 제공된 발광층(EML)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극(AD) 및 상기 제2 전극(CD) 중 어느 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드(cathode) 전극일 수 있다. 예를 들어, 상기 제1 전극(AD)이 애노드 전극일 수 있으며 상기 제2 전극(CD)이 캐소드 전극일 수 있다. 상기 발광 소자(OLED)가 전면 발광형 유기 발광 소자인 경우, 상기 제1 전극(AD)이 반사형 전극이고, 상기 제2 전극(CD)이 투과형 전극일 수 있다. 본 발명의 일 실시예에서는, 상기 발광 소자(OLED)가 전면 발광형 유기 발광 소자이며, 상기 제1 전극(AD)이 애노드 전극인 경우를 예로서 설명한다.
상기 제1 전극(AD)은 상기 화소(PXL)에 대응하는 발광 영역 내에 제공될 수 있다. 상기 제1 전극(AD)은 제7 컨택 홀(CH7) 및 제10 컨택 홀(CH10)을 통해 상기 제7 트랜지스터(T7)의 상기 제7 소스 전극(SE7)과, 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다. 상기 제7 컨택 홀(CH7)과 상기 제10 컨택 홀(CH10) 사이에는 제2 연결 배선(CNL2) 및 브릿지 패턴(BRP)이 제공되어 상기 제6 드레인 전극(DE6) 및 상기 제7 소스 전극(SE7)과 상기 제1 전극(AD)을 연결할 수 있다.
하기에서는, 도 4 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에는 버퍼층(BFL)이 제공될 수 있다.
상기 버퍼층(BFL)은 상기 제1 내지 제7 트랜지스터(T1 ~ T7)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 버퍼층(BFL) 상에 상기 액티브 패턴(ACT1 ~ ACT7; 이하, ACT라 함)이 제공될 수 있다. 상기 액티브 패턴(ACT)은 상기 제1 액티브 패턴(ACT1) 내지 상기 제7 액티브 패턴(ACT7)을 포함할 수 있다. 상기 제1 액티브 패턴(ACT1) 내지 상기 제7 액티브 패턴(ACT7)은 반도체 소재로 형성될 수 있다.
상기 액티브 패턴(ACT)이 제공된 상기 버퍼층(BFL) 상에 게이트 절연층(GI)이 제공될 수 있다. 상기 게이트 절연층(GI)은 무기 재료를 포함하는 무기 절연막일 수 있다. 예를 들어, 상기 게이트 절연층(GI)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 어느 하나를 포함할 수 있다.
상기 게이트 절연층(GI) 상에는 상기 i-1번째 스캔 라인(Si-1), 상기 i번째 스캔 라인(Si), 및 상기 i+1 스캔 라인(Si+1), 상기 발광 제어 라인(Ei), 상기 제1 내지 제7 게이트 전극(GE1 ~ GE7)이 제공될 수 있다. 상기 제1 게이트 전극(GE1)은 상기 스토리지 커패시터(Cst)의 상기 하부 전극(LE)이 될 수 있다. 상기 제2 게이트 전극(GE2)과 상기 제3 게이트 전극(GE3)은 상기 i번째 스캔 라인(Si)과 일체로 형성될 수 있다. 상기 제4 게이트 전극(GE4)은 상기 i-1번째 스캔 라인(Si-1)과 일체로 형성되고, 상기 제7 게이트 전극(GE7)은 상기 i+1번째 스캔 라인(Si+1)과 일체로 형성될 수 있다. 상기 제5 게이트 전극(GE5)과 상기 제6 게이트 전극(GE6)은 상기 발광 제어 라인(Ei)과 일체로 형성될 수 있다.
상기 스캔 라인들(Si-1, Si, S+1) 상에는 제1 절연층(IL1)이 제공될 수 있다.
상기 제1 절연층(IL1) 상에는 상기 스토리지 커패시터(Cst)의 상기 상부 전극(UE) 및 상기 초기화 전원 배선(IPL)이 제공될 수 있다. 상기 상부 전극(UE)은 상기 하부 전극(LE)를 커버할 수 있다. 상기 상부 전극(UE)은 상기 제1 절연층(IL1)을 사이에 두고 상기 하부 전극(LE)과 함께 상기 스토리지 커패시터(Cst)를 이룰 수 있다.
상기 상부 전극(UE) 및 상기 초기화 전원 배선(IPL)이 배치된 상기 기판(SUB) 상에 제2 절연층(IL2)이 제공될 수 있다.
상기 제2 절연층(IL2) 상에는 상기 제1 및 제2 연결 배선(CNL1, CNL2), 상기 보조 연결 배선(AUX), 상기 데이터 라인(Dj), 및 상기 제1 전원 배선(PL1)이 제공될 수 있다.
상기 제1 연결 배선(CNL1)은 상기 제1 및 제2 절연층(IL1, IL2)을 순차적으로 관통하는 상기 제1 컨택 홀(CH1)을 통해 상기 제1 게이트 전극(GE1)에 연결될 수 있다. 또한, 상기 제1 연결 배선(CNL1)은 상기 게이트 절연층(GI), 상기 제1 및 제2 절연층(IL1, IL2)을 순차적으로 관통하는 상기 제2 컨택 홀(CH2)을 통해 상기 제3 드레인 전극(DE3) 및 상기 제4 드레인 전극(DE4)에 연결될 수 있다.
상기 제2 연결 배선(CNL2)은 상기 제6 드레인 전극(DE6)과 상기 제1 전극(AD) 사이에서 상기 제6 드레인 전극(DE6)과 상기 제1 전극(AD)을 연결하는 매개체로 제공되는 패턴일 수 있다. 상기 제2 연결 배선(CNL2)은 상기 게이트 절연층(GI), 상기 제1 및 제2 절연층(IL1, IL2)을 순차적으로 관통하는 상기 제7 컨택 홀(CH7)을 통해 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
상기 보조 연결 배선(AUX)은 상기 제2 절연층(IL2)을 관통하는 상기 제8 컨택 홀(CH8)을 통해 상기 초기화 전원 배선(IPL)에 연결될 수 있다. 또한, 상기 보조 연결 배선(AUX)은 상기 게이트 절연층(GI), 상기 제1 및 제2 절연층(IL1, IL2)을 순차적으로 관통하는 상기 제9 컨택 홀(CH9)을 통해 상기 제4 소스 전극(SE4) 및 상기 i-1번째 행에 배치된 상기 화소(PXL)의 상기 제7 드레인 전극(DE7)에 연결될 수 있다.
상기 데이터 라인(Dj)은 상기 제2 절연층(IL2), 상기 제1 절연층(IL1), 및 상기 게이트 절연층(GI)을 관통하는 상기 제6 컨택 홀(CH6)을 통해 상기 제2 소스 전극(SE2)에 연결될 수 있다.
상기 제1 전원 배선(PL1)은 상기 제2 절연층(IL2)을 관통하는 상기 제3 컨택 홀(CH3) 및 상기 제4 컨택 홀(CH4)을 통해 상기 스토리지 커패시터(Cst)의 상기 상부 전극(UE)에 연결될 수 있다. 상기 제1 전원 배선(PL1)은 상기 제2 절연층(IL2), 상기 제1 절연층(IL1), 및 상기 게이트 절연층(GI)을 관통하는 상기 제5 컨택 홀(CH5)을 통해 상기 제5 소스 전극(SE5)에 연결될 수 있다.
상기 데이터 라인(Dj) 등이 제공된 상기 기판(SUB) 상에 제3 절연층(IL3)이 제공될 수 있다. 상기 제3 절연층(IL3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제3 절연층(IL3)은 유기 절연막일 수 있다. 상기 제3 절연층(IL3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다. 상기 제3 절연층(IL3)이 다중층으로 이루어진 경우, 상기 제3 절연층(IL3)은 복수의 무기 절연막 또는 복수의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 예를 들어, 상기 제3 절연층(IL3)은 제1 유기 절연막, 무기 절연막, 및 제2 유기 절연막이 순차적으로 적층된 구조를 가질 수 있다.
상기 제3 절연층(IL3) 상에는 상기 브릿지 패턴(BRP)이 제공될 수 있다.
상기 브릿지 패턴(BRP)은 상기 제3 절연층(IL3)을 관통하는 상기 제10 컨택 홀(CH10)을 통해 상기 제2 연결 배선(CNL2)에 연결될 수 있다.
상기 브릿지 패턴(BRP) 상에는 상기 보호층(PSV)이 제공될 수 있다. 상기 보호층(PSV)은 무기 재료로 이루어진 무기 절연막 및 유기 재료로 이루어진 유기 절연막 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 보호층(PSV)은 상기 무기 절연막 및 상기 무기 절연막 상의 상기 유기 절연막을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 보호층(PSV)은 유기 절연막을 포함할 수 있다.
상기 보호층(PSV) 상에는 상기 제1 전극(AD) 및 상기 제2 전원 배선(PL2)이 제공될 수 있다.
상기 제1 전극(AD)은 상기 보호층(PSV)을 관통하는 제11 컨택 홀(CH11)을 통해 상기 브릿지 패턴(BRP)에 연결될 수 있다. 상기 브릿지 패턴(BRP)은 상기 제10 컨택 홀(CH10)을 통해 상기 제2 연결 배선(CNL2)에 연결되어 있으므로, 상기 제1 전극(AD)은 상기 브릿지 패턴(BRP) 및 상기 제2 연결 배선(CNL2)을 통해 최종적으로 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자(OLED)는 전면 발광형 유기 발광 소자이므로, 상기 제1 전극(AD)은 반사형 전극일 수 있다. 따라서, 상기 제1 전극(AD)은 광을 반사시킬 수 있는 반사막(미도시) 및 상기 반사막의 상부 또는 하부에 배치되는 투명 도전막(미도시)을 포함할 수 있다. 상기 투명 도전막 및 상기 반사막 중 적어도 하나는 상기 제6 드레인 전극(DE6) 및 상기 제7 소스 전극(SE7)에 전기적으로 연결될 수 있다.
상기 반사막은 광을 반사시킬 수 있는 물질을 포함할 수 있다. 예를 들면, 상기 반사막은 금(Au), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 칼슘(Ca), 네오디뮴(Nd), 이리듐(Ir), 리튬(Li) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 투명 도전막은 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나의 투명 도전성 산화물을 포함할 수 있다.
상기 제2 전원 배선(PL2)은 상기 제1 전극(AD)과 일정 간격 이격되도록 상기 보호층(PSV) 상에 제공될 수 있다. 상기 제2 전원 배선(PL2)은 상기 제1 전극(AD)과 동일한 층에 제공되며 상기 제1 전극(AD)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제2 전원 배선선(PL2)은 상기 반사막 및 상기 투명 도전막을 포함할 수 있다.
상기 제1 전극(AD) 및 상기 제2 전원 배선(PL2)이 제공된 상기 기판(SUB) 상에는 상기 제1 전극(AD)의 일부를 외부로 노출시키는 개구부를 포함하는 화소 정의막(PDL)이 제공될 수 있다. 상기 화소 정의막(PDL)은 상기 화소(PXL)의 둘레를 따라 상기 기판(SUB)으로부터 돌출될 수 있다.
상기 화소 정의막(PDL)은 유기 절연막을 포함할 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 폴리스티렌(polystyrene), 폴리메틸메타아크릴레이트(PMMA, polymethylmethacrylate), 폴리아크릴로니트릴(PAN, polyacrylonitrile), 폴리아미드(PA, polyamide), 폴리이미드(PI, polyimide), 폴리아릴에테르(PAE, polyarylether), 헤테로사이클릭 폴리머(heterocyclic polymer), 파릴렌(parylene), 에폭시(epoxy), 벤조시클로부텐(BCB, benzocyclobutene), 실록산계 수지(siloxane based resin) 및 실란계 수지(silane based resin) 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(AD)의 노출된 상면 상에 상기 발광층(EML)이 제공될 수 있다.
상기 발광층(EML)은 상기 제1 전극(AD)의 노출된 표면 상에 배치될 수 있다. 상기 발광층(EML)은 적어도 광 생성층(light generation layer)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 상기 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer), 정공의 수송성이 우수하고 상기 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 상기 광 생성층, 상기 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer), 전자를 상기 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer), 및 전자를 주입하는 전자 주입층(electron injection layer)을 구비할 수 있다.
상기 광 생성층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 발광층(EML)의 상기 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수도 있다.
상기 정공 주입층, 상기 정공 수송층, 상기 정공 억제층, 상기 전자 수송층 및 상기 전자 주입층은 서로 인접하는 발광 영역들에서 연결되는 공통층일 수 있다.
상기 발광층(EML) 상에는 상기 제2 전극(CD)이 제공될 수 있다. 상기 제2 전극(CD)은 상기 화소 정의막(PDL)을 관통하는 제12 컨택 홀(CH12)을 통해 상기 제2 전원 배선(PL2)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 전극(CD)에 인가된 상기 제2 전원(ELVSS)이 상기 제2 전원 배선(PL2)으로 전달될 수 있다.
상기 제2 전극(CD) 상에는 상기 제2 전극(CD)을 커버하는 박막 봉지 필름(TFE)이 제공될 수 있다.
상기 박막 봉지 필름(TFE)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수도 있다. 상기 박막 봉지 필름(TFE)은 상기 발광 소자(OLED)를 커버하는 복수의 절연막을 포함할 수 있다. 구체적으로, 상기 박막 봉지 필름(TFE)은 복수의 무기막 및 복수의 유기막을 포함할 수 있다. 예를 들면, 상기 박막 봉지 필름(TFE)은 상기 무기막 및 상기 유기막이 교번하여 적층된 구조를 가질 수 있다. 또한, 경우에 따라, 상기 박막 봉지 필름(TFE)은 상기 발광 소자(OLED) 상에 배치되고 실런트를 통해 상기 기판(SUB)과 합착되는 봉지 기판일 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 기판(SUB)은 상기 발광층(EML)으로부터 광이 출사되는 발광 영역(EMA) 및 상기 발광 영역(EMA)을 제외한 비발광 영역(NEMA)을 포함할 수 있다.
상기 보호층(PSV)은 상기 비발광 영역(NEMA)의 일부 영역에 대응되는 적어도 하나 이상의 오목 패턴(CP)을 포함할 수 있다. 또한, 상기 보호층(PSV)은 상기 오목 패턴(CP)이 제공되지 않는 상기 비발광 영역(NEMA)의 나머지 영역 및 상기 발광 영역(EMA)에 대응된 평탄부(FP)를 포함할 수 있다. 여기서, 상기 평탄부(FP)는 상기 제1 내지 제7 트랜지스터(T1 ~ T7)에 의한 단차를 완화시켜 평탄화시킬 수 있다.
상기 오목 패턴(CP)은 상기 비발광 영역(NEMA)에서 상기 제1 내지 제7 트랜지스터(T1 ~ T7)가 제공되지 않는 상기 보호층(PSV)의 일면, 예를 들어, 상기 보호층(PSV)의 상면에 제공될 수 있다. 상기 오목 패턴(CP)은 상기 보호층(PSV)의 상면에서 상기 제1 내지 제7 트랜지스터(T1 ~ T7)이 위치하는 상기 보호층(PSV)의 배면을 향하여 움푹 파인 형상을 가질 수 있다. 상기 오목 패턴(CP)은 다양한 형상을 가질 수 있다. 상기 오목 패턴(CP)은 일정한 폭과 크기를 가질 수 있으나, 이에 한정되는 것은 아니며, 랜덤한 형태를 가질 수도 있다. 본 발명의 일 실시예에 있어서, 상기 오목 패턴(CP)은 상기 보호층(PSV)을 관통하여 상기 브릿지 패턴(BRP)을 노출시키는 상기 제11 컨택홀(CH11)과 동일한 공정으로 제공될 수 있다.
상기 오목 패턴(CP) 및 상기 평탄부(FP)를 포함한 상기 보호층(PSV)은 그 표면의 일부가 굴곡진 구조를 가질 수 있다.
상기 비발광 영역(NEMA)의 상기 보호층(PSV) 상에는 상기 제2 전원 배선(PL2)이 제공되는데, 상기 제2 전원 배선(PL2)은 그 두께가 매우 얇기 때문에 그 하부에 배치된 상기 보호층(PSV)의 형상에 영향을 받을 수 있다. 따라서, 상기 제2 전원 배선(PL2)은 상기 보호층(PSV)의 굴곡진 구조에 대응되는 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)은 상기 비발광 영역(NEMA)에 제공되며 상기 보호층(PSV)의 상기 오목 패턴(CP)에 대응되는 상기 요철 패턴(RP)을 포함할 수 있다. 상기 요철 패턴(RP)은 상기 오목 패턴(CP)에 대응되는 형상을 가질 수 있다.
상기 오목 패턴(CP)은 도 7a에 도시된 바와 같이 상기 보호층(PSV)의 상면에서 상기 보호층(PSV)의 배면을 향하여 움푹 파인 반타원 형상을 가질 수 있다. 이러한 경우, 상기 요철 패턴(RP)도 상기 반타원 형상을 가질 수 있다. 이때, 상기 오목 패턴(CP)은 1.2㎛ 내지 2㎛ 정도의 폭(W)을 가지며 0.3㎛ 내지 0.5㎛ 정도의 깊이(d)를 갖도록 상기 보호층(PSV)의 상면에서 상기 배면을 향하여 움푹 파일 수 있다. 실시예에 따라, 상기 오목 패턴(CP)은 도 7b에 도시된 바와 같이 상기 보호층(PSV)의 상면에서 그 배면을 향하여 움푹 파인 사각 형상을 가질 수도 있다. 이러한 경우, 상기 요철 패턴(RP)도 상기 사각 형상에 대응되는 형상을 가질 수 있다. 상술한 바와 같이, 상기 오목 패턴(CP) 및 상기 요철 패턴(RP)은 반타원 형상 또는 사각 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 원형 형상, 다각 형상, 사다리꼴 형상 등을 포함하는 다양한 형상을 가질 수 있다.
도면에 도시하지 않았으나, 상기 제2 전원 배선(PL2)의 상기 요철 패턴(RP) 하부에는 상기 보호층(PSV)을 사이에 두고 금속 배선이 배치될 수도 있다. 이러한 경우, 상기 제2 전원 배선(PL2)과 상기 금속 배선 사이에 기생 커패시터가 발생하지 않도록 상기 보호층(PSV)은 충분한 두께를 갖도록 설계될 수 있다. 예를 들어, 상기 보호층(PSV)은 0.35㎛ 이상의 두께를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)은 상기 요철 패턴(RP)으로 인해 그 표면이 고르지 않고 굴곡진 형태, 예를 들어, 울퉁불퉁한 형태를 가질 수 있다. 이러한 경우, 외부로부터 상기 표시 장치로 유입된 광(이하, “외부 광”이라 함)은 상기 비발광 영역(NEMA)에서 상기 제2 전원 배선(PL2)의 상기 요철 패턴(RP)에 의해 난반사될 수 있다.
상기 요철 패턴(RP)은 상기 제2 전원 배선(PL2)을 상기 외부 광의 난반사를 일으키는 구조로 구현되게 할 수 있다. 상기 요철 패턴(RP)은 상기 외부 광의 난반사를 일으킬 수 있는 다양한 형상으로 구현될 수 있다. 상술한 바와 같이, 상기 요철 패턴(RP)은 상기 보호층(PSV)의 오목 패턴(CP)의 형상에 대응될 수 있다. 따라서, 상기 오목 패턴(CP)을 상기 외부 광의 난반사를 일으키는 형상으로 설계함으로써, 상기 요철 패턴(RP)이 그에 대응되는 형상을 갖게 할 수 있다.
상기 비발광 영역(NEMA)에서 발생된 상기 외부 광의 난반사는 상기 발광 영역(EMA)에서 발생된 상기 외부 광 반사와 상쇄 간섭을 일으켜 소멸될 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 상기 외부 광의 반사율을 줄임과 동시에 콘트라스트 비를 높여 블랙 표현 능력을 향상시킴으로써, 화면의 품질을 향상시킬 수 있다.
구체적으로, 상기 발광 영역(EMA)으로 입사된 상기 외부 광은 상기 발광 영역(EMA)에 배치된 구성 요소들, 예를 들어, 상기 발광 소자(OLED), 상기 제1 내지 제7 트랜지스터(T1 ~ T7) 등에 의해 반사될 수 있다. 이때, 상기 발광 영역(EMA)에서 반사된 상기 외부 광은 난반사를 일으키거나 경면 반사(거울 반사; 동일한 반사각을 가지며 반사되는 형태)를 일으켜 상기 발광 영역(EMA)뿐만 아니라 다양한 방향으로 반사될 수 있다. 이와 동시에 상기 비발광 영역(EMA)으로 유입된 상기 외부 광은 상기 요철 패턴(RP)을 포함한 상기 제2 전원 배선(PL2)에 의해 난반사될 수 있다. 설명의 편의를 위해, 상기 발광 영역(EMA)에서 반사된 상기 외부 광을 제1 외부 광이라 지칭하고, 상기 비발광 영역(NEMA)에서 난반사된 상기 외부 광을 제2 외부 광이라 지칭한다.
상기 발광 영역(EMA)에서 상기 비발광 영역(NEMA)으로 반사된 상기 제1 외부 광은 상기 제2 외부 광과 상쇄 간섭을 일으켜서 소멸될 수 있다. 이로 인해, 상기 외부 광 반사율이 저감된 표시 장치가 구현될 수 있다.
상기 제2 전원 배선(PL2)의 상면에 상기 요철 패턴(RP)이 배치된 표시 장치(실시예)와 상기 요철 패턴(RP)이 배치되지 않은 기존의 표시 장치(비교예)에서의 외부 광 반사율 정도는 아래의 표 1 및 도 8에 도시된 이미지를 통해 확인할 수 있다.
비교예 실시예
측정 영역 1Cell (5Point) 1Cell (5Point)
반사율(SCI/SCE) 5.20/0.45 4.94/0.78
상기 표 1은 도 8에 도시된 비교예의 표시 장치와 실시예의 표시 장치를 반사율 측정 장치로 측정한 결과 값을 수치화한 것이다. 상기 반사율 측정 장치로 측정된 영역은 5개의 화소로 구성된 상기 비교예의 하나의 셀과 5개의 화소로 구성된 상기 실시예의 하나의 셀일 수 있다. 상기 표 1의 SCI는 경면 반사율과 확산 반사율을 더한 값을 의미하고, 상기 표 1의 SCE는 상기 확산 반사율을 의미할 수 있다. 여기서, 상기 경면 반사율은 시야각 8°내에서 이루어진 반사율을 의미하고, 상기 확산 반사율은 시야각 8° 이외의 반사율을 의미할 수 있다.
상기 표 1 및 도 8에서 볼 수 있듯이, 상기 요철 패턴(RP)이 배치된 상기 실시예의 경우, 상기 비교예에 비해 상기 SCI가 감소한 것을 확인할 수 있다. 상기 SCI가 감소할수록 표시 장치로 유입된 외부 광의 반사율이 줄어드는 것을 의미할 수 있다.
상기 비교예와 상기 실시예 각각에서 정면에서의 위상각에 따른 색차를 측정한 결과는 도 9를 통해 확인할 수 있다. 도 9에서 상기 비교예의 0.5mm는 상기 비교예의 하나의 셀(이하, '제1 기준 셀'이라 함)에서 0.5mm 이격된 지점에서의 색차를 나타내고, 상기 비교예의 1mm는 상기 제1 기준 셀에서 1mm 이격된 지점에서의 색차를 나타낸 것이다. 도 9에서 상기 실시예의 0.5mm는 상기 실시예의 하나의 셀(이하, '제2 기준 셀'이라 함)에서 0.5mm 이격된 지점에서의 색차를 나타내고, 상기 실시예의 1mm는 상기 제2 기준 셀에서 1mm 이격된 지점에서의 색차를 나타낸 것이다.
도 9에서 볼 수 있듯이, 상기 요철 패턴(RP)이 배치된 상기 실시예의 경우, 상기 비교예에 비해 정면에서의 위상각에 따른 색차가 중앙(0, 0)에 가까워지는 것을 확인할 수 있다. 상기 정면에서의 위상각에 따른 색차가 중앙(0, 0)에 가까워지는 것은 리얼 블랙을 표현하는 것을 의미할 수 있다. 따라서, 상기 요철 패턴(RP)이 배치된 상기 실시예는 상기 비교예에 비해 리얼 블랙을 표현하여 표시 장치의 콘트라스트 비를 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 상기 비발광 영역(NEMA)에 배치되는 상기 제2 전원 배선(PL2)에 상기 요철 패턴(RP)을 배치하여 외부 광의 반사율을 줄이고 리얼 블랙을 구현할 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 향상된 품질의 화면을 구현할 수 있다.
도 10a ~ 도 10h는 도 4의 표시 장치의 제조 방법을 순차적으로 설명하기 위한 단면도들이다.
우선, 도 4 및 도 10a를 참조하면, 기판(SUB) 상에 버퍼층(BFL)을 형성한다. 이어, 상기 버퍼층(BFL) 상에 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7), 제1 내지 제 7 소스 전극(SE1 ~ SE7), 및 제1 내지 제7 드레인 전극(DE1 ~ DE7)을 형성할 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
도 4 및 도 10b를 참조하면, 상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7) 등이 형성된 상기 기판(SUB) 상에 게이트 절연층(GI)을 형성한다. 상기 게이트 절연층(GI) 상에 제1 내지 제7 게이트 전극(GE1 ~ GE7), 스캔 라인들(Si-1, Si, Si+1), 발광 제어 라인(Ei), 및 하부 전극(LE)을 형성한다.
도 4 및 도 10c를 참조하면, 상기 제1 내지 제7 게이트 전극(GE1 ~ GE7) 등이 형성된 상기 기판(SUB) 상에 제1 절연층(IL1)을 형성한다.
상기 제1 절연층(IL1) 상에 상부 전극(UE) 및 초기화 전원 배선(IPL)을 형성한다. 상기 상부 전극(UE)은 상기 하부 전극(LE)과 함께 스토리지 커패시터(Cst)를 이룰 수 있다.
도 4 및 도 10d를 참조하면, 상기 상부 전극(UE) 및 상기 초기화 전원 배선(IPL)이 형성된 상기 기판(SUB) 상에 제2 절연층(IL2)을 형성한다. 이때, 상기 제2 절연층(IL2)과, 상기 제2 절연층(IL2) 하부에 배치되는 상기 제1 절연층(IL1)은 상기 제1 게이트 전극(GE1)을 외부로 노출시키는 제1 컨택 홀(CH1)을 포함하도록 패터닝될 수 있다.
상기 제2 절연층(IL2) 상에 데이터 라인(Dj), 제1 전원 배선(PL1), 제1 및 제2 연결 배선(CNL1, CNL2), 및 보조 연결 배선(AUX)을 형성한다.
도 4 및 도 10e를 참조하면, 상기 데이터 라인(Dj) 등이 형성된 상기 기판(SUB) 상에 제3 절연층(IL3)을 형성한다. 이어, 상기 제3 절연층(IL3)이 형성된 상기 기판(SUB) 상에 브릿지 패턴(BRP)을 형성한다.
이어, 상기 브릿지 패턴(BRP)이 형성된 상기 기판(SUB) 상에 보호층(PSV)을 형성한다. 상기 보호층(PSV)은 제11 컨택 홀(CH11), 평탄부(FP), 및 오목 패턴(CP)을 포함할 수 있다. 상기 보호층(PSV)을 형성하는 단계를 구체적으로 설명하면 다음과 같을 수 있다.
상기 브릿지 패턴(BRP)이 형성된 상기 기판(SUB) 상에 유기 절연막을 도포한다. 여기서, 상기 유기 절연막은 폴리이미드(polyimide), 폴리아크릴(polyacryl), 및 벤조사이클로부텐(benzocyclobotene) 계 수지 등을 포함할 수 있다. 이어, 감광성 물질을 이용한 마스크 공정을 진행하여 상기 브릿지 패턴(BRP)의 일부를 노출시키는 상기 제11 컨택 홀(CH11) 및 오목 패턴(CP)을 형성한다. 이때, 상기 마스크 공정의 노광 시에 조사되는 광량과 현상 공정에서의 현상액을 조절함으로써, 상기 제11 컨택 홀(CH11)과 상기 오목 패턴(CP)은 동시에 형성될 수 있다. 상기 오목 패턴(CP)을 포함한 상기 보호층(PSV)은 그 표면의 일부가 울퉁불퉁한 굴곡진 형태가 될 수 있다. 또한, 상기 마스크 공정에서 하프톤 마스크를 사용함으로써, 상기 제11 컨택 홀(CH11)과 상기 오목 패턴(CP)은 동시에 형성될 수 있다.
도 4 및 도 10f를 참조하면, 상기 보호층(PSV)이 형성된 상기 기판(SUB) 상에 제1 전극(AD) 및 제2 전원 배선(PL2)을 형성한다.
상기 제2 전원 배선(PL2)은 상기 보호층(PSV) 상에서 상기 제1 전극(AD)과 일정 간격 이격되고, 상기 보호층(PSV)의 표면에 대응되는 형상을 가질 수 있다. 상기 제2 전원 배선(PL2)은 그 두께가 매우 얇기 때문에 그 하부에 배치된 상기 보호층(PSV)의 굴곡진 형태에 대응되는 형상을 가질 수 있다. 따라서, 상기 제2 전원 배선(PL2)은 상기 보호층(PSV)의 상기 오목 패턴(CP)에 대응되는 요철 패턴(RP)을 포함할 수 있다.
도 4 및 도 10g를 참조하면, 상기 제1 전극(AD) 및 상기 제2 전원 배선(PL2)이 형성된 상기 기판(SUB) 상에 화소 정의막(PDL)을 형성한다. 상기 화소 정의막(PDL)은 상기 제1 전극(AD)의 표면 일부를 외부로 노출시키는 개구부와 상기 제2 전원 배선(PL2)의 일부를 외부로 노출시키는 제12 컨택 홀(CH12)을 포함할 수 있다.
도 4 및 도 10h를 참조하면, 상기 화소 정의막(PDL)의 개구부에 의해 외부로 노출된 상기 제1 전극(AD) 상에 발광층(EML)을 형성한다. 연속하여, 상기 발광층(EML)이 형성된 상기 기판(SUB) 상에 제2 전극(CD)을 형성한다. 상기 제1 전극(AD), 상기 발광층(EML), 및 상기 제2 전극(CD)은 발광 소자(OLED)를 이룰 수 있다. 상기 기판(SUB)은 상기 발광 소자(OLED)에 대응되는 발광 영역(EMA)과 상기 발광 영역(EMA)을 제외한 비발광 영역(NEMA)를 포함할 수 있다. 상기 비발광 영역(NEMA)에는 상기 요철 패턴(RP)을 포함한 상기 제2 전원 배선(PL2)이 제공될 수 있으며, 상기 발광 영역(EMA)에는 상기 제1 전극(AD)이 제공될 수 있다.
이어, 제2 전극(CD)이 형성된 상기 기판(SUB) 상에 박막 봉지 필름(TFE)을 형성한다. 상기 박막 봉지 필름(TFE)은 상기 발광 소자(OLED)로 산소 및 수분이 침투하는 것을 방지할 수 있다. 상기 박막 봉지 필름(TFE)은 복수의 무기막(미도시) 및 복수의 유기막(미도시)을 포함할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 것으로, 도 4의 Ⅱ ~ Ⅱ'선에 대응되는 단면도이고, 도 12a는 도 11의 EA3 영역의 확대도이며, 도 12b는 도 12a의 요철 패턴을 다른 실시예의 형태로 나타낸 것으로 도 11의 EA3 영역에 대응되는 확대도이다. 본 발명의 다른 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 4, 도 11, 도 12a, 및 도 12b를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 제1 내지 제7 트랜지스터(T1 ~ T7) 및 발광 소자(OLED), 및 상기 발광 소자(OLED) 상에 제공된 박막 봉지 필름(TFE)를 포함할 수 있다.
상기 발광 소자(OLED)는 상기 제1 내지 제7 트랜지스터(T1 ~ T7)에 연결된 제1 전극(AD), 상기 제1 전극(AD) 상에 제공된 발광층(EML), 및 상기 발광층(EML) 상에 제공된 제2 전극(CD)을 포함할 수 있다.
상기 기판(SUB)은 발광 영역(EMA) 및 상기 발광 영역(EMA)을 제외한 비발광 영역(NEMA)을 포함할 수 있다. 상기 발광 영역(EMA)은 상기 발광 소자(OLED)에 의해 광이 출사되는 영역이고, 상기 비발광 영역(NEMA)은 상기 광이 출사되지 않는 영역일 수 있다.
상기 표시 장치는 보호층(PSV) 및 제2 전원 배선(PL2)을 더 포함할 수 있다. 상기 보호층(PSV)은 상기 제1 내지 제7 트랜지스터(T1 ~ T7)와 상기 발광 소자(OLED) 사이에 제공되며, 상기 제2 전원 배선(PL2)은 상기 보호층(PSV) 상에서 상기 제1 전극(AD)에 일정 간격 이격될 수 있다.
상기 보호층(PSV)은 그 하부에 배치된 상기 제1 내지 제7 트랜지스터(T1 ~ T7) 상에 배치되어 상기 제1 내지 제7 트랜지스터(T1 ~ T7)를 보호할 수 있다. 또한, 상기 보호층(PSV)은 상기 제1 내지 제7 트랜지스터(T1 ~ T7)에 의한 단차를 완화시켜 평탄화시킬 수 있다. 본 발명의 일 실시예에 있어서, 상기 보호층(PSV)은 평탄한 표면을 가질 수 있다.
상기 제2 전원 배선(PL2)은 상기 비발광 영역(NEMA)의 상기 보호층(PSV) 상에 제공될 수 있다. 상기 제2 전원 배선(PL2)은 화소 정의막(PDL)을 관통하는 제12 컨택 홀(CH12)을 통해 상기 제2 전극(CD)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 전극(CD)에 인가되는 제2 전원(도 3의 ELVSS 참고)이 상기 제2 전원 배선(PL2)으로 전달될 수 있다. 상기 제2 전원 배선(PL2)은 상기 제1 전극(AD)과 동일한 층에 제공되며 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)은 요철 패턴(RP)을 포함할 수 있다. 상기 요철 패턴(RP)은 상기 제2 전원 배선(PL2)의 일면 상에 제공될 수 있다. 예를 들어, 상기 요철 패턴(RP)은 상기 제2 전원 배선(PL2)의 상면에 제공될 수 있다. 상기 요철 패턴(RP)은 상기 제2 전원 배선(PL2)의 상면에서 상기 보호층(PSV)이 제공되는 상기 제2 전원 배선(PL2)의 배면을 향하여 움푹 파인 형상을 가질 수 있다. 상기 요철 패턴(RP)은 상기 제2 전원 배선(PL2)을 형성한 후, 식각 공정을 진행하여 형성될 수 있다.
상기 요철 패턴(RP)은 도 12a에 도시된 바와 같이 상기 제2 전원 배선(PL2)의 상면에서 상기 제2 전원 배선(PL2)의 배면을 향하여 움푹 파인 반타원 형상을 가질 수 있다. 상기 요철 패턴(RP)은 1.2㎛ 내지 2㎛ 정도의 폭(W)을 가질 수 있다. 실시예에 따라, 상기 요철 패턴(RP)은 도 12b에 도시된 바와 같이 상기 제2 전원 배선(PL2)의 상면에서 그 배면을 항하여 움푹 파인 사각 형상을 가질 수도 있다. 상술한 바와 같이, 상기 요철 패턴(RP)은 반타원 형상 또는 사각 형상을 가질 수 있으나, 이에 한정되는 것은 아니며 외부로부터 상기 표시 장치로 유입된 광의 난반사를 일으키는 다양한 형상으로 변형 가능하다.
도 13은 도 4에 도시된 표시 장치에서 화소와 제2 전원 배선의 배치 관계를 개략적으로 나타낸 평면도이다. 도 13에 있어서, 설명의 편의를 위해, 복수의 화소들에 연결된 배선들의 도시를 생략하였다.
도 4 및 도 13을 참고하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 화소(R), 제2 화소(G), 및 제3 화소(B)가 제공된 기판(SUB)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 화소(R)는 적색 광을 출사하는 화소일 수 있고, 상기 제2 화소(G)는 녹색 광을 출사하는 화소일 수 있으며, 상기 제3 화소(B)는 청색 광을 출사하는 화소일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 화소(R)는 제1 화소 용 제1 전극(AD_R), 상기 적색 광을 출사하는 제1 화소 용 발광층(EML_R), 및 상기 제1 화소 용 발광층(EML_R) 상에 제공된 제2 전극(도 6의 CD 참고)을 포함할 수 있다. 상기 제1 화소 용 제1 전극(AD_R)은 제11 컨택 홀(CH11)을 통해 상기 제1 화소(R)에 배치된 제1 트랜지스터(T1)에 연결될 수 있다.
상기 제2 화소(G)는 제2 화소 용 제1 전극(AD_G), 상기 녹색 광을 출사하는 제2 화소 용 발광층(EML_G), 및 상기 제2 화소 용 발광층(EML_G) 상에 제공된 제2 전극(도 5의 CD 참고)을 포함할 수 있다. 상기 제2 화소 용 제1 전극(AD_G)은 제11 컨택 홀(CH11)을 통해 상기 제2 화소(G)에 배치된 제1 트랜지스터(T1)에 연결될 수 있다.
상기 제3 화소(B)는 제3 화소 용 제1 전극(AD_B), 상기 청색 광을 출사하는 제3 화소 용 발광층(EML_B), 및 상기 제3 화소 용 발광층(EML_B) 상에 제공된 제2 전극(CD)을 포함할 수 있다. 상기 제3 화소 용 제1 전극(AD_B)은 제11 컨택 홀(CH11)을 통해 상기 제3 화소(B)에 배치된 제1 트랜지스터(T1)에 연결될 수 있다.
상기 제1 내지 제3 화소(R, G, B)에 포함된 상기 제2 전극(CD)은 공통 층으로 상기 기판(SUB) 전면에 걸쳐 제공될 수 있다.
상기 기판(SUB) 상에는 상기 제1 내지 제3 화소들(R, G, B)과 일정 간격 이격된 제2 전원 배선(PL2)이 제공될 수 있다. 구체적으로, 상기 제2 전원 배선(PL2)은 상기 제1 화소용 제1 전극(AD_R), 상기 제2 화소용 제1 전극(AD_G), 및 상기 제3 화소용 제1 전극(AD_B)과 일정 간격 이격되도록 상기 기판(SUB) 상에 배치될 수 있다.
평면 상에서 볼 때, 상기 제2 전원 배선(PL2)은 상기 기판(SUB)의 일 방향(예를 들어, 열 방향)으로 연장될 수 있으며, 연장된 길이 방향을 따라 복수 회 절곡된 형상을 가질 수 있다. 상기 제2 전원 배선(PL2)은 화소 정의막(도 6의 PDL 참고)을 관통하는 제12 컨택 홀(CH12)을 통해 상기 제2 전극(CD)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 전극(CD)으로 인가되는 제2 전원(도 3의 ELVSS 참고)이 상기 제2 전원 배선(PL2)으로 전달될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)은 연장된 길이 방향을 따라 제공된 적어도 하나 이상의 요철 패턴(RP)을 포함할 수 있다. 상기 요철 패턴(RP)은 인접한 요철 패턴(RP)과의 간격이 일정하도록 상기 제2 전원 배선(PL2)의 표면에서 규칙적으로 제공될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 요철 패턴(PR)은 인접한 요철 패턴(PR)과의 간격이 서로 상이하도록 상기 제2 전원 배선(PL2)의 표면에서 불규칙적으로 제공될 수도 있다. 다만, 상기 제2 전원 배선(PL2)의 제작 용이성 측면에서 볼 때, 상기 요철 패턴(RP)은 상기 제2 전원 배선(PL2)의 표면에서 규칙적으로 제공되는 것이 바람직할 수 있다.
상기 요철 패턴(RP)은 외부로부터 상기 표시 장치로 유입된 광의 난반사를 일으키는 형상을 갖도록 설계될 수 있다. 평면 상에서 볼 때, 상기 요철 패턴(RP)은 도트(dot) 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 요철 패턴(PR)은 반타원 형상, 사각 형상, 사다리꼴 형상, 다각 형상 등을 포함한 다양한 형상으로 변형 가능하다.
도 14는 도 1의 EA1 영역의 확대도이며, 도 15a ~ 15f는 도 14에 도시된 화소의 구성 요소를 층별로 개략적으로 도시한 배치도들이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
설명의 편의를 위해, 도 14 및 도 15에서는 i번째 화소 행에 배치된 제1 및 제2 화소(PXL1, PXL2)를 기준으로, 상기 제1 및 제2 화소(PXL1, PLX2)에 연결된 스캔 라인(Si-1, Si, Si+1), 발광 제어 라인(Ei), 데이터 라인(Dj), 제1 및 제2 전원 배선(PL1, PL2)을 도시하였다.
도 1, 도 14, 도 15a 내지 도 15f를 참조하면, 기판(SUB) 상에 제1 및 제2 화소(PXL1, PXL2) 각각의 반도체 패턴이 제공될 수 있다. 상기 반도체 패턴은 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7), 제1 내지 제7 소스 전극(SE1 ~ SE7), 및 제1 내지 제7 드레인 전극(DE1 ~ DE7)을 포함할 수 있다. 상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7), 상기 제1 내지 제7 소스 전극(SE1 ~ SE7), 및 상기 제1 내지 제7 드레인 전극(DE1 ~ DE7)은 동일한 층에 제공되고 동일한 공정을 통해 형성될 수 있다.
상기 반도체 패턴 상의 게이트 절연층(도 6의 GI 참고) 상에는 스캔 라인들(Si-1, Si, Si+1), 발광 제어 라인(Ei), 스토리지 캐패시터(Cst)의 하부 전극(LE), 및 제1 내지 제7 게이트 전극(GE1 ~ GE7)이 제공될 수 있다. 상기 스캔 라인들(Si-1, Si, Si+1), 상기 발광 제어 라인(Ei), 상기 하부 전극(LE), 및 상기 제1 내지 제7 게이트 전극(GE1 ~ GE7)은 동일한 층에 제공되고 동일한 공정을 통해 형성될 수 있다.
상기 스캔 라인들(Si-1, Si, Si+1), 상기 발광 제어 라인(Ei), 상기 하부 전극(LE), 및 상기 제1 내지 제7 게이트 전극(GE1 ~ GE7) 상의 제1 절연층(도 6의 IL1 참고) 상에는 상기 스토리지 캐패시터(Cst)의 상부 전극(UE) 및 초기화 전원 배선(IPL)이 제공될 수 있다.
상기 상부 전극(UE) 및 상기 초기화 전원 배선(IPL) 상의 제2 절연층(도 6의 IL2 참고) 상에는 데이터 라인들(Dj, Dj+1), 제1 전원 배선(PL1), 보조 연결 배선(AUX), 제1 및 제2 연결 배선(CNL1, CNL2)이 제공될 수 있다. 상기 데이터 라인들(Dj, Dj+1), 상기 제1 전원 배선(PL1), 상기 보조 연결 배선(AUX), 상기 제1 및 제2 연결 배선(CNL1, CNL2)은 동일한 층에 제공되고 동일한 공정을 통해 형성될 수 있다.
상기 데이터 라인들(Dj, Dj+1)은 제6 컨택 홀(CH6)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응하는 화소의 상기 제2 소스 전극(SE2)에 연결될 수 있다. 상기 제1 전원 배선(PL1)은 제3 컨택 홀(CH3) 및 제4 컨택 홀(CH4)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응하는 화소의 상기 상부 전극(UE)에 연결될 수 있다.
상기 제1 연결 배선(CNL1)은 제1 컨택 홀(CH1)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응하는 화소의 상기 제1 게이트 전극(GE1)에 연결될 수 있다. 또한, 상기 제1 연결 배선(CNL1)은 제2 컨택 홀(CH2)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응하는 화소의 상기 제3 드레인 전극(DE3) 및 상기 제4 드레인 전극(DE4)에 연결될 수 있다.
상기 보조 연결 배선(AUX)은 제9 컨택 홀(CH9)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응하는 화소의 상기 제7 드레인 전극(DE7)에 연결될 수 있다. 또한, 상기 보조 연결 배선(AUX)은 제8 컨택 홀(CH8)을 통해 이전 화소 행의 대응되는 화소의 초기화 전원 배선(IPL)에 연결될 수 있다. 상기 제2 연결 배선(CNL2)은 제7 컨택 홀(CH7)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응하는 화소의 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
상기 데이터 라인들(Dj, Dj+1), 상기 제1 전원 배선(PL1), 상기 보조 연결 배선(AUX), 상기 제1 및 제2 연결 배선(CNL1, CNL2) 상의 제3 절연층(도 6의 IL3 참고) 상에는 브릿지 패턴(BRP)이 제공될 수 있다.
상기 브릿지 패턴(BRP)은 제10 컨택 홀(CH10)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응되는 화소의 상기 제2 연결 배선(CNL2)에 연결될 수 있다.
상기 브릿지 패턴(BRP) 상의 보호층(도 6의 PSV 참고) 상에는 제1 전극(AD) 및 제2 전원 배선(PL2)이 제공될 수 있다.
상기 제1 전극(AD)은 상기 보호층(PSV)을 관통하는 제11 컨택 홀(CH11)을 통해 상기 제1 및 제2 화소(PXL1, PXL2) 중 대응되는 화소의 상기 브릿지 패턴(BRP)에 연결될 수 있다. 상기 제1 전극(AD)은 최종적으로 상기 대응되는 화소의 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제2 전원 배선(PL2)은 상기 제1 전극(AD)과 중첩되지 않도록 상기 제1 전극(AD)과 일정 간격 이격되어 배치될 수 있다. 상기 제2 전원 배선(PL2)은 평면 상에서 볼 때 제2 방향(DR2)으로 연장되며 연장된 길이 방향을 따라 제공된 복수의 요철 패턴(RP)을 포함할 수 있다. 상기 요철 패턴들(RP)은 외부로부터 상기 제1 및 제2 화소(PXL1, PXL2)로 유입된 광을 난반사시킬 수 있다.
상술한 본 발명의 일 실시예에 따른 표시 장치는 입력 장치의 하나인 터치 센서와 채용되어 다양한 전자 장치로 사용될 수 있다.
도 16은 도 1의 표시 장치에 터치 센서가 채용된 형태를 개략적으로 도시한 사시도이며, 도 17은 도 16의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
도 1, 도 16, 및 도 17을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 다양한 형상으로 제공될 수 있으며, 예를 들어, 서로 평행한 두 쌍의 변들을 가지는 사각형의 판상으로 제공될 수 있다. 상기 표시 장치가 직사각형의 판상으로 제공되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다.
상기 표시 장치는 표시 패널(DP), 터치 센서(TS), 및 윈도우(WD)를 포함할 수 있다.
상기 표시 패널(DP)은 영상을 표시할 수 있다. 상기 표시 패널(DP)은 특별히 한정되는 것은 아니다. 예를 들어, 상기 표시 패널(DP)로는 유기 발광 표시 패널(Organic Light Emitting Display panel, OLED panel)과 같은 자발광이 가능한 표시 패널이 사용될 수 있다. 또한, 상기 표시 패널(DP)로는 액정 표시 패널(Liquid Crystal Display panel, LCD panel), 전기영동 표시 패널(Electro-Phoretic Display panel, EPD panel), 및 일렉트로웨팅 표시 패널(Electro-Wetting Display panel, EWD panel)과 같은 비발광성 표시 패널이 사용될 수 있다. 상기 비발광성 표시 패널이 상기 표시 패널(DP)로 사용되는 경우, 상기 표시 장치는 상기 표시 패널(DP)로 광을 공급하는 백라이트 유닛(Back-light unit)을 구비할 수도 있다.
이하의 실시예에서는, 상기 유기 발광 표시 패널이 상기 표시 패널(DP)로 사용된 것으로 설명한다.
상기 표시 패널(DP)은 복수의 화소들(PXL)이 제공된 기판(SUB)을 포함할 수 있다.
상기 기판(SUB)은 영상이 표시되는 표시 영역(DA) 및 상기 영상이 표시되지 않는 비표시 영역(NDA)을 포함할 수 있다. 또한, 상기 기판(SUB)은 광이 출사되는 발광 영역(EMA) 및 상기 광이 출사되지 않는 비발광 영역(NEMA)을 포함할 수 있다.
상기 기판(SUB) 상에는 트랜지스터(T), 상기 트랜지스터(T)에 연결된 발광 소자(OLED), 및 상기 발광 소자(OLED)를 커버하는 박막 봉지 필름(TFE)이 제공될 수 있다.
상기 트랜지스터(T)는 스캔 라인(미도시) 및 데이터 라인(미도시)에 연결될 수 있다. 상기 트랜지스터(T)는 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
상기 반도체층(SCL)은 버퍼층(BFL) 상에 제공될 수 있다. 상기 반도체층(SCL)에서, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 접속하는 영역은 불순물이 도핑 또는 주입된 소스 영역 및 드레인 영역일 수 있다. 상기 소스 영역 및 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다.
상기 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 소스 전극(SE)과 상기 드레인 전극(DE)은 층간 절연층(ILD)을 사이에 두고 상기 게이트 전극(GE) 상에 제공될 수 있다. 상기 소스 전극(SE)은 상기 층간 절연층(ILD)을 관통하는 컨택 홀을 통해 상기 소스 영역에 접속되고, 상기 드레인 전극(DE)은 상기 층간 절연층(ILD)을 관통하는 컨택 홀을 통해 상기 드레인 영역에 접속될 수 있다.
상기 트랜지스터(T) 상에는 보호층(PSV)이 제공될 수 있다. 상기 보호층(PSV)은 상기 비발광 영역(NEMA)의 일부 영역에 대응되는 적어도 하나 이상의 오목 패턴(CP)을 포함할 수 있다. 또한, 상기 보호층(PSV)은 상기 오목 패턴(CP)이 제공되지 않는 상기 비발광 영역(NEMA)의 나머지 영역 및 상기 발광 영역(EMA)에 대응된 평탄부(FP)를 포함할 수 있다. 상기 오목 패턴(CP) 및 상기 평탄부(FP)를 포함한 상기 보호층(PSV)은 그 표면의 일부가 굴곡진 구조를 가질 수 있다.
상기 보호층(PSV) 상에는 상기 트랜지스터(T)에 연결된 제1 전극(AD)과, 상기 제1 전극(AD)에 이격된 제2 전원 배선(PL2)이 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 전극(AD)과 상기 제2 전원 배선(PL2)은 동일한 층에 제공되며 동일한 물질을 포함할 수 있다.
상기 제2 전원 배선(PL2)은 상기 비발광 영역(NEMA)에 배치되며, 상기 보호층(PSV)의 굴곡진 구조에 대응되는 형상을 가질 수 있다. 상기 제2 전원 배선(PL2)은 상기 오목 패턴(CP)에 대응되는 요철 패턴(RP)을 포함할 수 있다.
상기 제1 전극(AD) 및 제2 전원 배선(PL2) 상에는 상기 제1 전극(AD)의 상면의 일부를 노출시키는 개구부를 포함한 화소 정의막(PDL)이 제공될 수 있다. 상기 제1 전극(AD)의 노출된 표면 상에는 발광층(EML)이 제공되며, 상기 발광층(EML) 상에는 제2 전극(CD)이 제공될 수 있다.
상기 박막 봉지 필름(TFE)은 상기 제2 전극(CD) 상에 제공될 수 있다.
상기 터치 센서(TS)는 상기 표시 패널(DP)의 양면 중 적어도 하나의 면 상에 배치될 수 있다. 예를 들면, 상기 터치 센서(TS)는 상기 표시 패널(DP)의 영상이 출사되는 방향의 면 상에 배치되어 사용자의 터치 입력을 수신할 수 있다. 또한, 상기 터치 센서(TS)는 상기 표시 패널(DP)과 일체로 형성될 수도 있다. 본 발명의 일 실시예에서는, 상기 터치 센서(TS)가 상기 표시 패널(DP)의 상면에 제공된 경우를 일 예로서 설명하기로 한다.
상기 터치 센서(TS)는 사용자의 손이나 별도의 입력 수단을 통해 상기 표시 장치로부터의 터치 이벤트를 인식할 수 있다. 본 발명의 일 실시예에 있어서, 상기 터치 센서(TS)는 상호 정전 용량(mutual capacitance) 방식 또는 자기 정전 용량(self capacitance) 방식으로 구동될 수 있다.
상기 터치 센서(TS)는 터치 감지를 위한 도전 패턴(CP1, CP2) 및 제1 내지 제3 절연층(IL1, IL2, IL3)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 도전 패턴(CP1, CP2)은 상기 제2 절연층(IL2)을 사이에 두고 서로 상이한 층에 제공된 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)을 포함할 수 있다. 상기 제1 도전 패턴(CP1) 및 상기 제2 도전 패턴(CP2) 중 하나는 센싱 라인(미도시)을 통하여 터치 감지를 위한 구동 신호를 인가받고, 다른 하나는 상기 센싱 라인을 통하여 터치 감지 신호를 외부의 구동부(미도시)로 전달할 수 있다. 예를 들어, 상기 제1 도전 패턴(CP1)은 상기 터치 감지 신호를 전달하며, 상기 제2 도전 패턴(CP2)은 상기 터치 구동 신호를 인가받을 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 및 제2 도전 패턴(CP1, CP2)은 서로 상이한 층에 배치되도록 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 및 제2 도전 패턴(CP1, CP2)은 동일한 층에 제공될 수도 있다.
상기 제1 절연층(IL1)은 상기 박막 봉지 필름(TFE)의 최상층에 배치되는 무기 절연막일 수 있다. 상기 제2 절연층(IL2)은 상기 제1 도전 패턴(CP1)이 제공된 상기 제1 절연층(IL1) 상에 배치될 수 있다. 상기 제2 절연층(IL2)은 상기 제1 절연층(IL1)과 동일한 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 제3 절연층(IL3)은 상기 제2 도전 패턴(CP2)이 제공된 상기 제2 절연층(IL2) 상에 제공될 수 있다. 상기 제3 절연층(IL3)은 상기 제2 도전 패턴(CP2)이 외부로 노출되는 것을 방지하여, 상기 제2 도전 패턴(CP2)의 부식을 방지할 수 있다.
상기 윈도우(WD)는 상기 터치 센서(TS) 상에 제공될 수 있다.
상기 윈도우(WD)는 투명한 재질로 이루어질 수 있다. 상기 윈도우(WD)는 상기 터치 센서(TS)의 노출면을 보호할 수 있다. 상기 윈도우(WD)는 상기 표시 패널(DP)로부터의 영상을 투과시킴과 동시에 외부의 충격을 완화시킴으로써, 외부의 충격에 상기 표시 패널(DP) 및 상기 터치 센서(TS)가 파손되거나 오동작하는 것을 방지할 수 있다. 외부의 충격이라 함은 압력, 스트레스 등으로 표현할 수 있는 외부로부터의 힘으로써, 상기 표시 패널(DP) 및 상기 터치 센서(TS)에 결함을 야기하는 힘을 의미할 수 있다. 상기 윈도우(WD)는 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
상기 터치 센서(TS)와 상기 윈도우(WD) 사이에는 편광 필름(POL)이 제공될 수 있다. 상기 편광 필름(POL)은 편광 축을 가지며 상기 편광 축에 수직하는 방향으로 광을 선편광시킬 수 있다. 예를 들어, 상기 편광 필름(POL)은 상기 편광 축과 일치하는 광은 흡수시키고, 상기 편광 축과 수직하는 광은 통과시킬 수 있다. 따라서, 상기 광이 상기 편광 필름(POL)을 통과하면 상기 편광 축에 수직 방향으로 선편광될 수 있다.
상술한 편광 필름(POL)은 외부로부터 상기 표시 장치로 유입되어 상기 표시 장치 내에서 반사되어 출사된 광 중 상기 편광 축에 일치하는 광을 흡수함으로써 상기 표시 장치의 외부 광 반사율을 줄일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)은 상기 요철 패턴(RP)으로 인해 그 표면이 고르지 않고 굴곡진 형태, 예를 들어, 울퉁불퉁한 형태를 가질 수 있다. 이러한 경우, 외부로부터 상기 표시 장치로 유입된 광은 상기 비발광 영역(NEMA)에서 상기 제2 전원 배선(PL2)의 상기 요철 패턴(RP)에 의해 난반사될 수 있다. 상기 비발광 영역(NEMA)에서 발생된 상기 외부 광의 난반사는 상기 발광 영역(EMA)에서 발생된 상기 외부 광 반사와 상쇄 간섭을 일으켜 소멸될 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 상기 외부 광의 반사율을 줄임과 동시에 콘트라스트 비를 높여 블랙 표현 능력을 향상시킬 수 있다.
도 18은 도 16의 표시 장치를 다른 실시예의 형태로 나타낸 것으로, 도 16의 Ⅲ ~ Ⅲ'선에 대응되는 단면도이다. 본 발명의 다른 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 16 및 도 18을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 표시 패널(DP), 상기 표시 패널(DP) 상에 제공된 터치 센서(TS), 상기 터치 센서(TS) 상에 제공된 컬러 변환층(CCL), 및 상기 컬러 변환층(CCL) 상에 제공된 윈도우(WD)를 포함할 수 있다.
상기 표시 패널(DP)은 기판(SUB), 상기 기판(SUB) 상에 제공된 트랜지스터(T), 상기 트랜지스터(T)에 연결된 발광 소자(OLED), 및 상기 발광 소자(OLED)를 커버하는 박막 봉지 필름(TFE)을 포함할 수 있다.
상기 기판(SUB)은 광이 출사되는 발광 영역(EMA) 및 상기 광이 출사되지 않는 비발광 영역(NEMA)을 포함할 수 있다. 상기 기판(SUB)은 상기 트랜지스터(T)와 상기 발광 소자(OLED) 사이에 제공된 보호층(PSV)을 더 포함할 수 있다.
상기 보호층(PSV)은 상기 비발광 영역(NEMA)에 대응된 오목 패턴(CP)을 포함할 수 있다. 이로 인해, 상기 보호층(PSV)은 그 표면의 일부가 굴곡진 구조를 가질 수 있다. 상기 비발광 영역(NEMA)의 상기 보호층(PSV) 상에는 제2 전원 배선(PL2)이 제공될 수 있다. 상기 제2 전원 배선(PL2)은 상기 보호층(PSV)의 굴곡진 구조에 대응되는 형상을 가질 수 있다. 즉, 상기 제2 전원 배선(PL2)은 상기 오목 패턴(CP)에 대응되는 요철 패턴(RP)을 포함할 수 있다. 상기 요철 패턴(RP)을 포함한 상기 제2 전원 배선(PL2)은 그 표면이 굴곡진 형태를 가질 수 있다. 따라서, 외부로부터 상기 표시 장치로 유입된 광은 상기 제2 전원 배선(PL2)의 표면에서 난반사될 수 있다.
상기 터치 센서(TS)는 상기 표시 패널(DP)의 양면 중 적어도 하나의 면 상에 배치되며, 도전 패턴(CP1, CP2)을 이용하여 사용자의 터치를 감지할 수 있다.
상기 컬러 변환층(CCL)은 각 화소(PXL) 별로 특정 색의 광을 출사하는 컬러 필터(CF) 및 상기 컬러 필터(CF) 사이에 배치되는 광 차단 패턴(LBP)을 포함할 수 있다. 상기 컬러 필터(CF)는 상기 발광 영역(EMA)에 대응되며, 상기 광 차단 패턴(LBP)은 상기 비발광 영역(NEMA)에 대응될 수 있다.
상기 광 차단 패턴(LBP)은 인접한 컬러 필터(CF)의 혼색을 방지하며 외부로부터 상기 표시 장치로 유입된 광을 흡수하여 상기 광 차단 패턴(LBP)의 하부에 배치된 구성 요소들, 예를 들어, 상기 트랜지스터(T) 및 상기 발광 소자(OLED)에 상기 광이 유입되는 것을 차단할 수 있다. 또한, 외부로부터 유입된 광이 상기 트랜지스터(T) 및 상기 발광 소자(OLED)에 의해 반사되더라도 그 일부가 상기 광 차단 패턴(LBP)에 흡수될 수 있다. 상기 광 차단 패턴(LBP)은 블랙 매트릭스를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬러 변환층(CCL)은 가요성(flexiblity)을 가질 수 있다. 따라서, 상기 컬러 변환층(CCL)은 휘어지는 정도에 한계가 있는 편광 필름(도 17의 POL 참고)을 대신하여 상기 표시 장치에 채용되기 때문에, 상기 표시 장치는 플렉서블한 특성을 더욱 확보할 수 있다. 또한, 상기 컬러 변환층(CCL)은 상기 광 차단 패턴(LBP)에 의해 외부로부터 상기 표시 장치로 유입되는 광을 차단하여 상기 표시 장치의 외부 광 반사율을 줄일 수 있다.
이와 더불어, 외부로부터 상기 표시 장치로 유입된 광은 상기 비발광 영역(NEMA)에서 상기 제2 전원 배선(PL2)의 상기 요철 패턴(RP)에 의해 난반사될 수 있다. 상기 비발광 영역(NEMA)에서 발생된 상기 외부 광의 난반사는 상기 발광 영역(EMA)에서 발생된 상기 외부 광 반사와 상쇄 간섭을 일으켜 소멸될 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 상기 외부 광의 반사율을 줄일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
AD: 제1 전극 CD: 제2 전극
EMA: 발광 영역 NEMA: 비발광 영역
SUB: 기판 PSV: 보호층
CP: 오목 패턴 PL2: 제2 전원 배선
RP: 요철 패턴

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함한 기판;
    상기 표시 영역에 제공되며, 광을 출사하는 발광 영역을 포함하는 복수의 화소들;
    각 화소의 상기 발광 영역에 제공된 발광 소자;
    상기 발광 소자를 구동하는 화소 회로부;
    상기 화소 회로부와 상기 발광 소자 사이에 제공되어 상기 화소 회로부를 커버하며, 상기 발광 영역을 제외한 비발광 영역에서 적어도 하나 이상의 오목 패턴을 포함하는 보호층;
    상기 비발광 영역에 대응되도록 상기 보호층 상에 제공되며, 상기 발광 소자와 연결된 전원 배선; 및
    상기 보호층과 상기 전원 배선 상에 제공되며 부분적으로 개구된 화소 정의막을 포함하고,
    상기 전원 배선은 상기 오목 패턴에 대응되는 적어도 하나 이상의 요철 패턴을 포함하고,
    상기 발광 소자는, 상기 보호층 상에 제공되며 상기 화소 정의막에 의해 부분적으로 노출된 제1 전극, 상기 제1 전극 상에 제공된 발광층, 및 상기 발광층 상에 제공된 제2 전극을 포함하고,
    상기 전원 배선은 상기 화소 정의막을 관통하는 비아 홀을 통해 상기 제2 전극과 전기적으로 연결되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극은 상기 화소 회로부와 전기적으로 연결되고, 상기 발광 영역에 대응되는 표시 장치.
  3. 제2 항에 있어서,
    상기 전원 배선은 상기 제1 전극과 동일한 층에 제공되는 표시 장치.
  4. 제3 항에 있어서,
    상기 화소 회로부는 적어도 하나 이상의 트랜지스터를 포함하고,
    상기 트랜지스터는,
    상기 기판 상에 제공된 액티브 패턴;
    상기 액티브 패턴에 각각 연결된 소스 전극 및 드레인 전극; 및
    게이트 절연층을 사이에 두고 상기 액티브 패턴 상에 제공된 게이트 전극을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 오목 패턴은 상기 보호층의 일면에서 상기 트랜지스터가 제공되는 타면을 향하는 방향으로 움푹 파인 형상을 갖고,
    상기 요철 패턴은 상기 오목 패턴에 대응되는 형상을 갖는 표시 장치.
  6. 제5 항에 있어서,
    상기 오목 패턴은 상기 보호층의 일면에서 1.2㎛ 내지 2㎛의 폭을 갖고, 상기 보호층의 일면에서 상기 타면을 향하여 0.3㎛ 내지 0.5㎛의 깊이를 갖도록 파인 표시 장치.
  7. 제5 항에 있어서,
    상기 보호층은 상기 발광 영역에 대응되는 평탄부를 포함하는 표시 장치.
  8. 제2 항에 있어서,
    상기 요철 패턴은 상기 발광 소자로 유입되는 광의 난반사를 일으키는 표시 장치.
  9. 표시 영역 및 상기 표시 영역의 적어도 일측에 제공된 비표시 영역을 포함한 기판;
    상기 표시 영역에 제공되며, 광을 출사하는 발광 영역을 포함하는 화소들;
    각 화소의 상기 발광 영역에 제공되는 발광 소자;
    상기 발광 소자를 구동하는 화소 회로부;
    상기 화소 회로부 상에 제공된 보호층;
    상기 발광 영역을 제외한 영역에 대응되도록 상기 보호층 상에 제공되며, 상기 발광 소자와 연결된 전원 배선;
    상기 보호층과 상기 전원 배선 상에 제공되며 부분적으로 개구된 화소 정의막;
    상기 발광 소자 상에 제공되어 상기 발광 소자를 커버하는 박막 봉지 층;
    상기 박막 봉지 층 상에 제공되어 사용자의 터치를 감지하는 터치 센서; 및
    상기 터치 센서 상에 제공되어 상기 터치 센서를 커버하는 윈도우를 포함하고,
    상기 전원 배선은 상기 발광 소자로 유입되는 광의 난반사를 일으키는 적어도 하나 이상의 요철 패턴을 포함하고,
    상기 발광 소자는, 상기 보호층 상에 제공되며 상기 화소 정의막에 의해 부분적으로 노출된 제1 전극, 상기 제1 전극 상에 제공된 발광층, 및 상기 발광층 상에 제공된 제2 전극을 포함하고,
    상기 전원 배선은 상기 화소 정의막을 관통하는 비아 홀을 통해 상기 제2 전극과 전기적으로 연결되는 표시 장치.
  10. 제9 항에 있어서,
    상기 요철 패턴은 상기 전원 배선의 일면에서 상기 화소 회로부가 제공되는 타면을 향하는 방향으로 움푹 파인 형상을 갖는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 전극은 상기 화소 회로부와 전기적으로 연결되고, 상기 발광 영역에 대응되며 상기 전원 배선과 동일한 층에 제공되는 표시 장치.
  12. 제11 항에 있어서,
    상기 요철 패턴은 상기 전원 배선의 일면에서 1.2㎛ 내지 2㎛의 폭을 갖는 표시 장치.
  13. 제11 항에 있어서,
    상기 보호층은,
    상기 발광 영역에 대응되는 평탄부; 및
    상기 발광 영역을 제외한 영역에서, 상기 전원 배선의 요철 패턴에 대응되는 적어도 하나 이상의 오목 패턴을 포함하는 표시 장치.
  14. 제9 항에 있어서,
    상기 터치 센서와 상기 윈도우 사이에 제공된 편광 필름을 더 포함하는 표시 장치.
  15. 제9 항에 있어서,
    상기 터치 센서와 상기 윈도우 사이에 제공되어 상기 발광 소자에서 출사된 상기 광을 특정 색의 광으로 변환하는 컬러 변환층을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 컬러 변환층은 상기 발광 영역에 대응되는 컬러 필터와, 상기 발광 영역을 제외한 영역에 대응되는 광 차단 패턴을 포함하는 표시 장치.
  17. 기판을 준비하는 단계;
    상기 기판 상에, 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로부를 형성하는 단계;
    상기 화소 회로부 상에, 상기 화소 회로부의 일부를 노출시키는 관통 홀 및 적어도 일부 영역에 제공된 오목 패턴을 포함하는 보호층을 형성하는 단계;
    상기 보호층 상에, 상기 트랜지스터에 연결된 제1 전극 및 상기 제1 전극과 이격된 전원 배선을 형성하는 단계;
    상기 제1 전극 및 상기 전원 배선 상에, 상기 제1 전극의 일부를 외부로 노출하는 화소 정의막을 형성하는 단계;
    상기 외부로 노출된 상기 제1 전극 상에, 광을 출사하는 발광층을 형성하는 단계;
    상기 발광층 상에 제2 전극을 형성하는 단계; 및
    상기 제2 전극 상에 박막 봉지 층을 형성하는 단계를 포함하고,
    상기 전원 배선은 상기 보호층 상에서 상기 발광층에 의해 구현되는 발광 영역을 제외한 영역에 제공되며, 상기 보호층의 오목 패턴에 대응되는 요철 패턴을 포함하고,
    상기 전원 배선은 상기 화소 정의막을 관통하는 비아 홀을 통해 상기 제2 전극과 전기적으로 연결되는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 보호층을 형성하는 단계는,
    상기 화소 회로부 상에 절연 물질층을 도포하고,
    상기 절연 물질층의 일부를 노광 및 현상하여, 상기 관통 홀을 형성함과 동시에, 상기 오목 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 오목 패턴은 상기 보호층의 일면에서 상기 트랜지스터가 제공되는 타면을 향하는 방향으로 움푹 파인 형상을 갖고,
    상기 요철 패턴은 상기 오목 패턴에 대응되는 형상을 갖는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 오목 패턴은 상기 보호층의 일면에서 1.2㎛ 내지 2㎛의 폭을 갖고, 상기 보호층의 일면에서 상기 타면을 향하여 0.3㎛ 내지 0.5㎛의 깊이를 갖도록 파인 표시 장치의 제조 방법.
KR1020170141377A 2017-10-27 2017-10-27 표시 장치 및 그의 제조 방법 KR102460376B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170141377A KR102460376B1 (ko) 2017-10-27 2017-10-27 표시 장치 및 그의 제조 방법
US16/032,242 US10741629B2 (en) 2017-10-27 2018-07-11 Display device and manufacturing method thereof
EP18195644.2A EP3477723B1 (en) 2017-10-27 2018-09-20 Display device and manufacturing method thereof
CN201811258171.9A CN109728037A (zh) 2017-10-27 2018-10-26 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170141377A KR102460376B1 (ko) 2017-10-27 2017-10-27 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190047755A KR20190047755A (ko) 2019-05-09
KR102460376B1 true KR102460376B1 (ko) 2022-10-31

Family

ID=63667746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170141377A KR102460376B1 (ko) 2017-10-27 2017-10-27 표시 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US10741629B2 (ko)
EP (1) EP3477723B1 (ko)
KR (1) KR102460376B1 (ko)
CN (1) CN109728037A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
KR20200145899A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치
JP7317635B2 (ja) * 2019-08-29 2023-07-31 株式会社ジャパンディスプレイ 表示装置
CN110797384B (zh) * 2019-11-22 2021-09-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
KR20210086273A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치
KR20220020478A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 표시장치
KR20220029966A (ko) * 2020-09-02 2022-03-10 엘지디스플레이 주식회사 발광 표시 장치
CN114690921A (zh) * 2020-12-25 2022-07-01 京东方科技集团股份有限公司 显示面板、显示装置及制作显示面板的方法
KR20230100202A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 표시장치 및 집적 회로
KR20240048790A (ko) * 2022-10-07 2024-04-16 엘지디스플레이 주식회사 발광 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150102292A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
KR100460979B1 (ko) * 2002-12-31 2004-12-09 엘지.필립스 엘시디 주식회사 반사형 액정표시장치용 어레이기판과 그 제조방법
US7072012B2 (en) * 2003-05-12 2006-07-04 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including data line divided into first and second branch lines and method of fabricating the same
KR100689316B1 (ko) * 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
KR20080057789A (ko) 2006-12-21 2008-06-25 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
JP4950673B2 (ja) * 2007-01-10 2012-06-13 キヤノン株式会社 有機ｅｌ表示装置
JP5038371B2 (ja) * 2008-09-26 2012-10-03 キヤノン株式会社 面発光レーザの製造方法
TWI460639B (zh) 2009-02-23 2014-11-11 Innolux Corp 影像顯示系統
KR101256545B1 (ko) * 2009-08-05 2013-04-19 엘지디스플레이 주식회사 횡전계 모드 반사투과형 액정표시장치
KR101730609B1 (ko) 2010-10-12 2017-04-27 엘지디스플레이 주식회사 유기전계 발광소자
KR101778229B1 (ko) 2010-10-29 2017-09-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102237794B1 (ko) * 2014-02-17 2021-04-09 엘지이노텍 주식회사 터치 윈도우 및 이를 포함하는 디스플레이 장치
KR102214977B1 (ko) 2014-07-31 2021-02-09 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6624917B2 (ja) 2015-12-14 2019-12-25 株式会社ジャパンディスプレイ 表示装置
KR102562627B1 (ko) * 2016-03-21 2023-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR102454824B1 (ko) * 2016-03-25 2022-10-18 삼성디스플레이 주식회사 플렉서블 표시장치
KR102608417B1 (ko) * 2016-08-19 2023-12-01 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법
KR102591365B1 (ko) * 2016-09-12 2023-10-19 삼성디스플레이 주식회사 확장형 표시 장치
EP3385831A1 (en) * 2017-04-04 2018-10-10 Lg Electronics Inc. Mobile terminal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150102292A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US20190131375A1 (en) 2019-05-02
EP3477723A1 (en) 2019-05-01
EP3477723B1 (en) 2021-11-24
US10741629B2 (en) 2020-08-11
KR20190047755A (ko) 2019-05-09
CN109728037A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
KR102460376B1 (ko) 표시 장치 및 그의 제조 방법
KR102632907B1 (ko) 표시 장치
KR102613863B1 (ko) 표시 장치
US10475857B2 (en) Display device color filter patterns and a black matrix
KR102667721B1 (ko) 표시 장치
KR102322834B1 (ko) 터치 센서 및 이를 구비하는 표시 장치
EP3300067B1 (en) Display device
US20220310765A1 (en) Display device having conductive patterns with reduced display element overlap
CN107301831B (zh) 显示装置
KR102413058B1 (ko) 표시 장치
CN108074961B (zh) 显示装置
KR102341412B1 (ko) 표시 장치
EP3264405A2 (en) Display device
KR20180079512A (ko) 표시 장치
KR102515511B1 (ko) 표시 장치
US10930880B2 (en) Display device
KR20180018960A (ko) 표시 장치
KR20170119270A (ko) 표시 장치
KR102416550B1 (ko) 편광층, 이를 구비하는 표시 장치 및 표시 장치의 제조 방법
KR102283011B1 (ko) 터치 센서, 이를 구비하는 표시 장치 및 표시 장치의 제조 방법
CN115720470A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant