TWI525603B - 液晶顯示裝置及其電子裝置 - Google Patents

液晶顯示裝置及其電子裝置 Download PDF

Info

Publication number
TWI525603B
TWI525603B TW103118795A TW103118795A TWI525603B TW I525603 B TWI525603 B TW I525603B TW 103118795 A TW103118795 A TW 103118795A TW 103118795 A TW103118795 A TW 103118795A TW I525603 B TWI525603 B TW I525603B
Authority
TW
Taiwan
Prior art keywords
wiring
transistor
signal
circuit
node
Prior art date
Application number
TW103118795A
Other languages
English (en)
Other versions
TW201435853A (zh
Inventor
梅崎敦司
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201435853A publication Critical patent/TW201435853A/zh
Application granted granted Critical
Publication of TWI525603B publication Critical patent/TWI525603B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

液晶顯示裝置及其電子裝置
本發明有關一半導體裝置、一顯示裝置、一液晶顯示裝置、其驅動方法、或其生產方法。特別地是，本發明有關一半導體裝置、一顯示裝置、或一包括一形成在如像素部份的相同基板上方之驅動器電路的液晶顯示裝置、或該等裝置之驅動方法。另一選擇係，本發明有關一包括該半導體裝置、該顯示裝置、或該液晶顯示裝置之電子裝置。
近年來，隨著諸如液晶電視的大顯示裝置之增加，顯示裝置已被主動地開發。特別地是，藉由使用一電晶體在如一像素部份的相同基板上方形成諸如閘極驅動器的驅動器電路之技術已被主動地開發，因為該技術對減少成本與可靠性中之改善造成一大貢獻，而該電晶體係使用非單晶半導體所形成。
於一些案例中，諸如臨界電壓中之增加或遷移率之減少的惡化係於該電晶體中造成，而該電晶體係使用非單晶半導體所形成。當該電晶體之惡化增加時，問題為該驅動 器電路變得難以操作且不能顯示影像。據此，專利文件1揭示一能抑制該電晶體之惡化的移位暫存器。特別地是，於專利文件1中之圖7中，二電晶體被用於抑制該等電晶體的特徵惡化。一電晶體係連接於一正反器的輸出端子及一佈線之間，而VSS(下文被稱為負電源)係供給至該佈線。該另一電晶體係連接於該正反器的輸出端子及一拉上電晶體的閘極之間。然後，於來自該正反器之輸出信號係於一L位準的時期間，該二電晶體被交替地打開。當該一電晶體被打開時，VSS係經過該一電晶體供給至該正反器的輸出端子。當該另一電晶體被打開時，供給至該拉上電晶體之閘極的VSS係經過該另一電晶體供給至該正反器的輸出端子。以此方式，該電晶體之惡化能被抑制。再者，既然VSS總是被供給至該正反器的輸出端子，來自該正反器之輸出信號被輕易地維持為該L位準。
[參考] [專利文件]
[專利文件1]日本公開專利申請案第2005-50502號
於一藉由專利文件1所揭示之結構中，既然在來自該正反器之輸出信號係於一H位準的時期間，該另一電晶體暫時被打開，該拉上電晶體之閘極及該正反器的輸出端子被暫時地帶入導電。在那時候，該拉上電晶體之閘極具有 高電位，且該正反器的輸出端子具有低電位。根據本發明的一具體實施例，其係一目的，以增加該拉上電晶體之閘極的電位。
另一選擇係，當該拉上電晶體之閘極的電位係減少時，該拉上電晶體在一些案例中被關掉。根據本發明的一具體實施例，其係一目的，以防止一移位暫存器之故障。
另一選擇係，縱使該拉上電晶體被打開及該移位暫存器可正常地操作，該拉上電晶體之閘極的電位係減少。根據本發明的一具體實施例，其係一目的，以增加該閘極及該拉上電晶體的源極間之電位差(Vgs)。
另一選擇係，如果該拉上電晶體之Vgs係減少，該拉上電晶體之開態電阻係增加。根據本發明的一具體實施例，其係一目的，以減少一顯示裝置之尺寸。另一選擇係，根據本發明的一具體實施例，其係一目的，以獲得一高畫質顯示裝置。
另一選擇係，如果該拉上電晶體之Vgs係減少，一來自該正反器的輸出信號之上升時間或下降時間變長。根據本發明的一具體實施例，其係一目的，以防止一錯誤信號(例如一至屬於不同列之像素的視頻信號)被寫至一像素及改善顯示品質。
另一選擇係，如果該拉上電晶體之Vgs係減少，該拉上電晶體之通道寬度需要為大的。此外，如果該拉上電晶體之通道寬度係增加，另一電晶體之通道寬度亦需要為大的。根據本發明的一具體實施例，其係一目的，以減少一 布局面積。另一選擇係，根據本發明的一具體實施例，其係一目的，以減少一顯示裝置之圖框的尺寸。
另一選擇係，如果一電晶體之通道寬度係增加，該電晶體的一閘極及一源極或汲極係輕易地短路。根據本發明的一具體實施例，其係一目的，以改善產出。另一選擇係，根據本發明的一具體實施例，其係一目的，以減少成本。
另一選擇係，如果該電晶體之通道寬度係增加，該移位暫存器之寄生電容係增加。根據本發明的一具體實施例，其係一目的，以減少一待輸入至該移位暫存器的信號之失真、延遲等。另一選擇係，根據本發明的一具體實施例，其係一目的，以減少電力消耗。為了解決此，當作一供給信號、電壓等至該移位暫存器之電路，一具有高電流容量之電路需要被使用。根據本發明的一具體實施例，其係一目的，以減少一外部電路之尺寸。另一選擇係，根據本發明的一具體實施例，其係一目的，以減少一顯示裝置之尺寸。
注意該等上述目的之敘述不會中斷另一目的之存在。
根據本發明的一具體實施例，一液晶顯示裝置包括一驅動器電路，其包括第一電晶體、第二電晶體、第三電晶體、一第一電路、及一第二電路，與一包括液晶元件之像素。該第一電晶體之第一端子被電連接至用作信號線或時脈信號線之第二佈線，該第一電晶體之第二端子被電連接至用作信號線、閘極線、掃描線、或輸出信號線之第一佈 線，且該第一電晶體之閘極被電連接至該第二電路及該第三電晶體之第一端子。該第二電晶體之第一端子被電連接至該第一佈線，該第二電晶體之第二端子被電連接至用作電源線或接地線之第六佈線，且該第二電晶體之閘極被電連接至該第一電路及該第三電晶體之閘極。該第三電晶體之第二端子被電連接至該第六佈線。該第二電路被電連接至用作信號線或時脈信號線之第三佈線、用作信號線之第四佈線、用作信號線之第五佈線、及該第六佈線。該第一電路被電連接至該第一佈線、該第二佈線、及該第六佈線。
根據本發明的一具體實施例，該第一電晶體可用作一自我啟動電晶體，用於當該第二佈線之信號按照該第一電晶體之閘極的電位被供給至該第一佈線時控制時序。
根據本發明的一具體實施例，該第二電晶體4可用作一開關，用於按照來自該第一電路之輸出信號或該第二電晶體之閘極的電位控制該第六佈線及該第一佈線之電傳導狀態。
根據本發明的一具體實施例，該第三電晶體可用作一開關，用於按照來自該第一電路之輸出信號控制該第六佈線及該第一電晶體之閘極的電傳導狀態。
根據本發明的一具體實施例，該第一電路可具有一增加、減少、及維持該第二電晶體之閘極的電位之功能，或用作一控制電路，用於當該第六佈線之電壓係按照來自該第一佈線之信號或來自該第二佈線之信號供給至該第二電 晶體之閘極時，藉由控制時序造成該第二電晶體之閘極進入一浮動狀態。
根據本發明的一具體實施例，該第二電路可具有一用於增加、減少、及維持該第一電晶體之閘極的電位之功能，或用作一控制電路，用於當一信號係供給至該第四佈線時或當該第六佈線之電壓係按照一供給至該第三佈線之信號、一供給至該第四佈線之信號、或一供給至該第五佈線之信號而供給至該第一電晶體之閘極時，藉由控制時序造成該第一電晶體之閘極進入一浮動狀態。
根據本發明的一具體實施例，該第一電路包括一第四電晶體；一第五電晶體；一第六電晶體；及一第七電晶體。該第四電晶體之第一端子被電連接至該第二佈線，及該第四電晶體之第二端子被電連接至該第二電晶體之閘極。該第五電晶體之第一端子被電連接至該第六佈線，該第五電晶體之第二端子被電連接至該第二電晶體之閘極，及該第五電晶體之閘極被電連接至該第一佈線。該第六電晶體之第一端子被電連接至該第二佈線，該第六電晶體之第二端子被電連接至該第四電晶體之閘極，及該第六電晶體之閘極被電連接至該第二佈線。該第七電晶體之第一端子被電連接至該第六佈線，該第七電晶體之第二端子被電連接至該第四電晶體之閘極，及該第七電晶體之閘極被電連接至該第一佈線。
根據本發明的一具體實施例，該第二電路包括一第八電晶體；一第九電晶體；一第十電晶體；一第十一電晶 體；及一第十二電晶體。該第八電晶體之第一端子被電連接至該第四佈線，該第八電晶體之第二端子被電連接至該第一電晶體之閘極，及該第八電晶體之閘極被電連接至該第三佈線。該第九電晶體之第一端子被電連接至該第一電晶體之閘極，該第九電晶體之第二端子被電連接至該第四佈線，及該第九電晶體之閘極被電連接至該第四佈線。該第十電晶體之第一端子被電連接至該第一電晶體之閘極，該第十電晶體之第二端子被電連接至該第六佈線，該第十電晶體之閘極被電連接至該第五佈線。該第十一電晶體之第一端子被電連接至該第一佈線，該第十一電晶體之第二端子被電連接至該第六佈線，及該第十一電晶體之閘極被電連接至該第五佈線。該第十二電晶體之第一端子被電連接至該第一佈線，該第十二電晶體之第二端子被電連接至該第六佈線，及該第十二電晶體之閘極被電連接至該第三佈線。
根據本發明的一具體實施例，該驅動器電路可與該像素形成在相同基板上方。
根據本發明的一具體實施例，該第一電晶體之通道寬度可為大於該第二電晶體及該第三電晶體之通道寬度。
注意各種開關能被用作一開關。譬如，一電開關、一機械式開關等能被使用。亦即，任何元件能被使用，只要其能控制一電流流動，而未限制於某一元件。譬如，一電晶體(例如雙極電晶體或MOS電晶體)、二極體(例如PN二極體、PIN二極體、蕭特基二極體、MIM(金屬-絕 緣體-金屬)二極體、MIS(金屬-絕緣體-半導體)第二極體、或連接二極體之電晶體)等能被用作一開關。另一選擇係，一在其中組合此等元件之邏輯電路能被用作一開關。
一機械式開關之範例係一使用MEMS(微機電系統)技術、諸如數位微鏡面裝置(DMD)所形成之開關。
注意一CMOS開關可藉由使用n通道電晶體及p通道電晶體兩者被用作一開關。
注意當其係明確地敘述該“A及B被連接”時，在此A及B被電連接之案例、在此A及B在功能上被連接之案例、與在此A及B係直接地連接之案例被包括在其中。在此，A及B之每一個係一物件(例如一裝置、一元件、一電路、一佈線、一電極、一端子、一傳導性薄膜、或一層)。據此，另一元件可被介入於具有一在圖面及文句所說明之連接關係的元件之間，而未限制於一預定之連接關係，譬如在該等圖面及文句所說明之連接關係。
譬如，於在此A及B被電連接之案例中，一或多個能夠使A及B之間電連接的元件(例如一開關、一電晶體、一電容器、一電感器、一電阻器、及/或一二極體)可被連接於A及B之間。另一選擇係，於在此A及B在功能上被連接之案例中，一或多個能夠使A及B之間在功能上連接的元件(例如一邏輯電路，諸如一反向器、一NAND電路、或一NOR電路；一信號轉換器電路，諸如一DA轉換器電路、一AD轉換器電路、或一伽瑪校正電 路；一電位位準轉換器電路，諸如一電源電路(例如一dc-dc轉換器、一上升dc-dc轉換器、或一下降dc-dc轉換器)或一用於改變一信號之電位位準的位準移位電路；一電壓源極；一電流源極；一交換電路；一放大器電路，諸如一能增加信號振幅、電流量等之電路、一運算放大器、一差動放大器電路、一源極隨耦器電路、或一緩衝電路；一信號產生電路；一記憶體電路；及/或一控制電路)可被連接於A及B之間。譬如，於在此一來自A之信號輸出被傳送至B、甚至當另一電路係介入於A及B之間的案例中，A及B係在功能上被連接。
注意當其係明確地敘述該“A及B被電連接”時，在此A及B被電連接之案例(亦即，在此A及B係與介入在其間之另一元件或另一電路連接的案例)、在此A及B係在功能上連接之案例(亦即，在此A及B係在功能上與介入在其間之另一電路連接的案例)、及在此A及B係直接地連接之案例(亦即，在此A及B被連接而沒有介入在其間之另一元件或另一電路的案例)被包括在其中。亦即，當其係明確地敘述該“A及B被電連接”時，該敘述係與在此其係僅只明確地敘述該“A及B被連接”的案例相同。
注意一顯示元件、一包括顯示元件之裝置的顯示裝置、一發光元件、及一包括發光元件之裝置的發光裝置能採用各種模式，且能包括各種元件。譬如，一顯示媒體、諸如EL(電場發光)元件(例如一包括有機及無機材料 之EL元件、一有機EL元件、或一無機EL元件)、一LED(例如一白色LED、一紅色LED、一綠色LED、或一藍色LED)、一電晶體(視電流量而定放射光線之電晶體)、一電子發射器、一液晶元件、電子墨水、一電泳元件、一柵狀光閥(GLV)、一電漿顯示面板(PDP)、一數位微鏡面裝置(DMD)、一壓電陶瓷顯示器、或一碳奈米管能被用作一顯示元件、一顯示裝置、一發光元件、或一發光裝置，該顯示媒體之對比、亮度、反射率、透射率等藉由電磁作用改變。
液晶元件係一元件，其藉由液晶之光學調變作用控制光線之傳送或未傳送，且包括一對電極及液晶。液晶之光學調變作用被一施加至該液晶之電場(包括一橫側電場、一直立電場、及一對角線電場)所控制。注意該下文能被使用於一液晶元件：一向列液晶、一膽固醇液晶、一矩列液晶、一盤狀液晶、一熱致液晶、一溶致液晶、一低分子液晶、一高分子液晶、一高分子分散液晶(PDLC)、一強誘電性液晶、一反強誘電性液晶、一主鏈型液晶、一側鏈型高分子液晶、一電漿尋址液晶(PALC)、一香蕉形液晶、與類似者等。此外，該下文能被用作一液晶之驅動方法：一TN(扭轉向列)模式、STN(超扭轉向列)模式、一IPS(橫向電場效應)模式、一FFS(邊界電場切換)模式、一MVA(多象限垂直配向)模式、一PVA(圖案垂直配向)模式、一ASV(流動超視覺)模式、一ASM(軸對稱排列微胞)模式、一OCB(光學補償彎曲 排列)模式、一ECB(電控制雙折射)模式、一FLC(強誘電性液晶)模式、一AFLC(反強誘電性液晶)模式、一PDLC(高分子分散液晶)模式、一主客效應模式、一藍相位模式、與類似者等。注意本發明不被限制於此，且各種液晶元件及驅動方法能被用作一液晶元件及其驅動方法。
注意該電場發光，一冷陰極日光燈、一熱陰極日光燈、一LED、一雷射光源、一水銀燈等能被用作一光源。注意本發明不被限制於此，且各種光源能被用作一光源。
注意一電晶體之結構可為各種結構，未限制於某一結構。譬如，一具有二或更多閘極電極之多重閘極結構能被使用。藉由使用該多重閘極結構，提供一結構，在此複數電晶體係串連地連接，因為通道區域被串連地連接。
當作另一範例，一結構能被使用，在此閘極電極係形成在一通道上方及下方。
一閘極電極係形成在一通道區域上方之結構、一閘極電極係形成在一通道區域下方之結構、一交錯式結構、一反向交錯式結構、一通道區域被分成複數區域之結構、或通道區域被平行或串連地連接之結構能被使用。另一選擇係，一源極電極或一汲極電極與一通道區域重疊之結構能被使用。再者，LDD區域可被提供。
注意當其係明確地敘述該“B係形成在A上”或“B係形成在A上方”時，其不須意指該B係形成為與A直接接觸。該敘述包括A及B未彼此直接接觸之案例、亦 即另一物件係介入於A及B間之案例。在此，A及B之每一個係一物件(例如一裝置、一元件、一電路、一佈線、一電極、一端子、一傳導性薄膜、或一層)。
據此，譬如，當其係明確地敘述“一層B係形成在一層A上(或上方)”時，其包括該層B係形成為與層A直接接觸之案例、及另一層(例如層C或層D)係形成為與層A直接接觸，且該層B係形成為與該層C或該層D直接接觸之案例兩者。注意該另一層(例如層C或層D)可為單一層或複數層。
以一類似方式，當其係明確地敘述“B係形成在A上方”時，其不須意指B係形成為與A直接接觸，且另一物件可被介入在其間。如此，譬如，當其被敘述“一層B係形成在一層A上方”時，其包括該層B係形成為與該層A直接接觸之案例、及另一層(例如層C或層D)係形成為與該層A直接接觸，且該層B係形成為與該層C或該層D直接接觸之案例兩者。注意另一層(例如層C或層D)可為單一層或複數層。
注意當其係明確地敘述“B係形成在A上”、“B係形成在A上方”、或“B係形成在A之上”時，其包括B係歪斜地形成在A上方/之上的案例。
注意該相同者可被說明當其係敘述“B係形成在A下方”或“B係形成在A之下”時。
注意當一物件係以單數之形式被明確地敘述時，該物件較佳地是單數的。注意本發明不被限制於此，且該物件 可為複數的。以一類似方式，當一物件數係以複數形式明確地敘述時，該物件較佳地是複數的。注意本發明不被限制於此，且該物件可為單數的。
注意於一些案例中為單純故，圖解中之諸層或區域的尺寸、厚度被誇大。因此，本發明不須被限制於該比例。
注意該等圖解係理想範例之概要視圖，且形狀或諸值係不限於那些在該等圖解中所說明者。譬如，其係可能包括形狀中由於製造技術或誤差之變動、信號、電壓值、或電流值中由於雜訊或時序中之差異所致之變動。
注意一術語被使用，以便於很多案例中敘述一特別之具體實施例或範例等，且不被限制於此。
注意未被界定之術語(包括用於科學及技術之術語，諸如技術術語或學術術語)能被用作術語，其具有等於普通熟諳此技藝者所了解之一般意思的意義。其較佳的是由辭典等所界定之術語被解釋為與相關技藝之背景的意義一致。
注意諸如“第一”、“第二”、“第三”、與類似者等之術語被用於彼此區別各種元件、構件、區域、層、及面積。因此，諸如“第一”、“第二”、“第三”、與類似者等之術語不限制該等元件、構件、區域、層、及面積等之數目。再者，例如，“第一”能被以“第二”、“第三”等取代。
根據本發明的一具體實施例，一電晶體之電位能被增加。另一選擇係，根據本發明的一具體實施例，故障能被 防止。另一選擇係，根據本發明的一具體實施例，一電晶體之Vgs能被增加。另一選擇係，根據本發明的一具體實施例，一電晶體之開態電阻可被製成低的。另一選擇係，根據本發明的一具體實施例，一電晶體之通道寬度能被減少。另一選擇係，根據本發明的一具體實施例，一電晶體之惡化能被抑制或減輕。另一選擇係，根據本發明的一具體實施例，一布局面積能被減少。另一選擇係，根據本發明的一具體實施例，一正反器、一移位暫存器、或一諸如掃描線驅動器電路的驅動器電路之輸出信號的下降時間或上升時間能被縮短。另一選擇係，根據本發明的一具體實施例，一顯示裝置之尺寸可被增加。另一選擇係，根據本發明的一具體實施例，一高畫質顯示裝置能被獲得，另一選擇係，根據本發明的一具體實施例，一顯示裝置之圖框能被變窄。另一選擇係，根據本發明的一具體實施例，一正確之信號能被寫至一像素，另一選擇係，根據本發明的一具體實施例，顯示品質能被改善。另一選擇係，根據本發明的一具體實施例，產出能被增加。另一選擇係，根據本發明的一具體實施例，成本能被減少。另一選擇係，根據本發明的一具體實施例，待輸入至一移位暫存器的信號之失真或延遲能被減少。另一選擇係，根據本發明的一具體實施例，電力消耗能被減少。另一選擇係，根據本發明的一具體實施例，一外部電路之電流容量能被減少。另一選擇係，根據本發明的一具體實施例，一外部電路之尺寸或一包括該外部電路的顯示裝置之尺寸可被減少。
100‧‧‧電路
101‧‧‧電晶體
101p‧‧‧電晶體
102‧‧‧電晶體
102a‧‧‧二極體
102p‧‧‧電晶體
103‧‧‧電晶體
103a‧‧‧二極體
103p‧‧‧電晶體
104‧‧‧電路
104a‧‧‧端子
104b‧‧‧端子
104c‧‧‧端子
104d‧‧‧端子
105‧‧‧電路
105a‧‧‧端子
105b‧‧‧端子
105c‧‧‧端子
105d‧‧‧端子
105e‧‧‧端子
105f‧‧‧端子
105g‧‧‧端子
111‧‧‧佈線
111A‧‧‧佈線
111B‧‧‧佈線
112‧‧‧佈線
112A‧‧‧佈線
112B‧‧‧佈線
112C‧‧‧佈線
112D‧‧‧佈線
113‧‧‧佈線
113A‧‧‧佈線
113B‧‧‧佈線
114‧‧‧佈線
114A‧‧‧佈線
114B‧‧‧佈線
115‧‧‧佈線
115A‧‧‧佈線
115B‧‧‧佈線
116‧‧‧佈線
116A‧‧‧佈線
116B‧‧‧佈線
116C‧‧‧佈線
116D‧‧‧佈線
116E‧‧‧佈線
116F‧‧‧佈線
116G‧‧‧佈線
116H‧‧‧佈線
116I‧‧‧佈線
117‧‧‧佈線
118‧‧‧佈線
121‧‧‧電容器
122‧‧‧電晶體
201‧‧‧電晶體
201p‧‧‧電晶體
202‧‧‧電晶體
202a‧‧‧二極體
202p‧‧‧電晶體
203‧‧‧電晶體
203a‧‧‧二極體
203p‧‧‧電晶體
204‧‧‧電晶體
204p‧‧‧電晶體
221‧‧‧電容器
301‧‧‧電晶體
301p‧‧‧電晶體
302‧‧‧電晶體
302p‧‧‧電晶體
303‧‧‧電晶體
303a‧‧‧二極體
303p‧‧‧電晶體
304‧‧‧電晶體
304a‧‧‧二極體
304p‧‧‧電晶體
305‧‧‧電晶體
305a‧‧‧二極體
305p‧‧‧電晶體
306‧‧‧電晶體
307‧‧‧電晶體
400‧‧‧移位暫存器
401_1‧‧‧正反器
401_2‧‧‧正反器
401_3‧‧‧正反器
401_i-1‧‧‧正反器
401_i‧‧‧正反器
401_i+1‧‧‧正反器
401_N-1‧‧‧正反器
401_N‧‧‧正反器
411_1‧‧‧佈線
411_2‧‧‧佈線
411_3‧‧‧佈線
411_i-1‧‧‧佈線
411_i‧‧‧佈線
411_i+1‧‧‧佈線
411_N-1‧‧‧佈線
411_N‧‧‧佈線
412‧‧‧佈線
413‧‧‧佈線
414‧‧‧佈線
415‧‧‧佈線
416‧‧‧佈線
417‧‧‧佈線
417_1‧‧‧佈線
417_i-1‧‧‧佈線
417_N‧‧‧佈線
420‧‧‧電路
421‧‧‧電路
422‧‧‧電路
431‧‧‧電晶體
500‧‧‧電路
501‧‧‧電路
502_1‧‧‧電路
502_2‧‧‧電路
502_N‧‧‧電路
503_1‧‧‧電晶體
503_2‧‧‧電晶體
503_3‧‧‧電晶體
503_k‧‧‧電晶體
504_1‧‧‧佈線
504_2‧‧‧佈線
504_3‧‧‧佈線
504_k‧‧‧佈線
505_1‧‧‧佈線
505_2‧‧‧佈線
505_N‧‧‧佈線
514_1‧‧‧信號
514_2‧‧‧信號
514_k‧‧‧信號
515_1‧‧‧信號
515_2‧‧‧信號
601‧‧‧傳導性層
602‧‧‧半導體層
603‧‧‧傳導性層
604‧‧‧傳導性層
605‧‧‧接觸孔
611‧‧‧開口部份
612‧‧‧開口部份
621‧‧‧佈線寬度
622‧‧‧佈線寬度
623‧‧‧寬度
624‧‧‧寬度
625‧‧‧長度
626‧‧‧寬度
627‧‧‧長度
631‧‧‧寬度
632‧‧‧寬度
5000‧‧‧外殼
5001‧‧‧顯示部份
5002‧‧‧第二顯示部份
5003‧‧‧喇叭
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧媒體讀取部份
5012‧‧‧支撐部份
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部份
5017‧‧‧充電器
5018‧‧‧支撐基座
5019‧‧‧連接埠
5020‧‧‧指向裝置
5021‧‧‧讀取器/撰寫器
5022‧‧‧外殼
5023‧‧‧顯示部份
5024‧‧‧遠程控制器
5025‧‧‧喇叭
5026‧‧‧顯示面板
5027‧‧‧浴器
5028‧‧‧顯示面板
5029‧‧‧汽車本體
5030‧‧‧天花板
5031‧‧‧顯示面板
5032‧‧‧鉸鏈部份
5033‧‧‧光源
5034‧‧‧投影機透鏡
5260‧‧‧基板
5261‧‧‧絕緣層
5262‧‧‧半導體層
5262a‧‧‧區域
5262b‧‧‧區域
5262c‧‧‧區域
5262d‧‧‧區域
5262e‧‧‧區域
5263‧‧‧絕緣層
5264‧‧‧傳導性層
5265‧‧‧絕緣層
5266‧‧‧傳導性層
5267‧‧‧絕緣層
5268‧‧‧傳導性層
5269‧‧‧絕緣層
5270‧‧‧發光層
5271‧‧‧傳導性層
5300‧‧‧基板
5301‧‧‧傳導性層
5302‧‧‧絕緣層
5303a‧‧‧半導體層
5303b‧‧‧半導體層
5304‧‧‧傳導性層
5305‧‧‧絕緣層
5306‧‧‧傳導性層
5307‧‧‧液晶層
5308‧‧‧傳導性層
5350‧‧‧區域
5351‧‧‧區域
5352‧‧‧基板
5353‧‧‧區域
5354‧‧‧絕緣層
5355‧‧‧區域
5356‧‧‧絕緣層
5357‧‧‧傳導性層
5358‧‧‧絕緣層
5359‧‧‧傳導性層
5361‧‧‧電路
5361a‧‧‧電路
5361b‧‧‧電路
5362‧‧‧電路
5362a‧‧‧電路
5362b‧‧‧電路
5363_1‧‧‧電路
5363_2‧‧‧電路
5364‧‧‧像素部份
5365‧‧‧電路
5366‧‧‧照明裝置
5367‧‧‧像素
5371‧‧‧佈線
5372‧‧‧佈線
5373‧‧‧佈線
5380‧‧‧基板
5381‧‧‧輸入端子
5391‧‧‧基板
5392‧‧‧驅動器電路
5393‧‧‧像素部份
5400‧‧‧基板
5401‧‧‧傳導性層
5402‧‧‧絕緣層
5403a‧‧‧半導體層
5403b‧‧‧半導體層
5404‧‧‧傳導性層
5405‧‧‧絕緣層
5406‧‧‧傳導性層
5407‧‧‧液晶層
5408‧‧‧絕緣層
5409‧‧‧傳導性層
5410‧‧‧基板
5420‧‧‧像素
5420A‧‧‧次像素
5420B‧‧‧次像素
5420(i,j)‧‧‧像素
5420(i,j+1)‧‧‧像素
5421‧‧‧電晶體
5421A‧‧‧電晶體
5421B‧‧‧電晶體
5422‧‧‧液晶元件
5422A‧‧‧液晶元件
5422B‧‧‧液晶元件
5422_j‧‧‧信號
5423‧‧‧電容器
5423A‧‧‧電容器
5423B‧‧‧電容器
5431‧‧‧佈線
5431A‧‧‧佈線
5431B‧‧‧佈線
5431_i‧‧‧佈線
5431_i+1‧‧‧佈線
5432‧‧‧佈線
5432A‧‧‧佈線
5432B‧‧‧佈線
5433‧‧‧佈線
5434‧‧‧電極
5441_i‧‧‧信號
5441_i+1‧‧‧信號
5441_j‧‧‧信號
5442‧‧‧電壓
5442_j‧‧‧信號
5442_j+1‧‧‧信號
A‧‧‧節點
B‧‧‧節點
C‧‧‧節點
S1‧‧‧佈線
S2‧‧‧佈線
Sk‧‧‧佈線
Sk+1‧‧‧佈線
Sk+2‧‧‧佈線
Sk+k‧‧‧佈線
圖1A係半導體裝置之電路圖，且圖1B係一時序圖，說明該半導體裝置之驅動方法。
圖2A至2C係概要視圖，說明半導體裝置之驅動方法。
圖3A及3B係概要視圖，說明該半導體裝置之驅動方法。
圖4A及4B係時序圖，每一時序圖說明一半導體裝置之驅動方法。
圖5A及5B係一半導體裝置之電路圖。
圖6A至6C係一半導體裝置之電路圖。
圖7A至7C係一半導體裝置之電路圖。
圖8A係半導體裝置之電路圖，且圖8B係一時序圖，說明該半導體裝置之一驅動方法。
圖9A至9F係概要視圖，說明一半導體裝置之驅動方法。
圖10A至10F係一半導體裝置之電路圖。
圖11係一半導體裝置之電路圖。
圖12A係一概要視圖，說明一半導體裝置之電路圖，且圖12B及12C係概要視圖，說明該半導體裝置之驅動方法。
圖13A至13C係概要視圖，說明該半導體裝置之驅動方法。
圖14A至14C係一半導體裝置之電路圖。
圖15A及15B係一半導體裝置之電路圖。
圖16A及16B係一半導體裝置之電路圖。
圖17A至17C係一半導體裝置之電路圖。
圖18A及18B係一半導體裝置之電路圖。
圖19係一移位暫存器之電路圖。
圖20係一時序圖，說明一移位暫存器之驅動方法。
圖21A及21B係時序圖，每一時序圖說明一移位暫存器之驅動方法。
圖22係一移位暫存器之電路圖。
圖23A及23B係一顯示裝置之系統方塊圖。
圖24A至24E係圖解，每一圖解說明一顯示裝置之結構。
圖25A係一信號線驅動器電路之電路圖，且圖25B係一時序圖，說明該信號線驅動器電路之驅動方法。
圖26A係一像素之電路圖，且圖26B及26C係時序圖，每一時序圖說明該像素之驅動方法。
圖27A至27C係一像素之電路圖。
圖28A及28B係一半導體裝置之電路圖。
圖29A係一顯示裝置之俯視圖，且圖29B及29C係該顯示裝置之橫截面視圖。
圖30A至30C係一電晶體之橫截面視圖。
圖31係一移位暫存器之布局視圖。
圖32係一移位暫存器之布局視圖。
圖33A至33H係圖解，說明電子裝置。
圖34A至34H係圖解，說明電子裝置。
在下文，本發明之具體實施例係參考該等圖面敘述。然而，具體實施例可在很多不同模式中進行，且其被那些熟諳此技藝者所輕易地了解，而本發明之模式及細節能被以各種方式修改，而未由其精神及範圍脫離。因此，本發明將不被解釋為受限於具體實施例之敘述。注意在下面所敘述之本發明的結構中，標示類似零組件之參考數字被共同地使用於不同圖面中，且相同部份或具有類似功能之部份的詳細敘述被省略。
注意一具體實施例中所敘述之內容(或可為該內容的一部份)可應用至該相同具體實施例中所敘述之不同內容(或可為該不同內容的一部份)及/或一或複數不同具體實施例中所敘述之內容(或可為該內容的一部份)、與其組合、或藉由其所取代。
注意於每一具體實施例中，該具體實施例中所敘述之內容係一參考各種圖解所敘述之內容、或一具有此說明書中所揭示之段落所敘述的內容。
注意藉由一具有該圖解之另一部份的具體實施例所敘述之圖解(或可為該圖解的一部份)、該相同具體實施例中所敘述之不同圖解(或可為該不同圖解的一部份)、及/或一或複數不同具體實施例中所敘述之圖解(或可為該 圖解的一部份)的組合，可形成遠較多之圖解。
(具體實施例1)
於此具體實施例中，半導體裝置之範例被敘述。於此具體實施例中，該半導體裝置譬如能被使用於一移位暫存器、一閘極驅動器、一源極驅動器、一顯示裝置等。注意該半導體裝置能被稱為一正反器或一驅動器電路。
首先，於此具體實施例中，一半導體裝置之範例係參考圖1A敘述。一電路100被顯示在圖1A中。注意該電路100能被稱為一半導體裝置、一驅動器電路、或一正反器。
該電路100包括一電晶體101(亦被稱為第一電晶體)、一電晶體102(亦被稱為第二電晶體)、一電晶體103(亦被稱為第三電晶體)、一電路104(亦被稱為第一電路)、及一電路105(亦被稱為第二電路)。該電路104包括複數端子：一端子104a、一端子104b、一端子104c、及一端子104d。該電路105包括複數端子：一端子105a、一端子105b、一端子105c、一端子105d、一端子105e、及一端子105f。然而，此具體實施例不被限制於此範例。這些電晶體之任何一個或這些電路之任何一個能被消除或以諸如電容器、電阻器及二極體的各種元件之任何一個取代、或以這些元件之任何一個被組合的電路取代。另一選擇係，諸如電晶體、電容器、電阻器及二極體的各種元件、或組合這些元件之任何一個的電路可被額外 地提供。另一選擇係，視該電路104及該電路105之結構而定，一端子能被加入及或消除。
注意該譬如該等電晶體101至103係n通道電晶體。當一閘極及該n通道電晶體的源極間之電位差(Vgs)超過一定限電壓(Vth)時，該n通道電晶體導通。然而，此具體實施例不被限制於此範例。該等電晶體101至103可為p通道電晶體。當一閘極及該p通道電晶體的源極間之電位差(Vgs)變得少於一定限電壓(Vth)時，該p通道電晶體被開啟。
注意譬如圖28A所示，該電路104係二輸入邏輯電路，其中一AND電路及一NOT電路被組合。此組合式邏輯電路計算一輸入信號(例如一佈線113之信號)與另一輸入信號之反信號(例如一佈線111之信號)的邏輯接合。然而，此具體實施例不被限制於此範例。如該電路104，二輸入NOR電路能被使用，如圖28B所示。另一選擇係，各種電路可被用作該電路104。
注意譬如，該電路104及該電路105之每一個包括一或複數電晶體。此外，這些電晶體之極性係與該等電晶體101至103之極性相同。既然該電路104及該電路105中之電晶體的極性係與該等電晶體101至103之極性相同，製造步驟之數目能被減少，產出能被改善，可靠性能被改善，且成本能被減少。然而，此具體實施例不被限制於此範例。該電路104及該電路105之每一個能包括一n通道電晶體及一p通道電晶體。亦即，該電路104及該電路 105可為CMOS電路。
注意譬如，該等端子104a至104c用作輸入端子，且該端子104d用作一輸出端子。此外，譬如，該等端子105a至105d用作輸入端子，且該等端子105e及105f用作輸出端子。然而，此具體實施例不被限制於此範例。
注意該電路104及/或該電路105能包括甚至更多端子。另一選擇係，該電路104及/或該電路105之一些端子能被消除。
其次，該電路100中之連接關係的範例被敘述。該電晶體101之第一端子被連接至一佈線112，且該電晶體101之第二端子被連接至該佈線111。該電晶體102之第一端子被連接至一佈線116，且該電晶體102之第二端子被連接至該佈線111。該電晶體103之第一端子被連接至佈線116，該電晶體103之第二端子被連接至該電晶體101之閘極，且該電晶體103之閘極被連接至該電晶體102之閘極。該電路104之端子104a被連接至該佈線112。該電路104之端子104b被連接至該佈線111。該電路104之端子104c被連接至該佈線116。該電路104之端子104d被連接至該電晶體102之閘極。該電路105之端子105a被連接至該佈線113。該電路105之端子105b被連接至一佈線114。該電路105之端子105c被連接至一佈線115。該電路105之端子105d被連接至該佈線116。該電路105之端子105e被連接至該電晶體101之閘極。該電路105之端子105f被連接至該佈線111。然而， 此具體實施例不被限制於此範例。各種連接結構能被使用。
注意該電晶體101之閘極、該電晶體103之第二端子、或該電路105之端子105e的一連接部份被稱為節點A。此外，該電晶體102之閘極、該電晶體104之端子104d、或該電晶體103之閘極的一連接部份被稱為節點B。注意該節點A及該節點B之每一個能被稱為一佈線或一端子。
注意該佈線111、該佈線112、該佈線113、該佈線114、該佈線115、及該佈線116之每一個能被稱為一端子。
注意如上面所述，一端子可被額外地提供至該電路104及/或該電路105。既然那樣，該端子能被連接至各種佈線或各種元件。
注意該等佈線111至116之任何一個能被消除及/或一佈線可被額外地提供。
其次，至該等佈線111至116/來自該等佈線111至116的一信號或電壓輸入或輸出之範例被敘述。譬如，一信號OUT係由該佈線111輸出。於很多案例中，該信號OUT係一具有H位準及L位準之數位信號，並可用作該電路100的一輸出信號、一選擇信號、一傳送信號、一開始信號、一重新設定信號、一閘極信號、或一掃描信號。譬如，信號IN1係輸入至該佈線112。於很多案例中，該信號IN1係一數位信號，並可用作一時脈信號。譬如，一 信號IN2係輸入至該佈線113。於很多案例中，該信號IN2係與該信號IN1異相達180度或該信號INI之反信號，並可用作一反時脈信號。譬如，一信號IN3係輸入至該佈線114。於很多案例中，該信號IN3係一數位信號，且能夠用作一開始信號或一直立之同步信號。另一選擇係，於該電路100被用於一移位暫存器或一顯示裝置之案例中，該信號IN3可用作一來自不同階段(例如該先前階段)之傳送信號或一用於選擇不同列(例如該前一列)之信號。譬如，一信號IN4係輸入至該佈線115。於很多案例中，該信號IN4係一數位信號，並可用作一重新設定信號。另一選擇係，於該電路100被用於該移位暫存器或該顯示裝置之案例中，該信號IN4可用作一用於選擇不同列(例如該下一列)之信號。譬如，一電壓V1係輸入至該佈線116。於很多案例中，該電壓V1具有與L位準中之信號OUT、L位準中之信號IN1、L位準中之信號IN2、L位準中之信號IN3、或L位準中之信號IN4大約相同的值，並可用作接地電壓、電源電壓、或負電源電壓。然而，此具體實施例不被限制於此範例。各種信號、電流、或電壓可被輸入至該等佈線111至116。譬如，諸如該電壓V1或電壓V2之電壓能被供給至該佈線112、該佈線113、該佈線114、及/或該佈線115。另一選擇係，諸如該信號OUT、該信號IN1、該信號IN2、該信號IN3、或該信號IN4之信號可被輸入至該佈線116。另一選擇係，沒有信號、電壓等之輸入，該佈線111、該佈線112、該 佈線113、該佈線114、該佈線115、及/或該佈線116能夠被設定在一浮動狀態中。
注意該“大約”一詞包括各種誤差，諸如由於雜訊之誤差、由於製程中之變動的誤差、由於元件的製造步驟中之變動的誤差、及/或測量之誤差。
注意該佈線111(亦被稱為第一佈線)可用作一信號線、一閘極線、一掃描線、或一輸出信號線。該佈線112(亦被稱為第二佈線)可用作一信號線或一時脈信號線。該佈線113(亦被稱為第三佈線)可用作一信號線或一時脈信號線。該佈線114(亦被稱為第四佈線)可用作一信號線。該佈線115(亦被稱為第五佈線)可用作一信號線。該佈線116(亦被稱為第六佈線)可用作一電源線或一接地線。然而，此具體實施例不被限制於此範例。該等佈線111至116可用作各種佈線。譬如，於電壓被供給至該佈線112、該佈線113、該佈線114、及/或該佈線115之案例中，這些佈線可用作電源線，另一選擇係，於一信號係輸入至該佈線116之案例中，該佈線116可用作一信號線。另一選擇係，像該佈線111，該佈線114、及/或該佈線115可用作一信號線、一閘極線、一掃描線、或一輸出信號線。
注意該多相時脈信號可被輸入至該電路100。譬如，於n相(n係自然數)時脈信號之案例中，該等n相時脈信號係n個時脈信號，其週期係不同達1/n週期。另一選擇係，該等多相時脈信號任何二信號可被輸入至該個別之 佈線112及佈線113。
注意如該信號IN1或該信號IN2，一平衡時脈信號或一不平衡時脈信號能被使用。該平衡信號係於一週期中之信號，其中該信號位於H位準中之時期係與該信號位於L位準中之時期相同。該不平衡信號係於一週期中之信號，其中該信號位於H位準中之時期係與該信號位於L位準中之時期不同。
注意譬如，L位準中之信號的電位係V1，且H位準中之信號的電位係V2。再者，該V2係高於V1。再者，該“電壓V2”一詞意指該電壓V2具有大約與該H位準中之信號相同的值，然而，此具體實施例不被限制於此範例。該L位準中之信號的電位可為低於或高於V1。另一選擇係，該H位準中之信號的電位可為低於或高於V2。
其次，該等電晶體101至103及該等電路104及105之每一個的功能之範例被敘述。
當該信號OUT藉由控制時序進入一H位準時，當H位準中之信號IN1係按照該節點A之電位供給至該佈線111時，該電晶體101具有一控制時序之功能，並可用作一拉上電晶體或一自我啟動電晶體。當該電壓V1係按照一來自該電路104之輸出信號或該節點B之電位藉由控制該佈線116及該佈線111之導電狀態來供給至該佈線111時，該電晶體102具有一控制時序之功能，並可用作一開關。當該電壓V1係按照一來自該電路104之輸出信號或該節點B之電位藉由控制該佈線116及該節點A之導電 狀態來供給至該節點A時，該電晶體103具有一控制時序之功能，並可用作一開關。
當該信號IN3或該電壓V1係按照該信號OUT或該信號IN1供給至該節點B時，該電路104具有一增加、減少、或維持該節點B之電位、或藉由控制時序造成該節點B進入一浮動狀態的功能，並可用作一控制電路。再者，該電路104能具有藉由控制該節點B之電位控制該電晶體102及該電晶體103之導電狀態的功能。譬如，當該信號IN2進入該L位準時，該電路104具有藉由供給L位準中之電壓V1或信號IN2至該節點B來減少該節點B之電位的功能。當作另一範例，當該信號OUT進入一H位準時，該電路104具有藉由供給L位準中之電壓V1或信號至該節點B來減少該節點B之電位的功能。當作另一範例，在該信號OUT係於L位準中之案例中，當該信號IN2進入該H位準時，該電路104具有藉由供給H位準中之電壓V2或信號IN2至該節點B來增加該節點B之電位的功能。
當該信號IN3或該電壓V1係按照該信號IN2、該信號IN3、或該信號IN4供給至該節點A時，該電路104具有一增加、減少、或維持該節點A之電位、或藉由控制時序造成該節點A進入一浮動狀態的功能，並可用作一控制電路。另一選擇係，當該電壓V1係按照該信號IN2、該信號IN3、或該信號IN4供給至該佈線111時，該電路105具有減少或維持該佈線111之電位、或藉由控制時序 造成該佈線111進入一浮動狀態的功能。譬如，當該信號IN2或該信號IN3進入該H位準時，該電路105具有藉由供給H位準中之信號IN3或電壓V2至該節點A來增加該節點A之電位的功能。當作另一範例，當該信號IN2或該信號IN4進入該H位準時，該電路105具有藉由供給L位準中之電壓V1或信號至該節點A或該佈線111來減少該節點A或該佈線111之電位的功能。
然而，此具體實施例不被限制於此範例。該等電晶體101至103及該電路104與105能具有各種之功能。另一選擇係，這些元件或電路不具有上述功能係可接受的。
其次，圖1A中之半導體裝置的操作係參考圖1B、圖2A至2C、及圖3A與3B敘述。圖1B係一時序圖之範例，用於敘述該半導體裝置之操作。圖1B於一操作時期中顯示該信號IN1、該信號IN2、該信號IN3、該信號IN4、該節點A之電位Va、該節點B之電位Vb、及該信號OUT之每一個的範例。此外，圖1B中之時序圖中的一操作時期包括一時期T1、一時期T2、一時期T3、時期T4、及時期T5。圖2A顯示圖1A中之半導體裝置於該時期T1期間的操作之概要視圖的範例。圖2B顯示圖1A中之半導體裝置於該時期T2期間的操作之概要視圖的範例。圖2C顯示圖1A中之半導體裝置於該時期T3期間的操作之概要視圖的範例。圖3A顯示圖1A中之半導體裝置於該時期T4期間的操作之概要視圖的範例。圖3B顯示圖1A中之半導體裝置於該時期T5期間的操作之概要 視圖的範例。
注意譬如，當該信號IN3進入一H位準時，圖1A中之半導體裝置連續地施行該時期T1之操作、該時期T2之操作、及該時期T3之時期。然後，在此之後，圖1A中之半導體裝置交替地重複該時期T4之操作及該時期T5之操作，直至該信號IN3再次進入該H位準。然而，此具體實施例不被限制於此範例。圖1A中之半導體裝置能以各種順序施行該等時期T1至T5之操作。
首先，於該時期T1中，該信號IN1進入一L位準，該信號IN2進入一H位準，該信號IN3進入一H位準，且該信號IN4進入一L位準。既然該信號IN3進入該H位準，該電路105開始升高該節點A之電位。在那時候，既然該信號IN1進入該L位準，該電路104開始減少該節點B之電位至V1。據此，既然該電晶體102及該電晶體103被關掉，該佈線116及該佈線111被去除導電，藉此該佈線116及該節點A被去除導電，在此之後，當該節點A之電位變得等於該佈線112之電位(V1)及該電晶體101之定限電壓(Vth101)的總和(V1+Vth101)時，該電晶體101被打開。然後，既然該佈線112及該佈線111被帶入導電，該L位準中之信號IN1係由該佈線112經過該電晶體101供給至該佈線111。據此，既然該佈線111之電位變成V1，該信號OUT進入一L位準。在此之後，該電路105繼續進一步升高該節點A之電位。此外，當該節點A之電位係升高至某一值(至少大於或等於 V1+Vth101)時，該電路105停止一信號或電壓之供給至該節點A。據此，該節點A進入一浮動狀態，而維持在那時候之電位(例如大於或等於V1+Vth101)。
注意於該時期T1中，於很多案例中，該電路105供給該電壓V1或一於L位準中之信號至該佈線111。然而，此具體實施例不被限制於此範例。如果該電路105不會供給該電壓、信號等至該佈線111，該電路105及該佈線111能被去除導電。
其次，於該時期T2中，該信號IN1進入一H位準，該信號IN2進入一L位準，該信號IN3進入一L位準，且該信號IN4被保持為該L位準。於很多案例中，既然該電路105不會供給電壓、信號等至該節點A，該節點A被保持在該浮動狀態中，而維持該時期T1中之電位(大於或等於V1+Vth101)。據此，既然該電晶體101被保持開啟，該佈線112及該佈線111被保持在導電中。在那時候，既然該信號IN1之位準係由該L位準升高至H位準，該佈線111之電位開始由V1上昇。然後，既然該節點A係於該浮動狀態中，該節點A之電位係藉由該電晶體101的閘極及第二端子間之寄生電容所升高；所謂之自我啟動操作被施行。以此方式，該節點A之電位被升高至(V2+Vth101+α)(α係一正數)。然後，該佈線111之電位上昇至該H位準中之信號IN2的電位、亦即V2，藉此該信號OUT進入一H位準。在那時候，既然該信號OUT進入該H位準，藉由供給該電壓V1或於L位準中之 信號至該節點B，該電路104將該節點B之電位維持為V1。據此，既然該電晶體102及該電晶體103被保持關閉，該佈線116及該佈線111被保持不導電，藉此該佈線116及該節點A被保持不導電。
注意於該時期T2中，如果該電路104不會供給該信號、電壓等至該節點B，該電路104及該節點B能被去除導電。然後，該電路104能造成該節點B進入一浮動狀態。既然亦那樣，既然該節點B進入該浮動狀態，該節點B之電位於很多案例中被維持為V1。
注意如果該電路105不會於該時期T2中供給該電壓、信號等至該佈線111，該電路105及該佈線111能被去除導電。然而，此具體實施例不被限制於此範例。該電路105能供給該電壓V2、於H位準中之信號等至該佈線111。
其次，於該時期T3中，該信號IN1進入該L位準，該信號IN2進入該H位準，該信號IN3被保持在該L位準，且該信號IN4進入一H位準。既然該信號IN4進入該H位準，該電路105減少該節點A之電位至V1。因此，既然該電晶體101被關掉，該佈線112及該佈線111被去除導電。在此，既然該節點A之電位係藉由經過該電路105所供給之電壓或信號所控制，於很多案例中，當該電晶體101被關掉時之時序比當該信號IN1進入該L位準時之時序來得較後面。亦即，於一些案例中，當該電晶體101係開啟時，該信號IN1進入該L位準。既然那樣，於 該L位準中之信號IN1係由該佈線112經過該電晶體101供給至該佈線111。據此，既然該佈線111之電位係V1，該信號OUT進入該L位準。在那時候，既然該信號IN1係於該L位準，該電路104藉由供給該L位準中之信號IN2或該電壓V1至該節點B將該節點B之電位保持為V1。據此，既然該電晶體102及該電晶體103被保持關閉，該佈線116及該佈線111被保持不導電，藉此該佈線116及該節點A被保持不導電。
注意於該時期T3中，如果該電路104不會供給該信號、電壓等至該節點B，該電路104及該節點B能被去除導電。然後，該電路104能造成該節點B進入一浮動狀態。亦在該案例中，既然該節點B進入該浮動狀態，該節點B之電位於很多案例中被維持為V1。
注意於該時期T2中，該電路105能供給該電壓V1或一L位準中之信號至該佈線111。另一選擇係，如果該電路105不會供給該電壓、信號等至該佈線111，該電路105及該佈線111能夠去除導電。
其次，於該時期T4中，該信號IN1進入該H位準，該信號IN2進入該L位準，該信號IN3被保持在該L位準，且該信號IN4進入該L位準。既然該信號OUT被保持在該L位準，而該信號IN1進入該H位準，藉由供給於該H位準中之信號IN1或該電壓V2至該節點B，該電路104升高該節點B之電位至V2。然後，既然該電晶體102及該電晶體103被打開，該佈線116及該佈線111被 帶入導電，藉此該佈線116及該節點A被帶入導電。據此，既然該電壓V1係由該佈線116經過該電晶體102供給至該佈線111，該佈線111之電位被維持為V1。然後，既然該電壓V1係由該佈線116經過該電晶體103供給至該節點A，該節點A之電位被維持為V1。以此方式，該信號OUT被保持在該L位準。
注意該電路105能供給該電壓V1、於L位準中之信號等至該佈線111或該節點A。另一選擇係，如果該電路105不會供給該電壓、信號等至該佈線111或該節點A，該電路105及該節點A能被去除導電，且該電路105及該佈線111能被去除導電。
其次，於該時期T5中，該信號IN1進入該L位準，該信號IN2進入該H位準，該信號IN3被保持在該L位準，且該信號IN4被保持在該L位準。既然該信號IN1進入該L位準，該電路104藉由供給該L位準中之信號IN1或該電壓V1至該節點B減少該節點B之電位至V1。據此，既然該電晶體102及該電晶體103被關掉，該佈線116及該佈線111被去除導電，藉此該佈線116及該節點A被去除導電。在此，如果該電路105供給該電壓V1、一L位準中之信號等至該佈線1或該節點A，該佈線111或該節點A之電位被維持為V1。然而，甚至於該電路105不會供給該電壓、信號等至該佈線111或該節點A之案例中，該佈線111或該節點A之電位被維持為V1。這是因為既然該佈線111及該節點A進入一浮動狀態，該時 期T4中之電位(V1)被維持，以此方式，該信號OUT被保持在該L位準。
該上文係圖1A中之半導體裝置的操作之敘述。於該圖1A中之半導體裝置中，該節點A的電位中之減少能於該時期T2中被防止。於一傳統技術中，該節點A及該佈線111係導電的，直至該佈線111之電位係於該時期T2中升高至某一值。據此，該節點A之電位係減少。然而，於該圖1A中之半導體裝置中，該節點A及該佈線111於該時期T2中不被帶入導電。因此，該節點A的電位中之減少能被防止。其結果是，該電晶體101的Vgs中之減少能被防止。另一選擇係，該電晶體101的Vgs能夠增加。另一選擇係，由於該節點A的電位中之過份減少所致之故障能被防止。另一選擇係，既然該電晶體101的Vgs中之減少能被防止，該電晶體101之通道寬度(W)能被減少。據此，布局面積中之減少能被達成。另一選擇係，既然該電晶體101的Vgs可被增加，該電晶體101之開態電阻能被減少。因此，該信號OUT之下降時間或上升時間能被縮短、或該信號OUT之延遲能被減少。
另一選擇係，圖1A中之半導體裝置中的所有該等電晶體可為n通道電晶體、或圖1A中之半導體裝置中的所有該等電晶體可為p通道電晶體。據此，能達成步驟數目之減少、產出之改良、可靠性之改良、或成本之減少。特別地是，如果所有該等電晶體是n通道電晶體，非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等能被 使用於該等電晶體之半導體層。據此，能達成步驟數目之減少、產出之改良、可靠性之改良、或成本之減少。然而，此具體實施例不被限制於此範例。圖1A中之半導體裝置可包括一CMOS電路，其包括一p通道電晶體及一n通道電晶體。再者，單晶半導體或多晶半導體可被用於該等電晶體之半導體層。
另一選擇係，於圖1A中之半導體裝置中，該等電晶體101至103在該時期T4及該時期T5之至少一時期中被關掉。因此，既然該電晶體在一操作時期間停留於一關閉狀態中，該電晶體之諸如定限電壓中之增加或移動性中之減少的特性之惡化能被抑制。特別地是，如果非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等被用於該電晶體之半導體層，該電晶體之特性在很多案例中明顯地惡化。然而，於圖1A中之半導體裝置中，非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等可被輕易地用於該電晶體之半導體層，因為該電晶體之特性的惡化能被抑制。然而，此具體實施例不被限制於此範例。多晶半導體或單晶半導體可被使用於該半導體層。
注意該時期T2能被稱為一選擇時期，且其他時期(該時期T1、該時期T3、該時期T4、及該時期T5)能被稱為非選擇時期。另一選擇係，該時期T1、該時期T2、該時期T3、該時期T4、及該時期T5能被分別稱為一設定時期、一輸出時期、一重新設定時期、第一非選擇時期、及第二非選擇時期。
注意雖然圖1B中之時序圖的一範例顯示該信號IN1及該信號IN2係平衡信號之案例，此具體實施例不被限制於此範例。如上面所述，該信號IN1及該信號IN2可為不平衡信號。另一選擇係，雖然圖1B中之時序圖顯示該信號IN1(或該信號IN2)位於該H位準中之時期及該信號IN1(或該信號IN2)位於該L位準中之時期係大約相等的案例，亦即該信號IN1及該信號IN2之工作比係大約50%的案例，此具體實施例不被限制於此範例。該信號IN1及該信號IN2之工作比可為大於或等於50%或少於或相等於50%。圖4A顯示一時序圖，並在該信號IN1及該信號IN2係不平衡信號與該信號IN1及該信號IN2之工作比不是50%的案例中。於圖4A中之時序圖中，於該時期T2中，當該信號IN1進入一H位準時，該節點A之電位被自我啟動操作所升高，且該信號OUT進入一H位準。在此之後，該信號IN1進入一L位準。於圖1B中之時序圖中，該節點A之電位係同時減少至V1，或比當該信號IN1進入該L位準時之時間稍微稍後地減少至V1。亦即，該電晶體101係同時或比當該信號IN1進入該L位準時之時間稍微稍後地被關掉。然而，於圖4A中之時序圖中，該節點A之電位被保持高的，直至該信號IN4進入一H位準或該信號IN2進入一H位準。亦即，甚至在該信號IN進入該L位準之後，該電晶體101被保持開啟。據此，既然該佈線112及該佈線111被保持導電，該L位準中之信號IN1係由該佈線112經過該電晶體101供給至 該佈線111。據此，既然該電晶體101之通道寬度(W)於很多案例中係大的，該佈線111之電位係馬上減少至V1。因此，該信號OUT之下降時間能被縮短。
注意於圖4A中，該信號IN的一週期被稱為一時期Tck。此外，該信號IN1在一週期中位於一H位準的時期被稱為一時期Tck(H)，且該信號IN1在一週期中位於一L位準的時期被稱為一時期Tck(L)。類似地，該信號IN2的一週期被稱為一時期Tckb。此外，該信號IN2在一週期中位於該H位準的時期被稱為一時期Tckb(H)，且該信號IN2在一週期中位於該L位準的時期被稱為一時期Tckb(L)。於很多案例中，該時期Tck及該時期Tckb間之關係被該公式TckTckb所顯示。於很多案例中，該時期Tck(H)及該時期Tckb(H)間之關係被該公式Tck(H)Tckb(H)所顯示。於很多案例中，該時期Tck(L)及該時期Tckb(L)間之關係被該公式Tck(L)Tckb(L)所顯示。然而，此具體實施例不被限制於此範例。
注意於圖4A中，該時期Tck(H)及該時期Tck(L)間之關係較佳地是藉由該公式Tck(H)<Tck(L)所顯示。類似地，該時期Tckb(H)及該時期Tckb(L)間之關係較佳地是藉由該公式Tckb(H)<Tckb(L)所顯示。以此方式，如上面所述，該信號OUT之下降時間能被縮短。然而，此具體實施例不被限制於此範例。該時期Tck(H)及該時期Tck(L)間之關係可藉由該公式Tck (H)>Tck(L)所顯示，且該時期Tckb(H)及該時期Tckb(L)間之關係可藉由該公式Tckb(H)>Tckb(L)所顯示。
注意如藉由圖4A中之時序圖所示，該信號OUT在該時期T2之進程中能進入一L位準。為了達成此，該信號IN4在該時期T2之進程中進入一H位準。然後，圖1A中之電路100被強迫於該時期T3中開始操作、或開始與該時期T3中之操作大體上相同的操作。首先，既然該信號IN4進入該H位準，該電路105藉由供給該V1或一L位準中之信號至該節點A及該佈線111減少該節點A及該佈線111之電位至V1。據此，該信號OUT進入該L位準。此外，既然該信號OUT係於該L位準中及該信號IN1被保持在該H位準，該電路104藉由像在該時期T4中供給該H位準中之信號IN1至該節點B造成該節點B之電位為V2。據此，既然該電晶體102及該電晶體103被打開，該佈線116及該佈線111被帶入導電，且該佈線116及該節點A被帶入導電。因此，既然該電壓V1係由該佈線116經過該電晶體102供給至該佈線111，該佈線111之電位被維持為V1。在另一方面，既然該電壓V1係由該佈線116經過該電晶體103供給至該節點A，該節點A之電位被維持為V1。在那時候，既然該節點A之電位係V1，該電晶體101被關掉。因此，該佈線112及該佈線I11被去除導電。以此方式，該信號OUT位於該H位準之時期可為比該信號IN1位於該H位準中之時期較 短。其結果是，如與該信號IN1位於該H位準中之時期係大約等於該信號OUT位於該H位準之時期的案例作比較，該驅動頻率變低。因此，電力消耗能被減少。
注意譬如，在該等電晶體101至103或被包括於圖1A中之半導體裝置中的電晶體之中，該電晶體101較佳地係具有該最大通道寬度。以此方式，該電晶體101之開態電阻係減少，藉此該信號OUT之上升時間或下降時間能被縮短。然而，此具體實施例不被限制於此範例。該電晶體101之通道寬度可為比被包括於圖1A中之半導體裝置中的電晶體之任何一個較小。
注意“電晶體之通道寬度”一詞亦可被稱為一電晶體之W/L(W係通道寬度，且L係通道長度)比。
注意譬如，該電晶體102之通道寬度較佳地係大於該電晶體103之通道寬度。這是因為既然該佈線111於很多案例中係連接至一閘極線、一像素等，該佈線111之負載於很多案例中係比該節點A較重的。此外，另一成因係該電晶體102具有供給該電壓V1至該佈線111之功能，且該電晶體103具有供給電壓V1至該節點A之功能。然而，此具體實施例不被限制於此範例。該電晶體102之通道寬度可為比該電晶體103之通道寬度較小。
注意譬如，該電晶體101的閘極及第二端子間之寄生電容較佳地係高於該電晶體101的閘極及第一端子間之寄生電容。這是因為該節點A之電位係藉由在該時期T2中之自我啟動操作輕易地增加。因此，在該第二端子側面上 用作一閘極之傳導性層及用作一源極或汲極的傳導性層之面積較佳地係大於在該第一端子側面上者。然而，此具體實施例不被限制於此範例。
注意該佈線能被分成複數佈線。此外，相同之信號或電壓或不同的信號或電壓可被輸入至該複數佈線。另一選擇係，該複數佈線能被連接至相同之佈線或元件或不同的佈線或元件。圖5A中之一範例說明一於該佈線112被分成佈線112A及112B之複數佈線、且該佈線116被分成佈線116A至116D之複數佈線的案例中之結構。該電晶體101之第一端子係連接至該佈線112A，且該電路104之端子104a係連接至該佈線112B。該電晶體102之第一端子係連接至該佈線116A，且該電晶體103之第一端子係連接至該佈線116B。該電路104之端子104c係連接至該佈線116C，且該電路105之端子105d係連接至該佈線116D。然而，此具體實施例不被限制於此範例。該佈線111、該佈線113、該佈線114、及/或該佈線115之每一個能被分成複數佈線。另一選擇係，該佈線112及該佈線116之僅只一個能被分成複數佈線。
注意於圖5A中，該等佈線112A及112B對應於圖1A中之佈線112。因此，該信號IN1可被輸入至該等佈線112A及112B，且該等佈線112A及112B可用作信號線或時脈信號線。然而，此具體實施例不被限制於此範例。諸如該電壓V1及該電壓V2之電壓能被供給至該等佈線112A及112B，且該等佈線112A及112B可用作電 源線。另一選擇係，不同的信號或電壓可被輸入至該等佈線112A及112B。另一選擇係，異於上面者，各種信號、電壓、或電流可被輸入至該等佈線112A及112B。
注意於圖5A中，該等佈線116A至116D對應於圖1A中之佈線116。因此，該電壓V1能被供給至該等佈線116A至116D，且該等佈線116A至116D可用作電源線。然而，此具體實施例不被限制於此範例。諸如該信號OUT、該信號IN1、該信號IN2、該信號IN3、或該信號IN4之信號可被輸入至該等佈線116A至116D，且該等佈線116A至116D可用作信號線。另一選擇係，不同的信號或電壓可被輸入至該等佈線116A至116D。另一選擇係，異於上面者，各種信號、電壓、或電流可被輸入至該等佈線116A至116D。
注意於圖5A中，於該時期T4中之L位準中的信號可被輸入至該等佈線116A及116B。譬如，該信號IN2可被輸入至該等佈線116A及116B。既然那樣，如圖5B所示，該電晶體102之第一端子及該電晶體103之第一端子能被連接至該佈線113。以此方式，既然逆向偏壓可被施加至該電晶體102及該電晶體103，該電晶體102及該電晶體103之特性的惡化可被減輕。然而，此具體實施例不被限制於此範例。該信號IN2可被輸入至該等佈線116A及116B之一，且該等佈線116A及116B之僅只一個可被連接至該佈線113。另一選擇係，該信號OUT、該信號IN3、該信號IN4、或另一信號可被輸入至該佈線116A及 /或該佈線116B。既然那樣，該電晶體103之第一端子及/或該電晶體102之第一端子能被連接至該佈線111、該佈線114、或該佈線115。另一選擇係，該信號OUT、該信號IN2、該信號IN3、該信號IN4、或另一信號可被輸入至該佈線116C及/或該佈線116D。既然那樣，該電路104之端子104c及/或該電路105之端子105d能被連接至該佈線111、該佈線113、該佈線114、或該佈線115。
注意如圖6A所示，一電容器121可被額外地連接於該電晶體101的閘極及第二端子之間。以此方式，該節點A之電位可於該時期T2中之自我啟動操作中被製成為高的。據此，既然該電晶體101之Vgs係增加，該信號OUT之下降時間或上升時間能被縮短。然而，此具體實施例不被限制於此範例。一電晶體能被用作該電容器121之MOS電容器。既然那樣，為了增加用作該MOS電容器的電晶體之電容值。其較佳的是將該電晶體之閘極連接至該節點A，且該電晶體之第一端子或第二端子被連接至該佈線111。
注意類似於圖6A中，該電容器121可被額外地連接於圖5A及5B中之電晶體101的閘極及該第二端子之間。另一選擇係，可額外地提供一電晶體，其第一端子及第二端子被連接至該佈線111，且其閘極被連接至該節點A。
注意如圖6B所示，可額外地提供一電晶體122，其 第一端子被連接至該佈線111，其第二端子被連接至該節點A，且其閘極被連接至該佈線112。該電晶體122較佳地係具有與該等電晶體101至103相同之極性，且於很多案例中係一n通道電晶體。然而，此具體實施例不被限制於此範例。該電晶體122可為一p通道電晶體。當該節點A及該佈線111被帶入導電時，該電晶體122具有一按照該信號IN2控制時序之功能，並可用作一開關。該電晶體122係在該時期T4被打開，並將該節點A及該佈線111帶入導電。
注意如圖6B所示，該電晶體122可被額外地提供於圖5A及5B及圖6A中，其第一端子被連接至該佈線111，其第二端子被連接至該節點A，且其閘極被連接至該佈線112。
注意如圖6C所示，該電晶體103能被消除。既然那樣，於很多案例中，該節點A在該時期T4中係於一浮動狀態中。然而，此具體實施例不被限制於此範例。該電晶體102能被消除。既然那樣，於很多案例中，該佈線111在該時期T4中係於一浮動狀態中。以此方式，藉由消除該電晶體102及該電晶體103之一，該等電晶體之數目能被減少。因此，布局面積中之減少、產出中之改善等能被達成。
注意類似在圖6C中，該電晶體102或該電晶體103能夠在圖5A及5B與圖6A及6B中被消除。特別是於圖6B中，該電晶體102及該電晶體103之一較佳地係被消 除。這是因為既然該節點A及該佈線111於該時期T4中被帶入導電，該節點A或該佈線111不會進入一浮動狀態。
注意如圖7A所示，該電晶體102能被以二極體102a取代，該二極體的一端子(亦被稱為一正電極)被連接至該佈線111，且其另一端子(亦被稱為一負電極)係連接至該節點B。此外，該電晶體103能被以二極體103a取代，該二極體的一端子(亦被稱為一正電極)被連接至該節點A，且其另一端子(亦被稱為一負電極)係連接至該節點B。既然那樣，該電路104於該時期T4中能減少該節點B之電位至V1，且於該時期T1、該時期T2、及該時期T5中增加該節點B之電位至V2。然而，此具體實施例不被限制於此範例。該電晶體102及該電晶體103之僅只一個能被以二極體取代。另一選擇係，該二極體102a及/或該二極體103a可被額外地提供。
注意類似於圖7A中，該電晶體102能被以該二極體102a取代，其一端子被連接至該佈線111，且其另一端子被連接至圖5A及5B與圖6A至6C中之節點B。另一選擇係，該電晶體103能被以該二極體103a取代，其一端子被連接至該節點A，且其另一端子被連接至該節點B。另一選擇係，該二極體102a及/或該二極體103a可被額外地提供。
注意雖然未示出，於圖1A、圖5A及5B、圖6A至6C、及圖7A中，該電晶體102或該電晶體103可為二極 體連接式。既然那樣，該電晶體102之第一端子係連接至該節點B，該電晶體102之第二端子係連接至該佈線111，且該電晶體102之閘極係連接至該節點B或該佈線111。該電晶體103之第一端子係連接至該節點B，該電晶體103之第二端子係連接至該節點A，且該電晶體103之閘極係連接至該節點A或該節點B。然而，此具體實施例不被限制於此範例。該電晶體102及該電晶體103之僅只一個可二極體連接式。
注意如圖7B所示，該電路104之端子104b能被連接至該節點A。以此方式，既然L位準中之信號能於該時期T2中被防止輸入至該電路104之端子104b，該節點B之電位被輕易地維持為V1。因此，該電晶體102及該電晶體103能被防止因為該節點B的電位中之瞬時增加而開啟。
注意類似在圖7B中，於圖5A及5B、圖6A至6C、及圖7A中，該電路104之端子104b能被連接至該節點A。
注意如圖7C所示，該電路105能被消除。
注意類似在圖7C中，該電路105能夠在圖5A及5B、圖6A至6C、與圖7A及7B中被消除。
注意如圖28B所示，該電路104之端子104a能被連接至該佈線113。然而，此具體實施例不被限制於此範例。該電路104之端子104a能被連接至各種佈線、端子、或節點。注意類似在圖28B中，該電路104之端子 104a可被連接至圖5A及5B、圖6A至6C、與圖7A及7B中之佈線113。
注意如圖8A所示，p通道電晶體能被用作該等電晶體101至103。一電晶體101p、一電晶體102p、及一電晶體103p分別對應於該電晶體101、該電晶體102、及該電晶體103，且係p通道電晶體。此外，如圖8B所示，於電晶體係p通道電晶體之案例中，該電壓V2係供給至該佈線116，且該信號OUT、該信號IN1、該信號IN2、該信號IN3、該信號IN4、該節點A之電位、及該節點B之電位係反信號與圖1B中之時序圖中的那些節點之電位。
注意於圖8A中，該電路104及該電路105中所包括之電晶體較佳地係p通道電晶體。然而，此具體實施例不被限制於此範例。該電路104及該電路105中所包括之電晶體可為n通道電晶體。
注意類似在圖8A及8B中，p通道電晶體能被用作圖5A及5B、圖6A至6C、及圖7A至7C中之電晶體101至103。
(具體實施例2)
於此具體實施例中，在具體實施例1中所敘述之電路104的一特定範例被敘述。注意該電路104可被稱為半導體裝置、驅動器電路、或閘極驅動器。注意在具體實施例1中所敘述之內容的敘述被省略。注意在具體實施例1中 所敘述之內容可被與此具體實施例中所敘述之內容自由地組合。
首先，該電路104的一範例係參考圖9A敘述。於圖9A中之範例中，該電路104包括一電晶體201(亦被稱為第四電晶體)、一電晶體202(亦被稱為第五電晶體)、一電晶體203(亦被稱為第六電晶體)、及一電晶體204(亦被稱為第七電晶體)。然而，此具體實施例不被限制於此範例。這些電晶體之任何一個能被消除。另一選擇係，這些電晶體之任何一個能被以各種元件之任何一個取代，諸如電容器、電阻器及二極體、或組合這些元件之任何一個的電路。另一選擇係，諸如電晶體、電容器、電阻器及二極體的各種元件、或組合這些元件之任何一個的電路可被額外地提供。
注意譬如該等電晶體201至204係n通道電晶體。特別地是，於具體實施例1中之電晶體101至103係n通道電晶體之案例中，其較佳的是該等電晶體201至204為n通道電晶體。據此，所有該等電晶體可為n通道電晶體。然而，此具體實施例不被限制於此範例。該等電晶體201至204可為p通道電晶體。
其次，該電路104之連接關係的範例被敘述。該電晶體201之第一端子係連接至該佈線112，且該電晶體201之第二端子係連接至該節點B。該電晶體202之第一端子係連接至該佈線116，該電晶體202之第二端子係連接至該節點B，且該電晶體202之閘極係連接至該佈線111。 該電晶體203之第一端子係連接至該佈線112，該電晶體203之第二端子係連接至該電晶體201之閘極，且該電晶體203之閘極係連接至該佈線112。該電晶體204之第一端子係連接至該佈線116，該電晶體204之第二端子係連接至該電晶體201之閘極，且該電晶體204之閘極係連接至該佈線111。然而，此具體實施例不被限制於此範例。各種連接結構能被採用。
注意該電晶體201之閘極、該電晶體203之第二端子、或該電晶體204之第二端子的連接部份被稱為一節點C。注意該節點C能被稱為一佈線或一端子。
注意如在具體實施例1中所敘述，各種信號、電壓、或電流可被輸入至該佈線111、該佈線112、或該佈線116。在此，例如，在具體實施例1中所敘述之信號OUT被輸入至該佈線111。譬如，在具體實施例1中所敘述之信號IN1被輸入至該佈線112。譬如，在具體實施例1中所敘述之電壓V1被供給至該佈線116。然而，此具體實施例不被限制於此範例。
其次，該等電晶體201至204之功能的範例被敘述。當該信號IN2係按照該節點C之電位供給至該節點B時，該電晶體201具有一控制時序之功能，並可用作一自我啟動電晶體或一開關。當該電壓V1係藉由控制該佈線116及該節點B之導電狀態按照該佈線111之電位(該信號OUT)供給至該節點B時，該電晶體202具有一控制時序之功能，並可用作一開關。該電晶體203具有一在增 加該節點C的電位之後造成該節點C進入一浮動狀態之功能，並可用作二極體。當該電壓V1係藉由控制該佈線116及該節點C之導電狀態按照該佈線111之電位(該信號OUT)供給至該節點C時，該電晶體204具有一控制時序之功能，並可用作一開關。然而，此具體實施例不被限制於此範例。該等電晶體201至204可具有異於上面者之各種功能。另一選擇係，這些元件或電路不具有上述功能係可接受的。
其次，該電路104之操作係參考圖1B及圖9B至9F敘述。圖9B係該電路104於該時期T1中之操作的概要圖之範例。圖9C係該電路104於該時期T2中之操作的概要圖之範例。圖9D係該電路104於該時期T3中之操作的概要圖之範例。圖9E係該電路104於該時期T4中之操作的概要圖之範例。圖9F係該電路104於該時期T5中之操作的概要圖之範例。
首先，為了方便，該操作被由該時期T2中之操作依次敘述。於該時期T2中，該信號IN2進入一H位準，且該信號OUT進入H位準。既然該信號OUT進入該H位準，該電晶體202及該電晶體204被開啟。然後，該佈線116及該節點B被帶入導電，且該佈線116及該節點C被帶入導電。據此，既然該電壓V1係由該佈線116經過該電晶體202供給至該節點B，該節點B之電位係減少至V1。然後，既然該電壓V1係由該佈線116經過該電晶體204供給至該節點C，該節點C之電位係減少。在那時 候，該節點C之電位係藉由該電晶體203及該電晶體204之操作點所決定。在此，譬如，該節點C之電位具有一比該電晶體201之電壓V1及該定限電壓(Vth201)之總和(V1+Vth201)較小的值。因此，該電晶體201被關掉，藉此該佈線112及該節點B被去除導電。
其次，於該時期T3中，該信號IN1進入一L位準，且該信號OUT進入一L位準。既然該信號OUT進入該L位準，該電晶體202及該電晶體203被關掉。因此，該佈線116及該節點B被去除導電，且該佈線116及該節點C被去除導電。然後，既然該信號IN1進入該L位準，該電晶體203被關掉。據此，該節點C進入一浮動狀態，藉此該時期T2中之電位被維持。因此，該電晶體201被保持關閉。
其次，於該時期T4中，該信號IN1進入該H位準，且該信號OUT被保持在該L位準。既然該信號OUT被保持在該L位準，該電晶體202及該電晶體203保持關閉。因此，該佈線116及該節點B被保持不導電，且該佈線116及該節點C被保持不導電。在那時候，該信號IN1係於該H位準中。據此，該電晶體203被開啟，藉此該佈線112及該節點C被帶入導電。因此，既然該H位準中之信號IN1係由該佈線112經過該電晶體203供給至該節點C，該節點C之電位開始增加。在此之後，當該節點C之電位變得等於(V1+Vth201)時，該電晶體201被開啟。然後，該佈線112及該節點B被帶入導電。因此，既然該 H位準中之信號IN1係由該佈線112經過該電晶體201供給至該節點B，該節點B之電位開始增加。在此之後，當該節點C之電位變得等於藉著由該H位準中之信號IN1的電位(V2)減去該電晶體203的定限電壓(Vth203)所獲得之值時，該電晶體203被關掉。因此，該佈線112及該節點C被去除導電。然後，該節點C進入一浮動狀態，藉此該節點C之電位藉由該電晶體201的閘極及第二端子間之寄生電容的電容式耦合、亦即自我啟動操作而持續增加。然後，如果該節點C之電位變得高於(V2+Vth201)，該節點B之電位增加直至V2。
其次，於該時期T5或該時期T1中，該信號IN1進入該L位準，且該信號OUT被保持在該L位準。既然該信號OUT被保持在該L位準，該電晶體202及該電晶體203被保持關閉。因此，該佈線116及該節點B被保持不導電，且該佈線116及該節點C被保持不導電。然後，該信號IN1進入該L位準。據此，該電晶體203被關掉，藉此該佈線112及該節點C被保持不導電。因此，既然該節點C之電位進入一浮動狀態，該節點C維持超過(V2+Vth201)之電位。其結果是，該電晶體201被保持開啟，藉此該佈線112及該節點B被保持導電。因此，既然該L位準中之信號IN1係由該佈線112經過該電晶體201供給至該節點B，該節點B之電位係減少至V1。在那時候，該節點C係於該浮動狀態中，藉此於很多案例中，該節點C之電位係藉由該電晶體201的閘極及第二端子間 之寄生電容的電容式耦合所減少。再者，於很多案例中，由於該時期T4中之自我啟動操作，該節點C之電位係藉由該電位中之增加值所減少。
該上文係圖9A中之電路104的敘述。圖9A中之電路104能藉由該自我啟動操作增加該節點B之電位至V2。因此，於具體實施例1中之電晶體102及電晶體103的Vgs能被增加。其結果是，既然該電晶體102及該電晶體103之通道寬度能被減少，布局面積中之減少能被達成，另一選擇係，縱使該電晶體102及該電晶體103之定限電壓係增加，該等電晶體可被輕易地開啟。另一選擇係，既然該電晶體102及該電晶體103之開態電阻係減少，該節點A之電位及該佈線111之電位可被輕易地維持為V1。
另一選擇係，圖9A中之電路104中的所有該等電晶體可為n通道電晶體，或圖9A中之電路104中的所有該等電晶體可為p通道電晶體。據此，步驟數目中之減少、產出中之改善、可靠性中之改善、或成本中之減少能被達成。特別地是，如果所有該等電晶體係n通道電晶體，非單晶半導體、微晶質半導體、有機半導體、或氧化物半導體能被使用為該等電晶體之半導體層。據此，步驟數目中之減少、產出中之改善、可靠性中之改善、或成本中之減少能被達成。然而，此具體實施例不被限制於此範例。圖9A中之電路104能包括一CMOS電路，其包括一p通道電晶體及一n通道電晶體。再者，單晶半導體或多晶半導 體能被使用為該等電晶體之半導體層。
另一選擇係，於圖9A中之電路104中，該等電晶體202至204在該時期T4及該時期T5之至少一時期中被關掉。因此，既然該電晶體在一操作時期中停留於一關閉狀態中，該電晶體之諸如定限電壓中之增加或移動性中之減少的特性之惡化能被抑制。另一選擇係，該節點C的電位中之增加及減少係在該時期T4及該時期T5中重複。據此，既然脈衝被輸入至該電晶體201，該電晶體之諸如定限電壓中之增加或移動性中之減少的特性之惡化能被抑制。特別地是，如果非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等被用於該電晶體之半導體層，該電晶體之特性在很多案例中明顯地惡化。然而，於圖9A中之半導體裝置中，非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等可被輕易地用於該電晶體之半導體層，因為該電晶體之特性的惡化能被抑制。然而，此具體實施例不被限制於此範例。多晶半導體或單晶半導體可被使用於該半導體層。
注意譬如，該電晶體203之通道寬度較佳地係比該電晶體204之通道寬度較小。這是因為當該電晶體203及該電晶體204在該時期T2中被開啟時，該節點C之電位被製成低的。由一類似成因，譬如，該電晶體203之通道長度較佳地係比該電晶體204之通道長度較小。然而，此具體實施例不被限制於此範例。該電晶體203之通道寬度可為大於該電晶體204之通道寬度。另一選擇係，該電晶體 203之通道寬度可為比該電晶體204之通道寬度較小。
注意譬如，該電晶體204之通道寬度較佳地係比該電晶體202之通道寬度較小。這是因為該節點B之負載於很多案例中係比該節點C之負載較重。由一類似成因，譬如，該電晶體203之通道寬度較佳地係比該電晶體201之通道寬度較短。然而，此具體實施例不被限制於此範例。該電晶體204之通道寬度可為大於該電晶體202之通道寬度。另一選擇係，該電晶體203之通道寬度可為大於該電晶體201之通道寬度。
注意譬如，其較佳的是該電晶體201之通道寬度大約等於該電晶體202之通道寬度。這是因為該電晶體201及該電晶體202兩者控制該節點C之電位，且具有相同之極性。然而，此具體實施例不被限制於此範例。該電晶體201之通道寬度可為比該電晶體202之通道寬度較大或較小。
注意譬如，該電晶體201、該電晶體202、該電晶體203、或該電晶體204之通道寬度較佳地係比具體實施例1中之電晶體101、電晶體102、或電晶體103的通道寬度較小。然而，此具體實施例不被限制於此範例。該等電晶體201至204之任何一個的通道寬度可為大於圖1A中之電晶體101、電晶體102、或電晶體103的通道寬度。
注意譬如，像在具體實施例1中之電晶體101的案例中，該電晶體201的閘極及第二端子間之寄生電容較佳地係高於該電晶體201的閘極及第一端子間之寄生電容。這 是因為該節點C之電位係藉由該時期T4中之自我啟動操作輕易地增加。因此，在該第二端子側面上用作一閘極之傳導性層及用作一源極或汲極的傳導性層之面積較佳地係大於在該第一端子側面上者。然而，此具體實施例不被限制於此範例。
注意一於L位準中之電位係低於V1的信號可被輸入至該端子104b。以此方式，既然逆向偏壓可被施加至該電晶體202及該電晶體204，該電晶體202及該電晶體204之特性的惡化可被減輕。另一選擇係，一於H位準中之電位係低於V2的信號可被輸入至該端子104b。以此方式，既然Vgs能被減少，當該電晶體202及該電晶體204係開啟時，該電晶體202及該電晶體204之特性的惡化能被抑制。於此一案例中，一於L位準中之電位係低於V1的信號、一於H位準中之電位係低於V2的信號、或一於L位準中之電位係低於V1及於H位準中之電位係低於V2的信號可被輸入至該佈線111。然而，此具體實施例不被限制於此範例。該端子104b能由該佈線111被連接至一不同的佈線，且於該L位準中之電位係低於V1的信號、於該H位準中之電位係低於V2的信號、或於該L位準中之電位係低於V1及於該H位準中之電位係低於V2的信號可被輸入至不同的佈線。
注意像在具體實施例1中，佈線能被分成複數佈線。此外，相同之信號或電壓或不同的信號或電壓可被輸入至該複數佈線。另一選擇係，該複數佈線能被連接至相同之 佈線或元件或不同的佈線或元件。圖10A中之一範例說明一於該佈線111被分成佈線111A及111B之複數佈線、該佈線112被分成佈線112C及112D之複數佈線、且該佈線116被分成佈線116E及116F之複數佈線的案例中之結構。此外，該電晶體204之閘極係連接至該佈線111A，且該電晶體202之閘極係連接至該佈線111B。該電晶體201之第一端子係連接至該佈線112C，且該電晶體203之第一端子及閘極被連接至該佈線112D。該電晶體202之第一端子係連接至該佈線116E，且該電晶體204之第一端子被連接至該佈線116F。然而，此具體實施例不被限制於此範例。該佈線111、該佈線112、及該佈線116之任何一個或二個能被分成複數佈線。另一選擇係，不同的信號或電壓可被輸入至該電晶體203之閘極及第一端子。既然那樣，該電晶體203之閘極及第一端子能被連接至不同的佈線。
注意於圖10A中，該等佈線111A及111B對應於圖9A中之佈線111。因此，像在該佈線111之案例中，該信號OUT可被輸入至該等佈線111A及111B，且該等佈線111A及111B可用作信號線，然而，此具體實施例不被限制於此範例。諸如該電壓V1及該電壓V2之電壓能被供給至該等佈線111A及111B，且該等佈線111A及111B可用作電源線。另一選擇係，不同的信號或電壓可被輸入至該等佈線111A及111B。另一選擇係，異於上面者，各種信號、電壓、或電流可被輸入至該等佈線111A及 111B。
注意於圖10A中，該等佈線112C及112D對應於圖9A中之佈線112。因此，像在該佈線112之案例中，該信號IN1可被輸入至該等佈線112C及112D，且該等佈線112C及112D可用作信號線。然而，此具體實施例不被限制於此範例。諸如該電壓V1及該電壓V2之電壓能被供給至該等佈線112C及112D，且該等佈線112C及112D可用作電源線。另一選擇係，不同的信號或電壓可被輸入至該等佈線112C及112D。另一選擇係，異於上面者，各種信號、電壓、或電流可被輸入至該等佈線112C及112D。
注意於圖10A中，該等佈線116E及116F對應於圖9A中之佈線116。因此，像在該佈線116之案例中，該電壓V1可被供給至該等佈線116E及116F，且該等佈線116E及116F可用作電源線，然而，此具體實施例不被限制於此範例。諸如該信號OUT、該信號IN1、該信號IN2、該信號IN3、或該信號IN4之信號可被輸入至該等佈線116E及116F，以致該等佈線116E及116F可用作信號線。另一選擇係，不同的信號或電壓可被供給至該等佈線116E及116F。另一選擇係，異於上面者，各種信號、電壓、或電流可被輸入至該等佈線116E及116F。
注意於圖10A中，於該時期T2中之L位準中的信號可被輸入至該等佈線116E及116F。譬如，該信號IN2可被輸入至該等佈線116E及116F。既然那樣，該等佈線 116E及116E能被連接至具體實施例1中所敘述之佈線113。以此方式，既然逆向偏壓可被施加至該電晶體202及該電晶體204，該電晶體202及該電晶體204之特性的惡化可被減輕。然而，此具體實施例不被限制於此範例。該信號IN2可被輸入至該等佈線116E及116F之僅只一個。既然那樣，該等佈線116E及116F之僅只一個可被連接至該佈線113。另一選擇係，該信號IN3或該信號IN4可被輸入至該佈線116E及/或該佈線116F。既然那樣，該佈線116E及/或該佈線116F可被連接至具體實施例1中所敘述之該佈線114或該佈線115。
注意於圖10A中，該信號IN2可被輸入至該佈線112D。既然那樣，該電晶體203之閘極及第一端子能被連接至該佈線113。以此方式，於該時期T3中，該節點C之電位變得等於藉著由H位準中之信號IN2的電位(V2)減去該電晶體203之定限電壓(Vth203)所獲得之值(V2-Vth203)。在此之後，於該時期T4中，既然該信號IN1進入一H位準，該節點C之電位係藉由自我啟動操作進一步由(V2-Vth203)增加。據此，既然該節點C之電位係增加，該電晶體201之Vgs能被增加。其結果是，一來自該電路104的輸出信號(節點B之電位)之下降時間及上升時間能被縮短。另一選擇係，來自該電路104的輸出信號之延遲能被抑制。然而，此具體實施例不被限制於此範例。該電壓V2能被供給至該佈線112D。
注意，如圖10B所示，一電容器221可被額外地連接 於該電晶體201的閘極及第二端子之間。以此方式，像在圖6A中，該節點C之電位能被增加。然而，此具體實施例不被限制於此範例。像在圖6A中，用於該電容器221，其第一端子及第二端子被連接至該節點B與其閘極被連接至該節點C之電晶體可被用作一MOS電容器。
注意像在圖10B中，該電容器221可被額外地連接於圖10A中之電晶體201的閘極及第二端子之間。另一選擇係，其第一端子及第二端子被連接至該節點B與其閘極被連接至該節點C之電晶體可被額外地提供。
注意如圖10C所示，該電晶體204能被消除。另一選擇係，如圖10D所示，該電晶體202能被消除。以此方式，電晶體之數目能被減少。因此，布局面積中之減少、產出中之改善等能被達成。然而，此具體實施例不被限制於此範例。該電晶體202及該電晶體204兩者能被消除。
注意類似在圖10C或圖10D中，該電晶體202及/或該電晶體204能夠在圖10A及10B中被消除。
注意如圖10E所示，該電晶體202能被以二極體202a取代，該二極體的一端子(亦被稱為一正電極)係連接至該節點B，且其另一端子(亦被稱為一負電極)係連接至該佈線111。另一選擇係，該電晶體203能被以二極體203a取代，該二極體的一端子(亦被稱為一正電極)係連接至該節點C，且其另一端子(亦被稱為一負電極)係連接至該佈線111。既然那樣，該信號OUT之反信號或該節點A之電位的一反信號可被輸入至該電路104之 端子104b。為了達成此，該佈線111或該節點A能經過一電路被連接至該電路104之端子104b，該電路具有倒轉及輸出一輸入信號之功能，諸如一反相器電路、一NAND電路、或一NOR電路，然而，此具體實施例不被限制於此範例。該電晶體202及該電晶體204之一能被以二極體取代。另一選擇係，該二極體202a及/或該二極體203a可被額外地提供。
注意類似在圖10E中，該電晶體202能被以該二極體202a取代，其一端子係連接至該節點B，且其另一端子係連接至圖10A至10D中之佈線111。另一選擇係，該電晶體203能被以該二極體203a取代，其一端子係連接至該節點C，且其另一端子係連接至該佈線111。另一選擇係，該二極體202a及/或該二極體203a可被額外地提供。
注意雖然未示出，該電晶體202之第一端子係連接至該佈線111，該電晶體202之第二端子係連接至該節點B，且該電晶體202之閘極係連接至該佈線111或該節點B，藉此該電晶體202可為二極體連接式。另一選擇係，該電晶體204之第一端子係連接至該佈線111該電晶體204之第二端子係連接至該節點C，且該電晶體204之閘極係連接至該佈線111或該節點C，藉此該電晶體204可為二極體連接式。然而，此具體實施例不被限制於此範例。該電晶體202及該電晶體204之一可為二極體連接式。
注意如圖10F所示，p通道電晶體能被用作該等電晶體201至204。特別是於p通道電晶體被用作圖1A中之電晶體101至103的案例中，p通道電晶體較佳地係用作該等電晶體201至204。一電晶體201p、一電晶體202p、一電晶體203p、及一電晶體204p分別對應於該電晶體201、該電晶體202、該電晶體203、及該電晶體204，且係p通道電晶體。
注意類似在圖10F中，p通道電晶體能被用作圖10A至10E中之電晶體201至204。
注意如上面所述，此具體實施例中之電路104的結構可被應用至具體實施例1中的電路100所包括之電路104。圖11說明該案例中之結構，在此圖9A中之電路104的範例係應用至譬如圖7C中的電路100所包括之電路104。然而，此具體實施例不被限制於此範例。圖9A、圖10A、圖10B、圖10C、圖10D、圖10E、或圖10F的案例中之電路104、或其一組合，可被用作圖1A、圖5A、圖5B、圖6A、圖6B、圖6C、圖7A、圖7B、或圖8A之案例中的電路100中所包括之電路104、或其一組合。
(具體實施例3)
於此具體實施例中，該電路105的一特定範例被敘述。注意該電路105可被稱為半導體裝置、驅動器電路、或閘極驅動器。注意在具體實施例1或2中所敘述之內容 的敘述被省略。注意在具體實施例1或2中所敘述之內容可被與此具體實施例中所敘述之內容自由地組合。
首先，該電路105的一範例係參考圖12A敘述。於圖9A中之範例中，該電路105包括一電晶體301(亦被稱為第八電晶體)、一電晶體302(亦被稱為第九電晶體)、一電晶體303(亦被稱為第十電晶體)、一電晶體304(亦被稱為第十一電晶體)、及一電晶體305(亦被稱為第十二電晶體)。然而，此具體實施例不被限制於此範例。這些電晶體之任何一個能被消除。另一選擇係，這些電晶體之任何一個能被以各種元件之任何一個取代，諸如電容器、電阻器及二極體、或組合這些元件之任何一個的電路。另一選擇係，諸如電晶體、電容器、電阻器及二極體的各種元件、或組合這些元件之任何一個的電路可被額外地提供。
注意譬如，該等電晶體301至305係n通道電晶體。特別地是，於具體實施例1中之電晶體101至103及於具體實施例2中之電晶體201至204係n通道電晶體的案例中，其係較佳的是該等電晶體301至305為n通道電晶體。據此，所有該等電晶體能具有相同之極性，然而，此具體實施例不被限制於此範例。該等電晶體301至305可為p通道電晶體。
其次，圖12A中之電路105的一連接關係之範例被敘述。該電晶體301之第一端子係連接至該佈線114，該電晶體301之第二端子係連接至該節點A，且該電晶體301 之閘極係連接至該佈線114。該電晶體302之第一端子係連接至該佈線114，該電晶體302之第二端子係連接至該節點A，且該電晶體302之閘極係連接至該佈線113。該電晶體303之第一端子係連接至該佈線116，該電晶體303之第二端子係連接至該節點A，且該電晶體303之閘極係連接至該佈線115。該電晶體304之第一端子係連接至該佈線116，該電晶體304之第二端子係連接至該佈線111，且該電晶體304之閘極係連接至該佈線115。該電晶體305之第一端子係連接至該佈線116，該電晶體305之第二端子係連接至該佈線111，且該電晶體305之閘極係連接至該佈線113。然而，此具體實施例不被限制於此範例。異於上面者之各種連接結構能被採用。
注意如在具體實施例1中所敘述，各種信號、電壓、或電流可被輸入至該佈線113、該佈線114、該佈線115、或該佈線116。在此，譬如，在具體實施例1中所敘述之信號IN2係輸入至該佈線113；在具體實施例1中所敘述之信號IN3係輸入至該佈線114；在圖1B或圖3A中所示之信號IN4係輸入至該佈線115；且該電壓V1係供給至該佈線116。然而，此具體實施例不被限制於此範例。
其次，該等電晶體301至305之功能的範例被敘述。當於H位準中之信號IN2係按照該信號IN3供給至該節點A時，該電晶體301控制時序，及可用作二極體。另一選擇係，當該信號IN3係藉由按照該節點A之電位控制 該佈線114及該節點A之導電狀態而供給至該節點A時，該電晶體301具有一控制時序之功能。當該信號IN3係藉由按照該信號IN2控制該佈線114及該節點A之導電狀態而供給至該節點A時，該電晶體302具有一控制時序之功能，及可用作一開關。該電晶體303具有藉由按照該信號IN4控制該佈線116及該節點A之導電狀態來供給該電壓V1至該節點A之功能，並可用作一開關。該電晶體304具有藉由按照該信號IN4控制該佈線116及該佈線111之導電狀態來供給該電壓V1至該佈線111之功能，並可用作一開關。該電晶體305具有藉由按照該信號IN2控制該佈線116及該佈線111之導電狀態來供給該電壓V1至該佈線111之功能，並可用作一開關。然而，此具體實施例不被限制於此範例。該等電晶體301至305可具有各種功能。另一選擇係，這些元件或電路不具有上述功能係可接受的。
其次，該電路105之操作係參考圖1B、圖12B及12C、與圖13A至13C敘述。圖12B係該電路105於該時期T1中之操作的一概要視圖之範例。圖12C係該電路105於該時期T2中之操作的一概要視圖之範例。圖13A係該電路105於該時期T3中之操作的一概要視圖之範例。圖13B係該電路105於該時期T4中之操作的一概要視圖之範例。圖13C係該電路105於該時期T5中之操作的一概要視圖之範例。
首先，於該時期T1中，該信號IN2進入一H位準， 該信號IN3進入一H位準，且該信號IN4進入一L位準。既然該信號IN3係於該H位準中，該電晶體301被開啟。同時，既然該信號IN2係於該H位準中，該電晶體302及該電晶體305被開啟，然後，該佈線114及該節點A被帶入導電，藉此該信號IN3係由該佈線114經過該電晶體301及該電晶體302供給至該節點A。因此，該節點A之電位開始增加。類似地，既然該佈線116及該佈線111被帶入導電，該電壓V1係由該佈線116經過該電晶體305供給至該佈線111。因此，該佈線111之電位變成V1。在那時候，既然該信號IN4係於該L位準中，該電晶體303及該電晶體304被關掉。因此，該佈線116及該節點A被去除導電，藉此該佈線116及該佈線111被去除導電。在此之後，當該節點A之電位變成等於一藉著由該佈線114的電位(V2)減去該電晶體301之定限電壓(Vth301)所獲得之值(V2-Vth301)時，該電晶體301被關掉。類似地，當該節點A之電位變得等於一藉著由該佈線113的電位(V2)減去該電晶體302之定限電壓(Vth302)所獲得之值(V2-Vth302)時，，該電晶體302被關掉。因此，該佈線114及該節點A被去除導電。在此，譬如，當該節點A之電位變得等於(V2-Vth301)時，該電晶體301及該電晶體302被關掉。因此，該節點A進入一浮動狀態，而該電位被維持為(V2-Vth301)。
其次，於該時期T2中，該信號IN3進入一L位準，該信號IN4進入一L位準，且該信號IN5被保持在該L 位準。既然該信號IN3係於該L位準中，該電晶體301被保持關閉。同時，既然該信號IN2係於該L位準中，該電晶體302被保持關閉，且該電晶體303被關掉。因此，該佈線114及該節點A被保持不導電，且該佈線116及該佈線111被去除導電。在那時候，既然該信號IN4被保持在該L位準，該電晶體303及該電晶體304被保持關閉。據此，該佈線116及該節點A被保持不導電，且該佈線116及該佈線111被保持不導電。
其次，於該時期T3中，該信號IN2進入一H位準，該信號IN3被保持在該L位準，且該信號IN4進入一H位準。既然該信號IN3被保持在該L位準，該電晶體301被保持關閉。然後，既然該信號IN2係於該H位準中，該電晶體302及該電晶體304被開啟。然後，該佈線114及該節點A被帶入導電，藉此於該L位準中之信號IN3係由該佈線114經過該電晶體302供給至該節點A。類似地，既然該佈線116及該佈線111被帶入導電，該電壓V1係由該佈線116經過該電晶體305供給至該佈線111。在那時候，既然該信號IN4係於該H位準中，該電晶體303及該電晶體304被開啟。然後，該佈線116及該節點A被帶入導電，藉此該電壓V1係由該佈線116經過該電晶體303供給至該節點A。類似地，既然該佈線116及該佈線111被帶入導電，該電壓V1係由該佈線116經過該電晶體304供給至該佈線111。因此，該節點A之電位減少至V1，且該佈線111之電位減少至V1。
其次，於該時期T4中，該信號IN2進入該L位準，該信號IN3被保持在該L位準，且該信號IN4進入該L位準。既然該信號IN3被保持在該L位準，該電晶體301被保持關閉。此外，既然該信號IN2係於該L位準中，該電晶體302及該電晶體305被關掉。因此，該佈線114及該節點A被保持不導電，且該佈線116及該佈線111被去除導電。同時，既然該信號IN4係於該L位準中，該電晶體303及該電晶體304被關掉。據此，該佈線116及該節點A被保持不導電，且該佈線116及該佈線111被保持不導電。以此方式，於該時期T4中，一信號、電壓等於很多案例中不被由該電路105供給至該節點A或該佈線111。
其次，於該時期T5中，該信號IN2進入該H位準，該信號IN3被保持在該L位準，及該信號IN4被保持在該L位準。既然該信號IN4被保持在該L位準，該電晶體303及該電晶體304被關掉。因此，該佈線116及該節點A被保持不導電，且該佈線116及該佈線111被保持不導電。類似地，既然該信號IN3被保持在該L位準，該電晶體301被保持關閉。在那時候，既然該信號IN2係於該H位準，該電晶體302及該電晶體305被開啟。然後，該佈線114及該節點A被帶入導電，藉此該L位準中之信號IN3係由該佈線114經過該電晶體302供給至該節點A。因此，該節點A之電位被維持為V1。類似地，既然該佈線116及該佈線111被帶入導電，該電壓V1係由該佈線 116經過該電晶體305供給至該佈線111。因此，該佈線111之電位被維持為V1。
上文係圖12A中之電路105的敘述。於圖12A中，該電路105中之所有該等電晶體可為n通道電晶體，或該電路105中之所有該等電晶體可為p通道電晶體。據此，步驟數目中之減少、產出中之改善、可靠性中之改善、或成本中之減少能被達成。特別地是，如果所有該等電晶體係n通道電晶體，非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等能被使用於該等電晶體之半導體層。據此，能達成步驟數目之減少、產出之改良、可靠性之改良、或成本之減少。然而，此具體實施例不被限制於此範例。圖12A中之電路105可包括一CMOS電路，其包括一p通道電晶體及一n通道電晶體。另一選擇係，單晶半導體或多晶半導體可被用於該等電晶體之半導體層。
另一選擇係，於圖12A中之電路105中，該等電晶體301至305係在該時期T4及該時期T5之至少一個中被關掉。因此，既然該電晶體在一操作時期中停留於一關閉狀態中，該電晶體之特性的惡化、諸如定限電壓中之增加或移動性中之減少可被抑制。特別地是，如果非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等被用於該電晶體之半導體層，該電晶體之特性在很多案例中明顯然地惡化。然而，於圖12A中之電路105中，非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等可被輕易地用於該電晶體之半導體層，因為該電晶體之特性的惡 化能被抑制。然而，此具體實施例不被限制於此範例。多晶半導體或單晶半導體可被使用於該半導體層。
注意譬如，該電晶體305之通道寬度較佳地係大於該電晶體302之通道寬度。另一選擇係，該電晶體304之通道寬度較佳地係譬如大於該電晶體303之通道寬度。這是因為於很多案例中，既然該佈線111之負載係比該節點A之負載較重，於很多案例中供給一信號、電壓等至該佈線111的電晶體之驅動能力係高於供給一信號、電壓等至該節點A的電晶體之驅動能力。此外，這是因為該電晶體305及該電晶體304之每一個具有供給一信號或電壓至該佈線111之功能，且該電晶體302及該電晶體303之每一個具有供給一信號或電壓至該節點A之功能。然而，此具體實施例不被限制於此範例。該電晶體305之通道寬度可為比該電晶體302之通道寬度較小。另一選擇係，譬如，該電晶體304之通道寬度可為比該電晶體303之通道寬度較小。這是因為雜訊係藉由具體實施例1中之電晶體101的第一端子及閘極間之寄生電容在該節點A中輕易地產生；然後，該電晶體101係藉由該雜訊開啟，且該佈線111之電位於一些案例中係增加。
注意譬如，該電晶體303之通道寬度較佳地係大於該電晶體302之通道寬度。另一選擇係，該電晶體304之通道寬度較佳地係譬如大於該電晶體305之通道寬度。以此方式，該節點A及該佈線111中所產生之雜訊的不利影響能被抑制。然而，此具體實施例不被限制於此範例。該電 晶體303之通道寬度可為比該電晶體302之通道寬度較小。另一選擇係，該電晶體304之通道寬度可為比該電晶體305之通道寬度較小。
注意一於L位準中之電位係低於V1的信號可被輸入至該等端子105a及105c。以此方式，既然逆向偏壓可被施加至該等電晶體302至305，該等電晶體302至305的特性之惡化可被減輕。另一選擇係，一於H位準中之電位係低於V2的信號可被輸入至該等端子105a及105c。以此方式，當該電晶體302至305係開啟時，既然Vgs能被減少，該等電晶體302至305的特性之惡化能被抑制。於此一案例中，一於L位準中之電位係低於V1的信號、一於H位準中之電位係低於V2的信號、或一於L位準中之電位係低於V1且於H位準中之電位係低於V2的信號可被輸入至該等佈線113及115。然而，此具體實施例不被限制於此範例。於該L位準中之電位係低於V1的信號、於該H位準中之電位係低於V2的信號、或於該L位準中之電位係低於V1且於該H位準中之電位係低於V2的信號可被輸入至該等端子105a及105c之一。既然那樣，於該L位準中之電位係低於V1的信號、於該H位準中之電位係低於V2的信號、或於該L位準中之電位係低於V1且於該H位準中之電位係低於V2的信號可被輸入至該等佈線113及115之一。另一選擇係，該端子105a能被連接至一與該佈線113不同的佈線，且於該L位準中之電位係低於V1的信號、於該H位準中之電位係低於V2的信 號、或於該L位準中之電位係低於V1及於該H位準中之電位係低於V2的信號可被輸入至該佈線。另一選擇係，該端子105c能被連接至一與該佈線115不同的佈線，且於該L位準中之電位係低於V1的信號、於該H位準中之電位係低於V2的信號、或於該L位準中之電位係低於V1及於該H位準中之電位係低於V2的信號可被輸入至該佈線。
注意一在該時期T1、該時期T3、及該時期T4中進入L位準之信號可被輸入至該端子105d。譬如，該信號IN2可被輸入至該端子105d。既然那樣，該端子105d能被連接至該佈線113。據此，既然逆向偏壓可被施加至該電晶體303、該電晶體304、或該電晶體305，該電晶體303、該電晶體304、或該電晶體305之特性的惡化可被減輕。
注意像在具體實施例1或2中，該佈線能被分成複數佈線，此外，相同之信號或電壓或不同的信號或電壓可被輸入至該複數佈線。另一選擇係，該複數佈線能被連接至相同之佈線或元件或不同的佈線或元件。圖14A中之一範例說明一案例之結構，在此該佈線113被分成佈線113A及113B之複數佈線，該佈線114被分成佈線114A及114B之複數佈線，該佈線115被分成佈線115A及115B之複數佈線，且該佈線116被分成佈線116G至116I之複數佈線。此外，該電晶體302之閘極係連接至該佈線113A，且該電晶體305之閘極係連接至該佈線113B。該 電晶體302之第一端子係連接至該佈線114A。該電晶體301之第一端子及閘極係連接至該佈線114B。該電晶體303之閘極係連接至該佈線115A。該電晶體304之閘極係連接至該佈線115B。該電晶體303之第一端子係連接至該佈線116G。該電晶體304之第一端子係連接至該佈線116H。該電晶體305之第一端子係連接至該佈線116I。然而，此具體實施例不被限制於此範例。該佈線113、該佈線114、該佈線115、及該佈線116之任何一個、二個、或三個能被分成複數佈線。
注意於圖14A中，該等佈線113A及113B對應於圖12A中之佈線113。因此，像在該佈線113之案例中，該信號IN2可被輸入至該等佈線113A及113B，且該等佈線113A及113B可用作信號線。然而，此具體實施例不被限制於此範例。諸如該電壓V1或該電壓V2之電壓能被供給至該等佈線113A及113B，以致該等佈線113A及113B可用作電源線。另一選擇係，不同的信號或電壓可被輸入至該等佈線113A及113B。另一選擇係，異於上面者之各種信號、電壓、或電流可被輸入至該等佈線113A及113B。
注意於圖14A中，該等佈線114A及114B對應於圖12A中之佈線114。因此，像在該佈線114之案例中，該信號IN3可被輸入至該等佈線114A及114B，且該等佈線114A及114B可用作信號線。然而，此具體實施例不被限制於此範例。諸如該電壓V1或該電壓V2之電壓能被供 給至該等佈線114A及114B，以致該等佈線114A及114B可用作電源線。另一選擇係，不同的信號或電壓可被輸入至該等佈線114A及114B。另一選擇係，異於上面者之各種信號、電壓、或電流可被輸入至該等佈線114A及114B。
注意於圖14A中，該等佈線115A及115B對應於圖12A中之佈線115。因此，像在該佈線115之案例中，該信號IN4可被輸入至該等佈線115A及115B，且該等佈線115A及115B可用作信號線。然而，此具體實施例不被限制於此範例。諸如該電壓V1或該電壓V2之電壓能被供給至該等佈線115A及115B，以致該等佈線115A及115B可用作電源線。另一選擇係，不同的信號或電壓可被輸入至該等佈線115A及115B。另一選擇係，各種信號、電壓、或電流可被輸入至該等佈線115A及115B。
注意於圖14A中，該等佈線116G至116I對應於圖12A中之佈線116。因此，像在該佈線116之案例中，該電壓V1能被供給至該等佈線116G至116I，且該等佈線116G至116I可用作電源線。然而，此具體實施例不被限制於此範例。諸如該信號OUT、該信號IN1、該信號IN2、該信號IN3、或該信號IN4之信號可被輸入至該等佈線116G至116I，以致該等佈線116G至116I可用作信號線。另一選擇係，不同的信號或電壓可被供給至該等佈線116G至116I。另一選擇係，各種信號、電壓、或電流可被輸入至該等佈線116G至116I。
注意於圖14A中，在該時期T3中於L位準中之信號可被輸入至該等曬乾佈線116G及116H。譬如，該信號IN2可被輸入至該等佈線佈線116G及116H。既然那樣，該等佈線116G及116H能被連接至具體實施例1及2中所敘述之佈線112。以此方式，既然逆向偏壓可被施加至該電晶體303及該電晶體304，該電晶體303及該電晶體304的特性之惡化可被抑制。然而，此具體實施例不被限制於此範例。該信號IN2可被輸入至該佈線116G及/或116H之僅只一個。另一選擇係，該信號OUT或該信號IN3可被輸入至該佈線116G及/或該佈線116H，既然那樣，該佈線116G及/或該佈線116H能被連接至具體實施例1及2中所敘述之佈線111或佈線114。
注意於圖14A中，一於L位準中之信號可於該時期T1、該時期T3、及該時期T5中被輸入至該佈線116I。譬如，該信號IN2可被輸入至該佈線116I。既然那樣，該佈線116I能被連接至具體實施例1及2中所敘述之佈線112。以此方式，既然逆向偏壓可被施加至該電晶體305，該電晶體305的特性之惡化可被抑制。然而，此具體實施例不被限制於此範例。
注意如圖14B所示，該電晶體303及該電晶體304能被消除。以此方式，電晶體之數目可被減少。因此，布局面積中之減少、產出中之改善等能被達成。然而，此具體實施例不被限制於此範例。該電晶體303及該電晶體304之僅只一個能被消除。
注意像在圖14B中，該電晶體303及/或該電晶體304能夠在圖14A中被消除。
注意如圖14C所示，該電晶體305能被消除。以此方式，電晶體之數目能被減少。因此，布局面積中之減少、產出中之改善等可被達成。然而，此具體實施例不被限制於此範例。
注意像在圖14C中，該電晶體305能夠在圖14A及14B中被消除。
注意如圖15A所示，該電晶體302能被消除。以此方式，電晶體之數目能被減少。因此，布局面積中之減少、產出中之改善等可被達成。然而，此具體實施例不被限制於此範例。
注意像在圖15A中，該電晶體302能夠在圖14A至14C中被消除。
注意如圖15B所示，該電晶體301能被消除，以此方式，電晶體之數目能被減少。因此，布局面積中之減少、產出中之改善等可被達成。然而，此具體實施例不被限制於此範例。
注意像在圖15B中，該電晶體301能夠在圖14A至14C及圖15A中被消除。
注意如圖16A所示，該電晶體303能被以二極體303a取代，該二極體的一端子(亦被稱為一正電極)被連接至該節點A，且其另一端子(亦被稱為一負電極)係連接至該佈線115。另一選擇係，該電晶體304能被以二 極體304a取代，該二極體的一端子(亦被稱為一正電極)係連接至該佈線111，且其另一端子(亦被稱為一負電極)係連接至該佈線115。然而，此具體實施例不被限制於此範例。該電晶體303及該電晶體304之一能被以二極體取代。另一選擇係，該二極體303a及/或該二極體304a可被額外地提供。
注意像在圖16A中，該電晶體303能被以該二極體303a取代，其一端子係連接至該節點A，且其另一端子係連接至圖14A至14C及圖15A與15B中之佈線115。另一選擇係，該電晶體304能被以該二極體304a取代，其一端子係連接至該佈線111，且其另一端子係連接至該佈線115。另一選擇係，該二極體303a及/或該二極體304a可被額外地提供。
注意雖然未示出，於圖14A至14C、圖15A及15B、與圖16A中，該電晶體303之第一端子係連接至該佈線115，該電晶體303之第二端子係連接至該節點A，且該電晶體303之閘極係連接至該節點A，藉此該電晶體303可為二極體連接式。另一選擇係，該電晶體304之第一端子係連接至該佈線115，該電晶體304之第二端子係連接至該佈線111，且該電晶體304之閘極係連接至該佈線111，藉此該電晶體304可為二極體連接式。然而，此具體實施例不被限制於此範例。該電晶體303及該電晶體304之一可為二極體連接式。
注意如圖16B所示，該電晶體305能被以二極體 305a取代，其一端子(亦被稱為一正電極)係連接至該佈線111，且其另一端子(亦被稱為一負電極)係連接至該佈線113。然而，此具體實施例不被限制於此範例。該二極體305a可被額外地提供。
注意像在圖16B中，該電晶體305能被以該二極體305a取代，其一端子(亦被稱為一正電極)係連接至該佈線111，且其另一端子(亦被稱為一負電極)係連接至圖14A至14C、圖15A及15B、與圖16A中之佈線113。另一選擇係，該二極體305a可被額外地提供。
注意雖然未示出於圖14A至14C、圖15A及15B、與圖16A及16B中，該電晶體305之第一端子係連接至該佈線113，該電晶體305之第二端子係連接至該佈線111，且該電晶體305之閘極係連接至該佈線111，藉此該電晶體305可為二極體連接式。然而，此具體實施例不被限制於此範例。
注意如圖17A所示，該電晶體301之閘極可被連接至一佈線117。因此，該電路105可額外地包括一端子105g。此外，該佈線117係經過該端子105g連接至該電晶體301之閘極。該電壓V2係供給至該佈線117，且該佈線117可用作一電源線。然而，此具體實施例不被限制於此範例。該電晶體301之第一端子能被連接至該佈線117，且該電晶體301之閘極能被連接至該佈線114。另一選擇係，一於該時期T2中進入H位準之信號可被輸入至該佈線117，且該佈線117可用作一信號線。譬如，該 信號IN2可被輸入至該佈線117，且該佈線117能被連接至該佈線113。另一選擇係，異於上面者之各種信號、電壓、或電流可被輸入至該佈線117。
注意像在圖17A中，於圖14A至14C、圖15A及15B、與圖16A及16B中，該電晶體301之閘極或該電晶體301之第一端子能被連接至該佈線117。
注意如圖17B中所示，一電晶體306及一電晶體307可被額外地提供。譬如，於很多案例中，該電晶體306及該電晶體307具有與該等電晶體301至305相同之極性，且係n通道電晶體。該電晶體306之第一端子係連接至該佈線116，該電晶體306之第二端子係連接至該節點A，且該電晶體306之閘極係連接至一佈線118。該電晶體307之第一端子係連接至該佈線116，該電晶體307之第二端子係連接至該佈線111，且該電晶體307之閘極係連接至該佈線118。譬如，該信號IN5被輸入至該佈線118，且該佈線118可用作一信號線。當該電壓V1係藉由按照該佈線115之信號IN5或電位控制該佈線116及該節點A之導電狀態而供給至該節點A時，該電晶體306具有一控制時序之功能，並可用作一開關。當該電壓V1係藉由按照該佈線115之信號IN5或電位控制該佈線116及該佈線111之導電狀態而供給至該佈線111時，該電晶體307具有一控制時序之功能，並可用作一開關。譬如，該信號IN5於很多案例中用作一所有階段重置信號。然而，此具體實施例不被限制於此範例。該電晶體306及該電晶 體307之僅只一個可被額外地提供。
注意如圖17B中所示，該電晶體306及/或該電晶體307可被額外地提供於圖14A至14C、圖15A及15B、圖16A及16B、與圖17A中。該電晶體306之第一端子係連接至該佈線116，該電晶體306之第二端子係連接至該節點A，且該電晶體306之閘極係連接至一佈線118。該電晶體307之第一端子係連接至該佈線116，該電晶體307之第二端子係連接至該佈線111，且該電晶體307之閘極係連接至該佈線118。
注意如於圖17C所示，p通道電晶體能被用作該等電晶體301至305。特別是於p通道電晶體被用作具體實施例1中之電晶體101至103及具體實施例2中之電晶體201至204的案例中，p通道電晶體較佳地係用作該等電晶體301至305。電晶體301p、電晶體302p、電晶體303p、電晶體304p、及電晶體305p分別對應於該電晶體301、該電晶體302、該電晶體303、該電晶體304、及該電晶體305。
注意像在圖17C中，p通道電晶體可被用作圖14A至14C、圖15A及15B、圖16A及16B、與圖17A及17B中之電晶體301至305。
注意如上面所述，於此具體實施例中之電路105的結構可被應用至具體實施例1中所敘述之電路100中所包括的電路105。圖18A說明一案例之結構，在此圖12A中之電路105的一範例係譬如應用至圖1A中之電路100中所 包括的電路105。此外，圖18B說明一案例之結構，在此圖12A中之電路105的一範例係應用至圖1A中之電路100中所包括的電路105，且圖9A中之電路104的一範例係譬如應用至圖1A中之電路100中所包括的電路104。然而，此具體實施例不被限制於此等範例。圖12A、圖14A、圖14B、圖14C、圖15A、圖15B、圖16A、圖16B、圖17A、圖17B、或圖17C的案例中之電路105、或其一組合，可被用作圖1A、圖5A、圖5B、圖6A、圖6B、圖6C、圖7A、圖7B、或圖8A的案例中之電路100、或其一組合中所包括的電路105。
(具體實施例4)
於此具體實施例中，一移位暫存器之範例被敘述。在此具體實施例中之移位暫存器可包括具體實施例1至3中之半導體裝置。注意該移位暫存器能被稱為半導體裝置或閘極驅動器。注意在具體實施例1至3中所敘述之內容的敘述被省略。注意在具體實施例1至3中所敘述之內容可被與此具體實施例中所敘述之內容自由地組合。
首先，該移位暫存器的一範例係參考圖19敘述。移位暫存器400包括正反器401_1至401_N(N係一自然數)之複數正反器。
注意該等正反器401_1至401_N之每一個對應於具體實施例1至3中所敘述之半導體裝置。圖19中之一範例顯示圖1A中之半導體裝置被用作正反器401_1至401_N 之每一個的案例。然而，此具體實施例不被限制於此範例。當作該等正反器401_1至401_N，異於圖1A中之半導體裝置，具體實施例1至3中所敘述之半導體裝置或各種半導體裝置或電路能被使用。
其次，該移位暫存器之連接關係被敘述。該移位暫存器400係連接至佈線411_1至411_N、佈線412、佈線413、佈線414、及佈線415。此外，於該正反器401_i(i係1至N之任一個)中，該佈線111係連接至該佈線411_i，該佈線112係連接至該等佈線412及413之一，該佈線113係連接至該等佈線412及413之另一個，該佈線114係連接至該佈線411_i-1，該佈線115係連接至該佈線411_i+1，且該佈線116係連接至該佈線416。在此，於很多案例中，該佈線112及該佈線113在該奇數階段的正反器中所連接之佈線係在該偶數階段之正反器中顛倒。譬如，於該等奇數階段之正反器中，在該等佈線112被連接至該佈線412及該等佈線113被連接至該佈線413之案例中，該等佈線112被連接至該佈線413，且於很多案例中，該等佈線113係於該偶數階段之正反器中連接至該佈線412。在另一方面，於該奇數階段的正反器中之佈線112被連接至該佈線413，且於該奇數階段的正反器中之佈線113被連接至該佈線412的案例中，於很多案例中，在該等偶數階段的正反器中之佈線112被連接至該佈線412，且在該等偶數階段的正反器中之佈線113被連接至該佈線413。然而，此具體實施例不被限制於此範例。 異於上面者之各種連接關係可被使用。
於很多案例中，注意該正反器401_1中之佈線114係連接至該佈線414。此外，於很多案例中，該正反器401_N中之佈線115係連接至該佈線415。
注意該等佈線411_1至411_N之每一個對應於具體實施例1至3中所敘述之佈線111。該佈線412對應於具體實施例1至3中所敘述之佈線112或佈線113。該佈線413對應於具體實施例1至3中所敘述之佈線112或佈線113。該佈線414對應於具體實施例1至3中所敘述之佈線114。該佈線415對應於具體實施例1至3中所敘述之佈線115。該佈線416對應於具體實施例1至3中所敘述之佈線116。
其次，一輸入至該等佈線411_1至411_N、該佈線412、該佈線413、該佈線414、該佈線415、及該佈線416之每一個/或由它們輸出的信號或電壓之範例被敘述，譬如，信號GOUT_1至GOUT_N係分別由該等佈線411_1至411_N輸出。該等信號GOUT_1至GOUT_N分別係來自該等正反器401_1至401_N之輸出信號。此外，該等信號GOUT_1至GOUT_N之每一個對應於具體實施例1至3中所敘述之信號OUT，且每一個可用作一輸出信號、一選擇信號、一傳送信號、一開始信號、一重新設定信號、一閘極信號、或一掃描信號。譬如，一信號GCK係輸入至該佈線412。該信號GCK對應於具體實施例1至3中所敘述之信號IN1或信號IN2，並可用作一時脈信 號。譬如，一信號GCKB係輸入至該佈線413。該信號GCKB對應於具體實施例1至3中所敘述之信號IN1或信號IN2，並可用作一反向之時脈信號。譬如，一信號GSP係輸入至該佈線414。該信號GSP對應於具體實施例1至3中所敘述之信號IN3，並可用作一開始信號或一直立之同步信號。譬如，一信號GRE係輸入至該佈線415。該信號GRE對應於具體實施例1至3中所敘述之信號IN4，並可用作一重新設定信號。譬如，該電壓V1係輸入至該佈線416。然而，此具體實施例不被限制於此範例。異於上面者之各種信號、電流、或電壓可被輸入至該等佈線411_1至411_N、該佈線412、該佈線413、該佈線414、該佈線415、及/或該佈線416之每一個。譬如，諸如該電壓V1或該電壓V2之電壓能被供給至該佈線412、該佈線413、該佈線414、及/或該佈線415。另一選擇係，諸如該等信號GOUT_1至GOUT_N、該信號GCK、該信號GCKB、該信號GSP、或該信號GRE之信號可被輸入至該佈線416。另一選擇係，該等佈線411_1至411_N、該佈線412、該佈線413、該佈線414、該佈線415、及/或該佈線416可被製成進入一浮動狀態，而沒有一信號、電壓等之輸入。
注意該等佈線411_1至411_N之每一個可用作一信號線、一閘極線、一掃描線、或一輸出信號線。該佈線412可用作一信號線或一時脈信號線。該佈線413可用作一信號線或一時脈信號線。該佈線414可用作一信號線。該佈 線415可用作一信號線。該佈線416可用作一電源線或一接地線。然而，此具體實施例不被限制於此範例。該等佈線411_1至411_N、該佈線412、該佈線413、該佈線414、該佈線415、及/或該佈線416可用作各種異於上面者之佈線。譬如，於電壓係供給至該佈線412、該佈線413、該佈線414、及/或該佈線415之案例中，這些佈線可用作電源線。另一選擇係，於一信號係輸入至該佈線416之案例中，該佈線416可用作一信號線。
注意如上面所述，多相時脈信號或不平衡時脈信號可被輸入至該移位暫存器。
注意一信號、電壓等係由一電路420輸入至該佈線412、該佈線413、該佈線414、該佈線415、及該佈線416。該電路420具有藉由供給一信號、電壓等至該移位暫存器400來控制該移位暫存器400之功能，並可用作一控制電路、一控制器等。於此具體實施例中，譬如，該電路420分別供給該信號GCK、該信號GCKB、該信號GSP、該信號GRE、及該電壓V1至該佈線412、該佈線413、該佈線414、該佈線415、及該佈線416。然而，此具體實施例不被限制於此範例。該電路420不只可藉由供給一信號或電壓至該電路控制該移位暫存器400，同時也控制各種異於上面者之電路(例如一信號線驅動器電路、一掃描線驅動器電路、及/或一像素)。
注意電路420譬如包括一電路421及一電路422。該電路421具有一產生諸如正電源電壓、負電源電壓的電源 電壓、接地電壓、或參考電壓之功能，並可用作一電源電路或一調整器。該電路422具有產生諸如時脈信號、反向時脈信號、開始信號、重新設定信號、及/或視頻信號的各種信號之功能，且可用作一時序產生器。然而，此具體實施例不被限制於此範例。該電路420能包括異於該電路421及該電路422之各種電路或元件。譬如，該電路420能包括一振盪器、一位準移位電路、一反相器電路、一緩衝電路、一DA轉換器電路、一AD轉換器電路、一運算放大器、一移位暫存器、一查詢表、一線圈、一電晶體、一電容器、一電阻器、一分頻器、及/或類似者。
其次，圖19中之移位暫存器的操作在係參考圖20中之時序圖敘述。圖20係用於該移位暫存器之操作的敘述之時序圖的一範例。圖20顯示該信號GSP、該信號GRE、該信號GCK、該信號GCKB、該信號GOUT_1、該信號GOUT_i-1、該信號GOUT_i、該信號GOUT_i+1、及該信號GOUT_N之每一個的一範例。注意與具體實施例1至3中之半導體裝置相同的操作之敘述被省略。
該正反器401_i之操作被敘述。首先，該信號GOUT_1進入一H位準。然後，該正反器401_i開始一時期T1之操作，且該信號GOUT_i進入一L位準。在此之後，該信號GCK及該信號GCKB被反向。然後，該正反器401_i開始一時期T2之操作，且該信號GOUT_i進入一H位準。該信號GOUT_i被輸入至該正反器401_i-1當作一重新設定信號及輸入至該正反器401_i+1當作一開始 信號。因此，該正反器401_i-1開始一時期T3之操作，且該正反器401_i+1開始該時期T1之操作。在此之後，該信號GCK及該信號GCKB再次被反向。然後，該正反器401_i+1開始時期T2之操作，且該信號GOUT_i+1進入一H位準。該信號GOUT_i+1係輸入至該正反器401_i當作一重新設定信號。據此，既然該正反器401_i開始該時期T3之操作，該信號GOUT_i進入一L位準，在此之後，直至該信號GOUT_i-1再次進入該H位準，每一次該信號GCK及該信號GCKB被反向時，該正反器401_i交替地施行一時期T4及一時期T5之操作。
注意代替一來自該先前階段之正反器的輸出信號，信號GSP係由該電路420經過該佈線414輸入至該正反器401_1。因此，當該信號GSP進入一H位準時，該正反器401_1開始該時期T1之操作。
注意該信號GRE係由該電路420經過該佈線415輸入至該正反器401_N，代替一來自該下一階段之正反器的輸出信號。因此，當該信號GRE進入一H位準時，該正反器401_N開始該時期T3之操作。
該上文係在此具體實施例中之移位暫存器的操作之敘述。藉由使用具體實施例1至3中之半導體裝置，於此具體實施例中之移位暫存器能獲得一與該半導體裝置類似之優點。
注意如在具體實施例1至3中所敘述，該信號GCK及該信號GCKB間之關係可為不平衡的。譬如，如在圖 21A中之時序圖中所顯示，該信號GCK及該信號GCKB係於一H位準中之時期可為比該信號GCK及該信號GCKB係於一L位準中之時期較短。以此方式，縱使延遲或失真發生於該等信號GOUT_1至GOUT_N中，這些信號能被防止進入一H位準之時期。因此，於此具體實施例中之移位暫存器被用於一顯示裝置的案例中，一次複數列之選擇能被防止。然而，此具體實施例不被限制於此等範例。該信號GCK及/或該信號GCKB係於該H位準中之時期可為比該信號GCK及/或該信號GCKB係於該L位準中之時期較長。
注意，如在具體實施例1至3中所敘述，多相時脈信號可被使用。譬如，如在圖21B中之時序圖中所顯示，M相(M係一自然數)時脈信號能被使用。既然那樣，於一階段中之信號GOUT_1至GOUT_N係於一H位準中之時期能夠與在該先前階段及該下一階段中之信號GOUT_1至GOUT_N係於一H位準中之時期重疊。據此，於此具體實施例係應用至一顯示裝置之案例中，複數列可被同時選擇。因此，用於不同列中之像素的一視頻信號能被用作預先充電電壓。
注意於圖21B中，其較佳的是該M係少於或等於8。更較佳地係，M係少於或等於6。進一步較佳地係，M係少於或等於4。這是因為於該移位暫存器被用於一顯示裝置的掃描線驅動器電路之案例中，如果M之數目係太大，複數種視頻信號被寫入至一像素；然後，既然錯誤視 頻信號被寫入至該像素之時期變長，顯示品質在一些案例中惡化。
注意像在圖21B中，多相時脈信號能夠被使用在圖21A中之時序圖中。
注意佈線415及另一佈線(例如該佈線412、該佈線413、該佈線414、或該佈線416)能被集合成一佈線；亦即，佈線之數目能被減少。既然那樣，該佈線415被消除，且該正反器401_N中之佈線115能被連接至該佈線412、該佈線413、該佈線414、或該佈線416。於另一範例中，該佈線415可被消除。既然那樣，像在圖14B中，該正反器401_N中之電路105中所包括的電晶體303及該電晶體304能被消除。
注意視該等正反器401_1至401_N之結構而定，一佈線可被額外地提供。譬如，在像於圖17A或17B中需要一可用作該電壓V2之信號或一所有階段重新設定信號之案例中，一佈線可被額外地提供。此外，一信號、電壓等能由該電路420被供給至該額外地提供之佈線。
注意如圖22所示，電晶體431能被加至該等正反器401_1至401_N之每一個。該電晶體431較佳地係具有與該電晶體101相同之極性，且於很多案例中係一n通道電晶體。然而，此具體實施例不被限制於此範例。該電晶體431可為一p通道電晶體。
於該正反器401_i中，該電晶體431之第一端子係連接至該佈線112，該電晶體431之第二端子係連接至一佈 線417_i，且該電晶體431之閘極係連接至該節點A。再者，該正反器401_i中之佈線111係連接至該佈線411_i，該正反器401_i中之佈線112係連接至該佈線412及該佈線413之一，該正反器401_i中之佈線113係連接至該佈線412及該佈線413之另一個。該正反器401_i中之佈線114係連接至一佈線417_i-1。該正反器401_i中之佈線115係連接至該佈線411_i+1。該正反器401_i中之佈線116係連接至該佈線416。據此，甚至於諸如像素或閘極線之負載係連接至該等佈線411_1至411_N之案例中，在用於驅動該下一階段之正反器的傳送信號中不會發生失真、延遲等。因此，由於該移位暫存器之延遲的不利影響能被抑制。然而，此具體實施例不被限制於此範例，該佈線114可被連接至該佈線411_i-1。另一選擇係，該佈線115能被連接至一佈線417_i+1。另一選擇係，一用於將佈線417_1至417_N之電位維持為如V1的電晶體可被額外地提供。
注意於圖22中，該信號GCK及該信號GCKB可像在圖21A中為不平衡的。另一選擇係，像在圖21B中，多相時脈信號能被使用。
(具體實施例5)
於此具體實施例中，一顯示裝置之範例被敘述。
首先，一液晶顯示裝置之系統方塊的範例係參考圖23A敘述。該液晶顯示裝置包括一電路5361、一電路 5362、一電路5363_1、一電路5363_2、一像素部份5364、一電路5365、及一照明裝置5366。由該電路5362延伸之複數佈線5371及由該電路5363_1與該電路5363_2延伸之複數佈線5372被提供於該像素部份5364中。此外，包括顯示元件、諸如液晶元件之像素5367被提供於個別區域中之一矩陣中，在此該複數佈線5371及該複數佈線5372彼此相交。
該電路5361具有回應於一視頻信號5360供給一信號、電壓、電流等至該電路5362、該電路5363_1、該電路5363_2、及該電路5365之功能，且能用作一控制器、一控制電路、一時序產生器、一電源電路、一調整器等。於此具體實施例中，譬如，該電路5361供給一信號線驅動器電路開始信號(SSP)、一信號線驅動器電路時脈信號(SCK)、一反信號線驅動器電路時脈信號(SCKB)、視頻信號資料(DATA)、或一鎖定信號(LAT)至該電路5362。另一選擇係，譬如，該電路5361供給一掃描線驅動器電路開始信號(GSP)、一掃描線驅動器電路時脈信號(GCK)、或一反向掃描線驅動器電路時脈信號(GCKB)至該電路5363_1及該電路5363_2。另一選擇係，該電路5361供給一背光控制信號(BLC)至該電路5365。注意此具體實施例不被限制於此範例。該電路5361能供給各種信號、電壓、電流等至該電路5362、該電路5363_1、該電路5363_2、及該電路5365。
該電路5362具有回應於一由該電路5361所供給之信號(例如SSP、SCK、SCKB、DATA、或LAT)輸出視頻信號至該複數佈線5371之功能，且能用作一信號線驅動器電路。該電路5363_1及該電路5363_2之每一個具有回應於一由該電路5361所供給之信號(例如GSP、GCK、或GCKB)輸出掃描信號至該複數佈線5372之功能，且能用作一掃描線驅動器電路。回應於由該電路5361所供給之信號(BLC)，該電路5365具有一藉由控制被供給至該照明裝置5366的電力之數量、供給該電力至該照明裝置5366的時間等來控制該照明裝置5366之亮度(或平均亮度)的功能，並可用作一電源電路。
注意於視頻信號被輸入至該複數佈線5371之案例中，該複數佈線5371能用作信號線、視頻信號線、源極線等。於掃描信號被輸入至該複數佈線5372之案例中，該複數佈線5372能用作信號線、掃描線、閘極線等。注意此具體實施例的一範例不被限制於此等範例。
注意於相同信號係由該電路5361輸入至該電路5363_1及該電路5363_2之案例中，由該電路5363_1輸出至該複數佈線5372之掃描信號及由該電路5363_2輸出至該複數佈線5372之掃描信號於很多案例中具有大約相同之時序。因此，藉由該電路5363_1及該電路5363_2的驅動所造成之負載能被減少。據此，該顯示裝置可被製成為較大的。另一選擇係，該顯示裝置能具有較高之畫質。另一選擇係，既然該電路5363_1及該電路5363_2中所包 括之電晶體的通道寬度可被減少，一具有較狹窄之圖框的顯示裝置能被獲得。注意此具體實施例不被限制於此範例。該電路5361能供給不同的信號至該電路5363_1及該電路5363_2。
注意該電路5363_1及該電路5363_2之一能被消除。
注意一佈線、諸如一電容器線、一電源線、或一掃描線可被額外地提供於該像素部份5364中。然後，該電路5361可輸出一信號、電壓等至此一佈線。另一選擇係，一類似於該電路5363_1或該電路5363_2之電路可被額外地提供。該額外地提供之電路能輸出一信號、諸如一掃描信號至該額外提供之佈線。
注意像素5367能包括一發光元件、諸如一EL元件當作一顯示元件。於此案例中，如圖23B所說明，既然該顯示元件能夠發光，該電路5365及該照明裝置5366能被消除。此外，為了供給電力至該顯示元件，可用作電源線之複數佈線5373能被提供於該像素部份5364中。該電路5361能供給被稱為電壓(ANO)之電源電壓至該等佈線5373。該等佈線5373可按照色彩元素被分開地連接至該等像素或連接至所有該等像素。
注意圖23B說明一範例，其中該電路5361供給不同的信號至該電路5363_1及該電路5363_2。該電路5361供給一信號、諸如一掃描線驅動器電路開始信號(GSP1)、一掃描線驅動器電路時脈信號(GCK1)、或一反向掃描線驅動器電路時脈信號(GCKB1)至該電路 5363_1。此外，該電路5361供給一信號、諸如一掃描線驅動器電路開始信號(GSP2)、一掃描線驅動器電路時脈信號(GCK2)、或一反向掃描線驅動器電路時脈信號(GCKB2)至該電路5363_2。於此案例中，該電路5363_1能僅只掃描該複數佈線5372的奇數列中之佈線，且該電路5363_2能僅只掃描該複數佈線5372的偶數列中之佈線。如此，該電路5363_1及該電路5363_2之驅動頻率能被降低，以致電力消耗能被減少。另一選擇係，一階段之正反器能被配置的面積可被製成為較大的。因此，一顯示裝置能具有較高畫質。另一選擇係，一顯示裝置可被製成為較大的。注意此具體實施例不被限制於此範例。如於圖23A中，該電路5361能供給相同之信號至該電路5363_1及該電路5363_2。
注意如於圖23B中，該電路5361能供給不同的信號至圖23A中之電路5363_1及電路5363_2。
至今，一顯示裝置之系統方塊的範例被敘述。
其次，該等顯示裝置之結構的範例係參考圖24A至24E敘述。
於圖24A中，具有一輸出信號至該像素部份5364之功能的電路(例如該電路5362、該電路5363_1、及該電路5363_2)係形成在該相同基板5380上方當作該像素部份5364。此外，該電路5361係形成在一與該像素部份5364不同的基板上方。以此方式，既然外部零組件之數目係減少，成本中之減少能被達成。另一選擇係，既然輸 入至該基板5380的信號或電壓之數目係減少，該基板5380及該外部零組件間之連接數目能被減少。因此，可靠性中之改善、或產出中之增加能被達成。
注意於該電路係形成在一與該像素部份5364不同的基板上方之案例中，該基板能藉由TAB(帶狀自動化粘合)被安裝在一FPC(軟性印刷電路)上。另一選擇係，該基板能藉由COG(玻璃覆晶)被安裝在該相同基板5380上當作該像素部份5364。
注意於該電路係形成在一與該像素部份5364不同的基板上方之案例中，使用單晶半導體所形成之電晶體能形成在該基板上。因此，形成在該基板上方之電路能具有優點，諸如驅動頻率中之改善、驅動電壓中之改善、及輸出信號中之變動的抑制。
注意於很多案例中，一信號、電壓、電流等係由一外部電路經過一輸入端子5381輸入。
於圖24B中，具有低驅動頻率之電路(例如該電路5363_1及該電路5363_2)係形成在該相同基板5380上方當作該像素部份5364。此外，該電路5361及該電路5362係形成在一與該像素部份5364不同的基板上方。以此方式，既然形成在該基板5380上方之電路可為使用一具有低移動性之電晶體所形成，一非單晶半導體、一非晶質的半導體、一微晶質半導體、一有機半導體、一氧化物半導體等能被使用於該電晶體之半導體層。據此，該顯示裝置的尺寸中之增加、步驟數目中之減少、成本中之減少、產 出中之改善等能被達成。
注意如圖24C所說明，電路5362的一部份(一電路5362a)能形成在該相同基板5380上方當作該像素部份5364，且該電路5362之另一部份(一電路5362b)能形成在一與該像素部份5364不同的基板上方。於很多案例中，該電路5362a包括一電路，其能為使用一具有低移動性之電晶體(例如一移位暫存器、一選擇器、或一開關)所形成。此外，於很多案例中，該電路5362b包括一電路，其較佳地係使用一具有高移動性及於特性中很少變動之電晶體(例如一移位暫存器、一鎖存電路、一緩衝電路、一DA轉換器電路、或一AD轉換器電路)所形成。以此方式，如於圖24B中，非單晶半導體、非晶質的半導體、微晶質半導體、有機半導體、氧化物半導體等能被使用於該電晶體之半導體層。再者，外部零組件中之減少能被達成。
於圖24D中，具有一輸出信號至該像素部份5364之功能的電路(例如該電路5362、該電路5363_1、及該電路5363_2)、及一具有控制這些電路之功能的電路(例如該電路5361)係形成在一與該像素部份5364不同的基板上方。以此方式，既然該像素部份及其周邊電路能形成在不同的基板上方，產出中之改善能被達成。注意如於圖24D中，該電路5363_1及該電路5363_2能形成在一與圖24A至24C中之像素部份5364不同的基板上方。
於圖24E中，該電路5361的一部份(一電路 5361a)能形成在該相同基板5380上方當作該像素部份5364，且該電路5361之另一部份(一電路5361b)能形成在一與該像素部份5364不同的基板上方。於很多案例中，該電路5361a包括一電路，其能為使用一具有低移動性之電晶體(例如一開關、一選擇器、或一位準移位電路)所形成。此外，於很多案例中，該電路5361b包括一電路，其較佳地係使用一具有高移動性及很少變動之電晶體(例如一移位暫存器、一時序產生器、一振盪器、一調整器、或一類比緩衝器)所形成。
注意亦於圖24A至24D中，該電路5361a能形成在與該像素部份5364相同之基板上方，且該電路5361b能形成在一與該像素部份5364不同的基板上方。
該上文係此具體實施例中之顯示裝置的敘述。在具體實施例1至4中之半導體裝置或移位暫存器能被用作該電路5363_1及該電路5363_2之每一個。既然那樣，既然該電路5363_1、該電路5363_2、及該像素部份係形成在一基板上方，形成在該基板上方之所有該等電晶體可為n通道電晶體，或形成在該基板上方之所有該等電晶體可為p通道電晶體。據此，步驟數目中之減少、產出中之改善、可靠性中之改善、或成本中之減少能被達成。特別地是，如果所有該等電晶體係n通道電晶體，非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等能被使用於該電晶體之半導體層。據此，該顯示裝置的尺寸中之增加、成本中之減少、產出中之改善等能被達成。
注意特性的惡化、諸如在定限電壓中之增加或於移動性中之減少係在一電晶體中造成，其中一非單晶半導體、一微晶質半導體、一有機半導體、一氧化物半導體等於很多案例中被用作一半導體層。然而，既然具體實施例1至4中之半導體裝置或移位暫存器中的電晶體之特性的惡化能被抑制，一顯示裝置之壽命可被製成為較長。
注意如該電路5362的一部份，具體實施例1至4中之半導體裝置或該移位暫存器能被使用。譬如，該電路5362a可包括具體實施例1至4中之半導體裝置或該移位暫存器。
(具體實施例6)
於此具體實施例中，一信號線驅動器電路之範例將被敘述。注意該信號線驅動器電路能被稱為半導體裝置或信號產生電路。
該信號線驅動器電路的一範例係參考圖25A敘述。該信號線驅動器電路包括電路502_1至502_N(N係一自然數)、一電路500、及一電路501之複數電路。此外，該等電路502_1至502_N之每一個包括電晶體503_1至503_k(k係一自然數)之複數電晶體。該等電晶體503_1至503_k係n通道電晶體。然而，此具體實施例不被限制於此範例。該等電晶體503_1至503_k可為p通道電晶體或CMOS開關。
該信號線驅動器電路的連接關係將藉由使用該電路 502_1當作一範例被敘述。該等電晶體503_1至503_k之第一端子係連接至該佈線505_1。該等電晶體503_1至503_k之第二端子係分別連接至佈線S1至Sk。該等電晶體503_1至503_k之閘極係分別連接至佈線504_1至504_k。譬如，該電晶體503_1之第一端子係連接至該佈線505_1，該電晶體503_1之第二端子係連接至該佈線S1，且該電晶體503_1之閘極係連接至該佈線504_1。
該電路500具有經過該等佈線504_1至504_k供給一信號至該電路502_1至502_N之功能，並可用作一移位暫存器、一解碼器等。該信號於很多案例中係一數位信號，及可用作一選擇信號。此外，該等佈線504_1至504_k可用作信號線。
該電路501具有輸出一信號至該等電路502_1至502_N之功能，並可用作一視頻信號產生電路等。譬如，該電路501經過該佈線505_1供給該信號至該電路502_1。同時，該電路501經過該佈線505_2供給該信號至該電路502_2。該信號於很多案例中係一類比信號，及可用作一視頻信號。此外，該等佈線505_1至505_N可用作信號線。
該電路502_1至502_N之每一個具有選擇一將來自該電路501的輸出信號輸出至一佈線之功能，並可用作一選擇器電路。譬如，該電路502_1具有選擇佈線S1至Sk之一的功能，以將待由該電路501所輸出之信號輸出至該佈線505_1。
該等電晶體503_1至503_k具有按照來自該電路500之輸出信號控制該佈線505_1及該等佈線S1至Sk間之導電狀態的功能，且用作開關。
其次，圖25A所示之信號線驅動器電路的操作係參考圖25B中之時序圖敘述。圖25B顯示一輸入至該佈線504_1的信號514_1、一輸入至該佈線504_2的信號514_2、一輸入至該佈線504_k的信號514_k、一輸入至該佈線505_1的信號515_1、及一輸入至該佈線505_2的信號515_2之範例。
注意該信號線驅動器電路之操作時期對應於一顯示裝置中之閘極選擇時期。一閘極選擇時期係一時期，其中屬於一列之像素被選擇及一視頻信號能被寫入至該像素。
注意一閘極選擇時期被分成一時期T0及一時期T1至一時期Tk。該時期T0係一用以對屬於一被選擇之列的像素上之同時預先充電施加電壓之時期，且能被用作一預先充電時期。該等時期T1至Tk之每一個係一時期，其中一視頻信號被寫入至屬於該被選擇之列的像素，並可被用作一寫入時期。
注意為單純故，信號線驅動器電路之操作係藉由使用該電路502_1之操作當作一範例所敘述。
首先，於該時期T0期間，該電路500輸出一於H位準中之信號至該等佈線504_1至504_k。然後，該等電晶體503_1至503_k被開啟，藉此該佈線505_1及該等佈線S1至Sk被帶入導電。在那時候，該電路501供給預先充 電電壓Vp至該佈線505_1，以致該預先充電電壓Vp係分別經過該等電晶體503_1至503_k輸出至該等佈線S1至Sk。然後，該預先充電電壓Vp被寫入至屬於該被選擇之列的像素，藉此屬於該被選擇之列的像素被預先充電。
其次，於該時期T1期間，該電路500輸出一於H位準中之信號至該等佈線504_1。然後，該等電晶體503_1被開啟，藉此該佈線505_1及該佈線S1被帶入導電。然後，該佈線505_1及該等佈線S2至Sk被去除導電。在那時候，該電路501供給一信號資料(S1)至該佈線505_1，以致該信號資料(S1)係經過該等電晶體503_1輸出至該佈線S1。以此方式，該信號資料(S1)被寫入至屬於該被選擇之列的像素，而該等像素連接至該佈線S1。
其次，於該時期T2期間，該電路500輸出一於H位準中之信號至該等佈線504_2。然後，該等電晶體503_2被開啟，藉此該佈線505_2及該佈線S2被帶入導電。然後，該佈線505_1及該等佈線S1被去除導電，而該佈線505_1及該等佈線S3至Sk被保持不導電。在那時候，當該電路501輸出一信號資料(S2)至該佈線505_1時，該信號資料(S2)係經過該等電晶體503_2輸出至該佈線S2。以此方式，該信號資料(S2)被寫入至屬於該被選擇之列的像素，而該等像素連接至該佈線S2。
在此之後，既然該電路500連續地輸出於H位準中之信號至該等佈線504_1至504_k，直至該時期Tk之末 端，該電路500由該時期T3至該時期Tk連續地輸出於該H位準中之信號至該等佈線504_3至504_k，如於該時期T1及該時期T2中。因此，既然該等電晶體503_3至503_k連續地被開啟，該等電晶體503_1至503_k連續地被開啟。據此，一來自該電路501之信號輸出被連續地輸出至該等佈線S1至Sk。以此方式，該信號可被連續地寫入至屬於該被選擇之列的像素。
該上文係該信號線驅動器電路的一範例之敘述。既然此具體實施例中之信號線驅動器電路包括用作一選擇器之電路，信號或佈線之數目能被減少。另一選擇係，既然用於預先充電之電壓係在一視頻信號被寫入至該像素之前寫入至該像素(於時期T0期間)，該視頻信號之寫入時間能被縮短。據此，一顯示裝置的尺寸中之增加及該顯示裝置之較高解析度能被達成。然而，此具體實施例不被限制於此範例。消除該時期T0以致該像素不被預先充電係可接受的。
注意如果k之數目係太大，該像素之寫入時間被縮短，藉此於一些案例中，一視頻信號之寫入至該像素不會在該寫入時間中達成。據此，其較佳的是該k6。其更較佳的是該k3。其進一步較佳的是該k=2。
特別地是，於一像素之色彩元素被分成n(n係一自然數)之案例中，k=n可為能接受的。譬如，於一像素之色彩元素被分成紅色(R)、綠色(G)、及藍色(B)的案例中，其可為能接受的是k=3。既然那樣，一閘極選擇 時期被分成一時期T0、一時期T1、一時期T2、及一時期T3。然後，一視頻信號能分別於該時期T1、該時期T2、及該時期T3期間被寫入至紅色(R)之像素、綠色(G)之像素、及藍色(B)之像素。然而，此具體實施例不被限制於此範例。該時期T1、該時期T2、及該時期T3之順序可被適當地設定。
特別地是，於一像素被分成n(n係一自然數)個次像素之案例中，k=n可為能接受的。譬如，於該像素被分成二個次像素之案例中，k=2可為能接受的。既然那樣，一號閘極選擇時期被分成該時期T0、該時期T1、及該時期T2。然後，一視頻信號能於該時期T1期間被寫入至該二個次像素之一，且一視頻信號能在該時期T2期間被寫入至該二個次像素之另一個。
注意於很多案例中，既然該電路500及該等電路502_1至502_N之驅動頻率係低的，該電路500及該等電路502_1至502_N能形成在相同基板上方當作一像素部份。以此方式，既然在其上方形成該像素部份的基板及一外部電路間之連接數目能被減少，產出中之增加、可靠性中之改善等能被達成。再者，如圖24C所示，亦藉由在當作該像素部份的相同基板上方形成一掃描線驅動器電路，在其上方形成該像素部份的基板及該外部電路間之連接數目能被進一步減少。
注意具體實施例1至4中所敘述之半導體裝置或移位暫存器能被用作該電路500。既然那樣，該電路500中之 所有電晶體可為n通道電晶體，或該電路500中之所有該等電晶體可為p通道電晶體。據此，步驟數目中之減少、產出中之增加、或成本中之減少能被達成。
注意不只該電路500中所包括之所有該等電晶體，同時該等電路502_1至502_N中之所有電晶體可為n通道電晶體，或該等電路502_1至502_N中之所有電晶體可為p通道電晶體。因此，於該電路500及該電路502_1至502_N係形成在相同基板上方當作該像素部份之案例中，步驟數目中之減少、產出中之增加、或成本中之減少能被達成。特別地是，藉由使用n通道電晶體當作所有該等電晶體，非單晶半導體、非晶質的半導體、微晶質半導體、有機半導體、或氧化物半導體能被用作該等電晶體之半導體層。這是因為該電路500及該等電路502_1至502_N之驅動頻率於很多案例中係低的。
(具體實施例7)
於此具體實施例中，敘述一像素結構及一可被應用至液晶顯示裝置的像素之操作。
圖26A說明一像素之範例。一像素5420包括一電晶體5421、一液晶元件5422、及一電容器5423。該電晶體5421之第一端子係連接至一佈線5431，該電晶體5421之第二端子係連接至該液晶元件5422的一電極及該電容器5423的一電極，且該電晶體5421的一閘極係連接至一佈線5432。該液晶元件5422之另一電極係連接至一電極 5434，且該電容器5423之另一電極係連接至一佈線5433。
視頻信號可譬如被輸入至該佈線5431。譬如一掃描信號、一選擇信號、或一閘極信號可被輸入至該佈線5432。譬如一恆定之電壓能被供給至該佈線5433。譬如一恆定之電壓能被供給至該電極5434。然而，此具體實施例不被限制於此範例。一視頻信號之寫入時間能藉由供給預先充電電壓至該佈線5431被縮短。另一選擇係，施加至該液晶元件5422之電壓可被輸入至該佈線5433之信號所控制。另一選擇係，圖框反轉驅動能被一輸入至該電極5434之信號所達成。
注意佈線5431可用作一信號線、一視頻信號線、或一源極線。該佈線5432可用作一信號線、一掃描線、或一閘極線。該佈線5433可用作一電源線或一電容器線。該電極5434可用作一公共電極或一相對電極。然而，此具體實施例不被限制於此範例。於電壓係供給至該佈線5431及該佈線5432之案例中，這些佈線可用作電源線。另一選擇係，於一信號係輸入至該佈線5433之案例中，該佈線5433可用作一信號線。
當一視頻信號係藉由控制該佈線5431及該液晶元件5422的一電極間之導電狀態寫入至一像素時，該電晶體5421具有一控制時序之功能，並可用作一開關。藉由儲存該液晶元件5422的一電極及該佈線5433間之電位差，該電容器5423具有一將施加至該液晶元件5422的電壓保 持為一穩定值之功能，且用作一儲存電容器。然而，此具體實施例不被限制於此範例。
圖26B顯示一時序圖之範例，用於說明圖26A中之像素的操作。圖26B顯示一信號5442_j(j係一自然數)、一信號5442_j+1、一信號5441_i(i係一自然數)、一信號5441_i+1、及一電壓5442。此外，圖26B顯示第k個(k係一自然數)圖框及第(k+1)個圖框。注意該信號5442_j、該信號5442_j+1、該信號5441_i、該信號5441_i+1、及該電壓5442分別係至第j列中之佈線5432的信號輸入、至第(j+1)列中之佈線5432的信號輸入、至第i行中之佈線5431的信號輸入、至第(i+1)行中之佈線5431的信號輸入、及供給至該佈線5432的電壓之範例。
第j列及第i行中之像素5420的操作被敘述。當該信號5442_j進入一H位準時，該電晶體5421被開啟。據此，既然該第i行中之佈線5431與該液晶元件5422的一電極被帶入導電，該信號5441_j係經過該電晶體5421輸入至該液晶元件5422的一電極。然後，該電容器5423保持該液晶元件5422的一電極及該佈線5433間之電位差。因此，在此之後，施加至該液晶元件5422之電壓係恆定的，直至該信號5422_j再次進入該H位準。然後，該液晶元件5422表達對應於所施加之電壓的灰階。
注意圖26B顯示該案例的一範例，在此一正信號及一負信號係在每一個選擇時期交替地輸入至該佈線5431。 該正信號係其電位高於一參考值(例如該電極5434之電位)的一信號。該負信號係其電位係低於一參考值(例如該電極5434之電位)的一信號。然而，此具體實施例不被限制於此範例。具有相同極性之信號可於一畫面時期中被輸入至該佈線5431。
注意圖26B顯示該案例的一範例，在此該信號5441_i之極性與該信號5441_i+1之極性係彼此不同。然而，此具體實施例不被限制於此範例。該信號5441_i之極性與該信號5441_i+1之極性可為相同的。
注意圖26B顯示該案例的一範例，在此該信號5442_j係於一H位準中之時期及該信號5442_j+1係於一H位準中之時期不會互相重疊。然而，此具體實施例不被限制於此範例。如圖26C所示，該信號5442_j係於該H位準中之時期及該信號5442_j+1係於該H位準中之時期能互相重疊。既然那樣，相同極性之信號較佳地係於一畫面時期中供給至該佈線5431。以此方式，第(j+1)列中之像素可藉由使用寫入至該第j列中之像素的信號5441_j被預先充電。據此，一視頻信號至一像素之寫入時間能被縮短。因此，一高畫質顯示裝置能被獲得。另一選擇係，該顯示裝置的一顯示部份可被製成為大的。另一選擇係，既然相同極性之信號於一畫面時期中被輸入至該佈線5431，電力消耗能被減少。
注意藉由圖27A中之像素結構及圖26C中之時序圖的組合，點反轉驅動能被達成。於圖27A中之像素結構 中，一像素5420(i,j)係連接至一佈線5431_i。在另一方面，一像素5420(i,j+1)係連接至一佈線5431_i+1。換句話說，第i行中之像素係逐列交替地連接至該佈線5431_i及該佈線5431_i+1。以此方式，既然一正信號及一負信號被逐列交替地寫入至該第i行中之像素，點反轉驅動能被達成。然而，此具體實施例不被限制於此範例。在該第i行中每隔複數列(例如二列或三列)之像素可被交替地連接至該佈線5431_i及該佈線5431_i+1。
注意次像素結構能被用作該像素結構。圖27B及27C之每一個顯示一結構之案例，在此一像素被分成二個次像素。此外，圖27B顯示一被稱為1S+2G之次像素結構，且圖27C顯示一被稱為至2S+1G之次像素結構。次像素5420A及次像素5420B對應於該像素5420。電晶體5421A及電晶體5421B對應於該電晶體5421。一液晶元件5422A及一液晶元件5422B對應於該液晶元件5422。一電容器5423A及一電容器5423B對應於該電容器5423。一佈線5431A及一佈線5431B對應於該佈線5431。一佈線5432A及一佈線5432B對應於該佈線5432。
該上文係此具體實施例中之像素結構的敘述及該像素之驅動方法。藉由具體實施例1至6中所敘述，此具體實施例中之像素及該半導體裝置、該移位暫存器、該顯示裝置、及該信號線驅動器電路之任何一個的組合，各種優點能被獲得。譬如，於一次像素結構被採用於該像素之案例 中，用於驅動一顯示裝置所需要之信號的數目係增加。因此，閘極線或源極線之數目係增加。其結果是，於一些案例中，在其上方形成一像素部份的基板及一外部電路間之連接的數目係大幅地增加。然而，縱使閘極線之數目係增加，該掃描線驅動器電路可被形成在一基板上方，該像素部份係形成在該基板上方，如在具體實施例5中所敘述。因此，具有該次像素結構之像素能被使用，而不會大幅地增加在其上方形成該像素部份的基板及該外部電路間之連接的數目。另一選擇係，縱使源極線之數目係增加，具體實施例6中之信號線驅動器電路可被形成在一基板上方，該像素部份係形成在該基板上方。因此，具有該次像素結構之像素能被使用，而不會大幅地增加在其上方形成該像素部份的基板及該外部電路間之連接的數目。
另一選擇係，於一信號係輸入至一電容器線之案例中，於一些案例中，在其上方形成該像素部份的基板及該外部電路間之連接的數目係大幅地增加。用於該案例中，一信號能藉由使用具體實施例1至4中之半導體裝置及移位暫存器的任何一個被供給至該電容器線。此外，具體實施例1至4中之半導體裝置或移位暫存器可被形成在該基板上方，該像素部份係形成在該基板上方。因此，一信號可被輸入至該電容器線，而不會大幅地增加在其上方形成該像素部份的基板及該外部電路間之連接的數目。
另一選擇係，於採用交流電驅動之案例中，將視頻信號寫入至該像素之時間係短的。其結果是，在一些案例 中，造成用於將該視頻信號寫入至該像素之時間的不足。類似地，於具有該次像素結構之像素被使用之案例中，用於將該視頻信號寫入至該像素之時間係短的。其結果是，在一些案例中，造成用於將該視頻信號寫入至該像素之時間的不足。用於該案例，該視頻信號能藉由使用具體實施例6中之信號線驅動器電路被寫入至該像素。既然那樣，既然用於預先充電之電壓係在該視頻信號被寫入至該像素之前寫入至該像素，該視頻信號能在短時間內被寫入至該像素。另一選擇係，如圖21B所示，藉由一列被選擇之時期與一不同列被選擇的時期之重疊，一用於該不同列之視頻信號能被用作預先充電用之電壓。
(具體實施例8)
於此具體實施例中，一顯示裝置之橫截面結構的範例將參考圖29A至29C敘述。
圖29A說明一顯示裝置之俯視圖的範例。一驅動器電路5392及一像素部份5393係形成在一基板5391上方。該驅動器電路5392的一範例係一掃描線驅動器電路或一信號線驅動器電路。
圖29B說明圖29A之A-B橫截剖面的範例。圖29B說明一基板5400、一形成在該基板5400上方之傳導性層5401、一被形成以便覆蓋該傳導性層5401之絕緣層5402、一形成在該傳導性層5401及該絕緣層5402上方之半導體層5403a、一形成在該半導體層5403a上方之半導 體層5403b、一形成在該半導體層5403b及該絕緣層5402上方之傳導性層5404、一形成在該絕緣層5402及該傳導性層5404上方及具有一開口部份之絕緣層5405、一形成在該絕緣層5405上方及於該絕緣層5405中之開口部份中的傳導性層5406、一設在該絕緣層5405及該傳導性層5406上方之絕緣層5408、一形成在該絕緣層5405上方之液晶層5407、一形成在該液晶層5407及該絕緣層5408上方之傳導性層5409、與一提供在該傳導性層5409上方之基板5410。
該傳導性層5401可用作一閘極電極。該絕緣層5402可用作一閘極絕緣薄膜。該傳導性層5404可用作一佈線、一電晶體之電極、一電容器之電極等。該絕緣層5405可用作一層間薄膜或一平坦化薄膜。該傳導性層5406可用作一佈線、一像素電極、或一反射電極。該絕緣層5408可用作一密封材料。該傳導性層5409可用作一相對電極或一公共電極。
在此，寄生電容有時候被產生於該驅動器電路5392及該傳導性層5409之間。如此，一來自該驅動器電路5392之輸出信號或每一節點A之電位係失真或延遲，或電力消耗係增加。然而，當用作該密封材料之絕緣層5408係如圖29B所示形成在該驅動器電路5392上方時，該驅動器電路5392及該傳導性層5409之間所產生的寄生電容能被減少。這是因為該密封材料之介電常數通常係低於該液晶層之介電常數。據此，來自該驅動器電路5392 之輸出信號或每一節點A之電位的失真或延遲能被減少。另一選擇係，該驅動器電路5392之電力消耗能被減少。
注意如在圖29C所說明，可用作該密封材料之絕緣層5408能被形成在該驅動器電路5392的一部份上方。於此一案例中，該驅動器電路5392及該傳導性層5409之間所產生的寄生電容能被減少；如此，來自該驅動器電路5392之輸出信號的失真或延遲或每一節點A之電位的失真或延遲能被減少。注意此具體實施例不被限制於其上，且可用作該密封材料之絕緣層5408不形成在該驅動器電路5392上方係可接受的。
注意一顯示元件不被限制至一液晶元件，且各種顯示元件、諸如一EL元件或一電泳元件可被使用。
如上面，此體實施例敘述該顯示裝置之橫截面結構的一範例。此一結構能與具體實施例1至4中之半導體裝置或移位暫存器組合。譬如，當非單晶半導體、非晶質的半導體、微晶質半導體、有機半導體、氧化物半導體等被用於一電晶體之半導體層時，該電晶體之通道寬度通常係增加。然而，藉由減少如於此具體實施例中之驅動器電路的寄生電容，該電晶體之通道寬度能被減少。據此，該布局面積能被減少，以致該顯示裝置之圖框可被減少。另一選擇係，該顯示裝置之解析度能被增加。
(具體實施例9)
於此具體實施例中，電晶體之結構的範例係參考圖 30A、30B及30C敘述。
圖30A說明一上閘極電晶體之結構的範例。圖30B說明一下閘極電晶體之結構的範例。圖30C說明一使用半導體基板所形成的電晶體之結構的範例。
圖30A說明一基板5260；一形成在該基板5260上方之絕緣層5261；一半導體層5262，其係形成在該絕緣層5261上方，且係設有一區域5262a、一區域5262b、一區域5262c、一區域5262d、及一區域5262e；一絕緣層5263，其被形成，以便覆蓋該半導體層5262；一形成在該半導體層5262及該絕緣層5263上方之傳導性層5264；一絕緣層5265，其係形成在該絕緣層5263及該傳導性層5264上方，且係設有開口；一傳導性層5266，其係形成在該絕緣層5265上方及於該絕緣層5265中所形成之開口中；一絕緣層5267，其係形成在該傳導性層5266及該絕緣層5265上方，且係設有一開口；一傳導性層5268，其係形成在該絕緣層5267上方及於該絕緣層5267中所形成之開口中；一絕緣層5269，其係形成在該絕緣層5267及該傳導性層5268上方，且係設有該開口；一發光層5270，其係形成在該絕緣層5269上方及於該絕緣層5269中所形成之開口中；與一形成在該絕緣層5269及該發光層5270上方之傳導性層5271。
圖30B說明一基板5300；一形成該基板5300在上方之傳導性層5301；一絕緣層5302，其被形成，以便覆蓋該傳導性層5301；一形成在該傳導性層5301及該絕緣層 5302上方之半導體層5303a；一形成在該半導體層5303a上方之半導體層5303b；一形成在該半導體層5303b及該絕緣層5302上方之傳導性層5304；一絕緣層5305，其係形成在該絕緣層5302及該傳導性層5304上方，且係設有一開口；一傳導性層5306，其係形成在該絕緣層5305上方及於該絕緣層5305中所形成之開口中；一形成在該絕緣層5305及該傳導性層5306上方之液晶層5307；與一形成在該液晶層5307上方之傳導性層5308。
圖30C說明一半導體基板5352，其包括一區域5353及一區域5355；一形成在該半導體基板5352上方之絕緣層5356；一形成在該半導體基板5352上方之絕緣層5354；一形成在該絕緣層5356上方之傳導性層5357；一絕緣層5358，其係形成在該絕緣層5354、該絕緣層5356、及該傳導性層5357上方，且係設有開口；及一傳導性層5359，其係形成在該絕緣層5358上方及於該絕緣層5358中所形成之開口中。如此，一電晶體係形成於區域5350及區域5351之每一個中。
該絕緣層5261能用作一基膜。該絕緣層5354用作一元件絕緣層(例如一場效氧化膜)。該絕緣層5263、該絕緣層5302、及該絕緣層5356之每一個能用作一閘極絕緣薄膜。該傳導性層5264、該傳導性層5301、及該傳導性層5357之每一個能用作一閘極電極。該絕緣層5265、該絕緣層5267、該絕緣層5305、及該絕緣層5358之每一個能用作一層間薄膜或一平坦化薄膜。該傳導性層 5266、該傳導性層5304、及該傳導性層5359之每一個能用作一佈線、一電晶體之電極、一電容器之電極等。該傳導性層5268及該傳導性層5306之每一個能用作一像素電極、一反射電極等。該絕緣層5269能用作一隔膜。該傳導性層5271及該傳導性層5308之每一個能用作一相對電極、一公共電極等。
當作該基板5260及該基板5300之每一個，譬如能使用玻璃基板、石英基板、矽基板(或單晶基板)、SOI基板、塑膠基板、金屬基板、不銹鋼基板、一包括不銹鋼箔片之基板、鎢基板、一包括鎢箔片之基板、一撓性基板等。當作玻璃基板，譬如一鋇硼矽酸玻璃基板、一鋁硼矽酸玻璃基板等能被使用。用於撓性基板，譬如能使用一撓性合成樹脂，諸如以聚對苯二甲二乙酯(PET)、聚萘二甲酸乙二酯(PEN)及聚醚碸(PES)、或丙烯酸為典型的塑膠。另一選擇係，一附接薄膜(使用聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等所形成)、纖維材料之紙張、基底材料薄膜(使用聚酯、聚醯胺、無機蒸氣沈積薄膜、紙張等所形成)等能被使用。
當作該半導體基板5352，譬如，具有n型或p型傳導率之單晶矽基板能被使用。注意此具體實施例不被限制於此範例，且一類似於該基板5260之基板可被使用。譬如，該區域5353係一區域，在此一雜質被加至該半導體基板5352，且用作一井部。譬如，於該半導體基板5352具有p型傳導率之案例中，該區域5353具有n型傳導 率，且用作一n井。在另一方面，於該半導體基板5352具有n型傳導率之案例中，該區域5353具有p型傳導率，且用作一p井。譬如，該區域5355係一雜質被加至該半導體基板5352之區域，且用作一源極區域或一汲極區域。注意一LDD區域可被形成在該半導體基板5352中。
用於該絕緣層5261，譬如可使用一絕緣薄膜或一絕緣薄膜之分層結構，其包含氧或氮，諸如氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)(x>y)、或氮化矽氧化物(SiNxOy)(x>y)。於一案例之範例中，在此該絕緣薄膜5261具有二層結構，一氮化矽薄膜及一氧化矽薄膜能分別形成為第一絕緣薄膜及第二絕緣薄膜。於一案例之範例中，在此該絕緣薄膜5261具有三層結構，氧化矽薄膜、氮化矽薄膜、及氧化矽薄膜能分別形成為第一絕緣薄膜、第二絕緣薄膜、及第三絕緣薄膜。
譬如用於該半導體層5262、該半導體層5303a、及該半導體層5303b之每一個，非單晶半導體(例如非晶質的矽、多晶質矽、或微晶質矽)、單晶半導體、複合半導體、或氧化物半導體(例如ZnO、InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO、或AlZnSnO(AZTO))、有機半導體、碳奈米管等能被使用。
注意譬如，該區域5262a係一本質區域，在此一雜質不被加至該半導體層5262，且用作一通道區域。然而， 輕微數量之雜質可被加至該區域5262a。加至該區域5262a的雜質之濃度較佳地係低於被加至該區域5262b、該區域5262c、該區域5262d、或該區域5262e的雜質之濃度。該區域5262b及該區域5262d之每一個係一加入低濃度雜質之區域，且用作一LDD(微摻雜汲極)區域。注意該區域5262b及該區域5262d可被消除。該區域5262c及該區域5262e之每一個係一加入高濃度雜質之區域，且用作一源極區域或一汲極區域。
注意該半導體層5303b係一加入當作雜質元素之磷等的半導體層，且具有n型傳導率。
注意於氧化物半導體或複合半導體被用於該半導體層5303a之案例中，該半導體層5303b能被消除。
用於該絕緣層5263、該絕緣層5302、及該絕緣層5356之每一個，譬如一包含氧或氮之薄膜能被使用，諸如氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)(x>y)、氮化矽氧化物(SiNxOy)(x>y)、或其一層狀結構。
當作該傳導性層5264、該傳導性層5266、該傳導性層5268、該傳導性層5271、該傳導性層5301、該傳導性層5304、該傳導性層5306、該傳導性層5308、該傳導性層5357、與該傳導性層5359之每一個，譬如一具有單層結構或層狀結構等之傳導性薄膜可被使用。譬如，用於該傳導性薄膜，可使用一單層薄膜，其包含一選自以下群組之元素，該群組包括鋁(Al)、鉭(Ta)、鈦(Ti)、鉬 (Mo)、鎢(W)、釹(Nd)、鉻(Cr)、鎳(Ni)、鉑(Pt)、黃金(Au)、銀(Ag)、銅(Cu)、錳(Mn)、鈷(Co)、鈮(Nb)、矽(Si)、鐵(Fe)、鈀(Pd)、碳(C)、鈧(Sc)、鋅(Zn)、磷(P)、硼(B)、砷(As)、鎵(Ga)、銦(In)、錫(Sn)、氧(O)、鋯(Zr)、及鈰(Ce)；包含選自該上面群組的一或多個元素之化合物等。譬如，該化合物係一包含選自該上面群組的一或多個元素之合金(例如一合金材料，諸如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、包含氧化矽之銦錫氧化物(ITSO)、氧化鋅(ZnO)、氧化錫(SnO)、鎘錫氧化物(CTO)、鋁-釹(Al-Nd)、鋁-鎢(Al-W)、鋁-鋯(Al-Zr)、鋁-鈦(Al-Ti)、鋁-鈰(Al-Ce)、鎂-銀(Mg-Ag)、鉬-鈮(Mo-Nb)、鉬-鎢(Mo-W)、或鉬-鉭(Mo-Ta))；一包含氮及選自該上面群組的一或多個元素之化合物(例如一包含氮化鈦、氮化鉭、氮化鉬等之氮化物薄膜)；或一包含矽及選自該上面群組的一或多個元素之化合物(例如包含矽化鎢、矽化鈦、矽化鎳、鋁矽、或鉬矽之矽化物薄膜)；或該類似者等。另一選擇係，諸如碳奈米管、有機奈米管、無機奈米管、或金屬奈米管之奈米管材料能被使用。
注意矽(Si)能包含n型雜質(例如磷)或p型雜質(例如硼)。
注意於銅被用於該傳導性層之案例中，較佳地係使用一層狀結構，以便改善黏附力。
注意用於一與氧化物半導體或矽接觸之傳導性層中，較佳地係使用鉬或鈦。
注意藉由使用一包含用於該傳導性層的釹及鋁之合金材料，鋁不會輕易地造成凸塊。
注意於諸如矽的半導體材料被用於該傳導性層之案例中，諸如矽的半導體材料可被同時形成為一電晶體之半導體層。
注意既然ITO、IZO、ITSO、ZnO、Si、SnO、CTO、碳奈米管等具有透光性質，此一材料能被使用於一光線通過之部份，諸如一像素電極、一相對電極、或一公共電極。
注意藉由使用一包含低阻抗材料(例如鋁)之層狀結構，佈線阻抗能被降低。
注意藉由使用一層狀結構，在此一低熱阻抗材料(例如鋁)係介入於高熱阻抗材料(例如鉬、鈦、或釹)之間，該低熱阻抗材料之優點可被有效地利用，且一佈線、一電極等之熱阻抗能被增加。
注意其性質係藉由與不同材料反應所改變之材料能被介入於不與該不同材料輕易地反應的材料之間、或以該材料覆蓋。譬如，於ITO及鋁係彼此連接之案例中，鈦、鉬、或鉬之合金能被介入於ITO及鋁之間。譬如，於矽及鋁係彼此連接之案例中，鈦、鉬、或鉬之合金能被介入於矽及鋁之間。注意此一材料能被使用於一佈線、一電極、一傳導性層、一傳導性薄膜、一端子、一通孔、一插頭 等。
用於該絕緣層5265、該絕緣層5267、該絕緣層5269、該絕緣層5305、及該絕緣層5358之每一個，譬如一具有單層結構或層狀結構等之絕緣薄膜能被使用。譬如，當作該絕緣薄膜，可使用一包含氧或氮之絕緣薄膜，諸如氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)(x>y)、或氮化矽氧化物(SiNxOy)(x>y)；一包含碳之薄膜，諸如類鑽碳(DLC)；一有機材料，諸如矽氧烷樹脂、環氧基樹脂、聚醯亞胺、聚醯胺、聚乙烯苯酚、苯並環丁烯、或丙烯酸等。
用於該發光層5270，譬如一有機EL元件素、一無機EL元件素等能被使用。用於該有機EL元件素，譬如，一使用孔注入材料所形成之孔注入層的單層結構或層狀結構、一使用孔運送材料所形成之孔運送層、一使用發光材料所形成之發光層、一使用電子運送材料所形成之電子運送層、一使用電子注入材料所形成之電子注入層、或一在其中混合複數這些材料之層可被使用。
注意一用作對齊薄膜之絕緣層、一用作突出部份之絕緣層等可被形成在該絕緣層5305及該傳導性層5306上方。
注意用作一濾色片、一黑色矩陣、或一突出部份之絕緣層等可被形成在該傳導性層5308上方。用作一對齊薄膜之絕緣層可被形成在該傳導性層5308下方。
注意該絕緣層5269、該發光層5270、及該傳導性層 5271能夠在圖30A中之橫截面結構中被消除，且在圖30B中所說明之該液晶層5307及該傳導性層5308能形成在該絕緣層5267及該傳導性層5268上方。
注意該液晶層5307及該傳導性層5308可在圖30B中之橫截面結構中被消除，且在圖30A中所說明之該絕緣層5269、該發光層5270、及該傳導性層5271能形成在該絕緣層5305及該傳導性層5306上方。
注意於圖30C中之橫截面結構中，在圖30A中所說明之該絕緣層5269、該發光層5270、及該傳導性層5271能形成在該絕緣層5358及該傳導性層5359上方。另一選擇係，在圖30B中所說明之該液晶層5307及該傳導性層5308能形成在該絕緣層5267及該傳導性層5268上方。
該上文係此具體實施例中之電晶體的結構之一範例的敘述。此具體實施例中之電晶體可被應用至具體實施例1至8。特別地是，於非單晶半導體、微晶質半導體、有機半導體、氧化物半導體等係被用作圖30B中之半導體層的案例中，該電晶體在一些案例中惡化。然而，具體實施例1至8中之該半導體裝置、該移位暫存器、或該顯示裝置中的電晶體之惡化能被抑制，其係有利的。
(具體實施例10)
在此具體實施例中，移位暫存器之布局視圖(下文亦稱為一俯視圖)將被敘述。在此具體實施例中，譬如，具體實施例4中之移位暫存器的布局視圖將被敘述。注意除 了具體實施例4中之移位暫存器以外，在此具體實施例中所敘述之內容可被應用至具體實施例1至9中之該半導體裝置、該移位暫存器、或該顯示裝置。注意此具體實施例中之布局視圖係一範例，且此具體實施例係不限於此範例。
此具體實施例中之布局視圖係參考圖31及圖32敘述。圖31說明該移位暫存器的一部份之布局視圖的一範例。圖32譬如說明該正反器401_i之布局視圖。
圖31及圖32中所示電晶體、佈線、與類似者等之每一個包括傳導性層601、半導體層602、傳導性層603、傳導性層604、及接觸孔605。然而，此具體實施例不被限制於此範例。一不同的傳導性層、絕緣薄膜、或一不同的接觸孔可被新近地形成。譬如，一將該傳導性層601連接至該傳導性層603之接觸孔可被額外地提供。
該傳導性層601能包括一用作閘極電極或佈線的部份。該半導體層602能包括一用作該電晶體之半導體層的部份。該傳導性層603能包括一用作佈線或源極或汲極的部份。該傳導性層604能包括一用作透明電極、像素電極、或佈線的部份。該接觸孔605具有互相連接等傳導性層601及該傳導性層604或互相連接該傳導性層603及該傳導性層604之功能。
於圖31中之範例中，該佈線412包括一開口部份611，且該佈線413包括一開口部份612。以此方式，既然該佈線412及該佈線413包括該等開口部份，寄生電容 能被減少。另一選擇係，該電晶體由於靜電放電之故障能被抑制。然而，此具體實施例不被限制於此範例。如於該佈線416之案例中，該開口部份611或該開口部份612能被消除。另一選擇係，像在該佈線412或該佈線413之案例中，一開口部份可被提供用於該佈線416。
於圖31中之範例中，藉由該佈線412或該佈線413與一不同佈線之相交部份的一部份中之開口部份的製備，該佈線之交越電容能被減少。據此，一信號的雜訊中之減少或延遲或失真中之減少能被達成。
於圖31中之範例中，該傳導性層604係形成在該傳導性層603的一包括該佈線416之部份上方。此外，該傳導性層604係經過該接觸孔605連接至該傳導性層603。以此方式，既然佈線阻抗可被製成為低的，一信號的電壓下降之抑制或延遲或失真中之減少能被達成。然而，此具體實施例不被限制於此範例。該傳導性層604及該接觸孔605能被消除。另一選擇係，像在該佈線416之案例中，該傳導性層604能形成在該傳導性層603之包括該佈線412或該佈線413的部份上方，以致該傳導性層604能被連接至該傳導性層603。
在此，於圖31中之範例中，該佈線412之寬度、該佈線413之寬度、及該佈線416之寬度被分別稱為佈線寬度621、佈線寬度622、及寬度623。然後，該開口部份611之寬度、該開口部份611之長度、該開口部份612之寬度、該開口部份612之長度被分別稱為寬度624、長度 625、寬度626、及長度627。
注意於很多案例中，被輸入至該佈線412及該佈線413之信號係彼此反向之信號。因此，較佳地係設定該佈線412之佈線阻抗或寄生電容，以便大約是等於該佈線413之佈線阻抗或寄生電容。據此，該佈線412較佳地係包括其寬度係大約等於該佈線寬度622的一部份。另一選擇係，該開口部份611較佳地係包括其寬度大約等於該開口部份612的寬度626之一部份、或其長度大約等於該開口部份612之長度627的一部份。然而，此具體實施例不被限制於此範例。該佈線寬度621、該佈線寬度622、該開口部份611之寬度624、該開口部份611之長度625、或該開口部份612之長度627能具有各種值。譬如，當該佈線412及一不同佈線的交越電容係高於該佈線413及一不同佈線之交越電容時，輸入至該佈線412及該佈線413之信號的延遲或失真可藉由減少該佈線412之佈線阻抗被製成為大約相同的。因此，該佈線412能包括一比該佈線寬度622更寬之部份。另一選擇係，該開口部份611能包括一比該開口部份612的寬度626較狹窄之部份。另一選擇係，該開口部份611能包括一比該開口部份612的長度627較短之部份。在另一方面，當該佈線412及一不同的佈線之交越電容係低於該佈線413及一不同佈線之交越電容時，該佈線412能包括一比該佈線寬度622較狹窄之部份。另一選擇係，該開口部份611能包括一比該開口部份612的寬度626更寬之部份。另一選擇係，該開口部份 611可包括一比該開口部份612之長度627較長的部份。
於該佈線416不包括該開口部份之案例中，該佈線416較佳地係包括一比該佈線寬度621或該佈線寬度622較狹窄之部份。這是因為該佈線416不包括一開口部份，且該佈線416之佈線阻抗係低的。然而，此具體實施例不被限制於此範例。該佈線416能包括一比該佈線寬度621或該佈線寬度622較狹窄之部份。
於圖32中之範例中，於該電晶體101、該電晶體102、該電晶體103、該電晶體201、該電晶體202、該電晶體203、該電晶體204、該電晶體301、該電晶體302、該電晶體303、該電晶體304、及/或該電晶體305中，該等第二端子之傳導性層601及傳導性層603彼此重疊的面積較佳地係小於該等第一端子之傳導性層601及傳導性層603彼此重疊的面積。以此方式，該電晶體101之閘極或該佈線401_i的雜訊中之減少能被達成。另一選擇係，既然該第二端子上之電場的集中度能被抑制，該電晶體之惡化或該電晶體之故障能被抑制。
該上文係該移位暫存器之布局視圖的一範例之敘述。然而，如上面所述，此具體實施例之布局視圖係一範例，且此具體實施例不被限制於此範例。
注意半導體層602能被提供用於一部份，其中該傳導性層601及該傳導性層603互相重疊。據此，該傳導性層601及該傳導性層603間之寄生電容能被減少，藉此雜訊中之減少能被達成。因為一類似成因，該半導體層602或 該傳導性層603能被提供用於一部份，其中該傳導性層601及該傳導性層604互相重疊。
注意傳導性層604能被形成在該傳導性層601的一部份上方，且能經過該接觸孔605被連接至該傳導性層601。據此，佈線阻抗能被減少。另一選擇係，該傳導性層603及該傳導性層604能被形成在該傳導性層601的一部份上方，以致該傳導性層601係經過該接觸孔605連接至該傳導性層604，且該傳導性層603可經過不同的接觸孔605被連接至該傳導性層604。以此方式，該佈線阻抗可被進一步減少。
注意該傳導性層604能形成在該傳導性層603的一部份上方，以致該傳導性層603能經過該接觸孔605被連接至該傳導性層604。以此方式，佈線阻抗能被減少。
注意該傳導性層601或該傳導性層603能被形成在該傳導性層604的一部份之下，以致該傳導性層604能經過該接觸孔605被連接至該傳導性層601或該傳導性層603。以此方式，佈線阻抗可被減少。
注意如在具體實施例1中所敘述，該電晶體101的閘極及第二端子間之寄生電容可為高於該電晶體101的閘極及第一端子間之寄生電容。如在圖32中所示，可用作該電晶體101之第一電極的傳導性層603之寬度被稱為寬度631，且可用作該電晶體101之第二電極的傳導性層603之寬度被稱為寬度632。此外，該寬度631可為大於該寬度632。以此方式，如在具體實施例1中所敘述，該電晶 體101的閘極及第二端子間之寄生電容可為高於該電晶體101的閘極及第一端子間之寄生電容。然而，此具體實施例不被限制於此範例。
(具體實施例11)
於此具體實施例中，電子裝置之範例被敘述。
圖33A至33H及圖34A至34D說明電子裝置。這些電子裝置可包括一外殼5000、一顯示部份5001、一喇叭5003、一LED燈5004、操作鍵5005(包括電源開關或操作開關)、一連接端子5006、一感測器5007(一具有測量力量、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流率、溼氣、斜度、振動、氣味、或紅外線之功能的感測器)、一麥克風5008與類似者等。
圖33A說明一移動電腦，除了上面之物件以外，其能包括一開關5009、一紅外線埠5010與類似者等。圖33B說明一設有記憶體媒體(例如DVD再生裝置)之手提式影像複製裝置，除了上面之物件以外，其可包括第二顯示部份5002、一記憶體媒體讀取部份5011與類似者等。圖33C說明一護目鏡型顯示器，除了上面之物件以外，其可包括該第二顯示部份5002、一支撐部份5012、一耳機5013與類似者等。圖33D說明一手提式遊戲機，除了上面之物件以外，其能包括該記憶體媒體讀取部份5011與 類似者等。圖33E說明一投影機，除了上面之物件以外，其能包括一光源5033、一投影機透鏡5034與類似者等。圖33F說明一手提式遊戲機，除了上面之物件以外，其能包括該第二顯示部份5002、該記憶體媒體讀取部份5011與類似者等。圖33G說明一電視接收器，除了上面之物件以外，其能包括一調諧器、一影像處理部份與類似者等。圖33H說明一手提式電視接收器，除了上面之物件以外，其能包括一能夠傳送及接收信號之充電器5017與類似者等。圖34A說明一顯示器，除了上面之物件以外，其能包括一支撐基座5018與類似者等。圖34B說明一照相機，除了上面之物件以外，其能包括一外部連接埠5019、一快門按鈕5015、一影像接收部份5016與類似者等。圖34C說明一電腦，除了上面之物件以外，其能包括一指向裝置5020、該外部連接埠5019、讀取器/撰寫器5021與類似者等。圖34D說明一行動電話，除了上面之物件以外，其能包括一天線5014、用於行動電話與行動端子之一區段局部收訊服務之調諧器與類似者等。
圖33A至33H及圖34A至34D所說明之電子裝置可具有各種功能，譬如，在一顯示部份上顯示很多資訊(例如一靜止影像、一動態影像、及一文字影像)之功能；一觸控面板功能；一顯示日曆、日期、時間與類似者等之功能；一以很多軟體(程式)控制處理之功能；一無線通訊功能；一以無線通訊功能被連接至各種電腦網路之功能；一以無線通訊功能傳送及接收很多資料之功能；及一讀取 儲存於記憶體媒體中之程式或資料及在一顯示部份上顯示該程式或資料的功能。再者，包括複數顯示部份之電子裝置能具有主要在一顯示部份上顯示影像資訊之功能，而在另一顯示部份上顯示文字資訊；一藉由顯示影像來顯示三維影像之功能，在此於複數顯示部份等上考慮視差。再者，包括一影像接收部份之電子裝置能具有一拍攝靜止影像之功能、一拍攝動態影像之功能、一自動地或手動地校正所拍攝之影像的功能、一將所拍攝之影像儲存於記憶體媒體(外部記憶體媒體或併入該照相機中之記憶體媒體)中之功能、一在該顯示部份上顯示所拍攝之影像的功能等。注意能被提供用於圖33A至33H及圖34A至34D所說明之電子裝置的功能不被限制於它們，且該等電子裝置能具有各種功能。
在此具體實施例中所敘述之電子裝置的每一個包括一顯示部份，用於顯示數種資訊。藉由此具體實施例中之電子裝置及具體實施例1至9中之該半導體裝置、該移位暫存器、或該顯示裝置的組合，改善之可靠性、改善之產出、成本減少、一大的顯示部份、一具有高畫質之顯示部份等能被達成。
其次，半導體裝置之應用被敘述。
圖34E說明一範例，其中半導體裝置被併入在一建築結構中。圖34E說明一外殼5022、一顯示部份5023、一作為操作部份之遠程控制器5024、一喇叭5025與類似者等。該半導體裝置如一壁掛式被併入在該建築結構中，且 能被提供而不需要一大空間。
圖34F說明另一範例，其中半導體裝置被併入在一建築結構中。一顯示面板5026被併入在一預製的浴器5027中，以致一沐浴者能觀看該顯示面板5026。
注意雖然此具體實施例敘述該壁面及該預製的浴器被作為該等建築結構之範例，此具體實施例不被限制於它們。該半導體裝置能被提供於各種建築結構中。
其次，半導體裝置被併入運動物件中之範例被敘述。
圖34G說明一範例，其中半導體裝置被併入在一汽車中。一顯示面板5028被併入在該汽車之汽車本體5029中，且能顯示有關該汽車之操作的資訊或一經要求由該汽車內側或外面所輸入之資訊。注意該顯示面板5028可具有一導航功能。
圖34H說明一範例，其中半導體裝置被併入在一客機中。當一顯示面板5031被提供用於該客機座位上方之天花板5030時，圖34H說明一用法圖案。該顯示面板5031經過一鉸鏈部份5032被併入在該天花板5030中，且一乘客能藉由該鉸鏈部份5032之伸展觀看該顯示面板5031。該顯示面板5031具有一藉由該乘客的操作顯示資訊之功能。
注意於此具體實施例中，雖然汽車及飛機之本體被說明當作運動物件之範例，此具體實施例不被限制於它們。該半導體裝置能被提供用於各種物件，諸如二輪式車輛、四輪式車輛(包括汽車、巴士、與類似者等)、火車(包 括單軌、鐵道、與類似者等)、及船。
此申請案係基於2009年1月16日在日本專利局提出之日本專利申請案序號第2009-007419號，其整個內容係以引用的方式併入本文中。
100‧‧‧電路
101‧‧‧電晶體
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧電路
104a‧‧‧端子
104b‧‧‧端子
104c‧‧‧端子
104d‧‧‧端子
105‧‧‧電路
105a‧‧‧端子
105b‧‧‧端子
105c‧‧‧端子
105d‧‧‧端子
105e‧‧‧端子
105f‧‧‧端子
111‧‧‧佈線
112‧‧‧佈線
113‧‧‧佈線
114‧‧‧佈線
115‧‧‧佈線
116‧‧‧佈線
A、B‧‧‧節點

Claims (11)

  1. 一種半導體裝置，包括：一移位暫存器，該移位暫存器包括：一第一佈線；及一第二佈線；其中該第一佈線可供給一電位，其中該第二佈線可供給一信號，其中該第二佈線具有一開口部份，其中該第一佈線具有一第一寬度，其中該第二佈線具有一第二寬度，且其中該第一寬度係小於該第二寬度。
  2. 如申請專利範圍第1項之半導體裝置，其中該移位暫存器包含一第一電晶體及一第二電晶體，其中該第一電晶體之源極與汲極之一者係電連接至該第一佈線，其中該第一電晶體之源極與汲極之另一者係電連接至一像素，其中該第二電晶體之源極與汲極之一者係電連接至該第二佈線，且其中該第二電晶體之源極與汲極之另一者係電連接至該像素。
  3. 如申請專利範圍第2項之半導體裝置，其中該第一電晶體及該第二電晶體之極性相同。
  4. 如申請專利範圍第2項之半導體裝置，其中該第一 電晶體及該第二電晶體之各者包含有包含氧化物半導體的半導體層，該半導體層包含通道區域。
  5. 一種半導體裝置，包括：一移位暫存器，該移位暫存器包括：一第一佈線；一第二佈線；及一第三佈線；其中該第一佈線可供給一電位，其中該第二佈線可供給一第一信號，其中該第三佈線可供給一第二信號，其中該第二佈線具有一第一開口部份，其中該第三佈線具有一第二開口部份，其中該第一佈線具有一第一寬度，其中該第二佈線具有一第二寬度，其中該第三佈線具有一第三寬度，其中該第一寬度係小於該第二寬度，且其中該第一寬度係小於該第三寬度。
  6. 如申請專利範圍第5項之半導體裝置，其中該第一開口部份具有一第四寬度，其中該第二開口部份具有一第五寬度，且其中該第四寬度係略等於該第五寬度。
  7. 如申請專利範圍第5項之半導體裝置，其中在該第一開口部份之縱向方向中的長度係略等於在該第二開口部份之縱向方向中的長度。
  8. 如申請專利範圍第5項之半導體裝置，其中該第二寬度係略等於該第三寬度。
  9. 如申請專利範圍第5項之半導體裝置，其中該移位暫存器包含一第一電晶體及一第二電晶體，其中該第一電晶體之源極與汲極之一者係電連接至該第一佈線，其中該第一電晶體之源極與汲極之另一者係電連接至一像素，其中該第二電晶體之源極與汲極之一者係電連接至該第二佈線，且其中該第二電晶體之源極與汲極之另一者係電連接至該像素。
  10. 如申請專利範圍第9項之半導體裝置，其中該第一電晶體及該第二電晶體之極性相同。
  11. 如申請專利範圍第9項之半導體裝置，其中該第一電晶體及該第二電晶體之各者包含有包含氧化物半導體的半導體層，該半導體層包含通道區域。
TW103118795A 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置 TWI525603B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009007419 2009-01-16

Publications (2)

Publication Number Publication Date
TW201435853A TW201435853A (zh) 2014-09-16
TWI525603B true TWI525603B (zh) 2016-03-11

Family

ID=42336536

Family Applications (10)

Application Number Title Priority Date Filing Date
TW106121117A TWI628649B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW111150949A TW202318392A (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW103118795A TWI525603B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW107112139A TWI664619B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW105133890A TWI604430B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW104144464A TWI567723B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW109134758A TWI792068B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW108121453A TWI755606B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW108107880A TWI666626B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW098145497A TWI485687B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106121117A TWI628649B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW111150949A TW202318392A (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW107112139A TWI664619B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW105133890A TWI604430B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW104144464A TWI567723B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW109134758A TWI792068B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW108121453A TWI755606B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW108107880A TWI666626B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置
TW098145497A TWI485687B (zh) 2009-01-16 2009-12-29 液晶顯示裝置及其電子裝置

Country Status (4)

Country Link
US (9) US8363000B2 (zh)
JP (16) JP5634070B2 (zh)
KR (15) KR101651855B1 (zh)
TW (10) TWI628649B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628649B (zh) 2009-01-16 2018-07-01 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102435377B1 (ko) * 2009-06-30 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8854220B1 (en) * 2010-08-30 2014-10-07 Exelis, Inc. Indicating desiccant in night vision goggles
CN102448264A (zh) * 2010-10-14 2012-05-09 鸿富锦精密工业（深圳）有限公司 光致发光薄膜、壳体及壳体的制作方法
KR101725208B1 (ko) * 2010-10-26 2017-04-10 엘지디스플레이 주식회사 인버터
US9466618B2 (en) 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
JP2012243971A (ja) * 2011-05-20 2012-12-10 Sony Corp ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器
TWI455104B (zh) * 2011-08-15 2014-10-01 Innolux Corp 藍相液晶顯示裝置及其驅動方法
JP5870546B2 (ja) 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
TWI527007B (zh) * 2011-11-25 2016-03-21 元太科技工業股份有限公司 驅動電路
US9159288B2 (en) * 2012-03-09 2015-10-13 Apple Inc. Gate line driver circuit for display element array
SG11201406630YA (en) * 2012-04-20 2015-01-29 Sharp Kk Display device
JP5866439B2 (ja) * 2012-05-16 2016-02-17 シャープ株式会社 液晶ディスプレイ
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
TWI514364B (zh) * 2014-03-28 2015-12-21 Au Optronics Corp 液晶顯示面板之液晶畫素電路及其驅動方法
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
KR102354974B1 (ko) * 2015-06-22 2022-01-25 삼성디스플레이 주식회사 표시장치
KR20180062282A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 표시 장치용 발광 제어부 및 이를 적용한 유기 발광 표시 장치
US10866471B2 (en) * 2017-02-23 2020-12-15 Sharp Kabushiki Kaisha Drive circuit, matrix substrate, and display device
WO2018159395A1 (ja) * 2017-02-28 2018-09-07 シャープ株式会社 配線基板及び表示装置
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN108761933B (zh) * 2018-05-28 2021-07-27 武汉华星光电技术有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN209015701U (zh) * 2018-10-25 2019-06-21 惠科股份有限公司 显示面板的电源电压控制电路及显示装置
DE102019106527A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum betrieb einer optischen anzeigevorrichtung und optische anzeigevorrichtung
KR20220055510A (ko) 2020-10-26 2022-05-04 삼성디스플레이 주식회사 표시 장치
CN114488592A (zh) * 2020-11-11 2022-05-13 昆山科技大学 液晶玻璃板调变电路

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US5229644A (en) 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5166085A (en) 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
GB2212659A (en) * 1987-11-20 1989-07-26 Philips Electronic Associated Multi-level circuit cross-overs
JPH04221830A (ja) * 1990-12-25 1992-08-12 Mitsubishi Electric Corp 信号分配用配線
JPH0590427A (ja) * 1991-09-25 1993-04-09 Mitsubishi Electric Corp 半導体集積回路装置
JPH0613376A (ja) * 1992-06-29 1994-01-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP3120200B2 (ja) 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
US5610414A (en) 1993-07-28 1997-03-11 Sharp Kabushiki Kaisha Semiconductor device
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
US7298447B1 (en) 1996-06-25 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel
JP3640224B2 (ja) 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
GB9825314D0 (en) * 1998-11-20 1999-01-13 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP3809750B2 (ja) * 1999-12-02 2006-08-16 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4396031B2 (ja) 2000-12-26 2010-01-13 カシオ計算機株式会社 表示パネル及び基板結合方法
TW525139B (en) * 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
TW564430B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Shift register and method of driving the same
JP4831895B2 (ja) * 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4397555B2 (ja) 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR100438785B1 (ko) * 2002-02-23 2004-07-05 삼성전자주식회사 슬루 레이트 (ｓｌｅｗ ｒａｔｅ)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법
KR100902068B1 (ko) * 2002-12-30 2009-06-09 삼성전자주식회사 게이트 구동회로 및 이를 갖는 액정표시장치
TWI293444B (en) * 2002-04-08 2008-02-11 Samsung Electronics Co Ltd Liquid crystal display device
AU2003214699A1 (en) 2002-04-08 2003-10-27 Samsung Electronics Co., Ltd. Liquid crystal display device
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
TWI298478B (en) 2002-06-15 2008-07-01 Samsung Electronics Co Ltd Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100574363B1 (ko) * 2002-12-04 2006-04-27 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 쉬프트 레지스터
KR100917009B1 (ko) 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR100918180B1 (ko) 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
KR20040097503A (ko) * 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
TWI220051B (en) 2003-05-22 2004-08-01 Au Optronics Corp Shift register circuit
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
TWI277934B (en) 2003-10-28 2007-04-01 Novatek Microelectronics Corp Liquid crystal display panel and driving circuit thereof
JP2005134780A (ja) 2003-10-31 2005-05-26 Mitsubishi Electric Corp シフトレジスタおよびそれを備える表示装置
KR100583318B1 (ko) 2003-12-17 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 구동장치 및 방법
KR20050079718A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 시프트 레지스터와 이를 갖는 표시 장치
JP2005251348A (ja) * 2004-03-08 2005-09-15 Casio Comput Co Ltd シフトレジスタ回路及びその駆動制御方法
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR20050109222A (ko) * 2004-05-14 2005-11-17 삼성전자주식회사 수리 수단을 구비하는 표시 장치
KR101010509B1 (ko) 2004-05-31 2011-01-21 엘지디스플레이 주식회사 구동 회로가 내장된 액정 표시 패널
KR101026807B1 (ko) 2004-06-09 2011-04-04 삼성전자주식회사 표시 장치용 구동 장치 및 표시판
KR101016291B1 (ko) * 2004-06-30 2011-02-22 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US8605027B2 (en) * 2004-06-30 2013-12-10 Samsung Display Co., Ltd. Shift register, display device having the same and method of driving the same
TWI382264B (zh) 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
WO2006070597A1 (ja) * 2004-12-28 2006-07-06 Sharp Kabushiki Kaisha 表示パネルの配線形状パターン
KR101110133B1 (ko) 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR101246023B1 (ko) 2005-01-06 2013-03-26 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
JP4993544B2 (ja) * 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
KR101107714B1 (ko) * 2005-04-22 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법
KR101143004B1 (ko) 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
WO2007013009A2 (en) * 2005-07-25 2007-02-01 Koninklijke Philips Electronics N.V. Thin film circuits having transistors comprising a light shield
KR20070017600A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 표시장치
TWI316219B (en) 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register
TWI320564B (en) 2005-08-25 2010-02-11 Au Optronics Corp A shift register driving method
KR100658284B1 (ko) * 2005-09-30 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
JP5291874B2 (ja) 2005-10-18 2013-09-18 株式会社半導体エネルギー研究所 半導体装置、シフトレジスタ、表示装置
KR101232152B1 (ko) * 2005-12-20 2013-02-12 엘지디스플레이 주식회사 게이트 구동회로 및 이의 구동방법
JP4647484B2 (ja) * 2005-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5164383B2 (ja) * 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
WO2007080813A1 (en) 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
KR20070082414A (ko) * 2006-02-16 2007-08-21 삼성전자주식회사 어레이 기판
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7936332B2 (en) 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
TWI336064B (en) * 2006-06-29 2011-01-11 Au Optronics Corp Stressless shift register
KR101290285B1 (ko) * 2006-08-10 2013-07-26 삼성디스플레이 주식회사 백라이트 어셈블리 및 이를 포함하는 액정 표시 장치
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI347577B (en) 2006-09-01 2011-08-21 Au Optronics Corp Shift register with low stress
TWI349908B (en) 2006-09-14 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and flat display apparatus
KR101244332B1 (ko) 2006-09-18 2013-03-18 삼성디스플레이 주식회사 표시장치
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI585730B (zh) 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
TWI332645B (en) 2006-10-17 2010-11-01 Au Optronics Corp Driving circuit of liquid crystal display device
JP4968671B2 (ja) * 2006-11-27 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路、走査回路、及びそれを用いた表示装置
US20080211760A1 (en) * 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
JP2008159608A (ja) 2006-12-20 2008-07-10 Fujitsu Ltd 半導体装置、半導体装置の製造方法および半導体装置の設計装置
CN101206318B (zh) * 2006-12-22 2010-05-19 群康科技(深圳)有限公司 移位寄存器与液晶显示装置
JP5090008B2 (ja) 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
CN101241247B (zh) * 2007-02-09 2010-05-26 群康科技(深圳)有限公司 移位寄存器及液晶显示装置
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
KR101393635B1 (ko) * 2007-06-04 2014-05-09 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
US8686412B2 (en) * 2007-07-31 2014-04-01 Hewlett-Packard Development Company, L.P. Microelectronic device
US8248353B2 (en) * 2007-08-20 2012-08-21 Au Optronics Corporation Method and device for reducing voltage stress at bootstrap point in electronic circuits
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
US8103994B2 (en) * 2009-01-13 2012-01-24 Qualcomm Incorporated Generating cutting forms along current flow direction in a circuit layout
TWI628649B (zh) 2009-01-16 2018-07-01 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置

Also Published As

Publication number Publication date
KR20190067750A (ko) 2019-06-17
JP7295070B2 (ja) 2023-06-20
JP6731528B2 (ja) 2020-07-29
TWI666626B (zh) 2019-07-21
JP2014014079A (ja) 2014-01-23
JP2019200437A (ja) 2019-11-21
JP2022095719A (ja) 2022-06-28
JP5752222B2 (ja) 2015-07-22
US20230395034A1 (en) 2023-12-07
KR102187423B1 (ko) 2020-12-08
US20100182226A1 (en) 2010-07-22
TW201737235A (zh) 2017-10-16
TWI567723B (zh) 2017-01-21
TW202119387A (zh) 2021-05-16
JP2018081738A (ja) 2018-05-24
TW201926310A (zh) 2019-07-01
KR20210143698A (ko) 2021-11-29
KR101563918B1 (ko) 2015-10-29
KR20170010029A (ko) 2017-01-25
TWI755606B (zh) 2022-02-21
US20190318794A1 (en) 2019-10-17
KR20200138123A (ko) 2020-12-09
TW202318392A (zh) 2023-05-01
KR20200083415A (ko) 2020-07-08
US11151953B2 (en) 2021-10-19
JP2020187818A (ja) 2020-11-19
KR101651855B1 (ko) 2016-08-30
TWI792068B (zh) 2023-02-11
JP2022137039A (ja) 2022-09-21
TW201705120A (zh) 2017-02-01
KR20180074629A (ko) 2018-07-03
JP2017083881A (ja) 2017-05-18
KR102454522B1 (ko) 2022-10-17
JP7346766B1 (ja) 2023-09-19
US8736539B2 (en) 2014-05-27
US11735133B2 (en) 2023-08-22
US10332610B2 (en) 2019-06-25
TWI628649B (zh) 2018-07-01
US11468857B2 (en) 2022-10-11
KR101989804B1 (ko) 2019-06-17
KR20150013100A (ko) 2015-02-04
KR20100084480A (ko) 2010-07-26
JP6053068B2 (ja) 2016-12-27
KR102130279B1 (ko) 2020-07-08
KR20160098130A (ko) 2016-08-18
KR101649859B1 (ko) 2016-08-22
JP2023134485A (ja) 2023-09-27
JP6892901B2 (ja) 2021-06-23
KR102329916B1 (ko) 2021-11-24
KR102580466B1 (ko) 2023-09-21
TWI664619B (zh) 2019-07-01
US20230040950A1 (en) 2023-02-09
KR101814371B1 (ko) 2018-01-04
US8363000B2 (en) 2013-01-29
TW202004731A (zh) 2020-01-16
US20180075924A1 (en) 2018-03-15
US20130194526A1 (en) 2013-08-01
JP5634070B2 (ja) 2014-12-03
TW201435853A (zh) 2014-09-16
KR20180001537A (ko) 2018-01-04
KR20210053836A (ko) 2021-05-12
JP2021039817A (ja) 2021-03-11
TWI604430B (zh) 2017-11-01
TWI485687B (zh) 2015-05-21
TW201828275A (zh) 2018-08-01
JP2014112230A (ja) 2014-06-19
JP7302072B2 (ja) 2023-07-03
JP5444492B2 (ja) 2014-03-19
KR101698812B1 (ko) 2017-01-23
JP2023076500A (ja) 2023-06-01
US20140254744A1 (en) 2014-09-11
KR20170081595A (ko) 2017-07-12
TW201612887A (en) 2016-04-01
KR20220142981A (ko) 2022-10-24
US20220036845A1 (en) 2022-02-03
KR102249227B1 (ko) 2021-05-10
KR101871150B1 (ko) 2018-06-27
TW201040929A (en) 2010-11-16
JP2010186169A (ja) 2010-08-26
US20200365105A1 (en) 2020-11-19
JP2016139140A (ja) 2016-08-04
KR20230141661A (ko) 2023-10-10
KR20140082612A (ko) 2014-07-02
JP2015195383A (ja) 2015-11-05
US10741138B2 (en) 2020-08-11
KR101754719B1 (ko) 2017-07-06
JP2023175740A (ja) 2023-12-12
JP2019194934A (ja) 2019-11-07

Similar Documents

Publication Publication Date Title
TWI525603B (zh) 液晶顯示裝置及其電子裝置