KR102354974B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102354974B1
KR102354974B1 KR1020150088714A KR20150088714A KR102354974B1 KR 102354974 B1 KR102354974 B1 KR 102354974B1 KR 1020150088714 A KR1020150088714 A KR 1020150088714A KR 20150088714 A KR20150088714 A KR 20150088714A KR 102354974 B1 KR102354974 B1 KR 102354974B1
Authority
KR
South Korea
Prior art keywords
electrode
capacitor
transistor
spacer
gate
Prior art date
Application number
KR1020150088714A
Other languages
English (en)
Other versions
KR20170000062A (ko
Inventor
정영민
문홍준
이정열
윤재형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150088714A priority Critical patent/KR102354974B1/ko
Priority to US14/972,611 priority patent/US9977292B2/en
Publication of KR20170000062A publication Critical patent/KR20170000062A/ko
Application granted granted Critical
Publication of KR102354974B1 publication Critical patent/KR102354974B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)

Abstract

본 발명의 실시예들은 표시장치를 개시한다.
일 실시예에 따른 표시장치는, 표시영역과 비표시영역을 포함하는 제1 기판; 상기 제1 기판의 비표시영역에 위치하고, 종속 연결된 복수의 스테이지들을 포함하는 게이트 드라이버; 및 상기 게이트 드라이버의 상부에 위치하는 적어도 하나의 스페이서;를 포함하고, 상기 복수의 스테이지들 각각이, 클럭 신호가 입력되는 클럭 단자에 연결된 제1 전극, 게이트 신호를 출력하는 출력 단자에 연결된 제2 전극, 및 게이트 전극을 포함하는 트랜지스터; 및 상기 트랜지스터의 게이트 전극에 연결된 제1 커패시터 전극, 및 상기 출력 단자에 연결된 제2 커패시터 전극을 포함하는 커패시터;를 포함하고, 상기 적어도 하나의 스페이서가 상기 커패시터의 상부에 위치한다.

Description

표시장치{Display apparatus}
본 발명의 실시예들은 표시장치에 관한 것이다.
표시장치는 화상을 표시하는 장치로서, 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등이 있다. 표시장치의 상하부 기판은 상하부 기판 사이에 일정한 패턴으로 형성하는 복수의 스페이서에 의해 지지되어 소정의 셀 갭을 유지한다.
본 발명의 실시예들은 가압 및/또는 휘어짐에 내성을 갖는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역과 비표시영역을 포함하는 제1 기판; 상기 제1 기판의 비표시영역에 위치하고, 종속 연결된 복수의 스테이지들을 포함하는 게이트 드라이버; 및 상기 게이트 드라이버의 상부에 위치하는 적어도 하나의 스페이서;를 포함하고, 상기 복수의 스테이지들 각각이, 클럭 신호가 입력되는 클럭 단자에 연결된 제1 전극, 게이트 신호를 출력하는 출력 단자에 연결된 제2 전극, 및 게이트 전극을 포함하는 트랜지스터; 및 상기 트랜지스터의 게이트 전극에 연결된 제1 커패시터 전극, 및 상기 출력 단자에 연결된 제2 커패시터 전극을 포함하는 커패시터;를 포함하고, 상기 적어도 하나의 스페이서가 상기 커패시터의 상부에 위치한다.
본 실시예에 있어서, 상기 게이트 드라이버는 상기 비표시영역의 일부인 실영역과 상기 표시영역 사이에 위치할 수 있다.
본 실시예에 있어서, 상기 트랜지스터의 제1 전극 및 제2 전극은 복수의 빗살 전극들을 포함하고, 상기 제1 전극의 빗살 전극들과 상기 제2 전극의 빗살 전극들이 교대로 배열될 수 있다.
본 실시예에 있어서, 상기 커패시터는, 병렬 연결된 다수의 서브 커패시터들을 포함하고, 상기 서브 커패시터들 중 적어도 하나의 서브 커패시터가 상기 트랜지스터의 제1 전극 및 제2 전극의 빗살 전극들 사이에 배치될 수 있다.
본 실시예에 있어서, 상기 트랜지스터의 상기 제1 전극 및 상기 제2 전극의 빗살 전극들에 의해 형성되는 채널 폭은 상기 서브 커패시터의 개수에 무관하게 일정할 수 있다.
본 실시예에 있어서, 상기 스페이서는, 상기 서브 커패시터의 상부에 위치할 수 있다.
본 실시예에 있어서, 상기 표시영역에 인접하게 배치되고, 상기 트랜지스터의 게이트 전극에 연결된 제1-1 커패시터 전극과, 상기 트랜지스터의 제2 전극에 연결된 제2-1 커패시터 전극을 포함하는 제1 커패시터; 및 상기 트랜지스터의 제1 전극 및 제2 전극의 빗살 전극들 사이에 배치되고, 상기 트랜지스터의 게이트 전극에 연결된 제1-2 커패시터 전극과, 상기 트랜지스터의 제2 전극의 빗살 전극들과 연결된 제2-2 커패시터 전극을 포함하는 제2 커패시터;를 포함할 수 있다.
본 실시예에 있어서, 상기 제2 커패시터는, 소정 간격으로 상기 제1 전극 및 제2 전극의 빗살 전극들 사이에 배치된 다수의 서브 커패시터들을 포함할 수 있다.
본 실시예에 있어서, 상기 트랜지스터의 상기 제1 전극 및 상기 제2 전극의 빗살 전극들에 의해 형성되는 채널 폭은 상기 서브 커패시터의 개수에 무관하게 일정할 수 있다.
본 실시예에 있어서, 상기 스페이서는, 상기 제1 커패시터 상부에 위치한 적어도 하나의 제1 스페이서; 및 상기 제2 커패시터 상부에 위치한 적어도 하나의 제2 스페이서;를 포함할 수 있다.
본 실시예에 있어서, 상기 트랜지스터의 제1 전극, 제2 전극 및 게이트 전극 중 적어도 하나로부터 연장된 배선의 상부에 위치하고, 상기 비표시영역의 일부인 실영역과 상기 트랜지스터 사이에 위치한 제3 스페이서;를 더 포함할 수 있다.
본 실시예에 있어서, 상기 트랜지스터는 상기 제1 전극 및 상기 제2 전극과 컨택하는 반도체층을 포함하고, 상기 반도체층이 비정질 실리콘을 포함할 수 있다.
본 실시예에 있어서, 상기 스페이서는 상기 표시영역의 컬러 필터와 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 스페이서는 상기 제1 기판 및 상기 제1 기판과 이격된 제2 기판 중 적어도 하나에 형성될 수 있다.
본 실시예에 있어서, 상기 트랜지스터의 게이트 전극, 및 상기 커패시터의 제1 커패시터 전극은 동일층에 동일 물질로 형성될 수 있다.
본 실시예에 있어서, 상기 트랜지스터의 제1 전극, 제2 전극, 및 상기 커패시터의 제2 커패시터 전극은 동일층에 동일 물질로 형성될 수 있다.
본 발명의 실시예들에 따르면, 셀 갭 유지의 신뢰성을 향상시키며, 가압 및/또는 휘어짐에 내성을 갖는 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 및 도 2는 본 발명의 바람직한 일 실시예에 따른 액정표시장치의 구조를 개략적으로 도시한 블록도이다.
도 3은 도 1의 액정표시장치의 일부를 개략적으로 도시한 평면도이다.
도 4는 도 3의 스테이지에 포함되는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 스테이지의 일부를 개략적으로 도시한 평면도이다.
도 6은 도 5의 I-I'를 따라 절단한 단면도이다.
도 7 및 도 9는 본 발명의 다른 실시예에 따른 회로부의 일부를 개략적으로 도시한 평면도이다.
도 8은 도 7의 II-II'를 따라 절단한 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 부스트 커패시터의 구조를 개략적으로 도시한 평면도이다.
도 11은 도 10의 III-III'를 따라 절단한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1 및 도 2는 본 발명의 바람직한 일 실시예에 따른 액정표시장치의 구조를 개략적으로 도시한 블록도이다.
도 1을 참조하면, 액정표시장치(1)는 다수의 화소(PX)가 배치된 표시부(100), 게이트 드라이버(300), 데이터 드라이버(400) 및 컨트롤러(500)를 포함한다.
표시부(100)에는 다수의 게이트 라인(GL1 내지 GLn)이 일정하게 이격되어 행으로 배열되고, 다수의 데이터 라인(DL1 내지 DLm)이 일정하게 이격되어 열로 배열된다. 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)은 매트릭스 형태로 배열되며, 그 교차부에 화소(PX)가 형성된다. 화소(PX)는 게이트 라인으로부터의 게이트 신호에 의하여 스위칭되고, 데이터 라인으로부터의 데이터 신호에 의하여 투광도가 결정된다. 화소(PX)는 박막 트랜지스터(Thin Film Transistor)(T), 박막 트랜지스터(T)에 연결된 화소전극 및 액정 커패시터(Clc)를 포함한다.
게이트 드라이버(300)는 다수의 게이트 라인(GL1 내지 GLn)을 통하여 표시부(100)에 활성레벨의 게이트 온 전압과 비활성레벨의 게이트 오프 전압의 조합을 갖는 게이트 신호를 생성하여 순차적으로 공급할 수 있다. 게이트 온/오프 전압에 의해 박막 트랜지스터(T)가 온 또는 오프된다. 도 1에서는 1개의 게이트 드라이버(300)가 구비되었으나, 2개의 게이트 드라이버가 표시부(100)의 좌우에 구비될 수 있다.
데이터 드라이버(400)는 다수의 데이터 라인(DL1 내지 DLm)을 통하여 표시부(100)에 데이터 신호를 순차적으로 공급할 수 있다. 데이터 드라이버(400)는 컨트롤러(400)로부터 입력되는 영상 데이터(Data)를 전압 또는 전류 형태의 데이터 신호로 변환한다.
컨트롤러(500)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 데이터 및 이의 표시를 제어하는 입력 제어 신호를 제공받는다. 입력 제어 신호에는 예를 들어 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭(MCLK)이 있다. 컨트롤러(500)는 입력 영상 데이터를 데이터 드라이버(400)로 전달하고, 게이트 제어 신호 및 데이터 제어 신호를 생성하여 각각 게이트 드라이버(300) 및 데이터 드라이버(400)로 전달한다.
본 발명의 실시예에 따른 액정표시장치(1)는 게이트 드라이버(300)의 일부 또는 전부가 화소(PX)를 형성하는 공정 중에 기판에 직접 형성된다. 이에 따라 게이트 드라이버(300)의 일부 또는 전부가 기판 상의 화소(PX) 제조 공정 중에 완성될 수 있어 비용 및 공정이 절감되는 효과가 있다.
도 2를 참조하면, 액정표시장치(1)는 빛을 투과하여 소정의 영상을 디스플레이하는 표시영역(DA)과, 표시영역(DA) 주변의 비표시영역(NA)으로 구성된다. 표시영역(DA)에는 표시부(100)가 형성된다. 비표시영역(NA)은 게이트 드라이버(300)가 형성되는 게이트 회로영역(GCA), 다수의 패드가 형성된 패드영역(PA) 및 실링재(50, 도 3)가 위치하는 실영역(SA, 도 3)을 포함한다. 데이터 드라이버(400)는 다수의 패드와 전기적으로 연결되며 패드영역(PA)에 실장될 수 있다.
도 3은 도 1의 액정표시장치의 일부를 개략적으로 도시한 평면도이다. 도 4는 도 3의 회로부의 등가 회로도이다.
도 3을 참조하면, 액정표시장치(1)는 제1 기판(10)의 표시영역(DA)에 표시부(100)를 포함하고, 비표시영역(NA)의 게이트 회로영역(GCA)에 게이트 드라이버(300)를 포함한다.
게이트 드라이버(300)는 표시영역(DA)의 표시부(100)와 실영역(SA)의 실링재(50) 사이에 위치한다. 실링재(50) 하부에는 게이트 드라이버(300)로 클럭 신호, 반전 클럭 신호, 이전 스테이지 또는 다음 스테이지로부터의 입력 신호 등을 인가하는 입력 신호 라인들(211, 212, 213)이 배치될 수 있다.
게이트 드라이버(200)는 다단으로 종속 연결된 다수의 스테이지들(200)을 포함할 수 있다. 각 스테이지(200)는 게이트 라인(GL)에 일대일 대응하며 연결되고, 스테이지(200)의 출력은 게이트 신호로서 대응하는 게이트 라인(GL)으로 출력된다.
각 스테이지(200)는 도 4에 도시된 바와 같이 다수의 박막 트랜지스터 및 다수의 커패시터 등의 다수의 회로소자들을 포함할 수 있다. 각 스테이지(200)는 대응하는 게이트 라인(GL)으로 게이트 신호를 출력하는 전송 트랜지스터(TR1)와 부스트 커패시터(Cb)를 포함한다.
전송 트랜지스터(TR1)는 클럭 단자(CKV)에 연결된 제1 전극, 출력 단자(OUT)에 연결된 제2 전극, 및 게이트 전극을 포함한다. 전송 트랜지스터(TR1)는 클럭 단자(CKV)와 출력 단자(OUT) 사이에 구비되고, 게이트 전극의 전위에 따라 클럭 신호를 출력 단자(OUT)로 전달하거나 전달하지 않는다. 전송 트랜지스터(TR1)가 턴온 상태이고 클럭 단자(CKV)로부터의 클럭 신호가 하이 레벨일 때, 부스트 커패시터(Cb)에 의해 노드(Q)의 전위는 클럭 신호의 하이 레벨보다 높아진다. 이로써 전송 트랜지스터(TR1)의 출력이 향상된다. 출력 단자(OUT)는 게이트 라인(GL)과 전기적으로 연결된다.
부스트 커패시터(Cb)는 전송 트랜지스터(TR1)의 게이트 전극에 연결된 제1 커패시터 전극과 전송 트랜지스터(TR1)의 제2 전극에 연결된 제2 커패시터 전극을 포함한다.
게이트 드라이버(300)의 상부, 즉, 스테이지(200)의 상부에는 적어도 하나의 스페이서들이 소정 간격으로 배치될 수 있다. 스페이서는 스테이지(200)를 구성하는 회로소자들의 일부 상에 형성될 수 있다. 스페이서는 두 기판 사이의 셀 갭을 유지하고, 외부 압력 완화 및 외부 압력에 의한 두 기판 사이의 쇼트 발생을 방지한다.
도 5는 본 발명의 일 실시예에 따른 스테이지의 일부를 개략적으로 도시한 평면도이다. 도 6은 도 5의 I-I'를 따라 절단한 단면도이다.
도 5 및 도 6에서는 비표시영역(NA)의 일부로서, 스테이지(200)에 포함된 회로소자들 중 사이즈가 대형인 전송 트랜지스터(TR1) 및 부스트 커패시터(Cb)만을 도시하였다. 그 외 박막 트랜지스터들 및 커패시터는 전송 트랜지스터(TR1) 및 부스트 커패시터(Cb)와 평면 구조가 다를 뿐 단면 구조는 동일하다.
도 5를 참조하면, 전송 트랜지스터(TR1)는 게이트 전극(311), 제1 전극(313) 및 제2 전극(315)을 포함한다.
전송 트랜지스터(TR1)의 제1 전극(313) 및 제2 전극(315)은 각각 복수의 빗살 전극들을 구비하고, 제1 전극(313) 및 제2 전극(315)의 빗살 전극들이 교대로 배열된다. 전송 트랜지스터(TR1)의 제1 전극(313) 및 제2 전극(315)이 빗살 모양으로 형성됨으로써 큰 채널 폭을 확보할 수 있다. 제1 전극(313) 및 제2 전극(315)은 하부의 반도체층과 직접 컨택할 수 있다.
부스트 커패시터(Cb)는 전송 트랜지스터(TR1)의 게이트 전극(315)과 동일층에 동일 물질로 형성된 제1 커패시터 전극(411)과, 전송 트랜지스터(TR1)의 제1 전극(313) 및 제2 전극(315)과 동일층에 동일 물질로 형성된 제2 커패시터 전극(415)을 포함한다.
전송 트랜지스터(TR1)의 게이트 전극(315)과 부스트 커패시터(Cb)의 제1 커패시터 전극(411)은 동일한 도전막으로 형성될 수 있다. 전송 트랜지스터(TR1)의 제1 전극(313) 및 제2 전극(315)과 부스트 커패시터(Cb)의 제2 커패시터 전극(415)은 동일한 도전막으로 형성될 수 있다.
부스트 커패시터(Cb)의 제1 커패시터 전극(411)은 전송 트랜지스터(TR1)의 게이트 전극(311)과 연결된다. 부스트 커패시터(Cb)의 제2 커패시터 전극(415)은 전송 트랜지스터(TR1)의 제2 전극(315)과 연결되고, 컨택홀들(cnt)을 통해 연결패턴(215)과 전기적으로 연결됨으로써, 표시부(200)의 게이트 라인(GL)과 전기적으로 연결될 수 있다.
제1 스페이서(CS1)는 부스트 커패시터(Cb) 상부에 배치된다. 부스트 커패시터(Cb)의 사이즈에 따라 복수의 제1 스페이서들(CS1)이 소정 간격(d1)으로 배치될 수 있다.
제2 스페이서(CS2)는 전송 트랜지스터(TR1)가 다른 박막 트랜지스터 및/또는 커패시터와 연결되는 연결부, 즉 전송 트랜지스터(TR1)의 제1 전극(313), 제2 전극(315) 또는 게이트 전극(311)이 연장된 배선부(216) 상부에 배치된다. 배선부(216)가 위치하는 공간의 면적에 따라 복수의 제2 스페이서들(CS2)이 적절한 간격으로 배치될 수 있다.
도 6을 참조하면, 일 실시예에 따른 액정표시장치(1)는 제1 기판(10), 제2 기판(20), 및 제1 기판(10)과 제2 기판(20) 사이의 액정층(30)으로 구성된다.
제1 기판(10)의 비표시영역(NA)에 게이트 드라이버(300)의 스테이지(200)가 배치된다. 제1 기판(10) 상에 버퍼층이 더 형성되고, 버퍼층 상에 스테이지(200)가 배치될 수 있다. 스테이지(200)는 도 4에 도시된 바와 같이 다수의 박막 트랜지스터 및 커패시터를 포함할 수 있다.
전송 트랜지스터(TR1)와 부스트 커패시터(Cb)는 서로 인접하게 배치된다. 전송 트랜지스터(TR1)와 부스트 커패시터(Cb)는 표시영역(DA)에 인접하게 배치되고, 부스트 커패시터(Cb)가 전송 트랜지스터(TR1)보다 표시영역(DA)에 더 인접 배치될 수 있다. 스테이지(200)의 나머지 회로소자들은 실영역(SA)의 실링재(50, 도 3)의 내측 가장자리와 전송 트랜지스터(TR1) 사이에 배치된다.
제1 기판(10)의 비표시영역(NA)에 제1 도전층(12)이 형성된다. 제1 도전층(12)의 일부는 전송 트랜지스터(TR1)의 게이트 전극(311) 및 부스트 커패시터(Cb)의 하부 전극(411)으로 기능한다. 제1 도전층(12)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
제1 도전층(12) 상에 제1 절연층(14)이 형성된다. 제1 절연층(14)은 전송 트랜지스터(TR1)의 게이트 절연막 및 부스트 커패시터(Cb)의 유전체층 역할을 하게 된다. 제1 절연층(14)은 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기 절연막으로 단층 또는 복수층으로 형성될 수 있다.
제1 절연층(14) 상에 반도체층(16)이 형성된다. 반도체층(16)은 비정질 실리콘을 함유할 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않고, 반도체층은 다양한 물질을 함유할 수 있다. 예를 들어, 반도체층은 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있다. 다른 예로서 반도체층은 산화물 반도체를 함유하거나 유기 반도체 물질을 함유할 수 있다.
반도체층(16) 상에 제2 도전층이 형성되고, 제2 도전층을 패터닝하여 전송 트랜지스터(TR1)의 제1 전극(313) 및 제2 전극(315), 부스트 커패시터(Cb)의 상부 전극(415)을 형성한다. 제2 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
전송 트랜지스터(TR1) 및 부스트 커패시터(Cb) 상에는 보호층으로서 제2 절연층(18)이 형성될 수 있다. 제2 절연층(18)은 제1 절연층(14)과 같은 무기 절연막 및/또는 유기 절연막으로 단층 또는 복수층으로 형성될 수 있다. 유기 절연막은 폴리이미드, 폴리아마이드, 아크릴 수지 등을 포함할 수 있다.
제2 기판(20)의 비표시영역(NA)에는 블랙매트릭스(BM), 오버코트막(OC) 및 공통전압(Vcom)이 인가되는 공통전극(CE)이 순차적으로 배치될 수 있다.
도시되지 않았으나, 표시영역(DA)에 복수 색의 컬러필터가 형성되고, 컬러필터는 제1 기판(10) 또는 제2 기판(20)에 형성될 수 있다.
제1 기판(10)과 제2 기판(20)의 사이에는 제1 스페이서(CS1) 및 제2 스페이서(CS2)가 배치된다. 제1 스페이서(CS1) 및 제2 스페이서(CS2)는 표시영역(DA) 내에 형성된 셀 갭 유지를 위한 스페이서와 함께 제1 기판(10)과 제2 기판(20) 사이의 셀 갭을 유지하고, 외부 압력 완화 및 외부 압력에 의한 제1 기판(10)과 제2 기판(20) 사이의 쇼트 발생을 방지한다.
제1 스페이서(CS1) 및 제2 스페이서(CS2)는 표시영역(DA) 내에 셀 갭 유지를 위해 형성되는 스페이서와 동일 공정에서 동일 물질로 형성될 수 있다. 제1 스페이서(CS1) 및 제2 스페이서(CS2)는 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등 공지된 다양한 물질들로 만들 수 있으나, 이에 한정되지 않는다.
제1 스페이서(CS1) 및 제2 스페이서(CS2)는 제1 기판(10), 제2 기판(20), 또는 제1 기판(10)과 제2 기판(20) 양측의 비표시영역(NA)에 셀 갭 유지를 위한 폭 및 두께로 형성될 수 있다.
제1 스페이서(CS1) 및 제2 스페이서(CS2)는 표시영역(DA)의 컬러필터와 동일 물질로 형성될 수 있다. 즉, 적색 컬러필터, 청색 컬러필터, 녹색 컬러필터를 구성하는 물질 중 하나 이상의 물질로 형성될 수 있다. 이 경우, 제1 기판(10) 또는 제2 기판(20)의 표시영역(DA)에 컬러필터가 형성되는 공정에서, 컬러필터가 형성되는 기판의 동일층에 제1 스페이서(CS1) 및 제2 스페이서(CS2)가 비표시영역(DA)에 형성될 수 있다. 또는 컬러필터가 형성되는 기판 및 층과 다른 기판 및/또는 층에 셀 갭 유지를 위한 두께로 제1 스페이서(CS1) 및 제2 스페이서(CS2)가 비표시영역(DA)에 형성될 수 있다.
다른 예로서, 제1 스페이서(CS1) 및 제2 스페이서(CS2)는 표시영역(DA)의 컬러필터와 동일 물질로 형성된 컬러필터 패턴 및 컬러필터 패턴 상의 지지 패턴으로 구성될 수 있다. 컬러필터 패턴과 지지 패턴은 직접 접촉하게 형성될 수도 있고, 컬러필터 패턴과 지지 패턴 사이에 다른 물질의 층이 적어도 하나 구비될 수도 있다.
제1 스페이서(CS1) 및 제2 스페이서(CS2)는 원형, 정방형 또는 직방형으로 형성되거나, 그의 변형된 형태로 형성될 수 있다. 제1 스페이서(CS1) 및 제2 스페이서(CS2)의 개수는 비표시영역(NA)의 셀 갭 보상에 필요한 최소한의 밀도 또는 개수만큼 형성될 수 있다.
제1 스페이서(CS1) 및 제2 스페이서(CS2)는 스테이지(200)에 포함된 커패시터의 상부, 또는 단일 또는 이중의 금속층 상부에 형성될 수 있다.
제1 스페이서(CS1)는 부스트 커패시터(Cb) 상부에 부스트 커패시터(Cb)와 중첩하게 배치될 수 있다. 부스트 커패시터(Cb)의 사이즈에 따라 복수의 제1 스페이서들(CS1)이 소정 간격(d1)으로 배치될 수 있다.
제2 스페이서(CS2)는 전송 트랜지스터(TR1)가 다른 박막 트랜지스터와 연결되는 연결부, 즉 전송 트랜지스터(TR1)의 제1 전극(313), 제2 전극(315) 또는 게이트 전극(311)이 연장된 배선부(216) 상부에 배선과 일부 중첩하게 배치될 수 있다. 배선부(216)가 위치하는 공간의 면적에 따라 복수의 제2 스페이서들(CS2)이 적절한 간격으로 배치될 수 있다.
제1 스페이서(CS1) 및 제2 스페이서(CS2)의 사이즈는 동일 또는 상이할 수 있다. 또한 복수의 제1 스페이서들(CS1)의 사이즈는 동일 또는 상이할 수 있고, 복수의 제2 스페이서들(CS2)의 사이즈는 동일 또는 상이할 수 있다. 제1 스페이서(CS1) 및 제2 스페이서(CS2)는 20 ㎛ 이상의 폭을 가질 수 있다.
전송 트랜지스터(TR1)와 제2 기판(20)의 공통전극(CE)에 기인한 기생 커패시터는 액정층(30) 및 제2 절연층(18)을 유전체층으로 한다. 전송 트랜지스터(TR1) 상부에 전송 트랜지스터(TR1)와 중첩하게 스페이서가 배치되면, 기생 커패시터의 유전율 및/또는 유전체층의 두께가 변경되어 기생 커패시터의 용량 변화로 구동 불량이 야기될 수 있다.
본 발명의 실시예는 제1 기판(10)의 전송 트랜지스터(TR1)와 제2 기판(20)의 공통전극(CE) 간의 기생 커패시터 용량 변화를 억제하도록 전송 트랜지스터(TR1) 상부에 스페이서가 위치하지 않도록 한다.
제1 스페이서(CS1) 및 제2 스페이서(CS2)는 제1 기판(10) 또는 제2 기판(20)에 형성될 수 있고, 하부 기판(10)과 대향 기판(20) 각각에 서로 마주하도록 형성될 수 있다. 도 6의 실시예에서는 제1 스페이서(CS1) 및 제2 스페이서(CS2)는 제1 기판(10) 및 제2 기판(20)과 접촉하고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 스페이서(CS1) 및 제2 스페이서(CS2)는 제1 기판(10) 또는 제2 기판(20)과 소정 간격을 갖도록 형성될 수 있다.
도시되지 않았으나 제1 기판(10) 및 제2 기판(20)의 액정층(30) 측의 면에 액정의 분자배열에 방향성을 주는 배향막이 각각 형성될 수 있다. 그리고, 제1 기판(10)과 제2 기판(20)의 적어도 하나의 외측면에 편광판이 더 구비될 수 있다.
도 7 및 도 9는 본 발명의 다른 실시예에 따른 회로부의 일부를 개략적으로 도시한 평면도이다. 도 8은 도 7의 II-II'를 따라 절단한 단면도이다.
도 7 및 도 8을 참조하면, 부스트 커패시터(Cb)가 제1 부스트 커패시터(Cb1) 및 제2 부스트 커패시터(Cb2)로 분할되고, 제2 부스트 커패시터(Cb2)는 전송 트랜지스터(Tr1) 내에 형성된다. 이하에서는 도 5 및 도 6에 도시된 실시예와 동일한 구성의 설명은 생략하고, 상이한 구성을 중심으로 설명하겠다.
부스트 커패시터(Cb)는 병렬 연결된 다수의 서브 커패시터들로 분할될 수 있다. 예를 들어, 부스트 커패시터(Cb)는 제1 부스트 커패시터(Cb1) 및 제2 부스트 커패시터(Cb2)를 포함할 수 있다.
제1 부스트 커패시터(Cb1)는 제1 커패시터 전극(411-1)과 제2 커패시터 전극(415-1)을 포함한다.
제2 부스트 커패시터(Cb2)는 전송 트랜지스터(TR1)의 제1 전극(313) 및 제2 전극(315)의 빗살 전극들 사이에 배치된다. 제2 부스트 커패시터(Cb2)는 제1 커패시터 전극(411-2)과 제2 커패시터 전극(415-2)을 포함한다. 제2 부스트 커패시터(Cb2)의 제2 커패시터 전극(415-2)은 전송 트랜지스터(TR1)의 제2 전극(315)과 연결된다.
제1 스페이서(CS1)는 제1 부스트 커패시터(Cb1) 상부에 소정 간격(d2)으로 배치된다. 부스트 커패시터(Cb)의 사이즈에 따라 복수의 제1 스페이서들(CS1)이 소정 간격(d1)으로 배치될 수 있다.
제2 스페이서(CS2)는 배선부(216) 상부에 배선과 중첩하게 배치될 수 있다. 배선부(216)가 위치하는 공간의 면적에 따라 복수의 제2 스페이서들(CS2)이 적절한 간격으로 배치될 수 있다.
제3 스페이서(CS3)는 제2 부스트 커패시터(Cb2) 상부에 배치될 수 있다. 전송 트랜지스터(Tr1) 내에 삽입되는 제2 부스트 커패시터(Cb2)의 개수에 대응하여 제3 스페이서(CS3)의 개수가 결정될 수 있다.
제1 부스트 커패시터(Cb1)의 사이즈는 도 5에 도시된 대응하는 위치의 부스트 커패시터(Cb)의 사이즈보다 감소한다. 이에 따라 제1 부스트 커패시터(Cb1) 상에 위치하는 제1 스페이서들(CS1) 간의 간격(d2)이 감소한다. 다른 실시예로서, 도 9에 도시된 바와 같이 제1 부스트 커패시터(Cb1) 상에 위치하는 제1 스페이서들(CS1)의 개수를 줄이고, 도 5에 도시된 부스트 커패시터(Cb) 상에 위치하는 제1 스페이서들(CS1)의 간격(d1)을 유지할 수 있다.
표시장치의 가압 또는 휘어짐에 의해 스페이서가 없는 영역에서 제1 기판(10)과 제2 기판(20)의 쇼트 발생 가능성이 증가한다. 또한 고온 상태(구동 상태)에서 기판의 휘어짐에 의해 셀 갭 변동 가능성이 증가한다. 특히 전송 트랜지스터(TR1)는 대면적으로 형성되기 때문에, 전송 트랜지스터(TR1)가 배치된 영역이 가압 또는 휘어짐에 취약하다.
도 7 및 도 9의 실시예에서는 부스트 커패시터(Cb)를 복수 개로 분할하고, 분할된 부스트 커패시터들(Cb) 중 적어도 하나를 전송 트랜지스터(TR1) 내에 분산 배치함으로써 병렬 연결 구조를 갖도록 한다. 분할된 복수의 부스트 커패시터들(Cb)의 커패시턴스 합은 분할 전 단일 부스트 커패시터(Cb)의 커패시턴스와 동일하다.
전송 트랜지스터(TR1) 내에 부스트 커패시터(Cb)가 삽입되더라도, 전송 트랜지스터(TR1)의 전체 사이즈를 변경하지 않도록 전송 트랜지스터(TR1)를 형성하여 채널 폭은 일정하게 유지한다. 즉, 전송 트랜지스터(TR1)의 전체 채널 폭은 전송 트랜지스터(TR1) 내에 삽입되는 서브 커패시터의 개수에 무관하게 일정할 수 있다. 본 발명의 실시예는 전송 트랜지스터(TR1)의 전체 채널 폭과 부스트 커패시터(Cb)의 전체 커패시턴스를 일정하게 유지하면서, 비표시영역(NA)의 셀 갭을 유지할 수 있다.
도 7 및 도 9의 실시예에서는 부스트 커패시터(Cb)가 두 개의 제1 부스트 커패시터(Cb1) 및 제2 부스트 커패시터(Cb2)로 분할된 예를 도시하고 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 부스트 커패시터(Cb)는 두 개 이상의 복수의 서브 커패시터들로 분할되고, 둘 이상의 서브 커패시터들이 전송 트랜지스터(TR1) 내에 소정 간격으로 배치될 수 있다. 비표시영역(NA)의 안정적인 셀 갭 유지를 위해 전송 트랜지스터(TR1) 내의 적어도 하나의 취약 영역에 분할된 적어도 하나의 서브 커패시터를 분산 배치할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 부스트 커패시터의 구조를 개략적으로 도시한 평면도이다. 도 11은 도 10의 III-III'를 따라 절단한 단면도이다.
도 10 및 도 11을 참조하면, 도 5에 도시된 부스트 커패시터(Cb)와, 도 7 및 도 9에 도시된 제1 부스트 커패시터(Cb1)와 제2 부스트 커패시터(Cb2)의 제2 커패시터 전극(415, 415-1, 415-2)에는 적어도 하나의 개구(OP)가 구비될 수 있다.
제1 스페이서(CS1) 및/또는 제3 스페이서(CS3)는 개구(OP) 상부에 개구(OP)와 중첩하게 배치될 수 있다. 제1 스페이서(CS1) 및 제3 스페이서(CS3)가 컬러필터 패턴 및 컬러필터 패턴 상의 지지 패턴과 같이 이중 구조로 구성될 경우, 단일 구조의 주변 스페이서와의 단차가 발생하는 것을 방지하기 위해 제2 커패시터 전극(415, 415-1, 415-2)에 개구(OP)를 형성할 수 있다.
본 발명의 실시예들은 비표시부에 배치된 회로부를 구성하고, 가압 및/또는 휘어짐에 취약한 위치에 배치된 트랜지스터의 특성 변화 및 기생 커패시턴스 변화없이 셀 갭을 유지하는 스페이서를 회로부 상에 배치할 수 있다.
전술된 실시예들에서 전송 트랜지스터(TR1)는 바텀 게이트형 박막 트랜지스터이나, 본 발명의 실시예는 이에 제한되지 않는다. 즉, 전송 트랜지스터(TR1)는 탑 게이트형 박막 트랜지스터일 수 있다.
전술된 실시예들은 액정표시장치의 비표시부에 배치되는 스페이서를 예로서 설명하였으나, 본 발명의 실시예들은 액정표시장치 외에 유기발광표시장치를 비롯한 다양한 표시 장치에 적용될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (16)

  1. 표시영역과 비표시영역을 포함하는 제1 기판;
    상기 제1 기판의 비표시영역에 위치하고, 종속 연결된 복수의 스테이지들을 포함하는 게이트 드라이버; 및
    상기 게이트 드라이버의 상부에 위치하는 적어도 하나의 스페이서;를 포함하고,
    상기 복수의 스테이지들 각각이,
    클럭 신호가 입력되는 클럭 단자에 연결된 제1 전극, 게이트 신호를 출력하는 출력 단자에 연결된 제2 전극, 및 게이트 전극을 포함하는 트랜지스터; 및
    상기 트랜지스터의 게이트 전극에 연결된 제1 커패시터 전극, 및 상기 출력 단자에 연결된 제2 커패시터 전극을 포함하는 커패시터;를 포함하고,
    상기 적어도 하나의 스페이서가 상기 커패시터의 상부에 위치하고,
    상기 트랜지스터의 제1 전극 및 제2 전극은 복수의 빗살 전극들을 포함하고, 상기 제1 전극의 빗살 전극들과 상기 제2 전극의 빗살 전극들이 교대로 배열되고,
    상기 커패시터는 병렬 연결된 다수의 서브 커패시터들을 포함하고, 상기 서브 커패시터들 중 적어도 하나의 서브 커패시터가 상기 트랜지스터의 제1 전극 및 제2 전극의 빗살 전극들 사이에 배치된, 표시장치.
  2. 제1항에 있어서,
    상기 게이트 드라이버는 상기 비표시영역의 일부인 실영역과 상기 표시영역 사이에 위치하는, 표시장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 트랜지스터의 상기 제1 전극 및 상기 제2 전극의 빗살 전극들에 의해 형성되는 채널 폭은 상기 서브 커패시터의 개수에 무관하게 일정한, 표시장치.
  6. 제1항에 있어서,
    상기 스페이서는, 상기 서브 커패시터의 상부에 위치한, 표시장치.
  7. 표시영역과 비표시영역을 포함하는 제1 기판;
    상기 제1 기판의 비표시영역에 위치하고, 종속 연결된 복수의 스테이지들을 포함하는 게이트 드라이버; 및
    상기 게이트 드라이버의 상부에 위치하는 적어도 하나의 스페이서;를 포함하고,
    상기 복수의 스테이지들 각각이,
    클럭 신호가 입력되는 클럭 단자에 연결된 제1 전극, 게이트 신호를 출력하는 출력 단자에 연결된 제2 전극, 및 게이트 전극을 포함하는 트랜지스터; 및
    상기 트랜지스터의 게이트 전극에 연결된 제1 커패시터 전극, 및 상기 출력 단자에 연결된 제2 커패시터 전극을 포함하는 커패시터;를 포함하고,
    상기 적어도 하나의 스페이서가 상기 커패시터의 상부에 위치하고,
    상기 트랜지스터의 제1 전극 및 제2 전극은 복수의 빗살 전극들을 포함하고, 상기 제1 전극의 빗살 전극들과 상기 제2 전극의 빗살 전극들이 교대로 배열되고,
    상기 커패시터는,
    상기 표시영역에 인접하게 배치되고, 상기 트랜지스터의 게이트 전극에 연결된 제1-1 커패시터 전극과, 상기 트랜지스터의 제2 전극에 연결된 제2-1 커패시터 전극을 포함하는 제1 커패시터; 및
    상기 트랜지스터의 제1 전극 및 제2 전극의 빗살 전극들 사이에 배치되고, 상기 트랜지스터의 게이트 전극에 연결된 제1-2 커패시터 전극과, 상기 트랜지스터의 제2 전극의 빗살 전극들과 연결된 제2-2 커패시터 전극을 포함하는 제2 커패시터;를 포함하는 표시장치.
  8. 제7항에 있어서,
    상기 제2 커패시터는, 소정 간격으로 상기 제1 전극 및 제2 전극의 빗살 전극들 사이에 배치된 다수의 서브 커패시터들을 포함하는, 표시장치.
  9. 제8항에 있어서,
    상기 트랜지스터의 상기 제1 전극 및 상기 제2 전극의 빗살 전극들에 의해 형성되는 채널 폭은 상기 서브 커패시터의 개수에 무관하게 일정한, 표시장치.
  10. 제7항에 있어서,
    상기 스페이서는,
    상기 제1 커패시터 상부에 위치한 적어도 하나의 제1 스페이서; 및
    상기 제2 커패시터 상부에 위치한 적어도 하나의 제2 스페이서;를 포함하는 표시장치.
  11. 제10항에 있어서,
    상기 트랜지스터의 제1 전극, 제2 전극 및 게이트 전극 중 적어도 하나로부터 연장된 배선의 상부에 위치하고, 상기 비표시영역의 일부인 실영역과 상기 트랜지스터 사이에 위치한 제3 스페이서;를 더 포함하는 표시장치.
  12. 제1항 또는 제7항에 있어서,
    상기 트랜지스터는 상기 제1 전극 및 상기 제2 전극과 컨택하는 반도체층을 포함하고, 상기 반도체층이 비정질 실리콘을 포함하는, 표시장치.
  13. 제1항 또는 제7항에 있어서,
    상기 스페이서는 상기 표시영역의 컬러 필터와 동일한 물질을 포함하는 표시장치.
  14. 제1항 또는 제7항에 있어서,
    상기 스페이서는 상기 제1 기판 및 상기 제1 기판과 이격된 제2 기판 중 적어도 하나에 형성된, 표시장치.
  15. 제1항 또는 제7항에 있어서,
    상기 트랜지스터의 게이트 전극, 및 상기 커패시터의 제1 커패시터 전극은 동일층에 동일 물질로 형성된, 표시장치.
  16. 제1항 또는 제7항에 있어서,
    상기 트랜지스터의 제1 전극, 제2 전극, 및 상기 커패시터의 제2 커패시터 전극은 동일층에 동일 물질로 형성된, 표시장치.
KR1020150088714A 2015-06-22 2015-06-22 표시장치 KR102354974B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150088714A KR102354974B1 (ko) 2015-06-22 2015-06-22 표시장치
US14/972,611 US9977292B2 (en) 2015-06-22 2015-12-17 Display device having tolerance to pressure or bending

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150088714A KR102354974B1 (ko) 2015-06-22 2015-06-22 표시장치

Publications (2)

Publication Number Publication Date
KR20170000062A KR20170000062A (ko) 2017-01-02
KR102354974B1 true KR102354974B1 (ko) 2022-01-25

Family

ID=57587835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150088714A KR102354974B1 (ko) 2015-06-22 2015-06-22 표시장치

Country Status (2)

Country Link
US (1) US9977292B2 (ko)
KR (1) KR102354974B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527599B (zh) * 2017-08-16 2020-06-05 深圳市华星光电半导体显示技术有限公司 扫描驱动电路、阵列基板与显示面板
CN107490904A (zh) * 2017-08-25 2017-12-19 惠科股份有限公司 液晶显示面板和液晶显示装置
CN111179797B (zh) * 2018-11-13 2021-11-02 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
CN112997311B (zh) * 2019-10-18 2023-06-20 京东方科技集团股份有限公司 显示面板
CN114283746B (zh) * 2021-12-29 2023-05-23 上海中航光电子有限公司 一种显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175002A (ja) * 2010-02-23 2011-09-08 Dainippon Printing Co Ltd 抵抗膜方式タッチパネル機能付のカラーフィルタ、および当該カラーフィルタを備えた表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792068B (zh) * 2009-01-16 2023-02-11 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
KR101757722B1 (ko) * 2010-08-09 2017-07-17 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101730995B1 (ko) * 2010-10-22 2017-04-28 삼성디스플레이 주식회사 표시장치
KR101764415B1 (ko) * 2010-10-29 2017-08-16 삼성디스플레이 주식회사 터치패널 일체형 평판표시장치
WO2013157285A1 (ja) * 2012-04-20 2013-10-24 シャープ株式会社 表示装置
CN104285177B (zh) * 2012-05-16 2017-10-27 夏普株式会社 液晶显示器
KR101319543B1 (ko) 2012-05-17 2013-10-21 삼성디스플레이 주식회사 곡면 디스플레이 장치 및 이를 포함하는 멀티 디스플레이 장치
KR20140025170A (ko) 2012-08-21 2014-03-04 삼성디스플레이 주식회사 표시 장치
KR102008687B1 (ko) 2012-08-22 2019-08-09 삼성디스플레이 주식회사 커브드 액정표시패널 및 이를 갖는 커브드 표시장치
KR101937771B1 (ko) 2012-12-06 2019-01-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US9513514B2 (en) * 2014-03-14 2016-12-06 Innolux Corporation Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175002A (ja) * 2010-02-23 2011-09-08 Dainippon Printing Co Ltd 抵抗膜方式タッチパネル機能付のカラーフィルタ、および当該カラーフィルタを備えた表示装置

Also Published As

Publication number Publication date
KR20170000062A (ko) 2017-01-02
US9977292B2 (en) 2018-05-22
US20160370630A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
KR102354974B1 (ko) 표시장치
US10324571B2 (en) Array substrate, manufacturing method thereof and touch display device
US9116400B2 (en) Liquid crystal display having minimized bezel area
US10209812B2 (en) Touch substrate and touch device
KR101649437B1 (ko) 디스플레이를 위한 컬럼 스페이서
KR102552594B1 (ko) 액정표시장치
US10739894B2 (en) Display device
JP2008015526A (ja) アレイ基板及びそれを有する表示パネル
KR20110082296A (ko) 터치 표시기판 및 이를 포함하는 터치스크린 표시장치
US10963114B1 (en) Touch display panel
JP2017146767A (ja) 表示装置
JP4092309B2 (ja) 液晶表示装置
KR20140113034A (ko) 액정 표시 장치
JP6166381B2 (ja) 液晶パネル
CN110119055B (zh) 显示装置
KR102352750B1 (ko) 터치 표시장치
US9812077B2 (en) Display panel of touch screen and electronic device
US9904091B2 (en) Display panel of touch screen and electronic device
US10108039B2 (en) Touch array substrate, liquid crystal display panel and liquid crystal display device
KR20210061506A (ko) 표시 장치
CN215895430U (zh) 触控显示面板及显示装置
KR102531533B1 (ko) 표시장치
JP2011013485A (ja) 液晶表示装置およびその画素配線方法
KR20160083618A (ko) Tft 어레이 기판 및 액정 디스플레이 장치
JP5635166B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant