JPH0897428A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0897428A
JPH0897428A JP22842194A JP22842194A JPH0897428A JP H0897428 A JPH0897428 A JP H0897428A JP 22842194 A JP22842194 A JP 22842194A JP 22842194 A JP22842194 A JP 22842194A JP H0897428 A JPH0897428 A JP H0897428A
Authority
JP
Japan
Prior art keywords
thin film
circuit
silicon film
film transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22842194A
Other languages
English (en)
Inventor
Osamu Sasaki
修 佐々木
Manabu Matsuura
学 松浦
Tsukasa Shibuya
司 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22842194A priority Critical patent/JPH0897428A/ja
Priority to US08/531,626 priority patent/US5818068A/en
Publication of JPH0897428A publication Critical patent/JPH0897428A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 表示部の絵素駆動回路とドライバー回路など
の周辺駆動回路とをモノリシックに1つの絶縁基板上に
構成することができ、しかも表示部の絵素駆動回路にお
いては、リーク電流の低いしかも駆動能力の高い液晶表
示装置を提供する。 【構成】 アクティブマトリックス型表示装置10の表
示部1におけるサンプルホールド回路を、動作速度及び
駆動能力が高くなるよう、結晶性シリコン膜を構成材料
とする薄膜トランジスタを用いたサンプリング回路と、
オフ抵抗が高くなるよう、非晶質シリコン膜を構成材料
とする薄膜トランジスタを用いたホールド回路とを有す
る回路構成とし、該表示装置1のソースドライバ2及び
ゲートドライバ3を、動作速度及び駆動能力が高くなる
よう、結晶性シリコン膜を構成材料とする薄膜トランジ
スタを用いた回路構成とした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
アクティブマトリックス型の液晶画像表示装置に関す
る。
【0002】
【従来の技術】以下、絶縁基板上に形成された薄膜トラ
ンジスタを構成素子とする駆動回路を有する半導体装置
として、アクティブマトリックス型の液晶画像表示装置
を例に挙げて説明する。
【0003】このアクティブマトリックス型の液晶画像
表示装置をおおまかに分けると、駆動回路を構成する薄
膜トランジスタが、非晶質シリコン膜を構成材料とする
薄膜トランジスタである装置と、上記駆動回路の薄膜ト
ランジスタが、結晶性シリコン膜を構成材料とする薄膜
トランジスタである装置とに分類される。また、結晶性
シリコン膜には、高温プロセスにより形成されたもの
と、低温プロセスにより形成されたものがあり、高温プ
ロセスのものは、高い移動度が得られるが、絶縁性基板
として、ガラス基板等を用いる液晶表示装置では、基板
に対する加熱温度上の制約から、移動度の小さい低温プ
ロセスによる非晶質シリコン膜や多結晶シリコン膜を用
いざるを得ない。
【0004】図2は、非晶質シリコン膜からなる薄膜ト
ランジスタを用いた、従来のアクティブマトリックス型
画像表示装置の構成を示す。
【0005】図において、100は非晶質シリコン膜か
らなる薄膜トランジスタを用いたアクティブマトリック
ス型画像表示装置で、絶縁基板101a上に形成された
表示部100aと、上記絶縁基板外部に形成されたソー
スドライバー102及びゲートドライバー103の3つ
の部分からなる。
【0006】上記表示部100aでは、液晶容量111
a及び補助容量111bからなる絵素容量111が絶縁
基板101a上にX−Y座標系の2次元マトリックス状
に配列されており、また、絵素容量111に対応して、
該絵素容量111へのデータの書き込み,及び保持を制
御するためのNチャネル、またはPチャネルの薄膜トラ
ンジスタ101が上記基板101a上に設けられてい
る。
【0007】上記ゲートドライバー103及びソースド
ライバー102においては、その素子を構成する材料を
非晶質シリコンとすると、ドライバーを駆動するのに必
要とされる移動度が不足するため、上記絶縁基板外部
に、単結晶シリコンを素子の構成材料とするソースドラ
イバー102とゲートドライバー103が設けられてい
る。
【0008】ここで上記ゲートドライバー103は、シ
フトレジスタ及びバッファ回路から構成されており、表
示部の薄膜トランジスタ101のON/OFFを制御す
るようになっている。また、上記ソースドライバー10
2はシフトレジスタとビデオ信号のサンプリング回路か
らなる。
【0009】このビデオ信号のサンプリング方式には、
線順次方式と点順次方式がある。表示部の絵素駆動回路
が、移動度の低い非晶質シリコン膜を構成材料とする薄
膜トランジスタから構成されている場合、時系列で送ら
れてくるビデオ信号を1水平期間(1H期間)に順次サ
ンプリングしてドライバー内の保持容量に保持し、次の
水平期間に、上記保持した1ライン分のデータ信号をソ
ースラインに出力して絵素容量に書き込む、線順次方式
のサンプリングを行う場合が多い。
【0010】次に、図3に結晶性シリコン膜を構成材料
とする薄膜トランジスタを用いた、従来のアクティブマ
トリックス型画像表示装置の構成の1例を示す。
【0011】図において、200は結晶性シリコン膜を
構成材料とする薄膜トランジスタを用いたアクティブマ
トリックス型画像表示装置で、基板として耐熱性のもの
を用いている。またこの装置では、非晶質シリコン膜を
構成材料とする薄膜トランジスタを用いたものに比べて
高移動度化が可能であるため、表示部201a、ソース
ドライバー202、ゲートドライバー203などの駆動
回路がすべて、外付の回路部分を含むことなく、絶縁基
板200a上にモノリシックに構成されている。
【0012】表示部201aの絵素駆動回路としての薄
膜トランジスタ204と、ソースドライバー回路20
2、ゲートドライバー回路203等、周辺駆動回路を構
成する薄膜トランジスタとがすべて結晶性シリコン膜か
らなる薄膜トランジスタであるほかは、非晶質シリコン
膜からなる薄膜トランジスタを用いた画素表示装置10
0(図2参照)と同様の構成になっている。なお、21
1は、液晶容量211aと補助容量211bからなる絵
素容量である。
【0013】この装置200のソースドライバー202
も、非晶質シリコン膜からなる薄膜トランジスタを用い
たソースドライバー102と同様にシフトレジスタとビ
デオ信号のサンプリング回路からなる。ここでは、表示
部201aの絵素駆動回路に、移動度の高い結晶性シリ
コン膜からなる薄膜トランジスタを用いているため、サ
ンプリング方式はビデオ信号を時系列のまま順次サンプ
ルホールドすると同時に絵素容量にデータを書き込む点
順次方式でも、前述の線順次方式でもどちらでもよい。
【0014】現在市場に出回っているアクティブマトリ
ックス型液晶表示装置の多くは、非晶質シリコン膜から
なる薄膜トランジスタを用いたものであるが、非晶質シ
リコン膜からなる薄膜トランジスタ型液晶表示装置は一
般に前述のとおり、薄膜トランジスタ特性の高移動度化
が困難なため、表示部分以外の駆動回路であるドライバ
ー回路などは、外部にドライバー用LSIとして実装す
る必要があり、コストや実装密度の面で限界がある。
【0015】一方、結晶性シリコン膜からなる薄膜トラ
ンジスタを用いたアクティブマトリックス型画像表示装
置は、非晶質シリコン膜からなる薄膜トランジスタを用
いたものに比べて薄膜トランジスタの高移動度化が可能
であることから、表示部分や周辺のドライバー回路を同
時に絶縁基板上にモノリシックに内蔵することが可能で
ある。
【0016】ドライバー回路のモノリシック化は、ドラ
イバICのコスト削減や、ドライバの端子への接続がで
きないような微細な画素ピッチに対する対応を可能とす
るため、小型で高精細な画像表示装置を実現できるな
ど、その研究開発が盛んに行われており、今後、結晶性
シリコン膜からなる薄膜トランジスタを用いた、ドライ
バモノリシック型のアクティブマトリックス液晶表示装
置の普及が期待されている。
【0017】
【発明が解決しようとする課題】しかし、トランジスタ
特性の高性能化は主に高移動度化とリーク電流の低減な
どがあるが、絶縁基板上、特にガラス基板上に、移動度
が高くかつオフ電流が小さい薄膜トランジスタを形成す
ることはその実現が極めて困難である。
【0018】例えば、低温プロセスによりガラス基板上
に形成される結晶性シリコン薄膜トランジスタは、非晶
質シリコン薄膜トランジスタに比べてIoff(オフ電
流)がかなり高いことがあげられる。
【0019】このため、画像表示装置を構成する薄膜ト
ランジスタを、結晶性シリコン薄膜トランジスタのみ、
あるいは非晶質シリコン薄膜トランジスタのみとする
と、種々の不具合を生ずる場合がある。
【0020】例えば、表示部の高密度化が進んで1絵素
当たりの面積が減少すると、液晶の持つインピーダンス
が高くなり、絵素駆動回路の薄膜トランジスタのオフ抵
抗を高くしなければならない。
【0021】なぜなら、液晶の持つインピーダンスが高
い場合、絵素駆動回路の薄膜トランジスタのオフ抵抗が
高くないと絵素容量に書き込んだデータは薄膜トランジ
スタを介して、直ちにリーク電流として放電してしま
う。ところが、結晶性シリコン薄膜トランジスタのオフ
抵抗は非晶質シリコン薄膜トランジスタのオフ抵抗に比
べてかなり低いのが一般的である。
【0022】したがって、表示部の絵素駆動回路、ドラ
イバー回路など全ての駆動回路をモノリシック化するた
めに、液晶表示装置を構成する薄膜トランジスタを、す
べて高移動度化が可能な結晶性シリコン薄膜トランジス
タとすると、表示部分の絵素駆動回路の薄膜トランジス
タのリーク電流が、コントラストの低下やクロストー
ク、表示むら等、表示画像の品位の低下を引き起こす原
因になる。
【0023】また、表示部分の絵素駆動回路を構成する
薄膜トランジスタを、結晶性シリコン薄膜トランジスタ
に比べてトランジスタのオフ抵抗の高い非晶質シリコン
薄膜トランジスタとすることが考えられるが、絵素容量
を形成する液晶にはリーク抵抗が存在するため、絵素容
量に蓄積されたデータ電荷が、液晶の持つリーク抵抗を
介して放電することとなり、やはりコントラストの低下
やフリッカーなど表示画像の品位の低下をもたらす。
【0024】そこで、絵素駆動回路をサンプリングトラ
ンジスタだけでなく、バッファーアンプを設けてサンプ
ルホールド回路として、液晶のリーク抵抗を介して漏れ
る電荷のリーク分を補うことで、表示画像の品位の低下
を抑えることが考えられる。
【0025】ところが、非晶質シリコン薄膜トランジス
タは結晶性シリコン薄膜トランジスタに比べて駆動能力
が低いことや、動作速度が遅いことなどが問題となるこ
とが考えられる。
【0026】つまり、画像表示装置を構成する薄膜トラ
ンジスタを、すべて非晶質シリコン薄膜トランジスタと
すると、移動度が低く、またドライバー回路などの周辺
駆動回路のモノリシック化が不可能であることやその駆
動能力が結晶性シリコン薄膜トランジスタによるものに
比べて低いことが問題となる。一方画像表示装置を構成
する薄膜トランジスタを、すべて結晶性シリコン薄膜ト
ランジスタとすると、表示部の絵素駆動回路の薄膜トラ
ンジスタのリーク電流が大きくなってしまい表示画像の
品位の低下を招くなど、結晶性シリコン薄膜トランジス
タが非晶質シリコン薄膜トランジスタに比べてトランジ
スタのIoffが大きい(リーク電流が大きい)ために
種々の不具合が発生してしまう。
【0027】ところで、特公平2−61032号公報に
は、絶縁基板上に形成された薄膜トランジスタを構成素
子として用いた液晶表示装置が開示されており、この公
報には、ガラス等の透明基板上に多結晶シリコン膜ある
いはアモルファスシリコン膜(非晶質シリコン膜)を形
成し、表示部周辺の駆動回路等が配置される高移動度が
要求される領域のみ、レーザアニールするようにする記
載がある。ところが、この公報記載のものでは、透明基
板上に非晶質シリコン膜を形成した場合、上記表示部の
薄膜トランジスタは、非晶質シリコン膜から構成される
こととなり、この部分での駆動能力は小さいものとなっ
てしまい、一方、透明基板上に多結晶シリコン膜を形成
した場合、上記表示部の薄膜トランジスタは、結晶性シ
リコン膜から構成されることとなり、この部分でのリー
ク電流は大きなものとなってしまう。また、周辺駆動回
路については、透明基板上に非晶質あるいは多結晶シリ
コンのいずれのものを形成しても、結晶性シリコンから
なる薄膜トランジスタにより構成されることとなり、オ
フ抵抗が小さい、リーク電流の大きなものとなってしま
う。
【0028】本発明は、上記のような問題点を解決する
ためになされたものであり、例えば表示部の絵素駆動回
路とドライバー回路などの周辺駆動回路とをモノリシッ
クに絶縁基板上に搭載することができ、しかも表示部の
各画素に対応する絵素駆動回路あるいは周辺駆動回路
を、リーク電流の低くかつ駆動能力の高いものとできる
液晶表示装置としての半導体装置を得ることが本発明の
目的である。
【0029】
【課題を解決するための手段】
(1)この発明に係る半導体装置は、絶縁基板上に構成
された駆動回路を備えた半導体装置であって、該駆動回
路は、アクティブマトリックス型表示装置における絵素
駆動回路であり、該絵素駆動回路は、1画素に対応する
回路部分として複数の薄膜トランジスタ(以下、TFT
とも記載する。)から構成され、少なくとも非晶質シリ
コン膜からなるTFTと結晶性シリコン膜からなるTF
Tとを含むものであり、該非晶質シリコン膜と結晶性シ
リコン膜とは、同一の絶縁基板上に形成したものであ
り、そのことにより上記目的が達成される。
【0030】(2)この発明に係る半導体装置は、絶縁
基板上に構成された駆動回路を備えた半導体装置であっ
て、該駆動回路は、アクティブマトリックス型表示装置
の表示部に信号を供給する周辺駆動回路であり、該周辺
駆動回路は、複数のTFTから構成され、少なくとも非
晶質シリコン膜からなるTFTと結晶性シリコン膜から
なるTFTとを含むものであり、該非晶質シリコン膜と
結晶性シリコン膜とは、同一の絶縁基板上に形成したも
のであり、そのことにより上記目的が達成される。
【0031】(3)この発明は、上記半導体装置におい
て、アクティブマトリックス型表示装置の駆動回路を構
成するTFTとして、そのソースあるいはドレインの一
方の端子から入力された信号を、そのゲート端子に入力
されるゲート信号に応じて、該ソースあるいはドレイン
の他方の端子から、他の素子の信号入力端子へ電圧また
は電流として供給する、非晶質シリコン膜からなるスイ
ッチTFTを有することが好ましい。
【0032】(4)この発明は、上記半導体装置におい
て、アクティブマトリックス型表示装置の駆動回路を構
成する論理回路及びバッファー回路が、その構成素子と
して、結晶性シリコン膜からなるTFTを有することが
好ましい。
【0033】(5)この発明は、上記半導体装置におい
て、アクティブマトリックス型表示装置の絵素駆動回路
を構成するTFTとして、そのソースあるいはドレイン
の一方の端子から画像信号が入力され、該ソースあるい
はドレインの他方の端子がバッファーの信号入力端子あ
るいは画像信号保持用容量へ接続された、サンプルホー
ルド回路を構成するTFTを有し、該サンプルホールド
回路が、非晶質シリコン膜からなるTFTを構成素子と
するサンプリング回路と、結晶性シリコン膜からなるT
FTを構成素子とする、ホールド回路を構成するバッフ
ァー回路とから構成されていることが好ましい。
【0034】(6)この発明は、上記半導体装置におい
て、前記結晶性シリコン膜は、非晶質シリコン膜に選択
的に金属元素を導入し、加熱によって、該金属元素の導
入部分から前記絶縁基板表面に概略平行な方向に結晶成
長させてなるものであることが好ましい。
【0035】(7)この発明は、上記半導体装置におい
て、前記結晶性シリコン膜を構成材料とする薄膜トラン
ジスタは、該結晶性シリコン膜の中でキャリアが移動す
る方向とその結晶成長方向とが概略平行となるよう形成
されていることが好ましい。
【0036】(8)この発明は、上記半導体装置におい
て、前記金属元素として、ニッケル(Ni)、鉄(F
e)、コバルト(Co)、パラジウム(Pd)、白金
(Pt)の中から選ばれた少なくとも一つの材料が用い
られていることが好ましい。
【0037】(9)この発明は、上記半導体装置が液晶
型画像表示装置であることが好ましい。
【0038】
【作用】
(1)この発明においては、アクティブマトリックス型
表示装置の表示部における絵素駆動回路を、1画素に対
応する回路部分として複数のTFTから構成され、少な
くとも非晶質シリコン膜からなるTFTと結晶性シリコ
ン膜からなるTFTとを有し、該非晶質シリコン膜と結
晶性シリコン膜とが同一の絶縁基板上に形成されている
構成としたので、アクティブマトリックス型表示装置の
表示部分において、各画素について、高速動作が可能で
高い駆動能力を持ち、かつ高いオフ抵抗(低リーク電
流)の、高性能な駆動回路を実現できる。
【0039】(2)この発明においては、アクティブマ
トリックス型表示装置の表示部に信号を供給する周辺駆
動回路を、複数のTFTから構成され、少なくとも非晶
質シリコン膜からなるTFTと結晶性シリコン膜からな
るTFTとを有し、該非晶質シリコン膜と結晶性シリコ
ン膜とが同一の絶縁基板上に形成されている構成とした
ので、アクティブマトリックス表示装置の表示部に信号
を供給する周辺駆動回路において、高速動作が可能で高
い駆動力をもち、かつ高いオフ抵抗(低リーク電流)
の、高性能な駆動回路を実現できる。
【0040】(3)この発明においては、上記半導体装
置において、アクティブマトリックス型表示装置の駆動
回路を構成するTFTとして、非晶質シリコン膜からな
るスイッチTFTを備えたので、高いオフ抵抗(低リー
ク電流)の駆動回路を実現できる。
【0041】(4)この発明においては、上記半導体装
置において、アクティブマトリックス型表示装置の駆動
回路を構成する論理回路及びバッファー回路を、その構
成素子として、結晶性シリコン膜からなるTFTを有す
る構成としたので、上記駆動回路を、高速動作が可能で
かつ高い駆動能力をもつ高性能なものとできる。
【0042】(5)この発明においては、上記半導体装
置において、アクティブマトリックス型表示装置の絵素
駆動回路を構成するTFTとして、そのソースあるいは
ドレインの一方の端子から画像信号が入力され、該ソー
スあるいはドレインの他方の端子がバッファーの信号入
力端子あるいは画像信号保持用容量へ接続された、サン
プルホールド回路を構成するTFTを備え、該サンプル
ホールド回路を、非晶質シリコン膜からなるTFTを構
成素子とするサンプリング回路と、結晶性シリコン膜か
らなるTFTを構成素子とする、ホールド回路を構成す
るバッファー回路とから構成したので、高速動作が可能
で高い駆動能力をもち、かつリーク電流の少ない画素駆
動回路を実現できる。
【0043】(6)この発明においては、結晶性シリコ
ン膜を、非晶質シリコン膜に選択的に金属元素を導入
し、加熱によって、該金属元素の導入部分から絶縁基板
表面に概略平行な方向に結晶成長させてなるものとした
ので、同一絶縁基板上に非晶質シリコン膜の薄膜トラン
ジスタ、及び結晶性シリコン膜の薄膜トランジスタを簡
単に作製することが可能となり、上記特性の異なる薄膜
トランジスタを用いた、高性能な半導体装置の製造プロ
セスが簡単になる。
【0044】(7)この発明においては、結晶性シリコ
ン膜の薄膜トランジスタを、該結晶性シリコン膜の中で
キャリアが移動する方向とその結晶成長方向とが概略平
行となるよう形成しているため、結晶粒界のチャネル電
流などへの影響がなくなり、より素子の高速性を高める
ことができる。
【0045】(8)この発明においては、前記金属元素
として、ニッケル(Ni)、鉄(Fe)、コバルト(C
o)、パラジウム(Pd)、白金(Pt)の中から選ば
れた少なくとも一つの材料を用いるので、絶縁基板上に
形成した非晶質シリコン膜の加熱による選択的な結晶化
を、確実に行うとともに、この結晶化により広い領域に
わたって高品質でかつ均一な結晶性シリコン膜を得るこ
とができる。
【0046】(9)この発明においては、液晶型表示装
置として、各々の薄膜トランジスタの特性を生かした、
より高性能なものを実現できる。
【0047】
【実施例】以下、本発明の実施例について説明する。
【0048】図1は本発明の一実施例によるアクティブ
マトリックス型液晶表示装置の概略構成を説明するため
の図であり、図において、10は、本実施例のアクティ
ブマトリックス型液晶表示装置で、この装置は、液晶に
よる画像表示を行う表示部分1と、該表示部分1を構成
するソースラインを駆動するソースドライバー2と、上
記表示部分1を構成する薄膜トランジスタを制御するゲ
ートドライバー3の3つの部分に大きく分けられる。
【0049】まず、上記表示部分1について説明する。
【0050】図4は、表示部分1の1絵素分の駆動回路
の一例を示す等価回路図であり、図4に示すとおり絵素
の駆動回路は、データ信号のサンプリング回路401
と、これにつながるバッファー回路402とからサンプ
ルホールド回路410を有している。ここで、上記サン
プリング回路401は、非晶質シリコン膜を構成材料と
する薄膜トランジスタからなり、また、上記バッファー
回路402は、結晶性シリコン膜を構成材料とする、C
MOS構成の薄膜トランジスタ402a及び402bか
らなる。
【0051】一般に絵素駆動回路として用いるサンプル
ホールド回路410は、表示画像のコントラストの低下
を抑えるために保持用コンデンサ404に保持したサン
プリング絵素データが、サンプリング回路であるトラン
ジスタ401を介してリーク電流として漏れてしまわな
いように、リーク電流が低いものである必要がある。
【0052】また、サンプルホールド回路410は、液
晶の持つリーク抵抗を介して漏れるリーク電流により不
足する電荷分を補い、しかも絵素容量403である液晶
と補助容量等からなる容量負荷を十分に駆動するため
に、高い駆動能力が要求される。
【0053】本実施例の液晶表示装置における絵素駆動
回路は、サンプリング回路401には、結晶性シリコン
薄膜トランジスタに比べてオフ電流の低い非晶質シリコ
ン薄膜トランジスタを用い、高い駆動能力が要求される
バッファー回路402には、非晶質シリコン薄膜トラン
ジスタに比べて駆動能力の高い結晶性シリコン薄膜トラ
ンジスタを用いている。このため、低リーク電流でかつ
高い駆動能力を持つ絵素駆動回路を実現できる。このよ
うな構成を有するサンプルホールド回路410を実現す
ることにより、表示画像のコントランストの低下を抑え
た高品位な画像表示が可能となる。
【0054】次にソースドライバー2について説明す
る。
【0055】図6は本実施例の液晶表示装置におけるソ
ースドライバーの一構成例を示す等価回路図である。ソ
ースドライバー2では、一般に高速動作が要求されるた
め、高移動度化が可能である結晶性シリコンを構成材料
とする薄膜トランジスタを用いている。
【0056】上記の通り、本実施例では、絵素駆動回路
のサンプリング回路401には、非晶質シリコン薄膜ト
ランジスタを用いているが、非晶質シリコン薄膜トラン
ジスタは移動度が極めて低い。このため、絵素容量への
書き込み時間が短い点順次のサンプリング方式では、絵
素容量に十分に充電できず、図5に示す点順次方式のサ
ンプリングを行うソースドライバー2aを用いるのは困
難である。なお、図5中、22はデータ信号線25とバ
ッファ24との間に接続されたアナログスイッチで、こ
れは、シフトレジスタ21からの信号により開閉制御さ
れるようになっている。またアナログスイッチ22の出
力側には情報保持容量23が接続されている。
【0057】そこで、本実施例では、ソースドライバー
2として、図6に示すように絵素容量への書き込み時間
が十分にとれる線順次方式のサンプリングを行うものを
採用している。この方式のソースドライバー2は、図6
に示すように、上記点順次方式のサンプリングを行うソ
ースドライバー2aの構成に加えて、アナログスイッチ
22とバッファ24との間に第2のアナログスイッチ2
6を有しており、またこの第2のアナログスイッチ26
に出力側には第2の情報保持容量27が接続されてい
る。
【0058】このような構成のソースドライバー2で
は、時系列で送られてくるビデオ信号を、シフトレジス
タ21からの信号により、1つの水平期間(1H期間)
に順次サンプリングしてソースドライバー内の情報保持
容量22に保持し、次の水平期間に1ライン分のデータ
信号をバッファ24を介してソースラインに出力して絵
素容量に書き込む。
【0059】次に本実施例のゲートドライバー3につい
て説明する。
【0060】ゲートドライバー3についても、ソースド
ライバー2ほどではないものの高速動作が要求されるた
め、構成素子として、高移動度化が可能である結晶性シ
リコンを構成材料とする薄膜トランジスタを用いてお
り、単純なシフトレジスタとバッファー回路からなる構
成となっている。
【0061】次に製造方法について説明する。
【0062】本実施例では、薄膜トランジスタを構成す
る半導体膜として、先ず基板全面に非晶質シリコンを成
膜し、次に高速動作が必要な周辺駆動回路の構成素子等
を配置すべき領域の近傍にのみ選択的にNi等の不純物
金属元素を添加して、その領域から基板表面にほぼ平行
に横方向の結晶成長を行わせる。
【0063】この結果として高速動作が求められる駆動
回路などに使用される薄膜トランジスタの配置領域は結
晶性シリコン膜化しており、その領域以外の領域、即ち
高速動作性能よりもオフ電流が低い性能を必要とする薄
膜トランジスタを配置する領域は、非晶質シリコン膜の
状態である。さらに、上記のような周辺駆動回路に使用
される薄膜トランジスタは、その動作時のキャリアの移
動方向が先の結晶性シリコン膜の結晶成長方向と平行な
方向になるように作製する。
【0064】次に、本実施例の液晶表示装置の作製方法
について図を用いて説明する。
【0065】図8(a)〜図8(d)は、サンプリング
回路401としての、低いオフ電流が必要となるN型薄
膜トランジスタの断面構造をその製造工程順に示した図
である。
【0066】図において、20は、上記表示部1に各絵
素ごとに設けられ、上記サンプリング回路401として
のN型薄膜トランジスタ(以下、N型TFTという。)
で、該N型TFT20は、ガラス基板(絶縁基板)1上
に酸化シリコン膜等の絶縁性下地膜702を介して形成
されている。該絶縁性下地膜702上には、上記TFT
を構成する島状の非晶質シリコン膜704cが形成され
ている。この非晶質珪素膜704cの中央部分は、チャ
ネル領域725となっており、その両側部分は、ソー
ス,ドレイン領域724,726となっている。上記チ
ャネル領域704c上には、ゲート絶縁膜706を介し
てアルミニウムゲート電極728が設けられている。こ
のゲート電極728の表面は酸化物層727により被覆
されており、さらに電極配線814は層間絶縁膜811
上の画素電極812に接続されている。
【0067】上記N型TFT20はその全面が層間絶縁
膜811により覆われており、該層間絶縁膜811の、
ソース,ドレイン領域724,726に対応する部分に
は、コンタクトホール811aが形成されている。上記
ソース,ドレイン領域724,726はこのコンタクト
ホール811aを介して電極配線813,814に接続
されている。
【0068】また図7(a)〜図7(d)は、高速動作
が必要となる上記バッファー回路や周辺駆動回路の構成
素子であるN型薄膜トランジスタ及びP型薄膜トランジ
スタの断面構造をその製造工程順に示した図である。
【0069】図において、30は、上記高速動作が必要
となる周辺駆動回路を構成するCMOS回路で、これは
P型TFT11とN型TFT12とをこれらが相補的な
動作を行うよう接続したものである。
【0070】上記P型TFT11とN型TFT12とは
それぞれ上記ガラス基板1上に酸化シリコン膜等の絶縁
性下地膜702を介して形成されている。該絶縁性下地
膜702上には、上記各TFT11,12を構成する島
状の結晶性シリコン膜704p,704nが隣接して形
成されている。この結晶性シリコン膜704p,704
nの中央部分は、それぞれPチャネル領域712,Nチ
ャネル領域715となっている。上記結晶性シリコン膜
704pの両側部分はP型TFTのP型ソース,ドレイ
ン領域711,713、上記結晶性シリコン膜704n
の両側部分はN型TFTのN型ソース,ドレイン領域7
14,716となっている。
【0071】上記Pチャネル領域712及びNチャネル
領域715上には、ゲート絶縁膜706を介してアルミ
ニウムゲート電極707及び709が配設されている。
また上記TFT11及び12は全面が層間絶縁膜718
により覆われており、該層間絶縁膜718の、P型TF
T11のソース,ドレイン領域711,713に対応す
る部分にはコンタクトホール718pが、また該層間絶
縁膜718の、N型TFT12のソース,ドレイン領域
714,716に対応する部分には、コンタクトホール
718nが形成されている。そして上記P型TFT11
のソース,ドレイン領域711,713はこのコンタク
トホール718pを介して電極配線717,719に接
続されている。また上記N型TFT12のソース,ドレ
イン領域714,716は上記コンタクトホール718
nを介して電極配線720,721に接続されている。
【0072】そして本実施例では、上記結晶性シリコン
膜704p,704nは、その近傍の結晶化シリコン領
域704aから基板表面に対して平行な方向705に結
晶成長が進んで形成された横方向結晶領域705a,7
05bの一部である。
【0073】このような構成の各薄膜トランジスタの製
造は以下のように行う。
【0074】なお、上記表示部のサンプリング回路とし
てのN型TFT20と、周辺回路部分のN型及びP型T
FT11,12とは、同一基板上において形成されるも
のであり、共通する処理は同時に行われる。
【0075】図8(a)〜図8(d)に示す工程と、図
7(a)〜図7(d)に示す工程とは、それぞれ対応す
るものであり、図8(a)と図7(a)、図8(b)と
図7(b)、図8(c)と図7(c)、図8(d)と図
7(d)は、それぞれ製造プロセルにおける同一段階の
工程を示している。
【0076】先ず、ガラス基板など(例えばコーニング
7059〔コーニング社商品名〕)の絶縁基板上1にス
パッタリング法によって厚さ2000オングストローム
の酸化シリコンの下地膜702を形成する。
【0077】次に、メタルマスクまたは酸化シリコン膜
等からなるマスク703を形成する。このマスク703
の開口703a内には、スリット状に下地膜702が露
呈される。即ち、図7(a)の状態を上面から見るとス
リット状に下地膜702が領域700にて露呈してお
り、他の部分はマスクされている状態になっている。
【0078】上記マスク703を形成した後、スパッタ
リング法によって、厚さ5〜200オングストローム
(例えば20オングストローム)のシリコンニッケル膜
(化学式NiSiX、0.4〜2.5 、例えば、X=
2.0)(図示せず)を成膜する。
【0079】この後、マスク703を取り除くことによ
って、領域700の部分に選択的にシリコンニッケル膜
が成膜されたことになる。即ち、領域700の部分に選
択的に微量のニッケルが添加されたことになる。
【0080】次に、プラズマCVD法または減圧CVD
法によって、厚さ500〜1500オングストローム
(例えば、1000オングストローム)の真性半導体の
非晶質シリコン膜704を成膜する。そして、これを水
素還元雰囲気下(好ましくは、水素の分圧が0.1〜1
気圧)または、不活性ガス雰囲気下(大気圧)、550
℃で4時間アニールして結晶化させる。このアニール温
度は、450℃以上の温度で可能であるが、高いと従来
の方法と同じになってしまう。したがって、450℃〜
550℃が好ましいアニール温度と言える。
【0081】この際、シリコンニッケル膜が選択的に成
膜された領域700においては、基板1に対して垂直方
向にシリコン膜704の結晶化が起こる。そして、領域
700の周辺領域では、この領域700から横方向(基
板と平行な方向)705a,705bに結晶成長が行わ
れる。そして、後の工程で明らかになるように、図7
(d)に示す高速動作が必要となる周辺駆動回路を構成
する薄膜トランジスタにおいては、そのソース,ドレイ
ン領域がこの結晶成長方向に並んで形成される。
【0082】なお、上記結晶成長に際し、基板と平行な
方向の結晶成長距離は数十μm程度(例えば、40μ
m)である。
【0083】上記工程によって、非晶質シリコン膜70
4を結晶化させて結晶性シリコン膜704iを得ること
ができる。そして、素子間分離を行い、不要な部分の結
晶性シリコン膜704iを除去し、素子領域を形成す
る。この工程において、薄膜トランジスタの活性層(ソ
ース,ドレイン領域、及びチャネル形成領域が形成され
る部分)の長さを40μm以内とすると、図7に示すよ
うに、薄膜トランジスタの活性層を結晶性シリコン膜7
04iで構成することができる。もちろん、少なくとも
チャネル形成領域を結晶性シリコン膜で構成するのであ
れば、活性層の全体の長さをさらに増大できる。
【0084】その後、スパッタリング法によって、厚さ
1000オングストロームの酸化シリコン膜706をゲ
ート絶縁膜として成膜する。スパッタリングのターゲッ
トとして酸化シリコンを用い、スパッタリング時の基板
温度は200〜400℃(例えば、350℃)、スパッ
タリング雰囲気は酸素とアルゴンで、アルゴン/酸素=
0〜0.5(例えば、0.1)以下とする。
【0085】引き続いてスパッタリング法によって、厚
さ6000〜8000オングストローム、(例えば、6
000オングストローム)のアルミニウム(0.1〜2
%のシリコンを含む)を成膜する。尚、この酸化シリコ
ン膜706とアルミニウム膜の成膜工程は連続的に行う
ことが望ましい。
【0086】そして、アルミニウム膜をパターンニング
して、ゲート電極707、709を形成する。これらの
工程は図7(c)と図8(c)とで同時進行で行われる
ことは言うまでもない。
【0087】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層708、710を形成す
る。この陽極酸化は、酒石酸が1〜5%含まれたエチレ
ングリコール溶液中で行う。得られた酸化物層708と
710の厚さは2000オングストロームである。尚、
得られた酸化物層708と710とは、後のイオンドー
ピング工程においてオフセットゲート領域の長さを規定
するので、オフセットゲート領域の長さを上記陽極酸化
工程で決めることができる。
【0088】次に、イオンドーピング法によって、活性
領域にゲート電極707とその周囲の酸化層708、ゲ
ート電極709とその周囲の酸化層710をマスクとし
て不純物(燐及びホウ酸)を注入する。ドーピングガス
として、フォスフィン(PH3)及びジボラン(B
26)を用い、前者の場合は加速電圧を60〜90KV
(例えば80KV)、後者の場合は40〜80KV(例
えば65KV)とし、ドーズ量は、10×1015〜8×
1015(例えば、燐を2×1015cm-2、ホウ素を5×
1015cm-2)とする。
【0089】ドーピングに際しては、ドーピングが不要
な領域をフォトレジストでおおうことによって、それぞ
れの元素を選択的にドーピングを行う。この結果、N型
の不純物領域714と716、P型の不純物領域711
と713が形成され、図7(c)に示すようにPチャネ
ル型薄膜トランジスタ11とNチャネル型薄膜トランジ
スタ12とを形成することができる。また、同時に図8
(c)に示すようにNチャネル型薄膜トランジスタ20
を形成することができる。
【0090】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の、活性化を行う。レ
ーザー光としては、KrFエキシマレーザー(波長24
8nm、パルス幅20nsec)を用いるが、他のレー
ザーであってもよい。レーザー光の照射条件はエネルギ
ー密度が200〜400mJ/Cm2(例えば250m
J/Cm2)とし、一か所につき2〜10ショット(例
えば2ショット)とする。このレーザー光の照射時に基
板を200〜450℃程度に加熱しておくことは有用で
ある。
【0091】このレーザーアニール工程において、先に
結晶化された領域704aにはニッケルが拡散している
ので、このレーザー光の照射によって再結晶化が容易に
進行し、P型を付与する不純物がドープされた不純物領
域711と713、さらにN型を付与する不純物がドー
プされた不純物領域714と716は、容易に活性化さ
れ得る。
【0092】続いて、周辺回路部分においては図7
(d)に示すように、厚さ6000オングストロームの
酸化シリコン膜718を層間絶縁物としてプラズマCV
D法によって形成し、これにコンタクトホール718
p,718nを形成して、金属材料、例えば窒化チタン
アルミニウムの多層膜によって薄膜トランジスタの電極
配線717、719、720を形成する。
【0093】さらに、低いオフ電流が必要となる部分で
は、層間絶縁物811を酸化シリコン膜によって形成
し、コンタクトホール811aの形成後、画素電極とな
るITO電極812を形成し、さらに金属配線813、
814を形成する。最後に、1気圧の水素雰囲気中で3
50℃、30分のアニールを行い、薄膜トランジスタ回
路または薄膜トランジスタを完成させる。
【0094】このように本実施例では、アクティブマト
リックス型の液晶型画像表示装置の表示部を構成する絵
素駆動回路として、サンプリングスイッチである非晶質
シリコン薄膜トランジスタとホールド用コンデンサとか
らなるサンプリング回路と、結晶性シリコン薄膜トラン
ジスタからなるCMOS構成のバッファー回路とからな
るサンプルホールド回路を備えているため、オフ抵抗が
大きくリーク電流が少なく、しかも駆動能力の大きい絵
素駆動回路を実現でき、これにより高品位な表示画像を
提供できる。
【0095】また、ドライバー回路など高速動作が求め
られる周辺駆動回路には、その構成素子として結晶性シ
リコン薄膜トランジスタを用いているため、上記周辺駆
動回路を、ドライバー用のLSIを外付けすることな
く、表示部とのモノリシック化が可能となる。
【0096】さらに、アクティブマトリックス型表示装
置において、周辺駆動回路部分等の薄膜トランジスタの
形成領域を、キャリアの流れに対して平行な方向に結晶
成長させた結晶性シリコン膜で構成しているので、周辺
駆動回路部分等、高速動作を必要とする部分において
は、キャリアの移動が粒界の影響を受けないこととな
り、さらなる高速動作が可能となる。
【0097】またさらに、上記のようにニッケル等の不
純物金属元素を非晶質シリコン膜に選択的に添加して得
られる結晶性シリコン膜を用いて、半導体素子を作製し
ているため、基板全面にわたって高性能でばらつきのな
い安定した特性の半導体素子を有する半導体装置が実現
可能となる。
【0098】なお、上記実施例では、周辺駆動回路とし
て、その構成素子が結晶性シリコンからなるTFTであ
るものを示したが、周辺駆動回路は、その構成素子とし
て、結晶性シリコンからなるTFTだけでなく、非晶質
シリコンからなるTFTを含むものでもよい。また、こ
の際、非晶質シリコンからなるTFTをスイッチトラン
ジスタ、つまり、そのソースあるいはドレインの一方の
端子から入力された信号を、そのゲート端子に入力され
るゲート信号に応じて、該ソースあるいはドレインの他
方の端子から、他の素子の信号入力端子へ電圧または電
流として供給するトランジスタとして用いてもよい。こ
の場合、高いオフ抵抗(低リーク電流)の周辺駆動回路
を実現できる。
【0099】また、上記実施例では、ゲートドライバー
やソースドライバーなどの周辺駆動回路として、シフト
レジスタ及びバッファー回路を有するものを示したが、
該周辺駆動回路は、シフトレジスタに代えて、これと同
一の回路動作をする論理回路を有するものでもよい。こ
の場合も、上記論理回路及びバッファー回路に、結晶性
シリコンからなるTFTをその構成素子として用いるこ
とにより、これらの回路の動作速度及び駆動能力の向上
を図ることができる。また、絵素駆動回路も、結晶性シ
リコンからなるTFTを構成素子とする論理回路を含む
ものであってもよい。
【0100】以上、本発明に基づく実施例について説明
したが、本発明は上述の実施例のように、薄膜トランジ
スタとして非晶質シリコン膜や結晶性シリコン膜を用い
た薄膜トランジスタに限るものではなく本発明の技術的
思想に基づく各種の変形が可能である。
【0101】本発明の応用としては、液晶表示用のアク
ティブマトリックス型基板以外に、例えば、密着型イメ
ージセンサー、ドライバー内蔵型サーマルヘッド、有機
系EL(Electroluminesence)素子等を発光素子とした
ドライバー内蔵型の光書き込み素子や表示素子、三次元
IC等が考えられる。ここで、有機系EL素子は、有機
材料を発光素材とした電界発光素子である。そして本発
明を用いることで、これらの素子の高速化、高解像度化
等の高性能化が実現される。さらに、本発明は上述の実
施例で説明したMOS型トランジスタに限らず、結晶性
半導体を素子材料としたバイポーラトランジスタや静電
誘導トランジスタをはじめとして幅広く半導体プロセス
全般に応用することができる。
【0102】
【発明の効果】以上のようにこの発明に係る半導体装置
によれば、例えば表示部の絵素駆動回路とドライバー回
路などの周辺駆動回路とをモノリシックに1つの絶縁基
板上に構成することができ、しかも表示部の各画素に対
応する絵素駆動回路において、リーク電流の低いしかも
駆動能力の高い液晶表示装置を提供できる。つまりこの
発明では、結晶性シリコン薄膜トランジスタのみ、又は
非晶質シリコン薄膜トランジスタのみでは実現不可能な
高性能な画像表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるアクティブマトリック
ス型液晶表示装置の概略構成を説明するための図であ
る。
【図2】従来からの非晶質シリコン膜からなる薄膜トラ
ンジスタを用いた、アクティブマトリックス型画像表示
装置の構成を示す図である。
【図3】結晶性シリコン膜からなる薄膜トランジスタを
用いた従来のアクティブマトリックス型画像表示装置の
構成の1例を示す図である。
【図4】上記本実施例における表示部分1の1絵素分の
駆動回路の一構成例を表す等価回路図である。
【図5】本実施例の線順次サンプリング方式のソースド
ライバーの一構成例と比較される、点順次サンプリング
方式のソースドライバーを表す等価回路図である。
【図6】本実施例の線順次サンプリング方式のソースド
ライバーの一構成例を表す等価回路図である。
【図7】液晶表示装置の周辺駆動回路を構成するCMO
S構成の薄膜トランジスタの構造及び製造方法を示す断
面図である。
【図8】液晶表示装置の表示部を構成する薄膜トランジ
スタの構造及び製造方法を示す断面図である。
【符号の説明】
1 表示部 2 ソースドライバー 3 ゲートドライバー 10 アクティブマトリクス型液晶表示装置 21 シフトレジスタ 22 アナログスイッチ 23 情報保持容量 24 バッファ 25 データ信号線 26 第2のアナログスイッチ 27 第2の情報保持容量 401 サンプリング回路 402 バッファ回路 402a,402b 薄膜トランジスタ 403 絵素 404 ホールド用コンデンサ 702 下地膜(酸化シリコン膜) 703 マスク 703a マスク開口 704 非晶質シリコン膜 704i 結晶性シリコン膜 705a,705b 結晶成長方向 706 ゲート絶縁膜 707,709,728 ゲート電極 708,710,727 陽極酸化膜 711,713,714,716,724,726 ソ
ース,ドレイン領域 712,715,725 チャネル形成領域 717,719,720,721,813,814 電
極配線 718,811 層間絶縁膜 812 画素電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に構成された駆動回路を備え
    た半導体装置であって、 該駆動回路は、アクティブマトリックス型表示装置にお
    ける絵素駆動回路であり、 該絵素駆動回路は、1画素に対応する回路部分として複
    数の薄膜トランジスタから構成され、少なくとも非晶質
    シリコン膜からなる薄膜トランジスタと結晶性シリコン
    膜からなる薄膜トランジスタとを含むものであり、 該非晶質シリコン膜と結晶性シリコン膜とは、同一の絶
    縁基板上に形成したものである半導体装置。
  2. 【請求項2】 絶縁基板上に構成された駆動回路を備え
    た半導体装置であって、 該駆動回路は、アクティブマトリックス型表示装置の表
    示部に信号を供給する周辺駆動回路であり、 該周辺駆動回路は、複数の薄膜トランジスタから構成さ
    れ、少なくとも非晶質シリコン膜からなる薄膜トランジ
    スタと結晶性シリコン膜からなる薄膜トランジスタとを
    含むものであり、 該非晶質シリコン膜と結晶性シリコン膜とは、同一の絶
    縁基板上に形成したものである半導体装置。
  3. 【請求項3】 請求項1または2に記載の半導体装置に
    おいて、 アクティブマトリックス型表示装置の駆動回路を構成す
    る薄膜トランジスタとして、 そのソースあるいはドレインの一方の端子から入力され
    た信号を、そのゲート端子に入力されるゲート信号に応
    じて、該ソースあるいはドレインの他方の端子から、他
    の素子の信号入力端子へ電圧または電流として供給す
    る、非晶質シリコン膜からなる薄膜トランジスタを有す
    る半導体装置。
  4. 【請求項4】 請求項1または2に記載の半導体装置に
    おいて、 アクティブマトリックス型表示装置の駆動回路を構成す
    る論理回路及びバッファー回路は、その構成素子とし
    て、結晶性シリコン膜からなる薄膜トランジスタを有す
    る半導体装置。
  5. 【請求項5】 請求項1ないし4のいずれかに記載の半
    導体装置において、 アクティブマトリックス型表示装置の絵素駆動回路を構
    成する薄膜トランジスタとして、 そのソースあるいはドレインの一方の端子から画像信号
    が入力され、該ソースあるいはドレインの他方の端子が
    バッファーの信号入力端子あるいは画像信号保持用容量
    へ接続された、サンプルホールド回路を構成する薄膜ト
    ランジスタを有し、 該サンプルホールド回路は、非晶質シリコン膜からなる
    薄膜トランジスタを構成素子とするサンプリング回路
    と、結晶性シリコン膜からなる薄膜トランジスタを構成
    素子とする、ホールド回路を構成するバッファー回路と
    から構成されている半導体装置。
  6. 【請求項6】 請求項1ないし5のいずれかに記載の半
    導体装置において、 前記結晶性シリコン膜は、非晶質シリコン膜に選択的に
    金属元素を導入し、加熱によって、該金属元素の導入部
    分から前記絶縁基板表面に概略平行な方向に結晶成長さ
    せてなるものである半導体装置。
  7. 【請求項7】 請求項6記載の半導体装置において、 前記結晶性シリコン膜を構成材料とする薄膜トランジス
    タは、該結晶性シリコン膜の中でキャリアが移動する方
    向とその結晶成長方向とが概略平行となるよう形成され
    ている半導体装置。
  8. 【請求項8】 請求項6または7記載の半導体装置にお
    いて、 前記金属元素として、ニッケル(Ni)、鉄(Fe)、
    コバルト(Co)、パラジウム(Pd)、白金(Pt)
    の中から選ばれた少なくとも一つの材料が用いられてい
    る半導体装置。
  9. 【請求項9】 請求項1ないし8のいずれかに記載の半
    導体装置は、アクティブマトリックス型の液晶画像表示
    装置を構成するものである半導体装置。
JP22842194A 1994-09-22 1994-09-22 半導体装置 Withdrawn JPH0897428A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22842194A JPH0897428A (ja) 1994-09-22 1994-09-22 半導体装置
US08/531,626 US5818068A (en) 1994-09-22 1995-09-21 Thin film transistor circuit and an active matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22842194A JPH0897428A (ja) 1994-09-22 1994-09-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH0897428A true JPH0897428A (ja) 1996-04-12

Family

ID=16876217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22842194A Withdrawn JPH0897428A (ja) 1994-09-22 1994-09-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH0897428A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527856A (ja) * 2002-05-28 2005-09-15 サムスン エレクトロニクス カンパニー リミテッド 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法
US8310432B2 (en) 2008-08-01 2012-11-13 Samsung Electronics Co., Ltd. Gate driving circuit, display device having the same, and method for manufacturing the display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527856A (ja) * 2002-05-28 2005-09-15 サムスン エレクトロニクス カンパニー リミテッド 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法
US8619207B2 (en) 2002-05-28 2013-12-31 Samsung Display Co., Ltd. Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
US10338443B2 (en) 2002-05-28 2019-07-02 Samsung Display Co., Ltd. Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
US8310432B2 (en) 2008-08-01 2012-11-13 Samsung Electronics Co., Ltd. Gate driving circuit, display device having the same, and method for manufacturing the display device

Similar Documents

Publication Publication Date Title
JP3067949B2 (ja) 電子装置および液晶表示装置
US9910334B2 (en) Semiconductor device and fabrication method thereof
US5818068A (en) Thin film transistor circuit and an active matrix type display device
US6700134B2 (en) Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
KR20010020826A (ko) 반도체 장치 및 그의 제조방법
US20030164501A1 (en) Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US20020028543A1 (en) Process a fabricating a semiconductor device
JP2001007335A (ja) 半導体装置の作製方法
JP2001051292A (ja) 半導体装置および半導体表示装置
JP3160172B2 (ja) 半導体素子の製造方法および表示装置用基板の製造方法
JPH08116067A (ja) 半導体装置,表示装置,表示装置の製造方法
JPH0897428A (ja) 半導体装置
JPS63223788A (ja) アクテイブマトリツクス表示装置の駆動ic
JP4372896B2 (ja) 電気光学装置の作製方法
US8816437B2 (en) Semiconductor device and method for manufacturing same
JP4437511B2 (ja) 電気光学装置の作製方法
JP3025814B2 (ja) 半導体装置
KR100611747B1 (ko) 박막 트랜지스터의 제조방법
JPH03293641A (ja) アクティブマトリクス表示装置
JP3242884B2 (ja) 半導体装置
Morozumi et al. Poly-Si TFTs for Active-Matrix LCDs
JP3105492B2 (ja) 薄膜トランジスタの作製方法
JPH0876142A (ja) 液晶表示装置
JPH11168219A (ja) 半導体装置およびその作製方法
JP2004151275A (ja) 画像表示装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115