JPH0897428A

JPH0897428A - 半導体装置

Info

Publication number: JPH0897428A
Application number: JP22842194A
Authority: JP
Inventors: Osamu Sasaki; 修佐々木; Manabu Matsuura; 学松浦; Tsukasa Shibuya; 司渋谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-09-22
Filing date: 1994-09-22
Publication date: 1996-04-12

Abstract

(57)【要約】【目的】表示部の絵素駆動回路とドライバー回路など
の周辺駆動回路とをモノリシックに１つの絶縁基板上に
構成することができ、しかも表示部の絵素駆動回路にお
いては、リーク電流の低いしかも駆動能力の高い液晶表
示装置を提供する。【構成】アクティブマトリックス型表示装置１０の表
示部１におけるサンプルホールド回路を、動作速度及び
駆動能力が高くなるよう、結晶性シリコン膜を構成材料
とする薄膜トランジスタを用いたサンプリング回路と、
オフ抵抗が高くなるよう、非晶質シリコン膜を構成材料
とする薄膜トランジスタを用いたホールド回路とを有す
る回路構成とし、該表示装置１のソースドライバ２及び
ゲートドライバ３を、動作速度及び駆動能力が高くなる
よう、結晶性シリコン膜を構成材料とする薄膜トランジ
スタを用いた回路構成とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関し、特に
アクティブマトリックス型の液晶画像表示装置に関す
る。

【０００２】

【従来の技術】以下、絶縁基板上に形成された薄膜トラ
ンジスタを構成素子とする駆動回路を有する半導体装置
として、アクティブマトリックス型の液晶画像表示装置
を例に挙げて説明する。

【０００３】このアクティブマトリックス型の液晶画像
表示装置をおおまかに分けると、駆動回路を構成する薄
膜トランジスタが、非晶質シリコン膜を構成材料とする
薄膜トランジスタである装置と、上記駆動回路の薄膜ト
ランジスタが、結晶性シリコン膜を構成材料とする薄膜
トランジスタである装置とに分類される。また、結晶性
シリコン膜には、高温プロセスにより形成されたもの
と、低温プロセスにより形成されたものがあり、高温プ
ロセスのものは、高い移動度が得られるが、絶縁性基板
として、ガラス基板等を用いる液晶表示装置では、基板
に対する加熱温度上の制約から、移動度の小さい低温プ
ロセスによる非晶質シリコン膜や多結晶シリコン膜を用
いざるを得ない。

【０００４】図２は、非晶質シリコン膜からなる薄膜ト
ランジスタを用いた、従来のアクティブマトリックス型
画像表示装置の構成を示す。

【０００５】図において、１００は非晶質シリコン膜か
らなる薄膜トランジスタを用いたアクティブマトリック
ス型画像表示装置で、絶縁基板１０１ａ上に形成された
表示部１００ａと、上記絶縁基板外部に形成されたソー
スドライバー１０２及びゲートドライバー１０３の３つ
の部分からなる。

【０００６】上記表示部１００ａでは、液晶容量１１１
ａ及び補助容量１１１ｂからなる絵素容量１１１が絶縁
基板１０１ａ上にＸ−Ｙ座標系の２次元マトリックス状
に配列されており、また、絵素容量１１１に対応して、
該絵素容量１１１へのデータの書き込み，及び保持を制
御するためのＮチャネル、またはＰチャネルの薄膜トラ
ンジスタ１０１が上記基板１０１ａ上に設けられてい
る。

【０００７】上記ゲートドライバー１０３及びソースド
ライバー１０２においては、その素子を構成する材料を
非晶質シリコンとすると、ドライバーを駆動するのに必
要とされる移動度が不足するため、上記絶縁基板外部
に、単結晶シリコンを素子の構成材料とするソースドラ
イバー１０２とゲートドライバー１０３が設けられてい
る。

【０００８】ここで上記ゲートドライバー１０３は、シ
フトレジスタ及びバッファ回路から構成されており、表
示部の薄膜トランジスタ１０１のＯＮ／ＯＦＦを制御す
るようになっている。また、上記ソースドライバー１０
２はシフトレジスタとビデオ信号のサンプリング回路か
らなる。

【０００９】このビデオ信号のサンプリング方式には、
線順次方式と点順次方式がある。表示部の絵素駆動回路
が、移動度の低い非晶質シリコン膜を構成材料とする薄
膜トランジスタから構成されている場合、時系列で送ら
れてくるビデオ信号を１水平期間（１Ｈ期間）に順次サ
ンプリングしてドライバー内の保持容量に保持し、次の
水平期間に、上記保持した１ライン分のデータ信号をソ
ースラインに出力して絵素容量に書き込む、線順次方式
のサンプリングを行う場合が多い。

【００１０】次に、図３に結晶性シリコン膜を構成材料
とする薄膜トランジスタを用いた、従来のアクティブマ
トリックス型画像表示装置の構成の１例を示す。

【００１１】図において、２００は結晶性シリコン膜を
構成材料とする薄膜トランジスタを用いたアクティブマ
トリックス型画像表示装置で、基板として耐熱性のもの
を用いている。またこの装置では、非晶質シリコン膜を
構成材料とする薄膜トランジスタを用いたものに比べて
高移動度化が可能であるため、表示部２０１ａ、ソース
ドライバー２０２、ゲートドライバー２０３などの駆動
回路がすべて、外付の回路部分を含むことなく、絶縁基
板２００ａ上にモノリシックに構成されている。

【００１２】表示部２０１ａの絵素駆動回路としての薄
膜トランジスタ２０４と、ソースドライバー回路２０
２、ゲートドライバー回路２０３等、周辺駆動回路を構
成する薄膜トランジスタとがすべて結晶性シリコン膜か
らなる薄膜トランジスタであるほかは、非晶質シリコン
膜からなる薄膜トランジスタを用いた画素表示装置１０
０（図２参照）と同様の構成になっている。なお、２１
１は、液晶容量２１１ａと補助容量２１１ｂからなる絵
素容量である。

【００１３】この装置２００のソースドライバー２０２
も、非晶質シリコン膜からなる薄膜トランジスタを用い
たソースドライバー１０２と同様にシフトレジスタとビ
デオ信号のサンプリング回路からなる。ここでは、表示
部２０１ａの絵素駆動回路に、移動度の高い結晶性シリ
コン膜からなる薄膜トランジスタを用いているため、サ
ンプリング方式はビデオ信号を時系列のまま順次サンプ
ルホールドすると同時に絵素容量にデータを書き込む点
順次方式でも、前述の線順次方式でもどちらでもよい。

【００１４】現在市場に出回っているアクティブマトリ
ックス型液晶表示装置の多くは、非晶質シリコン膜から
なる薄膜トランジスタを用いたものであるが、非晶質シ
リコン膜からなる薄膜トランジスタ型液晶表示装置は一
般に前述のとおり、薄膜トランジスタ特性の高移動度化
が困難なため、表示部分以外の駆動回路であるドライバ
ー回路などは、外部にドライバー用ＬＳＩとして実装す
る必要があり、コストや実装密度の面で限界がある。

【００１５】一方、結晶性シリコン膜からなる薄膜トラ
ンジスタを用いたアクティブマトリックス型画像表示装
置は、非晶質シリコン膜からなる薄膜トランジスタを用
いたものに比べて薄膜トランジスタの高移動度化が可能
であることから、表示部分や周辺のドライバー回路を同
時に絶縁基板上にモノリシックに内蔵することが可能で
ある。

【００１６】ドライバー回路のモノリシック化は、ドラ
イバＩＣのコスト削減や、ドライバの端子への接続がで
きないような微細な画素ピッチに対する対応を可能とす
るため、小型で高精細な画像表示装置を実現できるな
ど、その研究開発が盛んに行われており、今後、結晶性
シリコン膜からなる薄膜トランジスタを用いた、ドライ
バモノリシック型のアクティブマトリックス液晶表示装
置の普及が期待されている。

【００１７】

【発明が解決しようとする課題】しかし、トランジスタ
特性の高性能化は主に高移動度化とリーク電流の低減な
どがあるが、絶縁基板上、特にガラス基板上に、移動度
が高くかつオフ電流が小さい薄膜トランジスタを形成す
ることはその実現が極めて困難である。

【００１８】例えば、低温プロセスによりガラス基板上
に形成される結晶性シリコン薄膜トランジスタは、非晶
質シリコン薄膜トランジスタに比べてＩｏｆｆ（オフ電
流）がかなり高いことがあげられる。

【００１９】このため、画像表示装置を構成する薄膜ト
ランジスタを、結晶性シリコン薄膜トランジスタのみ、
あるいは非晶質シリコン薄膜トランジスタのみとする
と、種々の不具合を生ずる場合がある。

【００２０】例えば、表示部の高密度化が進んで１絵素
当たりの面積が減少すると、液晶の持つインピーダンス
が高くなり、絵素駆動回路の薄膜トランジスタのオフ抵
抗を高くしなければならない。

【００２１】なぜなら、液晶の持つインピーダンスが高
い場合、絵素駆動回路の薄膜トランジスタのオフ抵抗が
高くないと絵素容量に書き込んだデータは薄膜トランジ
スタを介して、直ちにリーク電流として放電してしま
う。ところが、結晶性シリコン薄膜トランジスタのオフ
抵抗は非晶質シリコン薄膜トランジスタのオフ抵抗に比
べてかなり低いのが一般的である。

【００２２】したがって、表示部の絵素駆動回路、ドラ
イバー回路など全ての駆動回路をモノリシック化するた
めに、液晶表示装置を構成する薄膜トランジスタを、す
べて高移動度化が可能な結晶性シリコン薄膜トランジス
タとすると、表示部分の絵素駆動回路の薄膜トランジス
タのリーク電流が、コントラストの低下やクロストー
ク、表示むら等、表示画像の品位の低下を引き起こす原
因になる。

【００２３】また、表示部分の絵素駆動回路を構成する
薄膜トランジスタを、結晶性シリコン薄膜トランジスタ
に比べてトランジスタのオフ抵抗の高い非晶質シリコン
薄膜トランジスタとすることが考えられるが、絵素容量
を形成する液晶にはリーク抵抗が存在するため、絵素容
量に蓄積されたデータ電荷が、液晶の持つリーク抵抗を
介して放電することとなり、やはりコントラストの低下
やフリッカーなど表示画像の品位の低下をもたらす。

【００２４】そこで、絵素駆動回路をサンプリングトラ
ンジスタだけでなく、バッファーアンプを設けてサンプ
ルホールド回路として、液晶のリーク抵抗を介して漏れ
る電荷のリーク分を補うことで、表示画像の品位の低下
を抑えることが考えられる。

【００２５】ところが、非晶質シリコン薄膜トランジス
タは結晶性シリコン薄膜トランジスタに比べて駆動能力
が低いことや、動作速度が遅いことなどが問題となるこ
とが考えられる。

【００２６】つまり、画像表示装置を構成する薄膜トラ
ンジスタを、すべて非晶質シリコン薄膜トランジスタと
すると、移動度が低く、またドライバー回路などの周辺
駆動回路のモノリシック化が不可能であることやその駆
動能力が結晶性シリコン薄膜トランジスタによるものに
比べて低いことが問題となる。一方画像表示装置を構成
する薄膜トランジスタを、すべて結晶性シリコン薄膜ト
ランジスタとすると、表示部の絵素駆動回路の薄膜トラ
ンジスタのリーク電流が大きくなってしまい表示画像の
品位の低下を招くなど、結晶性シリコン薄膜トランジス
タが非晶質シリコン薄膜トランジスタに比べてトランジ
スタのＩｏｆｆが大きい（リーク電流が大きい）ために
種々の不具合が発生してしまう。

【００２７】ところで、特公平２−６１０３２号公報に
は、絶縁基板上に形成された薄膜トランジスタを構成素
子として用いた液晶表示装置が開示されており、この公
報には、ガラス等の透明基板上に多結晶シリコン膜ある
いはアモルファスシリコン膜（非晶質シリコン膜）を形
成し、表示部周辺の駆動回路等が配置される高移動度が
要求される領域のみ、レーザアニールするようにする記
載がある。ところが、この公報記載のものでは、透明基
板上に非晶質シリコン膜を形成した場合、上記表示部の
薄膜トランジスタは、非晶質シリコン膜から構成される
こととなり、この部分での駆動能力は小さいものとなっ
てしまい、一方、透明基板上に多結晶シリコン膜を形成
した場合、上記表示部の薄膜トランジスタは、結晶性シ
リコン膜から構成されることとなり、この部分でのリー
ク電流は大きなものとなってしまう。また、周辺駆動回
路については、透明基板上に非晶質あるいは多結晶シリ
コンのいずれのものを形成しても、結晶性シリコンから
なる薄膜トランジスタにより構成されることとなり、オ
フ抵抗が小さい、リーク電流の大きなものとなってしま
う。

【００２８】本発明は、上記のような問題点を解決する
ためになされたものであり、例えば表示部の絵素駆動回
路とドライバー回路などの周辺駆動回路とをモノリシッ
クに絶縁基板上に搭載することができ、しかも表示部の
各画素に対応する絵素駆動回路あるいは周辺駆動回路
を、リーク電流の低くかつ駆動能力の高いものとできる
液晶表示装置としての半導体装置を得ることが本発明の
目的である。

【００２９】

【課題を解決するための手段】

（１）この発明に係る半導体装置は、絶縁基板上に構成
された駆動回路を備えた半導体装置であって、該駆動回
路は、アクティブマトリックス型表示装置における絵素
駆動回路であり、該絵素駆動回路は、１画素に対応する
回路部分として複数の薄膜トランジスタ（以下、ＴＦＴ
とも記載する。）から構成され、少なくとも非晶質シリ
コン膜からなるＴＦＴと結晶性シリコン膜からなるＴＦ
Ｔとを含むものであり、該非晶質シリコン膜と結晶性シ
リコン膜とは、同一の絶縁基板上に形成したものであ
り、そのことにより上記目的が達成される。

【００３０】（２）この発明に係る半導体装置は、絶縁
基板上に構成された駆動回路を備えた半導体装置であっ
て、該駆動回路は、アクティブマトリックス型表示装置
の表示部に信号を供給する周辺駆動回路であり、該周辺
駆動回路は、複数のＴＦＴから構成され、少なくとも非
晶質シリコン膜からなるＴＦＴと結晶性シリコン膜から
なるＴＦＴとを含むものであり、該非晶質シリコン膜と
結晶性シリコン膜とは、同一の絶縁基板上に形成したも
のであり、そのことにより上記目的が達成される。

【００３１】（３）この発明は、上記半導体装置におい
て、アクティブマトリックス型表示装置の駆動回路を構
成するＴＦＴとして、そのソースあるいはドレインの一
方の端子から入力された信号を、そのゲート端子に入力
されるゲート信号に応じて、該ソースあるいはドレイン
の他方の端子から、他の素子の信号入力端子へ電圧また
は電流として供給する、非晶質シリコン膜からなるスイ
ッチＴＦＴを有することが好ましい。

【００３２】（４）この発明は、上記半導体装置におい
て、アクティブマトリックス型表示装置の駆動回路を構
成する論理回路及びバッファー回路が、その構成素子と
して、結晶性シリコン膜からなるＴＦＴを有することが
好ましい。

【００３３】（５）この発明は、上記半導体装置におい
て、アクティブマトリックス型表示装置の絵素駆動回路
を構成するＴＦＴとして、そのソースあるいはドレイン
の一方の端子から画像信号が入力され、該ソースあるい
はドレインの他方の端子がバッファーの信号入力端子あ
るいは画像信号保持用容量へ接続された、サンプルホー
ルド回路を構成するＴＦＴを有し、該サンプルホールド
回路が、非晶質シリコン膜からなるＴＦＴを構成素子と
するサンプリング回路と、結晶性シリコン膜からなるＴ
ＦＴを構成素子とする、ホールド回路を構成するバッフ
ァー回路とから構成されていることが好ましい。

【００３４】（６）この発明は、上記半導体装置におい
て、前記結晶性シリコン膜は、非晶質シリコン膜に選択
的に金属元素を導入し、加熱によって、該金属元素の導
入部分から前記絶縁基板表面に概略平行な方向に結晶成
長させてなるものであることが好ましい。

【００３５】（７）この発明は、上記半導体装置におい
て、前記結晶性シリコン膜を構成材料とする薄膜トラン
ジスタは、該結晶性シリコン膜の中でキャリアが移動す
る方向とその結晶成長方向とが概略平行となるよう形成
されていることが好ましい。

【００３６】（８）この発明は、上記半導体装置におい
て、前記金属元素として、ニッケル（Ｎｉ）、鉄（Ｆ
ｅ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、白金
（Ｐｔ）の中から選ばれた少なくとも一つの材料が用い
られていることが好ましい。

【００３７】（９）この発明は、上記半導体装置が液晶
型画像表示装置であることが好ましい。

【００３８】

【作用】

（１）この発明においては、アクティブマトリックス型
表示装置の表示部における絵素駆動回路を、１画素に対
応する回路部分として複数のＴＦＴから構成され、少な
くとも非晶質シリコン膜からなるＴＦＴと結晶性シリコ
ン膜からなるＴＦＴとを有し、該非晶質シリコン膜と結
晶性シリコン膜とが同一の絶縁基板上に形成されている
構成としたので、アクティブマトリックス型表示装置の
表示部分において、各画素について、高速動作が可能で
高い駆動能力を持ち、かつ高いオフ抵抗（低リーク電
流）の、高性能な駆動回路を実現できる。

【００３９】（２）この発明においては、アクティブマ
トリックス型表示装置の表示部に信号を供給する周辺駆
動回路を、複数のＴＦＴから構成され、少なくとも非晶
質シリコン膜からなるＴＦＴと結晶性シリコン膜からな
るＴＦＴとを有し、該非晶質シリコン膜と結晶性シリコ
ン膜とが同一の絶縁基板上に形成されている構成とした
ので、アクティブマトリックス表示装置の表示部に信号
を供給する周辺駆動回路において、高速動作が可能で高
い駆動力をもち、かつ高いオフ抵抗（低リーク電流）
の、高性能な駆動回路を実現できる。

【００４０】（３）この発明においては、上記半導体装
置において、アクティブマトリックス型表示装置の駆動
回路を構成するＴＦＴとして、非晶質シリコン膜からな
るスイッチＴＦＴを備えたので、高いオフ抵抗（低リー
ク電流）の駆動回路を実現できる。

【００４１】（４）この発明においては、上記半導体装
置において、アクティブマトリックス型表示装置の駆動
回路を構成する論理回路及びバッファー回路を、その構
成素子として、結晶性シリコン膜からなるＴＦＴを有す
る構成としたので、上記駆動回路を、高速動作が可能で
かつ高い駆動能力をもつ高性能なものとできる。

【００４２】（５）この発明においては、上記半導体装
置において、アクティブマトリックス型表示装置の絵素
駆動回路を構成するＴＦＴとして、そのソースあるいは
ドレインの一方の端子から画像信号が入力され、該ソー
スあるいはドレインの他方の端子がバッファーの信号入
力端子あるいは画像信号保持用容量へ接続された、サン
プルホールド回路を構成するＴＦＴを備え、該サンプル
ホールド回路を、非晶質シリコン膜からなるＴＦＴを構
成素子とするサンプリング回路と、結晶性シリコン膜か
らなるＴＦＴを構成素子とする、ホールド回路を構成す
るバッファー回路とから構成したので、高速動作が可能
で高い駆動能力をもち、かつリーク電流の少ない画素駆
動回路を実現できる。

【００４３】（６）この発明においては、結晶性シリコ
ン膜を、非晶質シリコン膜に選択的に金属元素を導入
し、加熱によって、該金属元素の導入部分から絶縁基板
表面に概略平行な方向に結晶成長させてなるものとした
ので、同一絶縁基板上に非晶質シリコン膜の薄膜トラン
ジスタ、及び結晶性シリコン膜の薄膜トランジスタを簡
単に作製することが可能となり、上記特性の異なる薄膜
トランジスタを用いた、高性能な半導体装置の製造プロ
セスが簡単になる。

【００４４】（７）この発明においては、結晶性シリコ
ン膜の薄膜トランジスタを、該結晶性シリコン膜の中で
キャリアが移動する方向とその結晶成長方向とが概略平
行となるよう形成しているため、結晶粒界のチャネル電
流などへの影響がなくなり、より素子の高速性を高める
ことができる。

【００４５】（８）この発明においては、前記金属元素
として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃ
ｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）の中から選ば
れた少なくとも一つの材料を用いるので、絶縁基板上に
形成した非晶質シリコン膜の加熱による選択的な結晶化
を、確実に行うとともに、この結晶化により広い領域に
わたって高品質でかつ均一な結晶性シリコン膜を得るこ
とができる。

【００４６】（９）この発明においては、液晶型表示装
置として、各々の薄膜トランジスタの特性を生かした、
より高性能なものを実現できる。

【００４７】

【実施例】以下、本発明の実施例について説明する。

【００４８】図１は本発明の一実施例によるアクティブ
マトリックス型液晶表示装置の概略構成を説明するため
の図であり、図において、１０は、本実施例のアクティ
ブマトリックス型液晶表示装置で、この装置は、液晶に
よる画像表示を行う表示部分１と、該表示部分１を構成
するソースラインを駆動するソースドライバー２と、上
記表示部分１を構成する薄膜トランジスタを制御するゲ
ートドライバー３の３つの部分に大きく分けられる。

【００４９】まず、上記表示部分１について説明する。

【００５０】図４は、表示部分１の１絵素分の駆動回路
の一例を示す等価回路図であり、図４に示すとおり絵素
の駆動回路は、データ信号のサンプリング回路４０１
と、これにつながるバッファー回路４０２とからサンプ
ルホールド回路４１０を有している。ここで、上記サン
プリング回路４０１は、非晶質シリコン膜を構成材料と
する薄膜トランジスタからなり、また、上記バッファー
回路４０２は、結晶性シリコン膜を構成材料とする、Ｃ
ＭＯＳ構成の薄膜トランジスタ４０２ａ及び４０２ｂか
らなる。

【００５１】一般に絵素駆動回路として用いるサンプル
ホールド回路４１０は、表示画像のコントラストの低下
を抑えるために保持用コンデンサ４０４に保持したサン
プリング絵素データが、サンプリング回路であるトラン
ジスタ４０１を介してリーク電流として漏れてしまわな
いように、リーク電流が低いものである必要がある。

【００５２】また、サンプルホールド回路４１０は、液
晶の持つリーク抵抗を介して漏れるリーク電流により不
足する電荷分を補い、しかも絵素容量４０３である液晶
と補助容量等からなる容量負荷を十分に駆動するため
に、高い駆動能力が要求される。

【００５３】本実施例の液晶表示装置における絵素駆動
回路は、サンプリング回路４０１には、結晶性シリコン
薄膜トランジスタに比べてオフ電流の低い非晶質シリコ
ン薄膜トランジスタを用い、高い駆動能力が要求される
バッファー回路４０２には、非晶質シリコン薄膜トラン
ジスタに比べて駆動能力の高い結晶性シリコン薄膜トラ
ンジスタを用いている。このため、低リーク電流でかつ
高い駆動能力を持つ絵素駆動回路を実現できる。このよ
うな構成を有するサンプルホールド回路４１０を実現す
ることにより、表示画像のコントランストの低下を抑え
た高品位な画像表示が可能となる。

【００５４】次にソースドライバー２について説明す
る。

【００５５】図６は本実施例の液晶表示装置におけるソ
ースドライバーの一構成例を示す等価回路図である。ソ
ースドライバー２では、一般に高速動作が要求されるた
め、高移動度化が可能である結晶性シリコンを構成材料
とする薄膜トランジスタを用いている。

【００５６】上記の通り、本実施例では、絵素駆動回路
のサンプリング回路４０１には、非晶質シリコン薄膜ト
ランジスタを用いているが、非晶質シリコン薄膜トラン
ジスタは移動度が極めて低い。このため、絵素容量への
書き込み時間が短い点順次のサンプリング方式では、絵
素容量に十分に充電できず、図５に示す点順次方式のサ
ンプリングを行うソースドライバー２ａを用いるのは困
難である。なお、図５中、２２はデータ信号線２５とバ
ッファ２４との間に接続されたアナログスイッチで、こ
れは、シフトレジスタ２１からの信号により開閉制御さ
れるようになっている。またアナログスイッチ２２の出
力側には情報保持容量２３が接続されている。

【００５７】そこで、本実施例では、ソースドライバー
２として、図６に示すように絵素容量への書き込み時間
が十分にとれる線順次方式のサンプリングを行うものを
採用している。この方式のソースドライバー２は、図６
に示すように、上記点順次方式のサンプリングを行うソ
ースドライバー２ａの構成に加えて、アナログスイッチ
２２とバッファ２４との間に第２のアナログスイッチ２
６を有しており、またこの第２のアナログスイッチ２６
に出力側には第２の情報保持容量２７が接続されてい
る。

【００５８】このような構成のソースドライバー２で
は、時系列で送られてくるビデオ信号を、シフトレジス
タ２１からの信号により、１つの水平期間（１Ｈ期間）
に順次サンプリングしてソースドライバー内の情報保持
容量２２に保持し、次の水平期間に１ライン分のデータ
信号をバッファ２４を介してソースラインに出力して絵
素容量に書き込む。

【００５９】次に本実施例のゲートドライバー３につい
て説明する。

【００６０】ゲートドライバー３についても、ソースド
ライバー２ほどではないものの高速動作が要求されるた
め、構成素子として、高移動度化が可能である結晶性シ
リコンを構成材料とする薄膜トランジスタを用いてお
り、単純なシフトレジスタとバッファー回路からなる構
成となっている。

【００６１】次に製造方法について説明する。

【００６２】本実施例では、薄膜トランジスタを構成す
る半導体膜として、先ず基板全面に非晶質シリコンを成
膜し、次に高速動作が必要な周辺駆動回路の構成素子等
を配置すべき領域の近傍にのみ選択的にＮｉ等の不純物
金属元素を添加して、その領域から基板表面にほぼ平行
に横方向の結晶成長を行わせる。

【００６３】この結果として高速動作が求められる駆動
回路などに使用される薄膜トランジスタの配置領域は結
晶性シリコン膜化しており、その領域以外の領域、即ち
高速動作性能よりもオフ電流が低い性能を必要とする薄
膜トランジスタを配置する領域は、非晶質シリコン膜の
状態である。さらに、上記のような周辺駆動回路に使用
される薄膜トランジスタは、その動作時のキャリアの移
動方向が先の結晶性シリコン膜の結晶成長方向と平行な
方向になるように作製する。

【００６４】次に、本実施例の液晶表示装置の作製方法
について図を用いて説明する。

【００６５】図８（ａ）〜図８（ｄ）は、サンプリング
回路４０１としての、低いオフ電流が必要となるＮ型薄
膜トランジスタの断面構造をその製造工程順に示した図
である。

【００６６】図において、２０は、上記表示部１に各絵
素ごとに設けられ、上記サンプリング回路４０１として
のＮ型薄膜トランジスタ（以下、Ｎ型ＴＦＴという。）
で、該Ｎ型ＴＦＴ２０は、ガラス基板（絶縁基板）１上
に酸化シリコン膜等の絶縁性下地膜７０２を介して形成
されている。該絶縁性下地膜７０２上には、上記ＴＦＴ
を構成する島状の非晶質シリコン膜７０４ｃが形成され
ている。この非晶質珪素膜７０４ｃの中央部分は、チャ
ネル領域７２５となっており、その両側部分は、ソー
ス，ドレイン領域７２４，７２６となっている。上記チ
ャネル領域７０４ｃ上には、ゲート絶縁膜７０６を介し
てアルミニウムゲート電極７２８が設けられている。こ
のゲート電極７２８の表面は酸化物層７２７により被覆
されており、さらに電極配線８１４は層間絶縁膜８１１
上の画素電極８１２に接続されている。

【００６７】上記Ｎ型ＴＦＴ２０はその全面が層間絶縁
膜８１１により覆われており、該層間絶縁膜８１１の、
ソース，ドレイン領域７２４，７２６に対応する部分に
は、コンタクトホール８１１ａが形成されている。上記
ソース，ドレイン領域７２４，７２６はこのコンタクト
ホール８１１ａを介して電極配線８１３，８１４に接続
されている。

【００６８】また図７（ａ）〜図７（ｄ）は、高速動作
が必要となる上記バッファー回路や周辺駆動回路の構成
素子であるＮ型薄膜トランジスタ及びＰ型薄膜トランジ
スタの断面構造をその製造工程順に示した図である。

【００６９】図において、３０は、上記高速動作が必要
となる周辺駆動回路を構成するＣＭＯＳ回路で、これは
Ｐ型ＴＦＴ１１とＮ型ＴＦＴ１２とをこれらが相補的な
動作を行うよう接続したものである。

【００７０】上記Ｐ型ＴＦＴ１１とＮ型ＴＦＴ１２とは
それぞれ上記ガラス基板１上に酸化シリコン膜等の絶縁
性下地膜７０２を介して形成されている。該絶縁性下地
膜７０２上には、上記各ＴＦＴ１１，１２を構成する島
状の結晶性シリコン膜７０４ｐ，７０４ｎが隣接して形
成されている。この結晶性シリコン膜７０４ｐ，７０４
ｎの中央部分は、それぞれＰチャネル領域７１２，Ｎチ
ャネル領域７１５となっている。上記結晶性シリコン膜
７０４ｐの両側部分はＰ型ＴＦＴのＰ型ソース，ドレイ
ン領域７１１，７１３、上記結晶性シリコン膜７０４ｎ
の両側部分はＮ型ＴＦＴのＮ型ソース，ドレイン領域７
１４，７１６となっている。

【００７１】上記Ｐチャネル領域７１２及びＮチャネル
領域７１５上には、ゲート絶縁膜７０６を介してアルミ
ニウムゲート電極７０７及び７０９が配設されている。
また上記ＴＦＴ１１及び１２は全面が層間絶縁膜７１８
により覆われており、該層間絶縁膜７１８の、Ｐ型ＴＦ
Ｔ１１のソース，ドレイン領域７１１，７１３に対応す
る部分にはコンタクトホール７１８ｐが、また該層間絶
縁膜７１８の、Ｎ型ＴＦＴ１２のソース，ドレイン領域
７１４，７１６に対応する部分には、コンタクトホール
７１８ｎが形成されている。そして上記Ｐ型ＴＦＴ１１
のソース，ドレイン領域７１１，７１３はこのコンタク
トホール７１８ｐを介して電極配線７１７，７１９に接
続されている。また上記Ｎ型ＴＦＴ１２のソース，ドレ
イン領域７１４，７１６は上記コンタクトホール７１８
ｎを介して電極配線７２０，７２１に接続されている。

【００７２】そして本実施例では、上記結晶性シリコン
膜７０４ｐ，７０４ｎは、その近傍の結晶化シリコン領
域７０４ａから基板表面に対して平行な方向７０５に結
晶成長が進んで形成された横方向結晶領域７０５ａ，７
０５ｂの一部である。

【００７３】このような構成の各薄膜トランジスタの製
造は以下のように行う。

【００７４】なお、上記表示部のサンプリング回路とし
てのＮ型ＴＦＴ２０と、周辺回路部分のＮ型及びＰ型Ｔ
ＦＴ１１，１２とは、同一基板上において形成されるも
のであり、共通する処理は同時に行われる。

【００７５】図８（ａ）〜図８（ｄ）に示す工程と、図
７（ａ）〜図７（ｄ）に示す工程とは、それぞれ対応す
るものであり、図８（ａ）と図７（ａ）、図８（ｂ）と
図７（ｂ）、図８（ｃ）と図７（ｃ）、図８（ｄ）と図
７（ｄ）は、それぞれ製造プロセルにおける同一段階の
工程を示している。

【００７６】先ず、ガラス基板など（例えばコーニング
７０５９〔コーニング社商品名〕）の絶縁基板上１にス
パッタリング法によって厚さ２０００オングストローム
の酸化シリコンの下地膜７０２を形成する。

【００７７】次に、メタルマスクまたは酸化シリコン膜
等からなるマスク７０３を形成する。このマスク７０３
の開口７０３ａ内には、スリット状に下地膜７０２が露
呈される。即ち、図７（ａ）の状態を上面から見るとス
リット状に下地膜７０２が領域７００にて露呈してお
り、他の部分はマスクされている状態になっている。

【００７８】上記マスク７０３を形成した後、スパッタ
リング法によって、厚さ５〜２００オングストローム
（例えば２０オングストローム）のシリコンニッケル膜
（化学式ＮｉＳｉ_X、０．４〜２．５、例えば、Ｘ＝
２．０）（図示せず）を成膜する。

【００７９】この後、マスク７０３を取り除くことによ
って、領域７００の部分に選択的にシリコンニッケル膜
が成膜されたことになる。即ち、領域７００の部分に選
択的に微量のニッケルが添加されたことになる。

【００８０】次に、プラズマＣＶＤ法または減圧ＣＶＤ
法によって、厚さ５００〜１５００オングストローム
（例えば、１０００オングストローム）の真性半導体の
非晶質シリコン膜７０４を成膜する。そして、これを水
素還元雰囲気下（好ましくは、水素の分圧が０．１〜１
気圧）または、不活性ガス雰囲気下（大気圧）、５５０
℃で４時間アニールして結晶化させる。このアニール温
度は、４５０℃以上の温度で可能であるが、高いと従来
の方法と同じになってしまう。したがって、４５０℃〜
５５０℃が好ましいアニール温度と言える。

【００８１】この際、シリコンニッケル膜が選択的に成
膜された領域７００においては、基板１に対して垂直方
向にシリコン膜７０４の結晶化が起こる。そして、領域
７００の周辺領域では、この領域７００から横方向（基
板と平行な方向）７０５ａ，７０５ｂに結晶成長が行わ
れる。そして、後の工程で明らかになるように、図７
（ｄ）に示す高速動作が必要となる周辺駆動回路を構成
する薄膜トランジスタにおいては、そのソース，ドレイ
ン領域がこの結晶成長方向に並んで形成される。

【００８２】なお、上記結晶成長に際し、基板と平行な
方向の結晶成長距離は数十μｍ程度（例えば、４０μ
ｍ）である。

【００８３】上記工程によって、非晶質シリコン膜７０
４を結晶化させて結晶性シリコン膜７０４ｉを得ること
ができる。そして、素子間分離を行い、不要な部分の結
晶性シリコン膜７０４ｉを除去し、素子領域を形成す
る。この工程において、薄膜トランジスタの活性層（ソ
ース，ドレイン領域、及びチャネル形成領域が形成され
る部分）の長さを４０μｍ以内とすると、図７に示すよ
うに、薄膜トランジスタの活性層を結晶性シリコン膜７
０４ｉで構成することができる。もちろん、少なくとも
チャネル形成領域を結晶性シリコン膜で構成するのであ
れば、活性層の全体の長さをさらに増大できる。

【００８４】その後、スパッタリング法によって、厚さ
１０００オングストロームの酸化シリコン膜７０６をゲ
ート絶縁膜として成膜する。スパッタリングのターゲッ
トとして酸化シリコンを用い、スパッタリング時の基板
温度は２００〜４００℃（例えば、３５０℃）、スパッ
タリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝
０〜０．５（例えば、０．１）以下とする。

【００８５】引き続いてスパッタリング法によって、厚
さ６０００〜８０００オングストローム、（例えば、６
０００オングストローム）のアルミニウム（０．１〜２
％のシリコンを含む）を成膜する。尚、この酸化シリコ
ン膜７０６とアルミニウム膜の成膜工程は連続的に行う
ことが望ましい。

【００８６】そして、アルミニウム膜をパターンニング
して、ゲート電極７０７、７０９を形成する。これらの
工程は図７（ｃ）と図８（ｃ）とで同時進行で行われる
ことは言うまでもない。

【００８７】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層７０８、７１０を形成す
る。この陽極酸化は、酒石酸が１〜５％含まれたエチレ
ングリコール溶液中で行う。得られた酸化物層７０８と
７１０の厚さは２０００オングストロームである。尚、
得られた酸化物層７０８と７１０とは、後のイオンドー
ピング工程においてオフセットゲート領域の長さを規定
するので、オフセットゲート領域の長さを上記陽極酸化
工程で決めることができる。

【００８８】次に、イオンドーピング法によって、活性
領域にゲート電極７０７とその周囲の酸化層７０８、ゲ
ート電極７０９とその周囲の酸化層７１０をマスクとし
て不純物（燐及びホウ酸）を注入する。ドーピングガス
として、フォスフィン（ＰＨ₃）及びジボラン（Ｂ
₂Ｈ₆）を用い、前者の場合は加速電圧を６０〜９０ＫＶ
（例えば８０ＫＶ）、後者の場合は４０〜８０ＫＶ（例
えば６５ＫＶ）とし、ドーズ量は、１０×１０¹⁵〜８×
１０¹⁵（例えば、燐を２×１０¹⁵ｃｍ^-2、ホウ素を５×
１０¹⁵ｃｍ^-2）とする。

【００８９】ドーピングに際しては、ドーピングが不要
な領域をフォトレジストでおおうことによって、それぞ
れの元素を選択的にドーピングを行う。この結果、Ｎ型
の不純物領域７１４と７１６、Ｐ型の不純物領域７１１
と７１３が形成され、図７（ｃ）に示すようにＰチャネ
ル型薄膜トランジスタ１１とＮチャネル型薄膜トランジ
スタ１２とを形成することができる。また、同時に図８
（ｃ）に示すようにＮチャネル型薄膜トランジスタ２０
を形成することができる。

【００９０】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の、活性化を行う。レ
ーザー光としては、ＫｒＦエキシマレーザー（波長２４
８ｎｍ、パルス幅２０ｎｓｅｃ）を用いるが、他のレー
ザーであってもよい。レーザー光の照射条件はエネルギ
ー密度が２００〜４００ｍＪ／Ｃｍ²（例えば２５０ｍ
Ｊ／Ｃｍ²）とし、一か所につき２〜１０ショット（例
えば２ショット）とする。このレーザー光の照射時に基
板を２００〜４５０℃程度に加熱しておくことは有用で
ある。

【００９１】このレーザーアニール工程において、先に
結晶化された領域７０４ａにはニッケルが拡散している
ので、このレーザー光の照射によって再結晶化が容易に
進行し、Ｐ型を付与する不純物がドープされた不純物領
域７１１と７１３、さらにＮ型を付与する不純物がドー
プされた不純物領域７１４と７１６は、容易に活性化さ
れ得る。

【００９２】続いて、周辺回路部分においては図７
（ｄ）に示すように、厚さ６０００オングストロームの
酸化シリコン膜７１８を層間絶縁物としてプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホール７１８
ｐ，７１８ｎを形成して、金属材料、例えば窒化チタン
アルミニウムの多層膜によって薄膜トランジスタの電極
配線７１７、７１９、７２０を形成する。

【００９３】さらに、低いオフ電流が必要となる部分で
は、層間絶縁物８１１を酸化シリコン膜によって形成
し、コンタクトホール８１１ａの形成後、画素電極とな
るＩＴＯ電極８１２を形成し、さらに金属配線８１３、
８１４を形成する。最後に、１気圧の水素雰囲気中で３
５０℃、３０分のアニールを行い、薄膜トランジスタ回
路または薄膜トランジスタを完成させる。

【００９４】このように本実施例では、アクティブマト
リックス型の液晶型画像表示装置の表示部を構成する絵
素駆動回路として、サンプリングスイッチである非晶質
シリコン薄膜トランジスタとホールド用コンデンサとか
らなるサンプリング回路と、結晶性シリコン薄膜トラン
ジスタからなるＣＭＯＳ構成のバッファー回路とからな
るサンプルホールド回路を備えているため、オフ抵抗が
大きくリーク電流が少なく、しかも駆動能力の大きい絵
素駆動回路を実現でき、これにより高品位な表示画像を
提供できる。

【００９５】また、ドライバー回路など高速動作が求め
られる周辺駆動回路には、その構成素子として結晶性シ
リコン薄膜トランジスタを用いているため、上記周辺駆
動回路を、ドライバー用のＬＳＩを外付けすることな
く、表示部とのモノリシック化が可能となる。

【００９６】さらに、アクティブマトリックス型表示装
置において、周辺駆動回路部分等の薄膜トランジスタの
形成領域を、キャリアの流れに対して平行な方向に結晶
成長させた結晶性シリコン膜で構成しているので、周辺
駆動回路部分等、高速動作を必要とする部分において
は、キャリアの移動が粒界の影響を受けないこととな
り、さらなる高速動作が可能となる。

【００９７】またさらに、上記のようにニッケル等の不
純物金属元素を非晶質シリコン膜に選択的に添加して得
られる結晶性シリコン膜を用いて、半導体素子を作製し
ているため、基板全面にわたって高性能でばらつきのな
い安定した特性の半導体素子を有する半導体装置が実現
可能となる。

【００９８】なお、上記実施例では、周辺駆動回路とし
て、その構成素子が結晶性シリコンからなるＴＦＴであ
るものを示したが、周辺駆動回路は、その構成素子とし
て、結晶性シリコンからなるＴＦＴだけでなく、非晶質
シリコンからなるＴＦＴを含むものでもよい。また、こ
の際、非晶質シリコンからなるＴＦＴをスイッチトラン
ジスタ、つまり、そのソースあるいはドレインの一方の
端子から入力された信号を、そのゲート端子に入力され
るゲート信号に応じて、該ソースあるいはドレインの他
方の端子から、他の素子の信号入力端子へ電圧または電
流として供給するトランジスタとして用いてもよい。こ
の場合、高いオフ抵抗（低リーク電流）の周辺駆動回路
を実現できる。

【００９９】また、上記実施例では、ゲートドライバー
やソースドライバーなどの周辺駆動回路として、シフト
レジスタ及びバッファー回路を有するものを示したが、
該周辺駆動回路は、シフトレジスタに代えて、これと同
一の回路動作をする論理回路を有するものでもよい。こ
の場合も、上記論理回路及びバッファー回路に、結晶性
シリコンからなるＴＦＴをその構成素子として用いるこ
とにより、これらの回路の動作速度及び駆動能力の向上
を図ることができる。また、絵素駆動回路も、結晶性シ
リコンからなるＴＦＴを構成素子とする論理回路を含む
ものであってもよい。

【０１００】以上、本発明に基づく実施例について説明
したが、本発明は上述の実施例のように、薄膜トランジ
スタとして非晶質シリコン膜や結晶性シリコン膜を用い
た薄膜トランジスタに限るものではなく本発明の技術的
思想に基づく各種の変形が可能である。

【０１０１】本発明の応用としては、液晶表示用のアク
ティブマトリックス型基板以外に、例えば、密着型イメ
ージセンサー、ドライバー内蔵型サーマルヘッド、有機
系ＥＬ（Electroluminesence）素子等を発光素子とした
ドライバー内蔵型の光書き込み素子や表示素子、三次元
ＩＣ等が考えられる。ここで、有機系ＥＬ素子は、有機
材料を発光素材とした電界発光素子である。そして本発
明を用いることで、これらの素子の高速化、高解像度化
等の高性能化が実現される。さらに、本発明は上述の実
施例で説明したＭＯＳ型トランジスタに限らず、結晶性
半導体を素子材料としたバイポーラトランジスタや静電
誘導トランジスタをはじめとして幅広く半導体プロセス
全般に応用することができる。

【０１０２】

【発明の効果】以上のようにこの発明に係る半導体装置
によれば、例えば表示部の絵素駆動回路とドライバー回
路などの周辺駆動回路とをモノリシックに１つの絶縁基
板上に構成することができ、しかも表示部の各画素に対
応する絵素駆動回路において、リーク電流の低いしかも
駆動能力の高い液晶表示装置を提供できる。つまりこの
発明では、結晶性シリコン薄膜トランジスタのみ、又は
非晶質シリコン薄膜トランジスタのみでは実現不可能な
高性能な画像表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるアクティブマトリック
ス型液晶表示装置の概略構成を説明するための図であ
る。

【図２】従来からの非晶質シリコン膜からなる薄膜トラ
ンジスタを用いた、アクティブマトリックス型画像表示
装置の構成を示す図である。

【図３】結晶性シリコン膜からなる薄膜トランジスタを
用いた従来のアクティブマトリックス型画像表示装置の
構成の１例を示す図である。

【図４】上記本実施例における表示部分１の１絵素分の
駆動回路の一構成例を表す等価回路図である。

【図５】本実施例の線順次サンプリング方式のソースド
ライバーの一構成例と比較される、点順次サンプリング
方式のソースドライバーを表す等価回路図である。

【図６】本実施例の線順次サンプリング方式のソースド
ライバーの一構成例を表す等価回路図である。

【図７】液晶表示装置の周辺駆動回路を構成するＣＭＯ
Ｓ構成の薄膜トランジスタの構造及び製造方法を示す断
面図である。

【図８】液晶表示装置の表示部を構成する薄膜トランジ
スタの構造及び製造方法を示す断面図である。

【符号の説明】

１表示部２ソースドライバー３ゲートドライバー１０アクティブマトリクス型液晶表示装置２１シフトレジスタ２２アナログスイッチ２３情報保持容量２４バッファ２５データ信号線２６第２のアナログスイッチ２７第２の情報保持容量４０１サンプリング回路４０２バッファ回路４０２ａ，４０２ｂ薄膜トランジスタ４０３絵素４０４ホールド用コンデンサ７０２下地膜（酸化シリコン膜）７０３マスク７０３ａマスク開口７０４非晶質シリコン膜７０４ｉ結晶性シリコン膜７０５ａ，７０５ｂ結晶成長方向７０６ゲート絶縁膜７０７，７０９，７２８ゲート電極７０８，７１０，７２７陽極酸化膜７１１，７１３，７１４，７１６，７２４，７２６ソ
ース，ドレイン領域７１２，７１５，７２５チャネル形成領域７１７，７１９，７２０，７２１，８１３，８１４電
極配線７１８，８１１層間絶縁膜８１２画素電極

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に構成された駆動回路を備え
た半導体装置であって、該駆動回路は、アクティブマトリックス型表示装置にお
ける絵素駆動回路であり、該絵素駆動回路は、１画素に対応する回路部分として複
数の薄膜トランジスタから構成され、少なくとも非晶質
シリコン膜からなる薄膜トランジスタと結晶性シリコン
膜からなる薄膜トランジスタとを含むものであり、該非晶質シリコン膜と結晶性シリコン膜とは、同一の絶
縁基板上に形成したものである半導体装置。
【請求項２】絶縁基板上に構成された駆動回路を備え
た半導体装置であって、該駆動回路は、アクティブマトリックス型表示装置の表
示部に信号を供給する周辺駆動回路であり、該周辺駆動回路は、複数の薄膜トランジスタから構成さ
れ、少なくとも非晶質シリコン膜からなる薄膜トランジ
スタと結晶性シリコン膜からなる薄膜トランジスタとを
含むものであり、該非晶質シリコン膜と結晶性シリコン膜とは、同一の絶
縁基板上に形成したものである半導体装置。
【請求項３】請求項１または２に記載の半導体装置に
おいて、アクティブマトリックス型表示装置の駆動回路を構成す
る薄膜トランジスタとして、そのソースあるいはドレインの一方の端子から入力され
た信号を、そのゲート端子に入力されるゲート信号に応
じて、該ソースあるいはドレインの他方の端子から、他
の素子の信号入力端子へ電圧または電流として供給す
る、非晶質シリコン膜からなる薄膜トランジスタを有す
る半導体装置。
【請求項４】請求項１または２に記載の半導体装置に
おいて、アクティブマトリックス型表示装置の駆動回路を構成す
る論理回路及びバッファー回路は、その構成素子とし
て、結晶性シリコン膜からなる薄膜トランジスタを有す
る半導体装置。
【請求項５】請求項１ないし４のいずれかに記載の半
導体装置において、アクティブマトリックス型表示装置の絵素駆動回路を構
成する薄膜トランジスタとして、そのソースあるいはドレインの一方の端子から画像信号
が入力され、該ソースあるいはドレインの他方の端子が
バッファーの信号入力端子あるいは画像信号保持用容量
へ接続された、サンプルホールド回路を構成する薄膜ト
ランジスタを有し、該サンプルホールド回路は、非晶質シリコン膜からなる
薄膜トランジスタを構成素子とするサンプリング回路
と、結晶性シリコン膜からなる薄膜トランジスタを構成
素子とする、ホールド回路を構成するバッファー回路と
から構成されている半導体装置。
【請求項６】請求項１ないし５のいずれかに記載の半
導体装置において、前記結晶性シリコン膜は、非晶質シリコン膜に選択的に
金属元素を導入し、加熱によって、該金属元素の導入部
分から前記絶縁基板表面に概略平行な方向に結晶成長さ
せてなるものである半導体装置。
【請求項７】請求項６記載の半導体装置において、前記結晶性シリコン膜を構成材料とする薄膜トランジス
タは、該結晶性シリコン膜の中でキャリアが移動する方
向とその結晶成長方向とが概略平行となるよう形成され
ている半導体装置。
【請求項８】請求項６または７記載の半導体装置にお
いて、前記金属元素として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、
コバルト（Ｃｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）
の中から選ばれた少なくとも一つの材料が用いられてい
る半導体装置。
【請求項９】請求項１ないし８のいずれかに記載の半
導体装置は、アクティブマトリックス型の液晶画像表示
装置を構成するものである半導体装置。