JP3160172B2 - 半導体素子の製造方法および表示装置用基板の製造方法 - Google Patents
半導体素子の製造方法および表示装置用基板の製造方法Info
- Publication number
- JP3160172B2 JP3160172B2 JP32610594A JP32610594A JP3160172B2 JP 3160172 B2 JP3160172 B2 JP 3160172B2 JP 32610594 A JP32610594 A JP 32610594A JP 32610594 A JP32610594 A JP 32610594A JP 3160172 B2 JP3160172 B2 JP 3160172B2
- Authority
- JP
- Japan
- Prior art keywords
- crystalline silicon
- silicon film
- region
- island
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 153
- 238000000034 method Methods 0.000 title claims description 145
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 277
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 163
- 239000013078 crystal Substances 0.000 claims description 136
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 115
- 229910052759 nickel Inorganic materials 0.000 claims description 53
- 238000005224 laser annealing Methods 0.000 claims description 45
- 230000002093 peripheral effect Effects 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 37
- 230000003197 catalytic effect Effects 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 31
- 239000003054 catalyst Substances 0.000 claims description 26
- 230000007547 defect Effects 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- 230000002829 reductive effect Effects 0.000 claims description 22
- 239000007790 solid phase Substances 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 239000011574 phosphorus Substances 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 432
- 239000010410 layer Substances 0.000 description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 58
- 238000002425 crystallisation Methods 0.000 description 41
- 230000008025 crystallization Effects 0.000 description 41
- 239000011229 interlayer Substances 0.000 description 32
- 238000004544 sputter deposition Methods 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000002184 metal Substances 0.000 description 28
- 235000012239 silicon dioxide Nutrition 0.000 description 27
- 239000000377 silicon dioxide Substances 0.000 description 27
- 230000005684 electric field Effects 0.000 description 26
- 238000000137 annealing Methods 0.000 description 25
- 239000012298 atmosphere Substances 0.000 description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 16
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000007789 gas Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000007429 general method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 4
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IAYPIBMASNFSPL-UHFFFAOYSA-N Ethylene oxide Chemical compound C1CO1 IAYPIBMASNFSPL-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- CWAFVXWRGIEBPL-UHFFFAOYSA-N ethoxysilane Chemical compound CCO[SiH3] CWAFVXWRGIEBPL-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 229910001453 nickel ion Inorganic materials 0.000 description 1
- KBJMLQFLOWQJNF-UHFFFAOYSA-N nickel(ii) nitrate Chemical compound [Ni+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O KBJMLQFLOWQJNF-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Manufacturing & Machinery (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばアクティブマト
リクス型液晶表示装置（以下ＡＭ・ＬＣＤと称する）、
密着型イメージセンサー、ドライバー内蔵型のサーマル
ヘッド、有機系ＥＬ素子等を発光素子としたドライバー
内蔵型の光書き込み素子、三次元ＩＣ（集積回路）等に
利用可能な半導体素子の製造方法および表示装置用基板
の製造方法に関する。
リクス型液晶表示装置（以下ＡＭ・ＬＣＤと称する）、
密着型イメージセンサー、ドライバー内蔵型のサーマル
ヘッド、有機系ＥＬ素子等を発光素子としたドライバー
内蔵型の光書き込み素子、三次元ＩＣ（集積回路）等に
利用可能な半導体素子の製造方法および表示装置用基板
の製造方法に関する。
【０００２】
【従来の技術】近年、絶縁性基板上に半導体からなる薄
膜状の活性層（チャネル領域）が形成された絶縁ゲート
型の半導体素子に関する研究が熱心に行われており、特
に、透明絶縁性基板上にＴＦＴ（薄膜トランジスタ）を
形成する研究が活発に行われている。これらの技術は、
安価なガラスまたはプラスチック等の透明絶縁性基板を
用いたＡＭ・ＬＣＤに代表される薄型ディスプレイや、
通常の単結晶シリコンを用いた半導体集積回路の上にＴ
ＦＴ等の能動素子を形成する、所謂三次元集積回路等に
応用されている。
膜状の活性層（チャネル領域）が形成された絶縁ゲート
型の半導体素子に関する研究が熱心に行われており、特
に、透明絶縁性基板上にＴＦＴ（薄膜トランジスタ）を
形成する研究が活発に行われている。これらの技術は、
安価なガラスまたはプラスチック等の透明絶縁性基板を
用いたＡＭ・ＬＣＤに代表される薄型ディスプレイや、
通常の単結晶シリコンを用いた半導体集積回路の上にＴ
ＦＴ等の能動素子を形成する、所謂三次元集積回路等に
応用されている。
【０００３】上記ＡＭ・ＬＣＤは、ガラスまたはプラス
チック等の透明絶縁性基板上にＴＦＴ等の半導体素子と
画素電極とがマトリクス状に配列されたアクティブマト
リクス基板を備え、この半導体素子を映像表示用の画素
電極のスイッチング素子として用いるものである。この
ＡＭ・ＬＣＤは、液晶テレビジョン、ノート型パーソナ
ルコンピューター等の情報携帯端末や計測機器のディス
プレイとして広く活用されている。
チック等の透明絶縁性基板上にＴＦＴ等の半導体素子と
画素電極とがマトリクス状に配列されたアクティブマト
リクス基板を備え、この半導体素子を映像表示用の画素
電極のスイッチング素子として用いるものである。この
ＡＭ・ＬＣＤは、液晶テレビジョン、ノート型パーソナ
ルコンピューター等の情報携帯端末や計測機器のディス
プレイとして広く活用されている。
【０００４】上記ＴＦＴのチャネル領域には薄膜状のケ
イ素半導体を用いるのが一般的である。このケイ素半導
体としては、非晶質ケイ素半導体（アモルファスシリコ
ン半導体）と、結晶性を有するケイ素半導体（結晶性ケ
イ素半導体）との２つに大別される。
イ素半導体を用いるのが一般的である。このケイ素半導
体としては、非晶質ケイ素半導体（アモルファスシリコ
ン半導体）と、結晶性を有するケイ素半導体（結晶性ケ
イ素半導体）との２つに大別される。
【０００５】前者の非晶質ケイ素半導体は、作製温度が
３００℃以下と非常に低く、気相法により比較的容易に
作製することが可能で量産性に富むため、最も一般的に
用いられている。この非晶質ケイ素半導体を用いたＴＦ
Ｔは、電界移動度が１ｃｍ2／Ｖ・ｓと極めて低い。こ
のため、高速動作が要求されるディスプレイの周辺回路
には利用できない。一方、ＯＦＦ電流（リーク電流とも
称される）が０．１ｐＡ以下と非常に小さいので、ＡＭ
・ＬＣＤの映像表示部に形成される画素をスイッチング
するためのスイッチング素子のように高速動作がさほど
要求されず、かつ、高い電荷保持能力が必要とされる用
途に利用されている。
３００℃以下と非常に低く、気相法により比較的容易に
作製することが可能で量産性に富むため、最も一般的に
用いられている。この非晶質ケイ素半導体を用いたＴＦ
Ｔは、電界移動度が１ｃｍ2／Ｖ・ｓと極めて低い。こ
のため、高速動作が要求されるディスプレイの周辺回路
には利用できない。一方、ＯＦＦ電流（リーク電流とも
称される）が０．１ｐＡ以下と非常に小さいので、ＡＭ
・ＬＣＤの映像表示部に形成される画素をスイッチング
するためのスイッチング素子のように高速動作がさほど
要求されず、かつ、高い電荷保持能力が必要とされる用
途に利用されている。
【０００６】後者の、結晶性ケイ素半導体は、非晶質ケ
イ素半導体よりも電界移動度が高い。例えば、レーザー
照射による熱アニールにより溶融・再結晶化させた結晶
性ケイ素半導体を用いたＴＦＴでは、３００ｃｍ2／Ｖ
・ｓという高い電界移動度が得られている。また、結晶
性ケイ素半導体を用いたＴＦＴは非晶質ケイ素半導体を
用いたＴＦＴよりもＯＮ電流が大きい。従って、結晶性
ケイ素半導体を用いたＴＦＴをＡＭ・ＬＣＤの映像表示
部に形成される画素用スイッチング素子として使用する
と、短時間で画素電極に電荷を充電することができると
共に、表示パネルの大面積化が可能となる。
イ素半導体よりも電界移動度が高い。例えば、レーザー
照射による熱アニールにより溶融・再結晶化させた結晶
性ケイ素半導体を用いたＴＦＴでは、３００ｃｍ2／Ｖ
・ｓという高い電界移動度が得られている。また、結晶
性ケイ素半導体を用いたＴＦＴは非晶質ケイ素半導体を
用いたＴＦＴよりもＯＮ電流が大きい。従って、結晶性
ケイ素半導体を用いたＴＦＴをＡＭ・ＬＣＤの映像表示
部に形成される画素用スイッチング素子として使用する
と、短時間で画素電極に電荷を充電することができると
共に、表示パネルの大面積化が可能となる。
【０００７】更に、単結晶シリコン基板上に作製された
ＭＯＳ回路がシリコン基板−配線間の寄生容量によりＴ
ＦＴの動作速度が制限されるのに対して、絶縁性基板上
に作製されたＭＯＳ回路は絶縁性基板上であるが故にそ
のような制約が何らなくＴＦＴの著しい高速動作が期待
できる。また、結晶性ケイ素半導体では、Ｎチャネル型
のＴＦＴ（ＮＭＯＳのＴＦＴ）とＰチャネル型のＴＦＴ
（ＰＭＯＳのＴＦＴ）とを組み合わせた相補型のＭＯＳ
回路（ＣＭＯＳ回路）を形成することが可能である。例
えば、ＡＭ・ＬＣＤにおいては、画素用スイッチング素
子をマトリクス状に配設した映像表示部のみならず、そ
の外周に設けられるドライバートランジスタ等の半導体
素子を備えた周辺回路部としてのＣＭＯＳ回路をも同一
の絶縁性基板上に形成した、所謂ドライバーモノリシッ
ク型のＡＨ・ＬＣＤが作製されている。
ＭＯＳ回路がシリコン基板−配線間の寄生容量によりＴ
ＦＴの動作速度が制限されるのに対して、絶縁性基板上
に作製されたＭＯＳ回路は絶縁性基板上であるが故にそ
のような制約が何らなくＴＦＴの著しい高速動作が期待
できる。また、結晶性ケイ素半導体では、Ｎチャネル型
のＴＦＴ（ＮＭＯＳのＴＦＴ）とＰチャネル型のＴＦＴ
（ＰＭＯＳのＴＦＴ）とを組み合わせた相補型のＭＯＳ
回路（ＣＭＯＳ回路）を形成することが可能である。例
えば、ＡＭ・ＬＣＤにおいては、画素用スイッチング素
子をマトリクス状に配設した映像表示部のみならず、そ
の外周に設けられるドライバートランジスタ等の半導体
素子を備えた周辺回路部としてのＣＭＯＳ回路をも同一
の絶縁性基板上に形成した、所謂ドライバーモノリシッ
ク型のＡＨ・ＬＣＤが作製されている。
【０００８】また、通常の非晶質ケイ素半導体を用いた
ＴＦＴでは、単結晶ＩＣ技術で使用されているセルフア
ライン（自己整合化）プロセスによりソース・ドレイン
領域を形成することが困難であり、ゲート電極とソース
・ドレイン領域との幾何学的な重なりによる寄生容量が
問題となる。これ対して、結晶性ケイ素半導体を用いた
ＴＦＴではセルフアラインプロセスを採用できるので、
寄生容量を著しく抑えることができる。
ＴＦＴでは、単結晶ＩＣ技術で使用されているセルフア
ライン（自己整合化）プロセスによりソース・ドレイン
領域を形成することが困難であり、ゲート電極とソース
・ドレイン領域との幾何学的な重なりによる寄生容量が
問題となる。これ対して、結晶性ケイ素半導体を用いた
ＴＦＴではセルフアラインプロセスを採用できるので、
寄生容量を著しく抑えることができる。
【０００９】しかし、結晶性ケイ素半導体を用いたＴＦ
Ｔは、ゲートに電圧が印加されていないとき、およびゲ
ートに逆バイアスが印加されたときのＯＦＦ電流（リー
ク電流）が非晶質ケイ素半導体を用いたＴＦＴに比べて
大きい。このため、画素電極に充電された電荷を１フレ
ームの間保持することができない。この結果、映像表示
パネルの画質が悪くなる上に、表示パネルの大面積化が
困難になる。従って、結晶性ケイ素半導体を用いたＴＦ
ＴをＡＭ・ＬＣＤに適用するには、このＯＦＦ電流（リ
ーク電流）の低減化が重要な課題となる。
Ｔは、ゲートに電圧が印加されていないとき、およびゲ
ートに逆バイアスが印加されたときのＯＦＦ電流（リー
ク電流）が非晶質ケイ素半導体を用いたＴＦＴに比べて
大きい。このため、画素電極に充電された電荷を１フレ
ームの間保持することができない。この結果、映像表示
パネルの画質が悪くなる上に、表示パネルの大面積化が
困難になる。従って、結晶性ケイ素半導体を用いたＴＦ
ＴをＡＭ・ＬＣＤに適用するには、このＯＦＦ電流（リ
ーク電流）の低減化が重要な課題となる。
【００１０】上述のように非晶質ケイ素半導体を用いた
ＴＦＴと結晶性ケイ素半導体を用いたＴＦＴとでは電気
特性が大きく異なっており、この電気特性の違いを利用
したドライバーモノリシック型のＡＭ・ＬＣＤが提案さ
れている（特公平２−６１０３２号）。この第１の提案
の内容を簡単に説明すると、『まず、ガラス等の透明絶
縁性基板上に非晶質ケイ素膜を一様に成膜した後、アク
ティブマトリクス映像表示部の外周に設けられる周辺駆
動回路作製領域の非晶質ケイ素膜に対して選択的にレー
ザー光を照射して結晶性ケイ素化を行う。この結果、周
辺駆動回路中のトランジスタの電界移動度が映像表示部
の画素スイッチングトランジスタの電界移動度よりも高
くなる。』というものである。現在のところ、このよう
なレーザー光の照射による結晶化技術は、レーザー光の
照射面積が小さいためにスループットが低いという問題
があり、また、大面積の全面を均一に処理するにはレー
ザー光の照射エネルギー密度の安定性と均一性とが十分
ではない。また、アクティブマトリクス映像表示部には
電界移動度の低い非晶質ケイ素半導体を用いたＴＦＴを
使用することになるので、ＡＭ・ＬＣＤの大型化（大面
積化）等のより高度な利用は困難である。
ＴＦＴと結晶性ケイ素半導体を用いたＴＦＴとでは電気
特性が大きく異なっており、この電気特性の違いを利用
したドライバーモノリシック型のＡＭ・ＬＣＤが提案さ
れている（特公平２−６１０３２号）。この第１の提案
の内容を簡単に説明すると、『まず、ガラス等の透明絶
縁性基板上に非晶質ケイ素膜を一様に成膜した後、アク
ティブマトリクス映像表示部の外周に設けられる周辺駆
動回路作製領域の非晶質ケイ素膜に対して選択的にレー
ザー光を照射して結晶性ケイ素化を行う。この結果、周
辺駆動回路中のトランジスタの電界移動度が映像表示部
の画素スイッチングトランジスタの電界移動度よりも高
くなる。』というものである。現在のところ、このよう
なレーザー光の照射による結晶化技術は、レーザー光の
照射面積が小さいためにスループットが低いという問題
があり、また、大面積の全面を均一に処理するにはレー
ザー光の照射エネルギー密度の安定性と均一性とが十分
ではない。また、アクティブマトリクス映像表示部には
電界移動度の低い非晶質ケイ素半導体を用いたＴＦＴを
使用することになるので、ＡＭ・ＬＣＤの大型化（大面
積化）等のより高度な利用は困難である。
【００１１】上記第１の提案とは別に、結晶性ケイ素半
導体を用いて、アクティブマトリクス映像表示部の画素
スイッチングトランジスタにおけるＯＦＦ電流の低減化
と、周辺駆動回路部のドライバートランジスタの電界移
動度の高移動度化との両立を可能にする方法が提案され
ている（特開平５−３２３３６１号）。この第２の提案
の内容を簡単に説明すると、『画素スイッチング用薄膜
半導体素子群の活性層（チャネル領域）がその膜厚を薄
く設定した結晶性ケイ素層により構成されているため、
その膜厚効果により抵抗が上がりＯＦＦ電流の低減が図
れる。一方、周辺駆動回路における薄膜半導体素子群の
活性層が画素スイッチング用薄膜半導体素子群の活性層
よりその膜厚を厚く設定した結晶性ケイ素層により構成
され、その結晶性ケイ素層の結晶粒径が大きいため、電
界移動度を高めることが可能となる。』というものであ
る。
導体を用いて、アクティブマトリクス映像表示部の画素
スイッチングトランジスタにおけるＯＦＦ電流の低減化
と、周辺駆動回路部のドライバートランジスタの電界移
動度の高移動度化との両立を可能にする方法が提案され
ている（特開平５−３２３３６１号）。この第２の提案
の内容を簡単に説明すると、『画素スイッチング用薄膜
半導体素子群の活性層（チャネル領域）がその膜厚を薄
く設定した結晶性ケイ素層により構成されているため、
その膜厚効果により抵抗が上がりＯＦＦ電流の低減が図
れる。一方、周辺駆動回路における薄膜半導体素子群の
活性層が画素スイッチング用薄膜半導体素子群の活性層
よりその膜厚を厚く設定した結晶性ケイ素層により構成
され、その結晶性ケイ素層の結晶粒径が大きいため、電
界移動度を高めることが可能となる。』というものであ
る。
【００１２】しかし、この第２の提案では、活性層領域
の薄膜化手段としてウェットエッチング法あるいはドラ
イエッチング法を用いてるので、エッチングのダメージ
により活性層の結晶性ケイ素膜表面および表面近傍の結
晶性がエッチング前の状態よりもかなり悪くなってい
る。つまり、活性層表面および表面近傍における格子欠
陥密度が大きくなり、ゲート絶縁膜との界面が良好に作
製されないので、ＴＦＴの特性に悪影響を及ぼす。また
この第２の提案では、活性層とソース・ドレイン領域と
が同じ膜厚なので、活性層の膜厚が薄くなると共にソー
ス・ドレイン領域と配線金属との電気的コンタクトがと
りにくくなるという問題が生じる。
の薄膜化手段としてウェットエッチング法あるいはドラ
イエッチング法を用いてるので、エッチングのダメージ
により活性層の結晶性ケイ素膜表面および表面近傍の結
晶性がエッチング前の状態よりもかなり悪くなってい
る。つまり、活性層表面および表面近傍における格子欠
陥密度が大きくなり、ゲート絶縁膜との界面が良好に作
製されないので、ＴＦＴの特性に悪影響を及ぼす。また
この第２の提案では、活性層とソース・ドレイン領域と
が同じ膜厚なので、活性層の膜厚が薄くなると共にソー
ス・ドレイン領域と配線金属との電気的コンタクトがと
りにくくなるという問題が生じる。
【００１３】このソース・ドレイン領域と配線金属との
コンタクトの問題と、活性層の薄膜化によるＯＦＦ電流
の低減化との両立を可能にする方法が提案されている
（特開平６−１６３９００号）。その第３の提案の内容
を簡単に説明すると、『チャネルの形成される領域（活
性層）の多結晶シリコン（結晶性ケイ素膜）の膜厚のみ
を薄くすることによってリーク電流（ＯＦＦ電流）を減
らすと共に、ソース・ドレイン領域と配線金属とのコン
タクトを確実にとるＴＦＴ構造とする。』というもので
ある。しかし、この第３の提案においても、活性層の薄
膜化の手段としてエッチング法を用いているため、エッ
チングのダメージにより活性層の結晶性ケイ素膜表面お
よび表面近傍の結晶性がエッチング前の状態よりもかな
り悪くなるという問題は残る。
コンタクトの問題と、活性層の薄膜化によるＯＦＦ電流
の低減化との両立を可能にする方法が提案されている
（特開平６−１６３９００号）。その第３の提案の内容
を簡単に説明すると、『チャネルの形成される領域（活
性層）の多結晶シリコン（結晶性ケイ素膜）の膜厚のみ
を薄くすることによってリーク電流（ＯＦＦ電流）を減
らすと共に、ソース・ドレイン領域と配線金属とのコン
タクトを確実にとるＴＦＴ構造とする。』というもので
ある。しかし、この第３の提案においても、活性層の薄
膜化の手段としてエッチング法を用いているため、エッ
チングのダメージにより活性層の結晶性ケイ素膜表面お
よび表面近傍の結晶性がエッチング前の状態よりもかな
り悪くなるという問題は残る。
【００１４】また、ＯＦＦ電流の低減化対策として、チ
ャネル領域の膜厚をソース・ドレイン領域の膜厚よりも
薄くする方法が提案されている（特開平５−１０２４８
３号）。この第４の提案ではチャネル領域の薄膜化の手
段としてドライＯ2（酸素）が使用されており、結晶性
ケイ素膜のうち、チャネル形成領域だけを９５０℃以上
の高温で酸化し、チャネル形成領域の大部分を結晶性ケ
イ素酸化膜に変化させている。この結果、ソース・ドレ
イン領域の膜厚よりも薄い膜厚のチャネル領域を形成す
ることができる。しかし、ドライＯ2を用いた酸化法の
ような高温プロセスでは、高温であるが故に安価なガラ
ス基板が使用できないというコスト面の問題がある。
ャネル領域の膜厚をソース・ドレイン領域の膜厚よりも
薄くする方法が提案されている（特開平５−１０２４８
３号）。この第４の提案ではチャネル領域の薄膜化の手
段としてドライＯ2（酸素）が使用されており、結晶性
ケイ素膜のうち、チャネル形成領域だけを９５０℃以上
の高温で酸化し、チャネル形成領域の大部分を結晶性ケ
イ素酸化膜に変化させている。この結果、ソース・ドレ
イン領域の膜厚よりも薄い膜厚のチャネル領域を形成す
ることができる。しかし、ドライＯ2を用いた酸化法の
ような高温プロセスでは、高温であるが故に安価なガラ
ス基板が使用できないというコスト面の問題がある。
【００１５】ところで、上記ＡＭ・ＬＣＤに利用されて
いる真性半導体である結晶性ケイ素半導体としては、多
結晶ケイ素、微結晶を含む非晶質ケイ素、結晶性と非晶
質性との中間の状態を有するセミアモルファスケイ素等
が知られている。また、これら結晶性ケイ素半導体の薄
膜を得る方法としては、以下の３つの方法が知られてい
る。
いる真性半導体である結晶性ケイ素半導体としては、多
結晶ケイ素、微結晶を含む非晶質ケイ素、結晶性と非晶
質性との中間の状態を有するセミアモルファスケイ素等
が知られている。また、これら結晶性ケイ素半導体の薄
膜を得る方法としては、以下の３つの方法が知られてい
る。
【００１６】第１の方法は、半導体膜の成膜を、高温プ
ロセス（６００℃以上の温度を伴うプロセス）によって
半導体膜に結晶性を持たせながら行う方法である。
ロセス（６００℃以上の温度を伴うプロセス）によって
半導体膜に結晶性を持たせながら行う方法である。
【００１７】第２の方法は、低温プロセス（６００℃以
下の温度を伴うプロセス）によって非晶質の半導体膜を
成膜し、その後、レーザー光のエネルギーにより半導体
膜を結晶性を有するものにする方法である。
下の温度を伴うプロセス）によって非晶質の半導体膜を
成膜し、その後、レーザー光のエネルギーにより半導体
膜を結晶性を有するものにする方法である。
【００１８】第３の方法は、低温プロセス（６００℃以
下の温度を伴うプロセス）によって非晶質の半導体膜を
成膜し、その後、熱エネルギーを加えることにより半導
体膜を結晶性を有するものにする方法である。
下の温度を伴うプロセス）によって非晶質の半導体膜を
成膜し、その後、熱エネルギーを加えることにより半導
体膜を結晶性を有するものにする方法である。
【００１９】しかし、これら第１〜第３の方法には以下
のような問題点がある。第１の方法では、成膜工程と同
時に結晶化が進行するので、結晶粒サイズが大きい結晶
性シリコンを得るためにはシリコン膜を厚膜にすること
が不可欠であり、良好な半導体物性を有する膜を基板上
に全面にわたって均一に成膜することが技術上困難であ
る。また、成膜温度が６００℃以上と高いので、安価な
ガラス基板が使用できないというコスト上の問題があ
る。
のような問題点がある。第１の方法では、成膜工程と同
時に結晶化が進行するので、結晶粒サイズが大きい結晶
性シリコンを得るためにはシリコン膜を厚膜にすること
が不可欠であり、良好な半導体物性を有する膜を基板上
に全面にわたって均一に成膜することが技術上困難であ
る。また、成膜温度が６００℃以上と高いので、安価な
ガラス基板が使用できないというコスト上の問題があ
る。
【００２０】第２の方法では、溶融固化過程の結晶化現
象を利用するので、結晶粒サイズが小さいにも拘らず、
結晶粒界と結晶粒内とが良好に処理されて高品質な結晶
性ケイ素膜が得られる。しかし、現在最も一般的に使用
されているエキシマレーザーを例にとると、レーザー光
の照射面積が小さいため、スループットが低いという問
題があり、また大面積基板の全面を均一に処理するには
レーザー光のエネルギー密度の安定性と均一性とが十分
ではなく、次世代の技術という感が強い。
象を利用するので、結晶粒サイズが小さいにも拘らず、
結晶粒界と結晶粒内とが良好に処理されて高品質な結晶
性ケイ素膜が得られる。しかし、現在最も一般的に使用
されているエキシマレーザーを例にとると、レーザー光
の照射面積が小さいため、スループットが低いという問
題があり、また大面積基板の全面を均一に処理するには
レーザー光のエネルギー密度の安定性と均一性とが十分
ではなく、次世代の技術という感が強い。
【００２１】第３の方法では、上記第１および第２の方
法と比較すると大面積の基板に対応できるという利点が
あるが、固相結晶化現象を利用するので、結晶粒が基板
面に平行に拡がりながら成長し、中には数μｍの粒径を
持つものも現れ、成長の際に結晶粒同士がぶつかり合っ
て結晶粒界が形成される。この結晶粒界および結晶粒内
には多数の格子欠陥（または転移）が生じており、この
格子欠陥（または転移）がキャリア（電気伝導に寄与す
る電子または正孔）に対するトラップ準位として働くの
で、ＴＦＴ特性、特に電界移動度を低下させる大きな原
因となっている。
法と比較すると大面積の基板に対応できるという利点が
あるが、固相結晶化現象を利用するので、結晶粒が基板
面に平行に拡がりながら成長し、中には数μｍの粒径を
持つものも現れ、成長の際に結晶粒同士がぶつかり合っ
て結晶粒界が形成される。この結晶粒界および結晶粒内
には多数の格子欠陥（または転移）が生じており、この
格子欠陥（または転移）がキャリア（電気伝導に寄与す
る電子または正孔）に対するトラップ準位として働くの
で、ＴＦＴ特性、特に電界移動度を低下させる大きな原
因となっている。
【００２２】そこで、上記第１、第２および第３の方法
に伴う様々な問題を解決するために、上記第３の方法に
おいて、固相結晶化に必要な温度の低温化と加熱処理時
間の短縮とを両立し、さらに結晶粒界および結晶粒内の
格子欠陥（または転移）の影響を最小限に抑えた結晶性
ケイ素膜の作製方法が提案されている（特願平５−２１
８１５６号）。この第５の提案の方法では、結晶成長の
核としてニッケル（Ｎｉ）等の非晶質ケイ素の結晶化を
助長する不純物元素（以下、このような非晶質ケイ素の
結晶化を助長する不純物元素を「触媒元素」と称する）
を非晶質ケイ素膜に導入している。この触媒元素により
結晶化初期の核生成速度とその後の核成長速度とが飛躍
的に向上し、それ以前の固相結晶化技術では考えられな
かったような５５０℃以下の温度において４時間程度の
熱処理で十分な結晶性を有する結晶性ケイ素膜が形成さ
れる。この触媒元素による結晶化のメカニズムは現状で
は明らかになっていないが、触媒元素を核とした結晶核
発生が加熱処理の早期に起こり、その後、その触媒作用
により結晶化が急激に進行するものと推測される。
に伴う様々な問題を解決するために、上記第３の方法に
おいて、固相結晶化に必要な温度の低温化と加熱処理時
間の短縮とを両立し、さらに結晶粒界および結晶粒内の
格子欠陥（または転移）の影響を最小限に抑えた結晶性
ケイ素膜の作製方法が提案されている（特願平５−２１
８１５６号）。この第５の提案の方法では、結晶成長の
核としてニッケル（Ｎｉ）等の非晶質ケイ素の結晶化を
助長する不純物元素（以下、このような非晶質ケイ素の
結晶化を助長する不純物元素を「触媒元素」と称する）
を非晶質ケイ素膜に導入している。この触媒元素により
結晶化初期の核生成速度とその後の核成長速度とが飛躍
的に向上し、それ以前の固相結晶化技術では考えられな
かったような５５０℃以下の温度において４時間程度の
熱処理で十分な結晶性を有する結晶性ケイ素膜が形成さ
れる。この触媒元素による結晶化のメカニズムは現状で
は明らかになっていないが、触媒元素を核とした結晶核
発生が加熱処理の早期に起こり、その後、その触媒作用
により結晶化が急激に進行するものと推測される。
【００２３】さらに、第５の提案の方法では、基板上の
非晶質ケイ素膜の一部に選択的に触媒元素を導入するこ
とにより、上記第１の提案方法（特公平２−６１０３２
号）において記載されているレーザー照射による結晶化
と同様に、同一基板上に選択的に結晶性ケイ素膜と非晶
質ケイ素膜とを形成することが可能となる。さらに、非
晶質ケイ素膜に選択的に触媒元素を導入した後、熱処理
を継続すると、触媒元素が導入されて結晶化している部
分からその導入部周辺の非晶質部分へと横方向（基板面
に対して概略平行な方向）に結晶成長部分が延びて結晶
化領域が拡張する現象が生じる。以下、この横方向へ延
びた結晶成長領域を「ラテラル成長領域」と称する。こ
のラテラル成長領域は、基板面に対して概略平行な方向
に針状または柱状の結晶が結晶成長方向に沿って延びて
おり、その成長方向に対しては結晶粒界が極めて少ない
結晶構造となっている。そのため、このラテラル成長領
域を利用してＴＦＴの活性層（チャネル領域）を形成す
ると、高い電界移動度を有する高性能なＴＦＴを作製す
ることが可能となる。
非晶質ケイ素膜の一部に選択的に触媒元素を導入するこ
とにより、上記第１の提案方法（特公平２−６１０３２
号）において記載されているレーザー照射による結晶化
と同様に、同一基板上に選択的に結晶性ケイ素膜と非晶
質ケイ素膜とを形成することが可能となる。さらに、非
晶質ケイ素膜に選択的に触媒元素を導入した後、熱処理
を継続すると、触媒元素が導入されて結晶化している部
分からその導入部周辺の非晶質部分へと横方向（基板面
に対して概略平行な方向）に結晶成長部分が延びて結晶
化領域が拡張する現象が生じる。以下、この横方向へ延
びた結晶成長領域を「ラテラル成長領域」と称する。こ
のラテラル成長領域は、基板面に対して概略平行な方向
に針状または柱状の結晶が結晶成長方向に沿って延びて
おり、その成長方向に対しては結晶粒界が極めて少ない
結晶構造となっている。そのため、このラテラル成長領
域を利用してＴＦＴの活性層（チャネル領域）を形成す
ると、高い電界移動度を有する高性能なＴＦＴを作製す
ることが可能となる。
【００２４】図１５は、ラテラル成長領域を利用して作
製したＴＦＴを基板上面からみた平面図である。このＴ
ＦＴの作製は、以下のようにして行う。まず、透明絶縁
性基板全面に形成された非晶質ケイ素膜上に二酸化ケイ
素膜等からなるマスク膜を積層し、マスク膜に触媒元素
添加用の開口部（図中の触媒元素添加領域５００に対応
する部分）を形成する。この開口部を通して非晶質ケイ
素膜に選択的にニッケル（Ｎｉ）等の触媒元素を導入
し、６００℃以下の温度、例えば、５５０℃で４時間程
度の熱処理を窒素雰囲気中で行うと、開口部に対応する
触媒元素添加領域５００の非晶質ケイ素膜だけが結晶化
され、それ以外の領域は非晶質ケイ素膜のまま残され
る。さらに、８時間程度の熱処理を継続すると、触媒元
素添加領域５００を中心として矢印５０１に示す結晶成
長方向（基板面に対して概略平行な方向）に結晶成長が
拡がってラテラル成長領域５０２が形成される。ただ
し、ラテラル成長領域５０２の外側の領域はまだ非晶質
ケイ素の状態で残される。その後、このラテラル成長領
域５０２を利用して従来の方法に従ってＴＦＴを作製す
る。その際、ラテラル成長領域５０２に対してソース領
域５０３、活性層（チャネル領域）５０４およびドレイ
ン領域５０５を図１５に示すような配置で設けると、キ
ャリア（電気伝導に寄与する電子または正孔）の移動方
向と結晶成長方向５０１とが同一方向となり、キャリア
の移動方向に結晶粒界が極めて少なくなって、高い電界
移動度および高いＯＮ電流特性を有するＴＦＴを実現す
ることができる。
製したＴＦＴを基板上面からみた平面図である。このＴ
ＦＴの作製は、以下のようにして行う。まず、透明絶縁
性基板全面に形成された非晶質ケイ素膜上に二酸化ケイ
素膜等からなるマスク膜を積層し、マスク膜に触媒元素
添加用の開口部（図中の触媒元素添加領域５００に対応
する部分）を形成する。この開口部を通して非晶質ケイ
素膜に選択的にニッケル（Ｎｉ）等の触媒元素を導入
し、６００℃以下の温度、例えば、５５０℃で４時間程
度の熱処理を窒素雰囲気中で行うと、開口部に対応する
触媒元素添加領域５００の非晶質ケイ素膜だけが結晶化
され、それ以外の領域は非晶質ケイ素膜のまま残され
る。さらに、８時間程度の熱処理を継続すると、触媒元
素添加領域５００を中心として矢印５０１に示す結晶成
長方向（基板面に対して概略平行な方向）に結晶成長が
拡がってラテラル成長領域５０２が形成される。ただ
し、ラテラル成長領域５０２の外側の領域はまだ非晶質
ケイ素の状態で残される。その後、このラテラル成長領
域５０２を利用して従来の方法に従ってＴＦＴを作製す
る。その際、ラテラル成長領域５０２に対してソース領
域５０３、活性層（チャネル領域）５０４およびドレイ
ン領域５０５を図１５に示すような配置で設けると、キ
ャリア（電気伝導に寄与する電子または正孔）の移動方
向と結晶成長方向５０１とが同一方向となり、キャリア
の移動方向に結晶粒界が極めて少なくなって、高い電界
移動度および高いＯＮ電流特性を有するＴＦＴを実現す
ることができる。
【００２５】このように第５の提案方法（特願平５−２
１８１５６号）を用いると、固相成長プロセス温度の低
温化および熱アニール時間の短縮化だけでなく、高性能
のＴＦＴが実現できる。しかも、この高い電界移動度お
よび高いＯＮ電流特性を有するＴＦＴを、アクティブマ
トリクス基板の周辺回路のドライバー素子等として利用
すると、周辺駆動回路に要求される高速動作を実現する
ことができる。また、第５の提案では、透明絶縁性基板
上に非晶質ケイ素を主構成部材とするアクティブマトリ
クス映像表示部を形成し、同一基板上にこの映像表示部
を囲む形でＴＦＴ等の半導体素子からなる周辺駆動回路
を形成している。このようなドライバモノリシック型の
アクティブマトリクス基板は、周辺回路形成領域の非晶
質ケイ素膜内に選択的にニッケル（Ｎｉ）等の触媒元素
を導入することにより作製することができる。
１８１５６号）を用いると、固相成長プロセス温度の低
温化および熱アニール時間の短縮化だけでなく、高性能
のＴＦＴが実現できる。しかも、この高い電界移動度お
よび高いＯＮ電流特性を有するＴＦＴを、アクティブマ
トリクス基板の周辺回路のドライバー素子等として利用
すると、周辺駆動回路に要求される高速動作を実現する
ことができる。また、第５の提案では、透明絶縁性基板
上に非晶質ケイ素を主構成部材とするアクティブマトリ
クス映像表示部を形成し、同一基板上にこの映像表示部
を囲む形でＴＦＴ等の半導体素子からなる周辺駆動回路
を形成している。このようなドライバモノリシック型の
アクティブマトリクス基板は、周辺回路形成領域の非晶
質ケイ素膜内に選択的にニッケル（Ｎｉ）等の触媒元素
を導入することにより作製することができる。
【００２６】また、第５の提案によれば、高速動作が要
求される周辺回路のドライバーＴＦＴをそのソース・ド
レイン領域がラテラル成長領域の成長方向と平行な方向
に並ぶように形成し、一方の映像表示部の画素スイッチ
ングＴＦＴをそのソース・ドレイン領域がラテラル成長
領域の成長方向と垂直な方向に並ぶように形成して、両
者を同一の絶縁性基板上に作り分けることも可能であ
る。このように周辺駆動回路部のドライバーＴＦＴと映
像表示部の画素スイッチングＴＦＴとを作り分ける根拠
は、第５の提案である特願平５−２１８１５６号によれ
ば、『周辺駆動回路に用いるＴＦＴは、キャリアがソー
ス・ドレインを移動する際に結晶粒界の影響を極力受け
ない構成とし、これによって高移動度のＴＦＴを得るこ
とができる。一方、画素部の画素スイッチング素子とし
て用いるＴＦＴはキャリアがソース・ドレインを移動す
る際に結晶粒界を横切るような構造とし、これによって
ソース・ドレイン間の領域を高抵抗としてＯＦＦ電流を
下げることができる。』というものである。しかし、触
媒元素を用いない場合に比べてソース・ドレイン領域と
チャネル領域との接合部におけるトラップ準位の低減が
望めず、これに起因するリーク電流は低減できないた
め、ＯＦＦ電流を十分に下げることができない。
求される周辺回路のドライバーＴＦＴをそのソース・ド
レイン領域がラテラル成長領域の成長方向と平行な方向
に並ぶように形成し、一方の映像表示部の画素スイッチ
ングＴＦＴをそのソース・ドレイン領域がラテラル成長
領域の成長方向と垂直な方向に並ぶように形成して、両
者を同一の絶縁性基板上に作り分けることも可能であ
る。このように周辺駆動回路部のドライバーＴＦＴと映
像表示部の画素スイッチングＴＦＴとを作り分ける根拠
は、第５の提案である特願平５−２１８１５６号によれ
ば、『周辺駆動回路に用いるＴＦＴは、キャリアがソー
ス・ドレインを移動する際に結晶粒界の影響を極力受け
ない構成とし、これによって高移動度のＴＦＴを得るこ
とができる。一方、画素部の画素スイッチング素子とし
て用いるＴＦＴはキャリアがソース・ドレインを移動す
る際に結晶粒界を横切るような構造とし、これによって
ソース・ドレイン間の領域を高抵抗としてＯＦＦ電流を
下げることができる。』というものである。しかし、触
媒元素を用いない場合に比べてソース・ドレイン領域と
チャネル領域との接合部におけるトラップ準位の低減が
望めず、これに起因するリーク電流は低減できないた
め、ＯＦＦ電流を十分に下げることができない。
【００２７】一方、第５の提案（特願平５−２１８１５
６号）とは全く異なる固相結晶化技術が提案されている
（特開平２−８４７７２号）。この第６の提案の内容
は、『絶縁性基板上にソース・ドレイン形成領域の第１
の結晶性ケイ素島を、その結晶性ケイ素島の全領域にリ
ン（Ｐ）、臭素（Ｂ）、ヒ素（Ａｓ）のいずれか１種類
の不純物元素がドーピングされているように作製する。
次に、第２の非晶質ケイ素膜を、第１ソース形成領域と
ドレイン形成領域との２つの結晶性ケイ素島の表面全体
とその間とに積層し、第１の結晶性ケイ素島表面をシー
ドとして第２の非晶質ケイ素膜を固相成長法により結晶
化させる。』というものである。また、この第６の提案
における効果としては、ＴＦＴのチャネル領域における
結晶性ケイ素膜の大粒径化およびチャネル領域に存在す
る結晶粒界の場所の制御が挙げられている。
６号）とは全く異なる固相結晶化技術が提案されている
（特開平２−８４７７２号）。この第６の提案の内容
は、『絶縁性基板上にソース・ドレイン形成領域の第１
の結晶性ケイ素島を、その結晶性ケイ素島の全領域にリ
ン（Ｐ）、臭素（Ｂ）、ヒ素（Ａｓ）のいずれか１種類
の不純物元素がドーピングされているように作製する。
次に、第２の非晶質ケイ素膜を、第１ソース形成領域と
ドレイン形成領域との２つの結晶性ケイ素島の表面全体
とその間とに積層し、第１の結晶性ケイ素島表面をシー
ドとして第２の非晶質ケイ素膜を固相成長法により結晶
化させる。』というものである。また、この第６の提案
における効果としては、ＴＦＴのチャネル領域における
結晶性ケイ素膜の大粒径化およびチャネル領域に存在す
る結晶粒界の場所の制御が挙げられている。
【００２８】しかし、第６の提案の方法により得られる
結晶性ケイ素は、結晶粒界および結晶粒内の格子欠陥
（転移）密度の低減化がなされておらず、それほど良い
結晶性にならない。しかも、ソース・ドレイン形成領域
の第１の結晶性ケイ素島全領域（島内部も含む）にはじ
めから不純物元素がドーピングされているのでセルフア
ライン（自己整合化）プロセスを用いることが事実上困
難である。
結晶性ケイ素は、結晶粒界および結晶粒内の格子欠陥
（転移）密度の低減化がなされておらず、それほど良い
結晶性にならない。しかも、ソース・ドレイン形成領域
の第１の結晶性ケイ素島全領域（島内部も含む）にはじ
めから不純物元素がドーピングされているのでセルフア
ライン（自己整合化）プロセスを用いることが事実上困
難である。
【００２９】
【発明が解決しようとする課題】上述のようにＴＦＴ等
の半導体素子は、高い電界移動度、高いＯＮ電流特性お
よび極めて低いＯＦＦ電流特性等の特性向上が要求され
ている。例えばドライバーモノリシック型のＡＭ・ＬＣ
Ｄにおいて、アクティブマトリクス映像表示部の画素ス
イッチング用のＴＦＴは、各画素毎に設けられる液晶容
量と補助蓄積容量とに極めて短い一定時間で電荷を充電
できるような高い電界移動度と十分なＯＮ電流特性が要
求され、しかも充電された電荷を１フレームの期間内保
持する必要があるためＯＦＦ電流が極めて低いことが要
求される。一方、アクティブマトリクス映像表示部の外
周に設けられる周辺駆動回路のドライバー用ＴＦＴに代
表される半導体素子は、画素スイッチング用ＴＦＴより
も速い高速動作が要求されるので、より高い電界移動度
が要求される。
の半導体素子は、高い電界移動度、高いＯＮ電流特性お
よび極めて低いＯＦＦ電流特性等の特性向上が要求され
ている。例えばドライバーモノリシック型のＡＭ・ＬＣ
Ｄにおいて、アクティブマトリクス映像表示部の画素ス
イッチング用のＴＦＴは、各画素毎に設けられる液晶容
量と補助蓄積容量とに極めて短い一定時間で電荷を充電
できるような高い電界移動度と十分なＯＮ電流特性が要
求され、しかも充電された電荷を１フレームの期間内保
持する必要があるためＯＦＦ電流が極めて低いことが要
求される。一方、アクティブマトリクス映像表示部の外
周に設けられる周辺駆動回路のドライバー用ＴＦＴに代
表される半導体素子は、画素スイッチング用ＴＦＴより
も速い高速動作が要求されるので、より高い電界移動度
が要求される。
【００３０】しかしながら、このような半導体素子の特
性向上を図るために、上述のように様々な技術提案がな
されているが、従来の技術では十分に解決されていない
諸問題がある。例えばチャネル領域に結晶性ケイ素を用
いたＴＦＴにおいて、ＯＦＦ電流の低減化には活性層の
薄膜化が有効であるが、ドライエッチング法やウェット
エッチング法を用いた場合には、膜表面および表面近傍
のエッチングによるダメージが無視できない。よって、
膜表面および内部に渡って良好な結晶性を有し、かつ膜
厚の薄い結晶性ケイ素膜をチャネル領域とする新しい技
術が必要となる。
性向上を図るために、上述のように様々な技術提案がな
されているが、従来の技術では十分に解決されていない
諸問題がある。例えばチャネル領域に結晶性ケイ素を用
いたＴＦＴにおいて、ＯＦＦ電流の低減化には活性層の
薄膜化が有効であるが、ドライエッチング法やウェット
エッチング法を用いた場合には、膜表面および表面近傍
のエッチングによるダメージが無視できない。よって、
膜表面および内部に渡って良好な結晶性を有し、かつ膜
厚の薄い結晶性ケイ素膜をチャネル領域とする新しい技
術が必要となる。
【００３１】また、ソース・ドレイン形成領域の結晶性
ケイ素膜が薄くなると、ソース・ドレイン領域と配線金
属との電気的コンタクトが取れなくなるという問題があ
る。よって、ソース・ドレイン形成領域は良好な電気的
コンタクトが取れる膜厚を必要とし、かつ良好な結晶性
を有するものでなければならない。
ケイ素膜が薄くなると、ソース・ドレイン領域と配線金
属との電気的コンタクトが取れなくなるという問題があ
る。よって、ソース・ドレイン形成領域は良好な電気的
コンタクトが取れる膜厚を必要とし、かつ良好な結晶性
を有するものでなければならない。
【００３２】さらに、このような問題を解決するために
製造プロセスを複雑にして良品率の低下や製造コストの
上昇を招くことは望ましくない。特に、製造コストの削
減と製造プロセス温度の低温化および表示パネルの大面
積化を実現するためには、安価なガラス基板を用いるの
が望ましく、このためには製造プロセス温度を６００℃
以下にすることが必要である。
製造プロセスを複雑にして良品率の低下や製造コストの
上昇を招くことは望ましくない。特に、製造コストの削
減と製造プロセス温度の低温化および表示パネルの大面
積化を実現するためには、安価なガラス基板を用いるの
が望ましく、このためには製造プロセス温度を６００℃
以下にすることが必要である。
【００３３】本発明は、このような従来技術の課題を解
決すべくなされたものであり、周辺駆動回路のドライバ
ー半導体素子に要求されるような高い電界移動度と十分
なＯＮ電流、映像表示部の画素スイッチング半導体素子
に要求されるような極めて低いＯＦＦ電流、およびソー
ス・ドレイン領域と配線金属との良好なコンタクトを有
し、低温プロセスにより安定して歩留まり良く得られる
半導体素子の製造方法および表示装置用基板の製造方法
を提供することを目的とする。
決すべくなされたものであり、周辺駆動回路のドライバ
ー半導体素子に要求されるような高い電界移動度と十分
なＯＮ電流、映像表示部の画素スイッチング半導体素子
に要求されるような極めて低いＯＦＦ電流、およびソー
ス・ドレイン領域と配線金属との良好なコンタクトを有
し、低温プロセスにより安定して歩留まり良く得られる
半導体素子の製造方法および表示装置用基板の製造方法
を提供することを目的とする。
【００３４】
【課題を解決するための手段】本発明の半導体素子の製
造方法は、絶縁性基板上に、結晶性ケイ素からなる複数
の島を形成する第１の工程と、各島の上および複数の島
に挟まれた領域の上に、該島の膜厚以下の膜厚で非晶質
ケイ素膜を積層する第２の工程と、該基板の非晶質ケイ
素膜側からレーザーアニール処理を施す第３の工程と、
複数の島に挟まれた領域の結晶性ケイ素膜部分および該
結晶性ケイ素膜部分と島との接合部を含む島の一部をチ
ャネル領域として半導体素子を形成する第４の工程とを
含み、そのことにより上記目的が達成される。
造方法は、絶縁性基板上に、結晶性ケイ素からなる複数
の島を形成する第１の工程と、各島の上および複数の島
に挟まれた領域の上に、該島の膜厚以下の膜厚で非晶質
ケイ素膜を積層する第２の工程と、該基板の非晶質ケイ
素膜側からレーザーアニール処理を施す第３の工程と、
複数の島に挟まれた領域の結晶性ケイ素膜部分および該
結晶性ケイ素膜部分と島との接合部を含む島の一部をチ
ャネル領域として半導体素子を形成する第４の工程とを
含み、そのことにより上記目的が達成される。
【００３５】本発明の半導体素子の製造方法は、絶縁性
基板上に、結晶性ケイ素からなる複数の島を形成する第
１の工程と、各島の上および複数の島に挟まれた領域の
上に、該島の膜厚以下の膜厚で非晶質ケイ素膜を積層す
る第２の工程と、該非晶質ケイ素膜を固相成長法により
結晶性ケイ素膜とする第３の工程と、該基板の結晶性ケ
イ素膜側からレーザーアニール処理を施す第４の工程
と、複数の島に挟まれた領域の結晶性ケイ素膜部分およ
び該結晶性ケイ素膜部分と島との接合部を含む島の一部
をチャネル領域として半導体素子を形成する第５の工程
とを含み、そのことにより上記目的が達成される。
基板上に、結晶性ケイ素からなる複数の島を形成する第
１の工程と、各島の上および複数の島に挟まれた領域の
上に、該島の膜厚以下の膜厚で非晶質ケイ素膜を積層す
る第２の工程と、該非晶質ケイ素膜を固相成長法により
結晶性ケイ素膜とする第３の工程と、該基板の結晶性ケ
イ素膜側からレーザーアニール処理を施す第４の工程
と、複数の島に挟まれた領域の結晶性ケイ素膜部分およ
び該結晶性ケイ素膜部分と島との接合部を含む島の一部
をチャネル領域として半導体素子を形成する第５の工程
とを含み、そのことにより上記目的が達成される。
【００３６】本発明の半導体素子の製造方法は、絶縁性
基板上に、非晶質ケイ素を触媒元素を用いて結晶化させ
た結晶性ケイ素からなる複数の島を形成する第１の工程
と、各島の上および複数の島に挟まれた領域の上に、該
島の膜厚以下の膜厚で非晶質ケイ素膜を積層する第２の
工程と、該非晶質ケイ素膜を該島中に含まれる触媒元素
により結晶化させて結晶性ケイ素膜とする第３の工程
と、該基板の結晶性ケイ素膜側からレーザーアニール処
理を施す第４の工程と、複数の島に挟まれた領域の結晶
性ケイ素膜部分および該結晶性ケイ素膜部分と島との接
合部を含む島の一部をチャネル領域として半導体素子を
形成する第５の工程とを含み、そのことにより上記目的
が達成される。
基板上に、非晶質ケイ素を触媒元素を用いて結晶化させ
た結晶性ケイ素からなる複数の島を形成する第１の工程
と、各島の上および複数の島に挟まれた領域の上に、該
島の膜厚以下の膜厚で非晶質ケイ素膜を積層する第２の
工程と、該非晶質ケイ素膜を該島中に含まれる触媒元素
により結晶化させて結晶性ケイ素膜とする第３の工程
と、該基板の結晶性ケイ素膜側からレーザーアニール処
理を施す第４の工程と、複数の島に挟まれた領域の結晶
性ケイ素膜部分および該結晶性ケイ素膜部分と島との接
合部を含む島の一部をチャネル領域として半導体素子を
形成する第５の工程とを含み、そのことにより上記目的
が達成される。
【００３７】本発明の半導体素子の製造方法において、
前記チャネル領域を覆うように、半導体素子のゲート電
極とゲート絶縁膜とを形成し、該ゲート電極をマスクと
して前記結晶性ケイ素からなる島に不純物元素をイオン
注入する工程を含んでもよい。
前記チャネル領域を覆うように、半導体素子のゲート電
極とゲート絶縁膜とを形成し、該ゲート電極をマスクと
して前記結晶性ケイ素からなる島に不純物元素をイオン
注入する工程を含んでもよい。
【００３８】本発明の半導体素子の製造方法において、
前記レーザーアニール処理を施す工程において、該複数
の島に挟まれた領域に積層された非晶質ケイ素膜部分、
および該非晶質ケイ素膜部分と該島との界面近傍だけを
溶融再結晶化し、かつ該島の表面および該表面近傍をシ
ードとして非晶質ケイ素膜を結晶化して結晶性ケイ素膜
とするようにしてもよい。
前記レーザーアニール処理を施す工程において、該複数
の島に挟まれた領域に積層された非晶質ケイ素膜部分、
および該非晶質ケイ素膜部分と該島との界面近傍だけを
溶融再結晶化し、かつ該島の表面および該表面近傍をシ
ードとして非晶質ケイ素膜を結晶化して結晶性ケイ素膜
とするようにしてもよい。
【００３９】本発明の半導体素子の製造方法において、
前記結晶性ケイ素からなる島を、触媒元素により結晶化
された結晶性ケイ素領域と、該結晶性ケイ素領域周辺の
非晶質ケイ素領域との境界を含むように形成するように
してもよい。
前記結晶性ケイ素からなる島を、触媒元素により結晶化
された結晶性ケイ素領域と、該結晶性ケイ素領域周辺の
非晶質ケイ素領域との境界を含むように形成するように
してもよい。
【００４０】本発明の半導体素子の製造方法において、
前記チャネル領域中のキヤリアの移動方向を、前記結晶
性ケイ素からなる島および複数の島に挟まれた領域の結
晶性ケイ素膜の結晶成長方向と概略平行となるようにチ
ャネル領域を形成するようにしてもよい。
前記チャネル領域中のキヤリアの移動方向を、前記結晶
性ケイ素からなる島および複数の島に挟まれた領域の結
晶性ケイ素膜の結晶成長方向と概略平行となるようにチ
ャネル領域を形成するようにしてもよい。
【００４１】本発明の半導体素子の製造方法において、
前記結晶性ケイ素からなる複数の島に挟まれた領域の結
晶性ケイ素膜の結晶粒径および結晶方位と、該島の結晶
粒径および結晶方位とが同一となるように、結晶性ケイ
素膜および結晶性ケイ素からなる島を形成してもよい。
前記結晶性ケイ素からなる複数の島に挟まれた領域の結
晶性ケイ素膜の結晶粒径および結晶方位と、該島の結晶
粒径および結晶方位とが同一となるように、結晶性ケイ
素膜および結晶性ケイ素からなる島を形成してもよい。
【００４２】本発明の半導体素子の製造方法において、
前記レーザーアニール処理を施す工程において、該複数
の島に挟まれた領域に積層された結晶性ケイ素膜、およ
び該島を溶融再結晶化させることなく、結晶粒内および
結晶粒界の格子欠陥密度を低減させるようにしてもよ
い。
前記レーザーアニール処理を施す工程において、該複数
の島に挟まれた領域に積層された結晶性ケイ素膜、およ
び該島を溶融再結晶化させることなく、結晶粒内および
結晶粒界の格子欠陥密度を低減させるようにしてもよ
い。
【００４３】本発明の半導体素子の製造方法において、
前記結晶性ケイ素からなる複数の島に挟まれた領域の結
晶性ケイ素膜の結晶粒径および結晶方位と、該島の結晶
粒径および結晶方位とが同一となるように、結晶性ケイ
素膜および結晶性ケイ素からなる島を形成するようにし
てもよい。
前記結晶性ケイ素からなる複数の島に挟まれた領域の結
晶性ケイ素膜の結晶粒径および結晶方位と、該島の結晶
粒径および結晶方位とが同一となるように、結晶性ケイ
素膜および結晶性ケイ素からなる島を形成するようにし
てもよい。
【００４４】本発明の半導体素子の製造方法において、
前記レーザーアニール処理を施す工程において、前記島
の上に積層された非晶質ケイ素膜を溶融再結晶化させ
て、該島上の非晶質ケイ素膜と該複数の島に挟まれた領
域の非晶質ケイ素膜との段差部を滑らかな形状にするよ
うにしてもよい。
前記レーザーアニール処理を施す工程において、前記島
の上に積層された非晶質ケイ素膜を溶融再結晶化させ
て、該島上の非晶質ケイ素膜と該複数の島に挟まれた領
域の非晶質ケイ素膜との段差部を滑らかな形状にするよ
うにしてもよい。
【００４５】本発明の半導体素子の製造方法において、
前記結晶性ケイ素からなる複数の島に挟まれた領域の結
晶性ケイ素膜中に含まれる触媒元素濃度が、該島中に含
まれる触媒元素濃度以下となるように、結晶性ケイ素膜
および結晶性ケイ素からなる島を形成するようにしても
よい。
前記結晶性ケイ素からなる複数の島に挟まれた領域の結
晶性ケイ素膜中に含まれる触媒元素濃度が、該島中に含
まれる触媒元素濃度以下となるように、結晶性ケイ素膜
および結晶性ケイ素からなる島を形成するようにしても
よい。
【００４６】本発明の半導体素子の製造方法において、
前記触媒元素として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、
コバルト（Ｃｏ）、パラジウム（Ｐｄ） 白金（Ｐ
ｔ）、錫（Ｓｎ）、インジウム（Ｉｎ）、アルミニウム
（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、アンチモン（Ｓ
ｂ）、銅（Ｃｕ）、砒素（Ａｓ）およびリン（Ｐ）の中
から選択される少なくとも一つの材料を用いるようにし
てもよい。
前記触媒元素として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、
コバルト（Ｃｏ）、パラジウム（Ｐｄ） 白金（Ｐ
ｔ）、錫（Ｓｎ）、インジウム（Ｉｎ）、アルミニウム
（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、アンチモン（Ｓ
ｂ）、銅（Ｃｕ）、砒素（Ａｓ）およびリン（Ｐ）の中
から選択される少なくとも一つの材料を用いるようにし
てもよい。
【００４７】本発明の表示装置用基板の製造方法は、透
明絶縁性基板上に、マトリクス状に配列された複数の画
素電極と、各画素電極への信号の供給を制御すべく各画
素電極毎に設けられた画素スイッチング半導体素子とを
有する映像表示部が形成され、該一方の透明絶縁性基板
上における映像表示部外周部分に、該画素スイッチング
半導体素子を駆動するドライバー半導体素子を有する周
辺駆動回路が形成された表示装置用基板の製造方法であ
って、該画素スイッチング半導体素子およびドライバー
半導体素子の少なくとも一方を、上述した本発明のいず
れか１つの半導体素子の製造方法により形成し、そのこ
とにより上記目的が達成される。
明絶縁性基板上に、マトリクス状に配列された複数の画
素電極と、各画素電極への信号の供給を制御すべく各画
素電極毎に設けられた画素スイッチング半導体素子とを
有する映像表示部が形成され、該一方の透明絶縁性基板
上における映像表示部外周部分に、該画素スイッチング
半導体素子を駆動するドライバー半導体素子を有する周
辺駆動回路が形成された表示装置用基板の製造方法であ
って、該画素スイッチング半導体素子およびドライバー
半導体素子の少なくとも一方を、上述した本発明のいず
れか１つの半導体素子の製造方法により形成し、そのこ
とにより上記目的が達成される。
【００４８】
【作用】本発明においては、絶縁性基板上にソース・ド
レイン領域を構成する結晶性ケイ素からなる複数の島を
形成し、各島の上および複数の島に挟まれた領域に、島
の膜厚以下の膜厚の非晶質ケイ素膜を積層している。低
ＯＦＦ電流を得るためのチャネル領域の薄膜化を成膜の
段階で行っているので、エッチング法により薄膜化する
場合のようなチャネル領域表面および表面近傍のダメー
ジ等が生じず、ドライＯ2を用いた場合のように高温プ
ロセスを必要としない。また、ソース領域およびドレイ
ン領域は十分な膜厚にすることができるので、配線金属
とのコンタクトを良好なものにすることができる。
レイン領域を構成する結晶性ケイ素からなる複数の島を
形成し、各島の上および複数の島に挟まれた領域に、島
の膜厚以下の膜厚の非晶質ケイ素膜を積層している。低
ＯＦＦ電流を得るためのチャネル領域の薄膜化を成膜の
段階で行っているので、エッチング法により薄膜化する
場合のようなチャネル領域表面および表面近傍のダメー
ジ等が生じず、ドライＯ2を用いた場合のように高温プ
ロセスを必要としない。また、ソース領域およびドレイ
ン領域は十分な膜厚にすることができるので、配線金属
とのコンタクトを良好なものにすることができる。
【００４９】この非晶質ケイ素膜の積層直後にレーザー
アニール処理を施して溶融再結晶化させることにより、
チャネル領域の結晶性を高めることができる。つまり、
溶融再結晶化後に得られるチャネル領域内部の結晶粒径
は数千オングストローム程度であり、固相成長法で得ら
れる結晶粒径数十μｍに比べて非常に小さいけれどもレ
ーザーアニール処理により個々の結晶粒内および結晶粒
界の格子欠陥密度が大幅に低減されて結晶性が高められ
ている。従って、高い電界移動度、高いＯＮ電流および
極めて低いリーク電流等の電気特性が得られる。
アニール処理を施して溶融再結晶化させることにより、
チャネル領域の結晶性を高めることができる。つまり、
溶融再結晶化後に得られるチャネル領域内部の結晶粒径
は数千オングストローム程度であり、固相成長法で得ら
れる結晶粒径数十μｍに比べて非常に小さいけれどもレ
ーザーアニール処理により個々の結晶粒内および結晶粒
界の格子欠陥密度が大幅に低減されて結晶性が高められ
ている。従って、高い電界移動度、高いＯＮ電流および
極めて低いリーク電流等の電気特性が得られる。
【００５０】また、非晶質ケイ素膜に対してレーザーア
ニール処理を施す際に、複数の島上に積層された非晶質
ケイ素膜を溶融再結晶化することにより、複数の島に挟
まれた領域の結晶性ケイ素膜と島との段差部を滑らかな
形状にすることができる。この結果、続いて積層される
ゲート絶縁膜の被覆性を良好にすることができる。
ニール処理を施す際に、複数の島上に積層された非晶質
ケイ素膜を溶融再結晶化することにより、複数の島に挟
まれた領域の結晶性ケイ素膜と島との段差部を滑らかな
形状にすることができる。この結果、続いて積層される
ゲート絶縁膜の被覆性を良好にすることができる。
【００５１】さらに、レーザーアニール処理を施す際
に、上記複数の島に挟まれた領域に積層された非晶質ケ
イ素膜、および島と非晶質ケイ素膜との界面近傍だけを
溶融再結晶化し、島の表面および表面近傍をシードとし
て非晶質ケイ素膜を結晶化すると、得られる結晶性ケイ
素膜を大粒径化すると共にチャネル領域に存在する結晶
粒界の制御を行うことができる。また、半導体島表面近
傍の結晶性を反映した結晶性ケイ素膜にすることがで
き、さらに良好な結晶性とすることができる。
に、上記複数の島に挟まれた領域に積層された非晶質ケ
イ素膜、および島と非晶質ケイ素膜との界面近傍だけを
溶融再結晶化し、島の表面および表面近傍をシードとし
て非晶質ケイ素膜を結晶化すると、得られる結晶性ケイ
素膜を大粒径化すると共にチャネル領域に存在する結晶
粒界の制御を行うことができる。また、半導体島表面近
傍の結晶性を反映した結晶性ケイ素膜にすることがで
き、さらに良好な結晶性とすることができる。
【００５２】上述のように非常に高い結晶性を有する結
晶性ケイ素膜を得るために、上記結晶性ケイ素からなる
島上および複数の島に挟まれた領域に島の膜厚以下の膜
厚の非晶質ケイ素膜を積層し、これを固相成長して比較
的結晶粒径の大きい数μｍ〜数十μｍ程度の結晶性ケイ
素膜にしてもよい。さらに、その結晶性ケイ素膜、また
は島に対してレーザーアニール処理を施して、チャネル
領域、またはソース領域およびドレイン領域の結晶性を
高めてもよい。この場合、さらに高い電界移動度、高い
ＯＮ電流および極めて低いリーク電流等の電気特性が得
られる。
晶性ケイ素膜を得るために、上記結晶性ケイ素からなる
島上および複数の島に挟まれた領域に島の膜厚以下の膜
厚の非晶質ケイ素膜を積層し、これを固相成長して比較
的結晶粒径の大きい数μｍ〜数十μｍ程度の結晶性ケイ
素膜にしてもよい。さらに、その結晶性ケイ素膜、また
は島に対してレーザーアニール処理を施して、チャネル
領域、またはソース領域およびドレイン領域の結晶性を
高めてもよい。この場合、さらに高い電界移動度、高い
ＯＮ電流および極めて低いリーク電流等の電気特性が得
られる。
【００５３】このレーザーアニール処理は、上記複数の
島、または複数の島に挟まれた領域に積層された結晶性
ケイ素膜、あるいはその両方に対して膜や島を完全に溶
融再結晶化させない程度のレーザーパワー、例えば３０
０ｍＪ／ｃｍ2以下のエネルギー密度で行うことによ
り、個々の結晶粒内および結晶粒界の格子欠陥密度を低
減することができる。
島、または複数の島に挟まれた領域に積層された結晶性
ケイ素膜、あるいはその両方に対して膜や島を完全に溶
融再結晶化させない程度のレーザーパワー、例えば３０
０ｍＪ／ｃｍ2以下のエネルギー密度で行うことによ
り、個々の結晶粒内および結晶粒界の格子欠陥密度を低
減することができる。
【００５４】非晶質ケイ素の結晶化を助長するニッケル
（Ｎｉ）等の触媒元素を使用すると、従来の固相成長法
では実現できない６００℃以下、例えば５５０℃程度の
低温プロセスで非晶質ケイ素の固相結晶化を行うことが
できる。この触媒元素により結晶化された結晶性ケイ素
の結晶粒の形状は柱状または針状であり、しかも全ての
結晶粒の結晶成長方向が基板面に対して概略平行な方向
になっているために、結晶成長方向に沿った方向では結
晶粒界が極めて少ない。ＴＦＴのソース・ドレイン領域
およびチャネル領域をこの結晶成長方向と概略平行にな
るように配置すると、チャネル領域中のキヤリア（電気
伝導に寄与する電子あるいは正孔）の移動方向を結晶成
長方向と概略平行にできるので、極めて高い電界移動度
および高いＯＮ電流特性を得ることができる。
（Ｎｉ）等の触媒元素を使用すると、従来の固相成長法
では実現できない６００℃以下、例えば５５０℃程度の
低温プロセスで非晶質ケイ素の固相結晶化を行うことが
できる。この触媒元素により結晶化された結晶性ケイ素
の結晶粒の形状は柱状または針状であり、しかも全ての
結晶粒の結晶成長方向が基板面に対して概略平行な方向
になっているために、結晶成長方向に沿った方向では結
晶粒界が極めて少ない。ＴＦＴのソース・ドレイン領域
およびチャネル領域をこの結晶成長方向と概略平行にな
るように配置すると、チャネル領域中のキヤリア（電気
伝導に寄与する電子あるいは正孔）の移動方向を結晶成
長方向と概略平行にできるので、極めて高い電界移動度
および高いＯＮ電流特性を得ることができる。
【００５５】また、触媒元素により結晶化された結晶性
ケイ素領域（ラテラル成長領域）とその周辺の非晶質ケ
イ素領域との境界を含むように結晶性ケイ素からなる島
を作製すると、結晶性ケイ素島上に積層される非晶質ケ
イ素膜の結晶化を容易に行うことができる。なぜなら、
触媒元素はラテラル成長領域の成長先端部、即ち結晶化
された結晶性ケイ素領域とその外周の非晶質ケイ素領域
との境界に偏在しているので、結晶性ケイ素からなる島
がこの境界を含むように形成すると、その上に積層され
る非晶質ケイ素膜を触媒元素により結晶化させることが
できるからである。また、結晶性ケイ素からなる島がこ
の境界を含まずにラテラル成長領域内だけで形成されて
いる場合には、その上に積層される非晶質ケイ素膜の結
晶化温度を高くする必要があり、しかもこの非晶質ケイ
素膜を全て結晶化させるのに十分なラテラル成長距離を
得ることが困難となる。
ケイ素領域（ラテラル成長領域）とその周辺の非晶質ケ
イ素領域との境界を含むように結晶性ケイ素からなる島
を作製すると、結晶性ケイ素島上に積層される非晶質ケ
イ素膜の結晶化を容易に行うことができる。なぜなら、
触媒元素はラテラル成長領域の成長先端部、即ち結晶化
された結晶性ケイ素領域とその外周の非晶質ケイ素領域
との境界に偏在しているので、結晶性ケイ素からなる島
がこの境界を含むように形成すると、その上に積層され
る非晶質ケイ素膜を触媒元素により結晶化させることが
できるからである。また、結晶性ケイ素からなる島がこ
の境界を含まずにラテラル成長領域内だけで形成されて
いる場合には、その上に積層される非晶質ケイ素膜の結
晶化温度を高くする必要があり、しかもこの非晶質ケイ
素膜を全て結晶化させるのに十分なラテラル成長距離を
得ることが困難となる。
【００５６】また、上記結晶性ケイ素からなる島および
結晶性ケイ素膜にレーザーアニール処理を施して、チャ
ネル領域およびソース・ドレイン領域の結晶性をさらに
高めてもよい。このレーザーアニール処理は、上記複数
の島または複数の島に挟まれた領域に積層された結晶性
ケイ素膜、あるいはその両方に対して、膜や島を完全に
溶融再結晶化させない程度のレーザーパワー、例えば３
００ｍＪ／ｃｍ2以下のエネルギー密度で行うことによ
り、個々の結晶粒内および結晶粒界の格子欠陥密度を低
減することができ、格子欠陥が殆ど無い極めて質の高い
結晶性ケイ素とすることができる。その結果、極めて高
い電界移動度および高いＯＮ電流が得られ、しかもチャ
ネル領域を十分薄くすることにより極めて低いＯＦＦ電
流とすることができる。
結晶性ケイ素膜にレーザーアニール処理を施して、チャ
ネル領域およびソース・ドレイン領域の結晶性をさらに
高めてもよい。このレーザーアニール処理は、上記複数
の島または複数の島に挟まれた領域に積層された結晶性
ケイ素膜、あるいはその両方に対して、膜や島を完全に
溶融再結晶化させない程度のレーザーパワー、例えば３
００ｍＪ／ｃｍ2以下のエネルギー密度で行うことによ
り、個々の結晶粒内および結晶粒界の格子欠陥密度を低
減することができ、格子欠陥が殆ど無い極めて質の高い
結晶性ケイ素とすることができる。その結果、極めて高
い電界移動度および高いＯＮ電流が得られ、しかもチャ
ネル領域を十分薄くすることにより極めて低いＯＦＦ電
流とすることができる。
【００５７】上記非晶質ケイ素膜の結晶化に必要な触媒
元素濃度は、結晶化を促すために最低限必要な極めて少
ない量（１．０×１０15〜１．０×１０16ａｔｏｍｓ／
ｃｍ3程度）である。この程度の触媒元素が結晶性ケイ
素からなる複数の島に挟まれた領域の結晶性ケイ素膜
（チャネル領域）中に含まれていても、この触媒元素に
起因するリーク電流は極めて小さい。また、結晶性ケイ
素からなる島中に含まれていると、この触媒元素により
ソース・ドレイン領域の電気抵抗が十分に低い状態とな
って、ＯＮ電流が低くなり難い。
元素濃度は、結晶化を促すために最低限必要な極めて少
ない量（１．０×１０15〜１．０×１０16ａｔｏｍｓ／
ｃｍ3程度）である。この程度の触媒元素が結晶性ケイ
素からなる複数の島に挟まれた領域の結晶性ケイ素膜
（チャネル領域）中に含まれていても、この触媒元素に
起因するリーク電流は極めて小さい。また、結晶性ケイ
素からなる島中に含まれていると、この触媒元素により
ソース・ドレイン領域の電気抵抗が十分に低い状態とな
って、ＯＮ電流が低くなり難い。
【００５８】上記触媒元素として、ニッケル（Ｎｉ）、
鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）
白金（Ｐｔ）、錫（Ｓｎ）、インジウム（Ｉｎ）、アル
ミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、アンチモ
ン（Ｓｂ）、銅（Ｃｕ）、砒素（Ａｓ）およびリン
（Ｐ）の中から選択される少なくとも一つの材料を用い
ると、非晶質ケイ素膜の結晶化を助長することができ
る。
鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）
白金（Ｐｔ）、錫（Ｓｎ）、インジウム（Ｉｎ）、アル
ミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、アンチモ
ン（Ｓｂ）、銅（Ｃｕ）、砒素（Ａｓ）およびリン
（Ｐ）の中から選択される少なくとも一つの材料を用い
ると、非晶質ケイ素膜の結晶化を助長することができ
る。
【００５９】また、上記チャネル領域を覆うようにゲー
ト電極とゲート絶縁膜とを形成し、ゲート電極をマスク
として上記結晶性ケイ素からなる島に不純物元素をイオ
ン注入することによりセルフアラインプロセスによりソ
ース・ドレイン領域を形成できるので、ゲート電極とソ
ース・ドレイン領域との幾何学的な重なりによる寄生容
量を抑えることができる。
ト電極とゲート絶縁膜とを形成し、ゲート電極をマスク
として上記結晶性ケイ素からなる島に不純物元素をイオ
ン注入することによりセルフアラインプロセスによりソ
ース・ドレイン領域を形成できるので、ゲート電極とソ
ース・ドレイン領域との幾何学的な重なりによる寄生容
量を抑えることができる。
【００６０】本発明のアクティブマトリクス基板は、上
記半導体素子を画素スイッチング半導体素子および／ま
たはドライバー半導体素子として用いており、周辺駆動
回路と映像表示部との各々に要求される異なる電気特性
を両立させて低温プロセスにより作製することができ
る。
記半導体素子を画素スイッチング半導体素子および／ま
たはドライバー半導体素子として用いており、周辺駆動
回路と映像表示部との各々に要求される異なる電気特性
を両立させて低温プロセスにより作製することができ
る。
【００６１】
【実施例】以下に本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００６２】（実施例１）この実施例では、絶縁性基板
上に形成されたＮ型（またはＰ型）のＴＦＴを作製し
た。
上に形成されたＮ型（またはＰ型）のＴＦＴを作製し
た。
【００６３】図１は、本実施例のＴＦＴ１０を示す断面
図である。このＴＦＴ１０は、絶縁性基板１０１上に絶
縁性下地膜１０２を介して形成されている。絶縁性下地
膜１０２の上には、ＴＦＴ１０のソース領域１０４、ド
レイン領域１０５およびチャネル領域の一部１０７を構
成する結晶性ケイ素膜からなる結晶性ケイ素島１０３ａ
が形成されている。結晶性ケイ素島１０３ａの上および
複数の結晶性ケイ素島１０３ａの間に挟まれた領域１０
６の上には、結晶性ケイ素島１０３ａの膜厚以下である
膜厚の結晶性ケイ素膜１０３ｂが積層されている。複数
の結晶性ケイ素島１０３ａの間に挟まれた領域１０６
と、その上の結晶性ケイ素膜１０３ｂと、結晶性ケイ素
島１０３ａと、その上の結晶性ケイ素膜１０３ｂとから
共にＮ型（またはＰ型）のソース領域１０４とドレイン
領域１０５とを除いた残りの領域１０７（結晶性ケイ素
島１０３ａと結晶性ケイ素膜１０３ｂとの接合部を含む
部分）がチャネル領域となっている。結晶性ケイ素膜１
０３ｂの上には、２カ所に設けたコンタクトホール１０
８ａ、１０８ｂを除く基板全面に渡ってゲート絶縁膜１
０９が形成され、その上にチャネル領域１０６、１０７
と対向するように金属からなるゲート電極１１０が形成
されている。ゲート電極１１０の表面は酸化物層１１１
により被覆されている。ＴＦＴ１０は、２カ所に設けた
コンタクトホール１０８ａ、１０８ｂを除く基板全面に
渡って形成された層間絶縁膜１１２に覆われており、コ
ンタクトホール１０８ａ、１０８ｂは、層間絶縁膜１１
２およびゲート絶縁膜１０９を貫通している。層間絶縁
膜１１２の上には金属電極１１３ａ、１１３ｂが所定の
範囲に形成され、コンタクトホール１０８ａおよび１０
８ｂに一部充填されてソース領域１０４およびドレイン
領域１０５と電気的に接続されている。
図である。このＴＦＴ１０は、絶縁性基板１０１上に絶
縁性下地膜１０２を介して形成されている。絶縁性下地
膜１０２の上には、ＴＦＴ１０のソース領域１０４、ド
レイン領域１０５およびチャネル領域の一部１０７を構
成する結晶性ケイ素膜からなる結晶性ケイ素島１０３ａ
が形成されている。結晶性ケイ素島１０３ａの上および
複数の結晶性ケイ素島１０３ａの間に挟まれた領域１０
６の上には、結晶性ケイ素島１０３ａの膜厚以下である
膜厚の結晶性ケイ素膜１０３ｂが積層されている。複数
の結晶性ケイ素島１０３ａの間に挟まれた領域１０６
と、その上の結晶性ケイ素膜１０３ｂと、結晶性ケイ素
島１０３ａと、その上の結晶性ケイ素膜１０３ｂとから
共にＮ型（またはＰ型）のソース領域１０４とドレイン
領域１０５とを除いた残りの領域１０７（結晶性ケイ素
島１０３ａと結晶性ケイ素膜１０３ｂとの接合部を含む
部分）がチャネル領域となっている。結晶性ケイ素膜１
０３ｂの上には、２カ所に設けたコンタクトホール１０
８ａ、１０８ｂを除く基板全面に渡ってゲート絶縁膜１
０９が形成され、その上にチャネル領域１０６、１０７
と対向するように金属からなるゲート電極１１０が形成
されている。ゲート電極１１０の表面は酸化物層１１１
により被覆されている。ＴＦＴ１０は、２カ所に設けた
コンタクトホール１０８ａ、１０８ｂを除く基板全面に
渡って形成された層間絶縁膜１１２に覆われており、コ
ンタクトホール１０８ａ、１０８ｂは、層間絶縁膜１１
２およびゲート絶縁膜１０９を貫通している。層間絶縁
膜１１２の上には金属電極１１３ａ、１１３ｂが所定の
範囲に形成され、コンタクトホール１０８ａおよび１０
８ｂに一部充填されてソース領域１０４およびドレイン
領域１０５と電気的に接続されている。
【００６４】このＴＦＴ１０の製造工程について図２を
参照しながら説明する。図２は、この実施例のＴＦＴ１
０の作製工程の概要を示す断面図である。
参照しながら説明する。図２は、この実施例のＴＦＴ１
０の作製工程の概要を示す断面図である。
【００６５】まず、図２（Ａ）に示すように、ガラス等
の絶縁性基板１０１上に、スパッタリング法または常圧
ＣＶＤ（ＡＰＣＶＤ）法等により厚さ１０〜３００ｎ
ｍ、例えば３００ｎｍの二酸化ケイ素（ＳｉＯ2）また
は窒化ケイ素（Ｓｉ3Ｎ4）等からなる絶縁性下地膜１０
２を形成する。
の絶縁性基板１０１上に、スパッタリング法または常圧
ＣＶＤ（ＡＰＣＶＤ）法等により厚さ１０〜３００ｎ
ｍ、例えば３００ｎｍの二酸化ケイ素（ＳｉＯ2）また
は窒化ケイ素（Ｓｉ3Ｎ4）等からなる絶縁性下地膜１０
２を形成する。
【００６６】次に、絶縁性下地膜１０２上にプラズマＣ
ＶＤ（ＰＥＣＶＤ）法または減圧ＣＶＤ（ＬＰＣＶＤ）
法により、厚さ５０〜２００ｎｍ、例えば１００ｎｍの
真性半導体ケイ素である非晶質ケイ素膜１０３を成膜す
る。続いて、上記基板に対して、窒素雰囲気中において
６００℃以下の温度、例えば６００℃で２４時間の熱ア
ニールを行って、非晶質ケイ素膜１０３を固相成長法に
より結晶化させる。この非晶質ケイ素膜１０３の結晶化
は非晶質ケイ素膜の積層直後にレーザーアニール処理に
より行ってもよく、また、固相成長法により結晶化させ
た後にレーザーアニール処理を行ってより結晶性の高い
状態としてもよい。
ＶＤ（ＰＥＣＶＤ）法または減圧ＣＶＤ（ＬＰＣＶＤ）
法により、厚さ５０〜２００ｎｍ、例えば１００ｎｍの
真性半導体ケイ素である非晶質ケイ素膜１０３を成膜す
る。続いて、上記基板に対して、窒素雰囲気中において
６００℃以下の温度、例えば６００℃で２４時間の熱ア
ニールを行って、非晶質ケイ素膜１０３を固相成長法に
より結晶化させる。この非晶質ケイ素膜１０３の結晶化
は非晶質ケイ素膜の積層直後にレーザーアニール処理に
より行ってもよく、また、固相成長法により結晶化させ
た後にレーザーアニール処理を行ってより結晶性の高い
状態としてもよい。
【００６７】次に、図２（Ｂ）に示すように、上記結晶
性ケイ素膜１０３をドライエッチング法またはウェット
エッチング法等の一般的な手法を用いて島状に加工し
て、結晶性ケイ素島１０３ａを形成する。
性ケイ素膜１０３をドライエッチング法またはウェット
エッチング法等の一般的な手法を用いて島状に加工し
て、結晶性ケイ素島１０３ａを形成する。
【００６８】次に、基板全面に渡って、結晶性ケイ素島
１０３ａの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜をプラズマＣＶＤ法または減圧ＣＶＤ法により積層
する。続いて、図２（Ｃ）に示すように、ドライエッチ
ング法またはウェットエッチング法等の一般的な手法を
用いて、結晶性ケイ素島１０３ａの上および複数の結晶
性ケイ素島１０３ａの間に挟まれた領域１０６以外の領
域の非晶質ケイ素膜を除去して非晶質ケイ素膜１０３ｂ
とする。
１０３ａの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜をプラズマＣＶＤ法または減圧ＣＶＤ法により積層
する。続いて、図２（Ｃ）に示すように、ドライエッチ
ング法またはウェットエッチング法等の一般的な手法を
用いて、結晶性ケイ素島１０３ａの上および複数の結晶
性ケイ素島１０３ａの間に挟まれた領域１０６以外の領
域の非晶質ケイ素膜を除去して非晶質ケイ素膜１０３ｂ
とする。
【００６９】次に、図２（Ｃ）に示すように、この非晶
質ケイ素膜１０３ｂ側からレーザーアニール処理を行っ
て非晶質ケイ素膜１０３ｂおよび、結晶性ケイ素島１０
３ａと非晶質ケイ素膜１０３ｂとの界面近傍を溶融再結
晶化させ、結晶性ケイ素島１０３ａ表面および表面近傍
をシードとして非晶質ケイ素膜を結晶性ケイ素膜とす
る。この実施例ではレーザー光としてＫｒＦエキシマレ
ーザー（波長２４８ｎｍ）またはＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ）を用いるが、他のレーザーを用
いてもよい。レーザー光の照射条件は、エネルギー密度
２００〜４００ｍＪ／ｃｍ2、例えば３００ｍＪ／ｃｍ2
とし、１カ所につき２〜１０ショット、例えば２ショッ
トとする。この非晶質ケイ素膜１０３ｂの結晶化は、非
晶質ケイ素膜の積層直後にレーザーアニール処理により
行う代わりに、固相成長法により結晶化させた後にレー
ザーアニール処理を行ってより結晶性の高い状態として
もよい。例えば、非晶質ケイ素膜１０３ｂを窒素雰囲気
中において６００℃以下の温度、例えば６００℃で２４
時間の熱アニールを行って、非晶質ケイ素膜１０３ｂを
固相成長させて結晶性ケイ素膜とする。続いて、この結
晶性ケイ素膜１０３ｂに対して、膜全体を完全溶融させ
ない程度のレーザーパワー、例えば３００ｍＪ／ｃｍ2
でレーザーアニールを行うことにより、結晶性ケイ素膜
１０３ｂの結晶粒界、結晶粒内の格子欠陥密度の低減を
図り、結晶性ケイ素膜の結晶性を高くしてもよい。
質ケイ素膜１０３ｂ側からレーザーアニール処理を行っ
て非晶質ケイ素膜１０３ｂおよび、結晶性ケイ素島１０
３ａと非晶質ケイ素膜１０３ｂとの界面近傍を溶融再結
晶化させ、結晶性ケイ素島１０３ａ表面および表面近傍
をシードとして非晶質ケイ素膜を結晶性ケイ素膜とす
る。この実施例ではレーザー光としてＫｒＦエキシマレ
ーザー（波長２４８ｎｍ）またはＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ）を用いるが、他のレーザーを用
いてもよい。レーザー光の照射条件は、エネルギー密度
２００〜４００ｍＪ／ｃｍ2、例えば３００ｍＪ／ｃｍ2
とし、１カ所につき２〜１０ショット、例えば２ショッ
トとする。この非晶質ケイ素膜１０３ｂの結晶化は、非
晶質ケイ素膜の積層直後にレーザーアニール処理により
行う代わりに、固相成長法により結晶化させた後にレー
ザーアニール処理を行ってより結晶性の高い状態として
もよい。例えば、非晶質ケイ素膜１０３ｂを窒素雰囲気
中において６００℃以下の温度、例えば６００℃で２４
時間の熱アニールを行って、非晶質ケイ素膜１０３ｂを
固相成長させて結晶性ケイ素膜とする。続いて、この結
晶性ケイ素膜１０３ｂに対して、膜全体を完全溶融させ
ない程度のレーザーパワー、例えば３００ｍＪ／ｃｍ2
でレーザーアニールを行うことにより、結晶性ケイ素膜
１０３ｂの結晶粒界、結晶粒内の格子欠陥密度の低減を
図り、結晶性ケイ素膜の結晶性を高くしてもよい。
【００７０】その後、図２（Ｄ）に示すように、スパッ
タリング法またはＰＥＣＶＤ法により厚さ１００〜３０
０ｎｍ、例えば１００ｎｍの二酸化ケイ素膜等からなる
ゲート絶縁膜１０９を成膜する。スパッタリング法によ
る場合にはターゲットとして二酸化ケイ素を用い、スパ
ッタリング時の基板温度は２００〜４００℃、例えば３
５０℃とし、スパッタリング雰囲気は酸素とアルゴンと
をアルゴン／酸素＝０〜０．５、例えば０．１以下とす
る。また、ＰＥＣＶＤ法による場合には、材料ガスとし
てＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎ
ｅ）と酸素との混合ガスを使用する。
タリング法またはＰＥＣＶＤ法により厚さ１００〜３０
０ｎｍ、例えば１００ｎｍの二酸化ケイ素膜等からなる
ゲート絶縁膜１０９を成膜する。スパッタリング法によ
る場合にはターゲットとして二酸化ケイ素を用い、スパ
ッタリング時の基板温度は２００〜４００℃、例えば３
５０℃とし、スパッタリング雰囲気は酸素とアルゴンと
をアルゴン／酸素＝０〜０．５、例えば０．１以下とす
る。また、ＰＥＣＶＤ法による場合には、材料ガスとし
てＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎ
ｅ）と酸素との混合ガスを使用する。
【００７１】次に、スパッタリング法により厚さ６００
〜８００ｎｍ、例えば６００ｎｍのアルミニウム膜
（０．１〜２％のケイ素を含む）を成膜する。このアル
ミニウム膜の成膜工程は、上記二酸化ケイ素膜等からな
るゲート絶縁膜１０９の成膜工程と連続的に行うのが望
ましい。そして、このアルミニウム膜をパターニングし
てゲート電極１１０を形成する。続いて、ゲート電極１
１０の表面を陽極酸化して表面に酸化物層１１１を形成
する。この陽極酸化は、酒石酸アンモニウムが１〜５％
含まれたエチレングリコール溶液中で行う。得られる酸
化物層１１１の厚さは５０〜２００ｎｍ、例えば１００
ｎｍである。このとき得られる酸化物層１１１の厚み
は、後のイオンドーピング工程においてオフセットゲー
ト領域の長さとなるので、オフセットゲート領域の長さ
をこの陽極酸化工程で決めることができる。このオフセ
ットゲート領域は、必ずしも陽極酸化法を用いずともよ
く、たとえばレジストでゲート電極を覆うことにより形
成してもよい。
〜８００ｎｍ、例えば６００ｎｍのアルミニウム膜
（０．１〜２％のケイ素を含む）を成膜する。このアル
ミニウム膜の成膜工程は、上記二酸化ケイ素膜等からな
るゲート絶縁膜１０９の成膜工程と連続的に行うのが望
ましい。そして、このアルミニウム膜をパターニングし
てゲート電極１１０を形成する。続いて、ゲート電極１
１０の表面を陽極酸化して表面に酸化物層１１１を形成
する。この陽極酸化は、酒石酸アンモニウムが１〜５％
含まれたエチレングリコール溶液中で行う。得られる酸
化物層１１１の厚さは５０〜２００ｎｍ、例えば１００
ｎｍである。このとき得られる酸化物層１１１の厚み
は、後のイオンドーピング工程においてオフセットゲー
ト領域の長さとなるので、オフセットゲート領域の長さ
をこの陽極酸化工程で決めることができる。このオフセ
ットゲート領域は、必ずしも陽極酸化法を用いずともよ
く、たとえばレジストでゲート電極を覆うことにより形
成してもよい。
【００７２】続いて、イオンドーピング法により、ゲー
ト電極１１０とその周囲の酸化層１１１をマスクとし
て、半導体層としての結晶性ケイ素島１０３ａおよび結
晶性ケイ素膜１０３ｂに不純物金属元素（リンまたはホ
ウ素）を注入する。ドーピングガスとしてはフォスフィ
ン（ＰＨ3）またはジボラン（Ｂ2Ｈ6）を用い、前者の
場合は加速電圧を６０〜９０ｋＶ、例えば８０ｋＶと
し、後者の場合は加速電圧を４０〜８０ｋＶ、例えば６
５ｋＶとし、ドーズ量は１×１０14〜８×１０16ｃｍ-2
（例えば、リンを２×１０15ｃｍ-2、ホウ素を５×１０
15ｃｍ-2）とする。ドーピングの際に、ドーピングが不
要な領域をフォトレジストで覆うことにより各々の元素
を選択的にドーピングすることができる。この結果、Ｎ
型（またはＰ型）の不純物領域であるソース領域１０
４、ドレイン領域１０５が形成される。また、Ｎ型（ま
たはＰ型）のソース・ドレイン領域１０４、１０５に挟
まれた領域１０７および１０６は、ゲート電極１１０と
酸化物層１１１とによりマスクされて不純物が注入され
ずにチャネル領域となる。
ト電極１１０とその周囲の酸化層１１１をマスクとし
て、半導体層としての結晶性ケイ素島１０３ａおよび結
晶性ケイ素膜１０３ｂに不純物金属元素（リンまたはホ
ウ素）を注入する。ドーピングガスとしてはフォスフィ
ン（ＰＨ3）またはジボラン（Ｂ2Ｈ6）を用い、前者の
場合は加速電圧を６０〜９０ｋＶ、例えば８０ｋＶと
し、後者の場合は加速電圧を４０〜８０ｋＶ、例えば６
５ｋＶとし、ドーズ量は１×１０14〜８×１０16ｃｍ-2
（例えば、リンを２×１０15ｃｍ-2、ホウ素を５×１０
15ｃｍ-2）とする。ドーピングの際に、ドーピングが不
要な領域をフォトレジストで覆うことにより各々の元素
を選択的にドーピングすることができる。この結果、Ｎ
型（またはＰ型）の不純物領域であるソース領域１０
４、ドレイン領域１０５が形成される。また、Ｎ型（ま
たはＰ型）のソース・ドレイン領域１０４、１０５に挟
まれた領域１０７および１０６は、ゲート電極１１０と
酸化物層１１１とによりマスクされて不純物が注入され
ずにチャネル領域となる。
【００７３】その後、イオン注入した不純物の活性化を
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば３５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば３５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。
【００７４】次に、図２（Ｅ）に示すように、厚さ４０
０〜７００ｎｍ、例えば６００ｎｍの二酸化ケイ素膜等
からなる層間絶縁膜１１２をプラズマＣＶＤ法により形
成する。この層間絶縁膜１１２とゲート絶縁膜１０９と
にコンタクトホール１０８ａ、１０８ｂを形成して、金
属材料、例えば窒化チタンとアルミニウムとの多層膜
（厚み３００ｎｍ〜２μｍ、例えば７５０ｎｍ）によっ
てＴＦＴの電極配線１１３ａ、１１３ｂを形成し、ソー
ス領域１０４、ドレイン領域１０５と電気的に接続させ
る。
０〜７００ｎｍ、例えば６００ｎｍの二酸化ケイ素膜等
からなる層間絶縁膜１１２をプラズマＣＶＤ法により形
成する。この層間絶縁膜１１２とゲート絶縁膜１０９と
にコンタクトホール１０８ａ、１０８ｂを形成して、金
属材料、例えば窒化チタンとアルミニウムとの多層膜
（厚み３００ｎｍ〜２μｍ、例えば７５０ｎｍ）によっ
てＴＦＴの電極配線１１３ａ、１１３ｂを形成し、ソー
ス領域１０４、ドレイン領域１０５と電気的に接続させ
る。
【００７５】最後に、１気圧の水素雰囲気下で３５０
℃、３０分以上の熱アニールを行い、Ｎ型（またはＰ
型）のＴＦＴ１０を完成させる。
℃、３０分以上の熱アニールを行い、Ｎ型（またはＰ
型）のＴＦＴ１０を完成させる。
【００７６】このようにして得られるＮ型（またはＰ
型）ＴＦＴ１０は、成膜時にチャネル領域を薄くしてい
るのでチャネル領域表面およびその近傍のダメージ等が
生じず、高温プロセスを必要としない。また、ソース領
域およびドレイン領域を十分な膜厚にすることができる
ので、配線金属とソース領域およびドレイン領域とのコ
ンタクトも良好なものにすることができる。さらに、レ
ーザーアニール処理によりチャネル領域やソース領域お
よびドレイン領域の結晶性を高くすることができ、ゲー
ト絶縁膜との界面も良好なものにすることができる。従
って、低温プロセスにより高い電界移動度、高いＯＮ電
流および極めて低いＯＦＦ電流等の電気特性を実現する
ことができる。複数の島に挟まれた領域の結晶性ケイ素
膜と島との段差部は滑らかな形状にされているので、ゲ
ート絶縁膜の絶縁不良が生じない。さらに、セルフアラ
インプロセスによりソース・ドレイン領域を形成できる
ので、ゲート電極とソース・ドレイン領域との幾何学的
な重なりによる寄生容量を抑えることができる。また、
非晶質ケイ素膜を固相成長により結晶化させた後にレー
ザーアニール処理を行った場合には、さらに結晶性を良
好なものにすることができる。
型）ＴＦＴ１０は、成膜時にチャネル領域を薄くしてい
るのでチャネル領域表面およびその近傍のダメージ等が
生じず、高温プロセスを必要としない。また、ソース領
域およびドレイン領域を十分な膜厚にすることができる
ので、配線金属とソース領域およびドレイン領域とのコ
ンタクトも良好なものにすることができる。さらに、レ
ーザーアニール処理によりチャネル領域やソース領域お
よびドレイン領域の結晶性を高くすることができ、ゲー
ト絶縁膜との界面も良好なものにすることができる。従
って、低温プロセスにより高い電界移動度、高いＯＮ電
流および極めて低いＯＦＦ電流等の電気特性を実現する
ことができる。複数の島に挟まれた領域の結晶性ケイ素
膜と島との段差部は滑らかな形状にされているので、ゲ
ート絶縁膜の絶縁不良が生じない。さらに、セルフアラ
インプロセスによりソース・ドレイン領域を形成できる
ので、ゲート電極とソース・ドレイン領域との幾何学的
な重なりによる寄生容量を抑えることができる。また、
非晶質ケイ素膜を固相成長により結晶化させた後にレー
ザーアニール処理を行った場合には、さらに結晶性を良
好なものにすることができる。
【００７７】（実施例２）この実施例は、アクティブマ
トリクス映像表示部と周辺回路部とが同一基板上に形成
された場合である。
トリクス映像表示部と周辺回路部とが同一基板上に形成
された場合である。
【００７８】図３（Ｅ）は、本実施例のアクティブマト
リクス映像表示部に形成される画素スイッチング素子と
してのＮ型（またはＰ型）ＴＦＴ２０ａを示す断面図で
ある。このＴＦＴ２０ａは、アクティブマトリクス映像
表示部の各画素毎に設けられ、画素電極に対する電荷の
供給を制御するものであり、絶縁性基板２０１上に絶縁
性下地膜２０２を介して形成されている。絶縁性下地膜
２０２の上には、ＴＦＴ２０ａのソース領域２０４ａ、
ドレイン領域２０５ａおよびチャネル領域の一部を構成
する結晶性ケイ素膜からなる結晶性ケイ素島２０３ａが
積層されている。結晶性ケイ素島２０３ａの上および複
数の島２０３ａの間に挟まれた領域には、結晶性ケイ素
島２０３ａの膜厚以下の結晶性ケイ素膜２０３ｂが形成
されている。複数の島２０３ａの間に挟まれた領域の結
晶性ケイ素膜２０３ｂ、および結晶性ケイ素島２０３ａ
とその上の結晶性ケイ素膜２０３ｂとからＮ型（または
Ｐ型）ソース領域２０４ａとドレイン領域２０５ａとを
除いた残りの領域２０６ａ（島２０３ａと結晶性ケイ素
膜２０３ｂとの接合部を含む部分）がチャネル領域とな
っている。結晶性ケイ素膜２０３ｂの上には、２カ所に
設けたコンタクトホール２１１ａ、２１１ｂを除く基板
全面に渡ってゲート絶縁膜２０７が形成され、その上に
チャネル領域２０６ａと対向するように金属からなるゲ
ート電極２０８が形成されている。ゲート電極２０８の
表面は酸化物層２０９により被覆されている。ＴＦＴ２
０ａは、２カ所に設けたコンタクトホール２１１ａ、２
１１ｂを除く基板全面に渡って形成された層間絶縁膜２
１０に覆われており、コンタクトホール２１１ａ、２１
１ｂは、層間絶縁膜２１０およびゲート絶縁膜２０７を
貫通している。層間絶縁膜２１０の上には金属電極２１
３ａ、２１３ｂが所定の範囲に形成され、コンタクトホ
ール２１１ａおよび２１１ｂに一部充填されてソース領
域２０４ａおよびドレイン領域２０５ａと電気的に接続
されている。また、金属配線２１３ｂは層間絶縁膜２１
０上に積層されたＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉ
ｄｅ：酸化インジウムと酸化スズとの混合物）からなる
画素電極２１２に接続されている。
リクス映像表示部に形成される画素スイッチング素子と
してのＮ型（またはＰ型）ＴＦＴ２０ａを示す断面図で
ある。このＴＦＴ２０ａは、アクティブマトリクス映像
表示部の各画素毎に設けられ、画素電極に対する電荷の
供給を制御するものであり、絶縁性基板２０１上に絶縁
性下地膜２０２を介して形成されている。絶縁性下地膜
２０２の上には、ＴＦＴ２０ａのソース領域２０４ａ、
ドレイン領域２０５ａおよびチャネル領域の一部を構成
する結晶性ケイ素膜からなる結晶性ケイ素島２０３ａが
積層されている。結晶性ケイ素島２０３ａの上および複
数の島２０３ａの間に挟まれた領域には、結晶性ケイ素
島２０３ａの膜厚以下の結晶性ケイ素膜２０３ｂが形成
されている。複数の島２０３ａの間に挟まれた領域の結
晶性ケイ素膜２０３ｂ、および結晶性ケイ素島２０３ａ
とその上の結晶性ケイ素膜２０３ｂとからＮ型（または
Ｐ型）ソース領域２０４ａとドレイン領域２０５ａとを
除いた残りの領域２０６ａ（島２０３ａと結晶性ケイ素
膜２０３ｂとの接合部を含む部分）がチャネル領域とな
っている。結晶性ケイ素膜２０３ｂの上には、２カ所に
設けたコンタクトホール２１１ａ、２１１ｂを除く基板
全面に渡ってゲート絶縁膜２０７が形成され、その上に
チャネル領域２０６ａと対向するように金属からなるゲ
ート電極２０８が形成されている。ゲート電極２０８の
表面は酸化物層２０９により被覆されている。ＴＦＴ２
０ａは、２カ所に設けたコンタクトホール２１１ａ、２
１１ｂを除く基板全面に渡って形成された層間絶縁膜２
１０に覆われており、コンタクトホール２１１ａ、２１
１ｂは、層間絶縁膜２１０およびゲート絶縁膜２０７を
貫通している。層間絶縁膜２１０の上には金属電極２１
３ａ、２１３ｂが所定の範囲に形成され、コンタクトホ
ール２１１ａおよび２１１ｂに一部充填されてソース領
域２０４ａおよびドレイン領域２０５ａと電気的に接続
されている。また、金属配線２１３ｂは層間絶縁膜２１
０上に積層されたＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉ
ｄｅ：酸化インジウムと酸化スズとの混合物）からなる
画素電極２１２に接続されている。
【００７９】また、図４（Ｅ）は、上記画素スイッチン
グＴＦＴ２０ａを駆動する周辺回路部に形成されるドラ
イバー素子２０ｂを示す断面図である。このドライバー
素子２０ｂは、Ｐ型ＴＦＴ２１とＮ型ＴＦＴ２２とをこ
れらが相補的な動作を行うように接続したＣＭＯＳ回路
である。Ｐ型ＴＦＴ２１とＮ型ＴＦＴ２２とは、絶縁性
基板２０１上に絶縁性下地膜２０２を介して形成されて
いる。絶縁性下地膜２０２の上には、Ｐ型ＴＦＴ２１の
ソース領域２０４ｂ、ドレイン領域２０５ｂおよびチャ
ネル領域の一部と、Ｎ型ＴＦＴ２２のソース領域２０４
ｃ、ドレイン領域２０５ｃおよびチャネル領域の一部と
を構成する結晶性ケイ素膜からなる結晶性ケイ素島２０
３ａが形成されている。結晶性ケイ素島２０３ａの上お
よび複数の島２０３ａの間に挟まれた領域には、結晶性
ケイ素島２０３ａの膜厚以下の結晶性ケイ素膜２０３ｂ
が形成されている。この結果、Ｐ型ＴＦＴ２１とＮ型Ｔ
ＦＴ２２とを構成する島状の結晶性ケイ素膜２００ｐ、
２００ｎが隣接して形成されることになる。この島状の
結晶性ケイ素膜２００ｐ、２００ｎの中央部（島２０３
ａに挟まれた領域の結晶性ケイ素膜２０３ｂ、および島
２０３ａと結晶性ケイ素膜２０３ｂとの接合部を含む部
分）は、それぞれＰチャネル領域２０６ｂ、Ｎチャネル
領域２０６ｃとなっており、両端部はそれぞれＰ型ＴＦ
Ｔ２１のソース領域２０５ｂおよびドレイン領域２０４
ｂ、Ｎ型ＴＦＴ２２のソース領域２０５ｃとドレイン領
域２０４ｃとなっている。結晶性ケイ素膜２０３ｂの上
には、各ＴＦＴに対して２カ所設けたコンタクトホール
２１１ｐ、２１１ｎを除く基板全面に渡ってゲート絶縁
膜２０７が形成され、その上に各チャネル領域２０６
ｂ、２０６ｃと対向するように金属からなるゲート電極
２０８が形成されている。ゲート電極２０８の表面は酸
化物層２０９により被覆されている。Ｐ型ＴＦＴ２１、
Ｎ型ＴＦＴ２２は、コンタクトホール２１１ｐ、２１１
ｎを除く基板全面に渡って形成された層間絶縁膜２１０
に覆われており、コンタクトホール２１１ｐ、２１１ｎ
は、層間絶縁膜２１０およびゲート絶縁膜２０７を貫通
している。層間絶縁膜２１０の上には金属電極２１２
ｐ、２１２ｎが所定の範囲に形成され、コンタクトホー
ル２１１ｐおよび２１１ｎに一部充填されて、各々Ｐ型
ＴＦＴ２１のソース領域２０５ｂ、ドレイン領域２０４
ｂ、およびＮ型ＴＦＴ２２のソース領域２０５ｃ、ドレ
イン領域２０４ｃと電気的に接続されている。
グＴＦＴ２０ａを駆動する周辺回路部に形成されるドラ
イバー素子２０ｂを示す断面図である。このドライバー
素子２０ｂは、Ｐ型ＴＦＴ２１とＮ型ＴＦＴ２２とをこ
れらが相補的な動作を行うように接続したＣＭＯＳ回路
である。Ｐ型ＴＦＴ２１とＮ型ＴＦＴ２２とは、絶縁性
基板２０１上に絶縁性下地膜２０２を介して形成されて
いる。絶縁性下地膜２０２の上には、Ｐ型ＴＦＴ２１の
ソース領域２０４ｂ、ドレイン領域２０５ｂおよびチャ
ネル領域の一部と、Ｎ型ＴＦＴ２２のソース領域２０４
ｃ、ドレイン領域２０５ｃおよびチャネル領域の一部と
を構成する結晶性ケイ素膜からなる結晶性ケイ素島２０
３ａが形成されている。結晶性ケイ素島２０３ａの上お
よび複数の島２０３ａの間に挟まれた領域には、結晶性
ケイ素島２０３ａの膜厚以下の結晶性ケイ素膜２０３ｂ
が形成されている。この結果、Ｐ型ＴＦＴ２１とＮ型Ｔ
ＦＴ２２とを構成する島状の結晶性ケイ素膜２００ｐ、
２００ｎが隣接して形成されることになる。この島状の
結晶性ケイ素膜２００ｐ、２００ｎの中央部（島２０３
ａに挟まれた領域の結晶性ケイ素膜２０３ｂ、および島
２０３ａと結晶性ケイ素膜２０３ｂとの接合部を含む部
分）は、それぞれＰチャネル領域２０６ｂ、Ｎチャネル
領域２０６ｃとなっており、両端部はそれぞれＰ型ＴＦ
Ｔ２１のソース領域２０５ｂおよびドレイン領域２０４
ｂ、Ｎ型ＴＦＴ２２のソース領域２０５ｃとドレイン領
域２０４ｃとなっている。結晶性ケイ素膜２０３ｂの上
には、各ＴＦＴに対して２カ所設けたコンタクトホール
２１１ｐ、２１１ｎを除く基板全面に渡ってゲート絶縁
膜２０７が形成され、その上に各チャネル領域２０６
ｂ、２０６ｃと対向するように金属からなるゲート電極
２０８が形成されている。ゲート電極２０８の表面は酸
化物層２０９により被覆されている。Ｐ型ＴＦＴ２１、
Ｎ型ＴＦＴ２２は、コンタクトホール２１１ｐ、２１１
ｎを除く基板全面に渡って形成された層間絶縁膜２１０
に覆われており、コンタクトホール２１１ｐ、２１１ｎ
は、層間絶縁膜２１０およびゲート絶縁膜２０７を貫通
している。層間絶縁膜２１０の上には金属電極２１２
ｐ、２１２ｎが所定の範囲に形成され、コンタクトホー
ル２１１ｐおよび２１１ｎに一部充填されて、各々Ｐ型
ＴＦＴ２１のソース領域２０５ｂ、ドレイン領域２０４
ｂ、およびＮ型ＴＦＴ２２のソース領域２０５ｃ、ドレ
イン領域２０４ｃと電気的に接続されている。
【００８０】この製造工程について図３および図４を参
照しながら説明する。尚、アクティブマトリクス映像表
示部のＴＦＴ２０ａと周辺回路部のＴＦＴ２１、２２と
は同一基板上に形成され、共通する処理は同時に行われ
る。また、図３（Ａ）〜（Ｅ）と図４（Ａ）〜（Ｅ）と
は各々対応するものであり、図３（Ａ）は図４（Ａ）
と、図３（Ｂ）は図４（Ｂ）と、図３（Ｃ）は図４
（Ｃ）と、図３（Ｄ）は図４（Ｄ）と、図３（Ｅ）は図
４（Ｅ）と、各々の製造プロセスにおける同一段階の工
程を示す。
照しながら説明する。尚、アクティブマトリクス映像表
示部のＴＦＴ２０ａと周辺回路部のＴＦＴ２１、２２と
は同一基板上に形成され、共通する処理は同時に行われ
る。また、図３（Ａ）〜（Ｅ）と図４（Ａ）〜（Ｅ）と
は各々対応するものであり、図３（Ａ）は図４（Ａ）
と、図３（Ｂ）は図４（Ｂ）と、図３（Ｃ）は図４
（Ｃ）と、図３（Ｄ）は図４（Ｄ）と、図３（Ｅ）は図
４（Ｅ）と、各々の製造プロセスにおける同一段階の工
程を示す。
【００８１】まず、図３（Ａ）および図４（Ａ）に示す
ように、コーニング７０５９等の透明絶縁性基板２０１
上に、スパッタリング法または常圧ＣＶＤ法等により厚
さ１０〜３００ｎｍ、例えば３００ｎｍの二酸化ケイ素
（ＳｉＯ2）または窒化ケイ素（Ｓｉ3Ｎ4）等からなる
絶縁性下地膜２０２を形成する。
ように、コーニング７０５９等の透明絶縁性基板２０１
上に、スパッタリング法または常圧ＣＶＤ法等により厚
さ１０〜３００ｎｍ、例えば３００ｎｍの二酸化ケイ素
（ＳｉＯ2）または窒化ケイ素（Ｓｉ3Ｎ4）等からなる
絶縁性下地膜２０２を形成する。
【００８２】次に、絶縁性下地膜２０２上にプラズマＣ
ＶＤ（ＰＥＣＶＤ）法または減圧ＣＶＤ（ＬＰＣＶＤ）
法により、厚さ５０〜２００ｎｍ、例えば１００ｎｍの
真性半導体ケイ素である非晶質ケイ素膜２０３を成膜す
る。続いて、上記基板に対して、窒素雰囲気中におい
て、６００℃以下の温度、例えば６００℃で２４時間の
熱アニールを行って、非晶質ケイ素膜２０３を固相成長
法により結晶化させる。この非晶質ケイ素膜２０３の結
晶化は非晶質ケイ素膜の積層直後にレーザーアニール処
理により行ってもよく、また、固相成長法により結晶化
させた後にレーザーアニール処理を行ってより結晶性の
高い状態としてもよい。
ＶＤ（ＰＥＣＶＤ）法または減圧ＣＶＤ（ＬＰＣＶＤ）
法により、厚さ５０〜２００ｎｍ、例えば１００ｎｍの
真性半導体ケイ素である非晶質ケイ素膜２０３を成膜す
る。続いて、上記基板に対して、窒素雰囲気中におい
て、６００℃以下の温度、例えば６００℃で２４時間の
熱アニールを行って、非晶質ケイ素膜２０３を固相成長
法により結晶化させる。この非晶質ケイ素膜２０３の結
晶化は非晶質ケイ素膜の積層直後にレーザーアニール処
理により行ってもよく、また、固相成長法により結晶化
させた後にレーザーアニール処理を行ってより結晶性の
高い状態としてもよい。
【００８３】このようにして得られた結晶性ケイ素膜２
０３をドライエッチング法またはウェットエッチング法
等の一般的な手法を用いて島状に加工して、図３（Ｂ）
および図４（Ｂ）に示すような結晶性ケイ素島２０３ａ
を形成する。
０３をドライエッチング法またはウェットエッチング法
等の一般的な手法を用いて島状に加工して、図３（Ｂ）
および図４（Ｂ）に示すような結晶性ケイ素島２０３ａ
を形成する。
【００８４】次に、基板全面に渡って、結晶性ケイ素島
２０３ａの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜をプラズマＣＶＤ法または減圧ＣＶＤ法により積層
する。続いて、ドライエッチング法またはウェットエッ
チング法等の一般的な手法を用いて、結晶性ケイ素島２
０３ａの上および複数の島２０３ａの間に挟まれた領域
以外の領域の非晶質ケイ素膜を除去して図３（Ｃ）およ
び図４（Ｃ）に示すような非晶質ケイ素膜２０３ｂとす
る。
２０３ａの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜をプラズマＣＶＤ法または減圧ＣＶＤ法により積層
する。続いて、ドライエッチング法またはウェットエッ
チング法等の一般的な手法を用いて、結晶性ケイ素島２
０３ａの上および複数の島２０３ａの間に挟まれた領域
以外の領域の非晶質ケイ素膜を除去して図３（Ｃ）およ
び図４（Ｃ）に示すような非晶質ケイ素膜２０３ｂとす
る。
【００８５】次に、図３（Ｃ）および図４（Ｃ）に示す
ように、この非晶質ケイ素膜２０３ｂ側からレーザーア
ニール処理を行って非晶質ケイ素膜２０３ｂ、および結
晶性ケイ素島２０３ａと非晶質ケイ素膜２０３ｂとの界
面近傍を溶融再結晶化させ、結晶性ケイ素島２０３ａ表
面および表面近傍をシードとして非晶質ケイ素膜を結晶
性ケイ素膜とする。この実施例ではレーザー光としてＫ
ｒＦエキシマレーザー（波長２４８ｎｍ）またはＸｅＣ
ｌエキシマレーザー（波長３０８ｎｍ）を用いるが、他
のレーザーを用いてもよい。レーザー光の照射条件は、
エネルギー密度２００〜４００ｍＪ／ｃｍ2、例えば３
００ｍＪ／ｃｍ2とし、１カ所につき２〜１０ショッ
ト、例えば２ショットとする。この非晶質ケイ素膜２０
３ｂの結晶化は、非晶質ケイ素膜の積層直後にレーザー
アニール処理により行う代わりに、固相成長法により結
晶化させた後にレーザーアニール処理を行ってより結晶
性の高い状態としてもよい。例えば、非晶質ケイ素膜２
０３ｂを窒素雰囲気中において、６００℃以下の温度、
例えば６００℃で２４時間の熱アニールを行って、非晶
質ケイ素膜２０３ｂを固相成長させて結晶性ケイ素膜と
する。続いて、この結晶性ケイ素膜２０３ｂ側からレー
ザーアニール処理を行うことにより、結晶性ケイ素膜２
０３ｂの結晶粒界、結晶粒内の格子欠陥密度の低減を図
り、結晶性ケイ素膜の結晶性を高くしてもよい。
ように、この非晶質ケイ素膜２０３ｂ側からレーザーア
ニール処理を行って非晶質ケイ素膜２０３ｂ、および結
晶性ケイ素島２０３ａと非晶質ケイ素膜２０３ｂとの界
面近傍を溶融再結晶化させ、結晶性ケイ素島２０３ａ表
面および表面近傍をシードとして非晶質ケイ素膜を結晶
性ケイ素膜とする。この実施例ではレーザー光としてＫ
ｒＦエキシマレーザー（波長２４８ｎｍ）またはＸｅＣ
ｌエキシマレーザー（波長３０８ｎｍ）を用いるが、他
のレーザーを用いてもよい。レーザー光の照射条件は、
エネルギー密度２００〜４００ｍＪ／ｃｍ2、例えば３
００ｍＪ／ｃｍ2とし、１カ所につき２〜１０ショッ
ト、例えば２ショットとする。この非晶質ケイ素膜２０
３ｂの結晶化は、非晶質ケイ素膜の積層直後にレーザー
アニール処理により行う代わりに、固相成長法により結
晶化させた後にレーザーアニール処理を行ってより結晶
性の高い状態としてもよい。例えば、非晶質ケイ素膜２
０３ｂを窒素雰囲気中において、６００℃以下の温度、
例えば６００℃で２４時間の熱アニールを行って、非晶
質ケイ素膜２０３ｂを固相成長させて結晶性ケイ素膜と
する。続いて、この結晶性ケイ素膜２０３ｂ側からレー
ザーアニール処理を行うことにより、結晶性ケイ素膜２
０３ｂの結晶粒界、結晶粒内の格子欠陥密度の低減を図
り、結晶性ケイ素膜の結晶性を高くしてもよい。
【００８６】その後、図３（Ｄ）および図４（Ｄ）に示
すように、スパッタリング法またはＰＥＣＶＤ法により
厚さ１００〜３００ｎｍ、例えば１００ｎｍの二酸化ケ
イ素膜等からなるゲート絶縁膜２０７を成膜する。スパ
ッタリング法による場合にはターゲットとして二酸化ケ
イ素を用い、スパッタリング時の基板温度は２００〜４
００℃、例えば３５０℃とし、スパッタリング雰囲気は
酸素とアルゴンとをアルゴン／酸素＝０〜０．５、例え
ば０．１以下とする。また、ＰＥＣＶＤ法による場合に
は、材料ガスとしてＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘ
ｙ Ｓｉｌａｎｅ）と酸素との混合ガスを使用する。
すように、スパッタリング法またはＰＥＣＶＤ法により
厚さ１００〜３００ｎｍ、例えば１００ｎｍの二酸化ケ
イ素膜等からなるゲート絶縁膜２０７を成膜する。スパ
ッタリング法による場合にはターゲットとして二酸化ケ
イ素を用い、スパッタリング時の基板温度は２００〜４
００℃、例えば３５０℃とし、スパッタリング雰囲気は
酸素とアルゴンとをアルゴン／酸素＝０〜０．５、例え
ば０．１以下とする。また、ＰＥＣＶＤ法による場合に
は、材料ガスとしてＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘ
ｙ Ｓｉｌａｎｅ）と酸素との混合ガスを使用する。
【００８７】引き続いて、スパッタリング法により厚さ
６００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜（０．１〜２％のケイ素を含む）を成膜する。このア
ルミニウム膜の成膜工程は、上記二酸化ケイ素膜等から
なるゲート絶縁膜２０７の成膜工程と連続的に行うのが
望ましい。このアルミニウム膜をパターニングしてゲー
ト電極２０８を形成し、さらにその表面を陽極酸化して
表面に酸化物層２０９を形成する。この陽極酸化は、酒
石酸アンモニウムが１〜５％含まれたエチレングリコー
ル溶液中で行う。得られる酸化物層２０９の厚さは５０
〜２００ｎｍ、例えば１００ｎｍである。このとき得ら
れる酸化物層２０９の厚みは、後のイオンドーピング工
程においてオフセットゲート領域の長さとなるので、オ
フセットゲート領域の長さをこの陽極酸化工程で決める
ことができる。
６００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜（０．１〜２％のケイ素を含む）を成膜する。このア
ルミニウム膜の成膜工程は、上記二酸化ケイ素膜等から
なるゲート絶縁膜２０７の成膜工程と連続的に行うのが
望ましい。このアルミニウム膜をパターニングしてゲー
ト電極２０８を形成し、さらにその表面を陽極酸化して
表面に酸化物層２０９を形成する。この陽極酸化は、酒
石酸アンモニウムが１〜５％含まれたエチレングリコー
ル溶液中で行う。得られる酸化物層２０９の厚さは５０
〜２００ｎｍ、例えば１００ｎｍである。このとき得ら
れる酸化物層２０９の厚みは、後のイオンドーピング工
程においてオフセットゲート領域の長さとなるので、オ
フセットゲート領域の長さをこの陽極酸化工程で決める
ことができる。
【００８８】続いて、イオンドーピング法により、ゲー
ト電極２０８とその周囲の酸化層２０９をマスクとし
て、半導体層２０３ａおよび２０３ｂに不純物元素（リ
ンまたはホウ素）を注入する。ドーピングガスとしては
フォスフィン（ＰＨ3）またはジボラン（Ｂ2Ｈ6）を用
い、前者の場合は加速電圧を６０〜９０ｋＶ、例えば８
０ｋＶとし、後者の場合は加速電圧を４０〜８０ｋＶ、
例えば６５ｋＶとし、ドーズ量は１×１０14〜８×１０
16ｃｍ-2（例えばリンを２×１０15ｃｍ-2、ホウ素を５
×１０15ｃｍ-2）とする。ドーピングの際に、ドーピン
グが不要な領域をフォトレジストで覆うことにより各々
の元素を選択的にドーピングすることができる。この結
果、アクティブマトリクス映像表示部では、画素スイッ
チングＴＦＴ２０ａのＮ型（またはＰ型）不純物領域２
０４ａ、２０５ａが形成され、Ｎ型（またはＰ型）の不
純物領域２０４ａ、２０５ａに挟まれた領域２０６ａ
は、ゲート電極２０８と酸化物層２０９とによりマスク
されて不純物が注入されずにチャネル領域となる。一
方、周辺駆動回路部では、ＣＭＯＳ回路２０ｂのＰ型不
純物領域２０４ｂ、２０５ｂおよびＮ型不純物領域２０
４ｃ、２０５ｃが形成され、Ｐ型不純物領域２０４ｂ、
２０５ｂに挟まれた領域２０６ｂ、およびＮ型不純物領
域２０４ｃ、２０５ｃに挟まれた領域２０６ｃは、各々
Ｐ型ＴＦＴ２１のチャネル領域およびＮ型ＴＦＴ２２の
チャネル領域となる。
ト電極２０８とその周囲の酸化層２０９をマスクとし
て、半導体層２０３ａおよび２０３ｂに不純物元素（リ
ンまたはホウ素）を注入する。ドーピングガスとしては
フォスフィン（ＰＨ3）またはジボラン（Ｂ2Ｈ6）を用
い、前者の場合は加速電圧を６０〜９０ｋＶ、例えば８
０ｋＶとし、後者の場合は加速電圧を４０〜８０ｋＶ、
例えば６５ｋＶとし、ドーズ量は１×１０14〜８×１０
16ｃｍ-2（例えばリンを２×１０15ｃｍ-2、ホウ素を５
×１０15ｃｍ-2）とする。ドーピングの際に、ドーピン
グが不要な領域をフォトレジストで覆うことにより各々
の元素を選択的にドーピングすることができる。この結
果、アクティブマトリクス映像表示部では、画素スイッ
チングＴＦＴ２０ａのＮ型（またはＰ型）不純物領域２
０４ａ、２０５ａが形成され、Ｎ型（またはＰ型）の不
純物領域２０４ａ、２０５ａに挟まれた領域２０６ａ
は、ゲート電極２０８と酸化物層２０９とによりマスク
されて不純物が注入されずにチャネル領域となる。一
方、周辺駆動回路部では、ＣＭＯＳ回路２０ｂのＰ型不
純物領域２０４ｂ、２０５ｂおよびＮ型不純物領域２０
４ｃ、２０５ｃが形成され、Ｐ型不純物領域２０４ｂ、
２０５ｂに挟まれた領域２０６ｂ、およびＮ型不純物領
域２０４ｃ、２０５ｃに挟まれた領域２０６ｃは、各々
Ｐ型ＴＦＴ２１のチャネル領域およびＮ型ＴＦＴ２２の
チャネル領域となる。
【００８９】その後、イオン注入した不純物の活性化を
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば３５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば３５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。
【００９０】次に、アクティブマトリクス映像表示部で
は図３（Ｅ）に示すように、厚さ４００〜７００ｎｍ、
例えば６００ｎｍの二酸化ケイ素膜等からなる層間絶縁
膜２１０をプラズマＣＶＤ法により形成する。この層間
絶縁膜２１０とゲート絶縁膜２０７とにコンタクトホー
ル２１１ａ、２１１ｂを形成し、ＩＴＯからなる画素電
極２１２を形成する。さらに、金属材料、例えば窒化チ
タンとアルミニウムの多層膜（厚み３００ｎｍ〜２μ
ｍ、例えば７５０ｎｍ）によってＴＦＴの電極配線２１
３ａ、２１３ｂを形成し、ソース領域２０４ａ、ドレイ
ン領域２０５ｂと電気的に接続させると共に電極配線２
１３ｂを画素電極２１２に接続させる。
は図３（Ｅ）に示すように、厚さ４００〜７００ｎｍ、
例えば６００ｎｍの二酸化ケイ素膜等からなる層間絶縁
膜２１０をプラズマＣＶＤ法により形成する。この層間
絶縁膜２１０とゲート絶縁膜２０７とにコンタクトホー
ル２１１ａ、２１１ｂを形成し、ＩＴＯからなる画素電
極２１２を形成する。さらに、金属材料、例えば窒化チ
タンとアルミニウムの多層膜（厚み３００ｎｍ〜２μ
ｍ、例えば７５０ｎｍ）によってＴＦＴの電極配線２１
３ａ、２１３ｂを形成し、ソース領域２０４ａ、ドレイ
ン領域２０５ｂと電気的に接続させると共に電極配線２
１３ｂを画素電極２１２に接続させる。
【００９１】同時に、周辺駆動回路部では図４（Ｅ）に
示すように、厚さ４００〜７００ｎｍ、例えば６００ｎ
ｍの二酸化ケイ素膜等からなる層間絶縁膜２１０をプラ
ズマＣＶＤ法により形成する。この層間絶縁膜２１０と
ゲート絶縁膜２０７とにコンタクトホール２１１ｐ、２
１１ｎを形成して、金属材料、例えば窒化チタンとアル
ミニウムの多層膜（厚み３００ｎｍ〜２μｍ、例えば７
５０ｎｍ）によってＴＦＴの電極配線２１２ｐ、２１２
ｎを形成し、各々Ｐ型ＴＦＴ２１のソース領域２０５
ｂ、ドレイン領域２０４ｂ、およびＮ型ＴＦＴ２２のソ
ース領域２０５ｃ、ドレイン領域２０４ｃと電気的に接
続させる。
示すように、厚さ４００〜７００ｎｍ、例えば６００ｎ
ｍの二酸化ケイ素膜等からなる層間絶縁膜２１０をプラ
ズマＣＶＤ法により形成する。この層間絶縁膜２１０と
ゲート絶縁膜２０７とにコンタクトホール２１１ｐ、２
１１ｎを形成して、金属材料、例えば窒化チタンとアル
ミニウムの多層膜（厚み３００ｎｍ〜２μｍ、例えば７
５０ｎｍ）によってＴＦＴの電極配線２１２ｐ、２１２
ｎを形成し、各々Ｐ型ＴＦＴ２１のソース領域２０５
ｂ、ドレイン領域２０４ｂ、およびＮ型ＴＦＴ２２のソ
ース領域２０５ｃ、ドレイン領域２０４ｃと電気的に接
続させる。
【００９２】最後に、１気圧の水素雰囲気下で３５０
℃、３０分以上の熱アニールを行い、画素スイッチング
ＴＦＴ２０ａおよびＣＭＯＳ回路２０ｂを完成させる。
℃、３０分以上の熱アニールを行い、画素スイッチング
ＴＦＴ２０ａおよびＣＭＯＳ回路２０ｂを完成させる。
【００９３】このようにして得られる基板は、周辺駆動
回路部のドライバーＴＦＴ２０ｂの動作速度を高めると
共に、映像表示部の画素スイッチングＴＦＴ２０ａのＯ
ＦＦ電流を低減することができるので、高画質な液晶表
示装置を得ることができる。また、画素スイッチングＴ
ＦＴ２０ａのＯＮ電流も大きくすることができるので、
大画面の表示パネルに適用することができる。このアク
ティブマトリクス基板は、周辺駆動回路と映像表示部と
の各々に要求される異なる電気特性を両立させて、低温
プロセスにより作製することができる。
回路部のドライバーＴＦＴ２０ｂの動作速度を高めると
共に、映像表示部の画素スイッチングＴＦＴ２０ａのＯ
ＦＦ電流を低減することができるので、高画質な液晶表
示装置を得ることができる。また、画素スイッチングＴ
ＦＴ２０ａのＯＮ電流も大きくすることができるので、
大画面の表示パネルに適用することができる。このアク
ティブマトリクス基板は、周辺駆動回路と映像表示部と
の各々に要求される異なる電気特性を両立させて、低温
プロセスにより作製することができる。
【００９４】（実施例３）この実施例では、非晶質ケイ
素の結晶化を助長する触媒元素を用いて半導体層を結晶
化させ、絶縁性基板上に形成されたＮ型（またはＰ型）
のＴＦＴを作製した。
素の結晶化を助長する触媒元素を用いて半導体層を結晶
化させ、絶縁性基板上に形成されたＮ型（またはＰ型）
のＴＦＴを作製した。
【００９５】図５は、本実施例のＴＦＴ３０を示す断面
図である。このＴＦＴ３０は、透明絶縁性基板３０１上
に絶縁性下地膜３０２を介して形成されている。絶縁性
下地膜３０２の上には、ＴＦＴ３０のソース領域３０
５、ドレイン領域２０６およびチャネル領域の一部２０
８を構成する結晶性ケイ素膜からなる結晶性ケイ素島３
０４ｂが形成されている。結晶性ケイ素島３０４ｂの上
および複数の島３０４ｂの間に挟まれた領域３０７に
は、結晶性ケイ素島３０４ｂの膜厚以下の結晶性ケイ素
膜３０４ｃが積層されている。複数の島３０４ｂの間に
挟まれた領域３０７の結晶性ケイ素膜３０４ｃ、および
結晶性ケイ素島３０４ｂとその上の結晶性ケイ素膜３０
４ｃとからＮ型（またはＰ型）ソース領域３０５とドレ
イン領域３０６とを除いた残りの領域３０８（島３０４
ｂと結晶性ケイ素膜３０４ｃとの接合部を含む部分）が
チャネル領域となっている。結晶性ケイ素膜３０４ｃの
上には、２カ所に設けたコンタクトホール３１３ａ、３
１３ｂを除く基板全面に渡ってゲート絶縁膜３０９が形
成され、その上にチャネル領域３０７、２０８と対向す
るように金属からなるゲート電極３１０が形成されてい
る。ゲート電極３１０の表面は酸化物層３１１により被
覆されている。ＴＦＴ３０は、２カ所に設けたコンタク
トホール３１３ａ、３１３ｂを除く基板全面に渡って形
成された層間絶縁膜３１２に覆われており、コンタクト
ホール３１３ａ、３１３ｂは、層間絶縁膜３１２および
ゲート絶縁膜３０９を貫通している。層間絶縁膜３１２
の上には金属電極３１４ａ、３１４ｂが所定の範囲に形
成され、コンタクトホール３１３ａおよび３１３ｂに一
部充填されてソース領域３０５およびドレイン領域３０
６と電気的に接続されている。
図である。このＴＦＴ３０は、透明絶縁性基板３０１上
に絶縁性下地膜３０２を介して形成されている。絶縁性
下地膜３０２の上には、ＴＦＴ３０のソース領域３０
５、ドレイン領域２０６およびチャネル領域の一部２０
８を構成する結晶性ケイ素膜からなる結晶性ケイ素島３
０４ｂが形成されている。結晶性ケイ素島３０４ｂの上
および複数の島３０４ｂの間に挟まれた領域３０７に
は、結晶性ケイ素島３０４ｂの膜厚以下の結晶性ケイ素
膜３０４ｃが積層されている。複数の島３０４ｂの間に
挟まれた領域３０７の結晶性ケイ素膜３０４ｃ、および
結晶性ケイ素島３０４ｂとその上の結晶性ケイ素膜３０
４ｃとからＮ型（またはＰ型）ソース領域３０５とドレ
イン領域３０６とを除いた残りの領域３０８（島３０４
ｂと結晶性ケイ素膜３０４ｃとの接合部を含む部分）が
チャネル領域となっている。結晶性ケイ素膜３０４ｃの
上には、２カ所に設けたコンタクトホール３１３ａ、３
１３ｂを除く基板全面に渡ってゲート絶縁膜３０９が形
成され、その上にチャネル領域３０７、２０８と対向す
るように金属からなるゲート電極３１０が形成されてい
る。ゲート電極３１０の表面は酸化物層３１１により被
覆されている。ＴＦＴ３０は、２カ所に設けたコンタク
トホール３１３ａ、３１３ｂを除く基板全面に渡って形
成された層間絶縁膜３１２に覆われており、コンタクト
ホール３１３ａ、３１３ｂは、層間絶縁膜３１２および
ゲート絶縁膜３０９を貫通している。層間絶縁膜３１２
の上には金属電極３１４ａ、３１４ｂが所定の範囲に形
成され、コンタクトホール３１３ａおよび３１３ｂに一
部充填されてソース領域３０５およびドレイン領域３０
６と電気的に接続されている。
【００９６】上記結晶性ケイ素島３０４ｂは、図６
（Ｂ）および図７（Ｂ）に示すように、その近傍の結晶
性ケイ素領域３０４ａから基板表面に対して平行な方向
３０５ａに結晶成長が進んで形成された横方向結晶領域
（ラテラル成長領域）３０４ｉの一部を含むように形成
されている。この結晶性ケイ素領域３０４ａおよびラテ
ラル成長領域３０４ｉは、加熱処理することにより非晶
質ケイ素膜の結晶化を助長する触媒元素（例えばニッケ
ル（Ｎｉ）元素）を含み、この膜中の結晶粒はほぼ単結
晶状態の針状結晶または柱状結晶からなる。上記結晶性
ケイ素膜３０４ｃは、図６（Ｄ）および図７（Ｄ）に示
すように、触媒元素を含む結晶性ケイ素島３０４ｂの内
部から基板表面に対して平行な方向３０５ｂに結晶成長
が進んで形成されたものである。
（Ｂ）および図７（Ｂ）に示すように、その近傍の結晶
性ケイ素領域３０４ａから基板表面に対して平行な方向
３０５ａに結晶成長が進んで形成された横方向結晶領域
（ラテラル成長領域）３０４ｉの一部を含むように形成
されている。この結晶性ケイ素領域３０４ａおよびラテ
ラル成長領域３０４ｉは、加熱処理することにより非晶
質ケイ素膜の結晶化を助長する触媒元素（例えばニッケ
ル（Ｎｉ）元素）を含み、この膜中の結晶粒はほぼ単結
晶状態の針状結晶または柱状結晶からなる。上記結晶性
ケイ素膜３０４ｃは、図６（Ｄ）および図７（Ｄ）に示
すように、触媒元素を含む結晶性ケイ素島３０４ｂの内
部から基板表面に対して平行な方向３０５ｂに結晶成長
が進んで形成されたものである。
【００９７】このＴＦＴ３０の製造工程について図６、
７および８を参照しながら説明する。図６、８は、この
実施例のＴＦＴ３０の作製工程の概要を示す断面図であ
り、図７は平面図である。
７および８を参照しながら説明する。図６、８は、この
実施例のＴＦＴ３０の作製工程の概要を示す断面図であ
り、図７は平面図である。
【００９８】まず、図６（Ａ）に示すように、ガラス等
の絶縁性基板３０１上に、スパッタリング法または常圧
ＣＶＤ（ＡＰＣＶＤ）法等により厚さ１０〜３００ｎ
ｍ、例えば３００ｎｍの二酸化ケイ素（ＳｉＯ2）また
は窒化ケイ素（Ｓｉ3Ｎ4）等からなる絶縁性下地膜３０
２を形成する。
の絶縁性基板３０１上に、スパッタリング法または常圧
ＣＶＤ（ＡＰＣＶＤ）法等により厚さ１０〜３００ｎ
ｍ、例えば３００ｎｍの二酸化ケイ素（ＳｉＯ2）また
は窒化ケイ素（Ｓｉ3Ｎ4）等からなる絶縁性下地膜３０
２を形成する。
【００９９】次に、絶縁性下地膜３０２の上に金属膜ま
たは二酸化ケイ素膜等を積層し、これをパターニングし
て、ＴＦＴ３０の形成領域に所定のマスク開口部３０３
ａを有するマスク３０３を形成する。この状態を基板上
面から見ると、マスク開口部３０３ａからスリット状に
絶縁性下地膜３０２が露呈され、下地膜３０２の他の部
分はマスクされた状態となっている。
たは二酸化ケイ素膜等を積層し、これをパターニングし
て、ＴＦＴ３０の形成領域に所定のマスク開口部３０３
ａを有するマスク３０３を形成する。この状態を基板上
面から見ると、マスク開口部３０３ａからスリット状に
絶縁性下地膜３０２が露呈され、下地膜３０２の他の部
分はマスクされた状態となっている。
【０１００】続いて、スパッタリング法により厚さ０．
１〜２０ｎｍ、例えば３ｎｍのニッケル膜（図示せず）
を成膜し、マスク３０３を取り除く。これにより絶縁性
下地膜３０２上のマスク開口部３０３ａに対応する領域
３００に選択的にニッケル膜が成膜され、絶縁性下地膜
３０２の領域３００に微量のニッケルが選択的に添加さ
れたことになる。
１〜２０ｎｍ、例えば３ｎｍのニッケル膜（図示せず）
を成膜し、マスク３０３を取り除く。これにより絶縁性
下地膜３０２上のマスク開口部３０３ａに対応する領域
３００に選択的にニッケル膜が成膜され、絶縁性下地膜
３０２の領域３００に微量のニッケルが選択的に添加さ
れたことになる。
【０１０１】次に、図６（Ｂ）に示すように、絶縁性下
地膜３０２上にＰＥＣＶＤ法またはＬＰＣＶＤ法によ
り、厚さ５０〜２００ｎｍ、例えば１００ｎｍの真性半
導体ケイ素である非晶質ケイ素膜３０４を成膜する。続
いて、上記基板に対して、水素還元雰囲気下（好ましく
は水素分圧が０．１〜１気圧）または不活性ガス雰囲気
下（大気圧）、６００℃以下で２４時間以内の熱アニー
ル処理、例えば５５０℃で１６時間熱アニール処理す
る。この熱アニールは、４５０℃以上の温度で可能であ
るが、高すぎると使用できるガラス基板の種類が限定さ
れ、プロセスコストの増大につながることがあるので、
好ましくは４５０℃〜５５０℃である。この際、絶縁性
下地膜３０２においてニッケル膜が選択的に形成された
領域３００上では、まず、非晶質ケイ素膜３０４の結晶
化が基板３０１に対して垂直方向に進んで結晶化する。
結晶化した領域３０４ａの周辺領域では、矢印３０５ａ
に示すように、領域３０４ａから横方向（基板面と平行
な方向）に結晶成長が起こり、図７（Ｂ）に示すよう
に、結晶成長方向が完全に揃った高品質な結晶性ケイ素
膜３０４ｉが得られる。そして、後の工程において明ら
かになるように、ＴＦＴ３０のソース領域およびドレイ
ン領域は、この結晶成長方向４０５ａに沿って並ぶよう
に形成される。尚、上記結晶成長に際し、矢印３０５ａ
で示される基板と平行な方向の結晶成長の距離は、４０
〜９０μｍ程度である。
地膜３０２上にＰＥＣＶＤ法またはＬＰＣＶＤ法によ
り、厚さ５０〜２００ｎｍ、例えば１００ｎｍの真性半
導体ケイ素である非晶質ケイ素膜３０４を成膜する。続
いて、上記基板に対して、水素還元雰囲気下（好ましく
は水素分圧が０．１〜１気圧）または不活性ガス雰囲気
下（大気圧）、６００℃以下で２４時間以内の熱アニー
ル処理、例えば５５０℃で１６時間熱アニール処理す
る。この熱アニールは、４５０℃以上の温度で可能であ
るが、高すぎると使用できるガラス基板の種類が限定さ
れ、プロセスコストの増大につながることがあるので、
好ましくは４５０℃〜５５０℃である。この際、絶縁性
下地膜３０２においてニッケル膜が選択的に形成された
領域３００上では、まず、非晶質ケイ素膜３０４の結晶
化が基板３０１に対して垂直方向に進んで結晶化する。
結晶化した領域３０４ａの周辺領域では、矢印３０５ａ
に示すように、領域３０４ａから横方向（基板面と平行
な方向）に結晶成長が起こり、図７（Ｂ）に示すよう
に、結晶成長方向が完全に揃った高品質な結晶性ケイ素
膜３０４ｉが得られる。そして、後の工程において明ら
かになるように、ＴＦＴ３０のソース領域およびドレイ
ン領域は、この結晶成長方向４０５ａに沿って並ぶよう
に形成される。尚、上記結晶成長に際し、矢印３０５ａ
で示される基板と平行な方向の結晶成長の距離は、４０
〜９０μｍ程度である。
【０１０２】尚、図６（Ａ）および図６（Ｂ）で示した
処理に代えて図８（Ａ）および図８（Ｂ）に示すような
処理を行ってもよい。
処理に代えて図８（Ａ）および図８（Ｂ）に示すような
処理を行ってもよい。
【０１０３】まず、図８（Ａ）に示すように、絶縁性基
板３０１上に、スパッタリング法または常圧ＣＶＤ（Ａ
ＰＣＶＤ）法等により厚さ２０〜３００ｎｍ、例えば３
００ｎｍの二酸化ケイ素等からなる絶縁性下地膜３０２
を形成する。
板３０１上に、スパッタリング法または常圧ＣＶＤ（Ａ
ＰＣＶＤ）法等により厚さ２０〜３００ｎｍ、例えば３
００ｎｍの二酸化ケイ素等からなる絶縁性下地膜３０２
を形成する。
【０１０４】次に、絶縁性下地膜３０２の上にＰＥＣＶ
Ｄ法またはＬＰＣＶＤ法により、厚さ３０〜２００ｎ
ｍ、例えば１００ｎｍの真性半導体ケイ素である非晶質
ケイ素膜３０４を成膜する。続いて、非晶質ケイ素膜３
０４の上に金属膜または二酸化ケイ素膜等を積層し、こ
れをパターニングして、ＴＦＴ３０の形成領域に所定の
マスク開口部３０３ａを有するマスク３０３を形成す
る。この状態を基板上面から見ると、マスク開口部３０
３ａからスリット状に非晶質ケイ素膜３０４が露呈さ
れ、非晶質ケイ素膜３０４の他の部分はマスクされた状
態となっている。
Ｄ法またはＬＰＣＶＤ法により、厚さ３０〜２００ｎ
ｍ、例えば１００ｎｍの真性半導体ケイ素である非晶質
ケイ素膜３０４を成膜する。続いて、非晶質ケイ素膜３
０４の上に金属膜または二酸化ケイ素膜等を積層し、こ
れをパターニングして、ＴＦＴ３０の形成領域に所定の
マスク開口部３０３ａを有するマスク３０３を形成す
る。この状態を基板上面から見ると、マスク開口部３０
３ａからスリット状に非晶質ケイ素膜３０４が露呈さ
れ、非晶質ケイ素膜３０４の他の部分はマスクされた状
態となっている。
【０１０５】続いて、スパッタリング法により厚さ０．
５〜２０ｎｍ、例えば２ｎｍのニッケル膜（図示せず）
を成膜する。これにより非晶質ケイ素膜３０４のマスク
開口部３０３ａに対応する領域３００に選択的にニッケ
ル膜が成膜され、非晶質ケイ素膜３０４の領域３００に
微量のニッケルが選択的に添加されたことになる。
５〜２０ｎｍ、例えば２ｎｍのニッケル膜（図示せず）
を成膜する。これにより非晶質ケイ素膜３０４のマスク
開口部３０３ａに対応する領域３００に選択的にニッケ
ル膜が成膜され、非晶質ケイ素膜３０４の領域３００に
微量のニッケルが選択的に添加されたことになる。
【０１０６】その後、上記基板に対して、水素還元雰囲
気下（好ましくは水素分圧が０．１〜１気圧）または不
活性ガス雰囲気下（大気圧）、６００℃以下で２４時間
以内の熱アニール処理、例えば５５０℃で１６時間熱ア
ニール処理する。この際、非晶質ケイ素膜３０４におい
てニッケル膜が選択的に形成された領域３００では、ま
ず、非晶質ケイ素膜３０４の結晶化が基板３０１に対し
て垂直方向に進んで結晶化する。結晶化した領域３０４
ａの周辺領域では、図８（Ｂ）の矢印３０５ａに示すよ
うに、領域３０４ａから横方向（基板面と平行な方向）
に結晶成長が起こり、結晶成長方向が完全に揃った高品
質な結晶性ケイ素膜３０４ｉが得られる。
気下（好ましくは水素分圧が０．１〜１気圧）または不
活性ガス雰囲気下（大気圧）、６００℃以下で２４時間
以内の熱アニール処理、例えば５５０℃で１６時間熱ア
ニール処理する。この際、非晶質ケイ素膜３０４におい
てニッケル膜が選択的に形成された領域３００では、ま
ず、非晶質ケイ素膜３０４の結晶化が基板３０１に対し
て垂直方向に進んで結晶化する。結晶化した領域３０４
ａの周辺領域では、図８（Ｂ）の矢印３０５ａに示すよ
うに、領域３０４ａから横方向（基板面と平行な方向）
に結晶成長が起こり、結晶成長方向が完全に揃った高品
質な結晶性ケイ素膜３０４ｉが得られる。
【０１０７】この場合、図８（Ｂ）に示すように、非晶
質ケイ素膜３０４のマスク開口部３０３ａに対応する領
域３００に選択的にニッケルを添加した後、マスク３０
３を取り除かない状態で５００℃以上６００℃以下の温
度で１０時間以上の熱アニールにより結晶化させる。こ
の際、マスク４０３の膜厚は５０ｎｍ以上にする。また
は、非晶質ケイ素膜３０４のマスク開口部３０３ａに対
応する領域３００に選択的にニッケルを添加した後、マ
スク３０３を取り除いて非晶質ケイ素膜３０４の結晶化
を行っても同様にラテラル成長領域３０４ｉが得られ
る。
質ケイ素膜３０４のマスク開口部３０３ａに対応する領
域３００に選択的にニッケルを添加した後、マスク３０
３を取り除かない状態で５００℃以上６００℃以下の温
度で１０時間以上の熱アニールにより結晶化させる。こ
の際、マスク４０３の膜厚は５０ｎｍ以上にする。また
は、非晶質ケイ素膜３０４のマスク開口部３０３ａに対
応する領域３００に選択的にニッケルを添加した後、マ
スク３０３を取り除いて非晶質ケイ素膜３０４の結晶化
を行っても同様にラテラル成長領域３０４ｉが得られ
る。
【０１０８】このようにして得られた結晶性ケイ素３０
４ｉ、３０４ａおよび非晶質ケイ素膜３０４をドライエ
ッチング法またはウェットエッチング法等の一般的な手
法を用いて島状に加工して、図７（Ｂ）に示すように部
分的に結晶性ケイ素３０４ｉと非晶質ケイ素３０４とを
含むように結晶性ケイ素島３０４ｂを形成する。
４ｉ、３０４ａおよび非晶質ケイ素膜３０４をドライエ
ッチング法またはウェットエッチング法等の一般的な手
法を用いて島状に加工して、図７（Ｂ）に示すように部
分的に結晶性ケイ素３０４ｉと非晶質ケイ素３０４とを
含むように結晶性ケイ素島３０４ｂを形成する。
【０１０９】次に、基板全面に渡って、結晶性ケイ素島
３０４ｂの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜３０４ｃをプラズマＣＶＤ法または減圧ＣＶＤ法に
より積層する。続いて、ドライエッチング法またはウェ
ットエッチング法等の一般的な手法を用いて、結晶性ケ
イ素島３０４ｂの上および複数の島３０４ｂの間に挟ま
れた領域３０７以外の領域の非晶質ケイ素膜３０４ｃを
除去して、図６（Ｃ）に示すような非晶質ケイ素膜３０
４ｃとする。
３０４ｂの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜３０４ｃをプラズマＣＶＤ法または減圧ＣＶＤ法に
より積層する。続いて、ドライエッチング法またはウェ
ットエッチング法等の一般的な手法を用いて、結晶性ケ
イ素島３０４ｂの上および複数の島３０４ｂの間に挟ま
れた領域３０７以外の領域の非晶質ケイ素膜３０４ｃを
除去して、図６（Ｃ）に示すような非晶質ケイ素膜３０
４ｃとする。
【０１１０】その後、上記基板に対して、水素還元雰囲
気下（好ましくは水素分圧が０．１〜１気圧）または不
活性ガス雰囲気下（大気圧）、６００℃以下で２４時間
以内の熱アニール処理、例えば５５０℃で１６時間熱ア
ニール処理する。この際、結晶性ケイ素島３０４ｂ中に
含まれているニッケルにより再びラテラル成長が始ま
り、非晶質ケイ素膜３０４ｃも矢印３０５ｂに示すよう
に基板面に対して平行な方向に結晶成長が進んで結晶性
ケイ素膜３０４ｃとなる。この結果、結晶性ケイ素膜３
０４ｃと結晶性ケイ素島３０４ｂとは結晶粒径および結
晶方位が一致し、２段階に分けて結晶性ケイ素島３０４
ｂと非晶質ケイ素膜３０４ｃとを形成したにも拘らず、
極めて格子欠陥密度の小さい結晶性の良好な半導体層を
形成することができる。
気下（好ましくは水素分圧が０．１〜１気圧）または不
活性ガス雰囲気下（大気圧）、６００℃以下で２４時間
以内の熱アニール処理、例えば５５０℃で１６時間熱ア
ニール処理する。この際、結晶性ケイ素島３０４ｂ中に
含まれているニッケルにより再びラテラル成長が始ま
り、非晶質ケイ素膜３０４ｃも矢印３０５ｂに示すよう
に基板面に対して平行な方向に結晶成長が進んで結晶性
ケイ素膜３０４ｃとなる。この結果、結晶性ケイ素膜３
０４ｃと結晶性ケイ素島３０４ｂとは結晶粒径および結
晶方位が一致し、２段階に分けて結晶性ケイ素島３０４
ｂと非晶質ケイ素膜３０４ｃとを形成したにも拘らず、
極めて格子欠陥密度の小さい結晶性の良好な半導体層を
形成することができる。
【０１１１】次に、図６（Ｅ）に示すように、この結晶
性ケイ素島３０４ｂと結晶性ケイ素膜３０４ｃとの存在
する側から、膜全体を完全溶融させない程度のレーザー
パワー、例えば３００ｍＪ／ｃｍ2でレーザーアニール
処理を行うことにより、結晶性ケイ素島３０４ｂおよび
結晶性ケイ素膜３０４ｃの結晶粒界、結晶粒内の格子欠
陥密度の低減を図り、結晶性ケイ素島３０４ｂおよび結
晶性ケイ素膜３０４ｃの結晶性を高くしてもよい。
性ケイ素島３０４ｂと結晶性ケイ素膜３０４ｃとの存在
する側から、膜全体を完全溶融させない程度のレーザー
パワー、例えば３００ｍＪ／ｃｍ2でレーザーアニール
処理を行うことにより、結晶性ケイ素島３０４ｂおよび
結晶性ケイ素膜３０４ｃの結晶粒界、結晶粒内の格子欠
陥密度の低減を図り、結晶性ケイ素島３０４ｂおよび結
晶性ケイ素膜３０４ｃの結晶性を高くしてもよい。
【０１１２】その後、図６（Ｆ）に示すように、スパッ
タリング法またはＰＥＣＶＤ法により厚さ１００〜３０
０ｎｍ、例えば１００ｎｍの二酸化ケイ素膜等からなる
ゲート絶縁膜３０９を成膜する。スパッタリング法によ
る場合にはターゲットとして二酸化ケイ素を用い、スパ
ッタリング時の基板温度は２００〜４００℃、例えば３
５０℃とし、スパッタリング雰囲気は酸素とアルゴンと
をアルゴン／酸素＝０〜０．５、例えば０．１とする。
また、ＰＥＣＶＤ法による場合には、材料ガスとしてＴ
ＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎｅ）と
酸素との混合ガスを使用する。
タリング法またはＰＥＣＶＤ法により厚さ１００〜３０
０ｎｍ、例えば１００ｎｍの二酸化ケイ素膜等からなる
ゲート絶縁膜３０９を成膜する。スパッタリング法によ
る場合にはターゲットとして二酸化ケイ素を用い、スパ
ッタリング時の基板温度は２００〜４００℃、例えば３
５０℃とし、スパッタリング雰囲気は酸素とアルゴンと
をアルゴン／酸素＝０〜０．５、例えば０．１とする。
また、ＰＥＣＶＤ法による場合には、材料ガスとしてＴ
ＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎｅ）と
酸素との混合ガスを使用する。
【０１１３】引き続いて、スパッタリング法により厚さ
６００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜（０．１〜２％のシリコンを含む）を成膜する。この
アルミニウム膜の成膜工程は、上記二酸化ケイ素膜等か
らなるゲート絶縁膜３０９の成膜工程と連続的に行うの
が望ましい。そして、このアルミニウム膜をパターニン
グしてゲート電極３１０を形成し、さらにその表面を陽
極酸化して表面に酸化物層３１１を形成する。この陽極
酸化は、酒石酸アンモニウムが１〜５％含まれたエチレ
ングリコール溶液中で行う。得られる酸化物層３１１の
厚さは５０〜２００ｎｍ、例えば１００ｎｍである。こ
のとき得られる酸化物層３１１の厚みは、後のイオンド
ーピング工程においてオフセットゲート領域の長さとな
るので、オフセットゲート領域の長さをこの陽極酸化工
程で決めることができる。
６００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜（０．１〜２％のシリコンを含む）を成膜する。この
アルミニウム膜の成膜工程は、上記二酸化ケイ素膜等か
らなるゲート絶縁膜３０９の成膜工程と連続的に行うの
が望ましい。そして、このアルミニウム膜をパターニン
グしてゲート電極３１０を形成し、さらにその表面を陽
極酸化して表面に酸化物層３１１を形成する。この陽極
酸化は、酒石酸アンモニウムが１〜５％含まれたエチレ
ングリコール溶液中で行う。得られる酸化物層３１１の
厚さは５０〜２００ｎｍ、例えば１００ｎｍである。こ
のとき得られる酸化物層３１１の厚みは、後のイオンド
ーピング工程においてオフセットゲート領域の長さとな
るので、オフセットゲート領域の長さをこの陽極酸化工
程で決めることができる。
【０１１４】続いて、イオンドーピング法により、ゲー
ト電極３１０とその周囲の酸化層３１１をマスクとし
て、半導体層３０４ｂおよび３０４ｃに不純物元素（リ
ンおよびホウ素）を注入する。ドーピングガスとしては
フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用
い、前者の場合は加速電圧を６０〜９０ｋＶ、例えば８
０ｋＶとし、後者の場合は加速電圧を４０〜８０ｋＶ、
例えば６５ｋＶとし、ドーズ量は１×１０14〜８×１０
16ｃｍ-2（例えば、リンを２×１０15ｃｍ-2、ホウ素を
５×１０15ｃｍ-2）とする。ドーピングの際に、ドーピ
ングが不要な領域をフォトレジストで覆うことにより各
々の元素を選択的にドーピングすることができる。この
結果、Ｎ型（またはＰ型）の不純物領域３０５、３０６
が形成される。また、Ｎ型（またはＰ型）の不純物領域
３０５、３０６に挟まれた領域３０７、３０８は、ゲー
ト電極３１０と酸化物層３１１とによりマスクされて不
純物が注入されずにチャネル領域となる。
ト電極３１０とその周囲の酸化層３１１をマスクとし
て、半導体層３０４ｂおよび３０４ｃに不純物元素（リ
ンおよびホウ素）を注入する。ドーピングガスとしては
フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用
い、前者の場合は加速電圧を６０〜９０ｋＶ、例えば８
０ｋＶとし、後者の場合は加速電圧を４０〜８０ｋＶ、
例えば６５ｋＶとし、ドーズ量は１×１０14〜８×１０
16ｃｍ-2（例えば、リンを２×１０15ｃｍ-2、ホウ素を
５×１０15ｃｍ-2）とする。ドーピングの際に、ドーピ
ングが不要な領域をフォトレジストで覆うことにより各
々の元素を選択的にドーピングすることができる。この
結果、Ｎ型（またはＰ型）の不純物領域３０５、３０６
が形成される。また、Ｎ型（またはＰ型）の不純物領域
３０５、３０６に挟まれた領域３０７、３０８は、ゲー
ト電極３１０と酸化物層３１１とによりマスクされて不
純物が注入されずにチャネル領域となる。
【０１１５】その後、イオン注入した不純物の活性化を
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば２５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。また、このレーザーアニール工程
において、先に結晶化された領域にはニッケルが拡散し
ているので、このレーザー光照射により再結晶化が容易
に進行し、不純物領域３０５と３０６とを容易に活性化
できる。
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば２５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。また、このレーザーアニール工程
において、先に結晶化された領域にはニッケルが拡散し
ているので、このレーザー光照射により再結晶化が容易
に進行し、不純物領域３０５と３０６とを容易に活性化
できる。
【０１１６】次に、図６（Ｇ）に示すように、厚さ４０
０〜７００ｎｍ、例えば６００ｎｍの酸化ケイ素膜等か
らなる層間絶縁膜３１２をプラズマＣＶＤ法により形成
する。この層間絶縁膜３１２とゲート絶縁膜３０９とに
コンタクトホール３１３ａ、３１３ｂを形成して、金属
材料、例えば窒化チタンとアルミニウムの多層膜（厚み
３００ｎｍ〜２μｍ、例えば７５０ｎｍ）によってＴＦ
Ｔの電極配線３１４ａ、３１４ｂを形成し、ソース領域
３０５、ドレイン領域３０６と電気的に接続させる。
０〜７００ｎｍ、例えば６００ｎｍの酸化ケイ素膜等か
らなる層間絶縁膜３１２をプラズマＣＶＤ法により形成
する。この層間絶縁膜３１２とゲート絶縁膜３０９とに
コンタクトホール３１３ａ、３１３ｂを形成して、金属
材料、例えば窒化チタンとアルミニウムの多層膜（厚み
３００ｎｍ〜２μｍ、例えば７５０ｎｍ）によってＴＦ
Ｔの電極配線３１４ａ、３１４ｂを形成し、ソース領域
３０５、ドレイン領域３０６と電気的に接続させる。
【０１１７】最後に、１気圧の水素雰囲気下で３５０
℃、３０分以上の熱アニールを行い、Ｎ型（またはＰ
型）のＴＦＴ３０を完成させる。
℃、３０分以上の熱アニールを行い、Ｎ型（またはＰ
型）のＴＦＴ３０を完成させる。
【０１１８】このＴＦＴ３０とニッケルが選択的に導入
された領域３００との位置関係を示すために、図７
（Ｂ）および（Ｄ）に図６（Ｂ）および（Ｄ）を基板上
面から見た場合の平面図を示す。図７（Ｂ）に示すよう
に、マスク開口部に対応する領域３００に選択的に微量
のニッケルが添加され、熱アニールにより領域３００か
ら矢印３０５ａに示す基板に平行な方向（横方向）に結
晶成長が行われる。さらに、図７（Ｄ）に示すように、
結晶性ケイ素島３０４ｂから引き続いて非晶質ケイ素膜
３０４ｃの結晶成長が行われる。この横方向の結晶成長
（ラテラル成長）が行われた領域に、ソース領域３０
５、ドレイン領域３０６およびチャネル領域３０７、３
０８からなるＮ型（またはＰ型）ＴＦＴ３０を形成す
る。この結果、キャリア（電気伝導に寄与する電子また
は正孔）の移動する方向が結晶の成長方向３０５ｂと同
一の方向となり、キャリアが結晶粒界を横切ることが殆
どないので、特に移動度を高くすることができる。
された領域３００との位置関係を示すために、図７
（Ｂ）および（Ｄ）に図６（Ｂ）および（Ｄ）を基板上
面から見た場合の平面図を示す。図７（Ｂ）に示すよう
に、マスク開口部に対応する領域３００に選択的に微量
のニッケルが添加され、熱アニールにより領域３００か
ら矢印３０５ａに示す基板に平行な方向（横方向）に結
晶成長が行われる。さらに、図７（Ｄ）に示すように、
結晶性ケイ素島３０４ｂから引き続いて非晶質ケイ素膜
３０４ｃの結晶成長が行われる。この横方向の結晶成長
（ラテラル成長）が行われた領域に、ソース領域３０
５、ドレイン領域３０６およびチャネル領域３０７、３
０８からなるＮ型（またはＰ型）ＴＦＴ３０を形成す
る。この結果、キャリア（電気伝導に寄与する電子また
は正孔）の移動する方向が結晶の成長方向３０５ｂと同
一の方向となり、キャリアが結晶粒界を横切ることが殆
どないので、特に移動度を高くすることができる。
【０１１９】このようにして得られるＴＦＴ３０は、チ
ャネル領域の薄膜化を成膜の段階で行っているので、チ
ャネル領域表面および表面近傍のダメージ等が生じず、
高温プロセスを必要としない。触媒元素を使用して非晶
質ケイ素の結晶化を行っているので、低温プロセスで非
晶質ケイ素の固相結晶化を行うことができる。ＴＦＴ３
０のソース・ドレイン領域およびチャネル領域をこの結
晶成長方向と概略平行になるように配置すると、極めて
高い電界移動度および高いＯＮ電流特性を得ることがで
きる。また、ラテラル成長領域とその周辺の非晶質ケイ
素領域との境界を含むように結晶性ケイ素島を作製して
いるので、結晶性ケイ素島上に積層される非晶質ケイ素
膜の結晶化を容易に行うことができる。このようにして
得られる半導体層は、結晶性ケイ素島と結晶性ケイ素膜
の結晶粒径および結晶方位が同一となり、極めて格子欠
陥密度の小さい結晶性の良好な半導体層を形成すること
ができる。上記結晶性ケイ素からなる島および結晶性ケ
イ素膜にレーザーアニール処理を施して、チャネル領域
およびソース・ドレイン領域の結晶性をさらに高めるこ
とができる。このレーザーアニール処理を、結晶性ケイ
素膜および島を完全に溶融再結晶化させない程度のレー
ザーパワーで行うことにより、個々の結晶粒内および結
晶粒界の格子欠陥密度を低減することができ、格子欠陥
が殆ど無い極めて質の高い結晶性ケイ素とすることがで
きる。結晶性ケイ素島中に含まれる触媒元素濃度を結晶
性ケイ素膜中に含まれる触媒元素濃度以上にすると、こ
の触媒元素によりソース・ドレイン領域の電気抵抗が十
分に低い状態としてＯＮ電流が低くなり難く、しかもチ
ャネル領域のリーク電流には悪影響を与えないようにで
きる。さらに、セルフアラインプロセスによりソース・
ドレイン領域を形成できるので、ゲート電極とソース・
ドレイン領域との幾何学的な重なりによる寄生容量を抑
えることができる。
ャネル領域の薄膜化を成膜の段階で行っているので、チ
ャネル領域表面および表面近傍のダメージ等が生じず、
高温プロセスを必要としない。触媒元素を使用して非晶
質ケイ素の結晶化を行っているので、低温プロセスで非
晶質ケイ素の固相結晶化を行うことができる。ＴＦＴ３
０のソース・ドレイン領域およびチャネル領域をこの結
晶成長方向と概略平行になるように配置すると、極めて
高い電界移動度および高いＯＮ電流特性を得ることがで
きる。また、ラテラル成長領域とその周辺の非晶質ケイ
素領域との境界を含むように結晶性ケイ素島を作製して
いるので、結晶性ケイ素島上に積層される非晶質ケイ素
膜の結晶化を容易に行うことができる。このようにして
得られる半導体層は、結晶性ケイ素島と結晶性ケイ素膜
の結晶粒径および結晶方位が同一となり、極めて格子欠
陥密度の小さい結晶性の良好な半導体層を形成すること
ができる。上記結晶性ケイ素からなる島および結晶性ケ
イ素膜にレーザーアニール処理を施して、チャネル領域
およびソース・ドレイン領域の結晶性をさらに高めるこ
とができる。このレーザーアニール処理を、結晶性ケイ
素膜および島を完全に溶融再結晶化させない程度のレー
ザーパワーで行うことにより、個々の結晶粒内および結
晶粒界の格子欠陥密度を低減することができ、格子欠陥
が殆ど無い極めて質の高い結晶性ケイ素とすることがで
きる。結晶性ケイ素島中に含まれる触媒元素濃度を結晶
性ケイ素膜中に含まれる触媒元素濃度以上にすると、こ
の触媒元素によりソース・ドレイン領域の電気抵抗が十
分に低い状態としてＯＮ電流が低くなり難く、しかもチ
ャネル領域のリーク電流には悪影響を与えないようにで
きる。さらに、セルフアラインプロセスによりソース・
ドレイン領域を形成できるので、ゲート電極とソース・
ドレイン領域との幾何学的な重なりによる寄生容量を抑
えることができる。
【０１２０】（実施例４）この実施例は、非晶質ケイ素
の結晶化を助長する触媒元素を用いて半導体層を結晶化
させ、アクティブマトリクス映像表示部と周辺回路部と
が同一基板上に形成された場合である。
の結晶化を助長する触媒元素を用いて半導体層を結晶化
させ、アクティブマトリクス映像表示部と周辺回路部と
が同一基板上に形成された場合である。
【０１２１】図９（Ｇ）は、本実施例のアクティブマト
リクス映像表示部に形成される画素スイッチング素子と
してのＮ型（またはＰ型）ＴＦＴ４０ａを示す断面図で
ある。このＴＦＴ４０ａは、アクティブマトリクス映像
表示部の各画素毎に設けられ、画素電極に対する電荷の
供給を制御するものであり、透明絶縁性基板４０１上に
絶縁性下地膜４０２を介して形成されている。絶縁性下
地膜４０２の上には、ＴＦＴ４０ａのソース領域４０６
ａ、ドレイン領域４０７ａおよびチャネル領域の一部を
構成する結晶性ケイ素膜からなる結晶性ケイ素島４０４
ｂが積層されている。結晶性ケイ素島４０４ｂの上およ
び複数の島４０４ｂの間に挟まれた領域には、結晶性ケ
イ素島４０４ｂの膜厚以下の結晶性ケイ素膜４０４ｃが
形成されている。複数の島４０４ｂの間に挟まれた領域
の結晶性ケイ素膜４０４ｃ、および結晶性ケイ素島４０
４ｂとその上の結晶性ケイ素膜４０４ｃとからＮ型（ま
たはＰ型）ソース領域４０６ａとドレイン領域４０７ａ
とを除いた残りの領域４０８ａ（島４０４ｂと結晶性ケ
イ素膜４０４ｃとの接合部を含む部分）がチャネル領域
となっている。結晶性ケイ素膜４０４ｃの上には、２カ
所に設けたコンタクトホール４１４ａ、４１４ｂを除く
基板全面に渡ってゲート絶縁膜４０９が形成され、その
上にチャネル領域４０８ａと対向するように金属からな
るゲート電極４１０が形成されている。ゲート電極４１
０の表面は酸化物層４１１により被覆されている。ＴＦ
Ｔ４０ａは、２カ所に設けたコンタクトホール４１４
ａ、４１４ｂを除く基板全面に渡って形成された層間絶
縁膜４１２に覆われており、コンタクトホール４１４
ａ、４１４ｂは、層間絶縁膜４１２およびゲート絶縁膜
４０９を貫通している。層間絶縁膜４１２の上には金属
電極４１５ａ、４１５ｂが所定の範囲に形成され、コン
タクトホール４１４ａおよび４１４ｂに一部充填されて
ソース領域４０６ａおよびドレイン領域４０７ａと電気
的に接続されている。また、金属配線４１５ｂは層間絶
縁膜４１２上に積層されたＩＴＯからなる画素電極４１
３に接続されている。
リクス映像表示部に形成される画素スイッチング素子と
してのＮ型（またはＰ型）ＴＦＴ４０ａを示す断面図で
ある。このＴＦＴ４０ａは、アクティブマトリクス映像
表示部の各画素毎に設けられ、画素電極に対する電荷の
供給を制御するものであり、透明絶縁性基板４０１上に
絶縁性下地膜４０２を介して形成されている。絶縁性下
地膜４０２の上には、ＴＦＴ４０ａのソース領域４０６
ａ、ドレイン領域４０７ａおよびチャネル領域の一部を
構成する結晶性ケイ素膜からなる結晶性ケイ素島４０４
ｂが積層されている。結晶性ケイ素島４０４ｂの上およ
び複数の島４０４ｂの間に挟まれた領域には、結晶性ケ
イ素島４０４ｂの膜厚以下の結晶性ケイ素膜４０４ｃが
形成されている。複数の島４０４ｂの間に挟まれた領域
の結晶性ケイ素膜４０４ｃ、および結晶性ケイ素島４０
４ｂとその上の結晶性ケイ素膜４０４ｃとからＮ型（ま
たはＰ型）ソース領域４０６ａとドレイン領域４０７ａ
とを除いた残りの領域４０８ａ（島４０４ｂと結晶性ケ
イ素膜４０４ｃとの接合部を含む部分）がチャネル領域
となっている。結晶性ケイ素膜４０４ｃの上には、２カ
所に設けたコンタクトホール４１４ａ、４１４ｂを除く
基板全面に渡ってゲート絶縁膜４０９が形成され、その
上にチャネル領域４０８ａと対向するように金属からな
るゲート電極４１０が形成されている。ゲート電極４１
０の表面は酸化物層４１１により被覆されている。ＴＦ
Ｔ４０ａは、２カ所に設けたコンタクトホール４１４
ａ、４１４ｂを除く基板全面に渡って形成された層間絶
縁膜４１２に覆われており、コンタクトホール４１４
ａ、４１４ｂは、層間絶縁膜４１２およびゲート絶縁膜
４０９を貫通している。層間絶縁膜４１２の上には金属
電極４１５ａ、４１５ｂが所定の範囲に形成され、コン
タクトホール４１４ａおよび４１４ｂに一部充填されて
ソース領域４０６ａおよびドレイン領域４０７ａと電気
的に接続されている。また、金属配線４１５ｂは層間絶
縁膜４１２上に積層されたＩＴＯからなる画素電極４１
３に接続されている。
【０１２２】また、図１０（Ｇ）は、上記画素スイッチ
ングＴＦＴ４０ａを駆動する周辺回路部に形成されるド
ライバー素子４０ｂを示す断面図である。このドライバ
ー素子４０ｂは、Ｐ型ＴＦＴ４１とＮ型ＴＦＴ４２とを
これらが相補的な動作を行うように接続したＣＭＯＳ回
路である。Ｐ型ＴＦＴ４１とＮ型ＴＦＴ４２とは、絶縁
性基板４０１上に絶縁性下地膜４０２を介して形成され
ている。絶縁性下地膜４０２の上には、Ｐ型ＴＦＴ４１
のソース領域４０６ｂ、ドレイン領域４０７ｂおよびチ
ャネル領域の一部と、Ｎ型ＴＦＴ４２のソース領域４０
６ｃ、ドレイン領域４０７ｃおよびチャネル領域の一部
とを構成する結晶性ケイ素膜からなる結晶性ケイ素島４
０４ｂが形成されている。結晶性ケイ素島４０４ｂの上
および複数の島４０４ｂの間に挟まれた領域には、結晶
性ケイ素島４０４ｂの膜厚以下の結晶性ケイ素膜４０４
ｃが形成されている。この結果、Ｐ型ＴＦＴ４１とＮ型
ＴＦＴ４２とを構成する島状の結晶性ケイ素膜４００
ｐ、４００ｎが隣接して形成されることになる。この島
状の結晶性ケイ素膜４００ｐ、４００ｎの中央部（島４
０４ｂに挟まれた領域の結晶性ケイ素膜４０４ｃ、およ
び島４０４ｂと結晶性ケイ素膜４０４ｃとの接合部を含
む部分）は、それぞれＰチャネル領域４０８ｂ、Ｎチャ
ネル領域４０８ｃとなっており、両端部はそれぞれＰ型
ＴＦＴ４１のソース領域４０６ｂおよびドレイン領域４
０７ｂ、Ｎ型ＴＦＴ４２のソース領域４０６ｃとドレイ
ン領域４０７ｃとなっている。結晶性ケイ素膜４０４ｃ
の上には、各ＴＦＴに対して２カ所設けたコンタクトホ
ール４１３ｐ、４１３ｎを除く基板全面に渡ってゲート
絶縁膜４０９が形成され、その上に各チャネル領域４０
８ｂ、４０８ｃと対向するように金属からなるゲート電
極４１０が形成されている。ゲート電極４１０の表面は
酸化物層４１１により被覆されている。Ｐ型ＴＦＴ４
１、Ｎ型ＴＦＴ４２は、コンタクトホール４１３ｐ、４
１３ｎを除く基板全面に渡って形成された層間絶縁膜４
１２に覆われており、コンタクトホール４１３ｐ、４１
３ｎは、層間絶縁膜４１２およびゲート絶縁膜４０９を
貫通している。層間絶縁膜４１２の上には金属電極４１
４ｐ、４１４ｎが所定の範囲に形成され、コンタクトホ
ール４１３ｐおよび４１３ｎに一部充填されて、各々Ｐ
型ＴＦＴ４１のソース領域４０６ｂ、ドレイン領域４０
７ｂ、およびＮ型ＴＦＴ４２のソース領域４０６ｃ、ド
レイン領域４０７ｃと電気的に接続されている。
ングＴＦＴ４０ａを駆動する周辺回路部に形成されるド
ライバー素子４０ｂを示す断面図である。このドライバ
ー素子４０ｂは、Ｐ型ＴＦＴ４１とＮ型ＴＦＴ４２とを
これらが相補的な動作を行うように接続したＣＭＯＳ回
路である。Ｐ型ＴＦＴ４１とＮ型ＴＦＴ４２とは、絶縁
性基板４０１上に絶縁性下地膜４０２を介して形成され
ている。絶縁性下地膜４０２の上には、Ｐ型ＴＦＴ４１
のソース領域４０６ｂ、ドレイン領域４０７ｂおよびチ
ャネル領域の一部と、Ｎ型ＴＦＴ４２のソース領域４０
６ｃ、ドレイン領域４０７ｃおよびチャネル領域の一部
とを構成する結晶性ケイ素膜からなる結晶性ケイ素島４
０４ｂが形成されている。結晶性ケイ素島４０４ｂの上
および複数の島４０４ｂの間に挟まれた領域には、結晶
性ケイ素島４０４ｂの膜厚以下の結晶性ケイ素膜４０４
ｃが形成されている。この結果、Ｐ型ＴＦＴ４１とＮ型
ＴＦＴ４２とを構成する島状の結晶性ケイ素膜４００
ｐ、４００ｎが隣接して形成されることになる。この島
状の結晶性ケイ素膜４００ｐ、４００ｎの中央部（島４
０４ｂに挟まれた領域の結晶性ケイ素膜４０４ｃ、およ
び島４０４ｂと結晶性ケイ素膜４０４ｃとの接合部を含
む部分）は、それぞれＰチャネル領域４０８ｂ、Ｎチャ
ネル領域４０８ｃとなっており、両端部はそれぞれＰ型
ＴＦＴ４１のソース領域４０６ｂおよびドレイン領域４
０７ｂ、Ｎ型ＴＦＴ４２のソース領域４０６ｃとドレイ
ン領域４０７ｃとなっている。結晶性ケイ素膜４０４ｃ
の上には、各ＴＦＴに対して２カ所設けたコンタクトホ
ール４１３ｐ、４１３ｎを除く基板全面に渡ってゲート
絶縁膜４０９が形成され、その上に各チャネル領域４０
８ｂ、４０８ｃと対向するように金属からなるゲート電
極４１０が形成されている。ゲート電極４１０の表面は
酸化物層４１１により被覆されている。Ｐ型ＴＦＴ４
１、Ｎ型ＴＦＴ４２は、コンタクトホール４１３ｐ、４
１３ｎを除く基板全面に渡って形成された層間絶縁膜４
１２に覆われており、コンタクトホール４１３ｐ、４１
３ｎは、層間絶縁膜４１２およびゲート絶縁膜４０９を
貫通している。層間絶縁膜４１２の上には金属電極４１
４ｐ、４１４ｎが所定の範囲に形成され、コンタクトホ
ール４１３ｐおよび４１３ｎに一部充填されて、各々Ｐ
型ＴＦＴ４１のソース領域４０６ｂ、ドレイン領域４０
７ｂ、およびＮ型ＴＦＴ４２のソース領域４０６ｃ、ド
レイン領域４０７ｃと電気的に接続されている。
【０１２３】上記結晶性ケイ素島４０４ｂは、図９
（Ｂ）、図１０（Ｂ）、図１１（Ｂ）および図１２
（Ｂ）に示すように、その近傍の結晶性ケイ素領域４０
４ａから基板表面に対して平行な方向４０５ａに結晶成
長が進んで形成された横方向結晶領域（ラテラル成長領
域）４０４ｉの一部を含むように形成されている。この
結晶性ケイ素領域４０４ａおよびラテラル成長領域４０
４ｉは、加熱処理することにより非晶質ケイ素膜の結晶
化を助長する触媒元素（例えばニッケル（Ｎｉ）元素）
を含み、この膜中の結晶粒はほぼ単結晶状態の針状結晶
または柱状結晶からなる。上記結晶性ケイ素膜４０４ｃ
は、図９（Ｄ）、図１０（Ｄ）、図１１（Ｄ）および図
１２（Ｄ）に示すように、触媒元素を含む結晶性ケイ素
島４０４ｂの内部から基板表面に対して平行な方向４０
５ｂに結晶成長が進んで形成されたものである。
（Ｂ）、図１０（Ｂ）、図１１（Ｂ）および図１２
（Ｂ）に示すように、その近傍の結晶性ケイ素領域４０
４ａから基板表面に対して平行な方向４０５ａに結晶成
長が進んで形成された横方向結晶領域（ラテラル成長領
域）４０４ｉの一部を含むように形成されている。この
結晶性ケイ素領域４０４ａおよびラテラル成長領域４０
４ｉは、加熱処理することにより非晶質ケイ素膜の結晶
化を助長する触媒元素（例えばニッケル（Ｎｉ）元素）
を含み、この膜中の結晶粒はほぼ単結晶状態の針状結晶
または柱状結晶からなる。上記結晶性ケイ素膜４０４ｃ
は、図９（Ｄ）、図１０（Ｄ）、図１１（Ｄ）および図
１２（Ｄ）に示すように、触媒元素を含む結晶性ケイ素
島４０４ｂの内部から基板表面に対して平行な方向４０
５ｂに結晶成長が進んで形成されたものである。
【０１２４】この基板の製造工程について図９および図
１０を参照しながら説明する。尚、アクティブマトリク
ス映像表示部のＴＦＴ４０ａと周辺回路部のＴＦＴ４
１、４２とは同一基板上に形成され、共通する処理は同
時に行われる。また、図９（Ａ）〜（Ｇ）と図１０
（Ａ）〜（Ｇ）とは各々対応するものであり、図９
（Ａ）は図１０（Ａ）と、図９（Ｂ）は図１０（Ｂ）
と、図９（Ｃ）は図１０（Ｃ）と、図９（Ｄ）は図１０
（Ｄ）と、図９（Ｅ）は図１０（Ｅ）と、図９（Ｆ）は
図１０（Ｆ）と、図９（Ｇ）は図１０（Ｇ）と、各々の
製造プロセスにおける同一段階の工程を示す。
１０を参照しながら説明する。尚、アクティブマトリク
ス映像表示部のＴＦＴ４０ａと周辺回路部のＴＦＴ４
１、４２とは同一基板上に形成され、共通する処理は同
時に行われる。また、図９（Ａ）〜（Ｇ）と図１０
（Ａ）〜（Ｇ）とは各々対応するものであり、図９
（Ａ）は図１０（Ａ）と、図９（Ｂ）は図１０（Ｂ）
と、図９（Ｃ）は図１０（Ｃ）と、図９（Ｄ）は図１０
（Ｄ）と、図９（Ｅ）は図１０（Ｅ）と、図９（Ｆ）は
図１０（Ｆ）と、図９（Ｇ）は図１０（Ｇ）と、各々の
製造プロセスにおける同一段階の工程を示す。
【０１２５】まず、図９（Ａ）および図１０（Ａ）に示
すように、ガラス等の透明絶縁性基板４０１上に、スパ
ッタリング法または常圧ＣＶＤ法等により厚さ１０〜３
００ｎｍ、例えば３００ｎｍの二酸化ケイ素（Ｓｉ
Ｏ2）または窒化ケイ素（Ｓｉ3Ｎ4）等からなる絶縁性
下地膜４０２を形成する。
すように、ガラス等の透明絶縁性基板４０１上に、スパ
ッタリング法または常圧ＣＶＤ法等により厚さ１０〜３
００ｎｍ、例えば３００ｎｍの二酸化ケイ素（Ｓｉ
Ｏ2）または窒化ケイ素（Ｓｉ3Ｎ4）等からなる絶縁性
下地膜４０２を形成する。
【０１２６】次に、絶縁性下地膜４０２の上に金属膜ま
たは二酸化ケイ素膜等を積層し、これをパターニングし
て、ＴＦＴ４０ａ、４１、４２の形成領域に所定のマス
ク開口部４０３ａを有するマスク４０３を形成する。こ
の状態を基板上面から見ると、マスク開口部４０３ａか
らスリット状に絶縁性下地膜４０２が露呈され、下地膜
４０２の他の部分はマスクされた状態となっている。
たは二酸化ケイ素膜等を積層し、これをパターニングし
て、ＴＦＴ４０ａ、４１、４２の形成領域に所定のマス
ク開口部４０３ａを有するマスク４０３を形成する。こ
の状態を基板上面から見ると、マスク開口部４０３ａか
らスリット状に絶縁性下地膜４０２が露呈され、下地膜
４０２の他の部分はマスクされた状態となっている。
【０１２７】続いて、スパッタリング法により厚さ０．
１〜２０ｎｍ、例えば３ｎｍのニッケル膜（図示せず）
を基板全面にわたって成膜し、マスク４０３を取り除
く。これにより絶縁性下地膜４０２上のマスク開口部４
０３ａに対応する領域４００に選択的にニッケル膜が成
膜されたことになる。換言すれば、絶縁性下地膜４０２
の領域４００に微量のニッケルが選択的に添加されたこ
とになる。
１〜２０ｎｍ、例えば３ｎｍのニッケル膜（図示せず）
を基板全面にわたって成膜し、マスク４０３を取り除
く。これにより絶縁性下地膜４０２上のマスク開口部４
０３ａに対応する領域４００に選択的にニッケル膜が成
膜されたことになる。換言すれば、絶縁性下地膜４０２
の領域４００に微量のニッケルが選択的に添加されたこ
とになる。
【０１２８】次に、図９（Ｂ）および図１０（Ｂ）に示
すように、絶縁性下地膜４０２上にＰＥＣＶＤ法または
ＬＰＣＶＤ法により、厚さ５０〜２００ｎｍ、例えば１
００ｎｍの真性半導体ケイ素である非晶質ケイ素膜４０
４を成膜する。続いて、上記基板に対して、水素還元雰
囲気下（好ましくは水素分圧が０．１〜１気圧）または
不活性ガス雰囲気下（大気圧）、６００℃以下で２４時
間以内の熱アニール処理、例えば５５０℃で１６時間熱
アニール処理する。この熱アニールは、４５０℃以上の
温度で可能であるが、高すぎると使用できるガラス基板
の種類が限定され、プロセスコストの増大につながるこ
とがあるので、好ましくは４５０℃〜５５０℃とする。
この際、絶縁性下地膜４０２においてニッケル膜が選択
的に形成された領域４００上では、まず、非晶質ケイ素
膜４０４の結晶化が基板４０１に対して垂直方向に進ん
で結晶化する。結晶化した領域４０４ａの周辺領域で
は、矢印４０５ａに示すように、領域４０４ａから横方
向（基板面と平行な方向）に結晶成長が起こり、図１１
（Ｂ）および図１２（Ｂ）に示すように、結晶成長方向
が完全に揃った高品質な結晶性ケイ素膜４０４ｉが得ら
れる。そして、後の工程において明らかになるように、
ＴＦＴ４０ａ、４１、４２のソース領域およびドレイン
領域は、この結晶成長方向４０５ａに沿って並ぶように
形成される。尚、上記結晶成長に際し、矢印４０５ａで
示される基板と平行な方向の結晶成長の距離は、４０〜
９０μｍ程度である。
すように、絶縁性下地膜４０２上にＰＥＣＶＤ法または
ＬＰＣＶＤ法により、厚さ５０〜２００ｎｍ、例えば１
００ｎｍの真性半導体ケイ素である非晶質ケイ素膜４０
４を成膜する。続いて、上記基板に対して、水素還元雰
囲気下（好ましくは水素分圧が０．１〜１気圧）または
不活性ガス雰囲気下（大気圧）、６００℃以下で２４時
間以内の熱アニール処理、例えば５５０℃で１６時間熱
アニール処理する。この熱アニールは、４５０℃以上の
温度で可能であるが、高すぎると使用できるガラス基板
の種類が限定され、プロセスコストの増大につながるこ
とがあるので、好ましくは４５０℃〜５５０℃とする。
この際、絶縁性下地膜４０２においてニッケル膜が選択
的に形成された領域４００上では、まず、非晶質ケイ素
膜４０４の結晶化が基板４０１に対して垂直方向に進ん
で結晶化する。結晶化した領域４０４ａの周辺領域で
は、矢印４０５ａに示すように、領域４０４ａから横方
向（基板面と平行な方向）に結晶成長が起こり、図１１
（Ｂ）および図１２（Ｂ）に示すように、結晶成長方向
が完全に揃った高品質な結晶性ケイ素膜４０４ｉが得ら
れる。そして、後の工程において明らかになるように、
ＴＦＴ４０ａ、４１、４２のソース領域およびドレイン
領域は、この結晶成長方向４０５ａに沿って並ぶように
形成される。尚、上記結晶成長に際し、矢印４０５ａで
示される基板と平行な方向の結晶成長の距離は、４０〜
９０μｍ程度である。
【０１２９】尚、図９（Ａ）、図９（Ｂ）、図１０
（Ａ）および図１０（Ｂ）で示した処理に代えて図１３
（Ａ）、図１３（Ｂ）、図１４（Ａ）、図１４（Ｂ）に
示すような処理を行ってもよい。
（Ａ）および図１０（Ｂ）で示した処理に代えて図１３
（Ａ）、図１３（Ｂ）、図１４（Ａ）、図１４（Ｂ）に
示すような処理を行ってもよい。
【０１３０】まず、図１３（Ａ）および図１４（Ａ）に
示すように、絶縁性基板４０１上に、スパッタリング法
または常圧ＣＶＤ（ＡＰＣＶＤ）法等により厚さ２０〜
３００ｎｍ、例えば３００ｎｍの二酸化ケイ素等からな
る絶縁性下地膜４０２を形成する。
示すように、絶縁性基板４０１上に、スパッタリング法
または常圧ＣＶＤ（ＡＰＣＶＤ）法等により厚さ２０〜
３００ｎｍ、例えば３００ｎｍの二酸化ケイ素等からな
る絶縁性下地膜４０２を形成する。
【０１３１】次に、絶縁性下地膜４０２の上にＰＥＣＶ
Ｄ法またはＬＰＣＶＤ法により、厚さ３０〜２００ｎ
ｍ、例えば１００ｎｍの真性半導体ケイ素である非晶質
ケイ素膜４０４を成膜する。続いて、非晶質ケイ素膜４
０４の上に金属膜または二酸化ケイ素膜等を積層し、こ
れをパターニングして、ＴＦＴ４０ａ、４１、４２の形
成領域に所定のマスク開口部４０３ａを有するマスク４
０３を形成する。この状態を基板上面から見ると、マス
ク開口部４０３ａからスリット状に非晶質ケイ素膜４０
４が露呈され、非晶質ケイ素膜４０４の他の部分はマス
クされた状態となっている。
Ｄ法またはＬＰＣＶＤ法により、厚さ３０〜２００ｎ
ｍ、例えば１００ｎｍの真性半導体ケイ素である非晶質
ケイ素膜４０４を成膜する。続いて、非晶質ケイ素膜４
０４の上に金属膜または二酸化ケイ素膜等を積層し、こ
れをパターニングして、ＴＦＴ４０ａ、４１、４２の形
成領域に所定のマスク開口部４０３ａを有するマスク４
０３を形成する。この状態を基板上面から見ると、マス
ク開口部４０３ａからスリット状に非晶質ケイ素膜４０
４が露呈され、非晶質ケイ素膜４０４の他の部分はマス
クされた状態となっている。
【０１３２】続いて、スパッタリング法により厚さ０．
５〜２０ｎｍ、例えば２ｎｍのニッケル膜（図示せず）
を成膜する。これにより非晶質ケイ素膜４０４上のマス
ク開口部４０３ａに対応する領域４００に選択的にニッ
ケル膜が成膜され、非晶質ケイ素膜４０４の領域４００
に微量のニッケルが選択的に添加されたことになる。そ
の後、上記基板に対して、水素還元雰囲気下（好ましく
は水素分圧が０．１〜１気圧）または不活性ガス雰囲気
下（大気圧）、６００℃以下で２４時間以内の熱アニー
ル処理、例えば５５０℃で１６時間熱アニール処理す
る。この際、非晶質ケイ素膜４０４においてニッケル膜
が選択的に形成された領域４００では、まず、非晶質ケ
イ素膜４０４の結晶化が基板４０１に対して垂直方向に
進んで結晶化する。結晶化した領域４０４ａの周辺領域
では、図１３（Ｂ）、図１４（Ｂ）の矢印４０５ａに示
すように、領域４０４ａから横方向（基板面と平行な方
向）に結晶成長（ラテラル成長）が起こり、結晶成長方
向が完全に揃った高品質な結晶性ケイ素膜４０４ｉが得
られる。
５〜２０ｎｍ、例えば２ｎｍのニッケル膜（図示せず）
を成膜する。これにより非晶質ケイ素膜４０４上のマス
ク開口部４０３ａに対応する領域４００に選択的にニッ
ケル膜が成膜され、非晶質ケイ素膜４０４の領域４００
に微量のニッケルが選択的に添加されたことになる。そ
の後、上記基板に対して、水素還元雰囲気下（好ましく
は水素分圧が０．１〜１気圧）または不活性ガス雰囲気
下（大気圧）、６００℃以下で２４時間以内の熱アニー
ル処理、例えば５５０℃で１６時間熱アニール処理す
る。この際、非晶質ケイ素膜４０４においてニッケル膜
が選択的に形成された領域４００では、まず、非晶質ケ
イ素膜４０４の結晶化が基板４０１に対して垂直方向に
進んで結晶化する。結晶化した領域４０４ａの周辺領域
では、図１３（Ｂ）、図１４（Ｂ）の矢印４０５ａに示
すように、領域４０４ａから横方向（基板面と平行な方
向）に結晶成長（ラテラル成長）が起こり、結晶成長方
向が完全に揃った高品質な結晶性ケイ素膜４０４ｉが得
られる。
【０１３３】この場合、図１３（Ｂ）および図１４
（Ｂ）に示すように、非晶質ケイ素膜４０４のマスク開
口４０３ａに対応する領域４００に選択的にニッケルを
添加した後、マスク４０３を取り除かない状態で、５０
０℃以上６００℃以下の温度で１０時間以上の熱アニー
ルにより結晶化させる。この際、マスク４０３の膜厚は
５０ｎｍ以上にする。または、非晶質ケイ素膜４０４の
マスク開口４０３ａに対応する領域４００に選択的にニ
ッケルを添加した後、マスク４０３を取り除いて非晶質
ケイ素膜４０４の結晶化を行っても同様にラテラル成長
領域４０４ｉが得られる。
（Ｂ）に示すように、非晶質ケイ素膜４０４のマスク開
口４０３ａに対応する領域４００に選択的にニッケルを
添加した後、マスク４０３を取り除かない状態で、５０
０℃以上６００℃以下の温度で１０時間以上の熱アニー
ルにより結晶化させる。この際、マスク４０３の膜厚は
５０ｎｍ以上にする。または、非晶質ケイ素膜４０４の
マスク開口４０３ａに対応する領域４００に選択的にニ
ッケルを添加した後、マスク４０３を取り除いて非晶質
ケイ素膜４０４の結晶化を行っても同様にラテラル成長
領域４０４ｉが得られる。
【０１３４】このようにして得られた結晶性ケイ素４０
４ｉ、４０４ａおよび非晶質ケイ素膜４０４をドライエ
ッチング法またはウェットエッチング法等の一般的な手
法を用いて島状に加工して、図９（Ｃ）および図１０
（Ｃ）に示すように部分的に結晶性ケイ素４０４ｉと非
晶質ケイ素４０４とを含むように結晶性ケイ素島４０４
ｂを形成する。
４ｉ、４０４ａおよび非晶質ケイ素膜４０４をドライエ
ッチング法またはウェットエッチング法等の一般的な手
法を用いて島状に加工して、図９（Ｃ）および図１０
（Ｃ）に示すように部分的に結晶性ケイ素４０４ｉと非
晶質ケイ素４０４とを含むように結晶性ケイ素島４０４
ｂを形成する。
【０１３５】次に、基板全面に渡って、結晶性ケイ素島
４０４ｂの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜４０４ｃをプラズマＣＶＤ法または減圧ＣＶＤ法に
より積層する。続いて、ドライエッチング法またはウェ
ットエッチング法等の一般的な手法を用いて、結晶性ケ
イ素島４０４ｂの上および複数の島４０４ｂの間に挟ま
れた領域４０８ａ、４０８ｂ、４０８ｃ以外の領域の非
晶質ケイ素膜４０４ｃを除去して、図９（Ｄ）および図
１０（Ｄ）に示すような非晶質ケイ素膜４０４ｃとす
る。
４０４ｂの膜厚以下、例えば膜厚３０ｎｍの非晶質ケイ
素膜４０４ｃをプラズマＣＶＤ法または減圧ＣＶＤ法に
より積層する。続いて、ドライエッチング法またはウェ
ットエッチング法等の一般的な手法を用いて、結晶性ケ
イ素島４０４ｂの上および複数の島４０４ｂの間に挟ま
れた領域４０８ａ、４０８ｂ、４０８ｃ以外の領域の非
晶質ケイ素膜４０４ｃを除去して、図９（Ｄ）および図
１０（Ｄ）に示すような非晶質ケイ素膜４０４ｃとす
る。
【０１３６】その後、上記基板に対して、水素還元雰囲
気下（好ましくは水素分圧が０．１〜１気圧）または不
活性ガス雰囲気下（大気圧）、６００℃以下で２４時間
以内の熱アニール処理、例えば５５０℃で１６時間熱ア
ニール処理する。この際、結晶性ケイ素島４０４ｂ中に
含まれているニッケルにより再びラテラル成長が始ま
り、非晶質ケイ素膜４０４ｃも矢印４０５ｂに示すよう
に基板面に対して平行な方向に結晶成長が進んで結晶性
ケイ素膜４０４ｃとなる。この結果、結晶性ケイ素膜４
０４ｃと結晶性ケイ素島４０４ｂとは結晶粒径および結
晶方位が一致し、２段階に分けて結晶性ケイ素島４０４
ｂと非晶質ケイ素膜４０４ｃとを形成したにも拘らず、
極めて格子欠陥密度の小さい結晶性の良好な半導体層を
形成することができる。
気下（好ましくは水素分圧が０．１〜１気圧）または不
活性ガス雰囲気下（大気圧）、６００℃以下で２４時間
以内の熱アニール処理、例えば５５０℃で１６時間熱ア
ニール処理する。この際、結晶性ケイ素島４０４ｂ中に
含まれているニッケルにより再びラテラル成長が始ま
り、非晶質ケイ素膜４０４ｃも矢印４０５ｂに示すよう
に基板面に対して平行な方向に結晶成長が進んで結晶性
ケイ素膜４０４ｃとなる。この結果、結晶性ケイ素膜４
０４ｃと結晶性ケイ素島４０４ｂとは結晶粒径および結
晶方位が一致し、２段階に分けて結晶性ケイ素島４０４
ｂと非晶質ケイ素膜４０４ｃとを形成したにも拘らず、
極めて格子欠陥密度の小さい結晶性の良好な半導体層を
形成することができる。
【０１３７】次に、図９（Ｅ）および図１０（Ｅ）に示
すように、この結晶性ケイ素島４０４ｂと結晶性ケイ素
膜４０４ｃとの存在する側から、膜全体を完全溶融させ
ない程度のレーザーパワー、例えば３００ｍＪ／ｃｍ2
でレーザーアニール処理を行うことにより、結晶性ケイ
素島４０４ｂおよび結晶性ケイ素膜４０４ｃの結晶粒
界、結晶粒内の格子欠陥密度の低減化を図り、結晶性ケ
イ素島４０４ｂおよび結晶性ケイ素膜４０４ｃの結晶性
を高くしてもよい。
すように、この結晶性ケイ素島４０４ｂと結晶性ケイ素
膜４０４ｃとの存在する側から、膜全体を完全溶融させ
ない程度のレーザーパワー、例えば３００ｍＪ／ｃｍ2
でレーザーアニール処理を行うことにより、結晶性ケイ
素島４０４ｂおよび結晶性ケイ素膜４０４ｃの結晶粒
界、結晶粒内の格子欠陥密度の低減化を図り、結晶性ケ
イ素島４０４ｂおよび結晶性ケイ素膜４０４ｃの結晶性
を高くしてもよい。
【０１３８】その後、図９（Ｆ）および図１０（Ｆ）に
示すように、スパッタリング法またはＰＥＣＶＤ法によ
り厚さ１００〜３００ｎｍ、例えば１００ｎｍの二酸化
ケイ素膜等からなるゲート絶縁膜４０９を成膜する。ス
パッタリング法による場合にはターゲットとして二酸化
ケイ素を用い、スパッタリング時の基板温度は２００〜
４００℃、例えば３５０℃とし、スパッタリング雰囲気
は酸素とアルゴンとをアルゴン／酸素＝０〜０．５、例
えば０．１とする。また、ＰＥＣＶＤ法による場合に
は、材料ガスとしてＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘ
ｙ Ｓｉｌａｎｅ）と酸素との混合ガスを使用する。
示すように、スパッタリング法またはＰＥＣＶＤ法によ
り厚さ１００〜３００ｎｍ、例えば１００ｎｍの二酸化
ケイ素膜等からなるゲート絶縁膜４０９を成膜する。ス
パッタリング法による場合にはターゲットとして二酸化
ケイ素を用い、スパッタリング時の基板温度は２００〜
４００℃、例えば３５０℃とし、スパッタリング雰囲気
は酸素とアルゴンとをアルゴン／酸素＝０〜０．５、例
えば０．１とする。また、ＰＥＣＶＤ法による場合に
は、材料ガスとしてＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘ
ｙ Ｓｉｌａｎｅ）と酸素との混合ガスを使用する。
【０１３９】引き続いて、スパッタリング法により厚さ
６００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜（０．１〜２％のケイ素を含む）を成膜する。このア
ルミニウム膜の成膜工程は、上記二酸化ケイ素膜等から
なるゲート絶縁膜４０９の成膜工程と連続的に行うのが
望ましい。このアルミニウム膜をパターニングしてゲー
ト電極４１０を形成し、さらにその表面を陽極酸化して
表面に酸化物層４１１を形成する。この陽極酸化は、酒
石酸アンモニウムが１〜５％含まれたエチレングリコー
ル溶液中で行う。得られる酸化物層４１１の厚さは５０
〜２００ｎｍ、例えば１００ｎｍである。このとき得ら
れる酸化物層４１１の厚みは、後のイオンドーピング工
程においてオフセットゲート領域の長さとなるので、オ
フセットゲート領域の長さをこの陽極酸化工程で決める
ことができる。
６００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
膜（０．１〜２％のケイ素を含む）を成膜する。このア
ルミニウム膜の成膜工程は、上記二酸化ケイ素膜等から
なるゲート絶縁膜４０９の成膜工程と連続的に行うのが
望ましい。このアルミニウム膜をパターニングしてゲー
ト電極４１０を形成し、さらにその表面を陽極酸化して
表面に酸化物層４１１を形成する。この陽極酸化は、酒
石酸アンモニウムが１〜５％含まれたエチレングリコー
ル溶液中で行う。得られる酸化物層４１１の厚さは５０
〜２００ｎｍ、例えば１００ｎｍである。このとき得ら
れる酸化物層４１１の厚みは、後のイオンドーピング工
程においてオフセットゲート領域の長さとなるので、オ
フセットゲート領域の長さをこの陽極酸化工程で決める
ことができる。
【０１４０】続いて、イオンドーピング法により、ゲー
ト電極４１０とその周囲の酸化層４１１をマスクとし
て、半導体層４０４ａおよび４０４ｂに不純物元素（リ
ンおよびホウ素）を注入する。ドーピングガスとしては
フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用
い、前者の場合は加速電圧を６０〜９０ｋＶ、例えば８
０ｋＶとし、後者の場合は加速電圧を４０〜８０ｋＶ、
例えば６５ｋＶとし、ドーズ量は１×１０14〜８×１０
16ｃｍ-2（例えばリンを２×１０15ｃｍ-2、ホウ素を５
×１０15ｃｍ-2）とする。ドーピングの際に、ドーピン
グが不要な領域をフォトレジストで覆うことにより各々
の元素を選択的にドーピングすることができる。この結
果、アクティブマトリクス映像表示部では、画素スイッ
チングＴＦＴ４０ａのＮ型（またはＰ型）不純物領域４
０６ａ、４０７ａが形成され、Ｎ型（またはＰ型）の不
純物領域４０６ａ、４０７ａに挟まれた領域４０８ａ
は、ゲート電極４１０と酸化物層４１１とによりマスク
されて不純物が注入されずにチャネル領域となる。一
方、周辺駆動回路部では、ＣＭＯＳ回路４０ｂのＰ型不
純物領域４０６ｂ、４０７ｂおよびＮ型不純物領域４０
６ｃ、４０７ｃが形成され、Ｐ型不純物領域４０６ｂ、
４０７ｂに挟まれた領域４０８ｂ、およびＮ型不純物領
域４０６ｃ、４０７ｃに挟まれた領域４０８ｃは、各々
Ｐ型ＴＦＴ４１のチャネル領域およびＮ型ＴＦＴ４２の
チャネル領域となる。
ト電極４１０とその周囲の酸化層４１１をマスクとし
て、半導体層４０４ａおよび４０４ｂに不純物元素（リ
ンおよびホウ素）を注入する。ドーピングガスとしては
フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用
い、前者の場合は加速電圧を６０〜９０ｋＶ、例えば８
０ｋＶとし、後者の場合は加速電圧を４０〜８０ｋＶ、
例えば６５ｋＶとし、ドーズ量は１×１０14〜８×１０
16ｃｍ-2（例えばリンを２×１０15ｃｍ-2、ホウ素を５
×１０15ｃｍ-2）とする。ドーピングの際に、ドーピン
グが不要な領域をフォトレジストで覆うことにより各々
の元素を選択的にドーピングすることができる。この結
果、アクティブマトリクス映像表示部では、画素スイッ
チングＴＦＴ４０ａのＮ型（またはＰ型）不純物領域４
０６ａ、４０７ａが形成され、Ｎ型（またはＰ型）の不
純物領域４０６ａ、４０７ａに挟まれた領域４０８ａ
は、ゲート電極４１０と酸化物層４１１とによりマスク
されて不純物が注入されずにチャネル領域となる。一
方、周辺駆動回路部では、ＣＭＯＳ回路４０ｂのＰ型不
純物領域４０６ｂ、４０７ｂおよびＮ型不純物領域４０
６ｃ、４０７ｃが形成され、Ｐ型不純物領域４０６ｂ、
４０７ｂに挟まれた領域４０８ｂ、およびＮ型不純物領
域４０６ｃ、４０７ｃに挟まれた領域４０８ｃは、各々
Ｐ型ＴＦＴ４１のチャネル領域およびＮ型ＴＦＴ４２の
チャネル領域となる。
【０１４１】その後、イオン注入した不純物の活性化を
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば２５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。また、このレーザーアニール工程
において、先に結晶化された領域にはニッケルが拡散し
ているので、このレーザー光照射により再結晶化が容易
に進行し、不純物領域４０６ａ、４０７ａ、４０６ｂ、
４０７ｂ、４０６ｃ、４０７ｃを容易に活性化できる。
レーザーアニール法により行う。この実施例ではレーザ
ー光としてＫｒＦエキシマレーザー（波長２４８ｎｍ）
またはＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を
用いるが、他のレーザーを用いてもよい。レーザー光の
照射条件は、エネルギー密度２００〜４００ｍＪ／ｃｍ
2、例えば２５０ｍＪ／ｃｍ2とし、１カ所につき２〜１
０ショット、例えば２ショットとする。このレーザー光
の照射時に基板を２００℃〜４５０℃程度に加熱してお
くことは有用である。また、このレーザーアニール工程
において、先に結晶化された領域にはニッケルが拡散し
ているので、このレーザー光照射により再結晶化が容易
に進行し、不純物領域４０６ａ、４０７ａ、４０６ｂ、
４０７ｂ、４０６ｃ、４０７ｃを容易に活性化できる。
【０１４２】次に、アクティブマトリクス映像部では図
９（Ｇ）に示すように、厚さ４００〜７００ｎｍ、例え
ば６００ｎｍの酸化ケイ素膜等からなる層間絶縁膜４１
２をプラズマＣＶＤ法により形成する。この層間絶縁膜
４１２とゲート絶縁膜４０９とにコンタクトホール４１
４ａ、４１４ｂを形成し、ＩＴＯからなる画素電極４１
３を形成する。さらに、金属材料、例えば窒化チタンと
アルミニウムとの多層膜（厚み３００ｎｍ〜２μｍ、例
えば７５０ｎｍ）によってＴＦＴの電極配線４１５ａ、
４１５ｂを形成し、ソース領域４０６ａ、ドレイン領域
４０７ｂと電気的に接続させると共に電極配線４１５ｂ
を画素電極４１３に接続させる。
９（Ｇ）に示すように、厚さ４００〜７００ｎｍ、例え
ば６００ｎｍの酸化ケイ素膜等からなる層間絶縁膜４１
２をプラズマＣＶＤ法により形成する。この層間絶縁膜
４１２とゲート絶縁膜４０９とにコンタクトホール４１
４ａ、４１４ｂを形成し、ＩＴＯからなる画素電極４１
３を形成する。さらに、金属材料、例えば窒化チタンと
アルミニウムとの多層膜（厚み３００ｎｍ〜２μｍ、例
えば７５０ｎｍ）によってＴＦＴの電極配線４１５ａ、
４１５ｂを形成し、ソース領域４０６ａ、ドレイン領域
４０７ｂと電気的に接続させると共に電極配線４１５ｂ
を画素電極４１３に接続させる。
【０１４３】同時に、周辺駆動回路部では図１０（Ｇ）
に示すように、厚さ４００〜７００ｎｍ、例えば６００
ｎｍ程度の酸化ケイ素膜等からなる層間絶縁膜４１２を
プラズマＣＶＤ法により形成する。この層間絶縁膜４１
２とゲート絶縁膜４０９とにコンタクトホール４１３
ｐ、４１３ｎを形成して、金属材料、例えば窒化チタン
とアルミニウムの多層膜（厚み３００ｎｍ〜２μｍ、例
えば７５０ｎｍ）によってＴＦＴの電極配線４１４ｐ、
４１４ｎを形成し、各々Ｐ型ＴＦＴ４１のソース領域４
０６ｂ、ドレイン領域３０６ｂ、およびＮ型ＴＦＴ４２
のソース領域４０６ｃ、ドレイン領域４０７ｃと電気的
に接続させる。
に示すように、厚さ４００〜７００ｎｍ、例えば６００
ｎｍ程度の酸化ケイ素膜等からなる層間絶縁膜４１２を
プラズマＣＶＤ法により形成する。この層間絶縁膜４１
２とゲート絶縁膜４０９とにコンタクトホール４１３
ｐ、４１３ｎを形成して、金属材料、例えば窒化チタン
とアルミニウムの多層膜（厚み３００ｎｍ〜２μｍ、例
えば７５０ｎｍ）によってＴＦＴの電極配線４１４ｐ、
４１４ｎを形成し、各々Ｐ型ＴＦＴ４１のソース領域４
０６ｂ、ドレイン領域３０６ｂ、およびＮ型ＴＦＴ４２
のソース領域４０６ｃ、ドレイン領域４０７ｃと電気的
に接続させる。
【０１４４】最後に、１気圧の水素雰囲気下で３５０
℃、３０分以上の熱アニールを行い、画素スイッチング
素子ＴＦＴ４０ａおよびＣＭＯＳ回路４０ｂを完成させ
る。
℃、３０分以上の熱アニールを行い、画素スイッチング
素子ＴＦＴ４０ａおよびＣＭＯＳ回路４０ｂを完成させ
る。
【０１４５】上記ＴＦＴ４０ａ、４１、４２とニッケル
が選択的に導入された領域４００との位置関係を示すた
めに、図１１に図９（Ｂ）および図９（Ｄ）を基板上面
から見た場合の平面図を示し、図１２に図１０（Ｂ）お
よび図１０（Ｄ）を基板上面から見た場合の平面図を示
す。図１０（Ｂ）および図１１（Ｄ）に示すように、マ
スク開口部に対応する領域４００に選択的に微量のニッ
ケルが添加され、熱アニールにより領域４００から矢印
４０５ａに示す基板に平行な方向（横方向）に結晶成長
が行われる。さらに、図１０（Ｄ）および図１０（Ｄ）
に示すように、結晶性ケイ素島４０４ｂから引き続いて
非晶質ケイ素膜４０４ｃの結晶成長が行われる。この横
方向の結晶成長（ラテラル成長）が行われた領域に、ソ
ース領域４０６ａ、ドレイン領域４０７ａおよびチャネ
ル領域４０８ａからなるＮ型（またはＰ型）ＴＦＴ４０
ａが形成される。同様に、横方向の結晶成長（ラテラル
成長）が行われた領域に、ソース領域４０６ｂ、ドレイ
ン領域４０７ｂおよびチャネル領域４０８ｂからなるＰ
型ＴＦＴ４１が形成され、また、ソース領域４０６ｂ、
ドレイン領域４０７ｂおよびチャネル領域４０８ｂから
なるＮ型ＴＦＴ４２が形成される。これにより、キャリ
ア（電気伝導に寄与する電子または正孔）の移動する方
向が結晶の成長方向４０５ｂと同一の方向となり、キャ
リアが結晶粒界を横切ることが殆どないので、特に移動
度を高くすることができる。
が選択的に導入された領域４００との位置関係を示すた
めに、図１１に図９（Ｂ）および図９（Ｄ）を基板上面
から見た場合の平面図を示し、図１２に図１０（Ｂ）お
よび図１０（Ｄ）を基板上面から見た場合の平面図を示
す。図１０（Ｂ）および図１１（Ｄ）に示すように、マ
スク開口部に対応する領域４００に選択的に微量のニッ
ケルが添加され、熱アニールにより領域４００から矢印
４０５ａに示す基板に平行な方向（横方向）に結晶成長
が行われる。さらに、図１０（Ｄ）および図１０（Ｄ）
に示すように、結晶性ケイ素島４０４ｂから引き続いて
非晶質ケイ素膜４０４ｃの結晶成長が行われる。この横
方向の結晶成長（ラテラル成長）が行われた領域に、ソ
ース領域４０６ａ、ドレイン領域４０７ａおよびチャネ
ル領域４０８ａからなるＮ型（またはＰ型）ＴＦＴ４０
ａが形成される。同様に、横方向の結晶成長（ラテラル
成長）が行われた領域に、ソース領域４０６ｂ、ドレイ
ン領域４０７ｂおよびチャネル領域４０８ｂからなるＰ
型ＴＦＴ４１が形成され、また、ソース領域４０６ｂ、
ドレイン領域４０７ｂおよびチャネル領域４０８ｂから
なるＮ型ＴＦＴ４２が形成される。これにより、キャリ
ア（電気伝導に寄与する電子または正孔）の移動する方
向が結晶の成長方向４０５ｂと同一の方向となり、キャ
リアが結晶粒界を横切ることが殆どないので、特に移動
度を高くすることができる。
【０１４６】このようにして得られる基板は、ニッケル
等の触媒元素を非晶質ケイ素膜に導入して６００℃以下
の温度で非晶質ケイ素膜の結晶化を行っており、ドライ
バーモノリシック型のＡＭ・ＬＣＤのように高周波動作
を必要とし、高い電界移動度を必要とする周辺駆動回路
部をガラスなどの透明絶縁性基板上にアクティブマトリ
クス映像表示部と一体化して作製することができる。さ
らに、従来の技術では得られなかったような高品質で結
晶成長方向が完全に揃った結晶欠陥密度が極めて低い結
晶性ケイ素膜が得られ、この結晶性ケイ素を用いたＴＦ
Ｔの電界移動度は非常に高く（２００ｃｍ2／Ｖ・ｓ以
上）、さらにＯＮ電流も高い値（１ｍＡ以上）とするこ
とができる。
等の触媒元素を非晶質ケイ素膜に導入して６００℃以下
の温度で非晶質ケイ素膜の結晶化を行っており、ドライ
バーモノリシック型のＡＭ・ＬＣＤのように高周波動作
を必要とし、高い電界移動度を必要とする周辺駆動回路
部をガラスなどの透明絶縁性基板上にアクティブマトリ
クス映像表示部と一体化して作製することができる。さ
らに、従来の技術では得られなかったような高品質で結
晶成長方向が完全に揃った結晶欠陥密度が極めて低い結
晶性ケイ素膜が得られ、この結晶性ケイ素を用いたＴＦ
Ｔの電界移動度は非常に高く（２００ｃｍ2／Ｖ・ｓ以
上）、さらにＯＮ電流も高い値（１ｍＡ以上）とするこ
とができる。
【０１４７】また、上記ＴＦＴ４０ａ、４１、４２のチ
ャネル領域はエッチング法等を用いることなく薄膜化さ
れ、レーザーアニール処理により結晶粒内および結晶粒
界の格子欠陥密度が十分に低減化されている。よって、
チャネル領域を構成する結晶性ケイ素膜４０８ａ、４０
８ｂ、４０８ｃとゲート絶縁膜４０９との界面を良好に
することができ、ＯＦＦ電流を極めて低い値（１ｐＡ以
下）とすることができる。
ャネル領域はエッチング法等を用いることなく薄膜化さ
れ、レーザーアニール処理により結晶粒内および結晶粒
界の格子欠陥密度が十分に低減化されている。よって、
チャネル領域を構成する結晶性ケイ素膜４０８ａ、４０
８ｂ、４０８ｃとゲート絶縁膜４０９との界面を良好に
することができ、ＯＦＦ電流を極めて低い値（１ｐＡ以
下）とすることができる。
【０１４８】さらに、ニッケル等の触媒元素の添加領域
と非添加領域は、二酸化ケイ素膜等のマスクを使用する
ことにより容易に作り分けることが可能である。また、
マスクの開口パターン、例えば縦長のパターンや横長の
パターン等によりニッケル添加領域から結晶成長が進む
方向とラテラル成長距離とを任意に設定することができ
る。よって、アクティブマトリクス映像表示部のＴＦＴ
のみならず、その該週に設けられる周辺駆動回路部のＴ
ＦＴ等、あらゆる構造に容易に適用できる。
と非添加領域は、二酸化ケイ素膜等のマスクを使用する
ことにより容易に作り分けることが可能である。また、
マスクの開口パターン、例えば縦長のパターンや横長の
パターン等によりニッケル添加領域から結晶成長が進む
方向とラテラル成長距離とを任意に設定することができ
る。よって、アクティブマトリクス映像表示部のＴＦＴ
のみならず、その該週に設けられる周辺駆動回路部のＴ
ＦＴ等、あらゆる構造に容易に適用できる。
【０１４９】このようにＴＦＴの動作速度を高め、ＯＦ
Ｆ電流を低減すると共にＯＮ電流も大きくすることがで
きるので、ガラス等の透明絶縁性基板上に周辺駆動回路
と映像表示部との各々に要求される異なる電気特性を両
立させて、低温プロセスによりドライバーモノリシック
型ＡＭ，ＬＣＤ用の基板を得ることができる。
Ｆ電流を低減すると共にＯＮ電流も大きくすることがで
きるので、ガラス等の透明絶縁性基板上に周辺駆動回路
と映像表示部との各々に要求される異なる電気特性を両
立させて、低温プロセスによりドライバーモノリシック
型ＡＭ，ＬＣＤ用の基板を得ることができる。
【０１５０】以上、本発明の実施例について具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、本発明の技術思想に基づいて各種の変形が可能であ
る。
明したが、本発明は上記実施例に限定されるものではな
く、本発明の技術思想に基づいて各種の変形が可能であ
る。
【０１５１】例えば上記実施例３および４において、ニ
ッケルを導入する方法としては、非晶質ケイ素膜３０
４、４０４の下地膜３０２、４０２表面に選択的にニッ
ケルの薄膜（極めて薄い膜なので膜として観察すること
は困難である）を形成し、この部分型結晶性町を行った
が、非晶質ケイ素膜３０４、４０４を形成した後、その
上面に選択的に微量のニッケルを添加してもよい。即
ち、結晶成長は非晶質ケイ素膜３０４、４０４の上面側
から行ってもよく、下面側から行ってもよい。また、予
め非晶質ケイ素膜３０４、４０４を成膜し、これにイオ
ンドーピング法を用いてニッケルイオンを選択的に注入
してもよい。この場合、添加されるニッケル元素の濃度
を制御することができる。あるいは、ニッケルの薄膜を
成膜する代わりに、ニッケル電極を用いてプラズマ処理
により微量のニッケルを添加してもよく、硝酸ニッケル
や酢酸ニッケルの水溶液またはアルコール溶液等を基板
表面に塗布してもよい。
ッケルを導入する方法としては、非晶質ケイ素膜３０
４、４０４の下地膜３０２、４０２表面に選択的にニッ
ケルの薄膜（極めて薄い膜なので膜として観察すること
は困難である）を形成し、この部分型結晶性町を行った
が、非晶質ケイ素膜３０４、４０４を形成した後、その
上面に選択的に微量のニッケルを添加してもよい。即
ち、結晶成長は非晶質ケイ素膜３０４、４０４の上面側
から行ってもよく、下面側から行ってもよい。また、予
め非晶質ケイ素膜３０４、４０４を成膜し、これにイオ
ンドーピング法を用いてニッケルイオンを選択的に注入
してもよい。この場合、添加されるニッケル元素の濃度
を制御することができる。あるいは、ニッケルの薄膜を
成膜する代わりに、ニッケル電極を用いてプラズマ処理
により微量のニッケルを添加してもよく、硝酸ニッケル
や酢酸ニッケルの水溶液またはアルコール溶液等を基板
表面に塗布してもよい。
【０１５２】結晶化を助長する触媒元素としては、ニッ
ケル以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウ
ム（Ｐｄ） 白金（Ｐｔ）、錫（Ｓｎ）、インジウム
（Ｉｎ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａ
ｇ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、砒素（Ａｓ）
およびリン（Ｐ）の中から選択される少なくとも一つの
材料を用いることができる。また、ニッケルを含むこれ
らの触媒元素の２以上のものを用いてもよい。
ケル以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウ
ム（Ｐｄ） 白金（Ｐｔ）、錫（Ｓｎ）、インジウム
（Ｉｎ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａ
ｇ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、砒素（Ａｓ）
およびリン（Ｐ）の中から選択される少なくとも一つの
材料を用いることができる。また、ニッケルを含むこれ
らの触媒元素の２以上のものを用いてもよい。
【０１５３】さらに、液晶表示装置等に用いられる基板
以外に本発明を適用することもできる。例えば、密着型
イメージセンサー、ドライバー内蔵型サーマルヘッド、
有機系ＥＬ素子などを発光素子としたドライバー内蔵型
の光書き込み素子、三次元ＩＣなどの半導体装置などが
挙げられる。尚、有機ＥＬ素子とは、有機材料を発光素
材とした電界効果型発光素子である。本発明を適用する
ことによりこれらの素子の高速化、高解像度化等の高性
能化を実現することができる。さらに、本発明は、上記
実施例で説明したＭＯＳ型トランジスタに限らず、結晶
性半導体を素子材料としたバイポーラトランジスタや静
電誘導トランジスタを初めとして半導体プロセスおよび
半導体装置全般に幅広く応用することができる。
以外に本発明を適用することもできる。例えば、密着型
イメージセンサー、ドライバー内蔵型サーマルヘッド、
有機系ＥＬ素子などを発光素子としたドライバー内蔵型
の光書き込み素子、三次元ＩＣなどの半導体装置などが
挙げられる。尚、有機ＥＬ素子とは、有機材料を発光素
材とした電界効果型発光素子である。本発明を適用する
ことによりこれらの素子の高速化、高解像度化等の高性
能化を実現することができる。さらに、本発明は、上記
実施例で説明したＭＯＳ型トランジスタに限らず、結晶
性半導体を素子材料としたバイポーラトランジスタや静
電誘導トランジスタを初めとして半導体プロセスおよび
半導体装置全般に幅広く応用することができる。
【０１５４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、絶縁性基板上に形成されるＴＦＴ等の半導体
素子の半導体層を二段階に分けて成膜することにより、
チャネル領域はＯＦＦ電流（例えば１ｐＡ以下）を極め
て低く抑えるのに十分な薄膜化を行い、かつ、ソース領
域およびドレイン領域は金属配線と良好な電気的コンタ
クトを取るのに十分な厚膜にすることができる。しか
も、チャネル領域表面および表面近傍のダメージ等が生
じず、高温プロセスも必要とせず、簡単な製造工程によ
り歩留まり良く安価に作製することができる。
によれば、絶縁性基板上に形成されるＴＦＴ等の半導体
素子の半導体層を二段階に分けて成膜することにより、
チャネル領域はＯＦＦ電流（例えば１ｐＡ以下）を極め
て低く抑えるのに十分な薄膜化を行い、かつ、ソース領
域およびドレイン領域は金属配線と良好な電気的コンタ
クトを取るのに十分な厚膜にすることができる。しか
も、チャネル領域表面および表面近傍のダメージ等が生
じず、高温プロセスも必要とせず、簡単な製造工程によ
り歩留まり良く安価に作製することができる。
【０１５５】このチャネル領域を構成する半導体層に対
してレーザーアニール処理を施して溶融再結晶化させ、
あるいは溶融させない程度のエネルギー密度でレーザー
アニール処理を施すことにより、個々の結晶粒内および
結晶粒界の格子欠陥密度が大幅に低減して結晶性を非常
に良好にすることができる。この結果、ＴＦＴ等の電界
移動度を非常に高い値（例えばＮチャネル型ＴＦＴの場
合、１５０ｃｍ2／Ｖ・ｓ以上）にすることができ、Ａ
Ｍ・ＬＣＤに組み込む場合には、アクティブマトリクス
映像表示部の外周に設けられる周辺駆動回路部としての
ＣＭＯＳ回路を形成することが可能である。さらに、Ｏ
Ｎ電流も非常に高くなるのでＯＮ・ＯＦＦ電流比を高く
することができ、ＡＭ・ＬＣＤに組み込む場合には画素
電極への電荷を短時間で充電できると共に、充電された
電荷を一定フレームの間十分に保持することができる。
従って、映像表示部と周辺駆動回路部とが同一基板上に
組み込まれたドライバーモノリシック型ＡＭ・ＬＣＤの
周辺駆動回路と映像表示部との各々に要求される異なる
電気特性を両立させて低温プロセスにより作製すること
ができる。さらに、スタティックＲＡＭ（ＳＲＡＭ）の
メモリーセル内の負荷素子等に用いられるＴＦＴとして
上記半導体素子を用いると、消費電力を低減でき、耐ノ
イズ性および耐放射線性を良くしてメモリーセルを安定
化できる。
してレーザーアニール処理を施して溶融再結晶化させ、
あるいは溶融させない程度のエネルギー密度でレーザー
アニール処理を施すことにより、個々の結晶粒内および
結晶粒界の格子欠陥密度が大幅に低減して結晶性を非常
に良好にすることができる。この結果、ＴＦＴ等の電界
移動度を非常に高い値（例えばＮチャネル型ＴＦＴの場
合、１５０ｃｍ2／Ｖ・ｓ以上）にすることができ、Ａ
Ｍ・ＬＣＤに組み込む場合には、アクティブマトリクス
映像表示部の外周に設けられる周辺駆動回路部としての
ＣＭＯＳ回路を形成することが可能である。さらに、Ｏ
Ｎ電流も非常に高くなるのでＯＮ・ＯＦＦ電流比を高く
することができ、ＡＭ・ＬＣＤに組み込む場合には画素
電極への電荷を短時間で充電できると共に、充電された
電荷を一定フレームの間十分に保持することができる。
従って、映像表示部と周辺駆動回路部とが同一基板上に
組み込まれたドライバーモノリシック型ＡＭ・ＬＣＤの
周辺駆動回路と映像表示部との各々に要求される異なる
電気特性を両立させて低温プロセスにより作製すること
ができる。さらに、スタティックＲＡＭ（ＳＲＡＭ）の
メモリーセル内の負荷素子等に用いられるＴＦＴとして
上記半導体素子を用いると、消費電力を低減でき、耐ノ
イズ性および耐放射線性を良くしてメモリーセルを安定
化できる。
【０１５６】非晶質ケイ素の結晶化を助長するニッケル
（Ｎｉ）等の触媒元素を使用すると、従来の固相成長法
では実現できない６００℃以下、例えば５５０℃程度の
低温プロセスで、結晶化を行うことができる。この触媒
元素を用いた結晶化によれば、チャネル領域中のキヤリ
アの移動方向を結晶成長方向と概略平行にできるので、
極めて高い電界移動度および高いＯＮ電流特性を得るこ
とができる。従って、ドライバートランジスタ等の高周
波動作性能をさらに高めることができ、従来得られなか
ったような高性能な半導体素子を得ることができる。ま
た、触媒元素により結晶化が行われた結晶性ケイ素膜
は、結晶成長方向が完全に揃っており、格子欠陥密度が
極めて低い非常に優れた結晶性を有しているので、半導
体素子を安定にかつ歩留まり良く低温プロセスで作製す
ることができる。
（Ｎｉ）等の触媒元素を使用すると、従来の固相成長法
では実現できない６００℃以下、例えば５５０℃程度の
低温プロセスで、結晶化を行うことができる。この触媒
元素を用いた結晶化によれば、チャネル領域中のキヤリ
アの移動方向を結晶成長方向と概略平行にできるので、
極めて高い電界移動度および高いＯＮ電流特性を得るこ
とができる。従って、ドライバートランジスタ等の高周
波動作性能をさらに高めることができ、従来得られなか
ったような高性能な半導体素子を得ることができる。ま
た、触媒元素により結晶化が行われた結晶性ケイ素膜
は、結晶成長方向が完全に揃っており、格子欠陥密度が
極めて低い非常に優れた結晶性を有しているので、半導
体素子を安定にかつ歩留まり良く低温プロセスで作製す
ることができる。
【０１５７】上記非晶質ケイ素膜の結晶化に必要な触媒
元素濃度は、結晶化を促すために最低限必要な極めて少
ない量（１．０×１０15〜１．０×１０16ａｔｏｍｓ／
ｃｍ3程度）であり、この触媒元素によるトラップ準位
に起因するリーク電流は極めて小さい。また、この触媒
元素によりソース・ドレイン領域の電気抵抗を十分に低
い状態とでき、さらに不純物の活性化も容易に行うこと
ができる。
元素濃度は、結晶化を促すために最低限必要な極めて少
ない量（１．０×１０15〜１．０×１０16ａｔｏｍｓ／
ｃｍ3程度）であり、この触媒元素によるトラップ準位
に起因するリーク電流は極めて小さい。また、この触媒
元素によりソース・ドレイン領域の電気抵抗を十分に低
い状態とでき、さらに不純物の活性化も容易に行うこと
ができる。
【図１】実施例１のＴＦＴの概略構造を示す断面図であ
る。
る。
【図２】実施例１のＴＦＴの製造工程を示す断面図であ
る。
る。
【図３】実施例２の基板の映像表示部を構成する画素ス
イッチングＴＦＴの製造工程を示す断面図である。
イッチングＴＦＴの製造工程を示す断面図である。
【図４】実施例２の基板の周辺駆動回路部を構成するＣ
ＭＯＳ回路の製造工程を示す断面図である。
ＭＯＳ回路の製造工程を示す断面図である。
【図５】実施例３のＴＦＴの概略構造を示す断面図であ
る。
る。
【図６】実施例３のＴＦＴの製造工程を示す断面図であ
る。
る。
【図７】実施例３のＴＦＴの製造工程において、ニッケ
ル微量添加およびラテラル成長を説明するための平面図
である。
ル微量添加およびラテラル成長を説明するための平面図
である。
【図８】実施例３のＴＦＴの他の製造工程を示す断面図
である。
である。
【図９】実施例４の基板の映像表示部を構成する画素ス
イッチングＴＦＴの製造工程を示す断面図である。
イッチングＴＦＴの製造工程を示す断面図である。
【図１０】実施例４の基板の周辺駆動回路部を構成する
ＣＭＯＳ回路の製造工程を示す断面図である。
ＣＭＯＳ回路の製造工程を示す断面図である。
【図１１】実施例４の基板の製造工程において、画素ス
イッチングＴＦＴに対するニッケル微量添加およびラテ
ラル成長を説明するための平面図である。
イッチングＴＦＴに対するニッケル微量添加およびラテ
ラル成長を説明するための平面図である。
【図１２】実施例４の基板の製造工程において、ＣＭＯ
Ｓ回路に対するニッケル微量添加およびラテラル成長を
説明するための平面図である。
Ｓ回路に対するニッケル微量添加およびラテラル成長を
説明するための平面図である。
【図１３】実施例４の基板の映像表示部を構成する画素
スイッチングＴＦＴの他の製造工程を示す断面図であ
る。
スイッチングＴＦＴの他の製造工程を示す断面図であ
る。
【図１４】実施例４の基板の周辺駆動回路部を構成する
ＣＭＯＳ回路の他の製造工程を示す断面図である。
ＣＭＯＳ回路の他の製造工程を示す断面図である。
【図１５】特願平５−２１８１５６号に係る発明におい
て、ニッケル微量添加およびラテラル成長を説明するた
めの平面図である。
て、ニッケル微量添加およびラテラル成長を説明するた
めの平面図である。
１０、３０ Ｎチャネル型またはＰチャネル型ＴＦＴ ２０ａ、４０ａ 画素スイッチングＴＦＴ ２０ｂ、４０ｂ ＣＭＯＳ回路 ２１、４１、２２、４２ ドライバーＴＦＴ ２００ａ、２００ｐ、２００ｎ、４００ｐ、４００ｎ
半導体層 ３００、４００ 触媒元素微量添加領域 １０１、２０１、３０１ 絶縁性基板 １０２、２０２、３０２、４０２ 絶縁性下地膜 １０３、２０３、３０４、４０４ 非晶質ケイ素膜 ３０３、４０３ 触媒元素添加用マスク ３０３ａ、４０３ａ マスク開口部 １０３ａ、２０３ａ、３０４ｂ、４０４ｂ 結晶性ケイ
素島 ３０４ａ、４０４ａ 垂直方向に成長した結晶性ケイ素 ３０４ｉ、４０４ｉ ラテラル成長領域 ３０５ａ、３０５ｂ、４０５ｂ、４０５ａ ラテラル成
長方向 １０３ｂ、２０３ｂ、３０４ｃ、４０４ｃ 非晶質ケイ
素膜（結晶性ケイ素膜） １０４、１０５、２０４ａ、２０４ｂ、２０５ｂ、２０
４ｃ、２０５ｃ、３０５、３０６、４０６ａ、４０７
ａ、４０６ｂ、４０７ｂ、４０６ｃ、４０７ｃソース領
域およびドレイン領域 １０６、１０７、２０６ａ、２０６ｂ、２０６ｃ、３０
７、３０８、４０８ａ、４０８ｂ、４０８ｃ チャネル
領域 １０９、２０７、３０９、４０９ ゲート絶縁膜 １１０、２０８、３１０、４１０ ゲート電極 １１１、２０９、３１１、４１１ 陽極酸化層 １１２、２１０、３１２、４１２ 層間絶縁膜 １０８ａ、１０８ｂ、２１１ｐ、２１１ｎ、３１３ａ、
３１３ｂ、４１４ａ、４１４ｂ、４１３ｐ、４１３ｎ
コンタクトホール １１３ａ、１１３ｂ、２１３ａ、２１３ｂ、２１２ｐ、
２１２ｎ、３１４ａ、３１４ｂ、４１５ａ、４１５ｂ、
４１４ｐ、４１４ｎ 電極配線 ２１２、４１３ 画素電極
半導体層 ３００、４００ 触媒元素微量添加領域 １０１、２０１、３０１ 絶縁性基板 １０２、２０２、３０２、４０２ 絶縁性下地膜 １０３、２０３、３０４、４０４ 非晶質ケイ素膜 ３０３、４０３ 触媒元素添加用マスク ３０３ａ、４０３ａ マスク開口部 １０３ａ、２０３ａ、３０４ｂ、４０４ｂ 結晶性ケイ
素島 ３０４ａ、４０４ａ 垂直方向に成長した結晶性ケイ素 ３０４ｉ、４０４ｉ ラテラル成長領域 ３０５ａ、３０５ｂ、４０５ｂ、４０５ａ ラテラル成
長方向 １０３ｂ、２０３ｂ、３０４ｃ、４０４ｃ 非晶質ケイ
素膜（結晶性ケイ素膜） １０４、１０５、２０４ａ、２０４ｂ、２０５ｂ、２０
４ｃ、２０５ｃ、３０５、３０６、４０６ａ、４０７
ａ、４０６ｂ、４０７ｂ、４０６ｃ、４０７ｃソース領
域およびドレイン領域 １０６、１０７、２０６ａ、２０６ｂ、２０６ｃ、３０
７、３０８、４０８ａ、４０８ｂ、４０８ｃ チャネル
領域 １０９、２０７、３０９、４０９ ゲート絶縁膜 １１０、２０８、３１０、４１０ ゲート電極 １１１、２０９、３１１、４１１ 陽極酸化層 １１２、２１０、３１２、４１２ 層間絶縁膜 １０８ａ、１０８ｂ、２１１ｐ、２１１ｎ、３１３ａ、
３１３ｂ、４１４ａ、４１４ｂ、４１３ｐ、４１３ｎ
コンタクトホール １１３ａ、１１３ｂ、２１３ａ、２１３ｂ、２１２ｐ、
２１２ｎ、３１４ａ、３１４ｂ、４１５ａ、４１５ｂ、
４１４ｐ、４１４ｎ 電極配線 ２１２、４１３ 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/12 Ｇ０２Ｆ 1/136 ５００ (56)参考文献 特開 平４−278546（ＪＰ，Ａ) 特開 平４−152676（ＪＰ，Ａ) 特開 平７−321333（ＪＰ，Ａ) 特開 平６−349734（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 G02F 1/1343 G02F 1/1368 H01L 21/20 H01L 21/336 H01L 27/12
Claims (14)
- 【請求項１】 絶縁性基板上に、結晶性ケイ素からなる
複数の島を形成する第１の工程と、 各島の上および複数の島に挟まれた領域の上に、該島の
膜厚以下の膜厚で非晶質ケイ素膜を積層する第２の工程
と、 該基板の非晶質ケイ素膜側からレーザーアニール処理を
施す第３の工程と、 複数の島に挟まれた領域の結晶性ケイ素膜部分および該
結晶性ケイ素膜部分と島との接合部を含む島の一部をチ
ャネル領域として半導体素子を形成する第４の工程とを
含む半導体素子の製造方法。 - 【請求項２】 絶縁性基板上に、結晶性ケイ素からなる
複数の島を形成する第１の工程と、 各島の上および複数の島に挟まれた領域の上に、該島の
膜厚以下の膜厚で非晶質ケイ素膜を積層する第２の工程
と、 該非晶質ケイ素膜を固相成長法により結晶性ケイ素膜と
する第３の工程と、 該基板の結晶性ケイ素膜側からレーザーアニール処理を
施す第４の工程と、 複数の島に挟まれた領域の結晶性ケイ素膜部分および該
結晶性ケイ素膜部分と島との接合部を含む島の一部をチ
ャネル領域として半導体素子を形成する第５の工程とを
含む半導体素子の製造方法。 - 【請求項３】 絶縁性基板上に、非晶質ケイ素を触媒元
素を用いて結晶化させた結晶性ケイ素からなる複数の島
を形成する第１の工程と、 各島の上および複数の島に挟まれた領域の上に、該島の
膜厚以下の膜厚で非晶質ケイ素膜を積層する第２の工程
と、 該非晶質ケイ素膜を該島中に含まれる触媒元素により結
晶化させて結晶性ケイ素膜とする第３の工程と、 該基板の結晶性ケイ素膜側からレーザーアニール処理を
施す第４の工程と、 複数の島に挟まれた領域の結晶性ケイ素膜部分および該
結晶性ケイ素膜部分と島との接合部を含む島の一部をチ
ャネル領域として半導体素子を形成する第５の工程とを
含む半導体素子の製造方法。 - 【請求項４】 前記チャネル領域を覆うように、半導体
素子のゲート電極とゲート絶縁膜とを形成し、該ゲート
電極をマスクとして前記結晶性ケイ素からなる島に不純
物元素をイオン注入する工程を含む請求項１、２または
３に記載の半導体素子の製造方法。 - 【請求項５】 前記レーザーアニール処理を施す工程に
おいて、該複数の島に挟まれた領域に積層された非晶質
ケイ素膜部分、および該非晶質ケイ素膜部分と該島との
界面近傍だけを溶融再結晶化し、かつ該島の表面および
該表面近傍をシードとして非晶質ケイ素膜を結晶化して
結晶性ケイ素膜とする請求項１に記載の半導体素子の製
造方法。 - 【請求項６】 前記結晶性ケイ素からなる島を、触媒元
素により結晶化された結晶性ケイ素領域と、該結晶性ケ
イ素領域周辺の非晶質ケイ素領域との境界を含むように
形成する請求項３に記載の半導体素子の製造方法。 - 【請求項７】 前記チャネル領域中のキヤリアの移動方
向を、前記結晶性ケイ素からなる島および複数の島に挟
まれた領域の結晶性ケイ素膜の結晶成長方向と概略平行
となるようにチャネル領域を形成する請求項３に記載の
半導体素子の製造方法。 - 【請求項８】 前記結晶性ケイ素からなる複数の島に挟
まれた領域の結晶性ケイ素膜の結晶粒径および結晶方位
と、該島の結晶粒径および結晶方位とが同一となるよう
に、結晶性ケイ素膜および結晶性ケイ素からなる島を形
成した請求項３に記載の半導体素子の製造方法。 - 【請求項９】 前記レーザーアニール処理を施す工程に
おいて、該複数の島に挟まれた領域に積層された結晶性
ケイ素膜、および該島を溶融再結晶化させることなく、
結晶粒内および結晶粒界の格子欠陥密度を低減させる請
求項３に記載の半導体素子の製造方法。 - 【請求項１０】 前記結晶性ケイ素からなる複数の島に
挟まれた領域の結晶性ケイ素膜の結晶粒径および結晶方
位と、該島の結晶粒径および結晶方位とが同一となるよ
うに、結晶性ケイ素膜および結晶性ケイ素からなる島を
形成する請求項５に記載の半導体素子の製造方法。 - 【請求項１１】 前記レーザーアニール処理を施す工程
において、前記島の上に積層された非晶質ケイ素膜を溶
融再結晶化させて、該島上の非晶質ケイ素膜と該複数の
島に挟まれた領域の非晶質ケイ素膜との段差部を滑らか
な形状にする請求項１に記載の半導体素子の製造方法。 - 【請求項１２】 前記結晶性ケイ素からなる複数の島に
挟まれた領域の結晶性ケイ素膜中に含まれる触媒元素濃
度が、該島中に含まれる触媒元素濃度以下となるよう
に、結晶性ケイ素膜および結晶性ケイ素からなる島を形
成する請求項３に記載の半導体素子の製造方法。 - 【請求項１３】 前記触媒元素として、ニッケル（Ｎ
ｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウム（Ｐ
ｄ） 白金（Ｐｔ）、錫（Ｓｎ）、インジウム（Ｉ
ｎ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａ
ｇ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、砒素（Ａｓ）
およびリン（Ｐ）の中から選択される少なくとも一つの
材料を用いる請求項３に記載の半導体素子の製造方法。 - 【請求項１４】 透明絶縁性基板上に、マトリクス状に
配列された複数の画素電極と、各画素電極への信号の供
給を制御すべく各画素電極毎に設けられた画素スイッチ
ング半導体素子とを有する映像表示部が形成され、該一
方の透明絶縁性基板上における映像表示部外周部分に、
該画素スイッチング半導体素子を駆動するドライバー半
導体素子を有する周辺駆動回路が形成された表示装置用
基板の製造方法であって、 該画素スイッチング半導体素子およびドライバー半導体
素子の少なくとも一方を、請求項１ないし１３のいずれ
か１つの半導体素子の製造方法により形成する表示装置
用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32610594A JP3160172B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体素子の製造方法および表示装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32610594A JP3160172B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体素子の製造方法および表示装置用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181325A JPH08181325A (ja) | 1996-07-12 |
| JP3160172B2 true JP3160172B2 (ja) | 2001-04-23 |
Family
ID=18184155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32610594A Expired - Fee Related JP3160172B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体素子の製造方法および表示装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160172B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2418385A1 (en) | 2010-03-30 | 2012-02-15 | Safety-Kleen Europe Limited | Diaphragm pump |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4086925B2 (ja) | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
| JP4650656B2 (ja) * | 2001-07-19 | 2011-03-16 | ソニー株式会社 | 薄膜半導体装置の製造方法および表示装置の製造方法 |
| KR101041066B1 (ko) * | 2004-02-13 | 2011-06-13 | 삼성전자주식회사 | 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치 |
| KR101049806B1 (ko) * | 2008-12-30 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 |
| KR101049808B1 (ko) * | 2008-12-30 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR102576995B1 (ko) | 2018-07-02 | 2023-09-12 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| CN111129037B (zh) * | 2019-12-25 | 2022-09-09 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN112951851B (zh) * | 2021-03-02 | 2024-05-17 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
-
1994
- 1994-12-27 JP JP32610594A patent/JP3160172B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2418385A1 (en) | 2010-03-30 | 2012-02-15 | Safety-Kleen Europe Limited | Diaphragm pump |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181325A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100254600B1 (ko) | 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치 | |
| US9097953B2 (en) | Semiconductor device, and method of forming the same | |
| JP2814049B2 (ja) | 半導体装置およびその作製方法 | |
| JP3138169B2 (ja) | 半導体装置の製造方法 | |
| JP3192546B2 (ja) | 半導体装置およびその製造方法 | |
| JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
| US5696388A (en) | Thin film transistors for the peripheral circuit portion and the pixel portion | |
| KR100260975B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US20010000154A1 (en) | Thin film type monolithic semiconductor device | |
| JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
| US20060006391A1 (en) | Image display devices | |
| JP3160172B2 (ja) | 半導体素子の製造方法および表示装置用基板の製造方法 | |
| JP3269738B2 (ja) | 半導体装置およびその製造方法 | |
| KR0180573B1 (ko) | 반도체 장치 및 그 제작방법 | |
| JP3059337B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10229200A (ja) | 薄膜半導体装置 | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| JP3238581B2 (ja) | 半導体回路 | |
| JP3192555B2 (ja) | 半導体装置の製造方法 | |
| JP3269734B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08148425A (ja) | 半導体装置およびその製造方法 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| JP3338756B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0876142A (ja) | 液晶表示装置 | |
| JP3238684B2 (ja) | 半導体回路の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |