JPH10229200A

JPH10229200A - 薄膜半導体装置

Info

Publication number: JPH10229200A
Application number: JP4711497A
Authority: JP
Inventors: Masabumi Kunii; 正文国井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-02-14
Filing date: 1997-02-14
Publication date: 1998-08-25
Anticipated expiration: 2017-02-14
Also published as: JP3896624B2

Abstract

(57)【要約】【課題】ボトムゲート型の薄膜トランジスタの活性層
となる半導体薄膜のレーザアニールによる再結晶化処理
を均一化及び最適化するとともに、ゲート配線の低抵抗
化を図る。【解決手段】薄膜半導体装置は、下から順にゲート電
極１、ゲート絶縁膜２及び半導体薄膜３を積層したボト
ムゲート構造の薄膜トランジスタ４を絶縁基板５上に集
積形成するとともに、各薄膜トランジスタ４のゲート電
極１に接続するゲート配線６を絶縁基板５上に形成した
ものである。ゲート配線６は個々のゲート電極１と一体
的に形成された一体部６ａと、これらを互いに接続する
別体部６ｂとに分かれている。ゲート電極１はゲート配
線６の別体部６ｂより低い熱伝導性を有する。ゲート配
線６の別体部６ｂはゲート電極１より低い電気抵抗を有
する。半導体薄膜３はエネルギー照射により再結晶化さ
れた多結晶構造を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は多結晶シリコンなど
を活性層とするボトムゲート型の薄膜トランジスタを絶
縁基板上に集積形成した薄膜半導体装置に関する。より
詳しくは、６００℃以下の低温プロセスで作成される多
結晶シリコン薄膜トランジスタの構造に関する。

【０００２】

【従来の技術】薄膜半導体装置は表示用としてアクティ
ブマトリクス型液晶ディスプレイなどの駆動基板に好適
であり、現在盛んに開発が進められている。薄膜トラン
ジスタの活性層には多結晶シリコン又は非晶質シリコン
が用いられる。特に、多結晶シリコン薄膜トランジスタ
は小型で高精細のアクティブマトリクス型カラー液晶表
示装置が実現でき、注目を集めている。透明なガラスな
どからなる絶縁基板上に画素スイッチング素子として薄
膜トランジスタを形成する為、従来の半導体技術では電
極材料や抵抗材料としてのみ活用されていた多結晶シリ
コン薄膜を活性層に利用する技術である。市場で求めら
れる画像品位を実現する為の高密度設計が可能な高性能
のスイッチング素子用薄膜トランジスタを実現できる唯
一の技術である。これは同時に、従来外付けのＩＣを用
いていた周辺回路部を画素アレイ部と同一基板上に同一
プロセスで形成することも可能にした。非晶質シリコン
薄膜トランジスタでは実現できなかった高精細で且つ周
辺回路部一体型のアクティブマトリクス液晶ディスプレ
イが実現できる。

【０００３】多結晶シリコンは非晶質シリコンに比べキ
ャリア移動度が大きい為、多結晶シリコン薄膜トランジ
スタの電流駆動能力が高くなり、高速駆動が必要な水平
走査回路及び垂直走査回路などの周辺回路部を画素スイ
ッチング用の薄膜トランジスタと同一基板上に同時に作
り込むことができる。従って、表示用薄膜半導体装置か
ら外部に取り出す信号線の本数を大幅に削減することが
できる。又、Ｎチャネル型及びＰチャネル型の薄膜トラ
ンジスタを集積形成したＣＭＯＳ回路をオンチップ化で
き、レベルシフト回路の内蔵が可能になりタイミング系
信号の低電圧駆動ができる。

【０００４】薄膜トランジスタのデバイス技術及びプロ
セス技術としては、従来から１０００℃以上の処理温度
を採用した高温プロセス技術が確立されている。この高
温プロセスの特徴は、石英など高耐熱性基板の上に成膜
された半導体薄膜を固相成長により改質する点である。
固相成長法は１０００℃以上の温度で半導体薄膜を熱処
理する方法であり、成膜段階では微小なシリコン結晶の
集合である多結晶シリコンに含まれる一個一個の結晶粒
を大きくする。この固相成長法により得られた多結晶シ
リコンは１００ｃｍ²／ｖ．ｃ程度の高いキャリア移動
度が得られる。この様な高温プロセスを実施する為には
耐熱性に優れた基板の採用が必須であり、従来から高価
な石英などを用いていた。しかしながら、石英は製造コ
スト低減化の観点からは不利である。

【０００５】上述した高温プロセスに代えて、６００℃
以下の処理温度を採用した低温プロセスが開発されてい
る。薄膜半導体装置の製造工程を低温プロセス化する方
法の一環として、レーザビームを用いたレーザアニール
が注目を集めている。これは、ガラスなどの低耐熱性絶
縁基板上に成膜された非晶質シリコンや多結晶シリコン
など非単結晶性の半導体薄膜にレーザビームを照射して
局部的に加熱溶融した後、その冷却過程で半導体薄膜を
結晶化するものである。この結晶化した半導体薄膜を活
性層（チャネル領域）として多結晶シリコン薄膜トラン
ジスタを集積形成する。結晶化した半導体薄膜はキャリ
アの移動度が高くなる為、薄膜トランジスタを高性能化
できる。特に、アクティブマトリクス液晶ディスプレイ
の大型化及び高精細化に伴い、駆動周波数の増大化が顕
著になっており、薄膜トランジスタの駆動電流能力を高
めることが必須である。多結晶シリコン薄膜トランジス
タでは、活性層の結晶粒径を大きくし結晶性を向上させ
ることにより、駆動電流の増大化が図られる。

【０００６】ところで、薄膜トランジスタは従来トップ
ゲート型の構造が主流である。トップゲート構造は絶縁
基板の上に半導体薄膜を成膜し、更にゲート絶縁膜を介
して上方にゲート電極を形成する。低温プロセスでは低
コストの大型ガラス板を絶縁基板に使用する。このガラ
ス板にはＮａなどの不純物金属が多く含まれている為、
薄膜トランジスタを駆動する電圧に応じて可動性のＮａ
イオンなどが局在化する。その電界によって薄膜トラン
ジスタの特性が変動するという信頼性上の問題がある。
これに対し、近年低温プロセスに適したボトムゲート型
の構造が開発されている。これは、ガラス板などの絶縁
基板上に金属膜などからなるゲート電極を配置し、その
上にゲート絶縁膜を介して半導体薄膜を形成している。
ゲート電極がガラス板中の電界を遮蔽する効果があり、
構造的な観点から信頼性上トップゲート型に比べボトム
ゲート型の方が優れている。

【０００７】

【発明が解決しようとする課題】しかしながら、ボトム
ゲート構造はレーザアニールによる結晶化を行なう時に
大きな問題がある。再結晶化する半導体薄膜は、概ねチ
ャネル領域となる部分がゲート電極の直上に位置し、ソ
ース領域及びドレイン領域となる部分はガラス板上にあ
る。この為、レーザビームの照射によりエネルギーを与
えた時、ガラス板上と金属ゲート電極上では熱の伝導状
態や放散状態に相違が出てくる。よって、最適なレーザ
エネルギーがチャネル領域とソース領域及びドレイン領
域で異なる為、大きなキャリア移動度が得られる最適エ
ネルギーでのレーザ照射ができなくなる。即ち、レーザ
アニールによる再結晶化を行なう場合、金属ゲート電極
上の半導体薄膜とガラス板上の半導体薄膜の両者に同時
にレーザビームを照射する訳であるが、一旦溶融化して
冷却過程で固化する時に、金属ゲート電極上では熱がゲ
ート配線を伝わって水平方向に放散する為、比較的短時
間に固化する。この為、金属ゲート電極上とガラス板上
とでは再結晶化した半導体薄膜の結晶粒が異なり、キャ
リア移動度が均一でなくなる。極端に言うと、金属ゲー
ト電極上の半導体薄膜の結晶粒径を大きくしようとする
と、ガラス板上の半導体薄膜は照射エネルギーが高くな
り過ぎて蒸発することがある。逆に、ガラス板上の半導
体薄膜の結晶状態を正常にしようとすると、金属ゲート
電極上の半導体薄膜は結晶粒径が小さくなってしまう。
半導体薄膜の結晶性を向上させるには、レーザビームの
照射時に散逸する熱エネルギーをできるだけ抑えて、効
果的に結晶粒径を増大させることが必要である。この為
には、ゲート電極を構成する金属膜などの導電膜の熱伝
導率は小さい方がよい。

【０００８】一方、液晶ディスプレイにおいては配線抵
抗が高いと信号の遅延等の悪影響がある為、信号配線や
ゲート配線は電気抵抗の低い導電膜で構成することが要
求される。液晶ディスプレイのパネル面積が大型化し駆
動周波数が増大化すると、配線抵抗の低減化は必須の要
求となってくる。特に、ゲート配線は薄膜トランジスタ
のゲート電極と電気的に接続される為、従来はゲート配
線とゲート電極が同一材料で一体形成されることが多
い。従って、ゲート配線に対する低抵抗化の要求からゲ
ート電極も必然的に低抵抗の導電膜で構成されることに
なる。他方、前述した様に、半導体薄膜の結晶性の観点
から見るとゲート電極は熱伝導率の小さい方が好まし
い。しかしながら、熱伝導率の小さい導電膜は抵抗率が
高い物質がほとんどであり、これは前述したゲート配線
の低抵抗化とは矛盾する要求となる。

【０００９】即ち、ボトムゲート型の薄膜トランジスタ
を用いた従来の表示用薄膜半導体装置では、薄膜トラン
ジスタの性能向上と配線抵抗の低減化は互いに相反して
おり、両者を同時に満足させることは極めて困難であっ
た。本発明は以上の課題を解決するものであり、その目
的は薄膜トランジスタの高性能化とゲート配線の低抵抗
化を同時に満足する薄膜半導体装置を提供することにあ
る。

【００１０】

【課題を解決する為の手段】本発明に係る薄膜半導体装
置は基本的に、下から順にゲート電極、ゲート絶縁膜及
び半導体薄膜を積層したボトムゲート構造の薄膜トラン
ジスタを絶縁基板上に集積形成するとともに、各薄膜ト
ランジスタのゲート電極に接続するゲート配線を該絶縁
基板上に形成したものである。特徴事項として、前記ゲ
ート電極は該ゲート配線の少くとも一部より低い熱伝導
性を有し、前記ゲート配線の少くとも一部は該ゲート電
極より低い電気抵抗を有し、前記半導体薄膜はエネルギ
ー照射により再結晶化された多結晶構造を有する。一実
施形態では、前記ゲート配線は、個々のゲート電極と一
体的に形成された一体部と、これらを互いに接続する別
体部とに分かれている。この場合、前記ゲート電極は該
ゲート配線の別体部より低い熱伝導性を有し、前記ゲー
ト配線の別体部は該ゲート電極より低い電気抵抗を有す
る。他の実施態様では、前記ゲート電極は、個々のゲー
ト電極と同一の導電層に属する下層部と、これに重ねら
れた別の導電層からなる上層部とに分かれている。この
場合、前記ゲート電極は該ゲート配線の上層部より低い
熱伝導性を有し、前記ゲート配線の上層部は該ゲート電
極より低い電気抵抗を有する。好ましくは、各薄膜トラ
ンジスタのソース電極やドレイン電極を互いに接続する
信号配線を含んでおり、該信号配線は前記ゲート配線の
一部と同一の導電膜で形成されている。

【００１１】本発明によれば、ゲート電極を比較的熱伝
導率の低い材料で形成している。これにより、ゲート電
極の上と絶縁基板の上とで熱伝導状態の差を少くしてい
る。この為、レーザエネルギーの最適化が可能になり、
高品質の多結晶半導体薄膜を得ることができる。又、熱
伝導率が低い場合これに応じて電気抵抗は高くなること
が一般的である。これは、ゲート配線としては不利な条
件である。そこで、本発明ではゲート電極と別にゲート
配線を比較的電気抵抗率の低い材料で構成している。即
ち、ゲート電極は熱伝導率が低いことを優先した導電膜
を用い、ゲート配線は電気抵抗率が低いことを優先した
導電膜を用いている。これにより、薄膜トランジスタの
移動度を向上させるのに必要な多結晶半導体薄膜の大粒
径化と、ゲート配線の低抵抗化を同時に達成できる。即
ち、薄膜トランジスタの高性能化と配線の低抵抗化を同
時に満足する薄膜半導体装置を実現できる。

【００１２】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。

【００１３】図１は本発明に係る薄膜半導体装置の第１
実施形態を示す模式図である。（Ａ）は表示用薄膜半導
体装置の部分平面図であり、（Ｂ）は（Ａ）に示したＢ
−Ｂ線に沿った断面図であり、（Ｃ）は同じく（Ａ）に
示したＣ−Ｃ線に沿った断面図である。図示する様に、
本表示用薄膜半導体装置は、下から順にゲート電極１、
ゲート絶縁膜２及び半導体薄膜３を積層したボトムゲー
ト構造の薄膜トランジスタ４を絶縁基板５上に集積形成
したものである。なお、薄膜トランジスタ４はダブルゲ
ート構造を有しており一対のゲート電極を含んでいる。
但し、本発明はこれに限られるものではなくシングルゲ
ート構造の薄膜トランジスタであってもよいことは勿論
である。又、各薄膜トランジスタ４のゲート電極１に接
続するゲート配線６が絶縁基板５上に形成されている。
加えて、行状のゲート配線６と直交する様に列状の信号
配線７も形成されている。特徴事項として、ゲート電極
１はゲート配線６の少くとも一部より低い熱伝導性を有
し、ゲート配線６の少くとも一部はゲート電極１より低
い電気抵抗を有している。又、半導体薄膜３はエネルギ
ー照射により再結晶化された多結晶構造を有する。本実
施形態では、ゲート配線６は個々のゲート電極１と一体
的に形成された一体部６ａと、これらを互いに接続する
別体部６ｂとに分かれている。一体部６ａと別体部６ｂ
とはコンタクトホールを介して互いに電気接続されてい
る。この場合、ゲート電極１はゲート配線６の別体部６
ｂより低い熱伝導性を有する。逆に、ゲート配線６の別
体部６ｂはゲート電極１より低い電気抵抗を有する。な
お信号配線７はゲート配線６の別体部６ｂと同一の導電
膜で形成されている。

【００１４】（Ｂ）に示す様に、ボトムゲート構造の薄
膜トランジスタ４はゲート電極１の上にゲート絶縁膜２
を介して半導体薄膜３が形成されている。その上には、
ゲート電極１に整合してストッパ１２がパタニング形成
されている。アイランド状にパタニングされた半導体薄
膜３の一端側には不純物が高濃度で注入されたソース電
極Ｓが形成されており、他端側には同じく不純物が高濃
度で注入されたドレイン電極Ｄが形成されている。係る
構成を有する薄膜トランジスタ４は層間絶縁膜９により
被覆されている。更に、層間絶縁膜９の上にはパシベー
ション膜１０が形成されている。このパシベーション膜
１０の上には前述した信号配線７が形成されている。こ
の信号配線７は層間絶縁膜９に開口したコンタクトホー
ルを介してドレイン電極Ｓに電気接続している。信号配
線７及び薄膜トランジスタ４の表面は平坦化膜１１で被
覆されている。この平坦化膜１１の上に画素電極８がパ
タニング形成されており、コンタクトホールを介して薄
膜トランジスタ４のドレイン電極Ｄに電気接続してい
る。

【００１５】（Ｃ）に示す様に、ゲート配線６を構成す
る各一体部６ａは互いに離間している。両者を接続する
様に別体部６ｂが形成されている。即ち、別体部６ｂは
層間絶縁膜９に開口したコンタクトホールを介して各一
体部６ａに電気接続している。なお、信号配線７はゲー
ト配線６の別体部６ｂと同一の導電膜からなる。この場
合、信号配線７とゲート配線６の一体部６ａとの間の交
差部に、絶縁用のパッド１４が介在している。このパッ
ド１４はストッパ１２と半導体薄膜３の積層構造からな
り、薄膜トランジスタ４を形成する際同時に作り込まれ
る。

【００１６】一般に、ボトムゲート型薄膜トランジスタ
のゲート電極はＡｌ，Ｗ，Ｔａ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍ
ｏなどの金属膜、又は高濃度の不純物をドープしたＳ
ｉ、シリサイド、又は上述した金属の合金、あるいはＩ
ＴＯなどの透明導電膜が使われる。特に、上述した金属
材料の０℃における熱伝導率ｋと比抵抗ρの値を以下の
表に示す。

【表１】

【００１７】上記の表から明らかな様に、熱伝導率と電
気抵抗率の関係は互いに相反しており、一方が低けれ
ば、他方は高い関係にある。そこで本発明では、ゲート
電極はゲート配線の少くとも一部より低い熱伝導性を有
する材料で構成し、逆にゲート配線の少くとも一部はゲ
ート電極より低い電気抵抗を有する材料で構成してい
る。

【００１８】次に、図２〜図４を参照して、図１に示し
た表示用薄膜半導体装置の製造方法を詳細に説明する。
なお、各図において（Ａ）は部分平面形状を表わし、
（Ｂ）は（Ａ）に示したＢ−Ｂ線に沿った断面構造を表
わし、（Ｃ）は同じく（Ａ）に示したＣ−Ｃ線に沿った
断面構造を表わしている。まず、図２に示す様に、絶縁
基板５上に、熱伝導率の低い導電膜を成膜する。材料と
しては、ＴａあるいはＴａとＭｏの合金（以下、Ｍｏ／
Ｔａと表記する）などが挙げられる。本実施形態では、
Ｍｏ／Ｔａを用いた。Ｍｏ／Ｔａの熱伝導率はＭｏとＴ
ａの組成比によって異なるが、Ｔａの熱伝導率よりは低
い。その膜厚は２００ｎｍ程度が望ましい。このＭｏ／
Ｔａからなる導電膜をパタニングし、ゲート電極１と一
体部６ａとに加工する。なお、この一体部６ａは後にゲ
ート配線の一部を構成するものである。この上にプラズ
マＣＶＤ法でＳｉＮ_x膜を５０ｎｍの厚みで成膜し、更
にＳｉＯ₂膜を１００ｎｍの厚みで連続成膜して、ゲー
ト絶縁膜２とする。更に、プラズマＣＶＤ法により非晶
質シリコンの半導体薄膜３を３０〜４０ｎｍの厚みとな
る様にゲート絶縁膜２に連続して成膜する。ここで、４
００〜４５０℃の温度で２時間程度窒素雰囲気中でアニ
ールを行ない、非晶質シリコン中の水素を脱離させる。
この脱水素化アニール後、レーザ光を照射して非晶質シ
リコンを多結晶シリコンに転換する。このレーザ結晶化
の際、ゲート電極１を構成する導電膜（Ｍｏ／Ｔａ）の
熱伝導率が比較的低いので、レーザアニール時半導体薄
膜３を加熱する時間を比較的長く確保することができ
る。この為、得られた多結晶シリコンの結晶粒径は大き
くなり良好な結晶性を持つ半導体薄膜３が得られる。例
えば、本実施形態ではレーザエネルギーは３００〜４０
０ｍＪ／ｃｍ²に設定されており、レーザビームの形状
はライン状である。その長軸方向の長さは１５０〜３０
０ｍｍ、短軸方向の長さは０．３〜１．０ｍｍである。
ライン状のレーザビームは短軸方向に沿って部分的に重
ねながら照射を行なう。短軸方向のレーザビームのオー
バーラップ量は９０〜９９％に設定した。又、ここでは
ＸｅＣｌのエキシマレーザ光源を用い、ビームのパルス
周波数は５０〜２００Ｈｚであり、パルスの継続時間は
２５ｎｓである。この様な条件下で、実際にレーザアニ
ールを行なうと、半導体薄膜３の結晶粒径は平均４００
ｎｍとなり、最大では２〜３μｍに及ぶ巨大な結晶粒が
得られる。即ち、半導体薄膜３の下地となるゲート電極
１の材料として熱伝導率ｋが６０Ｗ／ｍ．Ｋ以下のＭｏ
／Ｔａを選択した結果である。

【００１９】次に図３に示す様に、再びプラズマＣＶＤ
法でＳｉＯ₂を１００ｎｍの厚みで成膜する。続いて、
裏面露光を行ないＳｉＯ₂をゲート電極１や一体部６ａ
と整合したパターンに加工する。これにより、ストッパ
１２が得られる。この後、ストッパ１２をマスクとして
イオンドーピングにより不純物を半導体薄膜３に注入
し、ソース電極Ｓ及びドレイン電極Ｄを設ける。これに
より、ボトムゲート構造の薄膜トランジスタ４が得られ
る。この後、レーザアニール、熱アニール、ＲＴＡなど
で半導体薄膜３に注入された不純物を活性化させる。こ
の段階で、半導体薄膜３をアイランド状にエッチングす
る。加えて、ストッパ１２もエッチングし、不要な部分
から除去する。この結果、半導体薄膜３は薄膜トランジ
スタ４の素子領域と、パッド１４の部分に残される。
又、ストッパ１２はゲート電極１の直上とパッド１４の
みに残される。この後、ＳｉＯ₂を約２００〜６００ｎ
ｍの厚みで成膜し、層間絶縁膜９とする。このＳｉＯ₂
の成膜方法はプラズマＣＶＤ法でも、常圧ＣＶＤ法、減
圧ＣＶＤ法、スパッタなど何れの方法でもよい。更に、
ＳｉＮ_xを約１００〜４００ｎｍの厚みで層間絶縁膜９
上に成膜し、パシベーション膜１０とする。このパシベ
ーション膜１０の成膜方法はプラズマＣＶＤ法を用い
る。この状態で、３００〜４００℃の温度下１〜２時間
程度窒素ガス雰囲気中又はフォーミングガス雰囲気中あ
るいは真空中でアニールし、水素を半導体薄膜３中に拡
散させる。なお、パシベーション膜１０は必ずしも必要
ではなく、層間絶縁膜９のみの状態でアニールしてもよ
い。

【００２０】最後に図４に示す様に、層間絶縁膜９にコ
ンタクトホールを開口し、比較的抵抗率の低い導電体で
あるＭｏ，Ａｌなどをスパッタし、所定の形状にパタニ
ングして信号配線７に加工する。この時、縦方向の信号
配線７のみならず、横方向の別体部６ｂも同時に形成す
る。この低抵抗の別体部６ｂはコンタクトホールを介し
て一体部６ａと電気接続しており、横方向のゲート配線
６が完成する。この様な構造にすることにより、レーザ
アニール時半導体薄膜３の下部に位置することになるゲ
ート電極１の熱伝導率を低くし、且つゲート配線６の抵
抗を低くすることが可能になる。この後、図示しない
が、平坦化膜を塗布し、コンタクトホールを開け、ＩＴ
Ｏなどの透明導電膜をスパッタする。このＩＴＯを所定
の形状にパタニングして画素電極に加工すれば、表示用
薄膜半導体装置が得られる。（Ｃ）に示す様に、ゲート
配線６は熱伝導率の比較的低い一体部６ａと抵抗率の比
較的低い別体部６ｂとから構成されている。別体部６ｂ
は層間絶縁膜９に開口したコンタクトホールを介して一
体部６ａの各々に接続している。

【００２１】次に、図５を参照して本発明に係る薄膜半
導体装置の第２実施形態を詳細に説明する。（Ａ）に示
す様に、絶縁基板上に熱伝導率の低い導電膜、例えばＴ
ａあるいはＭｏ／Ｔａを成膜する。次いで、この導電膜
をパタニングしゲート電極１と下層部６ｃとに加工す
る。なお、この下層部６ｃはゲート電極１と同一の導電
層に属し、後工程でゲート配線の一部を構成するもので
ある。この後、前述した第１実施形態と同様のプロセス
を行ない、（Ｂ）に示す様に薄膜トランジスタ４及びパ
ッド１４を設ける。最後に（Ｃ）に示す様に、薄膜トラ
ンジスタ４を被覆する様に層間絶縁膜及びパシベーショ
ン膜を成膜する。これらの膜にコンタクトホールを開口
する。この時同時に、下層部６ｃの上部から不要な絶縁
膜を全て除去しておく。この様な状態で、抵抗率の低い
導電体であるＭｏ，Ａｌなどをスパッタする。これを所
定の形状にパタニングして信号配線７に加工する。この
時同時に、同一の導電体でゲート配線６の上層部６ｄを
設ける。即ち、本実施形態ではゲート配線６は比較的熱
伝導率の低い下層部６ｃと比較的抵抗率の低い上層部６
ｄとを重ねた積層構造となっている。

【００２２】図６は、前述した第２実施形態の完成状態
を示す模式的な部分平面図である。完成品状態では画素
電極８が形成されており、コンタクトホールを介して対
応する薄膜トランジスタ４のドレイン電極Ｄに電気接続
している。

【００２３】図７は、図６に示した表示用薄膜半導体装
置のＣ−Ｃ線に沿って切断した断面形状を表わしてい
る。図から明らかな様に、ゲート配線６はＭｏ／Ｔａな
どからなる比較的低熱伝導性の下層部６ｃとＡｌなどか
らなる比較的低抵抗の上層部６ｄとを重ねた積層構造と
なる。一方、ゲート電極はＭｏ／Ｔａからなる比較的低
熱伝導性の導電膜のみからなる。この構造でも、第１実
施形態と同様にレーザアニール時半導体薄膜の下部に位
置することになるゲート電極の熱伝導率を低くし、且つ
ゲート配線６の電気抵抗を低くすることが可能である。
ゲート配線６は基本的に連続した下層部６ｃで構成する
が、抵抗率の低い上層部６ｄが重なった積層構造となる
ので、配線抵抗を全体として低く抑えることが可能であ
る。

【００２４】最後に図８は本発明に係る薄膜半導体装置
を駆動基板として組み立てられたアクティブマトリクス
型表示装置の一例を示す模式的な斜視図である。この表
示装置は一方の絶縁基板５と他方の絶縁基板２０との間
に液晶などからなる電気光学物質２１を保持した構造と
なっている。一方の絶縁基板５には画素アレイ部と周辺
回路部とが集積形成されている。周辺回路部は垂直走査
回路２２と水平走査回路２３とに分かれている。又、絶
縁基板５の上端側には外部接続用の端子電極２４も形成
されている。各端子電極２４は配線２５を介して垂直走
査回路２２及び水平走査回路２３に接続している。画素
アレイ部には互いに交差するゲート配線６と信号配線７
とが形成されている。ゲート配線６は垂直走査回路２２
に接続し、信号配線７は水平走査回路２３に接続してい
る。両配線６，７の交差部には画素電極８とこれを駆動
する薄膜トランジスタ４とが形成されている。他方の基
板２０の内表面には図示しないが対向電極が形成されて
いる。なお、垂直走査回路２２及び水平走査回路２３内
にもボトムゲート型の薄膜トランジスタが集積形成され
ている。この薄膜トランジスタのゲート電極及びゲート
配線も本発明に従って構成されている。即ち、ゲート電
極はゲート配線の少くとも一部より低い熱伝導性を有
し、ゲート配線の少くとも一部はゲート電極より低い電
気抵抗を有している。

【００２５】

【発明の効果】以上説明したように、本発明によれば、
ゲート電極は比較的熱伝導性が低い材料で構成されてお
り、ゲート配線は比較的電気抵抗が低い材料で構成され
ている。係る構成により、半導体薄膜はゲート絶縁膜を
介してゲート電極の上に配置された状態でエネルギー照
射を受け、均一且つ最適に再結晶化された多結晶構造を
呈することが可能になる。一方、ゲート配線はゲート電
極とは別に電気抵抗の低減化が可能になる。係る構成に
より、薄膜トランジスタの移動度を向上させるのに必要
な多結晶半導体薄膜の大粒径化と、ゲート配線の低抵抗
化を同時に達成できる。即ち、ボトムゲート型の薄膜ト
ランジスタの高性能化と配線の低抵抗化を同時に満足す
る表示用薄膜半導体装置を容易に得ることができるの
で、アクティブマトリクス液晶ディスプレイの大型化と
高性能化、特に駆動用周辺回路をパネル内に集積化した
高解像度液晶ディスプレイの実現に大きく寄与し、本発
明の効果は多大なものがある。

【図面の簡単な説明】

【図１】本発明に係る薄膜半導体装置の第１実施形態を
示す部分平面図及び部分断面図である。

【図２】第１実施形態の製造工程図である。

【図３】第１実施形態の製造工程図である。

【図４】第１実施形態の製造工程図である。

【図５】本発明に係る薄膜半導体装置の第２実施形態を
示す製造工程図である。

【図６】第２実施形態の完成状態を示す部分平面図であ
る。

【図７】第２実施形態の完成状態を示す断面図である。

【図８】本発明に係る薄膜半導体装置を用いて組み立て
られたアクティブマトリクス表示装置の一例を示す模式
的な斜視図である。

【符号の説明】

１・・・ゲート電極、２・・・ゲート絶縁膜、３・・・
半導体薄膜、４・・・薄膜トランジスタ、５・・・絶縁
基板、６・・・ゲート配線、６ａ・・・一体部、６ｂ・
・・別体部、６ｃ・・・下層部、６ｄ・・・上層部、７
・・・信号配線、８・・・画素電極、９・・・層間絶縁
膜、１０・・・パシベーション膜、１１・・・平坦化膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/78 ６２７Ｇ

Claims

【特許請求の範囲】

【請求項１】下から順にゲート電極、ゲート絶縁膜及
び半導体薄膜を積層したボトムゲート構造の薄膜トラン
ジスタを絶縁基板上に集積形成するとともに、各薄膜ト
ランジスタのゲート電極に接続するゲート配線を該絶縁
基板上に形成した薄膜半導体装置であって、前記ゲート電極は該ゲート配線の少くとも一部より低い
熱伝導性を有し、前記ゲート配線の少くとも一部は該ゲート電極より低い
電気抵抗を有し、前記半導体薄膜はエネルギー照射により再結晶化された
多結晶構造を有することを特徴とする薄膜半導体装置。
【請求項２】前記ゲート配線は、個々のゲート電極と
一体的に形成された一体部と、これらを互いに接続する
別体部とに分かれており、前記ゲート電極は該ゲート配線の別体部より低い熱伝導
性を有し、前記ゲート配線の別体部は該ゲート電極より低い電気抵
抗を有することを特徴とする請求項１記載の薄膜半導体
装置。
【請求項３】前記ゲート配線は、個々のゲート電極と
同一の導電層に属する下層部と、これに重ねられた別の
導電層からなる上層部とに分かれており、前記ゲート電極は該ゲート配線の上層部より低い熱伝導
性を有し、前記ゲート配線の上層部は該ゲート電極より低い電気抵
抗を有することを特徴とする請求項１記載の薄膜半導体
装置。
【請求項４】各薄膜トランジスタのソース電極やドレ
イン電極を互いに接続する信号配線を含んでおり、該信
号配線は前記ゲート配線の一部と同一の導電膜で形成さ
れていることを特徴とする請求項１記載の薄膜半導体装
置。
【請求項５】所定の間隙を介して接合した一対の絶縁
基板と、該間隙に保持された電気光学物質とを備え、一
方の絶縁基板には対向電極が形成され、他方の絶縁基板
には下から順にゲート電極、ゲート絶縁膜及び半導体薄
膜を積層したボトムゲート構造の薄膜トランジスタ、各
ゲート電極を互いに接続するゲート配線及び各薄膜トラ
ンジスタにより駆動される画素電極が集積形成された表
示装置であって、前記ゲート電極は該ゲート配線の少くとも一部より低い
熱伝導性を有し、前記ゲート配線の少くとも一部は該ゲート電極より低い
電気抵抗を有し、前記半導体薄膜はエネルギー照射により再結晶化された
多結晶構造を有することを特徴とする表示装置。