JP4372896B2 - 電気光学装置の作製方法 - Google Patents
電気光学装置の作製方法 Download PDFInfo
- Publication number
- JP4372896B2 JP4372896B2 JP19108199A JP19108199A JP4372896B2 JP 4372896 B2 JP4372896 B2 JP 4372896B2 JP 19108199 A JP19108199 A JP 19108199A JP 19108199 A JP19108199 A JP 19108199A JP 4372896 B2 JP4372896 B2 JP 4372896B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- film
- active layer
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で構成された素子又は回路を有する電気光学装置の作製方法に関する。また、本願発明を用いた作製された電気光学装置を具備する電子装置に関する。
【０００２】
【従来の技術】
基板上にＴＦＴで形成した集積回路を有する電気光学装置の開発が進んでいる。液晶表示装置、ＥＬ表示装置、又は密着型イメージセンサはその代表例として知られている。特に、ポリシリコン膜（多結晶シリコン膜）を活性層にしたＴＦＴ（以下、poly-SiＴＦＴと記す）は従来のアモルファスシリコン膜を用いたＴＦＴ（以下、a-SiＴＦＴと記す）よりも電界効果移動度が高いことから注目されている。
【０００３】
poly-SiＴＦＴを用いた電気光学装置としては、現在液晶表示装置が非常に注目され、既に市場に現れ始めている。しかしながら、poly-SiＴＦＴは高性能ではあるが、a-SiＴＦＴに比べて製造コストが高い。従って、poly-SiＴＦＴの製造コストを低減することが、poly-SiＴＦＴを用いた液晶表示装置の市場を確保する上で重要な問題となってきている。
【０００４】
【発明が解決しようとする課題】
本願発明は、ＴＦＴの製造コストを低減することにより、ＴＦＴを用いた電気光学装置の製造コストを低減するための技術を提供することを課題とする。そして、電気光学装置の製造コストを低減する技術を提供することにより、その電気光学装置を具備した電子装置の製造コストを低減することを課題とする。
【０００５】
【課題を解決するための手段】
本願発明では、ＴＦＴの製造過程で用いられるパターニング工程（フォトリソグラフィ工程）の回数を極力抑えることにより、製造コストの低減を達成する。このパターニング工程の削減のために、ゲート電極を形成した後、新たにパターニング工程を施すことなく前記ゲート電極の側壁にドーピングマスクとなりうる部材を形成する。これによりパターニング工程を増やすことなくＬＤＤ領域を形成することが容易となる。
【０００６】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例でもって詳細な説明を行うこととする。
【０００７】
[実施例１]
本発明の実施例について図１〜図４を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路を同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【０００８】
図１（Ａ）において、基板１０１には、ガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
【０００９】
そして、基板１０１のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜（本明細書中では酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の総称を指す）からなる下地膜１０２をプラズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形成する。
【００１０】
なお、本明細書中において窒化酸化シリコン膜とはＳｉＯxＮyで表される絶縁膜であり、珪素、酸素、窒素を所定の割合で含む絶縁膜を指す。本実施例では、下地膜１０２として、窒素を２０〜５０atomic％（典型的には２０〜３０atomic％）で含む１００ｎｍ厚の窒化酸化シリコン膜と、窒素を１〜２０atomic％（典型的には５〜１０atomic％）で含む２００ｎｍ厚の窒化酸化シリコン膜との積層膜を用いる。なお、厚さはこの値に限定する必要はない。また、窒化酸化シリコン膜に含まれる窒素と酸素の含有比（atomic％比）は３：１〜１：３（典型的には１：１）とすればよい。また、窒化酸化シリコン膜は、ＳｉＨ4とＮ2ＯとＮＨ3を原料ガスとして作製すればよい。
【００１１】
なお、この下地膜１０１は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。
【００１２】
次に下地膜１０２の上に３０〜１２０ｎｍ（好ましくは５０〜７０ｎｍ）の厚さの、アモルファスシリコン膜（図示せず）を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜であれば良い。非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらにアモルファス構造のシリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。また、上記膜厚で形成しておけば、最終的にＴＦＴが完成した時点の活性層の膜厚は１０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）となる。
【００１３】
そして、特開平７−１３０６５２号公報（ＵＳＰ５，６４３，８２６号に対応）に記載された技術に従って、ポリシリコン膜１０３を形成する。同公報記載の技術は、アモルファスシリコン膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素、代表的にはニッケル）を用いる結晶化手段である。
【００１４】
具体的には、アモルファスシリコン膜表面に触媒元素を保持させた状態で加熱処理を行い、アモルファスシリコン膜をポリシリコン膜に変化させるものである。本実施例では同公報の実施例１に記載された技術を用いるが、実施例２に記載された技術を用いても良い。なお、本実施例ではポリシリコン膜を例にしているが、ポリシリコン膜に限定する必要はなく、結晶質構造を含む半導体膜（単結晶シリコン膜も含む）であれば良い。（図１（Ａ））
【００１５】
アモルファスシリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、アモルファスシリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【００１６】
ここでは、下地膜とアモルファスシリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００１７】
次に、ポリシリコン膜１０３に対してレーザー光源から発する光（レーザー光）を照射（以下、レーザーアニールという）して結晶性の改善されたポリシリコン膜１０４を形成する。レーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。（図１（Ｂ））
【００１８】
また、レーザー光の代わりにランプから発する光（以下、ランプ光という）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。
【００１９】
なお、このようにレーザー光またはランプ光により熱処理（アニール）を施す工程を光アニール工程という。光アニール工程は短時間で高温熱処理が行えるため、ガラス基板等の耐熱性の低い基板を用いる場合にも効果的な熱処理工程を高いスループットで行うことができる。勿論、目的はアニールであるので電熱炉を用いたファーネスアニール（熱アニールともいう）で代用することもできる。
【００２０】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＸｅＣｌガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を２５０〜５００mJ/cm2（代表的には３５０〜４００mJ/cm2）とする。
【００２１】
上記条件で行われたレーザーアニール工程は、熱結晶化後に残存した非晶質領域を完全に結晶化すると共に、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜の結晶化を助長する工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。本明細書中ではこのような条件を第１アニール条件と呼ぶことにする。
【００２２】
次に、ポリシリコン膜１０４をパターニングして島状の半導体膜（以下、活性層という）１０５〜１０８を形成する。ここで１回目のパターニング工程が行われる。なお、このとき同時に、今後のパターニング時の位置合わせに用いるアライメントマーカーを、ポリシリコン膜を用いて形成する。本実施例の場合、活性層の形成と同時にアライメントマーカーを形成することができるため、アライメントマーカーを別途形成する手間（パターニング工程の増加）を防ぐことができる。
【００２３】
次に、活性層１０５〜１０８上に後の不純物添加時のために保護膜１０９を形成する。保護膜１０９は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いる。この保護膜１０９は不純物添加時にポリシリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。（図１（Ｃ））
【００２４】
そして、保護膜１０９を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００２５】
こうして１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）が添加された活性層１１０〜１１３が形成される。但し、本明細書中で記載する濃度は全てＳＩＭＳ（質量二次イオン分析）による測定値である。なお、本明細書中では少なくとも上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、１×１０16atoms/cm3の濃度でｎ型を付与する不純物元素、典型的にはリン又は砒素が添加された領域を除く）をｐ型不純物領域（ｂ）と定義する。（図１（Ｄ））
【００２６】
また、この工程では後のｐチャネル型ＴＦＴの活性層１１０にもボロンが添加されているが、必要がなければ活性層１１０のみレジストマスクで隠して上記工程を行っても良いし、全面のボロンを添加した後、活性層１１０のみに１５族に属する元素（代表的にはリン又は砒素）を添加してさらにしきい値電圧を調節しても良い。但し、いずれにしてもパターニング回数は増加してしまう。
【００２７】
次に、レジストマスク１１４a〜１１４dを形成する。ここで２回目のパターニング工程が行われる。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１１５〜１１８を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図１（Ｅ））
【００２８】
この低濃度不純物領域１１５〜１１８は、後にＣＭＯＳ回路又はサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域となる不純物領域、若しくは保持容量の下部電極となる領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００２９】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、保護膜１０９を介してポリシリコン膜にリンを添加する。
【００３０】
次に、レジストマスク１１４a〜１１４d及び保護膜１０９を除去し、再びレーザー光の照射工程を行う。ここでもレーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。但し、添加された不純物元素の活性化が目的であるので、ポリシリコン膜が溶融しない程度のエネルギーで照射することが好ましい。また、保護膜１０９をつけたままレーザーアニール工程を行うことも可能である。（図１（Ｆ））
【００３１】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＫｒＦガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を１００〜３００mJ/cm2（代表的には１５０〜２５０mJ/cm2）とする。
【００３２】
上記条件で行われた光アニール工程は、添加されたｎ型またはｐ型を付与する不純物元素を活性化すると共に、不純物元素の添加時に非晶質化した半導体膜を再結晶化する効果を有する。なお、上記条件は半導体膜を溶融させることなく原子配列の整合性をとり、且つ、不純物元素を活性化することが好ましい。また、本工程は光アニールによりｎ型またはｐ型を付与する不純物元素を活性化する工程、半導体膜を再結晶化する工程、またはそれらを同時に行う工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。本明細書中ではこのような条件を第２アニール条件と呼ぶことにする。
【００３３】
この工程によりｎ型不純物領域（ｂ）１１５〜１１８の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性な領域（ｐ型不純物領域（ｂ）も実質的に真性とみなす）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００３４】
なお、このレーザー光による不純物元素の活性化に際して、電熱炉を用いた熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜６５０℃（好ましくは５００〜５５０℃）の熱処理を行えば良い。
【００３５】
次に、活性層１１０〜１１３を覆ってゲート絶縁膜１１９を形成する。ゲート絶縁膜１１９は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を８０ｎｍの厚さに形成する。（図２（Ａ））
【００３６】
次に、ゲート配線（ゲート電極も含む）となる導電膜１２０を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。
【００３７】
ここで導電膜１２０としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）から選ばれた元素を含む金属膜、または前記元素を主成分とする金属化合物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜）、若しくはそれらの薄膜を積層した積層膜を用いることができる。
【００３８】
本実施例では、導電膜１２０として、５０ｎｍ厚の窒化タンタル（ＴａＮ）膜と、３５０ｎｍ厚のタンタル（Ｔａ）膜でなる積層膜を用いる。
【００３９】
このほか、窒化タングステン膜とタングステン膜との積層膜、窒化タンタル膜のみの単層膜、タングステンシリサイド膜も好適である。また、ゲート配線の最下層にシリコン膜を２〜２０ｎｍ程度の厚さで形成する構造（ポリサイド構造）とすると、シリコン膜上に形成された導電膜の密着性を向上させると同時に、導電膜の酸化を抑制することができる。
【００４０】
また、本実施例のように導電膜１２０として金属膜を用いた場合、その表面をアンモニアガスまたは窒素ガスを用いたプラズマ雰囲気に曝すことで窒化することも有効である。こうすることで、金属膜表面の酸化を抑制することが可能である。
【００４１】
次に、レジストマスク１２１a〜１２１fを形成し、導電膜１２０をエッチングして４００ｎｍ厚のゲート配線１２２〜１２４、１２５a、１２５b及び保持容量の上部電極となる容量配線１２６を形成する。ここで３回目のパターニング工程が行われる。この時、駆動回路に形成されるゲート配線１２３、１２４はｎ型不純物領域（ｂ）１１５〜１１７の一部とゲート絶縁膜を介して重なるように形成する。なお、ゲート配線１２５a、１２５bは断面では二つに見えるが、実際は連続的に繋がった一つのパターンから形成されている。（図２（Ｂ））
【００４２】
次に、ゲート配線１２２〜１２４、１２５a、１２５b及び容量配線１２６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１２７〜１３２にはｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｃ）と定義する。（図２（Ｃ））
【００４３】
なお、ｎ型不純物領域（ｃ）１２７〜１３２には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、ボロンの影響は無視して良い。
【００４４】
但し、厳密にはｎ型不純物領域（ｂ）１１５〜１１７のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００４５】
次に、レジストマスク１２１a〜１２１fを除去し、絶縁物でなるサイドウォール１３３〜１３８を形成する。サイドウォールの形成方法は公知の技術を用いれば良いが、好ましくは厚めに形成した絶縁膜をドライエッチング法によりエッチングしてゆく方法（エッチバックと呼ばれる技術）を用いた方法が良い。本実施例では窒化シリコン膜を用いて形成する。（図２（Ｄ））
【００４６】
次に、サイドウォール１３３〜１３８をマスクとして、再びｎ型不純物元素の添加工程を行う。こうして高濃度にリンを含む不純物領域１３９〜１４８を形成する。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。（図３（Ａ））
【００４７】
次に、レジストマスク１４９を形成する。ここで４回目のパターニング工程が行われる。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域１５０、１５１を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図３（Ｂ））
【００４８】
なお、不純物領域１５０、１５１の一部（前述のｎ型不純物領域（ａ）１３９、１４０）には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
【００４９】
次に、レジストマスク１４９を除去した後、第１層間絶縁膜１５２を形成する。第１層間絶縁膜１５２としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は５０〜４００ｎｍ（好ましくは１００〜２００ｎｍ）とすれば良い。
【００５０】
本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。この第１層間絶縁膜１５２は次に行われる熱処理工程（活性化工程）において、ゲート配線１２２〜１２４、１２５a、１２５b及び容量配線１２６が酸化されて抵抗値が増加するのを防ぐ効果を有する。
【００５１】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程（活性化工程）を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行う。この熱処理工程は、窒素雰囲気中において３００〜６５０℃、好ましくは４００〜５５０℃、ここでは５５０℃、４時間の熱処理を行う。（図３（Ｃ））
【００５２】
この時、本実施例においてアモルファスシリコン膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の図３（Ａ）の工程で形成された高濃度にリンを含む領域に捕獲（ゲッタリング）される。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域１５３〜１５７は前記触媒元素の濃度が１×１０17atoms/cm3以下となる。但し、ニッケルの場合、１×１０17atoms/cm3以下はＳＩＭＳの測定下限となるため、現状の技術では測定不能である。
【００５３】
また、逆に触媒元素のゲッタリングサイトとなった領域（図３（Ａ）の工程で不純物領域１３９〜１４８が形成された領域）は高濃度に触媒元素が偏析して５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在するようになる。しかし、このゲッタリングサイトとなった領域はソース領域またはドレイン領域として機能すれば良いので、ニッケルの有無は問題とはならないと考えられる。
【００５４】
次に、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００５５】
活性化工程を終えたら、第１層間絶縁膜１５２の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜１５８を形成する。本実施例では第２層間絶縁膜１５８として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）１５２と第２層間絶縁膜（酸化シリコン膜）１５８との積層膜でなる１μm厚の層間絶縁膜を形成する。（図３（Ｄ））
【００５６】
なお、第２層間絶縁膜１５８として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂絶縁膜を用いることも可能である。
【００５７】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成される。ここで５回目のパターニング工程が行われる。そして、ソース配線１５９〜１６２と、ドレイン配線１６３〜１６６を形成する。ここで６回目のパターニング工程が行われる。
【００５８】
なお、図示されていないがＣＭＯＳ回路を形成するためにドレイン配線１６３、１６４は電気的に接続されている。また、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００５９】
次に、パッシベーション膜１６７として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。
【００６０】
この時、膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行うことは有効である。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。、この状態で熱処理を行うことで、パッシベーション膜１６７の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００６１】
また、パッシベーション膜１６７を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。
【００６２】
なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１６７に開孔部を形成しておいても良い。但し、その場合はパターニング回数が増加してしまう。
【００６３】
その後、樹脂材料（又は有機材料ともいう）でなる絶縁膜（以下、樹脂絶縁膜という）でなる第３層間絶縁膜１６８を約１μmの厚さに形成する。樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。樹脂絶縁膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の樹脂絶縁膜や有機系SiO化合物などを用いることもできる。
【００６４】
なお、ここでは、基板に塗布後、熱で重合するタイプのアクリル膜を用いるが、光照射により重合するタイプを用いても良い。また、光重合タイプとしてはネガ型樹脂絶縁膜が挙げられる。このようなタイプは光が照射された部分が重合して架橋構造を形成するため、溶液に対する耐性が強くなる。
【００６５】
また、第３層間絶縁膜１６８の一部の層として、顔料等で着色した樹脂絶縁膜を設け、カラーフィルターとして用いることも可能である。
【００６６】
次に、第３層間絶縁膜１６８、パッシベーション膜１６７にドレイン配線１６６に達するコンタクトホールを形成する。ここで７回目のパターニング工程が行われる。そして、画素電極１６９、１７０を形成する。ここで８回目のパターニング工程が行われる。
【００６７】
なお、画素電極１７０はそれぞれ隣接する別の画素の画素電極である。本実施例では画素電極１６９、１７０として透明導電膜を用い、具体的には酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。
【００６８】
また、反射型の液晶表示装置とする場合には画素電極の材料として金属膜を用いれば良い。特に、反射率の高い金属膜が好ましく、アルミニウム合金を用いることが好ましい。
【００６９】
こうして同一基板上に、駆動回路と画素部とを有した基板（以下、アクティブマトリクス基板という）が完成する。ここまで完成するのに要したパターニング回数は８回であり、poly-SiＴＦＴを用いたアクティブマトリクス基板の作製方法としては非常に少ない回数であると言える。
【００７０】
さらに、図４に示すように、アクティブマトリクス基板が完成したら、画素電極１７０の上に樹脂でなるスペーサー１７１をパターニングにより形成する。さらにその上には配向膜１７２をスクリーン印刷により形成する。
【００７１】
また、透光性基板１７３上に遮光膜１７４a、１７４b、カラーフィルター１７５a、１７５b、平坦化膜（オーバーコート剤）１７６、透明導電膜でなる対向電極１７７、配向膜１７８を形成して対向基板を作製する。
【００７２】
そして、アクティブマトリクス基板と対向基板とをシール剤１７９で貼り合わせ、シール剤１７９によって液晶１８０を封入する。こうして、図４に示すような構造の液晶表示装置が完成する。
【００７３】
なお、図４においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素部にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４、保持容量３０５が形成される。
【００７４】
駆動回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、実際にはソース領域またはドレイン領域の一部（図３（Ａ）のｎ型不純物領域１３９、１４０が形成された部分）に１×１０20〜１×１０21atoms/cm3の濃度でリンを含む領域が存在する。また、その領域には図３（Ｃ）の工程でゲッタリングされた触媒元素が５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在する。
【００７５】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域の片側（ドレイン領域側）に、ゲート絶縁膜を介してゲート配線と重なったＬＤＤ領域２０７が形成される。この時、ＬＤＤ領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と一部が重なるように形成される。また、ソース領域側にはｎ型不純物領域（ｃ）でなるＬＤＤ領域２０８が形成される。
【００７６】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０９、ソース領域２１０、ドレイン領域２１１、そしてチャネル形成領域の両側にＬＤＤ領域２１２、２１３が形成される。なお、この構造ではＬＤＤ領域２１２、２１３の一部はゲート配線と重なるように配置されるため、ゲート絶縁膜を介してゲート配線と重なったＬＤＤ領域とゲート絶縁膜を介してゲート配線と重ならないＬＤＤ領域が形成されている。この構造はｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７と同じ構造である。
【００７７】
ここで図５に示す断面図は図４に示したｎチャネル型ＴＦＴ３０３を図３（Ａ）の工程まで作製した状態を示す拡大図である。ここに示すように、ＬＤＤ領域２１２はさらにゲート配線に重なる領域２１２a、ゲート配線に重ならない領域２１２bに、ＬＤＤ領域２１３はさらにゲート配線に重なる領域２１３a、ゲート配線に重ならない領域２１３bに区別できる。また、前述の領域２１２a、２１３aには２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、領域２１２b、２１３bはその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【００７８】
また、画素ＴＦＴ３０４には、チャネル形成領域２１４、２１５、ソース領域２１６、ドレイン領域２１７、ＬＤＤ領域２１８〜２２１、ＬＤＤ領域２１９、２２０に接したｎ型不純物領域（ａ）２２２が形成される。この時、ソース領域２１６、ドレイン領域２１７はそれぞれｎ型不純物領域（ａ）で形成され、ＬＤＤ領域２１８〜２２１はｎ型不純物領域（ｃ）で形成される。
【００７９】
また、ドレイン領域２１７が延長されてｎ型不純物領域２２３に接続されている。そして、ゲート絶縁膜１１９を介して容量配線１４１が重なっている。このとき、ｎ型不純物領域２２３、ゲート絶縁膜１１９及び容量配線１４１でなる保持容量３０５が形成される。
【００８０】
本実施例の作製工程によれば、画素部および駆動回路が求める性能に応じて回路または素子を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と低オフ電流動作を重視したＴＦＴ構造とを実現しうる。
【００８１】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重視するシフトレジスタ、信号分割回路などの駆動回路に適している。即ち、チャネル形成領域の片側（ドレイン領域側）のみにゲート配線と重なるＬＤＤ領域を配置することで、できるだけ寄生容量の形成を抑えつつホットキャリア注入による劣化に強い動作を達成しうる。
【００８２】
また、ｎチャネル型ＴＦＴ３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプル及びホールド回路）に適している。即ち、ゲート配線と重なるＬＤＤ領域でホットキャリア注入を低減し、さらにゲート配線と重ならないＬＤＤ領域で低オフ電流を低減する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造とする。
【００８３】
また、ｎチャネル型ＴＦＴ３０４は低オフ電流動作を重視した画素部、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるゲート配線と重なるＬＤＤ領域を配置せず、ゲート配線と重ならないようにＬＤＤ領域を配置することで低オフ電流動作を達成しうる。また、駆動回路のＬＤＤ領域よりも低い濃度のＬＤＤ領域を用いることで、さらにオフ電流値を低減することができる。
【００８４】
また、本実施例ではダブルゲート構造としているが、二つのゲート配線（ゲート電極）の間に高濃度の不純物領域（この場合はｎ型不純物領域（ａ）２２２）を配置することはオフ電流値を低減する上で非常に有効である。なお、トリプルゲート構造等、他のマルチゲート構造としても良い。
【００８５】
また、ｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７及びｎチャネル型ＴＦＴ３０３のＬＤＤ領域２１２、２１３のうち、ゲート配線と重なる領域の長さ（幅）は０．１〜３．０μｍ（代表的には０．２〜１．５μｍ）とし、ゲート配線と重ならない領域の長さ（幅）は０．１〜０．５μｍ（代表的には０．３〜０．４μｍ）とすれば良い。また、画素ＴＦＴ３０４に設けられるＬＤＤ領域２１８〜２２１の長さ（幅）は０．１〜０．５μｍ（代表的には０．３〜０．４μｍ）とすれば良い。
【００８６】
[実施例２]
本実施例では、実施例１で作製した液晶表示装置の外観について説明する。説明には図６の斜視図を用いる。アクティブマトリクス基板は、基板６０１上に形成された、画素部６０２と、ゲート信号側駆動回路６０３と、ソース信号側駆動回路６０４で構成される。画素部の画素ＴＦＴ６０５には画素電極６０６及び保持容量６０７が接続される。実施例１に示した保持容量３０５は、この保持容量６０７に用いる。
【００８７】
また、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。ゲート信号側駆動回路６０３と、ソース信号側駆動回路６０４はそれぞれゲート配線６０８とソース配線６０９で画素部６０２に接続されている。また、ＦＰＣ６１０には駆動回路まで信号を伝達するための入出力配線（接続配線）６１１、６１２が設けられている。また、６１３は対向基板である。
【００８８】
なお、本明細書中では図６に示した電気光学装置を液晶表示装置と呼んでいるが、図６に示すようにＦＰＣまで取り付けられた状態を一般的には液晶モジュールという。従って、本実施例でいう液晶表示装置を液晶モジュールと呼んでも差し支えない。
【００８９】
［実施例３］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図７を用いる。
【００９０】
まず、実施例１に従って図２（Ｂ）の工程まで行う。但し、本実施例では実施例１の図１（Ｅ）の工程を省略する。即ち、ゲート配線（本実施例ではタングステン膜と窒化タングステン膜との積層膜を用いる。）が形成された時点で、活性層にはｐ型不純物元素のみが添加された状態となる。そして、この状態で実施例１の図２（Ｃ）と同様の条件でｎ型不純物元素を添加し、ｎ型不純物領域（ｃ）７０１〜７１０を形成する。（図７（Ａ））
【００９１】
次に、公知の技術を用いてサイドウォール７１１〜７１６を形成するが、本実施例ではサイドウォールに導電性をもたせる点に特徴がある。即ち、サイドウォールの形成材料としては、サイドウォール自身が電極として機能するような材料を用いる必要がある。本実施例では、ｎ型不純物元素であるリンを成膜時に添加したポリシリコン膜をエッチングすることによりサイドウォール７１１〜７１６を形成する。（図７（Ｂ））
【００９２】
次に、レジストマスク７１７a〜７１７cを形成し、この状態で実施例１の図３（Ａ）と同様の条件でｎ型不純物元素を添加して、ｎ型不純物領域（ａ）７１８〜７２７を形成する。（図７（Ｃ））
【００９３】
次に、レジストマスク７１７a〜７１７cを除去し、新たにレジストマスク７２８を形成する。そして、サイドウォール７１１を、フッ素系ガスを用いたドライエッチング法により選択的に除去する。そして、この状態で実施例１の図３（Ｂ）と同様の条件でｐ型不純物元素を添加して、ｐ型不純物領域（ａ）７２９、７３０を形成する。（図７（Ｄ））
【００９４】
なお、図７（Ｄ）においてｐ型不純物元素を添加する前に、ゲート配線をマスクとして自己整合的にゲート絶縁膜をエッチングしても良い。こうすることで不純物元素を添加する際のドーピング装置の加速電圧を低くすることができるためスループットの向上を図ることができる。
【００９５】
この後の工程は、実施例１の図３（Ｃ）以降の工程に従えば良い。なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【００９６】
［実施例４］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図８を用いる。
【００９７】
まず、実施例１に従って図２（Ｂ）の工程まで行い、各ゲート配線をマスクにしてゲート絶縁膜をエッチングして、ゲート配線の下に残存したゲート絶縁膜８０１〜８０６を形成する。エッチングはＣＨＦ3ガスを用いたドライエッチング法を用いれば良い。（図８（Ａ））
【００９８】
次にレジストマスク８０７を形成し、この状態で実施例１の図３（Ｂ）と同様の条件でｐ型不純物元素を添加して、ｐ型不純物領域（ａ）８０８、８０９を形成する。（図８（Ｂ））
【００９９】
次に、不純物を添加するための保護膜８１０を形成する。保護膜８１０は１００〜５００ｎｍ（好ましくは１５０〜２００ｎｍ）厚の珪素を含む絶縁膜を用いれば良い。本実施例では、１５０ｎｍの酸化シリコン膜をプラズマＣＶＤ法で形成する。（図８（Ｃ））
【０１００】
次に、図８（Ｃ）で形成した保護膜８１０の上から、実施例１の図３（Ａ）と同様の条件でｎ型不純物元素を添加して、ｎ型不純物領域（ａ）８１１〜８１８を形成する。（図８（Ｄ））
【０１０１】
なお、ｐ型不純物領域（ａ）８０８、８０９にもｎ型不純物元素の添加された領域８１９、８２０が形成されるが、３倍以上の高い濃度でｐ型不純物元素が存在するので問題とはならない。この領域８１９、８２０は後の活性化工程において、結晶化に用いた触媒元素をゲッタリングする領域として機能する。
【０１０２】
この後の工程は、実施例１の図３（Ｃ）以降の工程に従えば良い。なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１０３】
［実施例５］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図９を用いる。
【０１０４】
まず、実施例１の工程に従って図１（Ｄ）の工程まで行ったら、後のゲート電極の形成工程で用いるパターニング用マスクを用いてレジストマスクを形成し、酸素プラズマ処理を行うことで前記レジストマスクを横方向に一定距離だけ後退させる。こうしてレジストマスク９０１a〜９０１fを形成する。なお、点線で示したのは、後退する前のレジストマスクの位置である。
【０１０５】
そして、レジストマスク９０１a〜９０１fをマスクとして、実施例１の図１（Ｅ）と同様の条件でｎ型不純物元素を添加する。こうして、ｎ型不純物領域（ｂ）９０２〜９１１が形成される。（図９（Ａ））
【０１０６】
次に、レジストマスク９０１a〜９０１fを除去し、ゲート配線の材料となる導電膜（図示せず）を形成する。そして、新たにレジストマスク９１２a、９１２bを形成し、導電膜をエッチングして、ｐチャネル型ＴＦＴのゲート配線９１３を形成する。なお、９１４に示した導電膜はこのときエッチングしない。
【０１０７】
さらに、ゲート配線９１３をマスクとしてドライエッチング法によりゲート絶縁膜１１９をエッチングし、活性層を露呈させた状態でｐ型不純物元素の添加を行、ｐ型不純物領域（ａ）９１５、９１６を形成する。添加条件は実施例１の図３（Ｂ）の工程に従えば良い。（図９（Ｂ））
【０１０８】
次に、レジストマスク９１２a、９１２bを除去し、新たにレジストマスク９１７a〜９１７fを形成する。そして、導電膜９１４をエッチングしてｎチャネル型ＴＦＴのゲート配線９１８〜９２２を形成する。
【０１０９】
さらに、ゲート配線９１８〜９２２をマスクとしてドライエッチング法によりゲート絶縁膜１１９をエッチングし、図９（Ｃ）の状態を得る。
【０１１０】
そして、実施例４と同様に保護膜９２３を形成し、実施例１の図３（Ａ）と同様の条件でｎ型不純物領域（ａ）９２４〜９３１を形成する。（図９（Ｄ））
【０１１１】
なお、ｐ型不純物領域（ａ）９１５、９１６にもｎ型不純物元素の添加された領域９３２、９３３が形成されるが、３倍以上の高い濃度でｐ型不純物元素が存在するので問題とはならない。この領域９３２、９３３は後の活性化工程において、結晶化に用いた触媒元素をゲッタリングする領域として機能する。
【０１１２】
この後の工程は、実施例１の図３（Ｃ）以降の工程に従えば良い。なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１１３】
［実施例６］
実施例５の図９（Ｄ）の工程は、保護膜９２３を用いずにレジストマスクを用いても良い。即ち、図１０に示すように、保護膜９２３の代わりにレジストマスク４０１a〜４０１dを形成し、それをマスクとしてｎ型不純物元素を添加することも可能である。
【０１１４】
これによりｎ型不純物領域（ａ）４０２〜４０９が形成され、ｐ型不純物領域に高濃度にｎ型不純物元素が添加された領域４１０、４１１が形成される。なお、本実施例の特徴は、ｎ型不純物領域（ｂ）４１２、４１３である。特にｎチャネル型不純物領域（ｂ）４１２は、図４のｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７に相当するが、ゲート配線に完全に重なった状態となる。即ち、抵抗成分（ＬＤＤ領域２０７のゲート配線に重ならない部分）がないため、より高速動作に適した構造となる。
【０１１５】
なお、本実施例の作製工程は実施例１（具体的には実施例５）の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１１６】
［実施例７］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図１１を用いる。
【０１１７】
まず、実施例１の工程に従って図２（Ｃ）の工程まで行う。次に、レジストマスク５０１を形成し、実施例１の図３（Ｂ）の工程と同様の条件でｐ型不純物領域（ａ）５０２、５０３を形成する。（図１１（Ａ））
【０１１８】
次に、レジストマスク５０１を除去し、０．３〜２μm（好ましくは０．５〜１μm）の厚さの珪素を含む絶縁膜５０４を形成する。この絶縁膜５０４は実施例１で説明した第１層間絶縁膜に相当する。本実施例では、２００ｎｍ厚の窒化酸化シリコン膜と８００ｎｍ厚の酸化シリコン膜とでなる積層膜を用いる。（図１１（Ｂ））
【０１１９】
次に、珪素を含む絶縁膜５０４にコンタクトホール（開孔部）５０５a〜５０５iを形成する。そして、実施例１の図３（Ａ）と同様の条件でｎ型不純物元素の添加工程を行い、ｎ型不純物領域（ａ）５０６〜５１２を形成する。また、このときｐ型不純物領域（ａ）５０２、５０３にも高濃度にｎ型不純物元素を領域５１３、５１４が形成される。（図１１（Ｃ））
【０１２０】
このとき、コンタクトホールを形成する位置がＬＤＤ領域の幅を決定する。具体的には、ゲート配線の側面から距離（Ｘ）だけ離れた位置までは上記珪素を含む絶縁膜５０４で覆われた状態としておくように、コンタクトホール５０５a〜５０５iを形成する。即ち、第１層間絶縁膜にコンタクトホールを形成するためのパターニング工程はＬＤＤ領域（但しゲート配線に重ならないＬＤＤ領域）の長さを決定する点に本実施例の特徴がある。
【０１２１】
また、活性層のうちコンタクトホールの底部に露呈した領域のみがソース領域又はドレイン領域として機能するため、コンタクトホールの径（内径）はできるだけ広く形成することが好ましい。そのためにはコンタクトホールの上面から見た形状が円形であっても良いが、角形であった方が好ましい。
【０１２２】
なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１２３】
［実施例８］
実施例１の作製工程では、結晶構造を含む半導体膜の形成方法として、結晶化を助長する触媒元素を用いる例を示したが、本実施例では、そのような触媒元素を用いずに熱結晶化またはレーザー結晶化によって結晶構造を含む半導体膜を形成する場合を示す。
【０１２４】
熱結晶化による場合、非晶質構造を含む半導体膜を形成した後、６００〜６５０℃の温度で１５〜２４時間の熱処理工程を行えば良い。即ち、６００℃を超える温度で熱処理を行うことにより自然核が発生し、結晶化が進行する。
【０１２５】
また、レーザー結晶化による場合、非晶質構造を含む半導体膜を形成した後、実施例１に示した第１アニール条件でレーザーアニール工程を行えば良い。これにより短時間で結晶構造を含む半導体膜を形成することができる。勿論、レーザーアニールの代わりにランプアニールを行っても良い。
【０１２６】
また、特願平１１−７６９６７号出願明細書の実施例１に記載された技術を用いても良い。同出願明細書の実施例１の作製工程によれば、特異な結晶構造のポリシリコン膜を得ることができる。なお、このポリシリコン膜に関する詳細は、本出願人による特願平１０−０４４６５９号、特願平１０−１５２３１６号、特願平１０−１５２３０８号または特願平１０−１５２３０５号の出願を参照すれば良い。
【０１２７】
以上のように、ＴＦＴに用いる結晶構造を含む半導体膜は、公知のあらゆる手段を用いて形成することができる。なお、本実施例は実施例１〜７のいずれの構成とも自由に組み合わせることができる。
【０１２８】
［実施例９］
実施例１の図２（Ｂ）の工程、図３（Ａ）の工程又は図３（Ｂ）の工程のいずれかの工程において、ｎ型不純物元素又はｐ型不純物元素を添加する前に、ゲート配線をマスクにしてゲート絶縁膜をエッチングし、除去する工程を行っても良い。
【０１２９】
ゲート絶縁膜が珪素を含む絶縁膜でなる場合、エッチングガスとしてＣＨＦ3を用いたドライエッチング法を用いることが好ましい。こうすることで直接的に活性層に対して不純物元素を添加することになるため、ドーピング時の加速電圧を抑えることができ、スループットの向上を図ることができる。
【０１３０】
なお、本実施例の構成は、実施例１〜８のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３１】
［実施例１０］
本発明は半導体基板を用いた従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。
【０１３２】
また、反射型液晶表示装置を作製する場合に限り、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。勿論、これらのＳＯＩ技術を用いて透明基板上に単結晶半導体薄膜を形成する技術が確立されれば、透過型表示装置に用いることも可能となる。
【０１３３】
なお、本実施例の構成は、実施例１〜９のいずれの構成とも自由に組み合わせることが可能である。
【０１３４】
［実施例１１］
実施例１〜実施例１０に示したＴＦＴの作製プロセスは、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置を作製する場合においても適用することができる。
【０１３５】
通常のＥＬ表示装置では、画素内にスイッチング用のＴＦＴと電流制御用のＴＦＴの二つが形成されるが、図４に示したｎチャネル型ＴＦＴ３０４がスイッチング用のＴＦＴに適しており、ｎチャネル型ＴＦＴ３０２が電流制御用のＴＦＴに適している。
【０１３６】
従って、実施例１〜実施例１０の作製工程を参照してＥＬ表示装置用のアクティブマトリクス基板を作製し、公知のＥＬ形成技術を用いて、ＥＬ表示装置を完成させれば良い。
【０１３７】
［実施例１２］
本願発明の実施によって得られた安価な電気光学装置はパーソナルコンピュータ等のような表示ディスプレイを組み込んだ電子装置（電子製品）全てに部品として組み込むことが可能である。
【０１３８】
その様な電子装置としては、ビデオカメラ、デジタルスチルカメラ、プロジェクター（リア型またはフロント型）、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら半導体装置の例を図１２に示す。
【０１３９】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、受像部２００２、表示装置２００３、キーボード２００４等で構成される。本願発明は表示装置２００４に用いることができる。
【０１４０】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等で構成される。本願発明を表示装置２１０２に用いることができる。
【０１４１】
図１２（Ｃ）はゴーグル型ディスプレイであり、本体２２０１、表示装置２２０２、アーム部２２０３等で構成される。本発明は表示装置２２０２に用いることができる。
【０１４２】
図１２（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示装置（ａ）２３０４、表示装置（ｂ）２３０５等で構成される。表示装置（ａ）は主として画像情報を表示し、表示装置（ｂ）は主として文字情報を表示するが、本発明はこれら表示装置（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０１４３】
図１２（Ｅ）はフロント型プロジェクターであり、本体２４０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２等で構成され、スクリーン２４０３に画像を表示することができる。本発明は光学エンジン２４０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１４４】
図１２（Ｆ）はリア型プロジェクターであり、本体２５０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２、光源２５０２、リフレクター２５０３、２５０４、スクリーン２５０５等で構成される。本発明は光学エンジン２５０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１４５】
なお、本実施例における電気光学装置は実施例１〜１１のどのような組み合わせからなる構成を用いて作製されたものであっても良い。
【０１４６】
【発明の効果】
本願発明を実施することで液晶表示装置やＥＬ表示装置等の電気光学装置の製造工程が簡略化され、製造コストを低減することが可能である。また、そのように低いコストで信頼性の高い電気光学装置を作製することができる。
【０１４７】
さらに、本願発明の実施によって得られた安価な電気光学装置を搭載することによって電子装置の製造コストも低減することができる。このように本願発明は産業上、非常に有用な技術である。
【図面の簡単な説明】
【図１】 画素部と駆動回路の作製工程を示す図。
【図２】 画素部と駆動回路の作製工程を示す図。
【図３】 画素部と駆動回路の作製工程を示す図。
【図４】 画素部と駆動回路の作製工程を示す図。
【図５】 ｎチャネル型ＴＦＴのＬＤＤ構造を示す図。
【図６】 アクティブマトリクス型液晶表示装置の斜視図。
【図７】 画素部と駆動回路の作製工程を示す図。
【図８】 画素部と駆動回路の作製工程を示す図。
【図９】 画素部と駆動回路の作製工程を示す図。
【図１０】 画素部と駆動回路の作製工程を示す図。
【図１１】 画素部と駆動回路の作製工程を示す図。
【図１２】 電子装置の一例を示す図。
【符号の説明】
１０１ 基板
１０２ 下地膜
１０３ 結晶質半導体膜
１０４ 結晶質半導体膜
１０５〜１０８ 活性層
１０９ 保護膜
１１０〜１１３ ｐ型不純物領域（ｂ）が形成された活性層
１１５〜１１８ ｎ型不純物領域（ｂ）
１１９ ゲート絶縁膜
１２０ 導電膜
１２１a〜１２１f、１４９ レジストマスク
１２２〜１２４、１２５a、１２５、１２６ ゲート配線
１２７〜１３２ ｎ型不純物領域（ｃ）
１３３〜１３８ サイドウォール
１３９〜１４８ ｎ型不純物領域（ａ）
１５０、１５１ ｐ型不純物領域（ａ）
１５２ 第１層間絶縁膜
１５３〜１５７ チャネル形成領域
１５８ 第２層間絶縁膜
１５９〜１６２ ソース配線
１６３〜１６６ ドレイン配線
１６７ パッシベーション膜
１６８ 第３層間絶縁膜
１６９、１７０ 画素電極
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で構成された素子又は回路を有する電気光学装置の作製方法に関する。また、本願発明を用いた作製された電気光学装置を具備する電子装置に関する。
【０００２】
【従来の技術】
基板上にＴＦＴで形成した集積回路を有する電気光学装置の開発が進んでいる。液晶表示装置、ＥＬ表示装置、又は密着型イメージセンサはその代表例として知られている。特に、ポリシリコン膜（多結晶シリコン膜）を活性層にしたＴＦＴ（以下、poly-SiＴＦＴと記す）は従来のアモルファスシリコン膜を用いたＴＦＴ（以下、a-SiＴＦＴと記す）よりも電界効果移動度が高いことから注目されている。
【０００３】
poly-SiＴＦＴを用いた電気光学装置としては、現在液晶表示装置が非常に注目され、既に市場に現れ始めている。しかしながら、poly-SiＴＦＴは高性能ではあるが、a-SiＴＦＴに比べて製造コストが高い。従って、poly-SiＴＦＴの製造コストを低減することが、poly-SiＴＦＴを用いた液晶表示装置の市場を確保する上で重要な問題となってきている。
【０００４】
【発明が解決しようとする課題】
本願発明は、ＴＦＴの製造コストを低減することにより、ＴＦＴを用いた電気光学装置の製造コストを低減するための技術を提供することを課題とする。そして、電気光学装置の製造コストを低減する技術を提供することにより、その電気光学装置を具備した電子装置の製造コストを低減することを課題とする。
【０００５】
【課題を解決するための手段】
本願発明では、ＴＦＴの製造過程で用いられるパターニング工程（フォトリソグラフィ工程）の回数を極力抑えることにより、製造コストの低減を達成する。このパターニング工程の削減のために、ゲート電極を形成した後、新たにパターニング工程を施すことなく前記ゲート電極の側壁にドーピングマスクとなりうる部材を形成する。これによりパターニング工程を増やすことなくＬＤＤ領域を形成することが容易となる。
【０００６】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例でもって詳細な説明を行うこととする。
【０００７】
[実施例１]
本発明の実施例について図１〜図４を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路を同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【０００８】
図１（Ａ）において、基板１０１には、ガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
【０００９】
そして、基板１０１のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜（本明細書中では酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の総称を指す）からなる下地膜１０２をプラズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形成する。
【００１０】
なお、本明細書中において窒化酸化シリコン膜とはＳｉＯxＮyで表される絶縁膜であり、珪素、酸素、窒素を所定の割合で含む絶縁膜を指す。本実施例では、下地膜１０２として、窒素を２０〜５０atomic％（典型的には２０〜３０atomic％）で含む１００ｎｍ厚の窒化酸化シリコン膜と、窒素を１〜２０atomic％（典型的には５〜１０atomic％）で含む２００ｎｍ厚の窒化酸化シリコン膜との積層膜を用いる。なお、厚さはこの値に限定する必要はない。また、窒化酸化シリコン膜に含まれる窒素と酸素の含有比（atomic％比）は３：１〜１：３（典型的には１：１）とすればよい。また、窒化酸化シリコン膜は、ＳｉＨ4とＮ2ＯとＮＨ3を原料ガスとして作製すればよい。
【００１１】
なお、この下地膜１０１は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。
【００１２】
次に下地膜１０２の上に３０〜１２０ｎｍ（好ましくは５０〜７０ｎｍ）の厚さの、アモルファスシリコン膜（図示せず）を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜であれば良い。非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらにアモルファス構造のシリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。また、上記膜厚で形成しておけば、最終的にＴＦＴが完成した時点の活性層の膜厚は１０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）となる。
【００１３】
そして、特開平７−１３０６５２号公報（ＵＳＰ５，６４３，８２６号に対応）に記載された技術に従って、ポリシリコン膜１０３を形成する。同公報記載の技術は、アモルファスシリコン膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素、代表的にはニッケル）を用いる結晶化手段である。
【００１４】
具体的には、アモルファスシリコン膜表面に触媒元素を保持させた状態で加熱処理を行い、アモルファスシリコン膜をポリシリコン膜に変化させるものである。本実施例では同公報の実施例１に記載された技術を用いるが、実施例２に記載された技術を用いても良い。なお、本実施例ではポリシリコン膜を例にしているが、ポリシリコン膜に限定する必要はなく、結晶質構造を含む半導体膜（単結晶シリコン膜も含む）であれば良い。（図１（Ａ））
【００１５】
アモルファスシリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、アモルファスシリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【００１６】
ここでは、下地膜とアモルファスシリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００１７】
次に、ポリシリコン膜１０３に対してレーザー光源から発する光（レーザー光）を照射（以下、レーザーアニールという）して結晶性の改善されたポリシリコン膜１０４を形成する。レーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。（図１（Ｂ））
【００１８】
また、レーザー光の代わりにランプから発する光（以下、ランプ光という）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。
【００１９】
なお、このようにレーザー光またはランプ光により熱処理（アニール）を施す工程を光アニール工程という。光アニール工程は短時間で高温熱処理が行えるため、ガラス基板等の耐熱性の低い基板を用いる場合にも効果的な熱処理工程を高いスループットで行うことができる。勿論、目的はアニールであるので電熱炉を用いたファーネスアニール（熱アニールともいう）で代用することもできる。
【００２０】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＸｅＣｌガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を２５０〜５００mJ/cm2（代表的には３５０〜４００mJ/cm2）とする。
【００２１】
上記条件で行われたレーザーアニール工程は、熱結晶化後に残存した非晶質領域を完全に結晶化すると共に、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜の結晶化を助長する工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。本明細書中ではこのような条件を第１アニール条件と呼ぶことにする。
【００２２】
次に、ポリシリコン膜１０４をパターニングして島状の半導体膜（以下、活性層という）１０５〜１０８を形成する。ここで１回目のパターニング工程が行われる。なお、このとき同時に、今後のパターニング時の位置合わせに用いるアライメントマーカーを、ポリシリコン膜を用いて形成する。本実施例の場合、活性層の形成と同時にアライメントマーカーを形成することができるため、アライメントマーカーを別途形成する手間（パターニング工程の増加）を防ぐことができる。
【００２３】
次に、活性層１０５〜１０８上に後の不純物添加時のために保護膜１０９を形成する。保護膜１０９は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いる。この保護膜１０９は不純物添加時にポリシリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。（図１（Ｃ））
【００２４】
そして、保護膜１０９を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００２５】
こうして１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）が添加された活性層１１０〜１１３が形成される。但し、本明細書中で記載する濃度は全てＳＩＭＳ（質量二次イオン分析）による測定値である。なお、本明細書中では少なくとも上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、１×１０16atoms/cm3の濃度でｎ型を付与する不純物元素、典型的にはリン又は砒素が添加された領域を除く）をｐ型不純物領域（ｂ）と定義する。（図１（Ｄ））
【００２６】
また、この工程では後のｐチャネル型ＴＦＴの活性層１１０にもボロンが添加されているが、必要がなければ活性層１１０のみレジストマスクで隠して上記工程を行っても良いし、全面のボロンを添加した後、活性層１１０のみに１５族に属する元素（代表的にはリン又は砒素）を添加してさらにしきい値電圧を調節しても良い。但し、いずれにしてもパターニング回数は増加してしまう。
【００２７】
次に、レジストマスク１１４a〜１１４dを形成する。ここで２回目のパターニング工程が行われる。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１１５〜１１８を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図１（Ｅ））
【００２８】
この低濃度不純物領域１１５〜１１８は、後にＣＭＯＳ回路又はサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域となる不純物領域、若しくは保持容量の下部電極となる領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００２９】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、保護膜１０９を介してポリシリコン膜にリンを添加する。
【００３０】
次に、レジストマスク１１４a〜１１４d及び保護膜１０９を除去し、再びレーザー光の照射工程を行う。ここでもレーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。但し、添加された不純物元素の活性化が目的であるので、ポリシリコン膜が溶融しない程度のエネルギーで照射することが好ましい。また、保護膜１０９をつけたままレーザーアニール工程を行うことも可能である。（図１（Ｆ））
【００３１】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＫｒＦガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を１００〜３００mJ/cm2（代表的には１５０〜２５０mJ/cm2）とする。
【００３２】
上記条件で行われた光アニール工程は、添加されたｎ型またはｐ型を付与する不純物元素を活性化すると共に、不純物元素の添加時に非晶質化した半導体膜を再結晶化する効果を有する。なお、上記条件は半導体膜を溶融させることなく原子配列の整合性をとり、且つ、不純物元素を活性化することが好ましい。また、本工程は光アニールによりｎ型またはｐ型を付与する不純物元素を活性化する工程、半導体膜を再結晶化する工程、またはそれらを同時に行う工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。本明細書中ではこのような条件を第２アニール条件と呼ぶことにする。
【００３３】
この工程によりｎ型不純物領域（ｂ）１１５〜１１８の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性な領域（ｐ型不純物領域（ｂ）も実質的に真性とみなす）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００３４】
なお、このレーザー光による不純物元素の活性化に際して、電熱炉を用いた熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜６５０℃（好ましくは５００〜５５０℃）の熱処理を行えば良い。
【００３５】
次に、活性層１１０〜１１３を覆ってゲート絶縁膜１１９を形成する。ゲート絶縁膜１１９は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を８０ｎｍの厚さに形成する。（図２（Ａ））
【００３６】
次に、ゲート配線（ゲート電極も含む）となる導電膜１２０を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。
【００３７】
ここで導電膜１２０としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）から選ばれた元素を含む金属膜、または前記元素を主成分とする金属化合物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜）、若しくはそれらの薄膜を積層した積層膜を用いることができる。
【００３８】
本実施例では、導電膜１２０として、５０ｎｍ厚の窒化タンタル（ＴａＮ）膜と、３５０ｎｍ厚のタンタル（Ｔａ）膜でなる積層膜を用いる。
【００３９】
このほか、窒化タングステン膜とタングステン膜との積層膜、窒化タンタル膜のみの単層膜、タングステンシリサイド膜も好適である。また、ゲート配線の最下層にシリコン膜を２〜２０ｎｍ程度の厚さで形成する構造（ポリサイド構造）とすると、シリコン膜上に形成された導電膜の密着性を向上させると同時に、導電膜の酸化を抑制することができる。
【００４０】
また、本実施例のように導電膜１２０として金属膜を用いた場合、その表面をアンモニアガスまたは窒素ガスを用いたプラズマ雰囲気に曝すことで窒化することも有効である。こうすることで、金属膜表面の酸化を抑制することが可能である。
【００４１】
次に、レジストマスク１２１a〜１２１fを形成し、導電膜１２０をエッチングして４００ｎｍ厚のゲート配線１２２〜１２４、１２５a、１２５b及び保持容量の上部電極となる容量配線１２６を形成する。ここで３回目のパターニング工程が行われる。この時、駆動回路に形成されるゲート配線１２３、１２４はｎ型不純物領域（ｂ）１１５〜１１７の一部とゲート絶縁膜を介して重なるように形成する。なお、ゲート配線１２５a、１２５bは断面では二つに見えるが、実際は連続的に繋がった一つのパターンから形成されている。（図２（Ｂ））
【００４２】
次に、ゲート配線１２２〜１２４、１２５a、１２５b及び容量配線１２６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１２７〜１３２にはｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｃ）と定義する。（図２（Ｃ））
【００４３】
なお、ｎ型不純物領域（ｃ）１２７〜１３２には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、ボロンの影響は無視して良い。
【００４４】
但し、厳密にはｎ型不純物領域（ｂ）１１５〜１１７のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００４５】
次に、レジストマスク１２１a〜１２１fを除去し、絶縁物でなるサイドウォール１３３〜１３８を形成する。サイドウォールの形成方法は公知の技術を用いれば良いが、好ましくは厚めに形成した絶縁膜をドライエッチング法によりエッチングしてゆく方法（エッチバックと呼ばれる技術）を用いた方法が良い。本実施例では窒化シリコン膜を用いて形成する。（図２（Ｄ））
【００４６】
次に、サイドウォール１３３〜１３８をマスクとして、再びｎ型不純物元素の添加工程を行う。こうして高濃度にリンを含む不純物領域１３９〜１４８を形成する。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。（図３（Ａ））
【００４７】
次に、レジストマスク１４９を形成する。ここで４回目のパターニング工程が行われる。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域１５０、１５１を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図３（Ｂ））
【００４８】
なお、不純物領域１５０、１５１の一部（前述のｎ型不純物領域（ａ）１３９、１４０）には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
【００４９】
次に、レジストマスク１４９を除去した後、第１層間絶縁膜１５２を形成する。第１層間絶縁膜１５２としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は５０〜４００ｎｍ（好ましくは１００〜２００ｎｍ）とすれば良い。
【００５０】
本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。この第１層間絶縁膜１５２は次に行われる熱処理工程（活性化工程）において、ゲート配線１２２〜１２４、１２５a、１２５b及び容量配線１２６が酸化されて抵抗値が増加するのを防ぐ効果を有する。
【００５１】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程（活性化工程）を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行う。この熱処理工程は、窒素雰囲気中において３００〜６５０℃、好ましくは４００〜５５０℃、ここでは５５０℃、４時間の熱処理を行う。（図３（Ｃ））
【００５２】
この時、本実施例においてアモルファスシリコン膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の図３（Ａ）の工程で形成された高濃度にリンを含む領域に捕獲（ゲッタリング）される。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域１５３〜１５７は前記触媒元素の濃度が１×１０17atoms/cm3以下となる。但し、ニッケルの場合、１×１０17atoms/cm3以下はＳＩＭＳの測定下限となるため、現状の技術では測定不能である。
【００５３】
また、逆に触媒元素のゲッタリングサイトとなった領域（図３（Ａ）の工程で不純物領域１３９〜１４８が形成された領域）は高濃度に触媒元素が偏析して５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在するようになる。しかし、このゲッタリングサイトとなった領域はソース領域またはドレイン領域として機能すれば良いので、ニッケルの有無は問題とはならないと考えられる。
【００５４】
次に、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００５５】
活性化工程を終えたら、第１層間絶縁膜１５２の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜１５８を形成する。本実施例では第２層間絶縁膜１５８として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）１５２と第２層間絶縁膜（酸化シリコン膜）１５８との積層膜でなる１μm厚の層間絶縁膜を形成する。（図３（Ｄ））
【００５６】
なお、第２層間絶縁膜１５８として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂絶縁膜を用いることも可能である。
【００５７】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成される。ここで５回目のパターニング工程が行われる。そして、ソース配線１５９〜１６２と、ドレイン配線１６３〜１６６を形成する。ここで６回目のパターニング工程が行われる。
【００５８】
なお、図示されていないがＣＭＯＳ回路を形成するためにドレイン配線１６３、１６４は電気的に接続されている。また、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００５９】
次に、パッシベーション膜１６７として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。
【００６０】
この時、膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行うことは有効である。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。、この状態で熱処理を行うことで、パッシベーション膜１６７の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００６１】
また、パッシベーション膜１６７を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。
【００６２】
なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１６７に開孔部を形成しておいても良い。但し、その場合はパターニング回数が増加してしまう。
【００６３】
その後、樹脂材料（又は有機材料ともいう）でなる絶縁膜（以下、樹脂絶縁膜という）でなる第３層間絶縁膜１６８を約１μmの厚さに形成する。樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。樹脂絶縁膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の樹脂絶縁膜や有機系SiO化合物などを用いることもできる。
【００６４】
なお、ここでは、基板に塗布後、熱で重合するタイプのアクリル膜を用いるが、光照射により重合するタイプを用いても良い。また、光重合タイプとしてはネガ型樹脂絶縁膜が挙げられる。このようなタイプは光が照射された部分が重合して架橋構造を形成するため、溶液に対する耐性が強くなる。
【００６５】
また、第３層間絶縁膜１６８の一部の層として、顔料等で着色した樹脂絶縁膜を設け、カラーフィルターとして用いることも可能である。
【００６６】
次に、第３層間絶縁膜１６８、パッシベーション膜１６７にドレイン配線１６６に達するコンタクトホールを形成する。ここで７回目のパターニング工程が行われる。そして、画素電極１６９、１７０を形成する。ここで８回目のパターニング工程が行われる。
【００６７】
なお、画素電極１７０はそれぞれ隣接する別の画素の画素電極である。本実施例では画素電極１６９、１７０として透明導電膜を用い、具体的には酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。
【００６８】
また、反射型の液晶表示装置とする場合には画素電極の材料として金属膜を用いれば良い。特に、反射率の高い金属膜が好ましく、アルミニウム合金を用いることが好ましい。
【００６９】
こうして同一基板上に、駆動回路と画素部とを有した基板（以下、アクティブマトリクス基板という）が完成する。ここまで完成するのに要したパターニング回数は８回であり、poly-SiＴＦＴを用いたアクティブマトリクス基板の作製方法としては非常に少ない回数であると言える。
【００７０】
さらに、図４に示すように、アクティブマトリクス基板が完成したら、画素電極１７０の上に樹脂でなるスペーサー１７１をパターニングにより形成する。さらにその上には配向膜１７２をスクリーン印刷により形成する。
【００７１】
また、透光性基板１７３上に遮光膜１７４a、１７４b、カラーフィルター１７５a、１７５b、平坦化膜（オーバーコート剤）１７６、透明導電膜でなる対向電極１７７、配向膜１７８を形成して対向基板を作製する。
【００７２】
そして、アクティブマトリクス基板と対向基板とをシール剤１７９で貼り合わせ、シール剤１７９によって液晶１８０を封入する。こうして、図４に示すような構造の液晶表示装置が完成する。
【００７３】
なお、図４においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素部にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４、保持容量３０５が形成される。
【００７４】
駆動回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、実際にはソース領域またはドレイン領域の一部（図３（Ａ）のｎ型不純物領域１３９、１４０が形成された部分）に１×１０20〜１×１０21atoms/cm3の濃度でリンを含む領域が存在する。また、その領域には図３（Ｃ）の工程でゲッタリングされた触媒元素が５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在する。
【００７５】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域の片側（ドレイン領域側）に、ゲート絶縁膜を介してゲート配線と重なったＬＤＤ領域２０７が形成される。この時、ＬＤＤ領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と一部が重なるように形成される。また、ソース領域側にはｎ型不純物領域（ｃ）でなるＬＤＤ領域２０８が形成される。
【００７６】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０９、ソース領域２１０、ドレイン領域２１１、そしてチャネル形成領域の両側にＬＤＤ領域２１２、２１３が形成される。なお、この構造ではＬＤＤ領域２１２、２１３の一部はゲート配線と重なるように配置されるため、ゲート絶縁膜を介してゲート配線と重なったＬＤＤ領域とゲート絶縁膜を介してゲート配線と重ならないＬＤＤ領域が形成されている。この構造はｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７と同じ構造である。
【００７７】
ここで図５に示す断面図は図４に示したｎチャネル型ＴＦＴ３０３を図３（Ａ）の工程まで作製した状態を示す拡大図である。ここに示すように、ＬＤＤ領域２１２はさらにゲート配線に重なる領域２１２a、ゲート配線に重ならない領域２１２bに、ＬＤＤ領域２１３はさらにゲート配線に重なる領域２１３a、ゲート配線に重ならない領域２１３bに区別できる。また、前述の領域２１２a、２１３aには２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、領域２１２b、２１３bはその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【００７８】
また、画素ＴＦＴ３０４には、チャネル形成領域２１４、２１５、ソース領域２１６、ドレイン領域２１７、ＬＤＤ領域２１８〜２２１、ＬＤＤ領域２１９、２２０に接したｎ型不純物領域（ａ）２２２が形成される。この時、ソース領域２１６、ドレイン領域２１７はそれぞれｎ型不純物領域（ａ）で形成され、ＬＤＤ領域２１８〜２２１はｎ型不純物領域（ｃ）で形成される。
【００７９】
また、ドレイン領域２１７が延長されてｎ型不純物領域２２３に接続されている。そして、ゲート絶縁膜１１９を介して容量配線１４１が重なっている。このとき、ｎ型不純物領域２２３、ゲート絶縁膜１１９及び容量配線１４１でなる保持容量３０５が形成される。
【００８０】
本実施例の作製工程によれば、画素部および駆動回路が求める性能に応じて回路または素子を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と低オフ電流動作を重視したＴＦＴ構造とを実現しうる。
【００８１】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重視するシフトレジスタ、信号分割回路などの駆動回路に適している。即ち、チャネル形成領域の片側（ドレイン領域側）のみにゲート配線と重なるＬＤＤ領域を配置することで、できるだけ寄生容量の形成を抑えつつホットキャリア注入による劣化に強い動作を達成しうる。
【００８２】
また、ｎチャネル型ＴＦＴ３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプル及びホールド回路）に適している。即ち、ゲート配線と重なるＬＤＤ領域でホットキャリア注入を低減し、さらにゲート配線と重ならないＬＤＤ領域で低オフ電流を低減する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造とする。
【００８３】
また、ｎチャネル型ＴＦＴ３０４は低オフ電流動作を重視した画素部、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるゲート配線と重なるＬＤＤ領域を配置せず、ゲート配線と重ならないようにＬＤＤ領域を配置することで低オフ電流動作を達成しうる。また、駆動回路のＬＤＤ領域よりも低い濃度のＬＤＤ領域を用いることで、さらにオフ電流値を低減することができる。
【００８４】
また、本実施例ではダブルゲート構造としているが、二つのゲート配線（ゲート電極）の間に高濃度の不純物領域（この場合はｎ型不純物領域（ａ）２２２）を配置することはオフ電流値を低減する上で非常に有効である。なお、トリプルゲート構造等、他のマルチゲート構造としても良い。
【００８５】
また、ｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７及びｎチャネル型ＴＦＴ３０３のＬＤＤ領域２１２、２１３のうち、ゲート配線と重なる領域の長さ（幅）は０．１〜３．０μｍ（代表的には０．２〜１．５μｍ）とし、ゲート配線と重ならない領域の長さ（幅）は０．１〜０．５μｍ（代表的には０．３〜０．４μｍ）とすれば良い。また、画素ＴＦＴ３０４に設けられるＬＤＤ領域２１８〜２２１の長さ（幅）は０．１〜０．５μｍ（代表的には０．３〜０．４μｍ）とすれば良い。
【００８６】
[実施例２]
本実施例では、実施例１で作製した液晶表示装置の外観について説明する。説明には図６の斜視図を用いる。アクティブマトリクス基板は、基板６０１上に形成された、画素部６０２と、ゲート信号側駆動回路６０３と、ソース信号側駆動回路６０４で構成される。画素部の画素ＴＦＴ６０５には画素電極６０６及び保持容量６０７が接続される。実施例１に示した保持容量３０５は、この保持容量６０７に用いる。
【００８７】
また、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。ゲート信号側駆動回路６０３と、ソース信号側駆動回路６０４はそれぞれゲート配線６０８とソース配線６０９で画素部６０２に接続されている。また、ＦＰＣ６１０には駆動回路まで信号を伝達するための入出力配線（接続配線）６１１、６１２が設けられている。また、６１３は対向基板である。
【００８８】
なお、本明細書中では図６に示した電気光学装置を液晶表示装置と呼んでいるが、図６に示すようにＦＰＣまで取り付けられた状態を一般的には液晶モジュールという。従って、本実施例でいう液晶表示装置を液晶モジュールと呼んでも差し支えない。
【００８９】
［実施例３］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図７を用いる。
【００９０】
まず、実施例１に従って図２（Ｂ）の工程まで行う。但し、本実施例では実施例１の図１（Ｅ）の工程を省略する。即ち、ゲート配線（本実施例ではタングステン膜と窒化タングステン膜との積層膜を用いる。）が形成された時点で、活性層にはｐ型不純物元素のみが添加された状態となる。そして、この状態で実施例１の図２（Ｃ）と同様の条件でｎ型不純物元素を添加し、ｎ型不純物領域（ｃ）７０１〜７１０を形成する。（図７（Ａ））
【００９１】
次に、公知の技術を用いてサイドウォール７１１〜７１６を形成するが、本実施例ではサイドウォールに導電性をもたせる点に特徴がある。即ち、サイドウォールの形成材料としては、サイドウォール自身が電極として機能するような材料を用いる必要がある。本実施例では、ｎ型不純物元素であるリンを成膜時に添加したポリシリコン膜をエッチングすることによりサイドウォール７１１〜７１６を形成する。（図７（Ｂ））
【００９２】
次に、レジストマスク７１７a〜７１７cを形成し、この状態で実施例１の図３（Ａ）と同様の条件でｎ型不純物元素を添加して、ｎ型不純物領域（ａ）７１８〜７２７を形成する。（図７（Ｃ））
【００９３】
次に、レジストマスク７１７a〜７１７cを除去し、新たにレジストマスク７２８を形成する。そして、サイドウォール７１１を、フッ素系ガスを用いたドライエッチング法により選択的に除去する。そして、この状態で実施例１の図３（Ｂ）と同様の条件でｐ型不純物元素を添加して、ｐ型不純物領域（ａ）７２９、７３０を形成する。（図７（Ｄ））
【００９４】
なお、図７（Ｄ）においてｐ型不純物元素を添加する前に、ゲート配線をマスクとして自己整合的にゲート絶縁膜をエッチングしても良い。こうすることで不純物元素を添加する際のドーピング装置の加速電圧を低くすることができるためスループットの向上を図ることができる。
【００９５】
この後の工程は、実施例１の図３（Ｃ）以降の工程に従えば良い。なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【００９６】
［実施例４］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図８を用いる。
【００９７】
まず、実施例１に従って図２（Ｂ）の工程まで行い、各ゲート配線をマスクにしてゲート絶縁膜をエッチングして、ゲート配線の下に残存したゲート絶縁膜８０１〜８０６を形成する。エッチングはＣＨＦ3ガスを用いたドライエッチング法を用いれば良い。（図８（Ａ））
【００９８】
次にレジストマスク８０７を形成し、この状態で実施例１の図３（Ｂ）と同様の条件でｐ型不純物元素を添加して、ｐ型不純物領域（ａ）８０８、８０９を形成する。（図８（Ｂ））
【００９９】
次に、不純物を添加するための保護膜８１０を形成する。保護膜８１０は１００〜５００ｎｍ（好ましくは１５０〜２００ｎｍ）厚の珪素を含む絶縁膜を用いれば良い。本実施例では、１５０ｎｍの酸化シリコン膜をプラズマＣＶＤ法で形成する。（図８（Ｃ））
【０１００】
次に、図８（Ｃ）で形成した保護膜８１０の上から、実施例１の図３（Ａ）と同様の条件でｎ型不純物元素を添加して、ｎ型不純物領域（ａ）８１１〜８１８を形成する。（図８（Ｄ））
【０１０１】
なお、ｐ型不純物領域（ａ）８０８、８０９にもｎ型不純物元素の添加された領域８１９、８２０が形成されるが、３倍以上の高い濃度でｐ型不純物元素が存在するので問題とはならない。この領域８１９、８２０は後の活性化工程において、結晶化に用いた触媒元素をゲッタリングする領域として機能する。
【０１０２】
この後の工程は、実施例１の図３（Ｃ）以降の工程に従えば良い。なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１０３】
［実施例５］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図９を用いる。
【０１０４】
まず、実施例１の工程に従って図１（Ｄ）の工程まで行ったら、後のゲート電極の形成工程で用いるパターニング用マスクを用いてレジストマスクを形成し、酸素プラズマ処理を行うことで前記レジストマスクを横方向に一定距離だけ後退させる。こうしてレジストマスク９０１a〜９０１fを形成する。なお、点線で示したのは、後退する前のレジストマスクの位置である。
【０１０５】
そして、レジストマスク９０１a〜９０１fをマスクとして、実施例１の図１（Ｅ）と同様の条件でｎ型不純物元素を添加する。こうして、ｎ型不純物領域（ｂ）９０２〜９１１が形成される。（図９（Ａ））
【０１０６】
次に、レジストマスク９０１a〜９０１fを除去し、ゲート配線の材料となる導電膜（図示せず）を形成する。そして、新たにレジストマスク９１２a、９１２bを形成し、導電膜をエッチングして、ｐチャネル型ＴＦＴのゲート配線９１３を形成する。なお、９１４に示した導電膜はこのときエッチングしない。
【０１０７】
さらに、ゲート配線９１３をマスクとしてドライエッチング法によりゲート絶縁膜１１９をエッチングし、活性層を露呈させた状態でｐ型不純物元素の添加を行、ｐ型不純物領域（ａ）９１５、９１６を形成する。添加条件は実施例１の図３（Ｂ）の工程に従えば良い。（図９（Ｂ））
【０１０８】
次に、レジストマスク９１２a、９１２bを除去し、新たにレジストマスク９１７a〜９１７fを形成する。そして、導電膜９１４をエッチングしてｎチャネル型ＴＦＴのゲート配線９１８〜９２２を形成する。
【０１０９】
さらに、ゲート配線９１８〜９２２をマスクとしてドライエッチング法によりゲート絶縁膜１１９をエッチングし、図９（Ｃ）の状態を得る。
【０１１０】
そして、実施例４と同様に保護膜９２３を形成し、実施例１の図３（Ａ）と同様の条件でｎ型不純物領域（ａ）９２４〜９３１を形成する。（図９（Ｄ））
【０１１１】
なお、ｐ型不純物領域（ａ）９１５、９１６にもｎ型不純物元素の添加された領域９３２、９３３が形成されるが、３倍以上の高い濃度でｐ型不純物元素が存在するので問題とはならない。この領域９３２、９３３は後の活性化工程において、結晶化に用いた触媒元素をゲッタリングする領域として機能する。
【０１１２】
この後の工程は、実施例１の図３（Ｃ）以降の工程に従えば良い。なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１１３】
［実施例６］
実施例５の図９（Ｄ）の工程は、保護膜９２３を用いずにレジストマスクを用いても良い。即ち、図１０に示すように、保護膜９２３の代わりにレジストマスク４０１a〜４０１dを形成し、それをマスクとしてｎ型不純物元素を添加することも可能である。
【０１１４】
これによりｎ型不純物領域（ａ）４０２〜４０９が形成され、ｐ型不純物領域に高濃度にｎ型不純物元素が添加された領域４１０、４１１が形成される。なお、本実施例の特徴は、ｎ型不純物領域（ｂ）４１２、４１３である。特にｎチャネル型不純物領域（ｂ）４１２は、図４のｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７に相当するが、ゲート配線に完全に重なった状態となる。即ち、抵抗成分（ＬＤＤ領域２０７のゲート配線に重ならない部分）がないため、より高速動作に適した構造となる。
【０１１５】
なお、本実施例の作製工程は実施例１（具体的には実施例５）の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１１６】
［実施例７］
本実施例では、実施例１と異なる作製工程によって液晶表示装置を作製した場合について説明する。説明には図１１を用いる。
【０１１７】
まず、実施例１の工程に従って図２（Ｃ）の工程まで行う。次に、レジストマスク５０１を形成し、実施例１の図３（Ｂ）の工程と同様の条件でｐ型不純物領域（ａ）５０２、５０３を形成する。（図１１（Ａ））
【０１１８】
次に、レジストマスク５０１を除去し、０．３〜２μm（好ましくは０．５〜１μm）の厚さの珪素を含む絶縁膜５０４を形成する。この絶縁膜５０４は実施例１で説明した第１層間絶縁膜に相当する。本実施例では、２００ｎｍ厚の窒化酸化シリコン膜と８００ｎｍ厚の酸化シリコン膜とでなる積層膜を用いる。（図１１（Ｂ））
【０１１９】
次に、珪素を含む絶縁膜５０４にコンタクトホール（開孔部）５０５a〜５０５iを形成する。そして、実施例１の図３（Ａ）と同様の条件でｎ型不純物元素の添加工程を行い、ｎ型不純物領域（ａ）５０６〜５１２を形成する。また、このときｐ型不純物領域（ａ）５０２、５０３にも高濃度にｎ型不純物元素を領域５１３、５１４が形成される。（図１１（Ｃ））
【０１２０】
このとき、コンタクトホールを形成する位置がＬＤＤ領域の幅を決定する。具体的には、ゲート配線の側面から距離（Ｘ）だけ離れた位置までは上記珪素を含む絶縁膜５０４で覆われた状態としておくように、コンタクトホール５０５a〜５０５iを形成する。即ち、第１層間絶縁膜にコンタクトホールを形成するためのパターニング工程はＬＤＤ領域（但しゲート配線に重ならないＬＤＤ領域）の長さを決定する点に本実施例の特徴がある。
【０１２１】
また、活性層のうちコンタクトホールの底部に露呈した領域のみがソース領域又はドレイン領域として機能するため、コンタクトホールの径（内径）はできるだけ広く形成することが好ましい。そのためにはコンタクトホールの上面から見た形状が円形であっても良いが、角形であった方が好ましい。
【０１２２】
なお、本実施例の作製工程は実施例１の一部を変更したものであり、その部分以外については、実施例１を準用することができる。また、実施例２に示した液晶表示装置を作製するにあたって、本実施例を実施することができる。
【０１２３】
［実施例８］
実施例１の作製工程では、結晶構造を含む半導体膜の形成方法として、結晶化を助長する触媒元素を用いる例を示したが、本実施例では、そのような触媒元素を用いずに熱結晶化またはレーザー結晶化によって結晶構造を含む半導体膜を形成する場合を示す。
【０１２４】
熱結晶化による場合、非晶質構造を含む半導体膜を形成した後、６００〜６５０℃の温度で１５〜２４時間の熱処理工程を行えば良い。即ち、６００℃を超える温度で熱処理を行うことにより自然核が発生し、結晶化が進行する。
【０１２５】
また、レーザー結晶化による場合、非晶質構造を含む半導体膜を形成した後、実施例１に示した第１アニール条件でレーザーアニール工程を行えば良い。これにより短時間で結晶構造を含む半導体膜を形成することができる。勿論、レーザーアニールの代わりにランプアニールを行っても良い。
【０１２６】
また、特願平１１−７６９６７号出願明細書の実施例１に記載された技術を用いても良い。同出願明細書の実施例１の作製工程によれば、特異な結晶構造のポリシリコン膜を得ることができる。なお、このポリシリコン膜に関する詳細は、本出願人による特願平１０−０４４６５９号、特願平１０−１５２３１６号、特願平１０−１５２３０８号または特願平１０−１５２３０５号の出願を参照すれば良い。
【０１２７】
以上のように、ＴＦＴに用いる結晶構造を含む半導体膜は、公知のあらゆる手段を用いて形成することができる。なお、本実施例は実施例１〜７のいずれの構成とも自由に組み合わせることができる。
【０１２８】
［実施例９］
実施例１の図２（Ｂ）の工程、図３（Ａ）の工程又は図３（Ｂ）の工程のいずれかの工程において、ｎ型不純物元素又はｐ型不純物元素を添加する前に、ゲート配線をマスクにしてゲート絶縁膜をエッチングし、除去する工程を行っても良い。
【０１２９】
ゲート絶縁膜が珪素を含む絶縁膜でなる場合、エッチングガスとしてＣＨＦ3を用いたドライエッチング法を用いることが好ましい。こうすることで直接的に活性層に対して不純物元素を添加することになるため、ドーピング時の加速電圧を抑えることができ、スループットの向上を図ることができる。
【０１３０】
なお、本実施例の構成は、実施例１〜８のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３１】
［実施例１０］
本発明は半導体基板を用いた従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。
【０１３２】
また、反射型液晶表示装置を作製する場合に限り、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。勿論、これらのＳＯＩ技術を用いて透明基板上に単結晶半導体薄膜を形成する技術が確立されれば、透過型表示装置に用いることも可能となる。
【０１３３】
なお、本実施例の構成は、実施例１〜９のいずれの構成とも自由に組み合わせることが可能である。
【０１３４】
［実施例１１］
実施例１〜実施例１０に示したＴＦＴの作製プロセスは、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置を作製する場合においても適用することができる。
【０１３５】
通常のＥＬ表示装置では、画素内にスイッチング用のＴＦＴと電流制御用のＴＦＴの二つが形成されるが、図４に示したｎチャネル型ＴＦＴ３０４がスイッチング用のＴＦＴに適しており、ｎチャネル型ＴＦＴ３０２が電流制御用のＴＦＴに適している。
【０１３６】
従って、実施例１〜実施例１０の作製工程を参照してＥＬ表示装置用のアクティブマトリクス基板を作製し、公知のＥＬ形成技術を用いて、ＥＬ表示装置を完成させれば良い。
【０１３７】
［実施例１２］
本願発明の実施によって得られた安価な電気光学装置はパーソナルコンピュータ等のような表示ディスプレイを組み込んだ電子装置（電子製品）全てに部品として組み込むことが可能である。
【０１３８】
その様な電子装置としては、ビデオカメラ、デジタルスチルカメラ、プロジェクター（リア型またはフロント型）、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら半導体装置の例を図１２に示す。
【０１３９】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、受像部２００２、表示装置２００３、キーボード２００４等で構成される。本願発明は表示装置２００４に用いることができる。
【０１４０】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等で構成される。本願発明を表示装置２１０２に用いることができる。
【０１４１】
図１２（Ｃ）はゴーグル型ディスプレイであり、本体２２０１、表示装置２２０２、アーム部２２０３等で構成される。本発明は表示装置２２０２に用いることができる。
【０１４２】
図１２（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示装置（ａ）２３０４、表示装置（ｂ）２３０５等で構成される。表示装置（ａ）は主として画像情報を表示し、表示装置（ｂ）は主として文字情報を表示するが、本発明はこれら表示装置（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０１４３】
図１２（Ｅ）はフロント型プロジェクターであり、本体２４０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２等で構成され、スクリーン２４０３に画像を表示することができる。本発明は光学エンジン２４０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１４４】
図１２（Ｆ）はリア型プロジェクターであり、本体２５０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２、光源２５０２、リフレクター２５０３、２５０４、スクリーン２５０５等で構成される。本発明は光学エンジン２５０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１４５】
なお、本実施例における電気光学装置は実施例１〜１１のどのような組み合わせからなる構成を用いて作製されたものであっても良い。
【０１４６】
【発明の効果】
本願発明を実施することで液晶表示装置やＥＬ表示装置等の電気光学装置の製造工程が簡略化され、製造コストを低減することが可能である。また、そのように低いコストで信頼性の高い電気光学装置を作製することができる。
【０１４７】
さらに、本願発明の実施によって得られた安価な電気光学装置を搭載することによって電子装置の製造コストも低減することができる。このように本願発明は産業上、非常に有用な技術である。
【図面の簡単な説明】
【図１】 画素部と駆動回路の作製工程を示す図。
【図２】 画素部と駆動回路の作製工程を示す図。
【図３】 画素部と駆動回路の作製工程を示す図。
【図４】 画素部と駆動回路の作製工程を示す図。
【図５】 ｎチャネル型ＴＦＴのＬＤＤ構造を示す図。
【図６】 アクティブマトリクス型液晶表示装置の斜視図。
【図７】 画素部と駆動回路の作製工程を示す図。
【図８】 画素部と駆動回路の作製工程を示す図。
【図９】 画素部と駆動回路の作製工程を示す図。
【図１０】 画素部と駆動回路の作製工程を示す図。
【図１１】 画素部と駆動回路の作製工程を示す図。
【図１２】 電子装置の一例を示す図。
【符号の説明】
１０１ 基板
１０２ 下地膜
１０３ 結晶質半導体膜
１０４ 結晶質半導体膜
１０５〜１０８ 活性層
１０９ 保護膜
１１０〜１１３ ｐ型不純物領域（ｂ）が形成された活性層
１１５〜１１８ ｎ型不純物領域（ｂ）
１１９ ゲート絶縁膜
１２０ 導電膜
１２１a〜１２１f、１４９ レジストマスク
１２２〜１２４、１２５a、１２５、１２６ ゲート配線
１２７〜１３２ ｎ型不純物領域（ｃ）
１３３〜１３８ サイドウォール
１３９〜１４８ ｎ型不純物領域（ａ）
１５０、１５１ ｐ型不純物領域（ａ）
１５２ 第１層間絶縁膜
１５３〜１５７ チャネル形成領域
１５８ 第２層間絶縁膜
１５９〜１６２ ソース配線
１６３〜１６６ ドレイン配線
１６７ パッシベーション膜
１６８ 第３層間絶縁膜
１６９、１７０ 画素電極
Claims (9)
- 基板上に半導体膜を形成し、
前記半導体膜から島状の半導体膜でなる活性層を形成し、
前記活性層上に第１のレジストマスクを形成し、
前記第１のレジストマスクをマスクとして前記活性層の一部にｎ型不純物元素を選択的に添加して第１のｎ型不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記活性層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記導電膜をエッチングすることにより、前記第１のｎ型不純物領域の一部と重なるゲート配線を形成し、
前記ゲート配線をマスクとして前記活性層にｎ型不純物元素を添加して第２のｎ型不純物領域を形成し、
前記第２のレジストマスクを除去し、
前記ゲート配線の側壁にサイドウォールを形成し、
前記ゲート配線及び前記サイドウォールをマスクとして前記活性層にｎ型不純物元素を添加して第３のｎ型不純物領域を形成することを特徴とする電気光学装置の作製方法。 - 基板上に半導体膜を形成し、
前記半導体膜から島状の半導体膜でなる第１の活性層及び第２の活性層を形成し、
前記第１の活性層及び前記第２の活性層上に第１のレジストマスクを形成し、
前記第１のレジストマスクをマスクとして前記第１の活性層の一部にｎ型不純物元素を選択的に添加して第１のｎ型不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記第１の活性層及び前記第２の活性層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記導電膜をエッチングすることにより、前記第１のｎ型不純物領域の一部と重なる第１のゲート配線及び前記第２の活性層と重なる第２のゲート配線を形成し、
前記第１のゲート配線をマスクとして前記第１の活性層にｎ型不純物元素を添加して第２のｎ型不純物領域を形成し、
前記第２のレジストマスクを除去し、
前記第１のゲート配線の側壁及び前記第２のゲート配線の側壁にサイドウォールを形成し、
前記第１のゲート配線及び前記第１のゲート配線の側壁に形成された前記サイドウォールをマスクとして前記第１の活性層にｎ型不純物元素を添加して第３のｎ型不純物領域を形成し、
前記第２のゲート配線の側壁に形成された前記サイドウォールを除去し、
前記第２のゲート配線をマスクとして前記第２の活性層にｐ型不純物元素を添加してｐ型不純物領域を形成することを特徴とする電気光学装置の作製方法。 - 請求項１又は請求項２において、
前記サイドウォールはポリシリコン膜で形成されることを特徴とする電気光学装置の作製方法。 - 基板上に半導体膜を形成し、
前記半導体膜から島状の半導体膜でなる活性層を形成し、
前記活性層上にパターニング用マスクを用いて第１のレジストマスクを形成し、
前記第１のレジストマスクを酸素プラズマ処理することにより、前記第１のレジストマスクの幅を減少させ、
幅を減少させた前記第１のレジストマスクをマスクとして前記活性層にｎ型不純物元素を添加して第１のｎ型不純物領域を形成し、
前記第１のレジストマスクを除去し、
前記活性層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に前記パターニング用マスクを用いて第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記導電膜をエッチングすることにより、ゲート配線を形成し、
前記第２のレジストマスクを除去し、
前記ゲート配線及び前記活性層を覆うように保護膜を形成し、
前記ゲート配線をマスクとして前記保護膜を通して前記活性層にｎ型不純物元素を添加して第２のｎ型不純物領域を形成することを特徴とする電気光学装置の作製方法。 - 請求項４において、
前記保護膜は珪素を含む絶縁膜であり、当該絶縁膜の膜厚は１００ｎｍ〜５００ｎｍであることを特徴とする電気光学装置の作製方法。 - 請求項４又は請求項５において、
前記ゲート配線をマスクとして前記ゲート絶縁膜を除去することを特徴とする電気光学装置の作製方法。 - 請求項１乃至請求項３のいずれか１項において、
前記第３のｎ型不純物領域には、１×１０２０ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３のｎ型不純物元素が含まれていることを特徴とする電気光学装置の作製方法。 - 請求項１乃至請求項７のいずれか一項において、
前記第１のｎ型不純物領域には、２×１０１６ａｔｏｍｓ／ｃｍ３〜５×１０１９ａｔｏｍｓ／ｃｍ３のｎ型不純物元素が含まれていることを特徴とする電気光学装置の作製方法。 - 請求項１乃至請求項８のいずれか１項において、
前記第２のｎ型不純物領域には、１×１０１６ａｔｏｍｓ／ｃｍ３〜５×１０１８ａｔｏｍｓ／ｃｍ３のｎ型不純物元素が含まれていることを特徴とする電気光学装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19108199A JP4372896B2 (ja) | 1999-07-05 | 1999-07-05 | 電気光学装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19108199A JP4372896B2 (ja) | 1999-07-05 | 1999-07-05 | 電気光学装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001024197A JP2001024197A (ja) | 2001-01-26 |
| JP2001024197A5 JP2001024197A5 (ja) | 2006-08-24 |
| JP4372896B2 true JP4372896B2 (ja) | 2009-11-25 |
Family
ID=16268555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19108199A Expired - Fee Related JP4372896B2 (ja) | 1999-07-05 | 1999-07-05 | 電気光学装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4372896B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623230B1 (ko) * | 2003-11-29 | 2006-09-18 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조 방법 |
| KR102092842B1 (ko) * | 2013-08-07 | 2020-04-16 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102158365B1 (ko) * | 2020-03-18 | 2020-09-22 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102199496B1 (ko) * | 2020-09-15 | 2021-01-07 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102402739B1 (ko) * | 2020-09-15 | 2022-05-31 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
-
1999
- 1999-07-05 JP JP19108199A patent/JP4372896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024197A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359320B1 (en) | Thin-film transistor with lightly-doped drain | |
| KR100659921B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US6780687B2 (en) | Method of manufacturing a semiconductor device having a heat absorbing layer | |
| US6777254B1 (en) | Semiconductor device and fabrication method thereof | |
| JP4307635B2 (ja) | 半導体装置の作製方法 | |
| US6680488B2 (en) | Semiconductor device | |
| KR20010020826A (ko) | 반도체 장치 및 그의 제조방법 | |
| JP4094179B2 (ja) | 半導体装置の作製方法 | |
| JP4563499B2 (ja) | 半導体装置の作製方法 | |
| JP4372896B2 (ja) | 電気光学装置の作製方法 | |
| JP4437511B2 (ja) | 電気光学装置の作製方法 | |
| JP2000183360A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| JP4494451B2 (ja) | 半導体装置の作製方法 | |
| JP4245739B2 (ja) | 電気光学装置の作製方法 | |
| JP2001085320A (ja) | 露光装置および露光方法および半導体装置の作製方法 | |
| JP4656685B2 (ja) | 半導体装置 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP3907898B2 (ja) | 半導体装置の作製方法 | |
| JP2000150903A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| JPH10214975A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |