KR101071257B1 - 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치 - Google Patents

다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치 Download PDF

Info

Publication number
KR101071257B1
KR101071257B1 KR1020040074593A KR20040074593A KR101071257B1 KR 101071257 B1 KR101071257 B1 KR 101071257B1 KR 1020040074593 A KR1020040074593 A KR 1020040074593A KR 20040074593 A KR20040074593 A KR 20040074593A KR 101071257 B1 KR101071257 B1 KR 101071257B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
pixel
gate line
data line
Prior art date
Application number
KR1020040074593A
Other languages
English (en)
Other versions
KR20060025783A (ko
Inventor
전상익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040074593A priority Critical patent/KR101071257B1/ko
Priority to JP2005052768A priority patent/JP4826979B2/ja
Priority to TW094132187A priority patent/TWI447494B/zh
Priority to CNA2005101249332A priority patent/CN1758120A/zh
Priority to US11/229,777 priority patent/US20060061722A1/en
Publication of KR20060025783A publication Critical patent/KR20060025783A/ko
Application granted granted Critical
Publication of KR101071257B1 publication Critical patent/KR101071257B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판에는 주사 신호를 전달하는 게이트선, 게이트선과 교차하며 영상 신호를 전달하는 데이터선이 형성되어 있고, 게이트선에 연결되어 있는 게이트 전극과 데이터선의 일부로 연결된 소스 전극을 가지는 박막 트랜지스터가 형성되어 있다. 게이트선, 데이터선 및 박막 트랜지스터를 덮는 보호막의 상부에는 드레인 전극을 통하여 박막 트랜지스터와 연결되어 있는 화소 전극이 형성되어 있고, 이와 동일한 층에는 화소 전극과 7㎛ 이상의 간격으로 분리되어 있는 보조 전극이 형성되어 있다.
보조전극, 잔상, 화소불량, 화소전극, 텍스쳐

Description

다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치{MULTI-DOMAIN THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이고,
도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
도 4는 도 3의 액정 표시 장치를 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 5는 도 3의 액정 표시 장치를 V-V' 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,
도 7은 도 6의 액정 표시 장치를 VII-VII'선을 따라 잘라 도시한 단면도이고,
도 8은 도 6의 액정 표시 장치에서 D 부분을 확대하여 도시한 배치도이고,
도 9 및 도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 각각 도시한 배치도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 기판 121, 129: 게이트선
124: 게이트 전극 140: 게이트 절연막
151, 154: 반도체 161, 165: 저항성 접촉 부재
171, 179: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 182, 185: 접촉 구멍 190: 화소 전극
81, 82: 접촉 보조 부재
199: 보조 전극
본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것으로서, 특히 화소를 다중 도메인으로 분할하는 도메인 분할 수단을 가지는 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴 으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
그런데 이러한 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 공통 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.
절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.
돌기를 형성하는 방법은 상하 표시판에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.
또 다른 방법으로는, 하부 표시판 위에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 표시판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.
그러나, 이러한 액정 표시 장치에서는 데이터선과 화소 전극 또는 공통 전극의 절개부 사이에 전계가 형성되는데, 이러한 전기장은 화소의 가장자리에 배치되어 있는 일부 액정 분자들의 배향을 왜곡시킨다. 이러한 배향 왜곡으로 인하여 화소의 둘레에서는 빛샘 현상이 나타나고, 이는 액정 표시 장치의 표시 특성을 저하시키는 원인으로 작용한다.
또한, 이러한 액정 표시 장치는 화소가 항상 밝게 표시되거나 어둡게 표시되는 화소 불량이 발생하는데, 이를 최소화할 수 있는 배치 구조로 배선을 패터닝하는 것이 바람직하며, 불량이 발생하더라도 수리하기가 용이해야 한다.
본 발명이 이루고자 하는 기술적 과제는 액정 분자의 배향 왜곡을 최소화할 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 화소 불량을 최소화할 수 있으며 화소 불량을 용이하게 수리할 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에서는 화소 전극과 이와 동일한 층으로 배치되어 있는 보조 전극을 7㎛ 이상의 간격을 두어 배치하고, 데이터선에 인접한 화소 전극의 절개부는 화소 전극의 경계까지 관통되어 있다. 또한, 공통 전극의 절개부 중 화소 전극의 경계선과 중첩하는 세로 단부는 화소 전극의 경계선에 대하여 임의의 각으로 기울어진 경계선을 가지며, 화소 전극과 중첩하는 세로 단부의 경계와 화소 전극의 경계 사이는 5-8㎛ 범위의 간격을 가진다. 이때, 드레인 전극은 공통 전극 또는 화소 전극의 절개부와 중첩시켜 배치한다.
더욱 상세하게, 본 발명이 실시예에 따른 박막 트랜지스터 표시판에는 주사 신호를 전달하는 게이트선과 영상 신호를 전달하는 데이터선이 서로 교차하여 형성되어 있다. 게이트선과 데이터선이 정의하는 화소에는 화소 전극과 게이트선에 연결되어 있는 게이트 전극, 데이터선의 일부로 연결된 소스 전극 및 화소 전극에 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다. 또한, 화소 전극과 동일한 층에는 화소 전극과 분리되어 있으며, 게이트선과 나란한 제1 부분과 데이터선과 나란한 제2 부분을 포함하여 그물 모양으로 이루어진 보조 전극이 형성되어 있다. 이때, 보조 전극과 화소 전극의 경계선 사이의 간격은 7㎛ 이상이다.
화소 전극은 게이트선에 대하여 실질적으로 ±45도를 이루는 도메인 규제 수단으로 절개부를 가지는데, 절개부로 나누어진 화소 전극의 부화소 전극은 게이트선과 평행한 화소 전극의 변에 위치하는 연결부에 의해 연결되어 있는 것이 바람직하다. 이때, 데이터선과 평행한 화소 전극의 변에서 절개부는 화소 전극의 변까지 연장되어 있는 것이 바람직하다.
한편, 게이트선 및 상기 데이터선에 인접한 절개부의 끝 부분은 화소 전극의 변까지 연장되어 있을 수 있다.
보조 전극은 게이트선과 중첩하는 제1 부분과 데이터선과 중첩하는 제2 부분을 포함하며, 제1 부분은 게이트선과 부분적으로 중첩하여 제1 부분의 경계선은 게이트선의 경계선 안에 위치하며, 제2 부분은 데이터선을 완전히 덮는 것이 바람직하다.
이때, 보조 전극과 화소 전극은 동일한 층으로 이루어져 있는 것이 바람직하며, 화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 더 포함하는 것이 바람직하다. 보조 전극과 유지 전극은 서로 전기적으로 연결될 수 있다.
박막 트랜지스터, 게이트선 및 데이터선을 덮는 절연막을 더 포함하며, 보조 전극과 화소 전극은 절연막 상부에 형성되어 있으며, 절연막은 유기 절연 물질로 이루어진 것이 바람직하다.
본 발명의 실시예에 따른 액정 표시 장치는 위에서 언급한 박막 트랜지스터 표시판과 화소 전극과 마주하는 공통 전극을 가지는 공통 전극 표시판과 이들 사이에 형성되어 있는 액정층을 포함한다.
화소 전극 또는 공통 전극은 게이트선에 대하여 실질적으로 ±45도를 이루는 도메인 규제 수단으로 절개부를 가지는데, 공통 전극의 절개부는 테이터선과 평행한 화소 전극의 변과 중첩하는 단부를 가진다. 이때, 단부의 경계 중 화소 전극과 중첩하는 경계와 화소 전극의 변 사이는 5-8㎛의 범위의 간격으로 배치되어 있는 것이 바람직하다.
또한, 공통 전극의 절개부는 데이터선과 평행한 화소 전극의 변과 중첩하는 단부를 가지며, 단부의 경계 중 화소 전극과 중첩하는 경계는 화소 전극의 변과 평행하지 않은 것이 바람직하다. 이때, 단부의 경계 중 화소 전극과 중첩하는 경계는 상기 절개부에 대하여 45° 이하의 경사각으로 기울어진 것이 바람직하다.
드레인 전극은 절개부와 중첩하는 것이 바람직하며, 공통 전극과 보조 전극은 동일한 신호가 전달되는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시 판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 3은 본 발명의 도 1 및 도 2의 표시판을 정렬하여 완성한 한 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV'선을 따라 잘라 도시한 단면도이고, 도 5는 도 3의 액정 표시 장치를 V-V'선을 따라 잘라 도시한 단면도이다.
액정 표시 장치는 하측의 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 상측의 공통 전극 표시판(200) 및 이들 사이에 형성되어 있으며, 두 표시판(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다. 이때, 각각의 표시판(100, 200)에는 배향막(11, 21)이 형성되어 있으며, 배향막(11, 21)은 액정층(3)의 액정 분자를 표시판(100, 200)에 대하여 수직으로 배향되도록 하는 수직 배향 모드인 것이 바람직하나, 그렇지 않을 수도 있다. 또한, 상부 표시판(200)과 하부 표시판(100)의 바깥 면에는 각각 상부 및 하부 편광판(12, 22)이 부착되어 있다.
박막 트랜지스터 표시판(100)에는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(191, 192, 193, 194, 195, 196, 197, 198)를 가지고 있는 화소 전극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190)을 온(on)오프(off)한다. 여기서, 화소 전극(190)은 반사형 액정 표시 장치인 경우 투명한 물질 로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.
역시, 박막 트랜지스터 표시판(100)과 마주하는 공통 전극 표시판(200)에는 화소의 가장자리에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273, 274, 275, 276, 277, 278)로 인해 발생하는 빛샘을 방지하기 위함이다.
다음은 도 1, 도 3 및 도 5를 참조하여 박막 트랜지스터 표시판(100)에 대하여 좀 더 상세히 한다.
박막 트랜지스터 표시판(100)에는 하부 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 게이트선(121)에는 게이트 전극(124)은 돌기의 형태로 형성되어 있고, 본 실시예와 같이 게이트선(121)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하기 위한 접촉부를 가질 수 있으며, 이때 게이트선(121)의 끝 부분(129)은 다른 부분보다 넓은 폭은 가지는 것이 바람직하며, 기판(110) 상부에 게이트 구동 회로가 형성되어 있는 실시예에서 게이트선(121)은 게이트 구동 회로의 출력단에 전기적으로 연결된다.
절연 기판(110) 위에는 게이트선(121)과 동일한 층으로 게이트선(121)과 전 기적으로 분리된 복수의 유지 전극선(131)이 형성되어 있으며, 이러한 유지 전극선(131)은 드레인 전극(175)과 중첩시켜 유지 축전기를 만드는 유지 전극(133)을 포함한다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
각 유지 전극선(131)은 이후에 형성되는 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)와 중첩하며 화소에서 누설되는 빛을 차단하는 유지 전극을 포함할 수 있다.
게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 도 4에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극 배선(131)은 단일층으로 도시되어 있지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 단일층 또는 다중층으로 이루어질 수도 있으며, 다중층의 예로 Al 또는 Al alloy/Mo 또는 Mo alloy를 들 수 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.
게이트선(121)과 유지 전극선(131)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.
게이트선(121)과 유지 전극 배선(131)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(drain electrode, 175)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 데이터선(171)으로부터 확장된 소스 전극(source electrode)(173)을 가진다. 데이터선(171)의 한쪽 끝 부분에 위치한 접촉부(179)는 외부로부터의 화상 신호를 데이터선(171)에 전달한다.
데이터선(171), 드레인 전극(175)도 게이트선(121)과 마찬가지로 크롬과 알루미늄 등의 도전 물질을 포함하는 금속으로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.
데이터선(171), 드레인 전극(175)의 아래 일부에는 복수의 섬형 반도체(154)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 섬형 반도체(154)는 각 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)을 향하여 확장되어 있으며, 박막 트랜지스터의 채널이 형성되는 채널부를 가진다. 이때, 섬형 반도체(154)는 데이터선(171)의 모양을 따라 선형으로 형성될 수 있다. 또한, 섬형 반도체(154)의 대부분은 게이트 전극(124)의 경계선 안쪽에 위치하는 것이 바람직하다.
반도체(154)와 데이터선(171) 및 드레인 전극(175) 사이에는 둘 사이의 접촉 저항을 각각 감소시키기 위한 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어지며, 게이트 전극(124)을 중심으로 서로 마주한다.
데이터선(171) 및 드레인 전극(175) 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질로 이루어진 보호막(180)이 두껍게 형성되어 있다. 이때, 보호막(180)은 소스 전극(173)과 드레인 전극(175) 사이로 드러난 반도체(154)를 덮는 절연막을 포함하는 것이 바람직하며, 이러한 절연막을 박막 트랜지스터의 특성을 안정적으로 확보하기 위함이며, 질화 규소로 이루어진 것이 바람직하다. 또한, 보호막(180)은 아크릴계의 유기 절연 물질로 이루어질 수 있으며, 적색, 녹색, 청색의 안료를 포함하여 이루어진 색필터를 포함할 수 있다.
보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(185, 182)이 구비되어 있다. 한편, 게이트선(121)의 끝 부분(129)도 외부의 구동 회로와 연결되기 위한 접촉부를 가지는데, 복수의 접촉 구멍(181)이 게이트 절연막(140)과 보호막(180)을 관통하여 게이트선(121)의 끝 부분을 드러낸다.
보호막(180) 위에는 절개부(191, 192, 193, 194, 195, 196, 197, 198)를 가지는 복수의 화소 전극(190)을 비롯하여 복수의 접촉 보조 부재(82, 81)가 형성되어 있다. 이때, 화소 전극(190)은 절개부(191, 192, 193, 194, 195, 196, 197, 198)를 통하여 분리된 여러 부분의 부화소 전극으로 나뉘어 있는데, 이러한 부화소 전극은 A 부분에 위치하는 연결부를 통하여 서로 연결되어 있으나, 데이터선(171)에 인접하게 B 부분에 위치하는 절개부(191, 192, 193, 194, 195, 196, 197, 198) 의 끝 부분은 화소 전극(190)의 가장자리까지 관통하고 있다. 또한, 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 중첩하는 부분을 가지지 않는다. 특히, 화소 전극(190)의 아래 부분과 해당하는 화소에 주사 신호를 전달하는 자신의 게이트선(121)과 화소 전극(190)이 중첩하지 않아, 이들 사이에서 발생하는 기생 용량을 최소화하여 화상을 표시할 때 킥백 전압의 의한 화면이 깜박거리는 플리커(flicker) 현상 및 잔상이 발생하는 것을 방지할 수 있다. 화소 전극(190)과 데이터 접촉 보조 부재(81, 82)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체를 사용하여 형성한다.
화소 전극(190)에 형성되어 있는 절개부(191, 192, 193, 194, 195, 196, 197, 198)는 화소 전극(190)을 상하로 반분하는 가로 선에 대하여 대칭을 이루며, 각각 사선 방향으로 형성되어 있다. 절개부(194, 195)는 화소 전극(190)의 왼쪽 변에서 오른쪽 변을 향하여 파고 들어간 단부를 포함한다. 따라서, 화소 전극(190)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.
이 때, 화소 영역에서 상하의 절개부(191, 192, 193, 194, 195, 196, 197, 198)는 서로 수직을 이루고 있는데, 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.
또, 화소 전극(190)과 동일한 층에는 상부 표시판(200)의 공통 전극(270)에 전달되는 공통 전압이 전달되는 보조 전극(199)이 형성되어 있다.
보조 전극(199)은 가로 방향의 뻗어 게이트선(121)과 평행한 부분과 세로 방향으로 뻗어 데이터선(191)과 평행한 부분을 포함하여 그물 모양을 가진다.
이때, 데이터선(171)과 평행한 보조 전극(199)의 세로 부분은 데이터선(171)을 완전히 덮어 경계선이 데이터선(171)의 경계선 밖에 위치하며, 화소 전극(190)은 전단 게이트선(121)을 부분적으로 중첩하고 있다. 전단 게이트선(121)은 이웃하는 화소 행에 배치되어 있는 화소 전극(190)에 주사 신호를 전달하는 게이트선(121)이다.
또한, 게이트선(121)과 평행한 보조 전극(199)의 가로 부분의 해당하는 화소 행에 주사 신호를 전달하는 게이트선(121)과 부분적으로 중첩되어, 해당 게이트선(121)의 경계선 중 해당 화소 전극(190)에 인접한 경계선은 보조 전극(199)의 가로 부분 경계선 안에 위치한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서는, 데이터선(171)보다 보조 전극(199)의 세로 부분이 화소 전극(190)의 경계에 더욱 인접하게 배치되어 있어, 데이터선(171)과 화소 전극(190) 사이에 위치하는 액정 분자들은 보조 전극(199)과 화소 전극(190) 사이에 형성되는 전기장에 의해 구동되며, 이러한 전기장은 기판(110) 면에 대하여 거의 평행하게 형성된다. 따라서, 데이터선(171)과 화소 전극(190) 사이에 위치하는 액정 분자들은 두 표시판(100, 200)에 대하여 수직하게 배열된 상태를 유지하며, 이로 인하여 보조 전극(199)과 화소 전극(190) 사이는 어둡게 표시되며, 누설되는 빛이 발생하지 않아 액정 표시 장치의 표 시 특성을 향상시킬 수 있다. 또한, 이를 통하여 공통 전극 표시판(200)에 형성되어 있는 블랙 매트릭스(220)의 폭을 최소의 폭으로 설계할 수 있어, 화소의 개구율을 극대화할 수 있다.
또한, 데이터선(171)보다 보조 전극(199)의 세로 부분이 화소 전극(190)의 경계에 더욱 인접하게 배치되어 있어 데이터선(171)과 화소 전극(190) 사이에 형성되는 전기장은 차단되어, 데이터선(171)과 화소 전극(190) 사이에서 형성되는 커플링 용량을 발생하지 않으며, 이를 통하여 스티치 불량을 방지할 수 있다.
그리고, 보조 전극(199)과 화소 전극(190)사이의 간격은 사진 식각 공정시 현상 단계에서 사용하는 노광기의 분해능과 파티클(Particle)에 손상(Defect)을 검출하거나 화소 불량이 발생하지 않는 최소한의 크기로 배치되어 있어 화소의 개구율을 최대화할 수 있다. 즉, 보조 전극(199)과 화소 전극(190)사이의 간격이 노광기의 분해능보다 작은 경우에는 제조 공정에서 보조 전극(199)과 화소 전극(190)이 서로 단락(Short)되거나 미세 입자에 의해 화소 불량이 발생하기 쉬우며, 화소 불량을 검출하기로 매우 어렵다. 또한, 보조 전극(199)과 화소 전극(190)사이의 간격이 넓은 경우에는 화소의 개구율을 감소한다. 이와 같은 문제점을 고려하여 화소 전극(199)과 보조 전극(199) 사이의 간격은 적어도 7㎛ 이상으로 배치되어 있다. 왜냐하면, 화소 전극(190)과 보조 전극(199)이 단락되어 화소 불량이 발생하였을 때 화소 불량의 위치를 용이하게 검출하여 수리할 수 있는 최소의 크기를 확보할 수 있으며, 제조 공정시 사진 식각 공정에서 화소 전극(190)과 보조 전극(199)을 패터닝하기 위한 감광막 패턴을 형성하는 노광기의 해상도에 대하여 최소 의 크기를 확보할 수 있기 때문이다.
또한, 보조 전극(199a)과 데이터선(171)이 중첩하는 부분은 보조 전극(199)이 데이터선(171)을 완전히 덮어 보조 전극(199)의 경계선이 데이터선(171)의 경계선 밖에 위치한다. 따라서, 데이터선(171)을 완전히 덮는 보조 전극(199)과 화소 전극(190)사이에는 금속층 및 블랙 매트릭스를 배치하지 않으며, 이를 통하여 상부 기판 및 하부 표시판(100, 200)이 결합된 액정 셀(Cell) 상태에서도 보조 전극(199)과 화소 전극(190)사이에 단락이 발생할 경우 레이저로 절단하는 것이 가능하다.
한편, 박막 트랜지스터 표시판(100)과 마주하는 공통 전극 표시판(200)에는 상부의 절연 기판(210)에 화소 가장자리에서 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)의 위에는 적, 녹, 청색의 색 필터(230)가 형성되어 있다. 색 필터(230)의 위에는 전면적으로 평탄화막(250)이 형성되어 있고, 그 상부에는 절개부(271, 272, 273, 274, 275, 276, 277, 278)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.
공통 전극(270)의 한 벌의 절개부(271, 272, 273, 274, 275, 276, 277, 278)는 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198) 중 게이트선(121)에 대하여 45°를 이루는 부분과 교대로 배치되어 이와 나란한 사선부와 화소 전극(190)의 가장자리 변과 중첩되어 있는 단부를 포함하고 있으며, 이러한 단부는 세로 방향 단부와 가로 방향 단부로 분류된다.
이상과 같은 구조의 박막 트랜지스터 기판과 공통 전극 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.
박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 정렬했을 때 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)와 공통 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278)는 화소 영역을 다수의 도메인으로 분할한다. 이들 도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류되며, 각각의 도메인은 길쭉하게 형성되어 폭과 길이를 가진다.
이 때, 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)와 공통 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278)는 액정 분자를 분할 배향하는 도메인 규제 수단으로서 작용하며, 도메인 규제 수단으로는 절개부 대신 화소 전극(190) 및 공통 전극(270)의 상부 또는 하부에 무기 물질 또는 유기 물질로 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.
이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 앞에서 설명한 바와 같이, B 부분에 데이터선(171)에 인접한 절개부(191, 192, 193, 194, 195, 196, 197, 198)의 끝 부분은 화소 전극(190)의 가장자리까지 관통하고 있다. 따라서, 데이터선(171)에 인접하더라도 절개부(191, 192, 193, 194, 195, 196, 197, 198)의 끝 부분에 대응하여 위치하는 액정 분자들은 도메인을 형성하는 액정 분자들과 같 이 절개부(191, 192, 193, 194, 195, 196, 197, 198)의 사선 경계선에 의해 형성되는 프린지 필드에 의해 제어되며, 이를 통하여 데이터선(171)과 평행한 화소의 가장자리에서 발생하는 텍스쳐를 최소화할 수 있고, 액정의 응답 시간이 지연되는 것을 최소화할 수 있다..
이때, 화소 전극(190)의 부화소 전극들은 A 부분의 연결부를 통하여 공통으로 연결되어 화소 전압이 전달되는데, A 부분에서는 텍스쳐가 발생할 수 있으나, A 부분은 게이트선(121) 및 유지 전극(133)이 가리고 있어, 이러한 텍스쳐에 의해 표시 특성이 저하되지 않는다.
또한, 도 5에서 보는 바와 같이, 공통 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278)의 세로 방향 단부 경계선 중 화소 전극(190)과 중첩하는 경계선과 화소 전극(190)의 경계선 사이의 간격(a)과 화소 전극(190)과 중첩하지 않는 경계선과 화소 전극(190)의 경계선 사이의 간격(b)은 10㎛ 이하에서 5-7㎛ 범위인 것이 바람직하며, 두 간격의 합(a+b)은 11-13㎛을 넘지 않는 것이 바람직하다. 이러한 구조에서는 공통 전극(270)의 절개부(271, 272, 273, 274, 275, 276, 277, 278) 경계선과 화소 전극(190)의 경계선을 5-7㎛ 범위로 가깝게 배치하여, 이 부분에서 공통 전극(270)과 화소 전극(190) 사이에 형성되는 전기장을 도메인을 형성하는 액정 분자의 배열 방향으로 프린지 필드의 방향에 가깝도록 형성할 수 있다. 따라서, 세로 방향 단부에 대응하는 부분에 배열되어 있는 액정 분자들을 도메인을 형성하는 액정 분자의 배열 방향과 거의 동일하게 배열되어 화소의 가장자리에서 발생하는 텍스쳐를 최소화할 수 있으며, 이를 통하여 액정 분자의 응답 속 도를 극대화할 수 있으며, 향상된 표시 특성을 확보할 수 있다.
이러한 본 발명의 실시예에 따른 액정 표시 장치에서, 보조 전극(199a, 199b)과 공통 전극(270)에는 서로 동일한 전압이 인가되어, 액정 표시 장치의 구동시 화소 전극(190)에 구동 전압이 인가되더라도 보조 전극(199)과 공통 전극(270) 사이의 액정 분자들은 움직이지 않고 표시판(100, 200)에 수직하게 배열되어 있는 수직 배향 모드를 유지한다. 따라서, 보조 전극(199)에 대응하는 부분은 어둡게 표시되어, 서로 이웃하는 화소 영역 사이에서는 빛샘이 발생하지 않으며, 이를 통하여 액정 표시 장치의 표시 특정을 향상시킬 수 있다.
이러한 구조의 본 실시예에 따른 액정 표시 장치에 있어서 박막 트랜지스터 표시판을 제조하는 방법에 대하여 개략적으로 설명하면 다음과 같다.
먼저, 하부 절연 기판(110) 상부에 Cr 또는 Mo 또는 Mo 합금 등으로 이루어지는 도전막과 저항이 작은 Al 또는 Ag 또는 이들을 포함하는 합금 등으로 이루어지는 도전막을 스퍼터링 따위의 방법으로 단일막 또는 다층막으로 적층하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각을 이용하여 게이트선(121)과 유지 전극선(131)을 형성한다.
다음, 게이트 절연막(140), 수소화 비정질 규소층 및 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소층과 비정질 규소층을 차례로 패터닝하여 채널부가 연결되어 있는 저항성 접촉층과 비정질 규소 의 섬형 반도체(154)를 형성한다.
이어, Cr 또는 Mo 합금 등으로 이루어지는 도전막 또는 저항이 작은 Al 또는 Ag 또는 이들을 포함하는 합금 등으로 이루어지는 도전막 따위를 스퍼터링 등의 방법으로 단층 또는 다층으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(171) 및 드레인 전극(175)을 형성한다.
이어, 소스 전극(173)과 드레인 전극(175)으로 가려지지 않은 저항성 접촉층을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)를 드러내고 양쪽으로 분리된 저항성 접촉층(163, 165)을 형성한다.
이어, 평탄화 특성이 우수하고 감광성을 가지는 유기 절연 물질을 도포하여 보호막(180)을 형성하고, 광마스크를 이용한 사진 공정으로 보호막(180)을 노광하고 현상하여 접촉구(181, 182, 185)를 형성한다. 이때, 유기 절연 물질을 도포하기 전에 질화 규소 또는 산화 규소를 화학 기상 증착 등의 방법으로 적층하여 소스 전극(173)과 드레인 전극(175) 사이로 노출되는 반도체(154)를 덮는 절연막을 추가로 형성하는 것이 바람직하다.
다음, 도 1, 도 3 및 도 4에서 보는 바와 같이, ITO 또는 IZO를 400 Å 내지 500 Å 두께로 증착하고 마스크를 이용한 사진 식각하여 화소 전극(190), 보조 전극(199a, 199b)과 접촉 보조 부재(81, 82)를 형성한다.
한편, 본 발명의 실시예에서 박막 트랜지스터 표시판은 다른 모양을 가질 수 있으며, 하나의 실시예를 도면을 참조하여 구체적으로 설명하기로 한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 7은 도 6의 액정 표시 장치를 VII-VII' 선을 따라 잘라 도시한 단면도이고, 도 8은 도 6의 액정 표시 장치를 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 6 및 도 7에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 4에 도시한 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 게이트 절연막, 반도체(154) 및 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 181, 185)이 형성되어 있으며, 그 상부에는 화소 전극(190)과 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나, 박막 트랜지스터의 채널부가 위치하는 섬형의 반도체(154)는 데이터선(171) 하부에 위치하는 선형 반도체(151)에 연결되어 있고, 섬형의 저항성 접촉 부재(163)도 선형의 저항성 접촉 부재(161)에 연결되어 있다. 이때, 선형 반도체(151)는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
또한, 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)는 화소의 가장자리에서 화소 전극(190)의 경계까지 연장되어 있으며, 여러 부분으로 나뉘어진 부화소 전극을 연결하는 연결부는 화소의 내부에 유진 전극(133)과 중첩하는 위치 또는 임의의 위치인 C 부분에 배치되어 있다. 이때, 연결부의 수는 최소화하는 것이 바람직하다.
또한, 도 8에서 보는 바와 같이 공통 전극(270)의 절개부(273) 중 화소 전극(190)의 경계와 중첩하는 세로 방향 단부의 경계선 중 화소 전극(190)과 중첩하는 경계선(273d)은 화소 전극(190)의 가장자리 변 또는 데이터선(171)의 경계에 대하여 평행하지 않으며, 절개부(271, 272, 273, 274, 275, 276, 277, 278)를 정의하는 경계에 대하여 45° 이하의 경사각을 가진다. 이러한 구조를 통하여 화소의 가장자리에서 세로 방향 단부에 대응하여 배치되어 있는 액정 분자들은 도메인을 형성하는 액정 분자들을 따라 눕게 되어, 앞에서 설명한 바와 같이 화소의 가장자리에서 액정 분자의 배열이 왜곡되는 것을 방지하여 텍스쳐를 최소화할 수 있으며, 액정 표시 장치의 표시 특성을 향상시킬 수 있다.
이러한 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판은 제조 공정에서 데이터선(171)과 반도체(151)를 부분적으로 위치에 따라 다른 두께를 가지는 감광막 패턴을 이용한 사진 식각 공정으로 함께 패터닝하여 형성한 것이다.
한편, 이러한 액정 표시 장치의 구조에서 색 필터(230)가 공통 전극 표시판 (200)에 배치되어 있지만, 박막 트랜지스터 표시판(100)에 배치할 수 있으며, 이 경우에는 게이트 절연막(140)의 하부에 배치할 수도 있으며, 보호막(180)의 하부에 배치할 수도 있다. 또한, 화소의 개구율을 극대화하기 위해 드레인 전극(175)은 화소 전극 또는 공통 전극의 절개부와 중첩하여 배치할 수 있으며, 도면을 참조하여 구체적으로 설명하기로 한다.
도 9 및 도 10은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이다.
도 9 및 도 10에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치에서 박막 트랜지스터 표시판의 배치 구조는 도 1 내지 도 4의 구조와 동일하다.
하지만, 화소의 중앙으로 뻗어 있는 드레인 전극(175)이 도 9의 실시예에서는 공통 전극(270)의 절개부(273)와 중첩되어 있으며, 도 10의 실시예에서는 화소 전극(190)의 절개부(193)와 중첩되어 있다. 이를 통하여 화상이 표시되는 화소의 개구율을 극대화할 수 있다.
한편, 본 발명의 실시예에서는 액정 분자가 두 표시판(100, 200)에 대하여 수직하게 배열되어 있는 수직 배향 모드의 액정 표시 장치에 대해서만 설명하였지만, 본원의 구성은 두 표시판에 대하여 액정 분자를 평행하면서 나선형으로 비틀려 배열하는 비틀린 네마틱 방식(twisted nematic mode), 공통 전극과 화소 전극을 동일한 표시판에 배치하여 표시판에 평행하게 배열되어 있는 액정 분자를 구동하는 평면 구동 방식(in-plane switching mode) 등의 다양한 방식의 액정 표시 장치에 도메인 분할 수단을 배치할 때 동일하게 적용할 수 있다.
본 발명에 따른 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치는 화소 전극과 동일한 층으로 보조 전극을 배치할 때, 이들 사이의 간격을 7㎛으로 배치하여, 화소 불량의 위치를 용이하게 검출하고 수리할 수 있는 최소의 크기를 확보할 수 있으며, 제조 공정시 감광막 패턴을 형성하는 노광기의 해상도에 대하여 최소의 크기를 확보할 수 있다.
또한, 게이트선은 해당 화소의 화소 전극과 중첩되지 않도록 배치하여 이들 사이에서 발생하는 기생 용량(Cgs)을 최소화하여 킥백 전압도 변화를 최소화하여 화상이 깜박거리는 플리커 현상 및 오프 전류에 기인한 잔상을 최소화할 수 있다.
또한, 화소 전극의 절개부를 화소의 경계까지 연장하여 화소의 가장자리에서 발생하는 텍스쳐를 최소화할 수 있으며, 이를 통하여 액정의 응답속도를 극대화하고, 표시 특성을 향상시킬 수 있다.
또한, 화소 전극과 중첩하는 공통 전극의 절개부 끝 부분의 경계는 화소 전극의 경계를 서로 5-8㎛ 범위에서 인접하게 배치되어 있거나, 이러한 경계를 화소의 중앙에 위치하는 사선 절개부의 경계에 대하여 45° 이하의 경사각으로 배치되어 있어, 화소의 가장자리에 배열되어 있는 액정 분자를 도메인을 형성하는 액정 분자들과 거의 동일한 방향으로 배열된다. 이를 통하여 화소의 가장자리에서 발생하는 텍스쳐를 최소화할 수 있으며, 액정의 응답 속도를 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실 시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (18)

  1. 주사 신호를 전달하는 게이트선,
    상기 게이트선과 교차하며 영상 신호를 전달하는 데이터선,
    상기 게이트선과 상기 데이터선이 정의하는 화소마다 형성되어 있는 화소 전극,
    상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선의 일부로 연결된 소스 전극 및 상기 화소 전극에 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터,
    상기 화소 전극과 분리되어 있으며, 상기 게이트선과 중첩하는 제1 부분과 상기 데이터선과 중첩하는 제2 부분을 포함하여 그물 모양으로 이루어져 있는 보조 전극을 포함하고, 상기 제1 부분은 상기 게이트선과 부분적으로 중첩하고 상기 제2 부분은 상기 데이터선을 완전히 덮는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극은 상기 게이트선에 대하여 실질적으로 ±45도를 이루는 도메인 규제 수단으로 절개부를 가지는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 절개부로 나누어진 상기 화소 전극의 부화소 전극은 상기 게이트선과 평행한 상기 화소 전극의 변에 위치하는 연결부에 의해 연결되어 있는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 데이터선과 평행한 상기 화소 전극의 변에서 상기 절개부는 상기 화소 전극의 변까지 연장되어 있는 박막 트랜지스터 표시판.
  5. 제2항에서,
    상기 게이트선 및 상기 데이터선에 인접한 상기 절개부의 끝 부분은 상기 화소 전극의 변까지 연장되어 있는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 보조 전극과 상기 화소 전극의 경계선 사이의 간격은 7㎛ 이상인 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 보조 전극과 상기 화소 전극은 동일한 층으로 이루어진 박막 트랜지스 터 표시판.
  8. 제1항에서,
    상기 화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 더 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 보조 전극과 상기 유지 전극은 서로 전기적으로 연결되어 있는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 박막 트랜지스터, 상기 게이트선 및 상기 데이터선을 덮는 절연막을 더 포함하며,
    상기 보조 전극과 상기 화소 전극은 상기 절연막 상부에 형성되어 있는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 절연막은 유기 절연 물질로 이루어진 박막 트랜지스터 표시판.
  12. 주사 신호를 전달하는 게이트선, 상기 게이트선과 교차하며 영상 신호를 전달하는 데이터선, 상기 게이트선과 상기 데이터선이 정의하는 화소마다 형성되어 있는 화소 전극, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결된 소스 전극 및 상기 화소 전극에 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터, 상기 화소 전극과 분리되어 있으며, 상기 게이트선과 중첩하는 제1 부분과 상기 데이터선과 중첩하는 제2 부분을 포함하여 그물 모양으로 이루어져 있으며, 상기 화소 전극과 7㎛ 이상의 간격으로 분리되어 있는 보조 전극을 포함하는 박막 트랜지스터 표시판, 상기 제1 부분은 상기 게이트선과 부분적으로 중첩하고, 상기 제2 부분은 상기 데이터선을 완전히 덮고,
    상기 박막 트랜지스터 표시판과 마주하며, 상기 화소 전극과 마주하는 공통 전극을 가지는 공통 전극 표시판,
    상기 박막 트랜지스터 표시판과 상기 공통 전극 표시판 사이에 형성되어 있는 액정층
    을 포함하는 액정 표시 장치.
  13. 제12항에서,
    상기 화소 전극 또는 상기 공통 전극은 상기 게이트선에 대하여 실질적으로 ±45도를 이루는 도메인 규제 수단으로 절개부를 가지는 액정 표시 장치.
  14. 제13항에서,
    상기 공통 전극의 상기 절개부는 상기 데이터선과 평행한 상기 화소 전극의 변과 중첩하는 단부를 가지며, 상기 단부의 경계 중 상기 화소 전극과 중첩하는 경 계와 상기 화소 전극의 변 사이는 5-8㎛의 범위의 간격으로 배치되어 있는 액정 표시 장치.
  15. 제13항에서,
    상기 공통 전극의 상기 절개부는 상기 데이터선과 평행한 상기 화소 전극의 변과 중첩하는 단부를 가지며, 상기 단부의 경계 중 상기 화소 전극과 중첩하는 경계는 상기 화소 전극의 변과 평행하지 않은 액정 표시 장치.
  16. 제13항에서,
    상기 공통 전극의 상기 절개부는 상기 데이터선과 평행한 상기 화소 전극의 변과 중첩하는 단부를 가지며, 상기 단부의 경계 중 상기 화소 전극과 중첩하는 경계는 상기 절개부에 대하여 45° 이하의 경사각으로 기울어진 액정 표시 장치.
  17. 제13항에서,
    상기 드레인 전극은 상기 절개부와 중첩하는 액정 표시 장치.
  18. 제12항에서,
    상기 공통 전극과 상기 보조 전극은 동일한 신호가 전달되는 액정 표시 장치.
KR1020040074593A 2004-09-17 2004-09-17 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치 KR101071257B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040074593A KR101071257B1 (ko) 2004-09-17 2004-09-17 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
JP2005052768A JP4826979B2 (ja) 2004-09-17 2005-02-28 薄膜トランジスタ表示板及びこれを含む液晶表示装置
TW094132187A TWI447494B (zh) 2004-09-17 2005-09-16 液晶顯示器及其面板
CNA2005101249332A CN1758120A (zh) 2004-09-17 2005-09-19 液晶显示器及其显示板
US11/229,777 US20060061722A1 (en) 2004-09-17 2005-09-19 Liquid crystal display and panel therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074593A KR101071257B1 (ko) 2004-09-17 2004-09-17 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060025783A KR20060025783A (ko) 2006-03-22
KR101071257B1 true KR101071257B1 (ko) 2011-10-10

Family

ID=36073553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074593A KR101071257B1 (ko) 2004-09-17 2004-09-17 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치

Country Status (5)

Country Link
US (1) US20060061722A1 (ko)
JP (1) JP4826979B2 (ko)
KR (1) KR101071257B1 (ko)
CN (1) CN1758120A (ko)
TW (1) TWI447494B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189267B1 (ko) * 2004-12-03 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR101413275B1 (ko) 2007-01-29 2014-06-30 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법
KR20080071231A (ko) * 2007-01-30 2008-08-04 삼성전자주식회사 액정 표시 장치
TWI363240B (en) * 2008-03-31 2012-05-01 Au Optronics Corp Active array substrate, electrode substrate, and liquid crystal display panel
KR20100012080A (ko) * 2008-07-28 2010-02-05 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치
DE102009047043A1 (de) * 2009-10-19 2011-04-21 Robert Bosch Gmbh Lötfreie elektrische Verbindung
KR101866946B1 (ko) 2010-11-02 2018-06-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102722058B (zh) * 2012-06-15 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种液晶阵列基板及其制造方法、修复方法
CN102798999B (zh) * 2012-08-08 2015-10-07 京东方科技集团股份有限公司 一种阵列基板十字线修复方法、阵列基板和液晶显示器
US20140049721A1 (en) * 2012-08-14 2014-02-20 Apple Inc. Displays with Shielding Layers
KR102134857B1 (ko) * 2013-12-17 2020-07-17 삼성디스플레이 주식회사 곡면 표시 장치
KR102204058B1 (ko) * 2014-02-14 2021-01-19 삼성디스플레이 주식회사 곡면 표시 장치
KR102334140B1 (ko) * 2015-03-17 2021-12-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105116621A (zh) * 2015-09-01 2015-12-02 深圳市华星光电技术有限公司 液晶面板的制造方法
CN206096715U (zh) * 2016-10-24 2017-04-12 京东方科技集团股份有限公司 一种阵列基板及显示装置
TWI772113B (zh) * 2021-07-19 2022-07-21 友達光電股份有限公司 電路基板
CN115083362B (zh) * 2022-05-26 2024-06-28 长沙惠科光电有限公司 液晶像素电路及其驱动方法、阵列基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335776B1 (en) * 1998-05-30 2002-01-01 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode
KR100312753B1 (ko) * 1998-10-13 2002-04-06 윤종용 광시야각액정표시장치
GB2343012B (en) * 1998-10-19 2003-05-28 Lg Philips Lcd Co Ltd A multi-domain liquid crystal display device
US6504592B1 (en) * 1999-06-16 2003-01-07 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
JP4468529B2 (ja) * 1999-07-09 2010-05-26 シャープ株式会社 液晶表示装置
KR100635940B1 (ko) * 1999-10-29 2006-10-18 삼성전자주식회사 수직 배향형 액정 표시 장치
KR100475110B1 (ko) * 2001-12-26 2005-03-10 엘지.필립스 엘시디 주식회사 반사형 액정표시소자 및 그 제조방법
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100895312B1 (ko) * 2002-12-13 2009-05-07 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100925463B1 (ko) * 2003-02-17 2009-11-06 삼성전자주식회사 액정 표시 장치
KR100920348B1 (ko) * 2003-02-27 2009-10-07 삼성전자주식회사 액정 표시 장치
KR100929672B1 (ko) * 2003-03-13 2009-12-03 삼성전자주식회사 액정 표시 장치용 표시판의 제조 방법
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
JP3912320B2 (ja) * 2003-05-02 2007-05-09 セイコーエプソン株式会社 液晶表示装置及び電子機器
TW594310B (en) * 2003-05-12 2004-06-21 Hannstar Display Corp Transflective LCD with single cell gap and the fabrication method thereof
KR20050036128A (ko) * 2003-10-15 2005-04-20 삼성전자주식회사 다중 도메인 액정 표시 장치

Also Published As

Publication number Publication date
TW200624965A (en) 2006-07-16
TWI447494B (zh) 2014-08-01
CN1758120A (zh) 2006-04-12
US20060061722A1 (en) 2006-03-23
JP2006085133A (ja) 2006-03-30
JP4826979B2 (ja) 2011-11-30
KR20060025783A (ko) 2006-03-22

Similar Documents

Publication Publication Date Title
JP4826979B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
KR101112539B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US7342633B2 (en) Liquid crystal display and thin film transistor array panel therefor
US7852444B2 (en) Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
US20040233343A1 (en) Liquid crystal display and thin film transistor array panel therefor
KR20080014317A (ko) 표시 장치
US20070091220A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20010091118A (ko) 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
JP2006106658A (ja) マスク及びこれを用いる液晶表示装置用表示板の製造方法
JP2004348131A5 (ko)
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR20060018401A (ko) 다중 도메인 액정 표시 장치
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20060102953A (ko) 액정 표시 장치
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060025781A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR101018756B1 (ko) 액정 표시 장치
KR20050082666A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060022087A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 9