JP6463065B2 - アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法 - Google Patents

アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法 Download PDF

Info

Publication number
JP6463065B2
JP6463065B2 JP2014207730A JP2014207730A JP6463065B2 JP 6463065 B2 JP6463065 B2 JP 6463065B2 JP 2014207730 A JP2014207730 A JP 2014207730A JP 2014207730 A JP2014207730 A JP 2014207730A JP 6463065 B2 JP6463065 B2 JP 6463065B2
Authority
JP
Japan
Prior art keywords
array substrate
frame
area
region
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014207730A
Other languages
English (en)
Other versions
JP2016075865A (ja
Inventor
橋口　隆史
隆史 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014207730A priority Critical patent/JP6463065B2/ja
Priority to US14/877,618 priority patent/US9869915B2/en
Priority to DE102015219357.8A priority patent/DE102015219357A1/de
Publication of JP2016075865A publication Critical patent/JP2016075865A/ja
Application granted granted Critical
Publication of JP6463065B2 publication Critical patent/JP6463065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、アレイ基板およびこれを備える液晶表示パネルに関し、特に、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）型の液晶表示パネルにおいて液晶駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ（あるいはＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）チップ）搭載前に行われる検査を、額縁領域を拡大することなく実施可能な液晶表示パネルに関する。
ＣＯＧ型の液晶表示パネルは、液晶駆動用の配線が設けられたアレイ基板には、アレイ基板に対向して配置されるカラーフィルタ基板よりも長尺となるように、アレイ基板に延在部が設けられている。そして、この延在部にＩＣチップ搭載領域が設けられる。さらに、このＩＣチップ搭載領域に各種配線を導出してバンプ用端子を形成し、このバンプ用端子にＩＣチップのバンプ端子を接続させる。これにより、ＩＣチップによる液晶の駆動制御がなされる。
このようなＣＯＧ型の液晶表示パネルにおいては、製造工程において、各種配線の断線あるいは配線間の短絡の有無等の検査が行われる。この検査は、アレイ基板上にＩＣチップを搭載する前に、ＩＣチップ搭載領域に導出された配線を利用して行われる。より具体的には、この検査は一般的に、各種配線に設けられたバンプ用端子に導電接触ピンを接触させて行ういわゆるピンプローブ方式を用いて行われる。
しかし、バンプ用端子に導電接触ピンを接触させた場合、バンプ用端子に傷を付けたり、隣接端子間をまたがって接触させることでバンプ端子を電食させる可能性があった。そこで、上記の点を解決する方法が検討されている（例えば特許文献１参照）。
特許文献１に開示された液晶表示装置は、走査線又は信号線に接続された出力電極パッド（バンプ用端子）から更に端子電極配線を設け、この端子電極配線の端部に形成される検査用端子を配設したものである。そして、この検査用電極パッドは隣接する検査用端子を交互にずらして２列で配設されている。
しかしながら、近年の液晶表示パネルの狭額縁化や低コスト化の要求に伴って、ＩＣチップの小型化やＩＣチップ数削減を目的とする多出力ＩＣチップの適用など、ＩＣチップ搭載領域も狭くなってきている。これに伴い、専用の検査端子を設けることが困難になってきている。
そこで、液晶表示パネルの非表示領域に検査用の共通の信号線や走査線を配設し、表示領域の各信号線や走査線を、検査用薄膜トランジスタを介して検査用の配線に接続し、各検査用の共通の信号線又は走査線に検査端子を設けることで、ＩＣチップ搭載領域のバンプ用端子へ接触もなく、少ない検査端子で容易に安価で検査ができる方法が知られている（例えば特許文献２参照）。
特開２００８−２３３７３０号公報 特開２００２−９８９９２号公報
しかし、特許文献２に記載の液晶表示パネルにおける検査では、アレイ基板を、対向基板であるカラーフィルタ基板（以下、ＣＦ基板とも記載）と貼り合せて、表示を確認した後に信号線又は走査線の断線やショート、表示領域内の点欠陥が判明することになる。つまり、良品ＣＦ基板のロスコストが発生する。また、昨今のリペア技術を駆使して断線や欠陥箇所を修復するにも、各信号線又は各走査線が検査用配線に一括して接続されており、不良箇所のアドレスを検出することができない。
また、特許文献２に記載の液晶表示パネルにおいて、各信号線又は各走査線に検査用端子を新設しても、ＩＣチップ搭載領域が狭いため、額縁領域に設けるしかない。この場合、端子腐食や静電気侵入による表示不良が懸念される。このため、シール内で且つ、表示領域近傍に検査用端子を配置する必要がある。しかし、シール内に検査用端子を設けた分だけ、額縁領域が広がり、狭額縁化が困難になってしまう。また、表示領域近傍に検査用端子を配置した場合、各信号線や各走査線の検査用端子から各電位が露出される面積が増加することで、対向基板側へ電荷がたまり、表示領域内の液晶配向に影響を及ぼし表示周辺ムラの発生が懸念される。
本発明は以上のような課題を解決するためになされたものであり、額縁領域を拡大せずに配線の断線検査を可能とするアレイ基板およびこれを備える液晶表示パネルの提供を目的とする。
本発明に係るアレイ基板は、画像を表示する表示領域と、表示領域の周囲を囲む額縁領域と、を備えるアレイ基板であって、表示領域において並列して形成され、額縁領域まで延設された複数の走査線と、複数の走査線と交差して表示領域において並列して形成され、額縁領域まで延設された複数の信号線と、複数の走査線と複数の信号線とのそれぞれの交点に配置された薄膜トランジスタと、額縁領域に形成された複数の額縁内配線と、額縁領域において、走査線および信号線と額縁内配線とを上下に隔てる絶縁層と、走査線または信号線と額縁内配線とを電気的に接続する、額縁領域に設けられた複数の接続変換部と、各接続変換部内に配置された走査線または信号線の断線検査用端子と、を備え、各接続変換部には、絶縁層を貫通する単一のコンタクトホールが形成されており、単一のコンタクトホール内に配置された断線検査用端子である導電膜を介して、走査線または信号線と額縁内配線とが電気的に接続されている。
本発明に係るアレイ基板によれば、接続変換部に単一のコンタクトホールを設けることにより、コンタクトホールを通じて、検査装置側の端子と走査線または信号線との接触が可能となる。よって、接続変換部を、検査用端子の代用にすることができる。つまり、アレイ基板に検査用端子を設けずに、接続変換部を利用して断線の検査が可能となる。よって、アレイ基板の額縁領域が拡大することを抑制して、狭額縁化した液晶表示パネルを得ることが可能となる。
実施の形態１に係るアレイ基板の平面図である。 実施の形態１に係る接続変換部の平面図である。 実施の形態１に係る接続変換部の断面図である。 実施の形態１に係る接続変換部の断面図である。 実施の形態２に係る接続変換部の平面図である。 実施の形態２に係る接続変換部の断面図である。 実施の形態２に係る接続変換部の平面図である。 実施の形態２に係る接続変換部の断面図である。 実施の形態３に係る接続変換部の断面図である。 実施の形態４に係る接続変換部の断面図である。 実施の形態５に係る接続変換部の断面図である。 前提技術に係る接続変換部の平面図である。 前提技術に係る接続変換部の断面図である。
＜実施の形態１＞
＜構成＞
図１は、本実施の形態１におけるアレイ基板１の平面図である。なお、図１は、模式的に示すものであり、図示された構成要素の正確な大きさなどを反映するものではない。また、図１では、図面が煩雑とならないように、発明の主要部以外の省略や構成の一部簡略化などを適宜行っている。これらの点は、以下の図においても同様とする。さらに、以下の図においては、既出の図において説明したものと同一の構成要素には同一の符号を付し、その説明を省略する。
アレイ基板１は、透明絶縁性基板１００（以下、絶縁基板とも記載）上に、後述する各配線、薄膜トランジスタ等が設けられて構成される。アレイ基板１には、画像を表示する表示領域１０１と、表示領域１０１を囲む額縁領域１０２とが規定されている。
図１に示すように、アレイ基板１は、複数の走査線１０４を備える。複数の走査線１０４は、表示領域１０１において並列して形成され、額縁領域１０２まで延設されている。また、アレイ基板１は、複数の信号線１０３を備える。複数の信号線１０３は、複数の走査線１０４と交差して表示領域１０１において並列して形成され、額縁領域１０２まで延設されている。また、図１に示すように、アレイ基板１は、複数の走査線１０４と複数の信号線１０３とのそれぞれの交点に配置された薄膜トランジスタ１０６を備える。また、アレイ基板１には、複数の共通配線（コモン配線）が配設されているが、図面の見易さのために図１には示していない。
アレイ基板１の表示領域１０１に配設された各信号線１０３は、アレイ基板１の額縁領域１０２まで延設されている。各信号線１０３に対応して、アレイ基板の額縁領域１０２には、複数の接続変換部１０７ａが設けられている。また、アレイ基板の額縁領域１０２には、複数の端子電極１１２および各端子電極１１２に接続された額縁内配線１１７ａが設けられている。額縁領域１０２において、信号線１０３と額縁内配線１１７ａとは、絶縁層３によって上下に隔てられている。各信号線１０３と各額縁内配線１１７ａとは、接続変換部１０７ａによって電気的に接続されている。端子電極１１２は、ＡＣＦ（異方性導電膜）及びバンプなどを介して、ＩＣチップ１０９と電気的に接続される。また、ＩＣチップ１０９はプリント基板１０８と電気的に接続される。
アレイ基板１の表示領域１０１に配設された各走査線１０４は、アレイ基板１の額縁領域１０２まで延設されている。各走査線１０４に対応して、アレイ基板の額縁領域１０２には、複数の接続変換部１０７ｂが設けられている。また、アレイ基板の額縁領域１０２には、複数の検査用薄膜トランジスタ１１３ｂおよび各検査用薄膜トランジスタ１１３ｂのソース電極に接続された額縁内配線１１８が設けられている。各検査用信号線１１１には検査用端子１１０が設けられている。額縁領域１０２において、走査線１０４と額縁内配線１１８とは、絶縁層３によって上下に隔てられている。各走査線１０４と各額縁内配線１１８とは、接続変換部１０７ｂによって電気的に接続されている。
各信号線１０３のＩＣチップ１０９が配置されている側とは反対側の端は、検査用薄膜トランジスタ１１３ａを介して、検査用信号線１１１と接続されている。
各走査線１０４の検査用薄膜トランジスタ１１３ｂが配置されている側とは反対側の端は、額縁内配線１１７ｂを介して、ＩＣチップ１０９と接続されている。
図２は、接続変換部１０７ｂの平面図である。また、図３は、図２中の線分Ａ−Ａにおける断面図である。走査線１０４と検査用薄膜トランジスタ１１３ｂのソース電極から延長された額縁内配線１１８に跨るように単一のコンタクトホール１１が形成されている。図３に示すように、絶縁性基板１３上に走査線１０４が形成されている。絶縁層３を介して、走査線１０４上に額縁内配線１１８が形成されている。額縁内配線１１８および絶縁層３上には、層間絶縁膜６が形成されている。層間絶縁膜６上には、平坦化膜７および保護膜１０が形成されている。接続変換部１０７ａ，１０７ｂには、単一のコンタクトホール１１が絶縁層３を貫通して設けられる。コンタクトホール１１内に形成された導電膜（下部透明導電膜８および上部透明導電膜９）を介して、走査線１０４と額縁内配線１１８とが電気的に接続されている。
接続変換部１０７ｂにおいて、コンタクトホール１１は、コンタクトホール１１の第１の底が走査線１０４と接する第１の水平領域１１ａと、コンタクトホール１１の第２の底が額縁内配線１１８と接する第２の水平領域１１ｂとを備える。本実施の形態１において、第１の水平領域１１ａの面積と、第２の水平領域１１ｂの面積との和は、３０００μｍ２以上である。つまり、図３において、第１の水平領域１１ａと第２の水平領域１１ｂの紙面左右方向の長さの和は、１００μｍ以上であり、第１の水平領域１１ａおよび第２の水平領域１１ｂの紙面奥行方向の長さは３０μｍ以上であるとする。
コンタクトホール１１を上記寸法とすることにより、図４に示すように、断線の検査を行う際に、検査装置側の端子１２をコンタクトホール１１内に挿入することができる。これにより、接続変換部１０７ｂと、検査装置側の端子１２との良好なコンタクトを得ることができる。
また、図２および図３において括弧内の参照符号で読み替えたものが接続変換部１０７ａに対応している。接続変換部１０７ａにおいても、信号線１０３と額縁内配線１１７ａに跨るように単一のコンタクトホール１１が形成されている。図３に示すように、単一のコンタクトホール１１は絶縁層３を貫通している。コンタクトホール１１内に形成された導電膜（下部透明導電膜８および上部透明導電膜９）を介して、信号線１０３と額縁内配線１１７ａとが電気的に接続されている。図２および図３に示すように、接続変換部１０７ｂと接続変換部１０７ａとの違いは、額縁内配線１１８が信号線１０３に、走査線１０４が額縁内配線１１７ａにそれぞれ替わることである。これ以外の構成は接続変換部１０７ｂと同じため、接続変換部１０７ａの説明を省略する。
また、本実施の形態１における液晶表示パネルは、上述したアレイ基板１と、アレイ基板１と対向して配置されたカラーフィルタ基板と、アレイ基板１とカラーフィルタ基板との間に保持された液晶とを備える。
＜製造方法＞
本実施の形態１に係るアレイ基板１が用いられたＦＦＳモードの液晶表示パネルを例にして、接続変換部１０７ｂ（図３）の製造工程について説明する。
まず、絶縁性基板１３上に走査線１０４および薄膜トランジスタ１０６、検査用薄膜トランジスタ１１３ａ，１１３ｂのゲート電極となる導電性金属膜を成膜する。そして、写真製版等でパターン形成後、走査線１０４及びゲート電極上に、絶縁膜となるゲート絶縁膜（絶縁層３）をＣＶＤなどで成膜する。
次に、半導体層を成膜した後に、薄膜トランジスタ１０６、検査用薄膜トランジスタ１１３ａ，１１３ｂのソース電極およびドレイン電極と、信号線１０３となる導電性金属膜を成膜する。そして、写真製版等でパターン形成を行う。これにより、表示領域１０１の薄膜トランジスタ１０６と、額縁領域１０２の検査用薄膜トランジスタ１１３ａ，１１３ｂが形成される。
次に、額縁内配線１１８（検査用薄膜トランジスタ１１３ｂのソース電極）および信号線１０３上に、絶縁膜となる層間絶縁膜６をＣＶＤなどで成膜する。さらに、各種配線の段差による液晶配向異常を抑制するため、有機膜等からなる平坦化膜７を成膜する。平坦化膜７としては、例えばアクリルを主体とした有機樹脂膜、または、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜が用いられる。このとき、平坦化膜７に感光性を有する有機樹脂膜を用いて、フォトリソグラフィー工程（写真製版工程）を行うことによって、平坦化膜７に、コンタクトホール１１となるパターンを形成する。平坦化膜７をマスクにしてプラズマエッチングを行うことで、ゲート絶縁膜（絶縁層３）及び層間絶縁膜６にコンタクトホール１１が形成される。
次に、平坦化膜７上には、ＩＺＯ及びＩＴＯなどの透明導電膜からなる下部透明導電膜８と、ＳｉＮ膜などからなる保護膜１０と、ＩＺＯ及びＩＴＯなどの透明導電膜からなる上部透明導電膜９とがこの順に形成される。
また、先の平坦化膜７をマスクにして層間絶縁膜６とゲート絶縁膜（絶縁層３）に形成したコンタクトホールと、プラズマによるドライエッチングで保護膜１０に形成したコンタクトホールにより単一のコンタクトホール１１となる。コンタクトホール１１内に形成された導電膜（下部透明導電膜８および上部透明導電膜９）を介して、額縁内配線１１８と走査線１０４とが電気的に接続される。
図１２は本発明の前提技術となる接続変換部１０７ｂ（又は１０７ａ）の平面図である。また、図１３は、図１２中の線分Ｄ−Ｄにおける断面図である。図１２および図１３に示すように、前提技術においては、接続変換部１０７ａ，１０７ｂには２つのコンタクトホール１１が設けられる。即ち、接続変換部１０７ａにおいては、コンタクトホール１１が信号線１０３側と額縁内配線１１７ａ側とに分離して２つ設けられる。接続変換部１０７ｂにおいては、コンタクトホール１１が額縁内配線１１８側と走査線１０４側とに分離して２つ設けられる。
一方、本実施の形態１における接続変換部１０７ａ，１０７ｂは、２つに分離されていない、単一のコンタクトホール１１を備える。単一のコンタクトホール１１を設けることにより、検査装置側の端子１２と、走査線１０４または信号線１０３との良好な接触が可能となる。よって、接続変換部１０７ａ，１０７ｂを、検査用端子の代用にすることができる。
＜効果＞
本実施の形態１におけるアレイ基板１は、画像を表示する表示領域１０１と、表示領域１０１の周囲を囲む額縁領域１０２と、を備えるアレイ基板１であって、表示領域１０１において並列して形成され、額縁領域１０２まで延設された複数の走査線１０４と、複数の走査線１０４と交差して表示領域１０１において並列して形成され、額縁領域１０２まで延設された複数の信号線１０３と、複数の走査線１０４と複数の信号線１０３とのそれぞれの交点に配置された薄膜トランジスタ１０６と、額縁領域１０２に形成された複数の額縁内配線１１７ａ，１１８と、額縁領域１０２において、走査線１０４および信号線１０３と額縁内配線１１７ａ，１１８とを上下に隔てる絶縁層３と、走査線１０４または信号線１０３と額縁内配線１１７ａ，１１８とを電気的に接続する、額縁領域１０２に設けられた複数の接続変換部１０７ａ，１０７ｂと、を備え、各接続変換部１０７ａ，１０７ｂには、絶縁層３を貫通する単一のコンタクトホール１１が形成されており、単一のコンタクトホール１１内の導電膜を介して、走査線１０４または信号線１０３と額縁内配線１１７ａ，１１８とが電気的に接続されている。
従って、本実施の形態１によれば、接続変換部１０７ａ，１０７ｂに単一のコンタクトホール１１を設けることにより、検査装置側の端子１２と、走査線１０４または信号線１０３との接触が可能となる。よって、接続変換部１０７ａ，１０７ｂを、検査用端子の代用にすることができる。つまり、本実施の形態１では、アレイ基板１に検査用端子を設けずに、接続変換部１０７ａ，１０７ｂを利用して断線の検査が可能となる。よって、アレイ基板１の額縁領域１０２が拡大することを抑制して、狭額縁化した液晶表示パネルを得ることが可能となる。
また、本実施の形態１におけるアレイ基板１における単一のコンタクトホール１１は、単一のコンタクトホール１１の第１の底が走査線１０４または信号線１０３と接する第１の水平領域１１ａ（又は１１ｂ）と、単一のコンタクトホール１１の第２の底が額縁内配線１１７ａ，１１８と接する第２の水平領域１１ｂ（又は１１ａ）と、を備え、第１の水平領域１１ａの面積と、第２の水平領域１１ｂの面積との和が３０００μｍ２以上である。
従って、接続変換部１０７ａ，１０７ｂに設けるコンタクトホール１１の底面積（即ち、第１の水平領域１１ａの面積と、第２の水平領域１１ｂの面積との和）を３０００μｍ２とすることにより、検査装置側の端子１２を確実にコンタクトホール１１に挿入して、走査線１０４または信号線１０３と確実に接触することが可能となる。
また、本実施の形態１におけるアレイ基板１において額縁領域１０２には、検査用薄膜トランジスタ１１３ｂまたはＩＣチップ１０９が設けられ、額縁内配線１１７ａ，１１８は、検査用薄膜トランジスタ１１３ｂの電極またはＩＣチップ１０９の電極に接続された配線である。
従って、ＩＣチップ１０９と信号線１０３の間および額縁領域１０２において検査用薄膜トランジスタ１１３ｂと走査線１０４の間に接続変換部１０７ａ，１０７ｂをそれぞれ設け、接続変換部１０７ａ，１０７ｂにおいて検査装置側の端子１２と接触可能とすることで、額縁領域１０２を拡大することなく、配線の断線検査が可能なアレイ基板１を得ることが可能となる。
また、本実施の形態１における液晶表示パネルは、アレイ基板１と、アレイ基板１と対向して配置されたカラーフィルタ基板と、アレイ基板１とカラーフィルタ基板との間に保持された液晶と、を備える。
従って、本実施の形態１におけるアレイ基板１は、断線検査を行うための端子と、接続変換部１０７ａ，１０７ｂを兼用するため、額縁領域１０２の面積を抑制することが可能である。よって、額縁領域１０２の狭い、狭額縁化した液晶パネルを得ることが可能である。
＜実施の形態２＞
図５は、本実施の形態２における接続変換部１０７ｂの平面図である。また、図６は、図５中の線分Ｂ−Ｂにおける断面図である。
実施の形態１では、コンタクトホール１１の第１の底が走査線１０４と接する第１の水平領域１１ａの面積と、コンタクトホール１１の第２の底が額縁内配線１１８と接する第２の水平領域１１ｂとの面積は、同程度であった。
本実施の形態２では、第１の水平領域１１ａと第２の水平領域１１ｂとで面積比率が異なるようにする。例えば、接続変換部１０７ｂにおいて、図６に示すように、検査装置側の端子１２と走査線１０４との接続を良好にするため、第１の水平領域１１ａの面積を第２の水平領域１１ｂの面積よりも大きくする。
図７は、本実施の形態２における接続変換部１０７ａの平面図である。また、図８は、図７中の線分Ｃ−Ｃにおける断面図である。本実施の形態２では、例えば、接続変換部１０７ａにおいて、図８に示すように、検査装置側の端子１２と信号線１０３との接続を良好にするため、第１の水平領域１１ａの面積を第２の水平領域１１ｂの面積よりも大きくする。
＜効果＞
本実施の形態２におけるアレイ基板１において、単一のコンタクトホール１１は、単一のコンタクトホール１１の第１の底が走査線１０４または信号線１０３と接する第１の水平領域１１ａと、単一のコンタクトホール１１の第２の底が額縁内配線１１７ａ，１１８と接する第２の水平領域１１ｂと、を備え、第１の水平領域１１ａの面積と、第２の水平領域との面積１１ｂとが異なる。
従って、例えば、第１の水平領域１１ａの面積を、第２の水平領域の面積１１ｂよりも大きくすることによって、第１の水平領域１１ａに検査装置側の端子１２が接触し易くなり、検査装置側の端子１２と、走査線１０４または信号線１０３との接触を良好に行うことが可能となる。
また、本実施の形態１におけるアレイ基板１において、第１の水平領域１１ａの面積が第２の水平領域１１ｂの面積よりも大きい。従って、第１の水平領域１１ａの面積を、第２の水平領域の面積１１ｂよりも大きくすることによって、第１の水平領域１１ａに検査装置側の端子１２が接触し易くなり、検査装置側の端子１２と、走査線１０４または信号線１０３との接触を良好に行うことが可能となる。
＜実施の形態３＞
図９は、本実施の形態３における接続変換部１０７ｂ（又は１０７ａ）の断面図である。図９に示すように、接続変換部１０７ｂにおいて、額縁内配線１１８を、半導体層４と導電膜１６の積層構造にしてもよい。また、接続変換部１０７ａにおいて、信号線１０３を、半導体層４と導電膜１６の積層構造にしてもよい。
額縁内配線１１８または信号線１０３を上述の積層構造にしても、コンタクトホール１１において、検査装置側の端子１２と良好な接触が可能である。
＜効果＞
本実施の形態１におけるアレイ基板１において、走査線１０４または信号線１０３と額縁内配線１１８のうち、より上層に形成された配線は、半導体層４と導電膜１６とがこの順に積層されてなる。
従って、接続変換部１０７ａにおいては信号線１０３を、接続変換部１０７ｂにおいては額縁内配線１１８を半導体層４と導電膜１６の積層構造にした場合であっても、実施の形態１で述べた効果と同様の効果を得ることが可能である。
＜実施の形態４＞
図１０は、本実施の形態４における接続変換部１０７ｂ（又は１０７ａ）の断面図である。
実施の形態１（図３）においては、平坦化膜７、層間絶縁膜６及びゲート絶縁膜３のコンタクトホール１１を下部透明導電膜８で被膜した。
一方、本実施の形態４では、接続変換部１０７ｂにおいては額縁内配線１１８（検査用薄膜トランジスタ１１３ｂのソース電極５）を、接続変換部１０７ａにおいては信号線１０３を形成後に下部透明導電膜８を積層し、ＦＦＳモードにおける画素電極（共通電極）を形成する。
即ち、走査線１０４または信号線１０３と額縁内配線１１７ａ，１１８のうち、より上層に形成された配線は、透明導電膜（即ち下部透明導電膜８）で覆われている。
これにより、平坦化膜７の成膜が不要となり、製造工程の短縮が可能である。また、上部透明導電膜９に対する段差部が軽減されるため、コンタクトホール１１においてより確実に電気的接続を維持することが可能となる。
＜実施の形態５＞
図１１は、本実施の形態５における接続変換部１０７ｂ（又は１０７ａ）の断面図である。
本実施の形態３における接続変換部１０７ａ，１０７ｂにおいては、下部透明導電膜８を成膜後、下部透明導電膜８上に、Ａｌ等からなる導電膜１６をスパッタ法等により積層する。そして、導電膜１６上に上部透明導電膜９が積層される。
本実施の形態３では、下部透明導電膜８の断線が段差部で発生した場合であっても、下部透明導電膜８上に積層した導電膜１６が断線部を被膜することで良好な接触を維持することができる。
＜効果＞
本実施の形態３におけるアレイ基板１において、単一のコンタクトホール１１内に形成された導電膜は、下部透明導電膜８、導電膜１６および上部透明導電膜９がこの順に積層されてなる。
従って、本実施の形態３における接続変換部１０７ａ，１０７ｂは、下部透明導電膜８の断線が段差部で発生した場合であっても、下部透明導電膜８上に積層した導電膜１６が断線部を被膜することで良好な電気的接続を維持することができる。よって、実施の形態１に比べて、より信頼性の高いアレイ基板１を得ることが可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ アレイ基板、３ ゲート絶縁層、４ 半導体層、６ 層間絶縁膜、７ 平坦化膜、８ 下部透明導電膜、９ 上部透明導電膜、１０ 保護膜、１１ コンタクトホール、１１ａ 第１の水平領域、１１ｂ 第２の水平領域、１２ 検査装置側の端子、１３ 絶縁性基板、１６ 導電膜、１００ 透明絶縁性基板、１０１ 表示領域、１０２ 額縁領域、１０３ 信号線、１０４ 走査線、１０６ 薄膜トランジスタ、１０７ａ，１０７ｂ 接続変換部、１０８ プリント基板、１０９ ＩＣチップ、１１３ａ，１１３ｂ 検査用薄膜トランジスタ、１１７ａ，１１７ｂ，１１８ 額縁内配線、１１０ 検査用端子、１１１ 検査用信号線、１１２ 端子電極。

Claims (10)

  1. 画像を表示する表示領域と、前記表示領域の周囲を囲む額縁領域と、を備えるアレイ基板であって、
    前記表示領域において並列して形成され、前記額縁領域まで延設された複数の走査線と、
    前記複数の走査線と交差して前記表示領域において並列して形成され、前記額縁領域まで延設された複数の信号線と、
    前記複数の走査線と前記複数の信号線とのそれぞれの交点に配置された薄膜トランジスタと、
    前記額縁領域に形成された複数の額縁内配線と、
    前記額縁領域において、前記走査線および前記信号線と前記額縁内配線とを上下に隔てる絶縁層と、
    前記走査線または前記信号線と前記額縁内配線とを電気的に接続する、前記額縁領域に設けられた複数の接続変換部と、
    各前記接続変換部内に配置された前記走査線または前記信号線の断線検査用端子と、
    を備え、
    各前記接続変換部には、前記絶縁層を貫通する単一のコンタクトホールが形成されており、前記単一のコンタクトホール内に配置された前記断線検査用端子である導電膜を介して、前記走査線または前記信号線と前記額縁内配線とが電気的に接続されている、
    アレイ基板。
  2. 前記単一のコンタクトホールは、
    前記単一のコンタクトホールの第１の底が前記走査線または前記信号線と接する第１の水平領域と、
    前記単一のコンタクトホールの第２の底が前記額縁内配線と接する第２の水平領域と、
    を備え、
    前記第１の水平領域の面積と、前記第２の水平領域の面積との和が３０００μｍ２以上である、
    請求項１に記載のアレイ基板。
  3. 前記単一のコンタクトホールは、
    前記単一のコンタクトホールの第１の底が前記走査線または前記信号線と接する第１の水平領域と、
    前記単一のコンタクトホールの第２の底が前記額縁内配線と接する第２の水平領域と、
    を備え、
    前記第１の水平領域の面積と、前記第２の水平領域との面積とが異なる、
    請求項１に記載のアレイ基板。
  4. 前記第１の水平領域の面積が前記第２の水平領域の面積よりも大きい、
    請求項３に記載のアレイ基板。
  5. 前記額縁領域には、検査用薄膜トランジスタまたはＩＣチップが設けられ、
    前記額縁内配線は、前記検査用薄膜トランジスタの電極または前記ＩＣチップの電極に接続された配線である、
    請求項１から請求項４のいずれか一項に記載のアレイ基板。
  6. 前記走査線または前記信号線と前記額縁内配線のうち、より上層に形成された配線は、半導体層と導電膜とがこの順に積層されてなる、
    請求項１から請求項５のいずれか一項に記載のアレイ基板。
  7. 前記走査線または前記信号線と前記額縁内配線のうち、より上層に形成された配線は、透明導電膜で覆われている、
    請求項１から請求項５のいずれか一項に記載のアレイ基板。
  8. 前記単一のコンタクトホール内に形成された前記導電膜は、下部透明導電膜、導電膜および上部透明導電膜がこの順に積層されてなる、
    請求項１から請求項７のいずれか一項に記載のアレイ基板。
  9. 請求項１から請求項８のいずれか一項に記載のアレイ基板と、
    前記アレイ基板と対向して配置されたカラーフィルタ基板と、
    前記アレイ基板と前記カラーフィルタ基板との間に保持された液晶と、
    を備える、
    液晶表示パネル。
  10. 請求項１から請求項８のいずれか一項に記載のアレイ基板の検査方法であって、
    検査装置の端子を前記アレイ基板の前記接続変換部に設けられた前記断線検査用端子に接触させることにより、前記検査装置の前記端子を前記走査線または前記信号線と接続させて、前記走査線または前記信号線の断線を検査する、
    アレイ基板の検査方法。
JP2014207730A 2014-10-09 2014-10-09 アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法 Active JP6463065B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014207730A JP6463065B2 (ja) 2014-10-09 2014-10-09 アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法
US14/877,618 US9869915B2 (en) 2014-10-09 2015-10-07 Array substrate and liquid crystal display panel including the same
DE102015219357.8A DE102015219357A1 (de) 2014-10-09 2015-10-07 Array-Substrat und darin enthaltenes Flüssigkristallanzeigefeld

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014207730A JP6463065B2 (ja) 2014-10-09 2014-10-09 アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法

Publications (2)

Publication Number Publication Date
JP2016075865A JP2016075865A (ja) 2016-05-12
JP6463065B2 true JP6463065B2 (ja) 2019-01-30

Family

ID=55644350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014207730A Active JP6463065B2 (ja) 2014-10-09 2014-10-09 アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法

Country Status (3)

Country Link
US (1) US9869915B2 (ja)
JP (1) JP6463065B2 (ja)
DE (1) DE102015219357A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106200170A (zh) * 2016-07-08 2016-12-07 深圳市华星光电技术有限公司 Tft液晶显示器件及其制作方法
JP2018124465A (ja) * 2017-02-02 2018-08-09 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体
CN106960851B (zh) * 2017-05-24 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示设备
CN109270754B (zh) * 2017-07-17 2021-04-27 京东方科技集团股份有限公司 阵列基板和显示装置
CN110095889B (zh) * 2018-01-30 2022-06-17 瀚宇彩晶股份有限公司 显示面板及其制作方法
CN108873524B (zh) * 2018-07-17 2021-01-26 Tcl华星光电技术有限公司 一种显示面板、改善显示面板性能的方法及显示装置
CN114067709B (zh) * 2020-07-31 2023-11-28 深超光电（深圳）有限公司 导电性测试结构、薄膜晶体管阵列基板及显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP2002098992A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 液晶表示装置
JP4689806B2 (ja) * 2000-09-28 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP4302347B2 (ja) * 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP4050100B2 (ja) * 2002-06-19 2008-02-20 シャープ株式会社 アクティブマトリクス基板および表示装置
KR100895311B1 (ko) * 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2008233730A (ja) * 2007-03-23 2008-10-02 Epson Imaging Devices Corp 液晶表示パネル
JP4485559B2 (ja) * 2007-09-26 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置
KR101458910B1 (ko) * 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
CN104345512A (zh) * 2009-02-16 2015-02-11 夏普株式会社 Tft阵列基板和液晶显示面板
JP5302122B2 (ja) * 2009-07-08 2013-10-02 株式会社ジャパンディスプレイウェスト 液晶表示パネル
RU2510712C2 (ru) * 2009-07-28 2014-04-10 Шарп Кабушики Каиша Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство
KR101377891B1 (ko) * 2010-01-13 2014-03-25 샤프 가부시키가이샤 어레이 기판 및 액정 표시 패널
EP2672317B1 (en) * 2011-01-31 2015-04-29 Sharp Kabushiki Kaisha Liquid crystal display panel and production method for same

Also Published As

Publication number Publication date
US20160103378A1 (en) 2016-04-14
JP2016075865A (ja) 2016-05-12
US9869915B2 (en) 2018-01-16
DE102015219357A1 (de) 2016-04-14

Similar Documents

Publication Publication Date Title
JP6463065B2 (ja) アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
KR101670165B1 (ko) 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판
KR101571768B1 (ko) 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판
JP2006053555A (ja) アレイ基板、これを有する母基板、及び液晶表示装置
JP2006350064A (ja) 表示装置および位置ずれ検査方法
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
JP6173705B2 (ja) 表示装置
JP2009047877A (ja) チップオングラス型表示モジュールおよびその実装検査方法
KR20130001585A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007219046A (ja) 液晶表示パネル
JP2016218243A (ja) 表示装置
JP5506034B2 (ja) 液晶表示装置および電子機器
KR100707034B1 (ko) 프린지 필드 스위칭 모드 액정표시장치에서의 어레이 기판테스트를 위한 배선 형성방법
KR20120009241A (ko) 필름타입의 프로브 장치 및 프로브 제조방법
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
KR102078994B1 (ko) 액정표시장치 및 이의 검사방법
KR101621560B1 (ko) 액정표시장치 테스트 패턴
JP2008241801A (ja) 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。
JP2009192572A (ja) 液晶表示装置およびその検査方法
JP2007219047A (ja) 液晶表示パネル
JP4234027B2 (ja) アレイ基板ならびに表示装置およびこれらの製造方法
JP2014206595A (ja) 液晶表示装置
JP2009053390A (ja) 電気光学パネル、パネル検査方法及び電子機器
KR101594672B1 (ko) 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181228

R150 Certificate of patent or registration of utility model

Ref document number: 6463065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250