CN102713998A - 阵列基板和液晶显示面板 - Google Patents

Abstract

设有被分为多个区段(ST)的栅极驱动电路(60)，在各区段(ST)中，设有TFT元件(T1)～(T4)，设有连接时钟配线(72)、(74)与上述TFT元件的支配线(78)，当着眼于1根支配线(78A)时，从支配线(78A)延伸设置有分支配线(79A)、(79B)，该支配线(78A)与TFT元件(T1)、(T3)连接，TFT元件(T1)、(T3)设置于区段(ST(j-1))，区段(ST(j))与区段(ST(j-1)不同，TFT元件(T2)、(T4)设置于区段(ST(j))，分支配线(79A)、(79B)将TFT元件(T2)、(T4)与支配线(78A)电连接。

Description

阵列基板和液晶显示面板

技术领域

本发明涉及在绝缘基板中设有TFT元件等的阵列基板和使用该阵列基板的液晶显示面板。

背景技术

将薄膜晶体管(Thin Film Transistor、下面称为“TFT”)用作像素的开关元件的有源矩阵型显示装置的响应速度快，容易进行多灰度级显示，在以电视为代表的便携电话、便携型游戏机、车载用导航装置等中被广泛地使用。

在有源矩阵型显示装置中，通常TFT阵列基板与相对基板彼此相对地配置，显示元件(液晶、有机EL等)由密封材料封入这些基板之间。

(TFT阵列基板)

下面，根据图12说明TFT阵列基板的概要构成。

图12是示出TFT阵列基板的主要部分的概要构成的俯视图。

如图12所示，在TFT阵列基板20的中央部分形成显示区域22，在该显示区域22中矩阵状地形成有用于驱动像素电极的显示驱动用TFT元件(开关元件)(未图示)。

显示驱动用TFT元件的栅极电极与栅极配线42连接，源极电极与源极配线44连接，漏极电极与像素电极(未图示)连接。

栅极配线42和源极配线44在TFT阵列基板20上设置在彼此正交的方向上。此外，栅极配线42和源极配线44以在它们正交的部分彼此不被电连接的方式经由绝缘层而设置在TFT阵列基板20上的不同的层中。

在显示区域22的周围的区域中的TFT阵列基板20的基板端边26的附近区域中形成有周边区域24，在该周边区域24的左右侧(在图12中所示的箭头X方向)设有栅极驱动电路60。

栅极驱动电路60与栅极配线42电连接，对栅极配线42施加栅极信号。

在周边区域24的左右两侧设有栅极驱动电路60，因此，在对1根栅极配线42从两侧输入信号的情况下，可以减少信号的波形钝化。因此，可以缩小构成栅极驱动电路60的多个TFT元件(驱动用元件)的大小，可以提供边框较窄的液晶显示面板10。

另外，即使在对1根栅极配线42从单侧输入信号的情况下，将栅极配线42分为被右侧的栅极驱动电路60驱动的组和被左侧的栅极驱动电路驱动的组，由此也可以使液晶显示面板10的左右的边缘区域变得均等。

另一方面，在周边区域24的上下侧(在图12中所示的箭头Y方向)的一侧设有驱动器62。

驱动器62与源极配线44电连接，向源极配线44施加源极信号。

另外，两侧的栅极驱动电路60与包括时钟配线等的栅极驱动电路用配线分别电连接，从TFT阵列基板20外部的DC/DC转换器、显示控制电路经由FPC(Flexible printed circuits：挠性印刷电路)等向该栅极驱动电路用配线提供为了使栅极驱动电路60动作所必需的信号。

此外，右侧的栅极驱动电路60的栅极驱动电路用配线(未图示)和左侧的栅极驱动电路60的栅极驱动电路用配线46例如在与安装有驱动器62的一侧夹着显示区域22而相反的一侧由配线64相互连接。

通过两侧的栅极驱动电路用配线的相互连接，无需经由FPC向右侧的栅极驱动电路60的栅极驱动电路用配线(未图示)和左侧的栅极驱动电路60的栅极驱动电路用配线46分别提供信号。因此，可以较窄地形成FPC的宽度，可以降低FPC的成本。此外，该配线64如图12所示，不与源极配线44交叉的构成在降低信号负荷的效果上是优选的。

在图12中，栅极驱动电路60设置在显示区域22的两侧，但是也可以是设置在单侧的构成。另外，也可以是从驱动器62提供向栅极驱动电路用配线46提供的信号的构成。

该TFT阵列基板20和相对基板(未图示)经由密封材料90被粘合，由此构成液晶显示面板10。该密封材料90沿着TFT阵列基板20的基板端边26而在其内侧设置为边框形状。

(专利文献1)

作为栅极驱动电路60的具体的构成，存在例如在专利文献1中记载的构成。

图13是示出在专利文献1中记载的栅极驱动电路60的概要构成的框图。

如图13所示，在周边区域24中，设有与栅极驱动电路60和FPC(未图示)连接的栅极驱动电路用配线46。

作为栅极驱动电路用配线46，沿着TFT阵列基板20的Y方向设有：作为干配线的低电位电源配线70、作为干配线的第1时钟配线72、作为干配线的第2时钟配线74以及作为干配线的初始化配线76。

此外，低电位电源配线70、第1时钟配线72、第2时钟配线74以及初始化配线76是4根均设置在栅极驱动电路60和基板端边26之间，即，设置在栅极驱动电路60的外侧。

栅极驱动电路60具备彼此被从属地连接、按顺序向栅极配线42输出栅极信号的多级区段ST。此外，各区段ST与栅极配线(未图示)1对1地连接。具体地说，各级区段ST彼此被从属地连接，例如向第j个区段ST(j)的置位端子(未图示)输入前级区段ST(j-1)的进位输出，向复位端子(未图示)输入后级区段ST(j+1)的栅极输出。

栅极驱动电路用配线46和栅极驱动电路60经由在横向(X方向)上延伸的支配线78电连接。

下面，进一步详细地说明栅极驱动电路60。

构成栅极驱动电路60的各区段ST具备TFT元件T1～T13、T15。

例如，在第(j-1)行区段ST(j-1)中，TFT元件T4配置在离前级区段ST(j-2)近的上侧，从前级区段ST(j-2)输入载流信号。

TFT元件T1、T7、T10、T12、T15沿着作为第1时钟配线72的连结线的支配线78配置，从第1时钟配线72输入时钟信号。

TFT元件T11、T5沿着作为第2时钟配线74的连结线的支配线78配置，从第2时钟配线74输入时钟信号。

TFT元件T6沿着作为初始化配线76的连结线的支配线78配置，从初始化配线76输入初始化信号。

TFT元件T2、T3、T8、T9、T13沿着作为低电位电源配线70的连结线的支配线78配置，从低电位电源配线70输入用于截止TFT元件的栅极的低电位信号。

现有技术文献

专利文献

专利文献1：日本公开专利公报“特开2006-039524号公报(2006年2月9日公开)”

专利文献2：日本公表专利公报“特表2005-527856号公报(2005年9月15日公表)”

专利文献3：日本公开专利公报“特开2008-026865号公报(2008年2月7日公开)”

发明内容

发明要解决的问题

但是，在专利文献1中记载的栅极驱动电路60的构成存在以下问题：向各区段ST施加信号的栅极驱动电路用配线46配置在栅极驱动电路60和基板端边26之间，即，配置在栅极驱动电路60的外侧，连接栅极驱动电路用配线46与栅极驱动电路60内的各TFT元件的支配线78变长，易于发生断线不良等。

本发明是鉴于上述问题而完成的，其目的在于提供抑制支配线的断线不良且边框较窄的阵列基板。

用于解决问题的方案

为了解决上述问题，本发明的阵列基板的特征在于，

在绝缘基板上矩阵状地设有开关元件和与该开关元件连接的像素电极而成，

在上述绝缘基板中，矩阵状地配置上述像素电极的区域是显示区域，

上述显示区域的周边的区域是周边区域，

在上述周边区域中，设有用于驱动上述开关元件的驱动电路，

上述驱动电路在从上述绝缘基板的端边朝向上述显示区域的方向上被分为多个列部分，上述多个列部分在与上述端边同一方向上具有长边方向，

上述各列部分被分为与矩阵状地配置的上述像素电极的各级对应的多个级部分，

在上述各级部分中，设有驱动用元件，

在上述周边区域中，设有与上述绝缘基板的端边在同一方向上延伸的多个干配线，

上述干配线中的至少1根设置在相邻的上述列部分之间，

在上述周边区域中，设有连接上述干配线与上述驱动用元件的支配线，

当着眼于1根上述支配线时，从该支配线延伸设置有分支配线，上述分支配线将与设有该支配线所连接的上述驱动用元件的上述级部分不同的上述级部分中设有的上述驱动用元件和所着眼的上述支配线电连接。

根据上述构成，设置在相邻的上述列部分之间的干配线和连接该干配线与上述驱动用元件的支配线变短，可以降低断线不良的发生。

另外，延伸设置有分支配线，由此连接干配线与驱动用元件的支配线的数量被削减，因此，可以抑制成品率的降低。

而且，干配线与支配线的交叉部减少，可以减少在上述交叉部所产生的电容，因此，可以抑制信号延迟。另外，可以使用直流电流放大率较小的元件，因此，可以缩小构成各级部分的驱动用元件的尺寸。并且，缩小驱动电路变得容易，因此，可以提供边框较窄的阵列基板。

发明效果

本发明的阵列基板的特征在于，在绝缘基板上矩阵状地设有开关元件和与该开关元件连接的像素电极而成，在上述绝缘基板中，矩阵状地配置上述像素电极的区域是显示区域，上述显示区域的周边的区域是周边区域，在上述周边区域中，设有用于驱动上述开关元件的驱动电路，上述驱动电路在从上述绝缘基板的端边朝向上述显示区域的方向上被分为多个列部分，上述多个列部分在与上述端边同一方向上具有长边方向，上述各列部分被分为与矩阵状地配置的上述像素电极的各级对应的多个级部分，在上述各级部分中，设有驱动用元件，在上述周边区域中，设有与上述绝缘基板的端边在同一方向上延伸的多个干配线，上述干配线中的至少1根设置在相邻的上述列部分之间，在上述周边区域中，设有连接上述干配线与上述驱动用元件的支配线，当着眼于1根上述支配线时，从该支配线延伸设置有分支配线，上述分支配线将与设有该支配线所连接的上述驱动用元件的上述级部分不同的上述级部分中设有的上述驱动用元件和所着眼的上述支配线电连接。

因此，起到可以提供抑制支配线的断线不良且边框较窄的阵列基板的效果。

附图说明

图1是示出本发明的实施方式1的TFT阵列基板的主要部分的概要构成的俯视图。

图2是示出本发明的实施方式1的TFT阵列基板的主要部分的概要构成的截面图。

图3是示出本发明的实施方式1的切换部的概要构成的俯视图。

图4是示出本发明的实施方式1的切换部的概要构成的截面图。

图5是示出比较用TFT阵列基板的主要部分的概要构成的俯视图。

图6是示出本发明的实施方式2的TFT阵列基板的主要部分的概要构成的俯视图。

图7是示出本发明的实施方式2的变形例的TFT阵列基板的主要部分的概要构成的俯视图。

图8的(a)是示出本发明的实施方式3的切换部(连接部)的概要构成的一个例子的俯视图，图8的(b)是其截面图。

图9的(a)是示出本发明的实施方式3的切换部(连接部)的概要构成的一个例子的俯视图，图9的(b)是其截面图。

图10是示出本发明的实施方式3的切换部(连接部)的概要构成的一个例子的俯视图。

图11的(a)是示出本发明的实施方式3的变形例的切换部(连接部)的概要构成的俯视图，图11的(b)是其截面图。

图12是示出TFT阵列基板的主要部分的概要构成的俯视图。

图13是示出专利文献1的TFT阵列基板的主要部分的概要构成的俯视图。

具体实施方式

下面，详细地说明本发明的实施方式。

[实施方式1]

如下所示，根据图1～图5说明本发明的一种实施方式。

本实施方式的TFT阵列基板20具有与之前根据图12所说明的TFT阵列基板20大致相同的概要构成。

图1是示出本实施方式的TFT阵列基板20的主要部分的概要构成的俯视图。

如图1所示，在作为阵列基板的TFT阵列基板20的周边区域24中，设有栅极驱动电路60(60a、60b)和与FPC(未图示)连接的栅极驱动电路用配线46。并且，在作为驱动电路的上述栅极驱动电路60中，形成有作为驱动用元件的TFT元件。

在本实施方式的TFT阵列基板20中，栅极驱动电路60在TFT阵列基板20的X方向上被分为2个驱动电路。具体地说，在上述X方向上，作为列部分的第1列驱动电路60a和第2列驱动电路60b被设为上述栅极驱动电路60。

另外，第1列驱动电路60a和第2列驱动电路60b与各级对应而在TFT阵列基板20的Y方向上设有多个(级部分)。在后面详述该内容。

并且，在本实施方式的TFT阵列基板20中，就上述栅极驱动电路用配线46而言，其至少一部分设置在上述第1列驱动电路60a和第2列驱动电路60b之间。

具体地说，作为栅极驱动电路用配线46，沿着TFT阵列基板20的Y方向设有：作为干配线的低电位电源配线70、作为干配线的第1时钟配线72、作为干配线的第2时钟配线74以及作为干配线的初始化配线76。此外，在从基板端边26朝向显示区域22设有1根低电位电源配线70，接着是第1时钟配线72、第2时钟配线74以及初始化配线76。

在此，显示区域22是作为开关元件的显示驱动用TFT元件(未图示)和与该显示驱动用TFT元件连接的像素电极(未图示)矩阵状地配置的区域。

并且，在上述各栅极驱动电路用配线46中，第1时钟配线72、第2时钟配线74以及初始化配线76设置在上述第1列驱动电路60a和第2列驱动电路60b之间。

此外，剩余的低电位电源配线70设置在基板端边26和第1列驱动电路60a之间。

下面，更详细地说明本实施方式的TFT阵列基板20的周边区域24。

在构成栅极驱动电路60的第1列驱动电路60a和第2列驱动电路60b中，与各级对应地沿着Y方向设有多个驱动电路。

详细地说，上述第1列驱动电路60a和第2列驱动电路60b包括在Y方向上彼此从属地连接的多个驱动电路。

换言之，栅极驱动电路60具备按顺序向栅极配线42输出栅极信号的多个区段ST。此外，各区段ST与栅极配线42为1对1地连接。

各区段ST具备在X方向上并排设置的第1列驱动电路60a和第2列驱动电路60b。

例如，在第(j-1)行区段ST(j-1)中，第1列驱动电路60a1和第2列驱动电路60b1在X方向上并排设置。

另外，在第j行区段ST(j)中，第1列驱动电路60a2和第2列驱动电路60b2在X方向上并排设置。

各第1列驱动电路60a设置在作为干配线的低电位电源配线70和第1时钟配线72之间，各第2列驱动电路60b是显示区域22与周边区域24的边界部分，设置在显示区域22和初始化配线76之间。

此外，各第1列驱动电路60a具备TFT元件T3和TFT元件T4，各第2列驱动电路60b具备TFT元件T1和TFT元件T2。

另外，为了连接栅极驱动电路用配线46与设于栅极驱动电路60的TFT元件，设有支配线78。在该支配线78与低电位电源配线70及第1时钟配线72、第2时钟配线74的连接部80设有接触孔100。并且，栅极驱动电路用配线46与栅极驱动电路60经由该接触孔100电连接。

例如，在区段ST(j-1)中，TFT元件T1、T3与支配线78A连接，上述支配线78A经由接触孔100与第1时钟配线72电连接，从第1时钟配线72输入时钟信号。

另一方面，在区段ST(j)中，TFT元件T2与支配线78A的分支配线79A连接，从第1时钟配线72输入时钟信号。在此，在支配线78A与分支配线79A的切换部120设有接触孔100，支配线78A与分支配线79A电连接。

此外，可以在各区段ST中设有多根分支配线79。

例如，在区段ST(j)中，TFT元件T4与支配线78A的分支配线79B连接，从第1时钟配线72输入时钟信号。在此，在支配线78A与分支配线79B的切换部120设有接触孔100，支配线78A与分支配线79B电连接。

并且，在区段ST(j)中，TFT元件T1、T3与支配线78B连接，从第2时钟配线74输入时钟信号，上述支配线78B经由接触孔100与第2时钟配线74电连接。此外，支配线78B的分支配线79C、79D与设于后级区段ST(j+1)(未图示)的TFT元件连接。在支配线78B与分支配线79C、79D的切换部120设有接触孔100，支配线78B与分支配线79C、79D电连接。

如上所示，例如，在区段ST(j)中，TFT元件T2、T4与第1时钟配线72电连接，从第1时钟配线72提供第1时钟信号，另一方面，TFT元件T1、T3与第2时钟配线74电连接，从第2时钟配线74提供第2时钟信号。在此，从第1时钟配线72、第2时钟配线74输出相位相互相反的信号。

另外，设于各区段ST的TFT元件T1、T2与栅极配线42电连接，设于各区段ST的TFT元件T2与支配线78连接，从低电位电源配线70输入低电位信号，上述支配线78经由接触孔100与低电位电源配线70电连接。在此，低电位信号是为了使TFT元件成为截止状态而向TFT元件的栅极电极提供的信号。

在本实施方式中，在第1列驱动电路60a和第2列驱动电路60b之间设有作为干配线的第1时钟配线72、作为干配线的第2时钟配线74以及作为干配线的初始化配线76。即，上述各配线配置在栅极驱动电路60的内侧。

根据上述构成，用于连接在Y方向上延伸的栅极驱动电路用配线46与栅极驱动电路60的支配线78主要配置在第1列驱动电路60a和第2列驱动电路60b之间，支配线78变短，可以减少断线不良的发生。

此外，在本实施方式中，是以下结构：在第1列驱动电路60a和第2列驱动电路60b之间设有作为干配线的第1时钟配线72、作为干配线的第2时钟配线74以及作为干配线的初始化配线76，但是不限于此，可以在X方向上并排设置的第1列驱动电路60a和第2列驱动电路60b之间，适当配置在Y方向上延伸的栅极驱动电路用配线46中的至少1根。

在此，低电位电源配线70是用于提供TFT元件的栅极截止电位的直流电源线。此外，栅极截止电位在各像素中与保持液晶施加电压的期间的TFT元件的漏电电流相关，与对比度的降低、显示不均等显示质量相关。因此，一般希望对低电位电源配线70提供稳定的电位，为了实现低电阻化，有时与其它干配线相比，较粗地形成线宽。

当在栅极驱动电路60的内侧(离显示区域22近的一侧)配置低电位电源配线70时，栅极驱动电路60的一部分离液晶显示面板10(参照图12)的基板端边26过近，或者有可能向密封材料90的外侧露出。其成为静电造成的元件破坏、特性异常、腐蚀等不良的原因，因此，优选仅低电位电源配线70配置在基板端边26和栅极驱动电路60之间，即，配置在栅极驱动电路60的外侧。

另外，在本实施方式中，示例低电位电源配线70的根数是1根的构成，但是低电位电源配线70的根数不限于1根，也可以是多根。

下面，根据图5说明用于与本实施方式的TFT阵列基板20进行比较的、其它构成的TFT阵列基板20的主要部分的概要构成。

图5是示出上述比较用的其它构成的TFT阵列基板20的主要部分的概要构成的图。

图5所示的TFT阵列基板20和图1所示的本实施方式的TFT阵列基板20的不同点在于是否设有分支配线79。即，在本实施方式的TFT阵列基板20中设有分支配线79，而在图5所示的TFT阵列基板20中未设有分支配线79。下面进行说明。

如图5所示，例如在区段ST(j-1)中，TFT元件T1(未图示)与支配线78A连接，从第1时钟配线72输入第1时钟信号，TFT元件T2(未图示)与支配线78B连接，从第2时钟配线74输入第2时钟信号。

即，在各区段ST中，为了接受来自第1时钟配线72、第2时钟配线74的时钟信号而设有2根支配线78。

在采用该构成的情况下，存在以下问题：时钟配线72、74(或其它干配线、例如初始化配线76)与支配线78的交叉部增加，易于发生寄生电容增加所导致的信号延迟。

对此，在本实施方式中，例如，在区段ST(j)中，TFT元件T1、T3与支配线78B连接，从第2时钟配线74输入第2时钟信号，上述支配线78B经由接触孔100与第2时钟配线74电连接，另一方面，TFT元件T2、T4与支配线78A的分支配线79A、79B分别连接，从第1时钟配线72输入第1时钟信号。

即，因为在各区段ST中设有分支配线79，仅设置1根支配线78，由此可以接收来自第1时钟配线72、第2时钟配线74的时钟信号。

并且，根据上述构成，支配线的数量被削减，因此，可以抑制成品率的降低。

并且根据上述构成，也可以抑制信号延迟。其原因是根据上述构成，作为干配线的时钟配线72、74、初始化配线76与支配线78的交叉部减少，其结果是，可以减少在上述交叉部产生的电容。下面进行说明。

可以比支配线78、时钟配线72、74更细地形成分支配线79。其原因是分支配线79的长度比支配线78、时钟配线72、74的长度短，另外，所连接的总电容也较小，因此，实现配线的低电阻化，由此抑制信号延迟的必要性较低。

因此，在分支配线79和支配线78之间，即使新形成交叉部，也可以降低所发生的电容，上述配线的信号延迟的抑制等变得容易，提高电路输出特性变得容易。

更详细地说，作为通常干配线的时钟配线72、74为了抑制由高电阻化造成的信号延迟而形成为比支配线78粗。因此，在支配线78与上述时钟配线72、74交叉的情况下，其重叠面积易于变大。

对此，在本实施方式的TFT阵列基板20中，支配线78的数量减少，因此，与上述时钟配线72、74重叠的面积变小。

另一方面，在本实施方式的TFT阵列基板20中，分支配线79与支配线78会产生新的交叉。但是，可以使上述分支配线79的线宽比上述时钟配线72、74的线宽窄。

因此，因为分支配线79与支配线78交叉而增加的面积比在支配线78与时钟配线72、74重叠的部分减少的面积小。

因此，根据本实施方式的TFT阵列基板20，可以缩小配线之间重叠的面积，因此，提高电路输出特性变得容易。

另外，可以抑制信号延迟，因此，可以缩小构成各区段ST的TFT元件的尺寸。因此，缩小栅极驱动电路变得容易，因此，可以提供边框较窄的TFT阵列基板。

并且，可以减少支配线78的根数，因此，可以扩大各支配线78之间的面积。因此，可以抑制上述配线之间的漏电等，成品率有所提高。

(密封材料位置)

下面，说明密封材料90。

TFT阵列基板20与相对基板(未图示)经由密封材料90被贴合，由此构成液晶显示面板10。

在本实施方式的TFT阵列基板20中，如图1所示，密封材料90仅覆盖低电位电源配线70和第1列驱动电路60a的一部分。并且，第1时钟配线72、第2时钟配线74、初始化配线76以及第2列驱动电路60b不被密封材料90覆盖。

因此，设置在第1时钟配线72、第2时钟配线74上的接触孔100不被密封材料90覆盖。

根据上述构成，在本实施方式的TFT阵列基板20中，可以抑制单元厚度的不均匀。其原因是，因为接触孔100中的台阶以及设置在密封材料90下的配线的宽度和密度等不均匀等，单元厚度在设有密封材料90的附近易于变得不均匀，但是根据本实施方式的构成，可以减少被密封材料90覆盖的接触孔100的个数。

此外，就该单元厚度不均匀的抑制效果而言，在X方向上，在并排设置的第1列驱动电路60a和第2列驱动电路60b之间，设有1根以上的在Y方向上延伸的栅极驱动电路用配线46，由此会产生该效果。

(金属材料等)

下面，说明形成各配线的金属材料等。

作为在Y方向上延伸的配线的栅极驱动电路用配线46和作为在X方向上延伸的配线的支配线78设置在绝缘基板16上的不同的层中，由不同的金属材料形成。并且，作为在X方向上延伸的配线的支配线78和分支配线79设置在绝缘基板16上的不同的层中，由不同的金属材料形成。

图2是示出TFT阵列基板20的概要构成的截面图。

如图2所示，在绝缘基板16上一般按顺序层叠有：形成栅极配线42的第1金属材料M1；形成栅极绝缘膜50的第1绝缘材料I1；形成源极配线44的第2金属材料M2；形成层间绝缘膜52的第2绝缘材料I2；以及形成像素电极48的导电性材料M3。

例如，作为第1金属材料M1，可以使用包括铝合金膜(Al)的单层膜，作为第2金属材料M2，可以使用包括钛(Ti)膜和铝(Al)膜的层叠膜，作为导电性材料M3，可以使用ITO(Indium Tin Oxide：氧化铟锡)膜，但是不限于此。

在本实施方式中，支配线78由第1金属材料M1形成，作为栅极驱动电路用配线46的低电位电源配线70、第1时钟配线72、第2时钟配线74、初始化配线76以及分支配线79由第2金属材料M2形成，但是不限于此，例如，也可以用形成栅极配线42的第1金属材料M1形成低电位电源配线70、初始化配线76。

但是，作为第1金属材料M1，在例如使用了包括铝合金膜(Al)的单层膜的情况下，优选如本实施方式那样，用第2金属材料M2形成宽度较宽的干配线，用第1金属材料M1形成宽度较窄的支配线78。

其原因是，作为第1金属材料M1，例如在使用了包括铝合金膜(Al)的单层膜的情况下，图案边缘部分易于成为峭立的形状，经过具有该形状的配线的配线易于发生断线，用第2金属材料M2形成宽度较宽的干配线时难以发生断线。

另外，在配线骑跨部分，抗蚀剂膜变得不均匀，或者在进行光刻工序时易于发生由包括下层金属层(形成有第1金属材料M1的层)的配线造成的线宽变动，关于该点，也优选用第2金属材料M2形成宽度较宽的干配线，用第1金属材料M 1形成宽度较窄的支配线78。

(连接部)

下面，根据图3、图4详细地说明连接部80。

图3是示出连接部80的概要构成的俯视图。

如图3所示，在支配线78与栅极驱动电路用配线46的连接部80设有接触孔100，支配线78与栅极驱动电路用配线46经由连接导体102电连接。

此外，在栅极驱动电路用配线46和支配线78之间设有半导体层86。

图4是示出连接部80的概要构成的截面图，是图3的X-X线截面图。

如图4所示，在包括玻璃基板等的绝缘基板16上，按顺序层叠有第1金属材料M1、第1绝缘材料I1、第2金属材料M2、第2绝缘材料I2以及导电性材料M3。

在本实施方式的连接部80中，支配线78由第1金属材料M 1形成，作为干配线的栅极驱动电路用配线46由第2金属材料M2形成，连接导体102由导电性材料M3形成。

连接导体102和支配线78在支配线导通孔112中连接。

在连接导体102和支配线78所连接的支配线导通孔112的附近，设有栅极驱动电路用配线46。

并且，连接导体102在支配线导通孔112的周边部分116与栅极驱动电路用配线46电连接。

根据该构成，在本实施方式的接触孔100中，支配线78与栅极驱动电路用配线46仅用1个导通孔，即，仅用单一的支配线导通孔112连接。

另外，在本实施方式的TFT阵列基板20中，设有半导体层86。该半导体层86设置在栅极绝缘膜50和栅极驱动电路用配线46之间。详细地说，半导体层86包括设置在栅极绝缘膜50上的下层半导体层86a和设置在下层半导体层86a上的上层半导体层86b。

该下层半导体层86a由通常的半导体层形成。另外，上层半导体层86b由欧姆接触层形成。

在本实施方式的TFT阵列基板20中，当蚀刻第2绝缘材料I2时，半导体层86发挥保护第1绝缘材料I1的蚀刻保护膜的功能。其结果是，第1绝缘材料I1和半导体层86残存为台阶状，可以防止连接导体102断开。

在本实施方式的TFT阵列基板20中，包括第2金属材料M2的栅极驱动电路用配线46由2层金属材料形成。详细地说，栅极驱动电路用配线46从离绝缘基板16近的位置起包括下层金属材料M2a和上层金属材料M2b。作为该下层金属材料M2a，可以使用钛：Ti(M2a)。另外，作为上层金属材料M2b，可以使用铝：Al(M2b)。

在本实施方式的TFT阵列基板20中，连接导体102由导电性材料M3形成，作为该导电性材料M3，可以使用ITO(氧化铟锡)、IZO(氧化铟锌)。

(切换部)

在Y方向上延伸的分支配线79与支配线78的切换部120具有与上述连接部80大致相同的构成，因此，省略说明。但是，作为干配线的栅极驱动电路用配线46与分支配线79相比，线宽被较宽地形成。

此外，优选切换部120不配置在形成有密封材料90的区域中。

之所以优选使切换部120不配置在形成有密封材料90的区域中，其理由如下：如上所述，因接触孔100的台阶、以及设置在密封材料90下的配线的宽度及密度等的不均匀等，会导致容易在设置有密封材料90的附近出现不均匀的单元厚度，但通过使切换部120不配置在形成有密封材料90的区域中，便可减少被密封材料90覆盖的接触孔100的个数，抑制单元厚度的不均匀。

另外，之所以优选使切换部120不配置在形成有密封材料90的区域中，其理由还如下：在如本实施方式那样用ITO、IZO等形成像素电极48的导电性材料M3来形成了连接导体102的情况下，如果切换部120配置在形成有密封材料90的区域中，那么在密封材料中混入的隔离物材料(例如纤维状玻璃)便会对ITO、IZO等形成像素电极48的导电性材料M3带来损伤，导致易于发生断线不良、高电阻化不良。

[实施方式2]

根据图6说明本发明的TFT阵列基板20的其它实施方式。

此外，为了便于说明，对于具有与在上述实施方式1中说明的附图相同的功能的构件，附上相同的附图标记，省略其说明。

本实施方式的TFT阵列基板20与实施方式1的TFT阵列基板20相比，栅极驱动电路用配线46的形态不同。即，追加了2根时钟配线。并且，与此相伴地，分支配线79的延伸方法不同。下面进行说明。

如图6所示，在TFT阵列基板20的周边区域24中，设有栅极驱动电路60和与FPC(未图示)连接的栅极驱动电路用配线46。

作为栅极驱动电路用配线46，沿着TFT阵列基板20的Y方向，设有：作为干配线的低电位电源配线70、时钟配线72a、时钟配线72b、时钟配线74a、时钟配线74b以及初始化配线76。具体地说，从基板端边26朝向显示区域22设有1根低电位电源配线70，接着是时钟配线72a、时钟配线72b、时钟配线74a、时钟配线74b以及初始化配线76。

栅极驱动电路60具备在Y方向上彼此被从属地连接、按顺序向栅极配线42输出栅极信号的多个区段ST。此外，各区段ST与栅极配线42是1对1地连接。

各区段ST在X方向上具备并排设置的第1列驱动电路60a和第2列驱动电路60b。

各第1列驱动电路60a设置在作为干配线的低电位电源配线70和时钟配线72a之间，各第2列驱动电路60b是显示区域22与周边区域24的边界部分，设置在显示区域22和初始化配线76之间。

此外，各第1列驱动电路60a具备TFT元件T3和TFT元件T4，各第2列驱动电路60b具备TFT元件T1和TFT元件T2。

另外，为了连接栅极驱动电路用配线46和设于栅极驱动电路60的TFT元件，设有支配线78。在该支配线78与栅极驱动电路用配线46的连接部80设有接触孔100，栅极驱动电路用配线46与栅极驱动电路60电连接。

例如，在区段ST(j+1)中，TFT元件T1、T3与支配线78连接，从时钟配线74a输入时钟信号，上述支配线78经由接触孔100与时钟配线74a电连接。

另一方面，在区段ST(j+1)中，TFT元件T2、T4与支配线78的分支配线79连接，从时钟配线72a输入时钟信号，上述支配线78设置在区段ST(j-1)中，经由接触孔100与时钟配线72a电连接。

此外，在支配线78与分支配线79的切换部120，设有接触孔100，支配线78与分支配线79电连接。

在此，从时钟配线72a和时钟配线74a、时钟配线72b和时钟配线74b分别输出相位相互相反的时钟信号。

另外，从时钟配线72a、时钟配线72b输出的信号不是相同的，从时钟配线74a、时钟配线74b输出的信号也不是相同的。

在本实施方式中，如上所述与实施方式1相比，分支配线79的延伸方法不同。

例如，在实施方式1中，配置于区段ST(j)的TFT元件T2、T4与分支配线79连接，从时钟配线72输入时钟信号，上述分支配线79与配置于区段ST(j-1)的支配线78连接。另一方面，TFT元件T1、T3与支配线78电连接，从时钟配线74输入时钟信号。对此，在本实施方式中，配置于区段ST(j+1)的TFT元件T2、T4与分支配线79连接，从时钟配线72a输入时钟信号，上述分支配线79与配置于区段ST(j-1)的支配线78电连接。另一方面，TFT元件T1、T3与支配线78电连接，从时钟配线74a输入时钟信号。

其原因是，需要对设置于各区段ST的TFT元件T1和T2输入相位相反的时钟信号，还需要对T3和T4输入相位相反的时钟信号。

根据该驱动方法，可以不缩短显示驱动用TFT元件(开关元件)的导通时间地增加在Y方向上配置的像素电极的数量。即，可以不增大显示驱动用开关元件地提供高开口率且无闪烁等显示质量下降的高清晰显示装置。

另外，即使在使用了将与进行彩色显示的各原色对应的像素电极的长边配置在栅极配线42所延伸的方向上而削减源极驱动电路数的成本降低技术的情况下，也不会缩短显示驱动用开关元件的导通时间，因此，可以以高开口率提供显示质量良好的显示装置。

此外，本实施例示出了时钟配线72和时钟配线74是2组的例子，但是即使是3组以上也可以同样地实施。

在本实施方式中，追加2根时钟配线，由此，1根时钟配线提供信号的区段ST的级数与实施方式1相比成为一半。

即，与1根时钟配线连接的TFT元件的数量成为一半，可以降低负荷。

(变形例)

下面，根据图7说明本实施方式的TFT阵列基板20的变形例。

图7是示出本实施方式的变形例的TFT阵列基板20的概要构成的图。

本变形例的TFT阵列基板20与实施方式2的TFT阵列基板20相比，时钟配线的配置位置不同。

具体地说，相位相互相反的2根时钟配线相邻。

详细地说，如图7所示，作为栅极驱动电路用配线46，沿着TFT阵列基板20的Y方向设有：作为干配线的低电位电源配线70、时钟配线72a、时钟配线74a、时钟配线72b、时钟配线74b以及初始化配线76。具体地说，从基板端边26朝向显示区域22设有1根低电位电源配线70，接着是时钟配线72a、时钟配线74a、时钟配线72b、时钟配线74b以及初始化配线76。

并且，例如在区段ST(j+1)中，TFT元件T1、T3与支配线78连接，从时钟配线74a输入时钟信号，上述支配线78经由接触孔100与时钟配线74a电连接。

另一方面，在区段ST(j+1)中，TFT元件T2、T4与支配线78的分支配线79连接，从时钟配线72a输入时钟信号，上述支配线78设置在区段ST(j-1)中，经由接触孔100与时钟配线72a电连接。

在此，在支配线78与分支配线79的切换部120，设有接触孔100，支配线78与分支配线79电连接。

在本变形例中，也是1根时钟配线提供信号的区段ST的级数与实施方式1相比成为一半。

即，与1根时钟配线连接的TFT元件的数量成为一半，可以降低负荷。

[实施方式3]

如下所示，根据图8～图10说明本发明的TFT阵列基板20的其它实施方式。

此外，为了便于说明，对于具有与在上述各实施方式中说明的附图相同的功能的构件，附上相同的附图标记，省略其说明。

本实施方式的TFT阵列基板20与实施方式1的TFT阵列基板20相比，连接部80(切换部120)的形态不同。

图8的(a)是示出本实施方式的连接部80的概要构成的一个例子的俯视图，图8的(b)是图8的(a)的Y-Y线截面图。

如图8所示，该连接部80连接支配线78和各栅极驱动电路用配线46。

支配线78由栅极配线42层的第1金属材料M1形成，栅极驱动电路用配线46由源极配线44层的第2金属材料M2形成。因此，支配线78与各栅极驱动电路用配线46设置在绝缘基板16上的不同的层中。

此外，设于连接部80的连接导体102连接支配线78和各栅极驱动电路用配线46。在此，连接导体102由导电性材料M3形成。该导电性材料M3是形成像素电极的材料。

如图8的(a)所示，俯视时连接部80的一部分从干配线露出。

即，图3所示的连接部80构成为不从栅极驱动电路用配线46露出，而图8的(a)所示的连接部80构成为局部的部分从作为干配线的栅极驱动电路用配线46露出。

根据图8所示的连接部80的构成，起到提高显示质量、提高成品率的效果。

具体地说，在用源极配线44层的第2金属材料M2形成栅极驱动电路用配线46的构成中，在使用图3的连接结构的情况下，需要在连接部80使栅极驱动电路用配线46的一部分开口。因为该开口，有可能栅极驱动电路用配线46的电阻变高，或者发生由断线造成的成品率降低。对此，图8所示的连接部80的构成是较宽地形成栅极驱动电路用配线46的具有开口的部分的线宽，因此，可以提高显示质量、提高成品率。

图9的(a)是示出本实施方式的连接部80的概要构成的其它一个例子的俯视图，图9的(b)是图9的(a)的Y′-Y′线截面图。

如图9所示，该连接部80连接支配线78和栅极驱动电路用配线46。

支配线78由栅极配线42层的第1金属材料M1形成，栅极驱动电路用配线46由源极配线44层的第2金属材料M2形成。因此，支配线78和栅极驱动电路用配线46设置在绝缘基板16上的不同的层中。

此外，设于连接部80的连接导体102连接支配线78和栅极驱动电路用配线46。在此，连接导体102由导电性材料M3形成。该导电性材料M3是形成像素电极的材料。

如图9的(a)所示，连接部80俯视时与栅极驱动电路用配线46重合。并且，连接导体102的端边与栅极驱动电路用配线46的端边对齐。因此，连接导体102不具有俯视时从栅极驱动电路用配线46露出的部分。

在此，例如，选择了在第2金属材料M2中使用单层钼等、在栅极驱动电路用配线46的开口边缘部分难以发生连接导体102的断线的制造工序的情况下，可以使用图9那样的(与图3相比)简单的构成。

图10是示出本实施方式的连接部80的概要构成的其它一个例子的俯视图。

如图10所示，该连接部80连接支配线78和栅极驱动电路用配线46。

支配线78由栅极配线42层的第1金属材料M1形成，栅极驱动电路用配线46由源极配线44层的第2金属材料M2形成。因此，支配线78和栅极驱动电路用配线46设置在绝缘基板16上的不同的层中。

此外，设置于连接部80的连接导体102连接支配线78和栅极驱动电路用配线46。在此，连接导体102由导电性材料M3形成。该导电性材料M3是形成像素电极的材料。

如图10所示，连接部80俯视时从栅极驱动电路用配线46露出。

具体地说，在连接导体102与栅极驱动电路用配线46俯视时重合的部分，连接导体102和栅极驱动电路用配线46经由干配线导通孔110电连接。

另外，连接导体102和支配线78在连接导体102与支配线78俯视时重合的部分经由支配线导通孔112电连接。

即，在该连接部80，支配线78与栅极驱动电路用配线46经由2个导通孔连接。

并且，根据图10所示连接部80的构成，起到提高显示质量、提高成品率的效果。

具体地说，在用源极配线44层的第2金属材料M2形成栅极驱动电路用配线46的构成中，在使用图3的连接结构的情况下，需要在连接部80使栅极驱动电路用配线46的一部分开口。因为该开口，有可能栅极驱动电路用配线46的电阻变高，或者发生由断线造成的成品率降低。对此，图10所示连接部80的构成可以提高显示质量、提高成品率。

此外，分支配线79与支配线78的切换部120具有与上述连接部80大致相同的概要构成，因此，省略说明。但是，作为干配线的栅极驱动电路用配线46与分支配线79相比，线宽被较宽地形成。

(变形例)

下面，根据图11说明本实施方式的TFT阵列基板20的变形例。

图11的(a)是示出本实施方式的变形例的连接部80的概要构成的俯视图，图11的(b)是图11的(a)的Z-Z线截面图。

如图11所示，形成支配线78的第1金属材料M1和形成栅极驱动电路用配线46的第2金属材料M2经由设置在形成栅极绝缘膜50的第1绝缘材料I1中的接触孔100直接电连接。即，不像实施方式1那样将像素电极材料用作连接导体102。

此外，在栅极绝缘膜50上，例如设有岛状半导体层(未图示)。并且，优选将半导体层的图案化用光掩模设为可以控制曝光量的半色调掩模。

可以是使用上述半色调掩模在栅极绝缘膜50的接触孔100的区域上不形成抗蚀剂膜，而在需要残留栅极绝缘膜50和半导体层的区域上较厚地形成上述抗蚀剂膜，在需要仅除去半导体层并残留栅极绝缘膜50的区域上，较薄地形成上述抗蚀剂膜。

可以通过将上述抗蚀剂膜作为掩模进行蚀刻来用1张光掩模进行岛状半导体层的图案化和栅极绝缘膜50的接触孔100的图案化。

另外，可以单独地制作半导体层的图案化用光掩模和栅极绝缘膜50的图案化用光掩模，使用各个光掩模，进行半导体层的图案化和栅极绝缘膜50的接触孔100的图案化。

在本变形例中，未将像素电极材料用作连接导体102，因此，可以降低在密封材料中混入的隔离物材料(例如纤维状玻璃)对ITO、IZO等像素电极材料带来损伤，降低断线、高电阻化不良的发生。

此外，分支配线79与支配线78的切换部120具有与上述连接部80大致相同的概要构成，因此，省略说明。但是，作为干配线的栅极驱动电路用配线46与分支配线79相比，线宽被较宽地形成。

各实施方式是用栅极配线42层的第1金属材料M1形成支配线78，用源极配线44层的第2金属材料M2形成栅极驱动电路用配线46的实施例，也可以用源极配线44层的第2金属材料M2形成支配线78，用栅极配线42层的第1金属材料M1形成栅极驱动电路用配线46。

本发明不限于上述各实施方式，可以在权利要求所示的范围内进行各种变更，适当地组合在不同的实施方式中分别公开的技术方案而得到的实施方式也包括在本发明的技术范围内。

本发明的阵列基板的特征在于，

上述驱动电路夹着上述显示区域而设置在上述周边区域的两侧。

根据上述构成，在与上述驱动电路电连接、对上述开关元件提供驱动信号的信号线中，在对1根信号线从两侧输入信号的情况下，可以减少信号的波形钝化。而且，可以缩小构成驱动电路的多个驱动用元件的大小，因此，可以提供边框较窄的显示面板。

另外，即使在对1根信号线从单侧输入信号的情况下，将信号线根据与哪个驱动电路连接而分组，由此也可以使显示面板左右的边框区域变得均等。

本发明的阵列基板的特征在于，

设置在上述周边区域的两侧的上述驱动电路中的设置在一方侧的上述驱动电路的干配线与设置在不同的一方侧的上述驱动电路的干配线电连接。

从阵列基板外部的DC/DC转换器、显示控制电路经由FPC(Flexible printed circuits：挠性印刷电路)等向干配线提供为了使驱动电路动作所必需的信号，但是根据上述构成，例如，无需经由FPC对两侧的干配线分别提供信号。即，可以较窄地形成FPC的宽度，可以降低FPC的成本。

本发明的阵列基板的特征在于，

以在多个上述列部分将不同的上述级部分的上述驱动用元件电连接的方式设置上述分支配线。

根据上述构成，可以在多个列部分通过1根支配线使干配线与2个不同的级部分的驱动用元件电连接，因此，可以削减支配线的数量。

本发明的阵列基板的特征在于，

在上述干配线中，至少包括时钟配线、初始化配线以及低电位电源线。

根据上述构成，可以对驱动电路提供使驱动用元件处于截止状态的电位的低电位信号、时钟信号以及初始化信号。

本发明的阵列基板的特征在于，

上述低电位电源线在上述周边区域中设置在上述绝缘基板的端边和上述驱动电路之间。

在不是在绝缘基板的端边附近，而是在相邻的上述列部分之间设置了低电位电源线的情况、在驱动电路的内侧设置了低电位电源线的情况下，存在以下问题：驱动电路的一部分离液晶显示面板的基板端边过近，或者向密封材料的外侧露出，易于发生由静电造成的元件破坏、特性异常、腐蚀等。

对此，在上述构成中，低电位电源线设置在上述绝缘基板的端边和上述驱动电路之间，因此，可以抑制上述问题的发生。

本发明的阵列基板的特征在于，

上述开关元件是晶体管元件，

在上述绝缘基板上设有与上述晶体管元件电连接的扫描信号线，

在上述各级部分，设有多个驱动用元件，

上述驱动用元件与上述扫描信号线电连接，

上述多个驱动用元件中的至少1个驱动用元件与上述分支配线和上述低电位电源线电连接。

根据上述构成，可以不另外使支配线和与低电位电源线连接的驱动用元件直接连接地对与低电位电源线连接的驱动用元件发送时钟信号。

本发明的阵列基板的特征在于，

上述低电位电源线是提供将上述驱动用元件设为截止的电位的直流电源线。

根据上述构成，低电位电源线可以提供稳定的电位。

本发明的阵列基板的特征在于，

在设置在相邻的上述列部分之间的上述干配线中，至少包括上述时钟配线和上述初始化配线。

根据上述构成，连接作为干配线的时钟配线、初始化配线与驱动用元件的支配线变短，可以降低断线不良的发生。

本发明的阵列基板的特征在于，

在设置在相邻的上述列部分之间的上述干配线中，至少包括2根相位相互相反的时钟配线，

相位相反的上述时钟配线分别与设于与上述像素电极的不同的级对应的上述级部分的上述驱动用元件连接。

根据上述构成，可以边抑制配线的断线不良，边容易地对驱动电路提供相位相反的时钟信号。

本发明的阵列基板的特征在于，

上述开关元件和上述驱动用元件是TFT元件。

本发明的显示面板的特征在于，

由上述阵列基板与相对基板隔着密封材料贴合而成，

上述密封材料在上述周边区域中以俯视时与上述支配线和分支配线的连接部分不重叠的方式设置。

在用密封材料覆盖形成在基板中的接触孔的情况下，该密封材料厚度易于变得不均匀。

关于该点，在上述构成中，可以减少用密封材料覆盖的接触孔的个数，可以抑制密封材料厚度的不均匀、进而可以抑制单元厚度的不均匀。

另外，在支配线与分支配线经由连接导体连接的情况下，当用ITO、IZO(氧化铟锌)等形成像素电极的金属材料形成连接导体时，可以防止在密封材料中混入的隔离物材料(例如纤维状玻璃)对上述金属材料带来损伤，防止发生断线不良、高电阻化不良。

工业上的可利用性

本发明可以在TFT阵列基板中缩窄边框并抑制断线，因此，可适用于液晶显示装置等显示装置、传感器等。

附图标记说明

10液晶显示面板

16绝缘基板

20TFT阵列基板(阵列基板)

22显示区域

24周边区域

26基板端边

42栅极配线

44源极配线

46栅极驱动电路用配线

48像素电极

50栅极绝缘膜

52层间绝缘膜

60栅极驱动电路

60a第1列驱动电路(列部分)

60b第2列驱动电路(列部分)

70低电位电源配线

72第1时钟配线

74第2时钟配线

76初始化配线

78支配线

79分支配线

80连接部

86半导体层

90密封材料

100接触孔

102连接导体

120切换部

Claims (12)

1.一种阵列基板，其特征在于，

在绝缘基板上矩阵状地设有开关元件和与该开关元件连接的像素电极而成，

在上述绝缘基板中，矩阵状地配置上述像素电极的区域是显示区域，

上述显示区域的周边的区域是周边区域，

在上述周边区域中，设有用于驱动上述开关元件的驱动电路，

上述驱动电路在从上述绝缘基板的端边朝向上述显示区域的方向上被分为多个列部分，上述多个列部分在与上述端边同一方向上具有长边方向，

上述各列部分被分为与矩阵状地配置的上述像素电极的各级对应的多个级部分，

在上述各级部分中，设有驱动用元件，

在上述周边区域中，设有与上述绝缘基板的端边在同一方向上延伸的多个干配线，

上述干配线中的至少1根设置在相邻的上述列部分之间，

在上述周边区域中，设有连接上述干配线与上述驱动用元件的支配线，

当着眼于1根上述支配线时，从该支配线延伸设置有分支配线，上述分支配线将与设有该支配线所连接的上述驱动用元件的上述级部分不同的上述级部分中设有的上述驱动用元件和所着眼的上述支配线电连接。

2.根据权利要求1所述的阵列基板，其特征在于，

上述驱动电路夹着上述显示区域而设置在上述周边区域的两侧。

3.根据权利要求2所述的阵列基板，其特征在于，

设置在上述周边区域的两侧的上述驱动电路中的设置在一方侧的上述驱动电路的干配线与设置在不同的一方侧的上述驱动电路的干配线电连接。

4.根据权利要求1至3中的任一项所述的阵列基板，其特征在于，

以在多个上述列部分将不同的上述级部分的上述驱动用元件电连接的方式设置上述分支配线。

5.根据权利要求1至4中的任一项所述的阵列基板，其特征在于，

在上述干配线中，至少包括时钟配线、初始化配线以及低电位电源线。

6.根据权利要求5所述的阵列基板，其特征在于，

上述低电位电源线在上述周边区域中设置在上述绝缘基板的端边和上述驱动电路之间。

7.根据权利要求5或6所述的阵列基板，其特征在于，

上述开关元件是晶体管元件，

在上述绝缘基板上设有与上述晶体管元件电连接的扫描信号线，

在上述各级部分，设有多个驱动用元件，

上述驱动用元件与上述扫描信号线电连接，

上述多个驱动用元件中的至少1个驱动用元件与上述分支配线和上述低电位电源线电连接。

8.根据权利要求5至7中的任一项所述的阵列基板，其特征在于，

上述低电位电源线是提供将上述驱动用元件设为截止的电位的直流电源线。

9.根据权利要求5至8中的任一项所述的阵列基板，其特征在于，

在设置在相邻的上述列部分之间的上述干配线中，至少包括上述时钟配线和上述初始化配线。

10.根据权利要求1至9中的任一项所述的阵列基板，其特征在于，

在设置在相邻的上述列部分之间的上述干配线中，至少包括2根相位相互相反的时钟配线，

相位相反的上述时钟配线分别与设于与上述像素电极的不同的级对应的上述级部分的上述驱动用元件连接。

11.根据权利要求1至10中的任一项所述的阵列基板，其特征在于，

上述开关元件和上述驱动用元件是TFT元件。

12.一种液晶显示面板，其特征在于，

由权利要求1至11中的任一项所述的阵列基板与相对基板隔着密封材料贴合而成，

上述密封材料在上述周边区域中以俯视时与上述支配线和分支配线的连接部分不重叠的方式设置。

Images