CN106098709A - 阵列基板、显示装置 - Google Patents

阵列基板、显示装置 Download PDF

Info

Publication number
CN106098709A
CN106098709A CN201610694444.9A CN201610694444A CN106098709A CN 106098709 A CN106098709 A CN 106098709A CN 201610694444 A CN201610694444 A CN 201610694444A CN 106098709 A CN106098709 A CN 106098709A
Authority
CN
China
Prior art keywords
layer
lead
substrate
array substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610694444.9A
Other languages
English (en)
Other versions
CN106098709B (zh
Inventor
王小元
王武
方琰
郭建东
金在光
尚飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610694444.9A priority Critical patent/CN106098709B/zh
Publication of CN106098709A publication Critical patent/CN106098709A/zh
Application granted granted Critical
Publication of CN106098709B publication Critical patent/CN106098709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板、显示装置，属于液晶显示技术领域，其可至少部分解决现有的阵列基板中公共电极的信号均一性较差、影响显示效果的问题。本发明的阵列基板包括基底并具有多个像素，每个所述像素中设有公共电极，部分相邻像素的公共电极间设有第一引线，所述第一引线所在层与公共电极所在层之间无绝缘层，且至少部分之间设有第一引线的相邻的公共电极通过连接部电连接，所述连接部与第一引线绝缘。

Description

阵列基板、显示装置
技术领域
本发明属于液晶显示技术领域，具体涉及一种阵列基板、显示装置。
背景技术
ADS(Advanced super Dimension Switch，高级超维场转换)模式的阵列基板是液晶显示装置的阵列基板的一种形式。在ADS模式的阵列基板中，各像素中同时设有公共电极和像素电极。例如，可以是公共电极为板状上，其上方(即远离基底一侧)设有栅绝缘层、钝化层等，而像素电极设于钝化层上方且具有狭缝。
为给像素电极提供电压，相邻行像素间设有栅线，相邻列像素间设有数据线。通常而言，栅线与公共电极都位于栅绝缘层下方，故栅线所在层与公共电极所在层间没有任何绝缘层。由此，阵列基板的不同行的像素中的公共电极不能连接(否则会使公共电极与栅线导通)，这导致公共电极的信号均一性较差，降低了显示效果。
发明内容
本发明至少部分解决现有的阵列基板中公共电极的信号均一性较差、影响显示效果的问题，提供一种公共电极的信号均一性好、显示效果佳的阵列基板、显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括基底并具有多个像素，每个所述像素中设有公共电极，部分相邻像素的公共电极间设有第一引线，所述第一引线所在层与公共电极所在层之间无绝缘层，且
至少部分之间设有第一引线的相邻的公共电极通过连接部电连接，所述连接部与第一引线绝缘。
优选的是，所述连接部与公共电极同层设置；所述第一引线在连接部处断开，断开处两侧的第一引线通过与连接部交叉的连接桥电连接；所述连接桥与连接部之间设有第一绝缘层。
进一步优选的是，每个所述像素中，在逐渐远离所述基底的方向上依次设有所述公共电极，第一绝缘层、像素电极；其中，所述连接桥与像素电极同层设置。
进一步优选的是，所述连接部远离或靠近基底的一侧设有第一辅助导电层，所述第一辅助导电层与第一引线同层设置。
优选的是，每个所述像素中，在逐渐远离所述基底的方向上依次设有所述公共电极，第二绝缘层、像素电极，所述像素电极具有狭缝；其中，所述连接部位于第二绝缘层远离基底的一侧，且其两端部分别通过第二绝缘层中的过孔与两个公共电极电连接；所述连接部的端部朝向其所在像素中的像素电极的狭缝的边缘为第一边，像素电极与所述第一边相对的边缘为第二边，所述第一边和第二边均与该像素电极的狭缝平行。
进一步优选的是，所述连接部与像素电极同层设置。
进一步优选的是，所述第一引线所在层比公共电极所在层更远离基底，所述连接部的端部与公共电极间还设有第二辅助导电层，所述第二辅助导电层与第一引线同层设置。
进一步优选的是，所述第二辅助导电层在基底上的正投影与像素电极在基底上的正投影无重叠。
优选的是，所述第一引线为栅线。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的任意一种阵列基板。
本发明的阵列基板中，至少部分之间设有第一引线的相邻公共电极间通过连接部实现电连接，而连接部与第一引线绝缘，由此其可在不导致公共电极与第一引线导通的情况下增加公共电极间的电连接，从而使公共电极上的信号均一性更好，改善显示效果。
附图说明
图1为本发明的实施例的一种阵列基板的局部俯视结构示意图；
图2为图1中沿AA’的局部剖面结构示意图；
图3为图1中沿BB’的局部剖面结构示意图；
图4为本发明的实施例的另一种阵列基板的局部俯视结构示意图；
图5为图4中沿CC’的局部剖面结构示意图；
图6为本发明的实施例的另一种阵列基板的局部模拟漏光图；
其中，附图标记为：1、栅线；2、公共电极；3、连接部；4、像素电极；41、狭缝；5、连接桥；61、第一辅助导电层；62、第二辅助导电层；81、栅绝缘层；82、钝化层；9、基底。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在本发明中，两结构“同层设置”是指二者是由同一个材料层经构图工艺后形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离必然相等。
在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可包括压印工艺、喷墨打印工艺等其它工艺。
实施例1：
本实施例提供一种阵列基板，其包括基底并具有多个像素，每个所述像素中设有公共电极，部分相邻像素的公共电极间设有第一引线，所述第一引线所在层与公共电极所在层之间无绝缘层，且，
至少部分之间设有第一引线的相邻的公共电极通过连接部电连接，所述连接部与第一引线绝缘。
该阵列基板分为多个像素，每个像素中均具有公共电极，由此其为ADS模式的阵列基板。
其中，部分相邻像素(如相邻行像素)之间设有第一引线(如栅线)，且第一引线与公共电极之间没有绝缘层，故若之间有第一引线的相邻公共电极(即之间有第一引线的相邻像素中的公共电极)直接相连，则会导致公共电极与第一引线导通。为此，本实施例的阵列基板中使用连接部将之间有第一引线的相邻公共电极电连接，且该连接部与第一引线保持绝缘。
本实施例的阵列基板中，至少部分之间设有第一引线的相邻公共电极间通过连接部实现电连接，而连接部与第一引线绝缘，由此其可在不导致公共电极与第一引线导通的情况下增加公共电极间的电连接，从而使公共电极上的信号均一性更好，改善显示效果。
实施例2：
如图1至图3所示，本实施例提供一种阵列基板，其包括基底9并具有多个像素，每个像素中设有公共电极2，部分相邻像素的公共电极2间设有第一引线，第一引线所在层与公共电极2所在层之间无绝缘层，且，
至少部分之间设有第一引线的相邻的公共电极2通过连接部3电连接，连接部3与第一引线绝缘。
该阵列基板分为多个像素，每个像素中均具有公共电极2，由此其为ADS模式的阵列基板。其中，部分相邻像素(如相邻行像素)之间设有第一引线(如栅线1)，且第一引线与公共电极2之间没有绝缘层。该基板中使用连接部3将之间有第一引线的相邻公共电极2电连接，该连接部3与第一引线保持绝缘。
优选的，以上第一引线为栅线1。
在ADS模式的阵列基板中，公共电极2和栅线1可以是最先形成的，二者之间没有绝缘层，因此栅线1通常符合以上第一引线的条件。相应的，通常栅线1是沿行方向延伸的，故之间有第一引线的相邻像素就是相邻行的像素，之间有第一引线的相邻公共电极2就是相邻行像素中的公共电极2。下面就以此为例详细介绍本实施例。
当然，当第一引线为栅线1时，相邻列像素之间通常设置的是数据线，而数据线与公共电极2间通常具有栅绝缘层81等绝缘层，故同行的相邻像素中的公共电极2可直接连为一体以提高信号均一性，在此不再详细描述。
同时，在每两个相邻行中具有多“对”在列方向上相邻的像素，在这多对相邻像素中，可以是每对相邻像素的公共电极2均通过以上连接部3电连接，或者，也可以是只有部分相邻像素之间电连接，在此不再详细描述。
在本实施例中，连接部3与公共电极2同层设置；栅线1在连接部3处断开，断开处两侧的栅线1通过与连接部3交叉的连接桥5电连接；连接桥5与连接部3之间设有第一绝缘层。
如图2所示，根据本实施例的方式，连接部3是与公共电极2同层设置的，即相邻行的公共电极2中，有至少部分通过同层的透明导电材料(如氧化铟锡)直接相连。其中，为了清楚表示电极等其它结构，故在图2中，并未示出栅绝缘层81、钝化层82等基本完整的绝缘层结构。
显然，按照这样的方式，连接部3需要穿过栅线1所在位置，为此，栅线1应在连接部3处断开，并通过跨越连接部3的连接桥5实现断开处两侧栅线1的电连接，当然，该连接桥5与连接部3之间应设有第一绝缘层以保证二者绝缘。具体的，连接桥5可通过第一绝缘层中的过孔与栅线相连，或者，也可以是在栅线1上方没有第一绝缘层。
可见，通过以上的方式可实现相邻行公共电极2的电连接，从而提高公共电极2的信号均一性，改善显示效果。
进一步的，若不采用本实施例的方式，而是使栅线1为一体，相邻行公共电极2间通过桥接的方式连接(即连接部为连接桥的形式)，则此时的连接部(连接桥)与像素中的公共电极2必然要通过过孔相连，而该过孔处处不能设有像素电极4，故过孔附近的电场不能用于驱动液晶；同时，过孔的存在还会导致配向液的流动不均，影响配向膜的均匀性。总之，该方式会导致过孔处无法正常显示，需增加相应的黑矩阵，这就降低了开口率；同时，如果在相邻行中只有部分像素通过连接部3电连接，则也只有这些相连的像素中才设有过孔，这还会造成各像素的结构不同，从而降低显示的均匀性。
而根据本实施例的方案，如图1、图3所示，连接桥5(包括相应过孔)是位于栅线1处的，而栅线1处并不进行显示，故即使该位置存在连接桥5、过孔等，对显示效果也无影响。相应的，此时不论公共电极是否电连接，各像素中均无过孔存在，故其开口率不会降低，显示效果不受影响。也就是说，本实施例的阵列基板在保证不降低开口率的情况下实现了公共电极的电连接。
优选的，连接部3远离或靠近基底9的一侧设有第一辅助导电层61，第一辅助导电层61与栅线1同层设置。
也就是说，如图2、图3所示，可在连接部3的位置将栅线1所在层的金属材料保留下来，由于连接部3是与公共电极2同层设置的，而公共电极2所在层与栅线1所在层间并无绝缘层，故以上金属材料必然与连接部3接触，并位于连接部3一侧(本实施例中以其位于连接部3上方为例)，从而其可作为增强连接部3导电性的第一辅助导电层61。
优选的，每个像素中，在逐渐远离基底9的方向上依次设有公共电极2，第一绝缘层、像素电极4；其中，连接桥5与像素电极4同层设置。
也就是说，本实施例的阵列基板中，优选采取公共电极2位于像素电极4下方的方式。相应的，其公共电极2为板状，而像素电极4具有狭缝41；而以上第一绝缘层则可包括栅绝缘层81和钝化层82。在这种情况下，用于连接栅线1的连接桥5可与像素电极4同层设置，从而连接桥5不需要使用单独的步骤制造，可简化制备工艺。
具体的，下面提供一种以上阵列基板的制备方法，其包括以下步骤：
S201、在基底9上通过构图工艺形成包括公共电极2和连接部3的图形。
S202、通过构图工艺形成包括栅线1、薄膜晶体管的栅极、第一辅助导电层61的图形。
S203、形成栅绝缘层81。
S204、通过构图工艺形成包括薄膜晶体管的有源区的图形。
S205、通过构图工艺形成包括数据线、薄膜晶体管的源极、薄膜晶体管的漏极的图形。
S206、形成钝化层82，并通过构图工艺在钝化层82和栅绝缘层81(二者共同为第一绝缘层)中形成用于将连接桥5与栅线1连接的过孔。
S207、通过构图工艺形成包括像素电极4和连接桥5的图形。
可见，以上制备工艺包括6次构图(Mask)，即本实施例的阵列基板可采用与常规阵列基板相同的6Mask工艺制备，而并不用新增步骤或明显改变现有的工艺流程，其方法简单，易实现。
实施例3：
如图4至图6所示，本实施例提供一种阵列基板，其包括基底9并具有多个像素，每个像素中设有公共电极2，部分相邻像素的公共电极2间设有第一引线，第一引线所在层与公共电极2所在层之间无绝缘层，且，
至少部分之间设有第一引线的相邻的公共电极2通过连接部3电连接，连接部3与第一引线绝缘。
该阵列基板分为多个像素，每个像素中均具有公共电极2，由此其为ADS模式的阵列基板。其中，部分相邻像素(如相邻行像素)之间设有第一引线(如栅线1)，且第一引线与公共电极2之间没有绝缘层。该基板中使用连接部3将之间有第一引线的相邻公共电极2电连接，该连接部3与第一引线保持绝缘。
优选的，以上第一引线为栅线1。
在ADS模式的阵列基板中，公共电极2和栅线1可以是最先形成的，二者之间没有绝缘层，因此栅线1通常符合以上第一引线的条件。相应的，通常栅线1是沿行方向延伸的，故之间有第一引线的相邻像素就是相邻行的像素，之间有第一引线的相邻公共电极2就是相邻行像素中的公共电极2。下面就以此为例详细介绍本实施例。
当然，当第一引线为栅线1时，相邻列像素之间通常设置的是数据线，而数据线与公共电极2间通常具有栅绝缘层81等绝缘层，故同行的相邻像素中的公共电极2可直接连为一体以提高信号均一性，在此不再详细描述。
同时，在每两个相邻行中具有多“对”在列方向上相邻的像素，在这多对相邻像素中，可以是每对相邻像素的公共电极2均通过以上连接部3电连接，或者，也可以是只有部分相邻像素之间电连接，在此不再详细描述。
在本实施例中，每个像素中在逐渐远离基底9的方向上依次设有公共电极2，第二绝缘层、像素电极4，像素电极4具有狭缝41；其中，
连接部3位于第二绝缘层远离基底9的一侧，且其两端部分别通过第二绝缘层中的过孔与两个公共电极2电连接；
连接部3的端部朝向其所在像素中的像素电极4的狭缝41的边缘为第一边，像素电极4与第一边相对的边缘为第二边，第一边和第二边均与该像素电极4的狭缝41平行。
如图4、图5所示，本实施例的阵列基板中，相邻行中的公共电极2是通过连接部3以桥接方式实现电连接的，该连接部3与栅线1间具有第二绝缘层，故其虽然与栅线1交叠但相互绝缘，从而可实现公共电极2的电连接，提高公共电极2信号的均一性，改善显示效果。其中，为了清楚表示电极等其它结构，故在图4中，并未示出栅绝缘层81、钝化层82等基本完整的绝缘层结构。
在本实施例的阵列基板中，采取的是公共电极2在下而像素电极4在上的方式，由此公共电极2为板状电极，像素电极4则具有狭缝41，且公共电极2与像素电极4间通过第二绝缘层(可包括栅绝缘层81、钝化层82等)隔开。由于此时连接部3位于第二绝缘层上方，而公共电极2位于第二绝缘层下方，故连接部3需通过第二绝缘层中的过孔与公共电极2连接。
而如图4所示，连接部3在过孔处朝向像素电极4的狭缝41的边，以及像素电极4的对应的边，均为平行于像素电极4中的狭缝41的斜边形式。显然，过孔处是没有像素电极4的，因此该位置不能产生用于驱动液晶的电场，不能实现显示，需要用黑矩阵覆盖；而且，过孔周围的电场也与像素电极4所在位置(即具有狭缝41的位置)的电场情况不同，故在过孔周围也容易造成漏光现象。而本实施例的阵列基板中，在过孔处，像素电极4边缘和连接部3边缘均平行于狭缝41，从而形成近似于狭缝41的结构和电场，使能用于驱动液晶的电场范围扩大，从而减少了漏光，提高了开口率。
优选的，连接部3与像素电极4同层设置。
也就是说，如图4、图5所示，可用与像素电极4同层的透明导电材料(如氧化铟锡)形成连接部3，从而其不用增加单独的形成连接部3的步骤，工艺简单。
更优选的，栅线1所在层比公共电极2所在层更远离基底9，连接部3的端部与公共电极2间还设有第二辅助导电层62，第二辅助导电层62与栅线1同层设置。
也就是说，如图5所示，若栅线1比公共电极2更远离基底9，则在以上过孔处，可保留部分与栅线1同层的金属作为第二辅助导电层62(该层当然位于公共电极2和第二绝缘层之间)。相应的，以上连接部3与公共电极2分别与第二辅助导电层62电连接，从而间接的实现二者间的电连接。以上方式避免了透明导电材料间的直接接触，而将其变为金属与透明导电材料的接触，从而降低了欧姆电阻，提高了导电性。同时，由于第二辅助导电层62是与栅线1同层的，故其不需要增加单独的形成步骤，工艺简单。
更优选的，第二辅助导电层62在基底9上的正投影与像素电极4在基底9上的正投影无重叠。
也就是说，如图4、图5所示，以上第二辅助导电层62应当“较小”，仅设在没有像素电极4的位置，从而避免其对像素电极4中的信号产生影响。
图6为通过模拟计算得到的阵列基板局部的漏光分布图，图中浅色的部分为漏光。可见，当采用以上图x结构的连接部3时，在过孔处并不会产生漏光。这表明本实施例的阵列基板除了能提高公共电极2的信号均一性，改善显示效果外，也不会引起额外的漏光问题。
具体的，下面提供一种以上阵列基板的制备方法，其包括以下步骤：
S301、通过构图工艺形成包括公共电极2的图形。
S302、通过构图工艺形成包括栅线1、薄膜晶体管的栅极、第二辅助导电层62的图形。
S303、形成栅绝缘层81。
S304、通过构图工艺形成包括薄膜晶体管的有源区的图形。
S305、通过构图工艺形成包括数据线、薄膜晶体管的源极、薄膜晶体管的漏极的图形。
S306、形成钝化层82，并通过构图工艺在钝化层82和栅绝缘层81(二者共同为第二绝缘层)中形成用于将连接部3与栅线1连接的过孔。
S307、通过构图工艺形成包括像素电极4和连接部3的图形。
可见，以上制备工艺包括6次构图(Mask)，即本实施例的阵列基板可采用与常规阵列基板相同的6Mask工艺制备，而并不用新增步骤或明显改变现有的工艺流程，其方法简单，易实现。
实施例4：
本实施例提供一种显示装置，其包括上述任意一种阵列基板。
具体的，该显示装置可为液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括基底并具有多个像素，每个所述像素中设有公共电极，部分相邻像素的公共电极间设有第一引线，所述第一引线所在层与公共电极所在层之间无绝缘层，特征在于，
至少部分之间设有第一引线的相邻的公共电极通过连接部电连接，所述连接部与第一引线绝缘。
2.根据权利要求1所述的阵列基板，其特征在于，
所述连接部与公共电极同层设置；
所述第一引线在连接部处断开，断开处两侧的第一引线通过与连接部交叉的连接桥电连接；
所述连接桥与连接部之间设有第一绝缘层。
3.根据权利要求2所述的阵列基板，其特征在于，每个所述像素中，在逐渐远离所述基底的方向上依次设有所述公共电极，第一绝缘层、像素电极；其中，
所述连接桥与像素电极同层设置。
4.根据权利要求2所述的阵列基板，其特征在于，
所述连接部远离或靠近基底的一侧设有第一辅助导电层，所述第一辅助导电层与第一引线同层设置。
5.根据权利要求1所述的阵列基板，其特征在于，每个所述像素中，在逐渐远离所述基底的方向上依次设有所述公共电极，第二绝缘层、像素电极，所述像素电极具有狭缝；其中，
所述连接部位于第二绝缘层远离基底的一侧，且其两端部分别通过第二绝缘层中的过孔与两个公共电极电连接；
所述连接部的端部朝向其所在像素中的像素电极的狭缝的边缘为第一边，像素电极与所述第一边相对的边缘为第二边，所述第一边和第二边均与该像素电极的狭缝平行。
6.根据权利要求5所述的阵列基板，其特征在于，
所述连接部与像素电极同层设置。
7.根据权利要求5所述的阵列基板，其特征在于，
所述第一引线所在层比公共电极所在层更远离基底，所述连接部的端部与公共电极间还设有第二辅助导电层，所述第二辅助导电层与第一引线同层设置。
8.根据权利要求7所述的阵列基板，其特征在于，
所述第二辅助导电层在基底上的正投影与像素电极在基底上的正投影无重叠。
9.根据权利要求1至8中任意一项所述的阵列基板，其特征在于，
所述第一引线为栅线。
10.一种显示装置，其特征在于，包括：
根据权利要求1至9中任意一项所述的阵列基板。
CN201610694444.9A 2016-08-19 2016-08-19 阵列基板、显示装置 Active CN106098709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610694444.9A CN106098709B (zh) 2016-08-19 2016-08-19 阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610694444.9A CN106098709B (zh) 2016-08-19 2016-08-19 阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN106098709A true CN106098709A (zh) 2016-11-09
CN106098709B CN106098709B (zh) 2019-05-28

Family

ID=58070687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610694444.9A Active CN106098709B (zh) 2016-08-19 2016-08-19 阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN106098709B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106873266A (zh) * 2017-04-20 2017-06-20 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN108169947A (zh) * 2018-01-31 2018-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示装置
CN114141135A (zh) * 2020-09-04 2022-03-04 乐金显示有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402086A (zh) * 2011-11-18 2012-04-04 深圳市华星光电技术有限公司 液晶显示器
CN102468308A (zh) * 2010-10-28 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102566157A (zh) * 2010-12-16 2012-07-11 京东方科技集团股份有限公司 阵列基板和液晶显示器
CN104216183A (zh) * 2014-08-28 2014-12-17 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468308A (zh) * 2010-10-28 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102566157A (zh) * 2010-12-16 2012-07-11 京东方科技集团股份有限公司 阵列基板和液晶显示器
CN102402086A (zh) * 2011-11-18 2012-04-04 深圳市华星光电技术有限公司 液晶显示器
CN104216183A (zh) * 2014-08-28 2014-12-17 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106873266A (zh) * 2017-04-20 2017-06-20 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN108169947A (zh) * 2018-01-31 2018-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示装置
US11119373B2 (en) 2018-01-31 2021-09-14 Boe Technology Group Co., Ltd. Array substrate, method of manufacturing the same and display device
CN114141135A (zh) * 2020-09-04 2022-03-04 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
CN106098709B (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
US10229938B2 (en) Array substrate and fabrication method thereof
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
CN106932990B (zh) 显示面板、显示装置及显示面板的制作方法
CN100465715C (zh) 形成焊盘电极及液晶显示器件的方法
JP6510779B2 (ja) 薄膜トランジスタ表示板
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
CN105974690B (zh) 一种掩模板、阵列基板、显示面板及显示装置
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20170054844A (ko) 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
CN103345092B (zh) 阵列基板及其制作方法、显示装置
US10163938B2 (en) Array substrate and manufacturing method thereof, and display device
CN104698706A (zh) 一种阵列基板及其制造方法、显示装置
CN106098709B (zh) 阵列基板、显示装置
CN109270754B (zh) 阵列基板和显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN109728058B (zh) 一种显示基板及其制备方法和显示面板
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR102106006B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN113568230B (zh) 阵列基板及制作方法、显示面板
KR101835525B1 (ko) 표시 장치 및 그 제조 방법
WO2018219345A1 (zh) 阵列基板、显示面板及显示装置
US20140071514A1 (en) Electronic paper active substrate and method of forming the same and electronic paper display panel
CN104201178B (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant