WO2010095306A1 - 信号分配装置および表示装置 - Google Patents

信号分配装置および表示装置 Download PDF

Info

Publication number
WO2010095306A1
WO2010095306A1 PCT/JP2009/066947 JP2009066947W WO2010095306A1 WO 2010095306 A1 WO2010095306 A1 WO 2010095306A1 JP 2009066947 W JP2009066947 W JP 2009066947W WO 2010095306 A1 WO2010095306 A1 WO 2010095306A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
control line
signal distribution
signal
distribution device
Prior art date
Application number
PCT/JP2009/066947
Other languages
English (en)
French (fr)
Inventor
真由子 坂本
高橋　佳久
泰章 岩瀬
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/144,464 priority Critical patent/US8593210B2/en
Publication of WO2010095306A1 publication Critical patent/WO2010095306A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Definitions

  • the present invention relates to a signal distribution device that time-divides an input signal and distributes it to a plurality of output terminals, and a display device including the signal distribution device.
  • LCD liquid crystal display
  • the active matrix method is often used, and a plurality of source drivers are often used as the number of signal lines increases due to the recent high definition of the pixel matrix portion.
  • Patent Document 1 listed below uses a plurality of source drivers by adopting, in a display device, a source driver that can output an electrical signal with a conventional one-third number of terminals. An unnecessary display device is disclosed.
  • FIG. 16 is a diagram showing an overall configuration of the display device 51.
  • the display device 51 includes a pixel matrix unit 55 in which pixels are arranged in m rows and n columns, a gate driver 53, and each of the red, green, and blue pixels in the pixel matrix unit 55.
  • a source driver 52 that outputs a drive signal as a time-divided driver output signal
  • a signal distribution device 54 that is monolithically formed on the TFT substrate
  • the output signal is configured to be distributed to each signal line of the pixel matrix unit 55.
  • FIG. 17 is a diagram showing an internal configuration of the signal distribution device 54.
  • the signal distribution device 54 includes distribution lines 57 (1, r), corresponding to driver output signals Si_1 to Si_n (where n is an integer of 2 or more) output from the source driver 52.
  • 57 (1, g), 57 (1, b) to 57 (n, r), 57 (n, g), 57 (n, b) and the distribution lines for inputting the driver output signals Si_1 to Si_n are switched.
  • Control lines 59_r, 59_g, and 59_b to which a switch signal is applied are wired in a matrix.
  • r, g, and b indicate red, green, and blue in this order.
  • Each distribution line 57 (1, r), 57 (1, g), 57 (1, b) to 57 (n, r), 57 (n, g), 57 (n, b) has a pixel output terminal.
  • the TFTs 60 (1, r), 60 (1, g), 60 (1, b) to 60 (n, r), 60 as switching elements are connected to the signal lines of the matrix section 55 and are connected to the respective distribution lines. (N, g), 60 (n, b) are connected.
  • control lines 59_r, 59_g, 59_b are connected to the TFTs 60 (1, r) to 60 (n, r), 60 (1, g) to 60 (n, g), 60 (1, b) to 60 (n, b). ) Is connected to each gate.
  • FIG. 18 shows each signal for driving the three distribution lines such as distribution lines 57 (1, r), 57 (1, g), 57 (1, b) in the display device 51 in a time-sharing manner. It is a timing chart.
  • the driver output signal Si_k output from the source driver 52 to the pixel in the kth column (where k is an integer satisfying 1 ⁇ k ⁇ n) out of the n columns is represented by the control lines 59_r, Switching to time division by the 59_g and 59_b switch signals, and the jth row of the m rows selected by the scanning signal Vg (j) in the pixel matrix portion 55 (where j is an integer satisfying 1 ⁇ j ⁇ m) ) Of red, green and blue.
  • the scanning signals Vg (1) to Vg (m) are signals applied to the scanning lines of the pixel matrix unit 12 by the gate driver 12.
  • the source driver 52 can output an electrical signal with the number of terminals of 1/3 of the conventional one, and does not need to provide a plurality of source drivers.
  • FIG. 19 is disclosed as the shape of the distribution circuit.
  • the distribution circuit disclosed in FIG. 19 requires a higher switching speed because the channel width can be substantially widened by making the source electrode and drain electrode of the switching element 60 comb-shaped. In some cases.
  • the load required to drive the source driver increases to the load of the source bus line plus the load of the distribution circuit. This is because the actual distribution circuit has a parasitic capacitance 61 as shown in FIG. 20, and an extra load is imposed on the source driver by the amount of the parasitic capacitance.
  • the parasitic capacitance 61 is an overlapping portion between the source electrode of each switching element 60 (k, r), 60 (k, g), 60 (k, b) and each control line 59_r, 59_g, 59_b, and each switching element.
  • 60 (k, r), 60 (k, g), 60 (k, b) drain electrodes and overlapping portions of the control lines 59_r, 59_g, 59_b, and distribution lines 57 (k, r), 57 (k , G) and the control lines 59_g and 59_b.
  • the distribution circuit is formed of a device such as microcrystalline silicon, amorphous silicon, or an oxide semiconductor whose mobility (unit electric field and charge movement speed per second ) is 5 cm 2 / Vs or less
  • the switching element ( The size of the TFT) becomes as large as several thousand ⁇ m, and the source driver causes abnormal heat generation due to charging / discharging accompanying on / off of the switching element.
  • the parasitic capacitance of one switching element that is turned on can be regarded as a conductor layer because a channel is formed in the semiconductor layer. It is the sum of Cgs1 which is the parasitic capacitance between the gate electrodes and Cgs1 which is the parasitic capacitance between the drain electrode and the gate electrode.
  • the above equation (1) is an equation for a three-divided distribution circuit.
  • (load of each output terminal of the source driver) Cgs1 + Cgd1 + (n ⁇ 1) ⁇ Cgs2 + (Source bus line load).
  • the use of the signal distribution device causes a problem of abnormal heat generation accompanying an increase in power consumption of the source driver.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide a display device that can suppress abnormal heat generation of a source driver.
  • a signal distribution device is connected to one input terminal to which an input signal is input and a plurality of switching elements each connected to the input terminal, each of which is formed of a thin film transistor.
  • a plurality of distribution lines connected to the output terminals, and a plurality of signal distribution circuits including a plurality of signal distribution circuits that distribute the input signals input to the input terminals to the plurality of output terminals via the switching elements.
  • each of the plurality of signal distribution circuits includes a control line connected to a gate electrode of each switching element, or a control line also serving as a gate electrode, and each of the control lines includes each of the switching elements.
  • a selection signal for driving the element is applied, and is an electrode of at least one of the switching elements,
  • the electrode connected to the terminal has a trunk and a plurality of branches extending from the trunk, and only all or only a part of the branches are connected to the control line corresponding to the at least one switching element.
  • the gate electrode overlaps with the control line serving as the gate electrode or the gate electrode and also overlaps with a semiconductor layer included in the at least one switching element.
  • the channel width can be substantially increased by branching the electrodes of the switching element so that a plurality of branches extend from the trunk, so that the display device requires a higher switching speed. It becomes possible to apply.
  • increasing the channel width increases the parasitic capacitance of the switching element. As a result, as described above, there is a problem of abnormal heat generation accompanying an increase in power consumption of the source driver.
  • the parasitic capacitance between the source electrode and the gate electrode of the plurality of switching elements included in the signal distribution circuit is the same as that of the source driver regardless of the on / off state of the switching elements. Load for each output terminal. Therefore, to reduce the load on each output terminal of the source driver, the parasitic capacitance between the source electrode and the gate electrode may be reduced by reducing the overlap between the source electrode and the gate electrode. Further, when the switching element is on, the source electrode and the semiconductor layer of the switching element can be regarded as an integrated conductor layer. Therefore, in order to reduce the parasitic capacitance between the source electrode and the gate electrode, the semiconductor layer and the gate electrode It is better to reduce the overlap with.
  • the source electrode corresponds to an electrode connected to the input terminal.
  • the gate electrode that generates a parasitic capacitance with the source electrode is connected to the control line.
  • a form of the connection a form of a gate electrode extended from the control line can be adopted, or a form of a gate electrode also serving as the control line can be adopted.
  • the gate electrode connected to the control line, or the control line also serving as the gate electrode, and the electrode connected to the input terminal By adopting a configuration in which only the branch portion is overlapped, and by adopting a configuration in which only the branch portion of the electrode connected to the input terminal is overlapped with the semiconductor layer of the at least one switching element, The parasitic capacitance of the switching element can be reduced by not overlapping the trunk portion of the switching element.
  • the switching element when the switching element is off, it can be considered that a parasitic capacitance is generated between the source electrode and the gate electrode and no parasitic capacitance is generated between the drain electrode and the gate electrode, as described above with respect to the equation (1).
  • the above-described configuration of the present invention exhibits an effect that cannot be obtained by the prior art, in which the parasitic capacitance of the switching element that is turned off can be reduced.
  • the electrode connected to the input terminal has a trunk and a plurality of branches extending from the trunk, and only all or only a part of the branches correspond to the at least one switching element.
  • the input terminal overlaps with the gate electrode connected to the control line or the control line that also serves as the gate electrode and overlaps with the semiconductor layer of the at least one switching element”.
  • An electrode connected to the gate has a trunk and a plurality of branches extending from the trunk, and at least the trunk is connected to the control line corresponding to the at least one switching element, or the gate Does not overlap with the control line that also serves as an electrode, and overlaps with the semiconductor layer of the at least one switching element It may be paraphrased as have been not ".
  • the signal distribution device is another electrode of the at least one switching element, and the electrode connected to the output terminal extends from the trunk and the trunk.
  • the parasitic capacitance between the drain electrode and the gate electrode of the plurality of switching elements included in the signal distribution circuit is that of the source driver when the switching elements are on. Since it becomes a load of each output terminal, only the branch part of the drain electrode of at least one switching element among the switching elements in the signal distribution circuit is connected to the control line, or the gate electrode also serves as the gate electrode.
  • the parasitic capacitance of the switching element can be reduced because the trunk portion at the branch of the drain electrode does not have an overlapping portion.
  • the drain electrode corresponds to the electrode connected to the output terminal.
  • the electrode connected to the output terminal has a trunk and a plurality of branches extending from the trunk, and only all or only a part of the branches are connected to the control line.
  • the electrode or the control line that also serves as the gate electrode and the semiconductor layer of the at least one switching element are overlapped.
  • a plurality of branches extending from the trunk, and at least the trunk does not overlap the gate electrode connected to the control line or the control line also serving as the gate electrode; In other words, the semiconductor layers of the two switching elements do not overlap.
  • the signal distribution device includes a first switching element and a second switching element connected in parallel for each of the plurality of signal distribution circuits.
  • one switching element is configured by two switching elements connected in parallel, thereby adopting a configuration in which the channel area of each switching element is reduced, and as a result, the parasitic capacitance is reduced. be able to. Furthermore, since each of the two switching elements is individually controlled by a different control line, it is possible to employ a control method in which a time difference is provided at the timing when the two switching elements are turned off.
  • the source bus generated when the first switching element and the second switching element are turned off when a time difference is provided in the timing of turning off the first switching element and the second switching element each having a reduced parasitic capacitance, the source bus generated when the first switching element and the second switching element are turned off.
  • the line potential can be reduced, and the effect on the display can be reduced.
  • the electrode of the first switching element When the at least one switching element is the first switching element, the electrode of the first switching element, the electrode connected to the input terminal includes a trunk and a plurality of extending from the trunk A configuration is obtained in which a branch portion is included and only all or a part of the branch portion overlaps the semiconductor layer of the control line and the first switching element.
  • the at least one switching element is the first switching element
  • another electrode of the first switching element connected to the output terminal extends from the trunk and the trunk. It is also possible to obtain a configuration in which a plurality of branch portions are provided and only all or a part of the branch portions overlaps with the semiconductor layer included in the control line and the first switching element.
  • the electrode of the second switching element the electrode connected to the input terminal includes a trunk and a plurality of extending from the trunk It is possible to obtain a configuration in which a branch portion is included and only all or a part of the branch portion overlaps with the semiconductor layer included in the control line and the second switching element.
  • the at least one switching element is the second switching element
  • another electrode of the second switching element connected to the output terminal extends from the trunk and the trunk. It is also possible to obtain a configuration in which a plurality of branch portions are provided and only all or a part of the branch portions overlaps with the semiconductor layer included in the control line and the second switching element.
  • the first switching element and the second switching element share an electrode connected to the input terminal, and the output An electrode connected to the terminal is shared.
  • the configuration of the electrode can be simplified for both the electrode connected to the input terminal and the electrode connected to the output terminal.
  • the occupied area of the entire first switching element and the second switching element can be easily reduced, so that the size of the signal distribution device can be reduced, and the peripheral area (frame) of the display device can be reduced. There is an effect that can be.
  • the signal distribution device is characterized in that one area of the first switching element and the second switching element is smaller than the other area.
  • the signal distribution device is configured such that one of the first switching element and the second switching element is turned off after the other is turned off. It is characterized by being.
  • the areas of the first switching element and the second switching element having a reduced parasitic capacitance may be equal, and even if the switching element having a relatively large area is turned off later, The switching element having a relatively small area may be turned off later. That is, although there is a difference in the degree of the obtained effect, the above effect is still obtained.
  • the switching element having the smaller area is turned off after the switching element having the relatively larger area.
  • the pull-in of the source bus line potential that occurs at the time of OFF can be reduced most, and the influence on display can be reduced most.
  • the signal distribution device provides a region where the wiring from the input terminal to each switching element and the control line overlap, or the distribution wiring and the control. In a region where the line overlaps, the width of the control line is reduced or an opening is provided in the control line.
  • the overlap can be reduced by reducing the width of the control line in the region where the overlap occurs. Similarly, since an opening is provided in the control line in the region where the overlap occurs, the overlap does not occur at the opening, and thus the overlap can be reduced.
  • the switching element is a thin film transistor having a semiconductor layer made of microcrystalline silicon, amorphous silicon, or an oxide semiconductor in order to solve the above problems. .
  • microcrystalline silicon, amorphous silicon, or an oxide semiconductor is a material that must have a large channel area because the mobility of the switching element semiconductor layer is relatively small. is there.
  • the area of the channel is increased, the parasitic capacitance of the switching element is increased, and the power consumption of the source driver connected to such a switching element is increased.
  • the above configuration has an effect that the power consumption when a large-sized switching element is used in the signal distribution circuit can be greatly reduced.
  • a display device is characterized by including any one of the signal distribution devices described above.
  • the display device includes a display panel having a display region and a peripheral region, and the signal distribution device is formed in the peripheral region.
  • the display device including the signal distribution device of the present invention has an effect of suppressing abnormal heat generation of the source driver that supplies a signal to the signal distribution device.
  • a combination of a configuration described in a certain claim and a configuration described in another claim is limited to a combination of the configuration described in the claim cited in the claim.
  • combinations with configurations described in the claims not cited in the focused claims are possible.
  • the signal distribution device includes at least the electrode connected to the output terminal of the source electrode, that is, the source driver, and the electrode that controls the switching element among the electrodes of the switching element of the signal distribution circuit.
  • the configuration of the display device 51 of this embodiment includes a display panel 56 having a display region and a peripheral region, as shown in FIG. 16, and the signal distribution device 54 is monolithically formed in the peripheral region. Further, the internal configuration of the signal distribution circuit is as shown in FIG. 17, and the timing chart of the signal distribution circuit is as shown in FIG. 18. The details thereof are as already described. The following description focuses on the wiring structure of the signal distribution circuit (switching element electrodes and wiring layout).
  • FIG. 1 is a diagram showing a wiring structure of a signal distribution circuit in the signal distribution device 4 in the present embodiment.
  • the video signal Si output from the source driver (see FIG. 16) is input to the input terminal 6 and is connected to the three distribution lines 8 and the three output terminals 7 via the switching element 20.
  • the input terminal 6 corresponds to one pixel, one set of three subpixels each having a red (r), green (g), and blue (b) color filter. Further, the three distribution lines 8 and the three output terminals 7 correspond to the three sub-pixels on a one-to-one basis.
  • the switching element 20 includes a switching element 20 (j, r), a switching element 20 (j, g), and a switching element 20 (j, b) corresponding to each of the three sub-pixels.
  • the transmission of the video signal Si is turned on and off.
  • the symbol j represents the pixel in the j-th row (j is an integer satisfying 1 ⁇ j ⁇ m) among the pixels arranged in m rows and n columns.
  • the symbol k added to the video signal Si represents the pixel in the k-th column (k is an integer satisfying 1 ⁇ k ⁇ n) among the pixels arranged in m rows and n columns. ing.
  • switching element 20 when it is not necessary to distinguish the switching element 20 (j, r), the switching element 20 (j, g), and the switching element 20 (j, b), they are simply referred to as the switching element 20 for convenience of explanation.
  • each switching element 20 is a thin film transistor (TFT) in which the semiconductor layer 10 is made of amorphous silicon, microcrystalline silicon, oxide semiconductor, polycrystalline silicon, or the like.
  • TFT thin film transistor
  • each switching element 20 is controlled by a selection signal output from the source driver being input to the corresponding switching element 20 through the control lines 9_r, 9_g, and 9_b.
  • control lines 9_r, 9_g, and 9_b are also simply referred to as the control lines 9 for convenience of description unless it is necessary to distinguish them.
  • the signal distribution device 4 includes one input terminal 6 to which the video signal Si (input signal) is input and the switching element 20 that is connected to the input terminal 6 and each is formed of a thin film transistor. And a plurality of distribution lines 8 connected to the plurality of output terminals 7 through which the video signal Si input to the input terminal 6 is distributed to the plurality of output terminals 8 via the switching elements 20. It is the structure provided with two or more.
  • each switching element 20 an electrode connected to the input terminal 6 (hereinafter referred to as a source electrode) and among the electrodes of each switching element 20, an electrode connected to the output terminal 7 (hereinafter referred to as a drain electrode). Further, it has a comb-teeth shape having a trunk portion extending in parallel with the control line 9 and a plurality of branch portions extending from the trunk portion in a direction intersecting the control line 9.
  • FIG. 1 shows an example in which the trunk is formed in parallel with the extending direction of the control line 9.
  • the embodiment is not limited to this form, and the trunk is inclined in the extending direction of the control line 9. It is also within the scope of the present invention that a plurality of branches branch from the same portion of the trunk intersecting the control line 9 and the same portion does not overlap with the control line 9.
  • the channel width of the switching element 20 can be substantially widened, so that the switching speed of the switching element 20 can be increased.
  • the trunk portion of the source electrode does not overlap the control line 9 and the semiconductor layer 10, and only the entire branch portion or only a part of the branch portion overlaps the control line 9 and the semiconductor layer 10. In other words, at least the trunk portion of the source electrode does not overlap with the control line 9 and the semiconductor layer 10. (Hereinafter referred to as configuration A).
  • the load of each output terminal of the source driver is expressed by the above-described equation (1) (Cgs1 + Cgd1 + 2 ⁇ Cgs2 + source bus line load).
  • the configuration A it is possible to reduce the parasitic capacitance Cgs1 of one switching element 20 that is turned on and the parasitic capacitance Cgs2 of each of the remaining two switching elements that are turned off.
  • the load on each output terminal can be reduced. That is, since the power consumption of the source driver is suppressed, there is an effect that the abnormal heat generation of the source driver can be suppressed.
  • the parasitic capacitances Cgs1 and Cgs2 are both parasitic capacitances between the source electrode and the gate electrode. Therefore, the source electrode of at least one switching element 20 among the switching elements 20 (j, r), the switching elements 20 (j, g), and the switching elements 20 (j, b) corresponding to the three sub-pixels is provided. In the case of having the configuration A, the load of at least one of the three output terminals of the source driver can be reduced regardless of whether the switching element 20 is turned on or off, so that the above effect can be obtained.
  • the configuration A exhibits an effect that cannot be obtained by the prior art, in which the parasitic capacitance of the switching element 20 that is turned off can be reduced.
  • FIG. 1 shows a mode in which the control line 9 also serves as a gate electrode by passing directly under the semiconductor layer of the switching element 20, the present invention is not limited to this mode. That is, as shown in FIG. 17, the configuration A can be applied to a configuration in which the gate electrode extends from the control line 59 without the control line 59 passing immediately below the semiconductor layer of the switching element 60.
  • the configuration A is as follows: “The trunk portion of the source electrode does not overlap the gate electrode and the semiconductor layer 10 extending from the control line 9, and only the entire branch portion or only a part of the branch portion. In other words, it overlaps with the gate electrode and the semiconductor layer 10.
  • the video signal Si output from the source driver is temporally divided into three by the signal distribution circuit and supplied to the source bus line.
  • the present invention is limited to three divisions. It is not a thing and what is necessary is just n division (n is a natural number of 2 or more).
  • n division the number of output terminals of the source driver can be reduced to 1 / n when the signal distribution device 4 is not used.
  • the signal distribution device 4 has n control lines 9 and each signal distribution circuit has n switching elements 20.
  • FIG. 2 illustrates the wiring structure of the signal distribution circuit 4 in the case of two divisions.
  • the video signal Si is supplied in a time-division manner with two adjacent subpixels as one set.
  • the switching element 20 is not limited to the source electrode trunk portion disposed on the source driver side as viewed from each control line 9 as shown in FIG. 1, but as shown in FIG. Even when the arrangement is opposite to that in FIG. 1, that is, the configuration in which the trunk portion of the source electrode is arranged on the pixel side when viewed from each control line 9, the same effect as in FIG. 1 can be obtained.
  • the switching element 20 has a drain electrode trunk disposed at the center of each control line 9 (in other words, along the center line extending in the extending direction of each control line 9).
  • the source electrode has a branch extending in the shape of a fish bone in both directions on the pixel side and the source electrode, and the source electrode has two stems on both the source driver side and the pixel side as viewed from the control line 9, and two stems
  • the control line 9 may have a branch portion extending toward the center of the control line 9, and only the entire branch portion or only a part of the branch portion may overlap the control line 9 and the semiconductor layer 10.
  • the switching elements 20 (j, r), 20 (j, g), and 20 (j, b) are arranged in a straight line along the direction orthogonal to the extending direction of the control line 9. As a result, the area occupied by the signal distribution circuit 4 in the extending direction of the control line 9 can be minimized.
  • FIG. 5 is a diagram showing a wiring structure of a signal distribution circuit in the signal distribution device 4 in the present embodiment.
  • the internal configuration of the distribution circuit of the first embodiment is different.
  • the different parts will be mainly explained.
  • members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
  • the trunk portion of the drain electrode (corresponding to the other electrode of the switching element) does not overlap the control line 9 and the semiconductor layer 10. Only part of the part or only part of the branch part overlaps the control line 9 and the semiconductor layer 10. In other words, at least the trunk portion of the drain electrode does not overlap the control line 9 and the semiconductor layer 10 (hereinafter referred to as configuration B).
  • the load of each output terminal of the source driver is “Cgs1 + Cgd1 + 2 ⁇ Cgs2 + source bus line load”. Therefore, by adopting the configuration B, the drain electrode-gate electrode of the switching element 20 that is turned on It is possible to reduce Cgd1, which is an inter-parasitic capacitance, and as a result, it is possible to reduce the load on the output terminal. That is, since the power consumption of the source driver is further suppressed, it is possible to further suppress the abnormal heat generation of the source driver.
  • the switching element 20 is not limited to the configuration of FIG. 5 in which the trunk portion of the source electrode is disposed on the source driver side and the trunk portion of the drain electrode is disposed on the pixel side as viewed from each control line 9.
  • the arrangement of the source and drain electrodes is opposite to that in FIG. 5, that is, the trunk of the source electrode is arranged on the pixel side as viewed from each control line 9, and the trunk of the drain electrode is arranged on the source driver side. Even in the configuration, it is possible to obtain the same effect as in the case of FIG.
  • FIG. 7 shows the parasitic capacitance of the wiring structure of the present invention and the conventional wiring structure in the switching element 20 in which the semiconductor layer 10 is microcrystalline silicon and the source electrode width is 6 ⁇ m
  • FIG. 4 is a graph showing the relationship between the ratio of the parasitic capacitance to the parasitic capacitance (parasitic capacitance ratio) and the channel width (W value) of the switching element 20.
  • the wiring structure of the present invention the wiring structure of the signal distribution circuit shown in FIG. 5 or 6 of this embodiment is used.
  • a conventional wiring structure a wiring structure in which the trunk portion of the source electrode overlaps the control line 9 and the semiconductor layer 10 is used as shown in FIG.
  • the channel width (W value) is equal to the basic channel width W X which is the width of the portion where the adjacent source electrode and drain electrode face each other, and It is obtained by multiplying the number m of the locations facing the drain electrode.
  • the wiring structure of the present invention can reduce the parasitic capacitance and reduce the load on the source driver than the conventional wiring structure. Obviously you can.
  • the switching element having a relatively small channel width out of the channel width increasing on the order of 1000 ⁇ m has the effect of adopting this embodiment. Is large (that is, the parasitic capacitance ratio is small).
  • the switching element is formed by using a device such as a microcrystalline silicon TFT whose mobility is several times larger than that of the current amorphous silicon TFT in the trend of reducing power consumption.
  • a device having a mobility several times larger has a high possibility of being applied to a high-resolution / large-sized liquid crystal television. Therefore, the present invention is effective when applied to a high-resolution / large-sized liquid crystal television.
  • FIG. 8 shows the amount of current necessary for the operation of the liquid crystal panel when four types of switching elements 20 having mobility ⁇ of 0.5, 1.0, 2.0, and 3.0 cm 2 / Vs are used.
  • 4 is a graph showing the relationship with the channel width (W value) of the switching element 20.
  • the large panel in the figure refers to a liquid crystal panel of 32 inches or more, for example, and the small and medium panel refers to a liquid crystal panel of 7 inches or more, for example.
  • E + 00 means 0 ⁇ 10 0
  • E-03 means 1 ⁇ 10 ⁇ 3 .
  • FIG. 9 is an equivalent circuit diagram showing the internal configuration of the signal distribution circuit in the signal distribution device 4.
  • the signal distribution circuit includes distribution lines 8 (k, r), 8 (k, g), 8 (k, b), control lines 9_r1, 9_r2, 9_g1, 9_g2, 9_b1, 9_b2, and Are wired in a matrix.
  • Distribution lines 8 (k, r), 8 (k, g), and 8 (k, b) satisfy a driver output signal Si_k (provided that 1 ⁇ k ⁇ n) output from the source driver to the pixel in the k-th column. Integer) and the three sub-pixels of red (r), green (g), and blue (b).
  • control lines 9_r1, 9_r2, 9_g1, 9_g2, 9_b1, and 9_b2 are switched to switch the distribution lines 8 (k, r), 8 (k, g), and 8 (k, b) for inputting the driver output signal Si_k.
  • the switch signal is applied.
  • distribution lines 8 (k, r), 8 (k, g), 8 (k, b) and the control lines 9_r1, 9_r2, 9_g1, 9_g2, 9_b1, 9_b2. In some cases, they are simply called distribution lines 8 and control lines 9.
  • each distribution line 8 is connected to the signal line of the pixel matrix portion.
  • two TFTs as switching elements 20 are connected in parallel to each distribution line 8 between the input terminal 6 of the signal distribution circuit to which the driver output signal Si_k is input and each distribution line 8. ing.
  • Each control line 9 is connected to the gate electrode of each switching element 20.
  • control line 9 is individually provided for each of the two switching elements 20 provided in parallel corresponding to one sub-pixel, so that the on / off of the two switching elements 20 can be controlled independently. ing.
  • the above signal distribution circuit has a parasitic capacitance 21 shown in FIG.
  • the parasitic capacitance 21 includes an overlapping portion between the source electrode of each TFT 20 and each control line 9, an overlapping portion between each drain electrode of each TFT 20 and each control line 9, and an overlapping portion between each distribution line 8 and each control line 9. Occurs.
  • FIG. 10 is a timing chart of each signal in the distribution circuit shown in FIG.
  • the driver output signal Si_k output from the source driver (where k is an integer satisfying 1 ⁇ k ⁇ n) is a switch signal to the control lines 9_r1, 9_r2, 9_g1, 9_g2, 9_b1, 9_b2.
  • the TFTs 20 are sequentially turned on and off to be switched to time division, and sequentially distributed to the signal lines corresponding to the three sub-pixels constituting each pixel of the pixel matrix portion.
  • the gate line ON signal selects the pixel row of the j-th row (j is an integer satisfying 1 ⁇ j ⁇ m) to which the driver output signal Si_k is supplied. Further, the timing chart of FIG. 10 illustrates the case of dot inversion driving in units of subpixels.
  • two switching elements 20 are connected in parallel to one distribution line 8, and as shown in FIG. 10, a switching element (hereinafter referred to as a second switching element) connected to the control line 9_m2 is used.
  • the switching element is turned off after the switching element (hereinafter referred to as the first switching element) connected to the control line 9_m1 (where m is any of r, g, and b).
  • the area M of the switching element (referred to as a reference switching element) 1 or 2 of the embodiment is 10
  • the area M1a of the first switching element is 8
  • the area M1b of the second switching element is 2.
  • the time change of the source bus line potential accompanying on / off of each switching element is shown.
  • the area of the switching element is the area of the channel region of the switching element (channel length ⁇ channel width). Further, the above ratio of 10: 8: 2 is an area ratio of the channel region. However, when the channel length of each switching element is hardly changed, the ratio is substantially equal to the ratio of the channel width.
  • the amount of source bus line potential drawn is the pull-in voltage V1.
  • the source bus line potential is approximately the same as the pull-in voltage V1.
  • the second switching element maintains the ON state, it is immediately recovered.
  • the second switching element is turned off at time t3 (t2 ⁇ t3), the final pull-in amount of the source bus line potential accompanying the turn-off is the pull-in voltage V2 (V2 ⁇ V1).
  • the pull-in voltage of the source bus line potential when the switching element is turned off can be reduced from V1 to V2.
  • the size of the first switching element is set smaller than the size of the reference switching element (that is, the switching element when only one switching element is used for one subpixel), and the second switching element Also, by making the size of the capacitor smaller than the size of the reference switching element, it is possible to reduce the parasitic capacitance involved in pulling in the source bus line potential.
  • the first and second switching elements are used smaller than the pull-in amount of the source bus line potential when the reference switching element is used. Since each size of the two switching elements may be made smaller than the size of the reference switching element, the sizes of the first and second switching elements may be equal to each other.
  • the switching element having a relatively larger size is selected. Even if the switching element having a smaller size is turned off later even if it is turned off later, the effect of reducing the amount of source bus line potential can be obtained.
  • the size of the second switching element is set smaller than the size of the first switching element and the second switching element having a relatively small size is turned off later as shown in FIG.
  • the pull-in amount of the bus line potential can be further reduced.
  • the pull-in voltage can be reduced, the influence on the display can be reduced.
  • the time for which the switching element is turned on can be dispersed, more specifically, the time for turning on the first switching element that is turned off first can be shortened, so that at least the life of the first switching element is extended. It is also possible.
  • the source driver can output an electrical signal with the conventional number of terminals of 1/3, and there is no need to provide a plurality of source drivers.
  • the source driver can output an electrical signal with the conventional number of terminals of 1/3, and there is no need to provide a plurality of source drivers.
  • by connecting two switching elements in parallel to one distribution line and independently controlling these switching elements it is possible to reduce the video signal pull-in voltage and extend the life of the switching elements. Become.
  • the wiring structure of the signal distribution circuit described in the first and second embodiments to the above configuration of the present embodiment, the effect of reducing the power consumption of the source driver and the effect of suppressing abnormal heat generation are achieved.
  • the wiring structure of the signal distribution circuit will be described.
  • FIG. 12 is a diagram showing a wiring structure of a signal distribution circuit in the signal distribution device 4 in the present embodiment.
  • the input terminal 6 to which the video signal Si is input from the source driver has three distribution lines 8 via two switching elements 20a and 20b (first switching element and second switching element) connected in parallel. And three output terminals 7.
  • the switching elements 20a and 20b are thin film transistors (TFTs) whose semiconductor layers are made of amorphous silicon, microcrystalline silicon, oxide semiconductor, polycrystalline silicon, or the like.
  • Each of the switching elements 20a and 20b provided corresponding to the three sub-pixels has a selection signal output from the source driver via the control lines 9_r1, 9_r2, 9_g1, 9_g2, 9_b1, and 9_b2. It is controlled by being input to.
  • control lines 9_r1, 9_r2, 9_g1, 9_g2, 9_b1, and 9_b2 they are simply referred to as control lines 9 below.
  • each switching element 20a, 20b Since the channel width of the source electrode and the drain electrode of each switching element 20a, 20b can be substantially widened by adopting a comb shape, the switching speed of each switching element 20a, 20b can be increased. It becomes.
  • trunk portions of the source electrode and the drain electrode of each switching element 20 a, 20 b do not overlap with the control line 9 and the semiconductor layer 10, and only their branch portions overlap with the control line 9 and the semiconductor layer 10.
  • the load of each output terminal of the source driver is “Cgs1 + Cgd1 + 2 ⁇ Cgs2 + source bus line load”. Therefore, by adopting the above configuration, Cgs1, Cgs2, and Cgd1 can be reduced, and the output terminals The load can be reduced. That is, since the power consumption of the source driver is suppressed, there is an effect that the abnormal heat generation of the source driver can be suppressed.
  • the trunks of the source and drain electrodes of all the switching elements in the distribution circuit do not overlap the control line and the semiconductor layer, and only their branches are the control lines. And even the source electrode of at least one of the first switching element or the second switching element has a trunk portion that does not overlap the control line and the semiconductor layer.
  • the switching element is not limited to the source electrode trunk portion disposed on the source driver side as viewed from each control line, and the arrangement of the source electrode is the reverse of FIG. 12, that is, the configuration shown in FIG. Similarly to the configuration shown in FIG. 12, it is possible to obtain the same effect as in the case of FIG. 12 even in the configuration in which the trunk portion of the source electrode is arranged on the pixel side as viewed from each control line (not shown).
  • the switching elements 20a and 20b have a drain electrode trunk at the center of each control line 9, and extend from the trunk to the source driver side and the pixel side in the shape of a fish bone.
  • the source electrode has two trunks on both sides of the source driver side and the pixel side when viewed from the control line 9, and has branch parts extending from the two trunks toward the center of the control line 9, Further, only the branch portion may overlap the control line 9 and the semiconductor layer 10. In this case, since the channel width can be substantially further increased, the switching speed of the switching elements 20a and 20b can be further increased.
  • the switching elements 20a and 20b can also be obtained by sharing the source electrode and the drain electrode of the first switching element 20a and the second switching element 20b and providing the control line 9 individually. 12 and the effect similar to the case of FIG. 13 can be acquired. That is, in the source electrode, a branch portion extending in a direction intersecting with the control line 9 from one trunk portion along the extending direction of the control line 9 passes above the one semiconductor layer 10 of the switching elements 20a and 20b. , And reaches the upper side of the other semiconductor layer 10 of the switching elements 20a and 20b.
  • the drain electrode has the same configuration as that of the source electrode.
  • This configuration is advantageous for narrowing the frame of the display device because the distribution circuit can be made smaller in the direction intersecting the control line 9 than the configuration of FIGS.
  • the configuration of the source electrode and the drain electrode can be simplified as compared with the configurations of FIGS.
  • each distribution circuit in the overlapping region of the control line 9 and the distribution line 8 as shown in FIG. 15A, or from the control line 9 and the input terminal 6 as shown in FIG. An opening 12 may be provided in the control line 9 in the overlapping region with the wiring reaching the source electrode.
  • the overlapping area between the control line 9 and the distribution line 8 or between the control line 9 and the line reaching the source electrode can be reduced, and the parasitic capacitance can be reduced.
  • the load on the output terminal of the source driver can be further reduced, and the power consumption of the source driver can be further suppressed.
  • control line 9 in the overlapping region of the control line 9 and the distribution line 8, or in the overlapping region of the control line 9 and the wiring from the input terminal to the source electrode of the switching element, the control line 9 The same effect can be obtained by reducing the width of.
  • opening 12 in FIG. 15A, the opening 12 in FIG. 15B, and the control line 9 in FIG. 15C may be arbitrarily combined.
  • the present invention can be applied to a signal distribution device that supplies an output signal from a front-stage circuit to a subsequent-stage circuit through a plurality of distribution lines, and a display device using such a signal distribution device It can be applied to electronic devices such as.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

　表示パネルの周辺領域には、ソースドライバの出力信号を時分割して複数の出力端子（７）に分配する信号分配装置（４）が設けられている。信号分配装置（４）は、複数の出力端子（７）に対応する複数のスイッチング素子（２０）を備え、各スイッチング素子（２０）は、ゲート電極に接続された制御線（９）に印加される選択信号によって制御される。各スイッチング素子（２０）のソース電極およびドレイン電極は、幹部および該幹部から伸びる複数の枝部を有した櫛歯形状になっている。少なくとも１つのスイッチング素子（２０）について、上記枝部の全部のみ、または一部のみが、制御線（９）および半導体層（１０）と重なっている。これにより、ソースドライバの出力信号を画素に対して時系列的に分配する信号分配回路を用いた表示装置において、ソースドライバの異常発熱を抑制する。

Description

信号分配装置および表示装置
　本発明は、入力信号を時分割して複数の出力端子に分配する信号分配装置及びその信号分配装置を備える表示装置に関するものである。
　平面表示装置として、様々なタイプの液晶表示ディスプレイ（ＬＣＤ）が開発されている。なかでも、アクティブマトリクス方式が多く用いられており、近年の画素マトリクス部の高精細化により、信号線数が増加したことに伴って、複数のソースドライバが用いられる場合が多い。
　その場合、（１）ソースドライバを取り付ける際のボンディング工程が増え、生産性が低下するという問題、（２）ソースドライバのボンディング工程における歩留まり低下および端子間電位差による腐食などの不良が、信号線間ピッチの狭小化によって誘発されやすくなるという問題、（３）表示装置の表示画面に、ソースドライバ間の特性の差または端子の接触抵抗の差などに起因するソースドライバ毎の境界が発生するという問題などがあった。
　これらの不具合を解決するために、下掲の特許文献１には、従来の３分の１の端子数で電気信号を出力できるソースドライバを表示装置に採用することにより、複数のソースドライバを用いる必要のない表示装置が開示されている。
　図１６は、表示装置５１の全体構成を示す図である。図１６に示すように、表示装置５１は、画素がｍ行ｎ列に配列された画素マトリクス部５５と、ゲートドライバ５３と、画素マトリクス部５５の赤、緑及び青の各１つの画素への駆動信号を時分割したドライバ出力信号として出力するソースドライバ５２とを備えるとともに、ＴＦＴ基板上にモノリシックに形成された信号分配装置５４を備え、該信号分配装置５４によってソースドライバ５２から出力されたドライバ出力信号を、画素マトリクス部５５の各信号線に分配するように構成されている。
　図１７は、上記信号分配装置５４の内部構成を示す図である。図１７に示すように、信号分配装置５４には、ソースドライバ５２から出力されるドライバ出力信号Ｓｉ＿１～Ｓｉ＿ｎ（ただし、ｎは２以上の整数）それぞれに対応する分配線５７（１，ｒ），５７（１，ｇ），５７（１，ｂ）～５７（ｎ，ｒ），５７（ｎ，ｇ），５７（ｎ，ｂ）と、ドライバ出力信号Ｓｉ＿１～Ｓｉ＿ｎを入力する上記分配線を切り替えるためのスイッチ信号が印加される制御線５９＿ｒ，５９＿ｇ，５９＿ｂとがマトリクス状に配線されている。ｒ，ｇ，ｂは、順に赤、緑、青を示す。
　各分配線５７（１，ｒ），５７（１，ｇ），５７（１，ｂ）～５７（ｎ，ｒ），５７（ｎ，ｇ），５７（ｎ，ｂ）は、出力端が画素マトリクス部５５の信号線に接続され、また各分配線それぞれには、スイッチング素子としてＴＦＴ６０（１，ｒ），６０（１，ｇ），６０（１，ｂ）～６０（ｎ，ｒ），６０（ｎ，ｇ），６０（ｎ，ｂ）が接続されている。上記制御線５９＿ｒ，５９＿ｇ，５９＿ｂは、ＴＦＴ６０（１，ｒ）～６０（ｎ，ｒ），６０（１，ｇ）～６０（ｎ，ｇ），６０（１，ｂ）～６０（ｎ，ｂ）のゲートとそれぞれ接続されている。
　図１８は、表示装置５１における、例えば分配線５７（１，ｒ），５７（１，ｇ），５７（１，ｂ）のような３本の分配線を時分割駆動するための各信号のタイミングチャートである。図１８に示すように、ｎ列のうちｋ列目（ただし、ｋは１≦ｋ≦ｎを満たす整数）の画素に対してソースドライバ５２から出力されたドライバ出力信号Ｓｉ＿ｋは、制御線５９＿ｒ，５９＿ｇ，５９＿ｂのスイッチ信号により、時分割に切り替えられて、画素マトリクス部５５において走査信号Ｖｇ（ｊ）によって選択されたｍ行のうちｊ行目（ただし、ｊは１≦ｊ≦ｍを満たす整数）の赤緑青の各画素に対応する信号線に入力される。なお、走査信号Ｖｇ（１）～Ｖｇ（ｍ）は、ゲートドライバ１２によって画素マトリクス部１２の走査線に印加される信号である。
　この構成により、ソースドライバ５２は、従来の３分１の端子数で電気信号を出力できるとともに、複数のソースドライバを設けなくてもよい構成となる。
　また、下掲の特許文献２には、分配回路の形状として、図１９が開示されている。図１９に開示された分配回路は、上記スイッチング素子６０のソース電極およびドレイン電極を櫛歯型にすることにより、チャネル幅を実質的に広くすることができるので、さらに速いスイッチング速度を必要とする場合において好適である。
日本国公開特許公報「特開２００４－２９４８５８号（２００４年１０月２１日公開）」 日本国公開特許公報「特開昭６４－０８４２９７号（１９８９年３月２９日公開）」 日本国公開特許公報「特開２０００－０２９４４１号（２０００年１月２８日公開）」 日本国公開特許公報「特開２００５－０５５６１６号（２００５年３月３日公開）」 日本国公開特許公報「特開２００５－１０７３８２号（２００５年４月２１日公開）」 日本国公開特許公報「特開２００８－０９７００５号（２００８年４月２４日公開）」
　ところが、上記特許文献１、２に開示された技術では、ソースドライバの異常発熱の問題が、全く考慮されていない。つまり、分配回路を用いると、ソースドライバの出力端子数を削減できるというメリットがある一方で、以下のような課題を生ずる。
　分配回路を用いることによって、ソースドライバの駆動に要する負荷はソースバスラインの負荷に分配回路の負荷を加えたものに増大する。実際の分配回路は図２０に示すように寄生容量６１を有し、その寄生容量の分だけソースドライバに余計な負荷が課されるからである。
　なお、寄生容量６１は、各スイッチング素子６０（ｋ，ｒ）、６０(ｋ，ｇ)、６０(ｋ，ｂ)のソース電極と各制御線５９＿ｒ、５９＿ｇ、５９＿ｂとの重なり部、各スイッチング素子６０（ｋ，ｒ）、６０(ｋ，ｇ)、６０(ｋ，ｂ)のドレイン電極と各制御線５９＿ｒ、５９＿ｇ、５９＿ｂとの重なり部、および分配線５７（ｋ，ｒ）、５７(ｋ，ｇ)と各制御線５９＿ｇ、５９＿ｂとの重なり部に発生する。
　特に、分配回路が微結晶シリコン、アモルファスシリコンまたは酸化物半導体など、その移動度（単位電界および１秒あたりに対する電荷の移動速度）が５ｃｍ２／Ｖｓ以下のデバイスで形成された場合、スイッチング素子（ＴＦＴ）のサイズが数千μｍと巨大になり、スイッチング素子のオン／オフに伴う充放電によって、ソースドライバは異常発熱を引き起こす。
　ここで、ソースドライバにかかる負荷を図２０のような３分割の分配回路において考えてみる。図２１の（ａ）に示すように、オンしている１つのスイッチング素子の寄生容量は、その半導体層にチャネルが形成されていることにより、半導体層は導体層とみなすことができ、ソース電極－ゲート電極間寄生容量であるＣｇｓ１とドレイン電極－ゲート電極間寄生容量であるＣｇｄ１との和となる。
　一方、図２１の（ｂ）に示すように、オフしている残り２つのスイッチング素子の寄生容量は、その半導体層にチャネルが形成されていないことにより、半導体層は絶縁層とみなされるため、ソース電極－ゲート電極間寄生容量であるＣｇｓ２のみとなる。以上より、
（ソースドライバの各出力端子の負荷）＝Ｃｇｓ１＋Ｃｇｄ１＋２×Ｃｇｓ２＋（ソースバスライン負荷）　・・・　式（１）
と概算できることがわかる。
　なお、上記式（１）は、３分割の分配回路の場合の式であり、ｎ分割の分配回路の場合には、（ソースドライバの各出力端子の負荷）＝Ｃｇｓ１＋Ｃｇｄ１＋（ｎ－１）×Ｃｇｓ２＋（ソースバスライン負荷）と表される。
　したがって、従来の技術では、信号分配装置を用いることによって、ソースドライバの消費電力増大に伴う異常発熱の問題が発生する。
　本発明は、上記の問題点を解決するためになされたもので、その目的は、ソースドライバの異常発熱を抑制できる表示装置を提供することにある。
　本発明に係る信号分配装置は、上記の課題を解決するために、入力信号が入力される一つの入力端子と、前記入力端子に接続されるとともに、各々が薄膜トランジスタからなるスイッチング素子を介して複数の出力端子に接続される複数の分配線とを備え、前記入力端子に入力された入力信号を、前記各スイッチング素子を介して前記複数の出力端子に分配する信号分配回路を複数備えた信号分配装置において、前記複数の信号分配回路のそれぞれは、前記各スイッチング素子のゲート電極に接続されている制御線、またはゲート電極を兼ねた制御線を備え、かつ前記制御線のそれぞれは、前記各スイッチング素子を駆動する選択信号が印加され、前記各スイッチング素子のうち少なくとも１つのスイッチング素子の電極であって、前記入力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが、前記少なくとも１つのスイッチング素子に対応する前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なっているとともに、前記少なくとも１つのスイッチング素子が有する半導体層と重なっていることを特徴とする。
　上記の構成において、スイッチング素子の電極を、幹部から複数の枝部が伸びるように枝分かれさせることにより、チャネル幅を実質的に大きくすることができるので、さらに速いスイッチング速度を必要とする表示装置に適用することが可能となる。一方、チャネル幅を大きくすることによりスイッチング素子の寄生容量が増加し、結果として、前述したとおり、ソースドライバの消費電力増大に伴う異常発熱の問題が生じる。
　ここで、前述の式（１）からも明らかなように、信号分配回路が有する複数のスイッチング素子のソース電極－ゲート電極間寄生容量は、そのスイッチング素子のオン／オフに関わらず、ソースドライバの各出力端子の負荷となる。このため、ソースドライバの各出力端子の負荷を小さくするには、ソース電極とゲート電極との重なりを小さくすることによって、ソース電極－ゲート電極間寄生容量を小さくすればよい。また、スイッチング素子がオンのときには、ソース電極とスイッチング素子の半導体層とが、一体になった導体層とみなせるので、ソース電極－ゲート電極間寄生容量を小さくするには、上記半導体層とゲート電極との重なりをも小さくするとよい。
　なお、上記ソース電極は、前記入力端子に接続された電極に対応している。また、ソース電極との間で寄生容量を発生させる上記ゲート電極は、前記制御線に接続されている。その接続の形態として、前記制御線から延び出して形成されたゲート電極の形態を採ることもできるし、前記制御線が兼ねたゲート電極の形態を採ることもできる。
　したがって、信号分配回路内のスイッチング素子のうち少なくとも１つのスイッチング素子について、前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と、前記入力端子に接続された電極の枝部のみとを重ねる構成を採り、かつ、前記少なくとも１つのスイッチング素子が有する半導体層と、前記入力端子に接続された電極の枝部のみとを重ねる構成を採ることにより、当該電極の枝元に有る幹部に重なり部分を持たせない分、スイッチング素子の寄生容量を低減することができる。
　特に、スイッチング素子がオフのとき、前述の式（１）について説明したように、ソース電極－ゲート電極間に寄生容量が発生し、ドレイン電極－ゲート電極間に寄生容量が発生しないとみなせるから、本発明の上記構成は、オフになっているスイッチング素子の寄生容量を低減できるという、従来技術では得られない作用を発揮する。
　以上の結果、スイッチング素子のオン／オフに関わらず、ソースドライバの消費電力を抑制することができるので、異常発熱を抑制できるという効果を奏する。
　なお、「前記入力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが、前記少なくとも１つのスイッチング素子に対応する前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なっているとともに、前記少なくとも１つのスイッチング素子が有する半導体層と重なっている」という構成を、「前記入力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ少なくとも前記幹部が、前記少なくとも１つのスイッチング素子に対応する前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なりを持っておらず、前記少なくとも１つのスイッチング素子が有する半導体層とも重なりを持っていない」と言い換えてもよい。
　また、本発明に係る信号分配装置は、上記の課題を解決するために、前記少なくとも１つのスイッチング素子の他の電極であって、前記出力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが、前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なっているとともに、前記少なくとも１つのスイッチング素子が有する半導体層と重なっていることを特徴とする。
　上記の構成において、前述の式（１）からも明らかなように、信号分配回路が有する複数のスイッチング素子のドレイン電極－ゲート電極間寄生容量は、そのスイッチング素子がオンである時に、ソースドライバの各出力端子の負荷となるので、信号分配回路内のスイッチング素子のうち少なくとも１つのスイッチング素子のドレイン電極の枝部のみを前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重ねる構成を採ることにより、ドレイン電極の枝元に有る幹部に重なり部分を持たせない分、スイッチング素子の寄生容量を低減することができる。なお、上記ドレイン電極は、前記出力端子に接続された電極に対応している。
　この結果、ソースドライバの消費電力がさらに抑制されるので、ソースドライバの異常発熱を抑制する効果がさらに向上するという効果を奏する。
　なお、「前記出力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが、前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なっているとともに、前記少なくとも１つのスイッチング素子が有する半導体層と重なっている」という構成を、「前記出力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ少なくとも前記幹部が、前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なりを持っておらず、前記少なくとも１つのスイッチング素子が有する半導体層とも重なりを持っていない」と言い換えてもよい。
　また、本発明に係る信号分配装置は、上記の課題を解決するために、前記複数の信号分配回路のそれぞれについて、前記各スイッチング素子は、並列に接続された第１のスイッチング素子および第２のスイッチング素子を備え、前記制御線は、前記第１のスイッチング素子および第２のスイッチング素子のそれぞれに個別に設けられ、前記少なくとも１つのスイッチング素子は、前記第１のスイッチング素子および第２のスイッチング素子のいずれかであることを特徴とする。
　上記の構成において、１つのスイッチング素子を、並列に接続した２つのスイッチング素子によって構成したことにより、１つあたりのスイッチング素子のチャネル領域を小さくし、その結果として寄生容量を小さくする構成を採用することができる。さらに、２つのスイッチング素子のそれぞれを異なる制御線で個別に制御するようにしたことにより、２つのスイッチング素子のオフするタイミングに時間差を設ける制御の仕方を採用することができる。
　これにより、寄生容量をそれぞれ小さくした第１のスイッチング素子および第２のスイッチング素子のオフするタイミングに時間差を設けた場合、第１のスイッチング素子および第２のスイッチング素子それぞれのオフ時に発生するソースバスライン電位の引き込みを低減することができ、表示への影響を軽減することも可能となるという効果を奏する。
　なお、前記少なくとも１つのスイッチング素子が、前記第１のスイッチング素子である場合、前記第１のスイッチング素子の電極であって、前記入力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが前記制御線および前記第１のスイッチング素子が有する半導体層と重なっているという構成が得られる。
　また、前記少なくとも１つのスイッチング素子が、前記第１のスイッチング素子である場合、前記第１のスイッチング素子の他の電極であって、前記出力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが前記制御線および前記第１のスイッチング素子が有する半導体層と重なっているという構成を得ることもできる。
　また、前記少なくとも１つのスイッチング素子が、前記第２のスイッチング素子である場合、前記第２のスイッチング素子の電極であって、前記入力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが前記制御線および前記第２のスイッチング素子が有する半導体層と重なっているという構成を得ることができる。
　また、前記少なくとも１つのスイッチング素子が、前記第２のスイッチング素子である場合、前記第２のスイッチング素子の他の電極であって、前記出力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが前記制御線および前記第２のスイッチング素子が有する半導体層と重なっているという構成を得ることもできる。
　また、本発明に係る信号分配装置は、上記の課題を解決するために、第１のスイッチング素子および第２のスイッチング素子は、前記入力端子に接続された電極を共有しているとともに、前記出力端子に接続された電極を共有していることを特徴とする。
　上記の構成において、電極の共有化を図ったことにより、入力端子に接続された電極と出力端子に接続された電極の双方について、電極の構成を簡素化することができる。これにより、第１のスイッチング素子および前記第２のスイッチング素子全体の占有面積を縮小し易くなるので、信号分配装置のサイズを小さくすることができ、ひいては表示装置の周辺領域（額縁）を小さくすることができるという効果を奏する。
　また、本発明に係る信号分配装置は、上記の課題を解決するために、前記第１のスイッチング素子および前記第２のスイッチング素子の一方の面積が他方の面積より小さいことを特徴とする。
　また、本発明に係る信号分配装置は、上記の課題を解決するために、前記第１のスイッチング素子および前記第２のスイッチング素子の一方がオフされる時点が、他方がオフされる時点より後であることを特徴とする。
　上記の構成において、前述したとおり、前記少なくとも１つのスイッチング素子に比べて、寄生容量をそれぞれ小さくした第１のスイッチング素子および第２のスイッチング素子のオフするタイミングに時間差を設けた場合、第１のスイッチング素子および第２のスイッチング素子それぞれのオフ時に発生するソースバスライン電位の引き込みを低減することができ、表示への影響を軽減できることを述べた。
　この効果を得る観点では、寄生容量を小さくした第１のスイッチング素子および第２のスイッチング素子の各面積は等しくて構わないし、相対的に面積が大きい方のスイッチング素子を後でオフにしても、相対的に面積が小さい方のスイッチング素子を後でオフにしても構わない。すなわち、得られる効果の程度に差はあるものの、上記の効果が得られることに変わりはない。
　ただし、第１のスイッチング素子および第２のスイッチング素子の各面積に差をつけると、相対的に面積が小さい方のスイッチング素子を、相対的に面積が大きい方のスイッチング素子よりあとに、オフした場合に、オフ時に発生するソースバスライン電位の引き込みを最も低減することができ、表示への影響を最も軽減することができる。
　また、本発明に係る信号分配装置は、上記の課題を解決するために、前記入力端子から各スイッチング素子に至るまでの配線と前記制御線とが重なっている領域、または前記分配線と前記制御線とが重なっている領域において、前記制御線の幅が小さくなっている、または前記制御線に開口が設けられていることを特徴とする。
　上記の構成において、重なりが生じる上記領域において、前記制御線の幅が小さくなっていることにより、上記重なりを小さくすることができる。同様に、重なりが生じる上記領域において、前記制御線に開口が設けられていることにより、開口のところでは重なりが無くなるため、上記重なりを小さくすることができる。
　この結果、分配線と制御線または入力端子から各スイッチング素子に至るまでの配線と制御線との間に発生する寄生容量を、さらに低減することができるという効果を奏する。
　また、本発明に係る信号分配装置は、上記の課題を解決するために、前記スイッチング素子は、微結晶シリコン、アモルファスシリコン、または酸化物半導体からなる半導体層を有する薄膜トランジスタであることを特徴とする。
　上記の構成において、微結晶シリコン、アモルファスシリコン、または酸化物半導体は、スイッチング素子の半導体層の形成材料としては、移動度が比較的小さいために、チャネルの面積を大きくせざるを得ない材料である。チャネルの面積を大きくすると、スイッチング素子の寄生容量が大きくなり、そのようなスイッチング素子に接続されたソースドライバの消費電力が大きくなる。
　したがって、上記の構成は、信号分配回路に大きなサイズのスイッチング素子を用いたときの消費電力を大幅に低減することができるという効果を奏する。
　また、本発明に係る表示装置は、上記の何れかの信号分配装置を備えていることを特徴とする。
　また、本発明に係る表示装置は、表示領域と周辺領域を有する表示パネルを有し、信号分配装置が周辺領域に形成されていることを特徴とする。
　上記の構成により、本発明の信号分配装置を備えた表示装置は、その信号分配装置に信号を供給するソースドライバの異常発熱を抑制できるという効果を奏する。
　なお、ある着目した請求項に記載された構成と、その他の請求項に記載された構成との組み合わせが、その着目した請求項で引用された請求項に記載された構成との組み合わせのみに限られることはなく、本発明の目的を達成できる限り、その着目した請求項で引用されていない請求項に記載された構成との組み合わせが可能である。
　本発明に係る信号分配装置は、以上のように、信号分配回路のスイッチング素子の電極のうち、少なくとも、ソース電極すなわちソースドライバの出力端子に接続された電極とゲート電極すなわちスイッチング素子を制御する電極との重なり面積を小さくすることによって、ソースドライバの消費電力を抑制するものである。
　それゆえ、ソースドライバの異常発熱を抑制できるという効果を奏する。
本発明の実施の形態１の信号分配回路の配線構造の一つの例を平面視した状態で示す説明図である。 本発明の実施の形態１の信号分配回路の配線構造の別の例を平面視した状態で示す説明図である。 本発明の実施の形態１の信号分配回路の配線構造のさらに別の例を平面視した状態で示す説明図である。 本発明の実施の形態１の信号分配回路の配線構造のさらに別の例を平面視した状態で示す説明図である。 本発明の実施の形態２の信号分配回路の配線構造の一つの例を平面視した状態で示す説明図である。 本発明の実施の形態２の信号分配回路の配線構造の別の例を平面視した状態で示す説明図である。 本発明の使用時／不使用時におけるソースドライバの消費電力比とスイッチング素子サイズとの関係を示すグラフである。 表示パネルの動作条件とスイッチング素子の移動度との関係を示すグラフである。 本発明の実施の形態３の信号分配回路の内部構成を示す等価回路図である。 本発明の実施の形態３の信号分配回路のタイミングチャートである。 本発明の実施の形態３の信号分配回路のソースバスラインの引き込み電位に関する実験結果を示すグラフである。 本発明の実施の形態３の信号分配回路の配線構造の一つの例を平面視した状態で示す説明図である。 本発明の実施の形態３の信号分配回路の配線構造の別の例を平面視した状態で示す説明図である。 本発明の実施の形態３の信号分配回路の配線構造の別の例を平面視した状態で示す説明図である。 本発明のその他の実施の形態の信号分配回路の配線構造の一つの例を平面視した状態で示す説明図である。 一般的な表示装置の構成を示す概略図である。 従来の信号分配回路の内部構成を示す回路図である。 従来の信号分配回路のタイミングチャートである。 従来の信号分配回路の配線構造を示す平面図である。 一般的な信号分配回路の内部構成を示す回路図である。 上記信号分配回路のスイッチング素子を示す断面図である。
　〔実施の形態１〕
　本発明の実施の一形態について図１に基づいて説明すれば、以下のとおりである。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。
　本実施形態の表示装置５１の構成は、図１６に示すように、表示領域と周辺領域を有する表示パネル５６を有し、信号分配装置５４が前記周辺領域にモノリシックに形成されている。また、信号分配回路の内部構成は図１７、信号分配回路のタイミングチャートは図１８で示すとおりであり、その詳細については、既に説明したとおりである。以下では、信号分配回路の配線構造（スイッチング素子の電極および配線のレイアウト）を中心に説明する。
　図１は本実施の形態における信号分配装置４内の信号分配回路の配線構造を示す図である。入力端子６は、ソースドライバ（図１６参照）から出力された映像信号Ｓｉが入力され、スイッチング素子２０を介して、３本の分配線８および３つの出力端子７に接続されている。
　上記入力端子６は、赤（ｒ）、緑（ｇ）、青（ｂ）のカラーフィルタを備えた３つの副画素を１組とする１画素に対して１つずつ対応している。また、３本の分配線８および３つの出力端子７は、上記３つの副画素のそれぞれに１対１で対応している。
　スイッチング素子２０は、上記３つの副画素のそれぞれに対応するスイッチング素子２０（ｊ、ｒ）、スイッチング素子２０（ｊ、ｇ）、スイッチング素子２０（ｊ、ｂ）から構成され、上記３つの副画素に対する映像信号Ｓｉの伝達をオンオフする。
　ここで、記号ｊは、図１６に示すように、ｍ行ｎ列に配列された画素のうち、ｊ行目（ｊは１≦ｊ≦ｍを満たす整数）の画素であることを表している。また、図１において、映像信号Ｓｉに付記した記号ｋは、ｍ行ｎ列に配列された画素のうち、ｋ列目（ｋは１≦ｋ≦ｎを満たす整数）の画素であることを表している。
　なお、スイッチング素子２０（ｊ、ｒ）、スイッチング素子２０（ｊ、ｇ）、スイッチング素子２０（ｊ、ｂ）を区別する必要が無い場合、説明の便宜上、単にスイッチング素子２０と呼ぶ。
　各スイッチング素子２０は、より具体的には、半導体層１０がアモルファスシリコン、微結晶シリコン、酸化物半導体または多結晶シリコン等からなる薄膜トランジスタ（ＴＦＴ）である。
　また、各スイッチング素子２０は、ソースドライバから出力された選択信号が制御線９＿ｒ、９＿ｇ、９＿ｂを通して、対応するスイッチング素子２０に入力されることにより制御されている。なお、制御線９＿ｒ、９＿ｇ、９＿ｂについても、特に区別する必要が無い場合、説明の便宜上、単に制御線９と呼ぶ。
　このように、本実施形態の信号分配装置４は、映像信号Ｓｉ（入力信号）が入力される一つの入力端子６と、入力端子６に接続されるとともに、各々が薄膜トランジスタからなるスイッチング素子２０を介して複数の出力端子７に接続される複数の分配線８とを備え、入力端子６に入力された映像信号Ｓｉを、各スイッチング素子２０を介して複数の出力端子８に分配する信号分配回路を複数備えた構成である。
　次に、各スイッチング素子２０の電極構造について、詳細に説明する。各スイッチング素子２０の電極のうち入力端子６に接続された電極（以下、ソース電極という。）および各スイッチング素子２０の電極のうち出力端子７に接続された電極（以下、ドレイン電極という。）は、制御線９と並行に伸びる幹部、および幹部から制御線９と交差する方向に伸びる複数の枝部を有する櫛歯形状となっている。
　なお、図１では、上記幹部が、制御線９の延伸方向に平行に形成された例を示しているが、この形態に限定されるものではなく、幹部が、制御線９の延伸方向に傾斜している形態、あるいは、制御線９と交差する幹部の同一箇所から複数の枝部が枝分かれし、前記同一箇所は制御線９と重なっていない形態も、本発明の範囲内である。
　ソース電極およびドレイン電極を櫛歯形状とすることにより、スイッチング素子２０のチャネル幅を実質的に広くすることができるので、スイッチング素子２０のスイッチング速度を速くすることが可能となる。
　現在、大型液晶パネルの量産において、最も広く用いられているＴＦＴの半導体層はアモルファスシリコンであり、その移動度は　μ＝０．５ｃｍ２／Ｖｓ　と小さいため、移動度の大きいデバイスを開発する流れがある。したがって、ソース電極およびドレイン電極を櫛歯形状とすることは、移動度を大きくすることと実質的に同じ効果をもたらす。また、例えば、アモルファスシリコンより移動度は大きいが、ポリシリコン（μ＞１００ｃｍ２／Ｖｓ）より移動度が小さいデバイスである微結晶シリコンや酸化物半導体（μ＜１０ｃｍ２／Ｖｓ）を用いたときの動作速度を速めるのに、本発明はより有効である。
　さらに、ソース電極の幹部は制御線９および半導体層１０と重なっておらず、枝部の全部のみまたは枝部の一部のみが制御線９および半導体層１０と重なっている。言い換えると、ソース電極の少なくとも幹部が、制御線９および半導体層１０と重なりを持っていない。（以下、構成Ａと呼ぶ）。図２１に基づいて前述したように、ソースドライバの各出力端子の負荷は、前述の式（１）（Ｃｇｓ１＋Ｃｇｄ１＋２×Ｃｇｓ２＋ソースバスライン負荷）で表される。
　したがって、上記構成Ａを採ることにより、オンしている１つのスイッチング素子２０の寄生容量Ｃｇｓ１と、オフしている残り２つのスイッチング素子それぞれの寄生容量Ｃｇｓ２とを小さくすることができるので、ソースドライバの各出力端子の負荷を減らすことができる。すなわち、ソースドライバの消費電力が抑制されるので、ソースドライバの異常発熱を抑制できるという効果を奏する。
　なお、上記寄生容量Ｃｇｓ１およびＣｇｓ２は、いずれも、ソース電極－ゲート電極間の寄生容量である。したがって、前記３つの副画素のそれぞれに対応したスイッチング素子２０（ｊ、ｒ）、スイッチング素子２０（ｊ、ｇ）、スイッチング素子２０（ｊ、ｂ）のうち少なくとも１つのスイッチング素子２０のソース電極が、上記構成Ａを有している場合には、ソースドライバの３つの出力端子の少なくとも１つの負荷を、スイッチング素子２０のオンオフによらず減らすことができるので、上記の効果が得られる。
　また、特に、スイッチング素子２０がオフのとき、前述の式（１）について説明したように、ソース電極－ゲート電極間に寄生容量Ｃｇｓ２が発生し、ドレイン電極－ゲート電極間に寄生容量が発生しないとみなせるから、上記構成Ａは、オフになっているスイッチング素子２０の寄生容量を低減できるという、従来技術では得られない作用を発揮する。
　なお、図１には、制御線９が、スイッチング素子２０の半導体層の直下を通ることによって、ゲート電極を兼ねる形態を示したが、本発明はこの形態に限られるものではない。すなわち、図１７に示すように、制御線５９がスイッチング素子６０の半導体層の直下を通ることなく、ゲート電極が制御線５９から延び出した形態にも、上記構成Ａを適用することができる。
　ただし、この場合、上記構成Ａは、「ソース電極の幹部は、前記制御線９から延び出したゲート電極および半導体層１０と重なっておらず、枝部の全部のみまたは枝部の一部のみがゲート電極および半導体層１０と重なっている」と言い換えられる。
　ここで、上述した実施の形態は、ソースドライバから出力された映像信号Ｓｉを信号分配回路によって時間的に３分割してソースバスラインに供給しているが、本発明は３分割に限定されるものではなく、ｎ分割（ｎは２以上の自然数）であればよい。ｎ分割の場合、ソースドライバの出力端子数を、信号分配装置４を用いない場合の１／ｎにすることができる。なお、ｎ分割の場合、信号分配装置４はｎ本の制御線９を有し、各信号分配回路はｎ個のスイッチング素子２０を有する構成を採る。
　図２は、２分割の場合の信号分配回路４の配線構造を例示したものである。図２の形態では、隣り合う２つの副画素を１組として、映像信号Ｓｉが、時分割されて供給される。
　また、スイッチング素子２０は、図１のようにソース電極の幹部が各制御線９から見てソースドライバ側に配置されていることに限定されるわけではなく、図３に示すようにソース電極の配置が図１と逆、すなわちソース電極の幹部が各制御線９から見て画素側に配置されている構成でも、図１の場合と同様の効果を得ることが可能である。
　また、スイッチング素子２０は、図４に示すように各制御線９の中心部に（言い換えると、各制御線９の延伸方向に延びる中心線に沿って）ドレイン電極の幹部を配置し、幹部からソースドライバ側と画素側の両方向に向かって魚の骨状に伸びる枝部を有すると共に、ソース電極は制御線９から見てソースドライバ側と画素側の両方に幹部を２つ有し、２つの幹部から制御線９の中心部に向かって伸びる枝部をそれぞれ有し、かつ枝部の全部のみまたは枝部の一部のみが制御線９および半導体層１０と重なっている構成でもよい。この構成を採ることにより、チャネル幅を実質的にさらに広くすることができるので、さらにスイッチング素子２０のスイッチング速度を速くすることが可能となる。
　なお、図１に示すように、スイッチング素子２０（ｊ、ｒ）、２０（ｊ、ｇ）、２０（ｊ、ｂ）を、制御線９の延伸方向と直交する方向に沿って、１直線状に配列したことにより、制御線９の延伸方向における信号分配回路４の占有面積を最小化することができる。
　〔実施の形態２〕
　図５を参照して、第２の実施の形態を説明する。図５は本実施の形態における信号分配装置４内の信号分配回路の配線構造を示す図である。本実施の形態は、実施の形態１の分配回路の内部構成を異にしたものである。説明の重複を避けるため、その異なる部分を主として説明する。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
　実施の形態２は、実施の形態１で説明したソース電極の構成に加えて、ドレイン電極（スイッチング素子の他の電極に相当）の幹部が制御線９および半導体層１０と重なっておらず、枝部の全部のみまたは枝部の一部のみが制御線９および半導体層１０と重なっている。言い換えると、ドレイン電極の少なくとも幹部が制御線９および半導体層１０と重なりを持っていない（以下、構成Ｂと呼ぶ）。
　前述したように、ソースドライバの各出力端子の負荷は、「Ｃｇｓ１＋Ｃｇｄ１＋２×Ｃｇｓ２＋ソースバスライン負荷」であるので、上記構成Ｂを採ることにより、オンになっているスイッチング素子２０のドレイン電極－ゲート電極間寄生容量であるＣｇｄ１を小さくすることができ、結果として出力端子の負荷を減らすことができる。すなわち、ソースドライバの消費電力がさらに抑制されるので、ソースドライバの異常発熱を一層抑制できるという効果を奏する。
　また、スイッチング素子２０は、各制御線９から見てソース電極の幹部がソースドライバ側に配置され、ドレイン電極の幹部が画素側に配置されている図５の構成に限定されるわけではなく、図６に示すようにソース電極およびドレイン電極の配置が図５と逆、すなわち各制御線９から見てソース電極の幹部が画素側に配置され、ドレイン電極の幹部がソースドライバ側に配置されている構成でも、図５の場合と同様の効果を得ることが可能である。
　図７は、半導体層１０が微結晶シリコンであり、図５の（ｂ）に示すように、ソース電極幅が６μｍであるスイッチング素子２０において、本発明の配線構造の寄生容量と従来の配線構造の寄生容量との比率（寄生容量比）と、スイッチング素子２０のチャネル幅（Ｗ値）との関係を表したグラフである。本発明の配線構造として、本実施の形態の図５または図６に示される信号分配回路の配線構造を用いた。一方、従来の配線構造として、図１９に示すように、ソース電極の幹部が制御線９および半導体層１０と重なっている配線構造を用いた。
　なお、上記チャネル幅（Ｗ値）は、図５の（ｂ）に示すように、隣り合うソース電極とドレイン電極とが対向し合った部分の幅である基本チャネル幅ＷＸに、ソース電極とドレイン電極とが対向した箇所の数ｍを乗算して求められる。図５の（ｂ）に示す例では、ｍ＝７なので、チャネル幅（Ｗ値）＝ＷＸ×７となる。
　上記寄生容量比は、小さいほど、本発明の配線構造の寄生容量が小さいことを意味する。したがって、寄生容量比は、図７に示す全てのチャネル幅について、１より小さくなっているので、本発明の配線構造は、従来の配線構造より、寄生容量を小さくでき、ソースドライバの負荷を軽減できることが明らかである。
　さらに、図７より明らかなように、微結晶シリコンＴＦＴの場合、１０００μｍオーダーで大きくなるチャネル幅の中で、相対的にチャネル幅が小さいスイッチング素子の方が本実施の形態を採用することによる効果が大きい（すなわち、寄生容量比が小さくなる）ことを示している。
　このことは、低消費電力化の流れの中、本発明は現行のアモルファスシリコンＴＦＴより数倍移動度が大きい微結晶シリコンＴＦＴなどのデバイスを用いてスイッチング素子を形成した場合に特に効果的である。移動度が数倍大きいデバイスは、高解像・大型液晶テレビに応用される可能性が大きいので、本発明は高解像・大型液晶テレビに応用すると、効果的である。
　図８は、移動度μがそれぞれ０．５、１．０、２．０、３．０ｃｍ２／Ｖｓである４種類のスイッチング素子２０を用いたときの、液晶パネル動作に必要な電流量と、スイッチング素子２０のチャネル幅（Ｗ値）との関係を表したグラフである。図中の大型パネルとは例えば３２インチ以上の液晶パネルを指し、中小型パネルとは例えば７インチ以上の液晶パネルを指す。
　なお、図８に示した電流量は、あくまでも目安に過ぎず、相対的な大小関係を示すことを主眼としている。また、０．Ｅ＋００は０×１００、すなわち０を意味し、１．Ｅ－０３は１×１０－３を意味している。
　図８より明らかなように、移動度が大きいスイッチング素子が開発されるほど、液晶パネル動作させるために必要なチャネル幅が小さくて済むので、図７の結果から、移動度が大きいスイッチング素子を用いるほど、本発明は有効であることがわかる。
　〔実施の形態３〕
　図９から図１２を参照して、第３の実施の形態を説明する。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
　図９は、信号分配装置４内の信号分配回路の内部構成を示す等価回路図である。図９に示すように、信号分配回路には、分配線８（ｋ，ｒ），８（ｋ，ｇ），８（ｋ，ｂ）と制御線９＿ｒ１，９＿ｒ２，９＿ｇ１，９＿ｇ２，９＿ｂ１，９＿ｂ２とがマトリクス状に配線されている。分配線８（ｋ，ｒ），８（ｋ，ｇ），８（ｋ，ｂ）は、ソースドライバからｋ列目の画素へ出力されるドライバ出力信号Ｓｉ＿ｋ（ただし、１≦ｋ≦ｎを満たす整数）と、赤（ｒ）、緑（ｇ）、青（ｂ）の前記３つの副画素とに対応している。また、制御線９＿ｒ１，９＿ｒ２，９＿ｇ１，９＿ｇ２，９＿ｂ１，９＿ｂ２には、ドライバ出力信号Ｓｉ＿ｋを入力する分配線８（ｋ，ｒ），８（ｋ，ｇ），８（ｋ，ｂ）を切り替えるためのスイッチ信号が印加される。
　なお、以下では、分配線８（ｋ，ｒ），８（ｋ，ｇ），８（ｋ，ｂ）および制御線９＿ｒ１，９＿ｒ２，９＿ｇ１，９＿ｇ２，９＿ｂ１，９＿ｂ２を、それぞれ特に区別する必要がない場合には、単に分配線８および制御線９と呼ぶ。
　各分配線８の出力端は、画素マトリクス部の信号線に接続されている。また、ドライバ出力信号Ｓｉ＿ｋが入力される信号分配回路の入力端子６と各分配線８との間には、スイッチング素子２０としてのＴＦＴが、一本の分配線８について２つずつ並列に接続されている。各制御線９は、各スイッチング素子２０のゲート電極とそれぞれ接続されている。
　このように、１つの副画素に対応して並列に設けられた２つのスイッチング素子２０のそれぞれに、制御線９が個別に設けられ、２つのスイッチング素子２０のオンオフを独立に制御できるようになっている。
　上記の信号分配回路は、図９に示す寄生容量２１を有している。その寄生容量２１は、各ＴＦＴ２０のソース電極と各制御線９との重なり部、各ＴＦＴ２０のドレイン電極と各制御線９との重なり部、および各分配線８と各制御線９との重なり部に発生する。
　図１０は、図９に示す分配回路における各信号のタイミングチャートである。図１０に示すように、ソースドライバから出力されたドライバ出力信号Ｓｉ＿ｋ（ただし、ｋは１≦ｋ≦ｎを満たす整数）は、制御線９＿ｒ１，９＿ｒ２，９＿ｇ１，９＿ｇ２，９＿ｂ１，９＿ｂ２へのスイッチ信号によって、ＴＦＴ２０を順番にオンオフすることにより、時分割に切り替えられて、画素マトリクス部の各画素を構成する３つの副画素に対応する信号線に順次振り分けられる。
　なお、ゲートラインＯＮ信号は、ドライバ出力信号Ｓｉ＿ｋが供給されるｊ行目（ｊは１≦ｊ≦ｍを満たす整数）の画素行を選択している。また、図１０のタイミングチャートは、副画素単位のドット反転駆動の場合を例示している。
　本実施の形態では、１つの分配線８に対し、それぞれ２つのスイッチング素子２０が並列に接続されており、図１０に示すように、制御線９＿ｍ２に接続されたスイッチング素子（以下、第２のスイッチング素子という）を制御線９＿ｍ１（ただし、ｍはｒ，ｇ，ｂのいずれか）に接続されたスイッチング素子（以下、第１のスイッチング素子という）よりも後にオフする。
　図１１は、実施形態の１または２のスイッチング素子（基準スイッチング素子と呼ぶ）の面積Ｍを１０とし、第１のスイッチング素子の面積Ｍ１ａを８、第２のスイッチング素子の面積Ｍ１ｂを２とした場合に、各スイッチング素子のオンオフに伴うソースバスライン電位の時間変化を示している。
　なお、スイッチング素子の面積は、スイッチング素子のチャネル領域の面積（チャネル長×チャネル幅）のことである。また、上記の１０：８：２という比は、チャネル領域の面積比であるが、各スイッチング素子のチャネル長がほとんど変わらない場合には、チャネル幅の比とほぼ等しくなる。
　図１１に示すソースバスライン電位の変化に関して、例えば、基準スイッチング素子を時刻ｔ１でオンにし、時刻ｔ３でオフにすると、そのオフに伴って、ソースバスライン電位の引き込み量は、引き込み電圧Ｖ１となる。これに対し、第１および第２のスイッチング素子を時刻ｔ１でオンにし、第１のスイッチング素子を時刻ｔ２（ｔ１＜ｔ２）でオフにすると、ソースバスライン電位は、上記引き込み電圧Ｖ１と同程度に一旦引き込まれるものの、第２のスイッチング素子がオン状態を維持していることにより、すぐに回復する。引き続き、第２のスイッチング素子を時刻ｔ３（ｔ２＜ｔ３）でオフにすると、そのオフに伴った最終的なソースバスライン電位の引き込み量は、引き込み電圧Ｖ２（Ｖ２＜Ｖ１）となる。
　すなわち、スイッチング素子を一つのみ用いるときと比較して、スイッチング素子のオフに伴うソースバスライン電位の引き込み電圧をＶ１からＶ２へ低減することができる。
　このように、第１のスイッチング素子のサイズを基準スイッチング素子（すなわち、１つの副画素についてスイッチング素子を一つだけ用いるときの該スイッチング素子）のサイズより小さく設定し、かつ、第２のスイッチング素子のサイズについても基準スイッチング素子のサイズより小さくすることによって、ソースバスライン電位の引き込みに関与する寄生容量を小さくすることができる。
　なお、第１および第２のスイッチング素子を用いた場合のソースバスライン電位の引き込み量を、基準スイッチング素子を用いた場合のソースバスライン電位の引き込み量より小さくするためには、第１および第２のスイッチング素子の各サイズを基準スイッチング素子のサイズより小さくすればよいので、第１および第２のスイッチング素子のサイズは、互いに等しくてもよい。
　また、第１および第２のスイッチング素子のサイズを異ならせる場合でも、第１および第２のスイッチング素子の各サイズが基準スイッチング素子のサイズより小さい限り、相対的にサイズが大きい方のスイッチング素子を後でオフにしても、相対的にサイズが小さい方のスイッチング素子を後でオフにしても、ソースバスライン電位の引き込み量低減の効果を得ることができる。
　ただし、図１１のように、第２のスイッチング素子のサイズを第１のスイッチング素子のサイズより小さく設定し、かつ、その相対的にサイズが小さい第２のスイッチング素子をあとでオフにすると、ソースバスライン電位の引き込み量を、一層小さくすることができる。
　引き込み電圧を低減することができれば、表示に与える影響を低減することができる。また、スイッチング素子がオンする時間を分散することができる、より具体的には、先にオフする第１のスイッチング素子のオン時間を短縮できるので、少なくとも第１のスイッチング素子の長寿命化を図ることも可能である。
　また、先にオフする第１のスイッチング素子の大きさは、後でオフする第２のスイッチング素子の大きさよりも大きく設定することは、ソースバスラインへの映像信号の出力を十分に行うとともに、スイッチング素子のオフに伴うソースバスライン電位の引き込み電圧を低減することができるという点からも、望ましい。
　本実施の形態のように、上記構成により、ソースドライバは、従来の３分１の端子数で電気信号を出力できるとともに、複数のソースドライバを設ける必要が無くなる。また、１つの分配線に対し２つのスイッチング素子を並列に接続し、これらのスイッチング素子を独立に制御することにより、映像信号の引き込み電圧の低減やスイッチング素子の長寿命化を図ることが可能となる。
　さらに、本実施の形態の上記構成に、実施の形態１および２で説明した信号分配回路の配線構造を付加することにより、ソースドライバの低消費電力化の効果と異常発熱を抑制する効果とをプラスすることができる。以下、信号分配回路の配線構造について説明する。
　図１２は本実施の形態における信号分配装置４内の信号分配回路の配線構造を示す図である。ソースドライバから映像信号Ｓｉが入力される入力端子６は、並列に接続された２つのスイッチング素子２０ａ，２０ｂ（第１のスイッチング素子および第２のスイッチング素子）を介して、３本の分配線８および３つの出力端子７に接続されている。スイッチング素子２０ａ，２０ｂは、半導体層がアモルファスシリコン、微結晶シリコン、酸化物半導体、多結晶シリコン等からなる薄膜トランジスタ（ＴＦＴ）である。
　前記３つの副画素に対応して設けられた各スイッチング素子２０ａ，２０ｂは、ソースドライバから出力された選択信号が、制御線９＿ｒ１，９＿ｒ２，９＿ｇ１，９＿ｇ２，９＿ｂ１，９＿ｂ２を通して各スイッチング素子２０ａ，２０ｂに入力されることにより制御されている。なお、制御線９＿ｒ１，９＿ｒ２，９＿ｇ１，９＿ｇ２，９＿ｂ１，９＿ｂ２を特に区別する必要がない場合、以下では単に制御線９と呼ぶ。
　各スイッチング素子２０ａ，２０ｂのソース電極およびドレイン電極は、櫛歯形状を採ることにより、チャネル幅を実質的に広くすることができるので、各スイッチング素子２０ａ，２０ｂのスイッチング速度を速くすることが可能となる。
　さらに、各スイッチング素子２０ａ，２０ｂのソース電極およびドレイン電極の幹部は制御線９および半導体層１０と重なっておらず、それらの枝部のみが制御線９および半導体層１０と重なっている。
　前述したように、ソースドライバの各出力端子の負荷は、「Ｃｇｓ１＋Ｃｇｄ１＋２×Ｃｇｓ２＋ソースバスライン負荷」であるので、上記構成を採ることにより、Ｃｇｓ１、Ｃｇｓ２およびＣｇｄ１を小さくすることができ、出力端子の負荷を減らすことができる。すなわち、ソースドライバの消費電力が抑制されるので、ソースドライバの異常発熱を抑制できるという効果を奏する。
　なお、図１２に示された配線構造においては、分配回路内の全てのスイッチング素子のソース電極およびドレイン電極の幹部が、制御線および半導体層と重なっておらず、それらの枝部のみが制御線および半導体層と重なっている構成となっているが、少なくとも１つの第１のスイッチング素子または第２のスイッチング素子のソース電極さえ、その幹部が制御線および半導体層と重なっておらず、その枝部の全部のみまたは枝部の一部のみが制御線および半導体層と重なっているという構成を採れば、ソースドライバの消費電力が抑制され、ソースドライバの異常発熱を抑制できるという効果を奏する。
　また、スイッチング素子は、各制御線から見てソース電極の幹部がソースドライバ側に配置されていることに限定されるわけではなく、ソース電極の配置が図１２と逆、すなわち図３に示す構成と同様に、各制御線から見てソース電極の幹部が画素側に配置されている構成でも（図示せず）、図１２の場合と同様の効果を得ることが可能である。
　また、スイッチング素子２０ａ，２０ｂは、図１３に示すように各制御線９の中心部にドレイン電極の幹部を配置し、幹部からソースドライバ側と画素側の両方向に向かって魚の骨状に伸びる枝部を有すると共に、ソース電極は制御線９から見てソースドライバ側と画素側の両側に幹部を２つ有し、２つの幹部から制御線９の中心部に向かって伸びる枝部を有し、かつ枝部のみが制御線９および半導体層１０と重なっている構成でもよい。この場合、チャネル幅を実質的にさらに広くすることができるので、さらにスイッチング素子２０ａ，２０ｂのスイッチング速度を速くすることが可能となる。
　また、スイッチング素子２０ａ，２０ｂは、図１４に示すように第１のスイッチング素子２０ａと第２のスイッチング素子２０ｂのソース電極およびドレイン電極を共有化し、制御線９を個別に設けることによっても、図１２、図１３の場合と同様の効果を得ることができる。すなわち、ソース電極は、制御線９の延伸方向に沿った１つの幹部から、制御線９と交差する方向に延び出した枝部が、スイッチング素子２０ａ，２０ｂの一方の半導体層１０の上側を通り、スイッチング素子２０ａ，２０ｂの他方の半導体層１０の上側に達している。ドレイン電極についても、ソース電極の上記構成と同様になっている。
　この構成は、図１２および図１３の構成と比べて、制御線９と交差する方向において分配回路を小さくすることができるので、表示装置の狭額縁化にとって有利である。あるいは、ソース電極およびドレイン電極を共有化したことにより、図１２および図１３の構成と比べて、ソース電極およびドレイン電極の構成を簡素化することができる。
　〔その他の実施の形態〕
　各分配回路において、図１５の（ａ）に示すように制御線９と分配線８との重なり領域において、もしくは図１５の（ｂ）に示すように制御線９と入力端子６からスイッチング素子２０のソース電極に至る配線との重なり領域において、制御線９に開口１２を設けてもよい。
　この構成により、制御線９と分配線８、または制御線９とソース電極に至る配線との重なり面積を減らし、寄生容量を小さくすることができる。この結果、ソースドライバの出力端子の負荷をさらに減らすことができ、ソースドライバの消費電力をさらに抑制することができる効果を奏する。
　また、図１５の（ｃ）に示すように、制御線９と分配線８との重なり領域、もしくは制御線９と入力端子からスイッチング素子のソース電極に至る配線との重なり領域において、制御線９の幅を小さくすることによっても、同様の効果を得ることができる。
　なお、図１５の（ａ）の開口１２と図１５の（ｂ）の開口１２と図１５の（ｃ）の制御線９とを、任意に組み合わせてもよい。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、前段の回路からの出力信号を、複数の分配線を介して後段の回路へ時分割して供給する信号分配装置に適用することができ、そのような信号分配装置を用いる表示装置等の電子機器に適用することができる。
４　信号分配装置
６　入力端子
７　出力端子
８　分配線
９　制御線
１０　半導体層
１２　開口
２０　スイッチング素子
２０ａ　スイッチング素子（第１のスイッチング素子）
２０ｂ　スイッチング素子（第２のスイッチング素子）
２１　寄生容量
５１　表示装置
５２　ソースドライバ
５５　画素マトリクス部
５６　表示パネル
Ｓｉ　映像信号（入力信号）

Claims (10)

  1. 　入力信号が入力される一つの入力端子と、前記入力端子に接続されるとともに、各々が薄膜トランジスタからなるスイッチング素子を介して複数の出力端子に接続される複数の分配線とを備え、前記入力端子に入力された入力信号を、前記各スイッチング素子を介して前記複数の出力端子に分配する信号分配回路を複数備えた信号分配装置において、
    　前記複数の信号分配回路のそれぞれは、前記各スイッチング素子のゲート電極に接続されている制御線、またはゲート電極を兼ねた制御線を備え、かつ前記制御線のそれぞれは、前記各スイッチング素子を駆動する選択信号が印加され、
    　前記各スイッチング素子のうち少なくとも１つのスイッチング素子の電極であって、前記入力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが、前記少なくとも１つのスイッチング素子に対応する前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なっているとともに、前記少なくとも１つのスイッチング素子が有する半導体層と重なっていること
    を特徴とする信号分配装置。
  2. 　前記少なくとも１つのスイッチング素子の他の電極であって、前記出力端子に接続された電極が、幹部および該幹部から伸びる複数の枝部を有し、かつ該枝部の全部のみ、または一部のみが、前記制御線に接続された前記ゲート電極、または前記ゲート電極を兼ねた前記制御線と重なっているとともに、前記少なくとも１つのスイッチング素子が有する半導体層と重なっていること
    を特徴とする請求項１に記載の信号分配装置。
  3. 　前記複数の信号分配回路のそれぞれについて、
    　前記各スイッチング素子は、並列に接続された第１のスイッチング素子および第２のスイッチング素子を備え、
    　前記制御線は、前記第１のスイッチング素子および第２のスイッチング素子のそれぞれに個別に設けられ、
    　前記少なくとも１つのスイッチング素子は、前記第１のスイッチング素子および第２のスイッチング素子のいずれかであること
    を特徴とする請求項１または２に記載の信号分配装置。
  4. 　前記第１のスイッチング素子および前記第２のスイッチング素子は、前記入力端子に接続された電極を共有しているとともに、前記出力端子に接続された電極を共有していること
    を特徴とする請求項３に記載の信号分配装置。
  5. 　前記第１のスイッチング素子および前記第２のスイッチング素子の一方の面積が他方の面積より小さいこと
    を特徴とする請求項３または４に記載の信号分配装置。
  6. 　前記第１のスイッチング素子および前記第２のスイッチング素子の一方がオフされる時点が、他方がオフされる時点より後であること
    を特徴とする請求項３から５のいずれか１項に記載の信号分配装置。
  7. 　前記入力端子から前記各スイッチング素子に至るまでの配線と前記制御線とが重なっている領域、または前記分配線と前記制御線とが重なっている領域において、前記制御線の幅が小さくなっている、または前記制御線に開口が設けられていること
    を特徴とする請求項１から６のいずれか１項に記載の信号分配装置。
  8. 　前記スイッチング素子は、微結晶シリコン、アモルファスシリコン、または酸化物半導体からなる半導体層を有する薄膜トランジスタであること
    を特徴とする請求項１から７のいずれか１項に記載の信号分配装置。
  9. 　請求項１から８のいずれか１項に記載の信号分配装置を備えていること
    を特徴とする表示装置。
  10. 　前記表示装置は、表示領域と周辺領域とを有する表示パネルを有し、前記信号分配装置が前記周辺領域に形成されていること
    を特徴とする請求項９に記載の表示装置。
PCT/JP2009/066947 2009-02-17 2009-09-29 信号分配装置および表示装置 WO2010095306A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/144,464 US8593210B2 (en) 2009-02-17 2009-09-29 Signal distribution device and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-034274 2009-02-17
JP2009034274 2009-02-17

Publications (1)

Publication Number Publication Date
WO2010095306A1 true WO2010095306A1 (ja) 2010-08-26

Family

ID=42633599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/066947 WO2010095306A1 (ja) 2009-02-17 2009-09-29 信号分配装置および表示装置

Country Status (2)

Country Link
US (1) US8593210B2 (ja)
WO (1) WO2010095306A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118079A1 (ja) * 2010-03-24 2011-09-29 シャープ株式会社 信号分配回路、信号分配装置および表示装置
JP2018022117A (ja) * 2016-08-05 2018-02-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
KR20190126873A (ko) 2017-03-17 2019-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
JP2020129659A (ja) * 2013-12-12 2020-08-27 株式会社半導体エネルギー研究所 半導体装置、および表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016109845A (ja) * 2014-12-05 2016-06-20 株式会社ジャパンディスプレイ 表示装置
US10866475B2 (en) * 2017-03-17 2020-12-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN108399895B (zh) * 2018-05-31 2024-02-13 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149673A (ja) * 2001-11-08 2003-05-21 Sharp Corp アクティブマトリクス基板、およびそれを用いた表示装置
JP2004274050A (ja) * 2003-03-04 2004-09-30 Samsung Electronics Co Ltd 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。
JP2004294858A (ja) * 2003-03-27 2004-10-21 Casio Comput Co Ltd 信号分配装置及び表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484297A (en) 1987-09-28 1989-03-29 Toshiba Corp Display device
JP2000029441A (ja) 1998-07-15 2000-01-28 Sony Corp 液晶表示装置
KR100864918B1 (ko) * 2001-12-26 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
JP2005055616A (ja) 2003-08-01 2005-03-03 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP4538712B2 (ja) 2003-10-01 2010-09-08 カシオ計算機株式会社 表示装置
JP4760812B2 (ja) 2007-10-09 2011-08-31 ソニー株式会社 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149673A (ja) * 2001-11-08 2003-05-21 Sharp Corp アクティブマトリクス基板、およびそれを用いた表示装置
JP2004274050A (ja) * 2003-03-04 2004-09-30 Samsung Electronics Co Ltd 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。
JP2004294858A (ja) * 2003-03-27 2004-10-21 Casio Comput Co Ltd 信号分配装置及び表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118079A1 (ja) * 2010-03-24 2011-09-29 シャープ株式会社 信号分配回路、信号分配装置および表示装置
US8618863B2 (en) 2010-03-24 2013-12-31 Sharp Kabushiki Kaisha Signal distribution circuit, signal distribution device, and display device
JP2020129659A (ja) * 2013-12-12 2020-08-27 株式会社半導体エネルギー研究所 半導体装置、および表示装置
JP2018022117A (ja) * 2016-08-05 2018-02-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
KR20190126873A (ko) 2017-03-17 2019-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
US10878750B2 (en) 2017-03-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Also Published As

Publication number Publication date
US8593210B2 (en) 2013-11-26
US20110273223A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
JP5148778B2 (ja) 信号分配装置および表示装置
WO2010095306A1 (ja) 信号分配装置および表示装置
JP6332953B2 (ja) アレイ基板およびその駆動制御方法並びに表示装置
KR100915238B1 (ko) 액정 표시 장치
US6707441B1 (en) Active matrix type liquid crystal display device, and substrate for the same
US8035596B2 (en) Liquid crystal display device
JP2019144326A (ja) 表示パネル
TWI489188B (zh) 具有增加開口率之液晶顯示器
JP2010117699A (ja) 液晶表示装置
JP3992984B2 (ja) 液晶表示パネル
US20120188212A1 (en) Display apparatus
JP2014085670A (ja) アレイ基板、液晶表示装置およびアレイ基板の駆動方法
CN106873273B (zh) 阵列基板及其分区驱动方法、显示模组和显示装置
WO2011013262A1 (ja) 液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法
US9558697B2 (en) Display device driving sub-pixels of a plurality of colors
JP2010079314A (ja) 表示装置
JP6087956B2 (ja) 薄膜トランジスタアレイ基板、及び、液晶表示装置
JP2014026069A (ja) 液晶表示装置
US20140347584A1 (en) Liquid crystal display device
JP2010015050A (ja) 表示装置
KR20070080143A (ko) 액정표시장치
KR101232149B1 (ko) 액정표시소자 및 그 제조방법
WO2011027601A1 (ja) 表示パネルおよび表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09840409

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13144464

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09840409

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP