JP2014085670A - アレイ基板、液晶表示装置およびアレイ基板の駆動方法 - Google Patents

アレイ基板、液晶表示装置およびアレイ基板の駆動方法 Download PDF

Info

Publication number
JP2014085670A
JP2014085670A JP2013218380A JP2013218380A JP2014085670A JP 2014085670 A JP2014085670 A JP 2014085670A JP 2013218380 A JP2013218380 A JP 2013218380A JP 2013218380 A JP2013218380 A JP 2013218380A JP 2014085670 A JP2014085670 A JP 2014085670A
Authority
JP
Japan
Prior art keywords
thin film
electrode
film transistor
pixel
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013218380A
Other languages
English (en)
Other versions
JP6253187B2 (ja
Inventor
Yaohu Liu
ヨフ リュウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2014085670A publication Critical patent/JP2014085670A/ja
Application granted granted Critical
Publication of JP6253187B2 publication Critical patent/JP6253187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】従来の液晶表示装置が画像を表示するときに存在する緑がかった表示現象と画面フリッカー現象を解決する。
【解決手段】本発明の実施例において、ピクセルユニットには２つのピクセル電極が設けられており、かつ各ピクセル電極が対応する薄膜トランジスタによってそれぞれ制御されるため、２つのピクセル電極間の電圧差で液晶分子の偏向を制御することができるが、アレイ基板におけるその他のピクセルユニットのピクセル電極上の電圧に影響を与えないことで、緑がかった表示現象の発生を回避した。また、ピクセルユニットのオフ時に、２つのピクセル電極をそれぞれ制御する２つの薄膜トランジスタに同一の寄生容量を有することができるため、２つのピクセル電極間の電圧差を安定に保持することで、画面フリッカー現象の発生を回避した。
【選択図】図１

Description

本発明は、液晶表示技術分野に関し、特にアレイ基板、液晶表示装置およびアレイ基板の駆動方法に関する。
現在、液晶表示装置のアレイ基板における各ピクセルユニットの駆動は、ピクセルユニットを被覆するピクセル電極に電圧を印加してピクセル電極とコモン電極との間に電界を形成させることで、該ピクセルにおける液晶分子を電界の作用で一定の角度偏向させ、光の透過と遮断を実現する。
コモン電極は、全てのピクセルユニットに統一のコモン電圧Ｖ-comを提供する。ピクセル電極は、対応するピクセルユニットにピクセル電圧Ｖ-pixelを提供し、該電圧の大きさによって、該ピクセルユニットを通過する光の量を制御する。液晶表示装置は、ワンフレームの画像を表示しようとするとき、通常行走査の方式を採用する。すなわち、ピクセルユニットは、行ごとにオンになり、次の行のピクセルユニットがオンになる直前に、現在行のピクセルユニットがオフになる。ピクセルユニットがオンになるときにピクセル電圧がピクセル電極に印加し、それによって画像の表示を実現する。
上述のピクセル電圧と統一のコモン電圧との間の電界を利用して画像表示を実現する過程において、同列で隣接行に位置する２つのピクセルユニットのピクセル電圧が異なる場合、後にオンとなるピクセルユニットのピクセル電極がコモン電極に結合し、コモン電極上のコモン電圧に変化を生じさせ、それによって前にオンとなるピクセルユニットのピクセル電極とコモン電極との間の電界に変化を生じさせ、緑がかった表示（greenish）現象を招いてしまう。
また、通常ピクセル電極は、対応するピクセルユニットにおける薄膜トランジスタのドレイン電極に接続する。該ピクセルユニットがオフとなったときに、薄膜トランジスタがオフとなる。薄膜トランジスタがオフとなった際にリーク電流と寄生容量が存在するため、ピクセル電極上のピクセル電圧は、時間の経過とともに次第に低下し、それによってピクセル電極とコモン電極との間の電圧差に変化を生じさせ、さらに画面フリッカー（Flicker）現象を招いてしまう。
本発明の実施例は、ピクセルユニット、アレイ基板、液晶表示パネル、液晶表示装置およびアレイ基板の駆動方法を提供し、従来の液晶表示装置が画像を表示するときに存在する緑がかった表示現象と画面フリッカー現象を解決した。
上記目的を達成するために、本発明の実施例は、以下の技術案を採用する。
第１薄膜トランジスタ、第２薄膜トランジスタ、第１ピクセル電極および第２ピクセル電極を含むピクセルユニットにおいて、前記第１薄膜トランジスタは、ドレイン電極が前記第１ピクセル電極に電気接続し、前記第２薄膜トランジスタは、ドレイン電極が前記第２ピクセル電極に電気接続し、かつ前記第１ピクセル電極と前記第２ピクセル電極は電気絶縁し、前記第１ピクセル電極と前記第２ピクセル電極との間に電圧差が存在するとき、前記第１ピクセル電極と前記第２ピクセル電極との間に電界を形成する。
前記ピクセルユニットにおいて、２本のゲート線と１本のデータ線を更に含み、前記第１薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第１ゲート線に電気接続し、前記第２薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第２ゲート線に電気接続し、前記第１、第２薄膜トランジスタは、ソース電極が前記データ線に電気接続することが好ましい。
前記ピクセルユニットにおいて、２本のゲート線と２本のデータ線を更に含み、前記第１薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第１ゲート線に電気接続し、前記第２薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第２ゲート線に電気接続し、前記第１薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第１データ線に電気接続し、前記第２薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第２データ線に電気接続することが好ましい。
前記ピクセルユニットにおいて、１本のゲート線と２本のデータ線を更に含み、前記第１、２薄膜トランジスタは、ゲート電極が前記ゲート線に電気接続し、前記第１薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第１データ線に電気接続し、前記第２薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第２データ線に電気接続することが好ましい。
さらに、前記第２ピクセル電極は、全層被覆電極であり、前記第１ピクセル電極は、帯状電極であり、前記第１ピクセル電極は、絶縁層を介して前記第２ピクセル電極に設けられる。
さらに、前記第１薄膜トランジスタは、ドレイン電極がビアホールを介して前記第１ピクセル電極に電気接続し、前記第２薄膜トランジスタは、ドレイン電極が前記第２ピクセル電極に直接的に電気接続する。
前記第１ピクセル電極と前記第２ピクセル電極は、同一の層に形成されており、かつ前記第１ピクセル電極と前記第２ピクセル電極は、ともに帯状電極であることが好ましい。
さらに、前記第１薄膜トランジスタと前記第２薄膜トランジスタは、全てのパラメータが同一である。
前記第１薄膜トランジスタと前記第２薄膜トランジスタに生じる寄生容量が同一であることが好ましい。
前記第１ピクセル電極、前記第２ピクセル電極は、前記データ線と同一の層に形成されていることが好ましい。
行列分布をなす複数の上記ピクセルユニットを有するアレイ基板。
一つの前記ピクセルユニットは、同列で隣接行に位置する別の前記ピクセルユニットと１本のゲート線を共用することが好ましい。
上記アレイ基板を有する液晶表示パネル。
上記液晶表示パネルを有する液晶表示装置。
第１薄膜トランジスタ、第２薄膜トランジスタ、第１ピクセル電極および第２ピクセル電極を含み、前記第１薄膜トランジスタのドレイン電極が前記第１ピクセル電極に電気接続し、前記第２薄膜トランジスタのドレイン電極が前記第２ピクセル電極に電気接続し、かつ前記第１ピクセル電極と前記第２ピクセル電極が電気絶縁するピクセルユニットの駆動方法において、前記第１ピクセル電極に第１電圧を提供することと、前記第２ピクセル電極に第２電圧を提供することと、前記第１電圧と前記第２電圧との間に電圧差が存在するとき、前記第１ピクセル電極と前記第２ピクセル電極との間に電界を形成することを含む。
前記ピクセルユニットには、２本のゲート線と１本のデータ線を更に含み、前記ピクセルユニットの第１ピクセル電極に第１電圧を提供するステップにおいて、具体的に、前記第１薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第１ゲート線にターンオン電圧を印加することによって、前記第１薄膜トランジスタをオンにし、前記第１薄膜トランジスタのソース電極に電気接続する前記データ線を介して前記第１ピクセル電極に前記第１電圧を印加することを含み、前記ピクセルユニットの第２ピクセル電極に第２電圧を提供するステップにおいて、具体的に、前記第２薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第２ゲート線にターンオン電圧を印加することによって、前記第２薄膜トランジスタをオンにし、前記第２薄膜トランジスタのソース電極に電気接続する前記データ線を介して前記第２ピクセル電極に前記第２電圧を印加することを含むことが好ましい。
前記ピクセルユニットには、２本のゲート線と２本のデータ線を更に含み、前記ピクセルユニットの第１ピクセル電極に第１電圧を提供するステップにおいて、具体的に、前記第１薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第１ゲート線にターンオン電圧を印加することによって、前記第１薄膜トランジスタをオンにし、前記第１薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第１データ線を介して前記第１ピクセル電極に前記第１電圧を印加することを含み、前記ピクセルユニットの第２ピクセル電極に第２電圧を提供するステップにおいて、具体的に、前記第２薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第２ゲート線にターンオン電圧を印加することによって、前記第２薄膜トランジスタをオンにし、前記第２薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第２データ線を介して前記第２ピクセル電極に前記第２電圧を印加することを含むことが好ましい。
前記ピクセルユニットには、１本のゲート線と２本のデータ線を更に含み、前記ピクセルユニットの第１ピクセル電極に第１電圧を提供するステップと、前記ピクセルユニットの第２ピクセル電極に第２電圧を提供するステップは、同時に行なわれ、具体的に、前記第１薄膜トランジスタのゲート電極と第２薄膜トランジスタのゲート電極の両方に電気接続する前記ゲート線にターンオン電圧を印加することによって、前記第１、第２薄膜トランジスタを同時にオンにし、前記第１薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第１データ線を介して前記第１ピクセル電極に前記第１電圧を印加するとともに、前記第２薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第２データ線を介して前記第２ピクセル電極に前記第２電圧を印加することを含むことが好ましい。
本発明の実施例によるピクセルユニット、アレイ基板、液晶表示パネル、液晶表示装置およびアレイ基板の駆動方法において、ピクセルユニットには２つのピクセル電極が設けられており、かつ各ピクセル電極が対応する薄膜トランジスタによってそれぞれ制御されるため、２つのピクセル電極間の電圧差で液晶分子の偏向を制御することができるが、アレイ基板におけるその他のピクセルユニットのピクセル電極上の電圧に影響を与えないことで、緑がかった表示現象の発生を回避した。また、ピクセルユニットのオフ時に、２つのピクセル電極をそれぞれ制御する２つの薄膜トランジスタに同一の寄生容量を有することができるため、２つのピクセル電極間の電圧差を安定に保持することで、画面フリッカー現象の発生を回避した。
本発明の実施例における技術案をより明確に説明するために、以下、実施例に使用される図面について簡単に紹介する。
本発明の実施例によるピクセルユニットの上面図である。 （ａ）は、図１に示すピクセルユニットのＡ-Ａ´に沿った断面図であり、（ｂ）は、図１に示すピクセルユニットのＢ-Ｂ´に沿った断面図である。 本発明の実施例による別のピクセルユニットの上面図である。 本発明の実施例によるアレイ基板の部分上面図である。 本発明の実施例によるアレイ基板駆動方法の電圧波形図である。 （ａ）〜（ｃ）は、本発明の実施例によるピクセルユニットのゲート線、データ線と薄膜トランジスタの３種類の接続方式の簡略図である。
以下、本発明の実施例における図面と結びつけて、本発明の実施例における技術案について明確かつ完全的な記載をする。
本発明の実施例によるピクセルユニットは、図１に示すように、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第１ピクセル電極Ｐおよび第２ピクセル電極ＰＢを含む。第１薄膜トランジスタＴ１は、ドレイン電極１５が第１ピクセル電極Ｐに電気接続し、第２薄膜トランジスタＴ２は、ドレイン電極１６が第２ピクセル電極ＰＢに電気接続し、かつ第１ピクセル電極Ｐと第２ピクセル電極ＰＢは電気絶縁する。第１ピクセル電極Ｐと第２ピクセル電極ＰＢとの間に電圧差が存在するとき、第１ピクセル電極Ｐと第２ピクセル電極ＰＢとの間に電界を形成して液晶分子回転を制御する。
本発明の実施例によるピクセルユニットの特徴は、電界形成用の２つの電極がともにアレイ基板上に形成されており、しかも２つの電極間が電気絶縁することである。このような構造のピクセルユニットは、ＡＤＳ（ＡＤ-ＳＤＳとも言う。ADvanced Super Dimension Switch）方式液晶パネルとＩＰＳ（In-Plane Switching）方式液晶パネルに広く応用されており、ＡＤＳ／ＩＰＳ方式液晶パネルを採用した液晶表示装置にはより広い可視角度を有する。
そのなか、ＡＤＳ表示方式は、同一平面内のスリット電極縁で生じる電界およびスリット電極層と板状電極層との間に生じる電界によって多次元電界を形成し、液晶ボックス内スリット電極間、電極直上に配向する全ての液晶分子を回転させ、それによって液晶稼働効率を向上し、光透過効率を増大する。ＡＤＳ技術は、ＴＦＴ-ＬＣＤ製品の画面品質を向上することができ、高解析率、高透過率、低電力損失、広い視野角、高開口率、低色収差、プッシュムラ（push Mura）がないなどのメリットを有する。
ＩＰＳ表示方式は、複数の平行しかつ交差に配列する帯状ピクセル電極と帯状コモン電極によって水平電界を形成する。該水平電界は、電界方向が該ピクセルユニットが形成された基板に平行する電界であり、しかも該水平電界は、該ピクセルユニットにおける液晶分子の偏向を駆動して、画像表示を実現する。
本発明の実施例によるピクセルユニットは、従来のＡＤＳ／ＩＰＳ方式液晶パネルにおけるピクセルユニットとの主な区別は、２つのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を含み、２つの電極（ピクセル電極）をそれぞれ制御することにある。
従来のアレイ基板において各ピクセルユニットが一つのコモン電極を共用するため、一つンピクセルユニットがオンになるときに、ピクセルユニットがコモン電極と結合してコモン電極の電圧に変化を生じさせ、緑がかった表示現象を招いてしまうことがある。一方、本発明の実施例によるピクセルユニットは、２つの互いに絶縁するピクセル電極を設置することによって従来のコモン電極を代えて、かつ該２つのピクセル電極が該ピクセルユニットにおける２つのＴＦＴによってそれぞれ制御される。したがって、該ピクセルユニットがオンとなるとき、該ピクセルユニットにおける、他のピクセルユニットから独立した２つの電極（ピクセル電極）が液晶分子回転を制御し、その他のピクセルユニットにいかなる影響も与えないので、緑がかった表示現象の発生を回避した。
さらに、第１薄膜トランジスタと第２薄膜トランジスタは、全てのパラメータが同一である。具体的に、第１薄膜トランジスタと第２薄膜トランジスタの寄生容量が同一である。ここの寄生容量は、薄膜トランジスタのゲート電極とソース電極との間の寄生容量、ゲート電極とドレイン電極との間の寄生容量、およびソース電極とドレイン電極との間の寄生容量を含む。また、本発明の実施例によるピクセルユニットがオンとなるとき、２つのピクセル電極間に電界を形成し、その後ピクセルユニットがオフとなり、すなわち２つのピクセル電極をそれぞれ制御するＴＦＴをオフにする。このとき、２つのＴＦＴにともに寄生容量が存在するため、２つのピクセル電極上の電圧が同時に低下する。プロセスパラメータを制御することによって、２つのＴＦＴのゲート電極と、二つのピクセル電極に接続するドレイン電極またはソース電極との間に生じる寄生容量を同一にすることができる。上記二つの寄生容量が同一であるため、２つのピクセル電極の電圧降下を一致させて保持することができ、それによって２つのピクセル電極間の電圧差が安定し、さらに画面フリッカー現象の発生を回避する。
上述分析から、本発明の実施例によるピクセルユニットにおいて、２つのピクセル電極が設けられており、かつ各ピクセル電極が対応する薄膜トランジスタによってそれぞれ制御されるため、２つのピクセル電極間の電圧差で液晶分子の偏向を制御することができるが、アレイ基板におけるその他のピクセルユニットのピクセル電極上の電圧に影響を与えないことで、緑がかった表示現象の発生を回避したことが分かる。また、ピクセルユニットのオフ時に、２つのピクセル電極をそれぞれ制御する２つの薄膜トランジスタに同一の寄生容量を有することができるため、２つのピクセル電極間の電圧差を安定に保持することで、画面フリッカー現象の発生を回避した。
上記ピクセルユニットには、ゲート線とデータ線を更に含む。ゲート線は、薄膜トランジスタのゲート電極に接続し、薄膜トランジスタのゲート電極に電圧を提供することによって薄膜トランジスタをオンにする。データ線は、薄膜トランジスタのソース電極に接続し、薄膜トランジスタのドレイン電極に接続するピクセル電極に電圧を提供する。上記ピクセルユニットには、第１ピクセル電極と第２ピクセル電極の電圧を保持するための蓄積容量（図示せず）が更に設けられている。蓄積容量は、ピクセル電極とコモン電極線との間に生じるものであってもよいし、ピクセル電極とゲート線との間に生じるものであってもよい。
図６ａないし図６ｃにおいて、ゲート線およびデータ線と、薄膜トランジスタとの接続の３種類の方式を示し、かつ図６ａないし図６ｃにおいて同一の部品には同一の図面記号が付されている。
図６ａは、図１におけるゲート線およびデータ線と、薄膜トランジスタとの接続方式と同じであり、図１の簡略図であり、かつ図６ａと図１における同一の部品には同一の図面記号が付されている。図１および図６ａに示すように、ピクセルユニットにおいて、２本のゲート線Ｇ１、Ｇ２と１本のデータ線Ｄ２を含む。第１薄膜トランジスタＴ１は、ゲート電極１１が２本のゲート線のうちの第１ゲート線Ｇ１に電気接続し、第２薄膜トランジスタＴ２は、ゲート電極１２が２本のゲート線のうちの第２ゲート線Ｇ２に電気接続し、第１薄膜トランジスタＴ１のソース電極１３、第２薄膜トランジスタＴ２のソース電極14がデータ線Ｄ２に電気接続する。
図６ｂに示すように、ピクセルユニットにおいて、２本のゲート線Ｇ１、Ｇ２と２本のデータ線Ｄ１、Ｄ２を含む。第１薄膜トランジスタＴ１は、ゲート電極１１が２本のゲート線のうちの第１ゲート線Ｇ１に電気接続し、第２薄膜トランジスタＴ２は、ゲート電極１２が２本のゲート線のうちの第２ゲート線Ｇ２に電気接続し、第１薄膜トランジスタＴ１は、ソース電極１３が２本のデータ線のうちの第１データ線Ｄ１に電気接続し、第２薄膜トランジスタＴ２は、ソース電極１４が２本のデータ線のうちの第２データ線Ｄ２に電気接続する。
図６ｃに示すように、ピクセルユニットにおいて、１本のゲート線Ｇ１と２本のデータ線Ｄ１、Ｄ２を含んでよい。第１薄膜トランジスタＴ１のゲート電極１１、第２薄膜トランジスタＴ２のゲート電極１２がゲート線Ｇ１に電気接続し、第１薄膜トランジスタＴ１は、ソース電極１３が２本のデータ線のうちの第１データ線Ｄ１に電気接続し、第２薄膜トランジスタＴ２は、ソース電極１４が２本のデータ線のうちの第２データ線Ｄ２に電気接続する。
図１に示すピクセルユニットは、ＡＤＳ方式表示パネルにおけるピクセルユニットである。その中、第２ピクセル電極ＰＢは、全層被覆電極（板状電極に見なしてよい）であり、第１ピクセル電極Ｐは、帯状電極（スリット電極に見なしてよい）であり、第１ピクセル電極Ｐは、絶縁層（図示せず）を介して第２ピクセル電極ＰＢに設けられる。もちろん、第１ピクセル電極Ｐ、第２ピクセル電極ＰＢの形状および第１ピクセル電極Ｐと第２ピクセル電極ＰＢの上下位置関係は、図１に限定されず、第１ピクセル電極Ｐと第２ピクセル電極ＰＢとの間に多次元電界を実現可能なその他の形式であってもよい。
図１に示すピクセルユニットにおいて、２つの薄膜トランジスタＴ１、Ｔ２が同時に形成し、かつ第２ピクセル電極ＰＢがデータ線Ｄ２と同一の層に形成することが好ましい。それによって第２薄膜トランジスタＴ２は、ドレイン電極が第２ピクセル電極ＰＢに直接的に電気接続する。第１ピクセル電極Ｐが絶縁層を介して第２ピクセル電極ＰＢを被覆するため、第１薄膜トランジスタＴ1は、ドレイン電極がビアホールＹを介して第１ピクセル電極Ｐに電気接続する。図２ａと図2ｂを参照する。
図２ａは、図１におけるＡ-Ａ´に沿った第１薄膜トランジスタＴ１の断面図であり、下から順に基板２１、ゲート電極１１、ゲート絶縁層２２、半導体層２３およびソース／ドレイン電極接触層２４を含む。第１薄膜トランジスタのゲート電極１１は、ゲート線Ｇ１に電気接続する。第１薄膜トランジスタのソース電極１３は、ソース電極接触層２４ａを被覆し、データ線Ｄ２に電気接続する。第１薄膜トランジスタのドレイン電極１５は、ドレイン電極接触層２４ｂを被覆する。ドレイン電極１５、ソース電極１３、一部暴露の半導体層２３には絶縁層２５が被覆する。絶縁層２５にはビアホール２８が設けられ、絶縁層上に形成される第１ピクセル電極Ｐがビアホール２８を介してドレイン電極１５に電気接続する。
図２ｂは、図１におけるＢ-Ｂ´に沿った第２薄膜トランジスタＴ２の断面図であり、下から順に基板２１、ゲート電極１２、ゲート絶縁層２２、半導体層２６およびソース／ドレイン電極接触層２７を含む。第２薄膜トランジスタのゲート電極１２は、ゲート線Ｇ２に電気接続する。第２薄膜トランジスタＴ２のソース電極１４は、ソース電極接触層２７ａを被覆し、データ線Ｄ２に電気接続する。第２薄膜トランジスタＴ２のドレイン電極１６は、ドレイン電極接触層２７ｂを被覆し、ドレイン電極１６の延伸部が第２ピクセル電極ＰＢとする。
図１、図２ａおよび図２ｂにおける同一の構成部分には同一の図面記号が付される。
図２ａおよび図２ｂに示す構造は、プロセス簡単化の前提において提案される好ましい構造であり、すなわち、２つのＴＦＴが同時に形成し、ピクセルユニット形成工程を減少する。もちろん、２つのＴＦＴは、同時形成でなくてもよい。かつ、２つのＴＦＴは、必ずしも図２ａおよび図２ｂに示すボトムゲート型構造ではなく、一方のＴＦＴがボトムゲート型構造で他方のＴＦＴがトップゲート型構造であり、または２つのＴＦＴがともにトップゲート型構造であってもよい。それによって、ピクセル電極とＴＦＴのドレイン電極との電気接続は、図２ａおよび図２ｂに示す接続方式に限定されず、具体的な接続方式がＴＦＴの構造およびピクセル電極とＴＦＴとの相対位置に応じて具体的に決まる。例えば、ピクセル電極がＴＦＴのドレイン電極の上または下に位置する場合、すなわちピクセル電極とＴＦＴのドレイン電極とは同一の層に形成されていない場合、ピクセル電極とＴＦＴのドレイン電極とはビアホールを介して互いに電気接続する。ピクセル電極とＴＦＴのドレイン電極とは同一の層に形成されている場合、ピクセル電極とＴＦＴのドレイン電極とは直接的に電気接続し、ピクセル電極が延伸してＴＦＴのドレイン電極を形成するか、ＴＦＴのドレイン電極が延伸してピクセル電極を形成する。
図３に示すピクセルユニットは、ＩＰＳ方式表示パネルにおけるピクセルユニットであり、図１に示すピクセルユニットとの区別は、２つのピクセル電極の構造および位置にある。図３において、第１ピクセル電極Ｐ´と第２ピクセル電極ＰＢ´が同一の層に形成し、かつ第１ピクセル電極Ｐ´と第２ピクセル電極ＰＢ´がともに帯状電極である。また、図３に示すように、第１ピクセル電極Ｐ´と第２ピクセル電極ＰＢ´は互いに交差に配置する。
図３において、図１と同一の構成部分には同一の図面記号が付されている。
図３に示すピクセルユニットにおいて、２つの薄膜トランジスタＴ１、Ｔ２が同時に形成し、かつ第１ピクセル電極Ｐ´と第２ピクセル電極ＰＢ´がデータ線Ｄ１、Ｄ２と同一の層に形成し、第１薄膜トランジスタＴ１のドレイン電極１５が第１ピクセル電極Ｐ´に直接的に電気接続し、かつ第２薄膜トランジスタＴ２のドレイン電極１６が第２ピクセル電極ＰＢ´に直接的に電気接続することが好ましい。
上述のように、図３における２つのＴＦＴが同時に形成することが好ましく、ピクセルユニット形成工程を減少する。もちろん、２つのＴＦＴは、同時形成でなくてもよい。かつ、２つのＴＦＴは、一方のＴＦＴがボトムゲート型構造で他方のＴＦＴがトップゲート型構造であり、または２つのＴＦＴがともにトップゲート型構造かボトムゲート型構造であってもよい。それによって、ピクセル電極とＴＦＴのドレイン電極との電気接続は、上記の直接的な電気接続に限定せず、具体的な接続方式がＴＦＴの構造およびピクセル電極とＴＦＴとの相対位置に応じて具体的に決まる。
もちろん、図１と図３は、ピクセルユニットの模式図に過ぎない。図１に示す第１ピクセル電極Ｐは、３本のスリットを含み、かつスリットが縦方向である。図３に示す第１ピクセル電極Ｐ´、第２ピクセル電極ＰＢ´は２つの分岐しか含まない。本分野の技術者が知っているように、２つのピクセル電極の形状は、２つのピクセル電極間においてピクセルユニットの表面に平行する多次元電界または水平電界を生じさせ、２つのピクセル電極を電気絶縁させるようなあらゆる形状である。
本発明の実施例は、行列分布をなす複数の上記ピクセルユニットを含むアレイ基板を更に提供している。図４は、該アレイ基板における隣接する４つのピクセルユニットＣを示している。該４つのピクセルユニットＣは、図３に示すピクセルユニットの構造を採用する。その中、一つのピクセルユニットＣは、同列で隣接行に位置するピクセルユニットと１本のゲート線を共用してよい。もちろん、本発明は、これに限定しない。図４から、同列に位置する２つの隣接するピクセルＣの境界に１本のゲート線Ｇiが設けられており、かつゲート線Ｇiに接近し該隣接する２つのピクセルユニットのそれぞれに位置するＴＦＴのゲート電極がともに該ゲート線Ｇiに接続する。なお、iは、ゲート線の番号を示し、Ｇiは、i本目のゲート線を示す。該アレイ基板にはｎ行ｍ列のピクセルユニットを有すると仮定すると、該アレイ基板のゲート線は、計ｎ+１本ある。図４におけるアルファベットｊは、ピクセルユニットの列番号を示し、すなわち、アルファベットｊに対応する列のピクセルユニットがｊ列目のピクセルユニットである。ｊ列目のピクセルユニットにおけるＴＦＴのソース電極はデータ線Ｄjに接続する。同様に、ｊ-1列目のピクセルユニットにおけるＴＦＴのソース電極はデータ線Ｄj-1に接続し、ｊ+1列目のピクセルユニットにおけるＴＦＴのソース電極はデータ線Ｄj+1に接続する。
図４に示すアレイ基板は、図３に示すピクセルユニットの構造を採用するが、もちろん本分野の技術者が知っていて本発明に適用するその他のピクセルユニットの構造を採用してもよい。
本発明の実施例によるアレイ基板において、本発明の上記実施例による、単独のＴＦＴによってそれぞれ制御される２つのピクセル電極を有するデュアル電極型ピクセルユニットを採用しているため、従来技術を使用して生じる緑がかった表示現象と画面フリッカー現象を回避できる。
本発明の実施例において、液晶表示パネルと液晶表示装置も提供している。該液晶表示パネルには上記実施例に記載するアレイ基板を有する。該液晶表示装置には該液晶表示パネルを有する。該液晶表示パネルと液晶表示装置には、ともに本発明の上記実施例による、単独のＴＦＴによってそれぞれ制御される２つのピクセル電極を有するデュアル電極型ピクセルユニットを採用しているため、従来技術を使用して生じる緑がかった表示現象と画面フリッカー現象を回避できる。
本発明の実施例において、ピクセルユニットの駆動方法も提供している。該ピクセルユニットは、図１に示すように、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第１ピクセル電極Ｐおよび第２ピクセル電極ＰＢを含み、第１薄膜トランジスタＴ１のドレイン電極が第１ピクセル電極Ｐに電気接続し、第２薄膜トランジスタＴ２のドレイン電極が第２ピクセル電極ＰＢに電気接続し、かつ第１ピクセル電極と第２ピクセル電極が電気絶縁する。該駆動方法において、第１ピクセル電極Ｐに第１電圧を提供することと、第２ピクセル電極ＰＢに第２電圧を提供することと、第１電圧と第２電圧との間に電圧差が存在するとき、該第１ピクセル電極と第２ピクセル電極との間に電界を形成することとを含む。
本発明の実施例によるピクセルユニットの駆動方法において、２つの互いに絶縁するピクセル電極をピクセルユニットに設置することによって従来のコモン電極を代えて、かつ該２つのピクセル電極が該ピクセルユニットにおける２つのＴＦＴによってそれぞれ制御される。したがって、該ピクセルユニットがオンとなるとき、電圧が２つのＴＦＴを介して他のピクセルユニットから独立した２つの電極（ピクセル電極）にそれぞれ印加されて液晶分子回転を制御し、その他のピクセルユニットにいかなる影響も与えないので、緑がかった表示現象の発生を回避した。
また、ピクセルユニットがオンとなるとき、２つのピクセル電極間に電界を形成し、その後ピクセルユニットがオフとなり、すなわち２つのピクセル電極をそれぞれ制御するＴＦＴをオフにする。このとき、２つのＴＦＴにともにリーク電流が存在するため、２つのピクセル電極上の電圧が同時に低下する。プロセスパラメータを制御することによって２つのＴＦＴの寄生容量を同一にすることができる。したがって、２つのピクセル電極の電圧降下を一致させて保持することができ、それによって２つのピクセル電極間の電圧差が安定し、さらに画面フリッカー現象の発生を回避する。
上述分析から、本発明の実施例によるピクセルユニットにおいて、ピクセルユニットには２つのピクセル電極が設けられており、かつ各ピクセル電極が対応する薄膜トランジスタによってそれぞれ制御されるため、２つのピクセル電極間の電圧差で液晶分子の偏向を制御することができるが、アレイ基板におけるその他のピクセルユニットのピクセル電極上の電圧に影響を与えないことで、緑がかった表示現象の発生を回避したことが分かる。また、ピクセルユニットのオフ時に、２つのピクセル電極をそれぞれ制御する２つの薄膜トランジスタに同一の寄生容量を有することができるため、２つのピクセル電極間の電圧差を安定に保持することで、画面フリッカー現象の発生を回避した。
上記実施例において、図６ａないし図６ｃによってピクセルユニットにおけるゲート線およびデータ線と薄膜トランジスタとの接続の３種類の方式を示したが、対応的に、異なる接続方式のピクセルユニットについて異なる駆動方法を有する。以下、図６ａないし図６ｃにおけるピクセルの駆動方法についてそれぞれ説明する。
図６ａに示すように、ピクセルユニットには、２本のゲート線Ｇ１、Ｇ２と１本のデータ線Ｄ２を含む。上記ピクセルユニットの駆動方法において第１ピクセル電極Ｐに第１電圧を提供するステップは、具体的に、第１薄膜トランジスタＴ１のゲート電極１１に電気接続する２本のゲート線のうちの第１ゲート線Ｇ１にターンオン電圧を印加することによって、第１薄膜トランジスタＴ１をオンにし、第１薄膜トランジスタＴ１のソース電極１３に電気接続するデータ線Ｄ２を介して第１ピクセル電極Ｐに第１電圧を印加することを含む。
上記ピクセルユニットの駆動方法において第２ピクセル電極ＰＢに第２電圧を提供するステップは、具体的に、第２薄膜トランジスタＴ２のゲート電極１２に電気接続する２本のゲート線のうちの第２ゲート線Ｇ２にターンオン電圧を印加することによって、第２薄膜トランジスタＴ２をオンにし、第２薄膜トランジスタＴ２のソース電極１４に電気接続するデータ線Ｄ２を介して第２ピクセル電極ＰＢに第２電圧を印加することを含む。
図６ｂに示すように、ピクセルユニットには、２本のゲート線Ｇ１、Ｇ２と２本のデータ線Ｄ１、Ｄ２を含む。上記ピクセルユニットの駆動方法において第１ピクセル電極Ｐに第１電圧を提供するステップは、具体的に、第１薄膜トランジスタＴ１のゲート電極１１に電気接続する２本のゲート線のうちの第１ゲート線Ｇ１にターンオン電圧を印加することによって、第１薄膜トランジスタＴ１をオンにし、第１薄膜トランジスタＴ１のソース電極１３に電気接続する２本のデータ線のうちの第１データ線Ｄ１を介して第１ピクセル電極Ｐに第１電圧を印加することを含む。
上記ピクセルユニットの駆動方法において第２ピクセル電極ＰＢに第２電圧を提供するステップは、具体的に、第２薄膜トランジスタＴ２のゲート電極１２に電気接続する２本のゲート線のうちの第２ゲート線Ｇ２にターンオン電圧を印加することによって、第２薄膜トランジスタＴ２をオンにし、第２薄膜トランジスタＴ２のソース電極１４に電気接続する２本のデータ線のうちの第２データ線Ｄ２を介して第２ピクセル電極ＰＢに第２電圧を印加することを含む。
図６ｃに示すように、ピクセルユニットには、１本のゲート線Ｇ１と２本のデータ線Ｄ１、Ｄ２を含む。上記ピクセルユニットの駆動方法において第１ピクセル電極Ｐに第１電圧を提供するステップと、第２ピクセル電極に第２電圧を提供するステップは、同時に行なわれる。具体的に、第１薄膜トランジスタＴ１のゲート電極１１と第２薄膜トランジスタＴ２のゲート電極１２の両方に電気接続するゲート線Ｇ１にターンオン電圧を印加することによって、第１薄膜トランジスタＴ1と第２薄膜トランジスタＴ２を同時にオンにし、第１薄膜トランジスタＴ１のソース電極１３に電気接続する２本のデータ線のうちの第１データ線Ｄ１を介して第１ピクセル電極Ｐに第１電圧を印加するとともに、第２薄膜トランジスタＴ２のソース電極１４に電気接続する２本のデータ線のうちの第２データ線Ｄ２を介して第２ピクセル電極ＰＢに第２電圧を印加することを含む。
アレイ基板における各ピクセルユニットがどのように駆動されるかをより明確に説明するために、以下、図４と図５と結びつけてアレイ基板駆動方法の一つの具体的な実例を記載する。
該方法は、図４に示すアレイ基板を駆動するために用いる。行走査方式を採用し、すなわち、行ごとにゲート線に電圧を印加する。
具体的に、ワンフレーム画像の表示時間内に、図４に示すアレイ基板におけるｊ列目のピクセルユニットのデータ線Ｄjに対して、図５に示すデータ電圧Ｄata_inを印加すると仮定する。波形図からわかるように、指定した時間インターバルｔ１〜ｔ８において、データ線に順次印加する電圧は、０ｖ、−２ｖ、＋３ｖ、−２ｖ、０ｖ、０ｖ、−２ｖ、１ｖである。同時に該フレーム画像の表示時間内に、指定した時間インターバルｔ1〜ｔ８において、i−1本目ゲート線ないしi＋６本目ゲート線に順次ターンオン電圧を印加する。すなわち、第１時間インターバルｔ１のとき、i−1行目ゲート線Ｇi−1にターンオン電圧を印加し、ｉ行目ピクセルユニットの第１薄膜トランジスタがオンとなり、ｉ行ｊ列目のピクセルＣにおいて第１薄膜トランジスタＴ１に接続する第１ピクセル電極Ｐに０ｖ電圧を印加する。第２時間インターバルｔ２のとき、i−1行目ゲート線Ｇi−1がオフとなり、すなわちｉ−１行目ピクセルユニットの第１薄膜トランジスタＴ１がオフとなる。蓄積容量の作用によって、第１ピクセル電極Ｐ上の電圧は、ワンフレーム画像の表示終了まで保持できる。ｉ本目ゲート線Ｇｉにターンオン電圧を印加し、ｉ行目ピクセルユニットの第２薄膜トランジスタＴ２およびｉ＋１行目のピクセルユニットの第１薄膜トランジスタがオンとなり、ｉ行ｊ列目のピクセルＣにおいて第２薄膜トランジスタＴ２に接続する第２ピクセル電極ＰＢに-２ｖ電圧を印加し、同時にｉ＋１行ｊ列目のピクセルにおいて第１薄膜トランジスタに接続する第１ピクセル電極にも-２ｖ電圧を印加する。それによって、ｉ行ｊ列目のピクセルＣにおいて第１ピクセル電極Ｐと第２ピクセル電極ＰＢとの間に（−２−０）ｖの電圧差を形成し、すなわち−２ｖの電圧差を形成する。水平電界を形成して該ピクセルユニットを駆動して表示をする。同様に、ｉ行目ゲート線Ｇｉがオフとなり、ｉ＋１行目のゲート線Ｇｉ＋１がオンとなるとき、蓄積容量によって、ｉ行ｊ列目のピクセルユニットＣにおける第２ピクセル電極の電圧をワンフレーム画像表示終了まで保持させる。これに準じて類推する。図５において、Ｐと示す実線の波形は、各ピクセルユニットの第１ピクセル電極Ｐに順に印加した電圧を示し、ＰＢと示す点線の波形は、各ピクセルユニットの第２ピクセル電極ＰＢに順に印加した電圧を示す。第２ピクセル電極ＰＢ上の電圧から第１ピクセル電極Ｐ上の電圧を減じて電圧差ΔＶを取得する。該電圧差は、ピクセルユニットにおける液晶分子の偏向を制御する電圧である。
該駆動方法を採用することによって、同一の液晶分子偏向電圧を取得する前提において、単一のピクセル電極に印加する電圧の絶対値を明らかに低下させることができる。例えば、図５に示すように、時間インターバルｔ２のとき、取得した両ピクセル電極間の電圧差が＋５ｖであり、２つのピクセル電極に印加する電圧がそれぞれ−２ｖと＋３ｖである。従来の一つのピクセル電極と一つのコモン電極のピクセルユニット構造を駆動する場合、通常コモン電極の電圧が０に設定される。ピクセル電極とコモン電極間の＋５ｖの電圧差を取得しようとすると、該ピクセル電極に＋５ｖの電圧を印加する必要がある。
以上の記載は、本発明の具体的な実施形態に過ぎない。しかし、本発明の保護範囲は、これに限らない。本技術分野を熟知する技術者が本発明によって開示された技術範囲内において容易に想到できるあらゆる変化形態または代替形態は、いずれも本発明の保護範囲内にカバーされる。したがって、本発明の保護範囲は、記載した請求項の保護範囲を基準とするべきである。

Claims (16)

  1. 行列分布をなす複数のピクセルユニットを含むアレイ基板において、
    前記複数のピクセルユニットの各々は、第１薄膜トランジスタ、第２薄膜トランジスタ、第１ピクセル電極および第２ピクセル電極を含み、
    前記第１薄膜トランジスタは、ドレイン電極が前記第１ピクセル電極に電気接続し、前記第２薄膜トランジスタは、ドレイン電極が前記第２ピクセル電極に電気接続し、かつ前記第１ピクセル電極と前記第２ピクセル電極は電気絶縁し、前記第１ピクセル電極と前記第２ピクセル電極との間に電圧差が存在するとき、前記第１ピクセル電極と前記第２ピクセル電極との間に電界を形成する。
  2. 請求項１に記載のアレイ基板において、
    前記複数のピクセルユニットの各々は、２本のゲート線と１本のデータ線を更に含み、
    前記第１薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第１ゲート線に電気接続し、前記第２薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第２ゲート線に電気接続し、前記第１、第２薄膜トランジスタは、ソース電極が前記データ線に電気接続する。
  3. 請求項１に記載のアレイ基板において、
    前記複数のピクセルユニットの各々は、２本のゲート線と２本のデータ線を更に含み、
    前記第１薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第１ゲート線に電気接続し、前記第２薄膜トランジスタは、ゲート電極が前記２本のゲート線のうちの第２ゲート線に電気接続し、前記第１薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第１データ線に電気接続し、前記第２薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第２データ線に電気接続する。
  4. 請求項１に記載のアレイ基板において、
    前記複数のピクセルユニットの各々は、１本のゲート線と２本のデータ線を更に含み、
    前記第１、２薄膜トランジスタは、ゲート電極が前記ゲート線に電気接続し、前記第１薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第１データ線に電気接続し、前記第２薄膜トランジスタは、ソース電極が前記２本のデータ線のうちの第２データ線に電気接続する。
  5. 請求項１ないし４のいずれか一つに記載のアレイ基板において、
    前記第２ピクセル電極は、全層被覆電極であり、前記第１ピクセル電極は、帯状電極であり、前記第１ピクセル電極は、絶縁層を介して前記第２ピクセル電極に設けられる。
  6. 請求項５に記載のアレイ基板において、
    前記第１薄膜トランジスタは、ドレイン電極がビアホールを介して前記第１ピクセル電極に電気接続し、前記第２薄膜トランジスタは、ドレイン電極が前記第２ピクセル電極に直接的に電気接続する。
  7. 請求項１ないし４のいずれか一つに記載のアレイ基板において、
    前記第１ピクセル電極と前記第２ピクセル電極は、同一の層に形成されており、かつ前記第１ピクセル電極と前記第２ピクセル電極は、ともに帯状電極である。
  8. 請求項１ないし７のいずれか一つに記載のアレイ基板において、
    前記第１薄膜トランジスタと前記第２薄膜トランジスタは、全てのパラメータが同一である。
  9. 請求項８に記載のアレイ基板において、
    前記第１薄膜トランジスタと前記第２薄膜トランジスタは、寄生容量が同一である。
  10. 請求項２ないし４のいずれか一つに記載のアレイ基板において、
    前記第１ピクセル電極、前記第２ピクセル電極は、前記データ線と同一の層に形成される。
  11. 請求項１ないし１０のいずれか一つに記載のアレイ基板において、
    一つの前記ピクセルユニットは、同列で隣接行に位置する別の前記ピクセルユニットと１本のゲート線を共用する。
  12. 請求項１ないし１１のいずれか一つに記載のアレイ基板を有する液晶表示装置。
  13. 行列分布となす複数のピクセルユニットを含むアレイ基板の駆動方法において、
    前記複数のピクセルユニットの各々は、第１薄膜トランジスタ、第２薄膜トランジスタ、第１ピクセル電極および第２ピクセル電極を含み、前記第１薄膜トランジスタのドレイン電極が前記第１ピクセル電極に電気接続し、前記第２薄膜トランジスタのドレイン電極が前記第２ピクセル電極に電気接続し、かつ前記第１ピクセル電極と前記第２ピクセル電極が電気絶縁し、
    前記駆動方法は、
    前記第１ピクセル電極に第１電圧を提供することと、前記第２ピクセル電極に第２電圧を提供することと、前記第１電圧と前記第２電圧との間に電圧差が存在するとき、前記第１ピクセル電極と前記第２ピクセル電極との間に電界を形成することを含む。
  14. 請求項１３に記載の方法において、
    前記複数のピクセルユニットの各々には、２本のゲート線と１本のデータ線を更に含み、
    前記ピクセルユニットの第１ピクセル電極に第１電圧を提供するステップにおいて、具体的に、
    前記第１薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第１ゲート線にターンオン電圧を印加することによって、前記第１薄膜トランジスタをオンにし、
    前記第１薄膜トランジスタのソース電極に電気接続する前記データ線を介して前記第１ピクセル電極に前記第１電圧を印加することを含み、
    前記ピクセルユニットの第２ピクセル電極に第２電圧を提供するステップにおいて、具体的に、
    前記第２薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第２ゲート線にターンオン電圧を印加することによって、前記第２薄膜トランジスタをオンにし、
    前記第２薄膜トランジスタのソース電極に電気接続する前記データ線を介して前記第２ピクセル電極に前記第２電圧を印加することを含む。
  15. 請求項１３に記載の方法において、
    前記複数のピクセルユニットの各々には、２本のゲート線と２本のデータ線を更に含み、
    前記ピクセルユニットの第１ピクセル電極に第１電圧を提供するステップにおいて、具体的に、
    前記第１薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第１ゲート線にターンオン電圧を印加することによって、前記第１薄膜トランジスタをオンにし、
    前記第１薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第１データ線を介して前記第１ピクセル電極に前記第１電圧を印加することを含み、
    前記ピクセルユニットの第２ピクセル電極に第２電圧を提供するステップにおいて、具体的に、
    前記第２薄膜トランジスタのゲート電極に電気接続する前記２本のゲート線のうちの第２ゲート線にターンオン電圧を印加することによって、前記第２薄膜トランジスタをオンにし、
    前記第２薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第２データ線を介して前記第２ピクセル電極に前記第２電圧を印加することを含む。
  16. 請求項１３に記載の方法において、
    前記複数のピクセルユニットの各々には、１本のゲート線と２本のデータ線を更に含み、
    前記ピクセルユニットの第１ピクセル電極に第１電圧を提供するステップと、前記ピクセルユニットの第２ピクセル電極に第２電圧を提供するステップは、同時に行なわれ、具体的に、
    前記第１薄膜トランジスタのゲート電極と第２薄膜トランジスタのゲート電極の両方に電気接続する前記ゲート線にターンオン電圧を印加することによって、前記第１、第２薄膜トランジスタを同時にオンにし、
    前記第１薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第１データ線を介して前記第１ピクセル電極に前記第１電圧を印加するとともに、前記第２薄膜トランジスタのソース電極に電気接続する前記２本のデータ線のうちの第２データ線を介して前記第２ピクセル電極に前記第２電圧を印加することを含む。
JP2013218380A 2012-10-22 2013-10-21 アレイ基板、液晶表示装置およびアレイ基板の駆動方法 Active JP6253187B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210405075.9A CN102937765B (zh) 2012-10-22 2012-10-22 像素单元、阵列基板、液晶显示面板、装置及驱动方法
CN201210405075.9 2012-10-22

Publications (2)

Publication Number Publication Date
JP2014085670A true JP2014085670A (ja) 2014-05-12
JP6253187B2 JP6253187B2 (ja) 2017-12-27

Family

ID=47696668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013218380A Active JP6253187B2 (ja) 2012-10-22 2013-10-21 アレイ基板、液晶表示装置およびアレイ基板の駆動方法

Country Status (4)

Country Link
US (1) US9478566B2 (ja)
EP (1) EP2722710B1 (ja)
JP (1) JP6253187B2 (ja)
CN (1) CN102937765B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102799035B (zh) * 2012-05-04 2016-04-13 京东方科技集团股份有限公司 一种阵列基板、液晶面板和显示装置
CN103018988A (zh) * 2012-12-06 2013-04-03 京东方科技集团股份有限公司 一种tft-lcd阵列基板及制作方法、显示装置
CN104035256B (zh) * 2014-06-11 2017-09-26 京东方科技集团股份有限公司 阵列基板、显示装置及驱动方法
JP6548015B2 (ja) * 2015-08-07 2019-07-24 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 液晶表示装置
CN105068348B (zh) * 2015-09-11 2018-03-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板及其驱动方法
CN107331342A (zh) * 2017-08-25 2017-11-07 京东方科技集团股份有限公司 像素结构及其驱动方法、显示装置
CN207352947U (zh) * 2017-10-25 2018-05-11 中华映管股份有限公司 显示面板及其像素电路
CN108153074A (zh) * 2018-01-03 2018-06-12 京东方科技集团股份有限公司 一种阵列基板及其制备、驱动方法、显示面板和显示装置
CN109557737B (zh) * 2018-12-18 2020-10-16 武汉华星光电技术有限公司 一种阵列基板及显示面板
CN109799659B (zh) * 2019-03-13 2022-04-22 昆山龙腾光电股份有限公司 阵列基板和液晶显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091014A (ja) * 2001-09-19 2003-03-28 Hitachi Ltd 液晶表示パネル，液晶表示装置、及び液晶テレビ
JP2005077424A (ja) * 2003-08-29 2005-03-24 Hitachi Displays Ltd 液晶表示装置
JP2006215462A (ja) * 2005-02-07 2006-08-17 Seiko Epson Corp 透明導電層の製造方法、電気光学装置の製造方法及び電気光学装置
JP2010002504A (ja) * 2008-06-18 2010-01-07 Toshiba Mobile Display Co Ltd 液晶表示装置
US20100245700A1 (en) * 2009-03-30 2010-09-30 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate, manufacturing method thereof, and liquid crystal display panel
JP2010277068A (ja) * 2009-05-29 2010-12-09 Samsung Electronics Co Ltd 液晶表示装置
JP2012008536A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US20120099037A1 (en) * 2010-10-26 2012-04-26 Park Seungryul High light transmittance in-plane switching liquid crystal display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788259B2 (ja) 2001-03-29 2006-06-21 株式会社日立製作所 液晶表示装置
KR100466389B1 (ko) 2001-05-25 2005-01-13 비오이 하이디스 테크놀로지 주식회사 광시야각 액정표시장치 및 그의 구동방법
KR100919196B1 (ko) 2002-12-31 2009-09-28 엘지디스플레이 주식회사 횡전계모드 액정표시소자
US7768589B2 (en) 2003-12-18 2010-08-03 Sharp Kabushiki Kaisha Display device
KR101197043B1 (ko) * 2004-11-12 2012-11-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20060072774A (ko) 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자
KR101003623B1 (ko) 2004-12-31 2010-12-23 엘지디스플레이 주식회사 횡전계 모드 액정표시장치
JP4720261B2 (ja) * 2005-04-07 2011-07-13 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치
KR20070015314A (ko) * 2005-07-30 2007-02-02 삼성전자주식회사 액정표시장치 및 그의 제조 방법
JP2007101972A (ja) 2005-10-06 2007-04-19 Seiko Epson Corp 液晶装置及び電子機器
KR101298693B1 (ko) * 2006-07-19 2013-08-21 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
JP2010060857A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 液晶表示装置
KR101252091B1 (ko) * 2008-10-28 2013-04-12 엘지디스플레이 주식회사 수평 전계형 액정표시장치
JP5553513B2 (ja) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
CN102566157B (zh) * 2010-12-16 2014-10-08 京东方科技集团股份有限公司 阵列基板和液晶显示器
WO2012141133A1 (ja) * 2011-04-12 2012-10-18 シャープ株式会社 液晶表示装置およびマルチディスプレイシステム
US9082331B2 (en) * 2012-06-13 2015-07-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and array substrate thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091014A (ja) * 2001-09-19 2003-03-28 Hitachi Ltd 液晶表示パネル，液晶表示装置、及び液晶テレビ
JP2005077424A (ja) * 2003-08-29 2005-03-24 Hitachi Displays Ltd 液晶表示装置
JP2006215462A (ja) * 2005-02-07 2006-08-17 Seiko Epson Corp 透明導電層の製造方法、電気光学装置の製造方法及び電気光学装置
JP2010002504A (ja) * 2008-06-18 2010-01-07 Toshiba Mobile Display Co Ltd 液晶表示装置
US20100245700A1 (en) * 2009-03-30 2010-09-30 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate, manufacturing method thereof, and liquid crystal display panel
JP2010277068A (ja) * 2009-05-29 2010-12-09 Samsung Electronics Co Ltd 液晶表示装置
JP2012008536A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US20120099037A1 (en) * 2010-10-26 2012-04-26 Park Seungryul High light transmittance in-plane switching liquid crystal display device

Also Published As

Publication number Publication date
EP2722710A1 (en) 2014-04-23
US9478566B2 (en) 2016-10-25
JP6253187B2 (ja) 2017-12-27
CN102937765A (zh) 2013-02-20
US20140111099A1 (en) 2014-04-24
CN102937765B (zh) 2015-02-04
EP2722710B1 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
JP6253187B2 (ja) アレイ基板、液晶表示装置およびアレイ基板の駆動方法
US10698282B2 (en) Display substrate, display device and method for driving display device
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
US9500922B2 (en) Array substrate, liquid crystal display panel and display device
US8203516B2 (en) Liquid crystal display
US9430979B2 (en) Liquid crystal display panel, method for driving the same and display device
JP5342004B2 (ja) 液晶表示装置
US9024851B2 (en) Array substrate and liquid crystal display utilizing the array substrate
US8035596B2 (en) Liquid crystal display device
US10013929B2 (en) Thin film transistor array substrate and display panel
TWI651575B (zh) 顯示裝置
US20100225842A1 (en) Liquid crystal display including step-down capacitor
US9395580B2 (en) Liquid crystal display
CN107728352B (zh) 一种像素驱动电路及液晶显示面板
USRE47907E1 (en) Liquid crystal display
CN105511187A (zh) 一种显示面板及显示装置
CN102576162A (zh) 显示装置
US8804082B2 (en) Liquid crystal display
JP2010002504A (ja) 液晶表示装置
JP2015102566A (ja) 表示素子
KR20110078072A (ko) 액정 표시 장치 및 그의 제조 방법
WO2018113058A1 (zh) 阵列基板、阵列基板制造方法及液晶显示屏
US20220366866A1 (en) Pixel driving circuit and liquid crystal display panel
WO2014146343A1 (zh) 一种显示驱动电路、显示装置及其驱动方法
CN103904130A (zh) 一种薄膜晶体管和阵列基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6253187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250