CN103904130A - 一种薄膜晶体管和阵列基板 - Google Patents

一种薄膜晶体管和阵列基板 Download PDF

Info

Publication number
CN103904130A
CN103904130A CN201410150708.5A CN201410150708A CN103904130A CN 103904130 A CN103904130 A CN 103904130A CN 201410150708 A CN201410150708 A CN 201410150708A CN 103904130 A CN103904130 A CN 103904130A
Authority
CN
China
Prior art keywords
electrode
source electrode
film transistor
extension
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410150708.5A
Other languages
English (en)
Other versions
CN103904130B (zh
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410150708.5A priority Critical patent/CN103904130B/zh
Publication of CN103904130A publication Critical patent/CN103904130A/zh
Application granted granted Critical
Publication of CN103904130B publication Critical patent/CN103904130B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种薄膜晶体管和阵列基板。该阵列基板包括以阵列形式排布的多个像素单元，每一像素单元对应于一扫描线和一数据线，并包括一薄膜晶体管和一像素电极，所述薄膜晶体管包括与扫描线电性连接的栅极；设置于栅极上方的岛区；设置于岛区上方且与数据线电性连接的源极；用于输出同一信号给像素电极的多个漏极，所述多个漏极均以与源极相间隔的方式设置在源极的两侧。其中，当栅极与源极、漏极发生相对偏移时，栅极与多个漏极的重叠区域的面积的总和保持不变，岛区与多个漏极的重叠区域的面积的总和也保持不变，从而使得薄膜晶体管的栅极-漏极寄生电容的大小能够保持不变。设置有该薄膜晶体管的阵列基板内部电容分布均匀，进而可以提高液晶显示面板的画面显示质量。

Description

一种薄膜晶体管和阵列基板
技术领域
本发明涉及液晶显示技术，特别是关于一种可对寄生电容进行补偿的薄膜晶体管和阵列基板。
背景技术
作为目前主流的显示技术，薄膜晶体管液晶显示面板（TFT-LCD）具有高亮度、宽视角、全色彩、高分辨率、快速响应和低功耗等优点。通常，这种液晶显示面板主要由阵列基板、彩色滤光基板和夹设在阵列基板与彩色滤光基板之间的液晶材料组成。其中，阵列基板上以陈列形式排布有多个像素单元（pixel）。每一个像素单元是由两条扫描线和两条数据线所定义的区域，该区域中包括至少一个薄膜晶体管和一个像素电极。薄膜晶体管作为控制像素单元工作的开关元件，通过对应的扫描线接收来自扫描驱动电路的扫描信号，通过对应的数据线接收来自数据驱动电路的数据信号，并在扫描信号的作用下开启从而将表征数据信号的电压加载到像素电极上。阵列基板的像素电极与彩色滤光基板的共同电极之间从而形成电场，在该电场的作用下，夹设在阵列基板和彩色滤光基板之间的液晶分子的排列状态发生变化，从而产生各种光电效应，进而实现图像显示功能。
液晶分子作为一种有机高分子物质，其内部仍然混有一定量的杂质离子。这些杂质离子在直流驱动下，容易被表面有机高分子配向膜俘获，从而形成极化电场。即使断电时，这种极化电场仍然能够使得液晶分子处于偏转状态，从而形成残像，影响画面显示质量。为了克服此缺陷，现有技术通常采用交流驱动液晶分子。即，使阵列基板的像素电极与彩色滤光基板的共同电极之间形成正负对称的电场。理论上，杂质离子在这种正负对称的电场的作用下难以被配向膜俘获。然而实际中，绝对正负对称的电场很难形成，通常均会含有一定的非对称交流成分，也即直流残留。直流残留的多少与显示面板的结构和导电材料的特性有很大的相关性。
目前大部分的阵列基板采用Cst on Com的结构，共同电极采用直流驱动，依靠像素电极上的电压变化来实现极性翻转驱动液晶分子。如图1所示，是传统的阵列基板的像素单元的局部示意图。其中，薄膜晶体管10包括一个栅极20、一个源极30和一个漏极40。通常，栅极20延伸至扫描线50，以接收扫描信号，并与扫描线50一起由第一金属层（M1）定义而成。源极30和漏极40通过沟道34隔开，并与数据线60一起由第二金属层（M2）定义而成。源极30延伸至数据线60，以接收数据信号；漏极40通过接触孔47与像素电极70连接。在第一金属层（M1）与第二金属层（M2）之间有半导体有源层80。栅极20与源极30之间重叠的区域（图中左边斜线区域）具有栅极-源极寄生电容Cgs，栅极20与漏极40之间重叠的区域（图中右边斜线区域）具有栅极-漏极寄生电容Cgd。当制作过程中第一金属层（M1）与第二金属层（M2）发生相对偏移（如图1中虚线所示，第二金属层相对于第一金属层向左偏移）时，栅极与源极、栅极与漏极的重叠区域的面积会发生变化，从而导致栅极-源极寄生电容Cgs和栅极-漏极寄生电容Cgd发生改变。这种变化会间接影响像素电极上的电压。如图2所示，由于薄膜晶体管存在寄生电容，在扫描结束的瞬间，实际加载在像素电极上的电压会被拉低，被拉低的压差△Vp为：
△Vp=(Vgl-Vgh)*Cgd/(Cgd+Cst+Clc)
其中，Vgl和Vgh分别表示薄膜晶体管开、关时栅极上的电压，Cgd、Cst和Clc分别表示薄膜晶体管的栅极-漏极寄生电容，像素的存储电容和液晶电容。
从上式可知，不同的Cgd会导致不同的像素电极电压。传统的Cgd主要取决于薄膜晶体管的结构设计和阵列基板的栅极金属和源、漏极金属的对组精度。由于制作工艺等客观条件的限制，对组精度在阵列基板内会存在一定的分布，因此会使阵列基板内各像素单元的Cgd存在差异。该差异会导致面板内各像素电极的△Vp分布不均匀，进而给面板的画面显示带来闪烁和残影等缺陷。
现有技术中，虽然通过在薄膜晶体管中设计专门的补偿结构来平衡寄生电容的变化给图像显示带来的不利影响，但是在设置补偿结构的同时需要牺牲像素单元的开口率，降低了液晶显示面板的显示亮度。
发明内容
针对上述技术问题，本发明提供了一种新的不增设补偿结构就能够改善因制作工艺而导致寄生电容发生变化的薄膜晶体管，以及设置有该薄膜晶体管的阵列基板。
本发明提供的薄膜晶体管，包括：
栅极；
设置于所述栅极上方的岛区；
设置于所述岛区上方的源极；
用于输出同一信号的多个漏极，所述多个漏极均以与所述源极相间隔的方式设置在所述源极的两侧；
其中，当所述栅极与所述源极、漏极发生相对偏移时，所述栅极与所述多个漏极的重叠区域的面积的总和保持不变，所述岛区与所述多个漏极的重叠区域的面积的总和保持不变。
根据本发明的实施例，上述薄膜晶体管中，所述源极呈条形，其一端延伸以与对应的数据线电性连接；
每一所述漏极包括：
与所述源极垂直的第一延伸部；
与所述源极平行且与所述第一延伸部的一个端部相连的第二延伸部；
所述第一延伸部的另一个端部延伸至对应的像素电极的下方，借助接触孔与所述像素电极电性连接。
根据本发明的实施例一，上述薄膜晶体管中，所述岛区的长度小于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度小于所述漏极的第二延伸部的长度。
根据本发明的实施例二，上述薄膜晶体管中，所述岛区的长度大于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度等于所述漏极的第二延伸部的长度。
进一步地，上述薄膜晶体管中，所述薄膜晶体管中，所述源极以与所述数据线平行的方式设置在所述岛区中央上方的区域，所述漏极的个数为两个，对称分布在所述源极的两侧。
此外，本发明还提供一种阵列基板，包括以阵列形式排布的多个像素单元，每一所述像素单元对应于一扫描线和一数据线，并包括一薄膜晶体管和一像素电极，所述薄膜晶体管包括：
与所述扫描线电性连接的栅极；
设置于所述栅极上方的岛区；
设置于所述岛区上方且与所述数据线电性连接的源极；
用于输出同一信号给所述像素电极的多个漏极，所述多个漏极均以与所述源极相间隔的方式设置在所述源极的两侧；
其中，当所述栅极与所述源极、漏极发生相对偏移时，所述栅极与所述多个漏极的重叠区域的面积的总和保持不变，所述岛区与所述多个漏极的重叠区域的面积的总和保持不变。
根据本发明的实施例，上述薄膜晶体管中，所述源极呈条形，其一端延伸以与所述数据线电性连接；
每一所述漏极包括：
与所述源极垂直的第一延伸部；
与所述源极平行且与所述第一延伸部的一个端部相连的第二延伸部；
所述第一延伸部的另一个端部延伸至所述像素电极的下方，借助接触孔与所述像素电极电性连接。
根据本发明的实施例一，上述薄膜晶体管中，所述岛区的长度小于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度小于所述漏极的第二延伸部的长度。
根据本发明的实施例二，上述薄膜晶体管中，所述岛区的长度大于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度等于所述漏极的第二延伸部的长度。
进一步地，上述薄膜晶体管中，所述薄膜晶体管中，所述源极以与所述数据线平行的方式设置在所述岛区中央上方的区域，所述漏极的个数为两个，对称分布在所述源极的两侧。
与现有技术相比，本发明带来了以下的有益效果：
1、本发明提出一种包括多个漏极的薄膜晶体管，以当栅极与源极、漏极因对组工艺偏差发生相对偏移时，栅极与多个漏极的重叠区域的面积的总和保持不变，岛区与多个漏极的重叠区域的面积的总和保持不变，使得薄膜晶体管的栅极-漏极寄生电容的大小能够保持不变，进而使得设置有上述薄膜晶体管的阵列基板内部电容均匀分布，提高整个液晶显示面板的画面显示质量。
2、本发明通过调整半导体有源层岛区的大小，使其长度小于或者大于漏极的长度，从而能够获得不同尺寸的沟道，可以根据液晶显示面板的工作要求（频率、分辨率）灵活调整薄膜晶体管的电气特性。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1是现有技术的液晶显示装置中的像素单元的薄膜晶体管的平面示意图；
图2是图1中像素单元的像素电极电压变化示意图；
图3是本发明实施例一的薄膜晶体管的平面示意图；
图4是本发明实施例二的薄膜晶体管的平面示意图；
图5是本发明设置有实施例二的薄膜晶体管的阵列基板的示意图。
具体实施方式
为了避免因栅极金属与源、漏极金属之间的对组偏移而造成阵列基板内薄膜晶体管的栅极-漏极寄生电容分布不均，本发明提出了一种新的能够实现栅极-漏极寄生电容补偿的薄膜晶体管结构。下面参照附图和具体实施例进一步详细地说明此技术方案及其所能达到的技术效果。需要说明的是，下文中所提到的方向用语，例如上、下、左、右、内、外等，仅是参考图示的方向，而非用于限制本发明。
如图3所示，是本发明一实施例所采用的薄膜晶体管的平面示意图。与传统的薄膜晶体管类似，本发明提出的薄膜晶体管至少由第一金属层、第二金属层、半导体有源层和透明导电层构成。当然，这其中还可以包括其他的层级，例如铺设在第一金属层上的绝缘层以及铺设在第二金属层上的保护层。由于它们是现有技术且不是本发明保护的重点，因此此处不做详述。各层级之间的具体关系如下：
第一金属层经过光刻工艺图案化，形成栅极110以及与栅极110电性连接的扫描线120等单元。
第二金属层经过光刻工艺图案化，形成源极210、漏极220以及与源极210电性连接的数据线230等单元。
半导体有源层设置在第一金属层和第二金属层之间，通常采用非晶硅a-Si半导体材料制成，在经过光刻、掺杂等制作工艺之后，形成对应于栅极110的岛区310等单元。该岛区310的面积一般小于栅极110的面积。
透明导电层设置在第二金属层的上方，经过光刻工艺图案化，形成用于与对应的薄膜晶体管的漏极220电性连接的像素电极410。
与现有技术不同地是，源极210呈条形，例如图3中所示的“一”字形。在图3所示的实施例中，该源极210优选地以与数据线230平行的方式设置在岛区310中央上方的的区域，并且端部211进一步延伸以与数据线230相连，从而接收数据线230传来的数据信号。
与现有技术还不同地是，漏极220的数量为多个，并且多个漏极220均以与源极210相间隔的方式设置在源极210的两侧。每一个漏极220包括位于岛区310上方区域的第一延伸部221和第二延伸部222。其中，第一延伸部221与源极210垂直，第二延伸部222与源极210平行并且与所述第一延伸部221的一个端部223相连。在图3所示的实施例中，漏极220的数量为两个，且优选地呈对称设置：一个漏极220间隔式布置在源极210的一侧（如图3中的左侧），另一个漏极220间隔式布置在源极210的另一侧（如图3中的右侧）。应理解的是，虽然本实施例中，每一个漏极220采用了横向放置的“T”字形结构，但是不应局限于此。此外，每一个漏极220的另一个端部还进一步延伸，以与所在薄膜晶体管相对应的像素电极410实现电性连接。在图3所示的实施例中，每一个漏极220的第一延伸部221的另一个端部224延伸至与所在薄膜晶体管相对应的像素电极410的下方，然后借助接触孔225与像素电极410实现电性连接。
与现有技术类似地是，当对应的扫描线120上传来扫描信号时，上述薄膜晶体管中的多个漏极220同时与源极210导通，将与源极210相连的数据线230上的数据信号进一步传递给对应的像素电极410。
在图3所示的实施例中，每一个漏极220中，第一延伸部221和第二延伸部222的长度分别标示为a和b，第二延伸部222的上/下边缘与岛区310对应区域的上/下边缘的距离标示为c，第一延伸部221的端部223的边缘与岛区310对应区域的左/右边缘的距离标示为d。此外，每一个漏极220与源极210之间因间隔设置所形成的沟道212的长和宽分别标示为e和f。从图3可以看出，在本实施例中，每一个漏极220的第二延伸部222的长度b大于岛区310的长度，也即大于沟道212的长度e。
采用上述设计结构的好处就是，当栅极金属与源、漏极金属之间由于例如对组工艺的限制而发生相对偏移时，只要栅极与所有漏极重叠区域的面积的总和保持不变，且岛区与所有漏极重叠区域的面积的总和也保持不变，就可以使得薄膜晶体管的栅极-漏极寄生电容的大小保持不变。
在图3所示的实施例中，由于采用了对称的设计结构，因此下面仅结合栅极金属相对于源、漏极金属向上以及向左偏移的情况来对本发明所能达到的技术效果进行说明：
当栅极金属相对于源、漏极金属向上偏移时，也即源、漏极金属层相对于栅极金属向下移动了一定的距离。从图3中可以看出，只要偏移的距离小于正常情况下漏极220的第二延伸部222的上边缘与岛区310对应区域的上边缘的距离c，岛区与所有漏极重叠区域的面积的总和就能够保持不变，且所有漏极与栅极重叠区域的面积的总和也能够保持不变。如此一来，薄膜晶体管的栅极-漏极寄生电容就不会发生变化。
当栅极金属相对于源、漏极金属向左偏移时，也即源、漏极金属层相对于栅极金属向右移动了一定的距离。从图3中可以看出，只要偏移的距离小于正常情况下右侧漏极220的第一延伸部221的端部223的边缘与岛区310对应区域右侧的边缘的距离d，岛区与所有漏极重叠区域的面积的总和就能够保持不变。同时，当右侧漏极与栅极重叠区域的面积减小时，左侧漏极与栅极重叠区域的面积会随之增大，且减小的面积等于增大的面积，因此所有漏极与栅极重叠区域的面积的总和也能够保持不变。如此一来，薄膜晶体管的栅极-漏极寄生电容就不会发生变化。
以此类推，栅极金属相对于源、漏极金属向下以及向右偏移的情况也要满足类似的条件。
如图4所示，是本发明另一实施例所采用的薄膜晶体管的平面示意图。与前一个实施例相比，本实施例中岛区310的面积增大，其长度大于漏极220的第二延伸部222的长度b。由此，本实施例中沟道212的长度e也随之增加，等于漏极220的第二延伸部222的长度b。因此，本实施例中薄膜晶体管的沟道的长宽比大于前一个实施例中薄膜晶体管的沟道的长宽比。本实施例中通过薄膜晶体管源、漏极金属之间的电流大于前一个实施例中通过薄膜晶体管源、漏极金属之间的电流。因此，本实施例的技术方案适用于高频和高分辨率的显示面板，而前一个实施例的技术方案则适用于低频和低分辨率的显示面板。
当然，从另一个角度考虑，本实施例中通过薄膜晶体管源、漏极金属之间的光照漏电流也会大于前一个实施例中通过薄膜晶体管源、漏极金属之间的光照漏电流。但是由于此缺陷不是本发明的所要解决的技术问题，并且可以通过其它方法克服，因此在此不予讨论。
在此，本发明还提出一种阵列基板的实施例，其包括以阵列形式排布的多个像素单元，每一个像素单元中设置有如实施例二所述的薄膜晶体管（如图5所示），以作为控制像素单元工作的开关元件。
综上所述，本发明提出一种包括多个漏极的薄膜晶体管结构，来改善因为制作过程中第一金属层和第二金属层的相对偏移而造成薄膜晶体管寄生电容变化的情况，从而提高液晶显示面板的画面显示质量。
虽然本发明所披露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，在实施的形式上及细节上所作的任何修改与变化，都应该在本发明的专利保护范围内，所以本发明的专利保护范围仍须以所附的权利要求书界定的范围为准。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
栅极；
设置于所述栅极上方的岛区；
设置于所述岛区上方的源极；
用于输出同一信号的多个漏极，所述多个漏极均以与所述源极相间隔的方式设置在所述源极的两侧；
其中，当所述栅极与所述源极、漏极发生相对偏移时，所述栅极与所述多个漏极的重叠区域的面积的总和保持不变，所述岛区与所述多个漏极的重叠区域的面积的总和保持不变。
2.如权利要求1所述的薄膜晶体管，其特征在于：
所述源极呈条形，其一端延伸，以与对应的数据线实现电性连接；
每一所述漏极包括：
与所述源极垂直的第一延伸部；
与所述源极平行且与所述第一延伸部的一个端部相连的第二延伸部；
所述第一延伸部的另一个端部延伸，以到达所对应的像素电极的下方，借助接触孔与所述像素电极实现电性连接。
3.如权利要求2所述的薄膜晶体管，其特征在于：
所述岛区的长度小于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度小于所述漏极的第二延伸部的长度。
4.如权利要求2所述的薄膜晶体管，其特征在于：
所述岛区的长度大于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度等于所述漏极的第二延伸部的长度。
5.如权利要求1～4任意一项所述的薄膜晶体管，其特征在于：
所述源极以与所述数据线平行的方式设置在所述岛区中央上方的区域；
所述漏极的个数为两个，对称分布在所述源极的两侧。
6.一种阵列基板，其特征在于，包括以阵列形式排布的多个像素单元，每一所述像素单元对应于一扫描线和一数据线，并包括一薄膜晶体管和一像素电极，所述薄膜晶体管包括：
与所述扫描线电性连接的栅极；
设置于所述栅极上方的岛区；
设置于所述岛区上方且与所述数据线电性连接的源极；
用于输出同一信号给所述像素电极的多个漏极，所述多个漏极均以与所述源极相间隔的方式设置在所述源极的两侧；
其中，当所述栅极与所述源极、漏极发生相对偏移时，所述栅极与所述多个漏极的重叠区域的面积的总和保持不变，所述岛区与所述多个漏极的重叠区域的面积的总和保持不变。
7.如权利要求6所述的阵列基板，其特征在于：
所述源极呈条形，其一端延伸以与所述数据线电性连接；
每一所述漏极包括：
与所述源极垂直的第一延伸部；
与所述源极平行且与所述第一延伸部的一个端部相连的第二延伸部；
所述第一延伸部的另一个端部延伸至所述像素电极的下方，借助接触孔与所述像素电极电性连接。
8.如权利要求7所述的阵列基板，其特征在于：
所述岛区的长度小于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度小于所述漏极的第二延伸部的长度。
9.如权利要求7所述的阵列基板，其特征在于：
所述岛区的长度大于所述漏极的第二延伸部的长度，以使所述漏极与所述源极之间的沟道的长度等于所述漏极的第二延伸部的长度。
10.如权利要求6～9任意一项所述的阵列基板，其特征在于：
所述薄膜晶体管中，所述源极以与所述数据线平行的方式设置在所述岛区中央上方的区域，所述漏极的个数为两个，对称分布在所述源极的两侧。
CN201410150708.5A 2014-04-15 2014-04-15 一种薄膜晶体管和阵列基板 Expired - Fee Related CN103904130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410150708.5A CN103904130B (zh) 2014-04-15 2014-04-15 一种薄膜晶体管和阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410150708.5A CN103904130B (zh) 2014-04-15 2014-04-15 一种薄膜晶体管和阵列基板

Publications (2)

Publication Number Publication Date
CN103904130A true CN103904130A (zh) 2014-07-02
CN103904130B CN103904130B (zh) 2017-04-19

Family

ID=50995370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410150708.5A Expired - Fee Related CN103904130B (zh) 2014-04-15 2014-04-15 一种薄膜晶体管和阵列基板

Country Status (1)

Country Link
CN (1) CN103904130B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268349A (ja) * 1997-03-26 1998-10-09 Advanced Display:Kk 液晶表示素子及びこれを用いた液晶表示装置
CN1515943A (zh) * 2003-01-08 2004-07-28 广辉电子股份有限公司 像素结构
CN201000520Y (zh) * 2006-11-02 2008-01-02 上海广电光电子有限公司 可补偿寄生电容的液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268349A (ja) * 1997-03-26 1998-10-09 Advanced Display:Kk 液晶表示素子及びこれを用いた液晶表示装置
CN1515943A (zh) * 2003-01-08 2004-07-28 广辉电子股份有限公司 像素结构
CN201000520Y (zh) * 2006-11-02 2008-01-02 上海广电光电子有限公司 可补偿寄生电容的液晶显示装置

Also Published As

Publication number Publication date
CN103904130B (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN103472647B (zh) 一种阵列基板、液晶显示面板及显示装置
CN100461253C (zh) 液晶显示器及其驱动方法
US9891489B2 (en) Array substrate and liquid crystal display
US9885930B2 (en) Array substrate, display panel, display device and electronic device
US9478566B2 (en) Array substrate, LCD device and driving method
KR20160088404A (ko) 어레이 기판, 액정 디스플레이 패널 및 구동방법
US20170097546A1 (en) Liquid crystal display device
CN103472642A (zh) 一种用于改善液晶面板的竖直云纹的控制方法
US9588386B2 (en) Z-inversion type display device with ‘T’-shaped electrode and method of manufacturing the same
CN104360556A (zh) 一种液晶显示面板及阵列基板
CN103186001B (zh) 一种阵列基板及其制造方法、显示装置
CN103412427A (zh) 一种液晶显示面板
CN103885261A (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
CN103454823A (zh) 一种阵列基板及液晶显示面板
CN106773412B (zh) 一种显示基板、显示装置及驱动方法
CN201392443Y (zh) 液晶显示装置
CN103268041B (zh) 液晶显示面板及其驱动方法
US9240152B2 (en) Array substrate and liquid crystal display panel and driving method thereof
CN108598155A (zh) 薄膜晶体管、阵列基板及显示装置
CN102637415A (zh) 一种液晶显示装置及其驱动方法
US20200243028A1 (en) Liquid crystal display panel and correction method therefor
CN109300920B (zh) 阵列基板、显示面板和显示装置
CN203480183U (zh) 一种阵列基板、液晶显示面板及显示装置
CN101587269B (zh) 液晶显示装置
CN103904130A (zh) 一种薄膜晶体管和阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee before: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170419