JP2022085123A - 回路装置及び電気光学装置 - Google Patents

Abstract

【課題】リーク電流による書き込み誤差が低減されることでデマルチ数を増やすことが可能になる回路装置等を提供すること。
【解決手段】回路装置１００は、デマルチプレクス駆動の第１～第４駆動順に基づいて選択信号ＳＥＬ１～ＳＥＬ４をスイッチ回路２１０に出力する選択信号出力回路１３０と、第１～第４データ信号を第１～第４駆動順でデータ信号供給線ＳＬ１に出力するデータ線駆動回路１１０とを含む。第１駆動順において、選択信号出力回路１３０が第ｉ選択信号ＳＥＬｉをアクティブにすると共に、データ線駆動回路１１０が第ｉデータ信号を第ｉデータ線ＤＬｉに出力する。このとき、第１～第４駆動順の後において、選択信号出力回路１３０が第ｉ選択信号ＳＥＬｉをアクティブにすると共に、データ線駆動回路１１０が第ｉデータ信号を第ｉデータ線ＤＬｉに出力する再書き込み動作を行う。
【選択図】 図２

Description

本発明は、回路装置及び電気光学装置等に関する。

電気光学装置の駆動方法としてデマルチプレクス駆動が知られている。デマルチプレクス駆動されるデータ線の本数をＸ本としたとき、データ信号供給線とＸ本のデータ線との間には、Ｘ個のスイッチからなるデマルチプレクサーが設けられる。電気光学装置は、最初にＸ個のスイッチを全てオンにすると共にデータ信号供給線にプリチャージ電圧を出力することで、Ｘ本のデータ線をプリチャージする。次に、電気光学装置は、Ｘ個のスイッチを１つずつオンにすることで、Ｘ本のデータ線を１本ずつ選択し、各データ線の画素に対応したデータ信号をデータ信号供給線に出力することで、各データ線の画素にデータ信号を書き込む。

特許文献１にはデマルチプレクス駆動の従来技術が開示されている。特許文献１の電気光学装置は、Ｘ本のデータ線を１本ずつ選択するときに、水平走査期間において最初に選択するデータ線を２回続けて選択し、そのデータ線に同じデータ信号を２回書き込むことで、コモン反転駆動における画素電極の書き込み不足を防止する。

特開２００７－１７８５２５号公報

上記のデマルチプレクス駆動において、プリチャージ後に１つ目のスイッチがオンされ、１本目のデータ線の画素にデータ信号が書き込まれるとき、残りのＸ－１個のスイッチはオフであり、それに接続されたＸ－１本のデータ線にはプリチャージ電圧が保持されている。このとき、Ｘ－１個のスイッチの一端はデータ信号であり、他端はプリチャージ電圧となっているため、Ｘ－１個のスイッチのリーク電流によってデータ信号供給線のデータ信号が影響を受ける。このデータ信号は、１本目のデータ線の画素に書き込まれるデータ信号なので、そのデータ信号が目標電圧に対して誤差を生じる。データ線が１本ずつ選択されていくに従い、リークを発生するスイッチの個数は、Ｘ－１個、Ｘ－２個、・・・、１個と減っていくので、デマルチプレクス駆動の１本目に選択されるデータ線が最もリーク電流の影響を受ける。即ち、１本目のデータ線と最後のデータ線で目標電圧が異なり、それが画像のムラとして視認される可能性がある。

このようなリーク電流によるデータ信号の書き込み誤差は、デマルチ数が多くなるほど、大きくなると考えられる。低消費電力化のために駆動アンプ数を減らす、或いは電気光学パネルを高画素化する等の目的でデマルチ数を増やすことが考えられるが、上記リーク電流による書き込み誤差が、デマルチ数を増やす際の障害になるという課題がある。

本開示の一態様は、第１～第ｎデータ線（ｎは３以上の整数）とデータ信号供給線との間に設けられるスイッチ回路を含む電気光学パネルを駆動する回路装置であって、デマルチプレクス駆動の第１～第ｎ駆動順に基づいて前記第１～第ｎデータ線と前記データ信号供給線との接続を制御する第１～第ｎ選択信号を、前記スイッチ回路に出力する選択信号出力回路と、前記第１～第ｎデータ線に対応した第１～第ｎデータ信号を、前記第１～第ｎ駆動順で前記データ信号供給線に出力するデータ線駆動回路と、を含み、前記第１～第ｎ駆動順の第１駆動順において、前記選択信号出力回路が、前記第１～第ｎ選択信号の第ｉ選択信号（ｉは１以上ｎ以下の整数）をアクティブにすると共に、前記データ線駆動回路が、前記第１～第ｎデータ信号の第ｉデータ信号を、前記第１～第ｎデータ線の第ｉデータ線に出力するとき、前記第１～第ｎ駆動順の後において、前記選択信号出力回路が前記第ｉ選択信号をアクティブにすると共に前記データ線駆動回路が前記第ｉデータ信号を前記第ｉデータ線に出力する再書き込み動作を行う回路装置に関係する。

また本開示の一態様は、上記に記載の回路装置と、前記電気光学パネルと、を含む電気光学装置に関係する。

電気光学パネルの構成例。 回路装置の構成例。 従来のデマルチプレクス駆動におけるリーク電流による書き込み誤差についての説明図。 従来のデマルチプレクス駆動におけるリーク電流による書き込み誤差についての説明図。 従来のデマルチプレクス駆動におけるリーク電流による書き込み誤差についての説明図。 本実施形態における第１駆動手法を説明する波形図。 第１動作例における書き込み誤差の低減と表示の関係を説明する図。 表示制御回路の第１詳細構成例。 多重化回路の動作例。 本実施形態における第２駆動手法を説明する波形図。 第２動作例における書き込み誤差の低減と表示の関係を説明する図。 第２動作例における書き込み誤差の低減と表示の関係を説明する図。 表示制御回路の第２詳細構成例。 第２詳細構成例の動作を説明する波形図。 電気光学装置の構成例と、システムの構成例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．回路装置、電気光学パネル
図１に、本実施形態の回路装置１００が駆動する電気光学パネル２００の構成例を示し、図２に、本実施形態の回路装置１００の構成例を示す。なお、以下ではデマルチプレクス数を４とするが、ｎを３以上の整数としたときデマルチプレクス数はｎであってよい。

まず図１の電気光学パネル２００について説明する。電気光学パネル２００は、デマルチプレクス駆動方式によって駆動されるアクティブマトリクス型の表示パネルであり、例えば液晶表示パネル或いはＥＬ表示パネルである。ＥＬはElectro Luminescenceの略である。電気光学パネル２００は、データ信号入力端子ＴＤＩ１～ＴＤＩｐとデータ信号供給線ＳＬ１～ＳＬｐと選択信号入力端子ＴＳＩ１～ＴＳＩ４と選択信号線ＬＬ１～ＬＬ４とスイッチ回路２１０とデータ線ＤＬ１～ＤＬｍと走査信号線ＧＬ１～ＧＬｋと複数の画素ＰＸとを含む。ｐは２以上の整数である。ｍはｐにデマルチプレクス数を乗じた整数である。ｋは２以上の整数である。

選択信号線ＬＬ１の一端は選択信号入力端子ＴＳＩ１に接続される。同様に、選択信号線ＬＬ２～ＬＬ４の一端は選択信号入力端子ＴＳＩ２～ＴＳＩ４に接続される。データ信号供給線ＳＬ１の一端はデータ信号入力端子ＴＤＩ１に接続される。同様に、データ信号供給線ＳＬ２～ＳＬｐの一端はデータ信号入力端子ＴＤＩ２～ＴＤＩｐに接続される。

スイッチ回路２１０は、トランジスターＳＤ１～ＳＤｍを含む。トランジスターＳＤ１～ＳＤｍは、スイッチとして動作し、例えばＴＦＴ（Thin Film Transistor）で構成されたＮ型トランジスターである。トランジスターＳＤ１～ＳＤ４のソース又はドレインの一方はデータ信号供給線ＳＬ１の他端に共通接続される。トランジスターＳＤ１のソース又はドレインの他方はデータ線ＤＬ１の一端に接続される。同様に、トランジスターＳＤ２～ＳＤ４のソース又はドレインの他方はデータ線ＤＬ２～ＤＬ４の一端に接続される。トランジスターＳＤ１のゲートは選択信号線ＬＬ１に接続される。同様に、トランジスターＳＤ２～ＳＤ４のゲートは選択信号線ＬＬ２～ＬＬ４に接続される。トランジスターＳＤ２～ＳＤ４と同様な構成がトランジスターＳＤ５～ＳＤｍにおいても繰り返される。

複数の画素ＰＸは、ｍ×ｋ個の画素である。１つの画素ＰＸには、データ線ＤＬ１～ＤＬｍのうち１つのデータ線と、走査信号線ＧＬ１～ＧＬｋのうち１つの走査信号線とが接続される。なお、電気光学パネル２００は、走査信号線ＧＬ１～ＧＬｋに走査信号を出力する不図示の走査ドライバーを含んでもよい。或いは、走査ドライバーは回路装置１００に設けられてもよい。

次に図２の回路装置１００について説明する。回路装置１００は、電気光学パネル２００を駆動する表示ドライバーであり、半導体プロセスにより回路素子が基板上に構成された集積回路装置である。回路装置１００は、データ線駆動回路１１０と処理回路１２０と選択信号出力回路１３０とインターフェース回路１４０と選択信号出力端子ＴＳＱ１～ＴＳＱ４とデータ信号出力端子ＴＤＱ１～ＴＤＱｐとインターフェース端子ＴＨＹ、ＴＳＥとを含む。各端子は、集積回路装置の基板に設けられるパッド、又は集積回路装置のパッケージに設けられる端子である。なお図２ではインターフェース端子ＴＨＹ、ＴＳＥを各々１つに省略したが、実際には入力信号の数に応じた端子が設けられる。

インターフェース回路１４０は、外部の処理装置と回路装置１００との間の通信を行う。インターフェース回路１４０は、表示インターフェース１４１と設定インターフェース１４２とを含む。

表示インターフェース１４１としては、ＲＧＢインターフェース方式又はＬＶＤＳ（Low Voltage Differential Signal）方式等の種々の画像データインターフェースが採用される。表示インターフェース１４１は、インターフェース端子ＴＨＹを介して入力された表示データ及び表示制御信号を受信する。表示制御信号は、クロック信号と同期信号等である。

設定インターフェース１４２としては、ＳＰＩ（Serial Peripheral Interface）方式又はＩ２Ｃ（Inter Integrated Circuit）方式等の種々のシリアルインターフェースが採用される。例えばＳＰＩ方式が採用された場合、設定インターフェース１４２は、インターフェース端子ＴＳＥを介して入力されるチップセレクト信号とクロック信号とシリアルデータ信号とを受信する。

処理回路１２０は、画像データに対する信号処理、表示タイミングの制御、及び回路装置１００の動作設定処理を行う。処理回路１２０は、レジスター１２１と表示制御回路１２３とを含む。処理回路１２０はロジック回路であり、例えば自動配置配線により構成されるゲートアレイ、或いは自動配線により構成されるスタンダードセルアレイ等である。なお、処理回路１２０と、インターフェース回路１４０の一部又は全部と、選択信号出力回路１３０の一部又は全部が、一体のゲートアレイ又はスタンダードセルアレイとして構成されてもよい。

表示制御回路１２３は、表示インターフェース１４１が受信した表示データと表示制御信号に基づいて表示タイミング制御を行う。具体的には、表示制御回路１２３は、選択制御信号ＣＴＳ１～ＣＴＳ４を出力することでデマルチプレクス駆動のタイミングを制御し、それに同期したタイミングで表示データＰＤ１～ＰＤｐをデータ線駆動回路１１０に出力する。本実施形態において、データ線駆動回路１１０は、デマルチプレクス駆動の第１駆動順に駆動されるデータ線を第ｎ駆動順の後において再び駆動する。表示制御回路１２３は、この再書き込み動作のタイミング制御を行う。再書き込み動作の詳細については後述する。

レジスター１２１には、設定インターフェース１４２が受信した信号に基づいて動作設定データが書き込まれる。処理回路１２０は、レジスター１２１に記憶された動作設定データに基づいて回路装置１００の各部の動作設定を行う。例えば、後述するイネーブル信号ＥＮＢが設定インターフェース１４２を介してレジスター１２１に書き込まれる。表示制御回路１２３は、レジスター１２１が記憶するイネーブル信号ＥＮＢに基づいて、表示タイミングを変更する。

データ線駆動回路１１０は、電気光学パネル２００の画素ＰＸにデータ信号を供給することで、電気光学パネル２００を駆動する。データ線駆動回路１１０は、Ｄ／Ａ変換回路ＤＡ１～ＤＡｐとアンプ回路ＡＭ１～ＡＭｐとを含む。Ｄ／Ａ変換回路ＤＡ１は、表示データＰＤ１をＤ／Ａ変換する回路であり、例えば複数の基準電圧の中から表示データＰＤ１に対応した基準電圧を選択するスイッチ回路である。同様に、Ｄ／Ａ変換回路ＤＡ２～ＤＡｐは、表示データＰＤ２～ＰＤｐをＤ／Ａ変換する回路である。アンプ回路ＡＭ１は、Ｄ／Ａ変換回路ＤＡ１の出力電圧を増幅又はバッファリングすることでデータ信号ＶＱ１をデータ信号出力端子ＴＤＱ１に出力する回路である。同様に、アンプ回路ＡＭ２～ＡＭｐは、Ｄ／Ａ変換回路ＤＡ２～ＤＡｐの出力電圧を増幅又はバッファリングする回路である。アンプ回路ＡＭ１～ＡＭｐは、例えば演算増幅器、抵抗及びキャパシター等を含むことができる。データ信号出力端子ＴＤＱ１～ＴＤＱｐは、電気光学パネル２００のデータ信号入力端子ＴＤＩ１～ＴＤＩｐに接続される。

選択信号出力回路１３０は、選択制御信号ＣＴＳ１～ＣＴＳ４に基づいて選択信号ＳＥＬ１～ＳＥＬ４を選択信号出力端子ＴＳＱ１～ＴＳＱ４に出力する。選択信号ＳＥＬ１～ＳＥＬ４は、データ線とデータ信号供給線との接続を制御する。データ信号供給線ＳＬ１を例にとると、選択信号ＳＥＬ１～ＳＥＬ４は、データ線ＤＬ１～ＤＬ４とデータ信号供給線ＳＬ１との接続を制御する。選択信号出力端子ＴＳＱ１～ＴＳＱ４は、電気光学パネル２００の選択信号入力端子ＴＳＩ１～ＴＳＩ４に接続される。

２．リーク電流による書き込み誤差について
図３～図５を用いて、従来のデマルチプレクス駆動におけるリーク電流による書き込み誤差について説明する。ここでは、ローテーションを考慮せず、図１に示すデータ線ＤＬ１～ＤＬ４がその順にデマルチプレクス駆動される場合を例に説明するが、ローテーションが行われる場合にも同様な書き込み誤差が生じる。

図３には、従来のデマルチプレクス駆動における、１水平走査期間におけるデータ信号供給線ＳＬ１とデータ線ＤＬ１～ＤＬ４の電圧波形と、スイッチ回路２１０のスイッチに流れるリーク電流の模式図とを示す。図３の下部に示すトランジスターはスイッチ回路２１０のスイッチを示している。

プリチャージ期間ＴＰＲにおいて、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ１～ＳＥＬ４を出力し、データ線駆動回路１１０は、プリチャージ電圧をデータ信号供給線ＳＬ１に出力する。スイッチ回路２１０の全スイッチがオンになるので、データ線ＤＬ１～ＤＬ４の全てにプリチャージ電圧が印加される。

デマルチプレクス駆動の駆動期間をＧＳ１～ＧＳ４とする。駆動期間ＧＳ１において、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ１とローレベルの選択信号ＳＥＬ２～ＳＥＬ４とを出力し、データ線駆動回路１１０は、データ線ＤＬ１の画素に対応したデータ信号をデータ信号供給線ＳＬ１に出力する。データ線ＤＬ１に接続されたスイッチがオンになるので、データ線ＤＬ１の画素にデータ信号が書き込まれる。データ線ＤＬ２～ＤＬ４はプリチャージ電圧のままである。

本実施形態では、回路装置１００は極性反転駆動を行う。即ち、１又は複数フレーム毎又は１又は複数走査ライン毎に駆動極性が反転される。プリチャージ電圧は、コモン電圧より低い負極性の階調電圧範囲に属する。図３には、正極性駆動の波形を示している。即ち、データ信号は、コモン電圧より高い正極性の階調電圧範囲に属する。このとき、駆動期間ＧＳ１において、データ信号供給線ＳＬ１の電圧は正極性のデータ信号となっており、データ線ＤＬ２～ＤＬ４の電圧は負極性のプリチャージ電圧となっている。このため、データ信号供給線ＳＬ１からスイッチを介してデータ線ＤＬ２～ＤＬ４にリーク電流が流れる。

駆動期間ＧＳ２、ＧＳ３、ＧＳ４では、スイッチが１つずつオンになるので、プリチャージ電圧を保持するデータ線の本数が１本ずつ減っていく。このため、駆動期間ＧＳ２、ＧＳ３、ＧＳ４においてリーク電流が流れるスイッチの数は２個、１個、０個と減っていき、リーク電流も減っていく。即ち、リーク電流の影響は、駆動期間ＧＳ１において最大であり、駆動期間ＧＳ４において最小となる。

図４に、データ線ＤＬ１～ＤＬ４の電圧のシミュレーション波形を示す。

電気光学パネル２００において、データ信号入力端子ＴＤＩ１とスイッチ回路２１０の間には入力抵抗がある。スイッチに流れるリーク電流は、入力抵抗に流れることから、データ信号供給線の電圧が電圧降下する。このため、データ信号供給線から各データ線に書き込まれる電圧は、データ線駆動回路１１０が出力したデータ信号の目標電圧に対して電圧降下分だけ低い電圧となる。

図４に示すように、データ線ＤＬ１～ＤＬ３に書き込まれるデータ信号は、目標電圧に対して低い電圧となる。図４では、データ線ＤＬ１における書き込み誤差をＶｅｒｒとしている。書き込み誤差はデータ線ＤＬ１で最大であり、データ線ＤＬ２、ＤＬ３の順に小さくなる。データ線ＤＬ４ではリーク電流はほぼゼロなので、データ線ＤＬ４の書き込み誤差はほぼゼロとなる。

図５は、リーク電流による書き込み誤差と表示の関係を説明する図である。矢印と共に示す数字は、デマルチプレクス駆動における駆動順を示している。即ち、「１」～「４」は駆動期間ＧＳ１～ＧＳ４に対応している。「輝度」は、データ信号が書き込まれた画素の輝度を示す。「表示」は、画素の見え方を模式的に示したものである。１つの矩形が１画素を意味しており、輝度が低い画素に濃いハッチングを付している。

ここでは、全画素に対して同一目標電圧のデータ信号が書き込まれるとする。即ち、書き込み誤差が無ければ、全画素が同一輝度になる。しかし、上述した書き込み誤差によって、駆動順４、３、２、１の順に画素の輝度が低くなる。駆動順４で駆動されるデータ線ＤＬ４の隣りには、駆動順１で駆動されるデータ線ＤＬ５が並ぶので、データ線ＤＬ４とＤＬ５の間の輝度差が大きくなる。即ち、デマルチプレクス駆動されるブロックの境界で輝度差が大きくなる。そして、この輝度差が表示ムラとして視認されることによって、表示品質が低下してしまう。

以下、リーク電流によってどの程度の書き込み誤差が生じるか、具体例を示す。

電気光学パネル２００の入力抵抗をＲｉｎとし、スイッチ１個当たりのリーク電流をＩｌｅａｋとしたとき、データ線ＤＬ１における書き込み誤差はＶｅｒｒ＝Ｒｉｎ×（ｎ－１）×Ｉｌｅａｋとなる。ここではｎ＝４としているので、Ｖｅｒｒ＝Ｒｉｎ×３×Ｉｌｅａｋであるが、デマルチ数ｎが大きくなるほど、書き込み誤差Ｖｅｒｒは大きくなる。

例えば、リーク電流の主要因は光リークであり、Ｉｌｅａｋ＝１００ｎＡ程度が想定される。また、電気光学パネルの入力抵抗はＲｉｎ＝２ｋΩ程度が想定される。デマルチ数ｎ＝８とすると、Ｖｅｒｒ＝２ｋΩ×（８－１）×１００ｎＡ＝１．４ｍＶとなる。一方の極性の階調電圧範囲を５Ｖとし、階調数を２の１２乗としたとき、１階調当たりの電圧ステップはΔＶ＝１．２ｍＶ程度となる。即ち、Ｖｅｒｒ＞ΔＶである。例えば、低消費電力化のために駆動アンプ数を減らす、或いは電気光学パネルを高画素化する等の目的でデマルチ数ｎを増やすことが考えられる。しかし、デマルチ数ｎを増やすほど書き込み誤差Ｖｅｒｒが大きくなり、それによる輝度差が視認されやすくなる。また、デマルチプレクス駆動においてローテーションを行うことで表示ムラを分散させ、表示ムラの視認性を低下させる手法がある。しかし、デマルチ数ｎが大きくなるとローテーションの周期が長くなると共に書き込み誤差も大きくなり、表示ムラが視認される可能性が高まる。

以上のように、従来のデマルチプレクス駆動では、リーク電流によるデータ信号の書き込み誤差が表示品質を低下させてしまう。また、リーク電流による書き込み誤差が、デマルチ数を増やす際の障害になってしまう。

３．本実施形態の駆動手法
図６は、本実施形態における第１駆動手法を説明する波形図である。ここではデマルチ数をｎ＝４とし、ローテーションが行われない例を示す。また、データ信号供給線ＳＬ１とデータ線ＤＬ１～ＤＬ４のブロックを例に説明するが、他のブロックも同様に動作する。

図６に示すように、水平同期信号ＨＳＹＮＣの立ち上がりエッジと次の立ち上がりエッジの間を水平走査期間ＴＨとする。水平走査期間ＴＨは、プリチャージ期間ＴＰＲと駆動期間ＧＳ１～ＧＳ５に分割される。プリチャージ期間ＴＰＲの長さと、１つの駆動期間の長さは異なってよい。

プリチャージ期間ＴＰＲにおいて、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ１～ＳＥＬ４を出力し、データ線駆動回路１１０は、プリチャージ電圧をデータ信号供給線ＳＬ１に出力する。スイッチ回路２１０の全スイッチがオンになるので、データ線ＤＬ１～ＤＬ４の全てにプリチャージ電圧が印加される。

駆動期間ＧＳ１において、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ１とローレベルの選択信号ＳＥＬ２～ＳＥＬ４とを出力し、データ線駆動回路１１０は、データ線ＤＬ１の画素に対応したデータ信号をデータ信号供給線ＳＬ１に出力する。データ線ＤＬ１に接続されたスイッチがオンになるので、データ線ＤＬ１の画素にデータ信号が書き込まれる。同様に、駆動期間ＧＳ２～ＧＳ４において、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ２～ＳＥＬ４を出力し、データ線駆動回路１１０は、データ線ＤＬ２～ＤＬ４の画素に対応したデータ信号をデータ信号供給線ＳＬ１に出力する。データ線ＤＬ２～ＤＬ４に接続されたスイッチがオンになるので、データ線ＤＬ２～ＤＬ４の画素にデータ信号が書き込まれる。

駆動期間ＧＳ５は、デマルチ数をｎとしたときの駆動期間ＧＳｎ＋１に相当する。即ち、本実施形態ではデマルチ数ｎに対してｎ＋１個の駆動期間が設けられる。駆動期間ＧＳ５において、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ１とローレベルの選択信号ＳＥＬ２～ＳＥＬ４とを出力し、データ線駆動回路１１０は、駆動期間ＧＳ１のデータ信号と同じデータ信号をデータ信号供給線ＳＬ１に出力する。これにより、再度、データ線ＤＬ１の画素にデータ信号が書き込まれる。

図７は、第１動作例における書き込み誤差の低減と表示の関係を説明する図である。「１」～「５」は駆動期間ＧＳ１～ＧＳ５に対応している。ここでは、全画素に対して同一目標電圧のデータ信号が書き込まれるとする。

図６で説明したように、駆動期間ＧＳ５においてデータ線ＤＬ１が再書き込みされる。このとき、データ線ＤＬ２～ＤＬ４には既にデータ信号が書き込まれているため、リーク電流は、駆動期間ＧＳ４におけるリーク電流と同様にほぼゼロである。このため、データ線ＤＬ１、ＤＬ４における輝度は同程度になり、データ線ＤＬ２、ＤＬ３の輝度が少し低い状態になる。図５と比べると、デマルチプレクス駆動されるブロックの境界で輝度差がほぼないので、表示ムラが視認されにくくなり、表示品質が向上する。

図８は、上記動作を制御する表示制御回路１２３の第１詳細構成例である。表示制御回路１２３は、ラインラッチ回路１２５とセレクター１２６とプリチャージ制御回路１２７と多重化回路１５０とを含む。ここでは表示データＰＤ１に関する制御を例に説明するが、表示データＰＤ１～ＰＤｐの各々に対して同様な処理が行われる。

ラインラッチ回路１２５は、表示インターフェース１４１から表示データが入力され、１走査ライン分の表示データを記憶する。画素データＤＴ１～ＤＴ４の各々は、１画素分のデータであり、その１画素に書き込まれる階調値を示す。具体的には、画素データＤＴ１は、データ線ＤＬ１の画素に書き込まれる階調値を示す。同様に、画素データＤＴ２～ＤＴ４は、データ線ＤＬ２～ＤＬ４の画素に書き込まれる階調値を示す。

多重化回路１５０は、画素データＤＴ１～ＤＴ４のマルチプレクス処理と、選択信号ＳＥＬ１～ＳＥＬ４のタイミング制御とを行う。多重化回路１５０は、ローテーションカウンター１５１とデコーダー１５２とセレクター１５３とを含む。

ローテーションカウンター１５１は、データ線ＤＬ１～ＤＬ４の駆動順を決定するためのカウント値ＲＣＱを出力する。ローテーションカウンター１５１は、駆動期間ＧＳ１～ＧＳ５の各駆動期間において１つのカウント値ＲＣＱを出力する。

デコーダー１５２は、カウント値ＲＣＱをデコードすることで、ローテーションの駆動順を決定する。即ち、カウント値ＲＣＱと駆動順との対応を水平走査期間毎に変えることで、駆動順のローテーションを行う。

具体的には、デコーダー１５２は、選択制御信号ＣＴＳ１～ＣＴＳ４のうち、カウント値ＲＣＱに対応した選択制御信号をアクティブにし、それ以外の選択制御信号を非アクティブにする。選択信号出力回路１３０は、選択制御信号ＣＴＳ１～ＣＴＳ４をバッファリングすることで選択信号ＳＥＬ１～ＳＥＬ４を出力する。例えば、選択制御信号ＣＴＳ１がアクティブのとき、選択信号出力回路１３０はアクティブの選択信号ＳＥＬ１を出力する。

またデコーダー１５２は、セレクター制御信号ＤＣＱ１～ＤＣＱ４のうち、カウント値ＲＣＱに対応したセレクター制御信号をアクティブにし、それ以外のセレクター制御信号を非アクティブにする。セレクター１５３は、画素データＤＴ１～ＤＴ４のうち、アクティブのセレクター制御信号に対応した画素データを選択する。例えば、セレクター制御信号ＤＣＱ１がアクティブのとき、セレクター１５３は画素データＤＴ１を選択する。セレクター１５３は、選択した画素データを出力データＤＴＱとして出力する。

プリチャージ制御回路１２７は、プリチャージ期間ＴＰＲと駆動期間ＧＳ１～ＧＳ５の切り替え、及びプリチャージ電圧を制御する。具体的には、プリチャージ制御回路１２７は、プリチャージ期間ＴＰＲにおいてアクティブであり且つ駆動期間ＧＳ１～ＧＳ５において非アクティブであるプリチャージ選択信号ＳＬＰＲを出力する。またプリチャージ制御回路１２７は、プリチャージ電圧の階調値を示すプリチャージデータＤＰＲを出力する。セレクター１２６は、プリチャージ選択信号ＳＬＰＲがアクティブであるとき、プリチャージデータＤＰＲを選択し、プリチャージ選択信号ＳＬＰＲが非アクティブであるとき、セレクター１５３の出力データＤＴＱを選択する。セレクター１２６は、選択したデータを表示データＰＤ１として出力する。

図９に、多重化回路１５０の動作例を示す。上段図は、ローテーションを考慮しない場合の動作例であり、下段図は、ローテーションを考慮した場合の動作例である。

上段図に示すように、ローテーションカウンター１５１は２ビットのカウント値を出力する。具体的には、ローテーションカウンター１５１は、駆動期間ＧＳ１、ＧＳ２、ＧＳ３、ＧＳ４、ＧＳ５において、カウント値００、０１、１０、１１、００を出力する。デコーダー１５２は、カウント値が００、０１、１０、１１であるとき、選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、ＳＥＬ４をアクティブにする。駆動期間ＧＳ５においてカウント値００なので、選択信号ＳＥＬ１がアクティブになる。即ち、駆動期間ＧＳ１、ＧＳ５において共に選択信号ＳＥＬ１がアクティブとなり、データ線ＤＬ１の画素にデータ信号が書き込まれる。なお、カウント値のビット数はデマルチ数ｎに応じたビット数とすればよい。例えばｎ＝８のときカウント値のビット数は３である。

下段図に示すように、ローテーションカウンター１５１は、駆動期間ＧＳ１、ＧＳ２、ＧＳ３、ＧＳ４、ＧＳ５において、カウント値００、０１、１０、１１、００を出力する。デコーダー１５２は、カウント値が００、０１、１０、１１であるとき、選択信号ＳＥＬ３、ＳＥＬ４、ＳＥＬ１、ＳＥＬ２をアクティブにする。駆動期間ＧＳ５においてカウント値００なので、選択信号ＳＥＬ３がアクティブになる。即ち、駆動期間ＧＳ１、ＧＳ５において共に選択信号ＳＥＬ３がアクティブとなり、データ線ＤＬ３の画素にデータ信号が書き込まれる。下段図では、カウント値と選択信号の対応が上段図と異なっており、この対応が水平走査期間毎に変更されることで、ローテーションの駆動順が制御される。

以上の本実施形態では、回路装置１００は電気光学パネル２００を駆動する。電気光学パネル２００は、第１～第４データ線ＤＬ１～ＤＬ４とデータ信号供給線ＳＬ１との間に設けられるスイッチ回路２１０を含む。回路装置１００は、選択信号出力回路１３０とデータ線駆動回路１１０とを含む。選択信号出力回路１３０は、デマルチプレクス駆動の第１～第４駆動順に基づいて第１～第４データ線ＤＬ１～ＤＬ４とデータ信号供給線ＳＬ１との接続を制御する第１～第４選択信号ＳＥＬ１～ＳＥＬ４を、スイッチ回路２１０に出力する。データ線駆動回路１１０は、第１～第４データ線ＤＬ１～ＤＬ４に対応した第１～第４データ信号を、第１～第４駆動順でデータ信号供給線ＳＬ１に出力する。ｉは１以上ｎ以下の整数であるとする。第１駆動順において、選択信号出力回路１３０が、第ｉ選択信号ＳＥＬｉをアクティブにすると共に、データ線駆動回路１１０が第ｉデータ信号を第ｉデータ線ＤＬｉに出力する。このとき、第１～第４駆動順の後において、選択信号出力回路１３０が第ｉ選択信号ＳＥＬｉをアクティブにすると共に、データ線駆動回路１１０が第ｉデータ信号を第ｉデータ線ＤＬｉに出力する再書き込み動作を行う。

本実施形態によれば、第１～第４駆動順において通常のデマルチプレクス駆動が行われた後、第１駆動順に駆動される第ｉデータ線ＤＬｉに第ｉデータ信号が再書き込みされる。上述したように、第１駆動順に書き込まれる第ｉデータ線ＤＬｉの書き込み誤差が最も大きいが、第ｉデータ線ＤＬｉに第ｉデータ信号が再書き込みされることで、第ｉデータ信号の書き込み誤差が低減される。これにより、書き込み誤差による表示ムラが低減される。また、低消費電力化のために駆動アンプ数を減らす、或いは電気光学パネルを高画素化する等の目的でデマルチ数を増やすことが可能となる。

なお、第１～第４駆動順は、駆動期間ＧＳ１～ＧＳ４においてデータ線ＤＬ１～ＤＬ４が駆動される順序を意味する。ローテーションが行われない場合には、駆動順はＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４である。ローテーションが行われる場合には、各駆動期間においてデータ線ＤＬ１～ＤＬ４のうち任意の１つが駆動され、各データ線は１度ずつ駆動される。第ｉデータ線と第ｉ選択信号は、図６と図９上段では第１データ線ＤＬ１と第１選択信号ＳＥＬ１であり、図９下段では第３データ線ＤＬ３と第３選択信号ＳＥＬ３である。「第１～第４駆動順の後」は、図６と図９において駆動期間ＧＳ５、即ち第５駆動順である。但し、後述するように２本のデータ線に再書き込みを行う場合には、「第１～第４駆動順の後」は駆動期間ＧＳ６、即ち第６駆動順であってもよい。なお、上記第１～第４は、第１～第ｎと言い換えてもよい。ｎは３以上の整数である。

また本実施形態では、第１～第４駆動順の前のプリチャージ期間ＴＰＲにおいて、選択信号出力回路１３０は、第１～第４選択信号ＳＥＬ１～ＳＥＬ４をアクティブにし、データ線駆動回路１１０は、プリチャージ電圧を第１～第４データ線ＤＬ１～ＤＬ４に出力する。

本実施形態によれば、第１～第４駆動順において第１～第４データ線に１本ずつデータ信号が書き込まれるが、データ信号が書き込まれていないデータ線にはプリチャージ電圧が保持される。このため、データ信号供給線ＳＬ１のデータ信号と、データ線に保持されるプリチャージ電圧との電圧差によってスイッチにリーク電流が生じる。上述したように、リーク電流によるデータ信号の書き込み誤差は第１駆動順において最大であるが、再書き込み動作が行われることで、その書き込み誤差が低減される。

また本実施形態では、プリチャージ電圧は、極性反転駆動における負極性の電圧である。選択信号出力回路１３０とデータ線駆動回路１１０は、極性反転駆動における正極性駆動期間において再書き込み動作を行う。

本実施形態によれば、データ信号供給線ＳＬ１の正極性のデータ信号と、データ線に保持される負極性のプリチャージ電圧との電圧差によってスイッチにリーク電流が生じる。データ信号が負極性である場合に比べて、スイッチ両端の電圧差が大きいので、リーク電流が大きくなる。本実施形態では、再書き込み動作が行われることで、リーク電流が大きい正極性駆動期間であっても、書き込み誤差が低減される。

なお、負極性駆動期間においも再書き込み動作が行われてもよいし、後述するように、正極性駆動期間において再書き込み動作が行われ、負極性駆動期間において再書き込み動作が行われなくてもよい。この場合、後述するイネーブル制御により負極性駆動期間における再書き込み動作がディセーブルされてもよい。

また本実施形態では、回路装置１００は多重化回路１５０を含む。多重化回路１５０は、第１～第４データ信号に対応した第１～第４画素データＤＴ１～ＤＴ４を第１～第４駆動順で多重化すると共に、第１～第４駆動順の後に第ｉ画素データＤＴｉを更に多重化する。データ線駆動回路１１０は、多重化回路１５０の出力データをＤ／Ａ変換するＤ／Ａ変換回路ＤＡ１と、Ｄ／Ａ変換回路ＤＡ１の出力信号をバッファリング又は増幅してデータ信号供給線ＳＬ１に出力するアンプ回路ＡＭ１と、を含む。

本実施形態によれば、多重化回路１５０が第１～第４駆動順の後に第ｉ画素データＤＴｉを更に多重化することで、データ線駆動回路１１０が第ｉデータ信号を第ｉデータ線ＤＬｉに出力する再書き込み動作が実現される。

また本実施形態では、データ信号供給線ＳＬ１の入力抵抗値をＲｉｎとし、スイッチ回路２１０における１データ線当たりのリーク電流をＩｌｅａｋとし、第１～第ｎデータ信号の１階調当たりの電圧ステップをΔＶとしたとき、Ｒｉｎ×（ｎ－１）×Ｉｌｅａｋ＞ΔＶである。

上述したように、第１駆動順、即ち駆動期間ＧＳ１におけるリーク電流は（ｎ－１）×Ｉｌｅａｋであり、そのリーク電流が入力抵抗に流れることによる電圧降下はＲｉｎ×（ｎ－１）×Ｉｌｅａｋである。この電圧降下が、リーク電流による書き込み誤差となるが、１階調当たりの電圧ステップΔＶより大きいことで表示ムラとして視認される可能性が高くなる。本実施形態では、再書き込み動作により書き込み誤差が低減されるので、表示ムラが視認される可能性が低くなる。

図１０は、本実施形態における第２駆動手法を説明する波形図である。ここでは、デマルチ数を３以上の整数ｎとし、ローテーションが行われない例を示す。また、データ信号供給線ＳＬ１とデータ線ＤＬ１～ＤＬ４のブロックを例に説明するが、他のブロックも同様に動作する。

本実施形態ではデマルチ数ｎに対してｎ＋２個の駆動期間が設けられる。即ち、水平走査期間ＴＨは、プリチャージ期間ＴＰＲと駆動期間ＧＳ１～ＧＳｎ＋２に分割される。プリチャージ期間ＴＰＲにおける動作は図６と同様である。また、駆動期間ＧＳ１～ＧＳｎにおける動作も、図６の駆動期間ＧＳ１～ＧＳ４における動作と同様であり、デマルチ数がｎとなるだけである。

駆動期間ＧＳｎ＋１において、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ２とローレベルの選択信号ＳＥＬ１、ＳＥＬ３～ＳＥＬｎとを出力し、データ線駆動回路１１０は、駆動期間ＧＳ２のデータ信号と同じデータ信号をデータ信号供給線ＳＬ１に出力する。これにより、再度、データ線ＤＬ２の画素にデータ信号が書き込まれる。

駆動期間ＧＳｎ＋２において、選択信号出力回路１３０は、ハイレベルの選択信号ＳＥＬ１とローレベルの選択信号ＳＥＬ２～ＳＥＬｎとを出力し、データ線駆動回路１１０は、駆動期間ＧＳ１のデータ信号と同じデータ信号をデータ信号供給線ＳＬ１に出力する。これにより、再度、データ線ＤＬ１の画素にデータ信号が書き込まれる。

本実施形態では、駆動期間ＧＳ１、ＧＳ２においてデータ線ＤＬ１、ＤＬ２の順に選択され、駆動期間ＧＳｎ＋１、ＧＳｎ＋２においてデータ線ＤＬ２、ＤＬ１の順に選択される。即ち、データ線ＤＬ１、ＤＬ２が最初に駆動されるときの駆動順と、再書き込みにおける駆動順とが、逆になっている。

図１１、図１２は、第２動作例における書き込み誤差の低減と表示の関係を説明する図である。ここでは、デマルチ数ｎ＝８とし、全画素に対して同一目標電圧のデータ信号が書き込まれるとする。「１」～「１０」は駆動期間ＧＳ１～ＧＳ１０に対応している。

図１１には、再書き込みにおける駆動順を逆にしない、即ち駆動期間ＧＳ９、ＧＳ１０においてデータ線ＤＬ１、ＤＬ２の順に駆動する場合を示す。リーク電流による書き込み誤差として、書き込み時のリーク電流の影響を上述したが、スイッチがオフした後もリーク電流の影響がある。即ち、スイッチがオフすることでデータ線にデータ信号が保持されるが、そのスイッチのリーク電流によって、保持されたデータ信号がわずかに低下し、それが書き込み誤差となる。この誤差は、スイッチがオフした後の経過時間が短いほど、小さくなる。即ち、駆動期間ＧＳ９においてデータ線ＤＬ１に書き込まれたデータ信号の方が、その後の駆動期間ＧＳ１０においてデータ線ＤＬ２に書き込まれたデータ信号よりも、わずかに低い。この場合のデータ線ＤＴ２の画素とＤＴ３の画素との間の輝度差をΔＶＡとする。

図１２には、再書き込みにおける駆動順を逆にした、即ち駆動期間ＧＳ９、ＧＳ１０においてデータ線ＤＬ２、ＤＬ１の順に駆動する場合を示す。上述したように、スイッチがオフした後の経過時間が短いほど書き込み誤差が小さくなるので、駆動期間ＧＳ９においてデータ線ＤＬ２に書き込まれたデータ信号の方が、その後の駆動期間ＧＳ１０においてデータ線ＤＬ１に書き込まれたデータ信号よりも、わずかに低い。このため、図１２におけるデータ線ＤＴ２の画素とＤＴ３の画素との間の輝度差ΔＶＢは、図１１における輝度差ΔＶＡより小さい。隣り合う画素の輝度差が小さい方が、その輝度差が視認される可能性が低いので、再書き込みにおける駆動順を逆にした方が、輝度差が視認される可能性が低下することが分かる。

以上の本実施形態では、ｊが１以上ｎ以下でｊ≠ｉの整数であるとき、第２駆動順において、選択信号出力回路１３０が第ｊ選択信号ＳＥＬｊをアクティブにすると共に、データ線駆動回路１１０が、第ｊデータ信号を第ｊデータ線ＤＬｊに書き込む。第１～第ｎ駆動順の後において、選択信号出力回路１３０が第ｊ選択信号ＳＥＬｊをアクティブにすると共に、データ線駆動回路１１０が第ｊデータ信号を第ｊデータ線ＤＬｊに出力する再書き込み動作を行う。

本実施形態によれば、第１～第ｎ駆動順において通常のデマルチプレクス駆動が行われた後、第２駆動順に駆動される第ｊデータ線ＤＬｊに第ｊデータ信号が再書き込みされる。第２駆動順に書き込まれる第ｊデータ線ＤＬｊの書き込み誤差は２番目に大きいが、第ｊデータ線ＤＬｊに第ｊデータ信号が再書き込みされることで、第ｊデータ信号の書き込み誤差が低減される。これにより、書き込み誤差による表示ムラが更に低減される。

また本実施形態では、再書き込み動作は、前記第１～第ｎ駆動順の後の第ｎ＋１駆動順における再書き込み動作と、第ｎ＋２駆動順における再書き込み動作と、を含む。第ｎ＋１駆動順において、選択信号出力回路１３０が第ｊ選択信号ＳＥＬｊをアクティブにすると共に、データ線駆動回路１１０が第ｊデータ信号を第ｊデータ線ＤＬｊに再書き込みする。第ｎ＋２駆動順において、選択信号出力回路１３０が第ｉ選択信号ＳＥＬｉをアクティブにすると共に、データ線駆動回路１１０が第ｉデータ信号を第ｉデータ線ＤＬｉに再書き込みする。

本実施形態によれば、第１駆動順と第２駆動順で駆動される２本のデータ線に再書き込みが行われる。このとき、第ｎ＋１駆動順と第ｎ＋２駆動順において、第１駆動順と第２駆動順とは逆順でデータ線が再書き込みされる。即ち、第１駆動順で駆動された第ｉデータ線ＤＬｉが最後に再書き込みされる。これにより、図１１と図１２で説明したように、再書き込みを逆順にしない場合に比べて、リーク電流による書き込み誤差によって生じる輝度差が小さくなり、表示ムラが視認される可能性が低減される。

なお、第ｊデータ線、第ｊ選択信号、第ｉデータ線及び第ｉ選択信号、は、図１０と図１２では、第２データ線ＤＬ２、第２選択信号ＳＥＬ２、第１データ線ＤＬ１及び第１選択信号ＳＥＬ１である。第ｎ＋１駆動順と第ｎ＋２駆動順は、図１０において駆動期間ＧＳｎ＋１と駆動期間ＧＳｎ＋２に相当し、図１２に示すｎ＝８の場合において駆動期間ＧＳ９とＧＳ１０に相当する。

図１３は、表示制御回路１２３の第２詳細構成例である。第２詳細構成例では、イネーブル信号ＥＮＢがレジスター１２１からローテーションカウンター１５１に入力される。なお、図８の第１詳細構成例と異なる部分のみ説明し、第１詳細構成例と同様な部分については説明を適宜に省略する。

イネーブル信号ＥＮＢは、再書き込み動作をイネーブル又はディセーブルするための信号である。即ち、表示制御回路１２３は、イネーブル信号ＥＮＢがアクティブのとき再書き込み動作を行い、イネーブル信号ＥＮＢが非アクティブのとき再書き込み動作を行わない。

具体的には、イネーブル信号ＥＮＢがアクティブのとき、ローテーションカウンター１５１は、１水平走査期間において駆動期間ＧＳ１～ＧＳｎ＋１又は駆動期間ＧＳ１～ＧＳｎ＋２に対応したカウント値ＲＣＱを出力する。例えば、ｎ＝４であり、駆動期間ＧＳ１～ＧＳ５が設定されるとき、図９で説明したように、ローテーションカウンター１５１は、駆動期間ＧＳ１～ＧＳ５に対応して００、０１、１０、１１、００を出力する。

イネーブル信号ＥＮＢが非アクティブのとき、ローテーションカウンター１５１は、１水平走査期間において駆動期間ＧＳ１～ＧＳｎに対応したカウント値ＲＣＱを出力する。例えば、ｎ＝４であるとき、ローテーションカウンター１５１は、駆動期間ＧＳ１～ＧＳ４に対応して００、０１、１０、１１を出力する。

図１４は、第２詳細構成例の動作を説明する波形図である。ここでは、デマルチ数ｎ＝４とし、イネーブル信号ＥＮＢのアクティブレベルをハイレベルとする。

ＥＮＢ＝Ｌのとき、即ちイネーブル信号ＥＮＢが非アクティブのとき、水平走査期間ＴＨにはプリチャージ期間ＴＰＲと駆動期間ＧＳ１～ＧＳ４が含まれ、駆動期間ＧＳ５は含まれない。駆動期間ＧＳ１～ＧＳ４において、選択信号出力回路１３０は選択信号ＳＥＬ１～ＳＥＬ４をアクティブにし、データ線駆動回路１１０はデータ線ＤＬ１～ＤＬ４に対応したデータ信号を出力する。

ＥＮＢ＝Ｈのとき、即ちイネーブル信号ＥＮＢがアクティブのとき、水平走査期間ＴＨにはプリチャージ期間ＴＰＲと駆動期間ＧＳ１～ＧＳ５が含まれる。駆動期間ＧＳ１～ＧＳ４において、選択信号出力回路１３０は選択信号ＳＥＬ１～ＳＥＬ４をアクティブにし、データ線駆動回路１１０はデータ線ＤＬ１～ＤＬ４に対応したデータ信号を出力する。駆動期間ＧＳ５において、選択信号出力回路１３０は選択信号ＳＥＬ１をアクティブにし、データ線駆動回路１１０は、駆動期間ＧＳ１におけるデータ信号と同じデータ信号を出力する。

なお、ＥＮＢ＝Ｈのとき、水平走査期間ＴＨにはプリチャージ期間ＴＰＲと駆動期間ＧＳ１～ＧＳ６が含まれてもよい。そして、駆動期間ＧＳ５、ＧＳ６において、選択信号出力回路１３０は選択信号ＳＥＬ２、ＳＥＬ１をアクティブにし、データ線駆動回路１１０は、駆動期間ＧＳ２、ＧＳ１におけるデータ信号と同じデータ信号を出力してもよい。

以上の本実施形態では、回路装置１００は、再書き込み動作のイネーブル信号ＥＮＢを記憶するレジスター１２１を含む。レジスター１２１に記憶されたイネーブル信号ＥＮＢがイネーブルを示すとき、選択信号出力回路１３０とデータ線駆動回路１１０が再書き込み動作を行う。

本実施形態によれば、再書き込み動作のイネーブルとディセーブルが切り替え可能になる。再書き込み動作がイネーブルされることで、リーク電流による書き込み誤差が低減される。また、再書き込み動作がディセーブルされることで、イネーブルの場合に比べて、デマルチプレクス駆動における駆動期間の数が減る。これにより、１つの駆動期間の長さが長くなるので、データ信号の書き込み不足が低減される。例えば、図１５で後述するように、表示ムラが視認されやすい中間階調において再書き込み動作がイネーブルされ、低階調と高階調において再書き込み動作がディセーブルされてもよい。

また本実施形態では、極性反転駆動における負極性駆動期間において、再書き込み動作がディセーブルに設定されてもよい。例えば、表示制御回路１２３が、駆動極性を制御する極性信号に基づいてイネーブル信号ＥＮＢを生成し、そのイネーブル信号ＥＮＢをレジスター１２１に書き込んでもよい。表示制御回路１２３は、極性信号が正極性駆動を示す場合にはイネーブル信号ＥＮＢをアクティブにし、極性信号が負極性駆動を示す場合にはイネーブル信号ＥＮＢを非アクティブにしてもよい。

上述したように、負極性駆動期間よりも正極性駆動期間においてリーク電流が大きくなるため、書き込み誤差も大きくなる。本実施形態によれば、リーク電流による書き込み誤差が大きい正極性駆動期間において再書き込み動作がイネーブルされることで、リーク電流による書き込み誤差が低減される。また、リーク電流による書き込み誤差が小さい負極性駆動期間において再書き込み動作がディセーブルされることで、１つの駆動期間の長さが長くなるので、データ信号の書き込み不足が低減される。

４．電気光学装置、システム
図１５に、電気光学装置３５０の構成例と、電気光学装置３５０を含むシステム５００の構成例を示す。システム５００は、処理装置３００とカメラ３１０と電気光学装置３５０とを含む。電気光学装置３５０は、回路装置１００と電気光学パネル２００とを含む。なお、カメラ３１０を用いたイネーブル制御を行わない場合にはカメラ３１０が省略されてもよい。

システム５００は、例えばプロジェクター、携帯情報端末、又は情報処理装置等であるが、これらに限らず、画像表示を行う装置であればよい。処理装置３００は、ＣＰＵ又はマイクロコンピューター等であり、回路装置１００に表示データを送信する。回路装置１００は、受信した表示データに基づいて電気光学パネル２００を駆動することで、電気光学パネル２００に画像を表示させる。カメラ３１０は、電気光学パネル２００に表示された画像を撮像する。なお、システム５００がプロジェクターである場合には、電気光学パネル２００に表示された画像が光源と投影光学系によってスクリーンに投影され、そのスクリーンに投影された画像をカメラ３１０が撮像する。

カメラ３１０は画像データを処理装置３００に送信する。処理装置３００は、受信した画像データから、電気光学パネル２００に表示された画像の明るさを解析する。処理装置３００は、画像の明るさが中間階調であるとき、アクティブのイネーブル信号ＥＮＢを回路装置１００のレジスター１２１に書き込み、画像の明るさが低階調又は高階調であるとき、非アクティブのイネーブル信号ＥＮＢをレジスター１２１に書き込む。これにより、画像の明るさが中間階調のときには再書き込み動作により表示ムラが低減され、画像の明るさが低階調又は高階調のときには再書き込み動作が行われないことで画素の書き込み時間が長くなる。低階調又は高階調に比べて中間階調の方が、表示ムラが視認されやすい。このため、中間階調において再書き込み動作が行われることで、表示品質が向上する。

なお、イネーブル制御は上記に限らず、例えば予め処理装置３００が回路装置１００のレジスター１２１にイネーブル信号ＥＮＢを書き込み、回路装置１００は、表示階調に依らず、予め設定されたイネーブル信号ＥＮＢに基づいて再書き込み動作をイネーブル又はディセーブルにしてもよい。

以上に説明した本実施形態の回路装置は、第１～第ｎデータ線とデータ信号供給線との間に設けられるスイッチ回路を含む電気光学パネルを駆動する。ｎは３以上の整数である。回路装置は、デマルチプレクス駆動の第１～第ｎ駆動順に基づいて第１～第ｎデータ線とデータ信号供給線との接続を制御する第１～第ｎ選択信号を、スイッチ回路に出力する選択信号出力回路と、第１～第ｎデータ線に対応した第１～第ｎデータ信号を、第１～第ｎ駆動順でデータ信号供給線に出力するデータ線駆動回路と、を含む。第１～第ｎ駆動順の第１駆動順において、選択信号出力回路が、第１～第ｎ選択信号の第ｉ選択信号をアクティブにすると共に、データ線駆動回路が、第１～第ｎデータ信号の第ｉデータ信号を、第１～第ｎデータ線の第ｉデータ線に出力する。ｉは１以上ｎ以下の整数である。このとき、第１～第ｎ駆動順の後において、選択信号出力回路が第ｉ選択信号をアクティブにすると共にデータ線駆動回路が第ｉデータ信号を第ｉデータ線に出力する再書き込み動作を行う。

本実施形態によれば、第１～第ｎ駆動順において通常のデマルチプレクス駆動が行われた後、第１駆動順に駆動される第ｉデータ線に第ｉデータ信号が再書き込みされる。第１駆動順に書き込まれる第ｉデータ線の書き込み誤差が最も大きいが、第ｉデータ線に第ｉデータ信号が再書き込みされることで、第ｉデータ信号の書き込み誤差が低減される。これにより、書き込み誤差による表示ムラが低減される。また、低消費電力化のために駆動アンプ数を減らす、或いは電気光学パネルを高画素化する等の目的でデマルチ数を増やすことが可能となる。

また本実施形態では、第１～第ｎ駆動順の第２駆動順において、選択信号出力回路が、第１～第ｎ選択信号の第ｊ選択信号をアクティブにすると共に、データ線駆動回路が、第１～第ｎデータ信号の第ｊデータ信号を、第１～第ｎデータ線の第ｊデータ線に書き込んでもよい。ｊは１以上ｎ以下でｊ≠ｉの整数である。このとき、第１～第ｎ駆動順の後において、選択信号出力回路が第ｊ選択信号をアクティブにすると共にデータ線駆動回路が第ｊデータ信号を第ｊデータ線に出力する再書き込み動作を行ってもよい。

本実施形態によれば、第１～第ｎ駆動順において通常のデマルチプレクス駆動が行われた後、第２駆動順に駆動される第ｊデータ線に第ｊデータ信号が再書き込みされる。第２駆動順に書き込まれる第ｊデータ線の書き込み誤差は２番目に大きいが、第ｊデータ線に第ｊデータ信号が再書き込みされることで、第ｊデータ信号の書き込み誤差が低減される。これにより、書き込み誤差による表示ムラが更に低減される。

また本実施形態では、再書き込み動作は、第１～第ｎ駆動順の後の第ｎ＋１駆動順における再書き込み動作と、第ｎ＋２駆動順における再書き込み動作と、を含んでもよい。第ｎ＋１駆動順において、選択信号出力回路が第ｊ選択信号をアクティブにすると共にデータ線駆動回路が第ｊデータ信号を第ｊデータ線に再書き込みしてもよい。第ｎ＋２駆動順において、選択信号出力回路が第ｉ選択信号をアクティブにすると共にデータ線駆動回路が第ｉデータ信号を第ｉデータ線に再書き込みしてもよい。

本実施形態によれば、第１駆動順と第２駆動順で駆動される２本のデータ線に再書き込みが行われる。このとき、第ｎ＋１駆動順と第ｎ＋２駆動順において、第１駆動順と第２駆動順とは逆順でデータ線が再書き込みされる。即ち、第１駆動順で駆動された第ｉデータ線が最後に再書き込みされる。これにより、再書き込みを逆順にしない場合に比べて、リーク電流による書き込み誤差によって生じる輝度差が小さくなり、表示ムラが視認される可能性が低減される。

また本実施形態では、第１～第ｎ駆動順の前のプリチャージ期間において、選択信号出力回路は、第１～第ｎ選択信号をアクティブにし、データ線駆動回路は、プリチャージ電圧を第１～第ｎデータ線に出力してもよい。

本実施形態によれば、第１～第ｎ駆動順において第１～第ｎデータ線に１本ずつデータ信号が書き込まれるが、データ信号が書き込まれていないデータ線にはプリチャージ電圧が保持される。このため、データ信号供給線のデータ信号と、データ線に保持されるプリチャージ電圧との電圧差によってスイッチにリーク電流が生じる。リーク電流によるデータ信号の書き込み誤差は第１駆動順において最大であるが、再書き込み動作が行われることで、その書き込み誤差が低減される。

また本実施形態では、プリチャージ電圧は、極性反転駆動における負極性の電圧であってもよい。選択信号出力回路とデータ線駆動回路は、極性反転駆動における正極性駆動期間において再書き込み動作を行ってもよい。

本実施形態によれば、データ信号供給線の正極性のデータ信号と、データ線に保持される負極性のプリチャージ電圧との電圧差によってスイッチにリーク電流が生じる。データ信号が負極性である場合に比べて、スイッチ両端の電圧差が大きいので、リーク電流が大きくなる。本実施形態では、再書き込み動作が行われることで、リーク電流が大きい正極性駆動期間であっても、書き込み誤差が低減される。

また本実施形態では、極性反転駆動における負極性駆動期間において、再書き込み動作はディセーブルに設定されてもよい。

負極性駆動期間よりも正極性駆動期間においてリーク電流が大きくなるため、書き込み誤差も大きくなる。本実施形態によれば、リーク電流による書き込み誤差が大きい正極性駆動期間において再書き込み動作がイネーブルされることで、リーク電流による書き込み誤差が低減される。また、リーク電流による書き込み誤差が小さい負極性駆動期間において再書き込み動作がディセーブルされることで、１つの駆動期間の長さが長くなるので、データ信号の書き込み不足が低減される。

また本実施形態では、回路装置は、再書き込み動作のイネーブル信号を記憶するレジスターを含んでもよい。レジスターに記憶されたイネーブル信号がイネーブルを示すとき、選択信号出力回路とデータ線駆動回路が再書き込み動作を行ってもよい。

本実施形態によれば、再書き込み動作のイネーブルとディセーブルが切り替え可能になる。再書き込み動作がイネーブルされることで、リーク電流による書き込み誤差が低減される。また、再書き込み動作がディセーブルされることで、イネーブルの場合に比べて、デマルチプレクス駆動における駆動期間の数が減る。これにより、１つの駆動期間の長さが長くなるので、データ信号の書き込み不足が低減される。

また本実施形態では、回路装置は多重化回路を含んでもよい。多重化回路は、第１～第ｎデータ信号に対応した第１～第ｎ画素データを第１～第ｎ駆動順で多重化すると共に、第１～第ｎ駆動順の後に、第１～第ｎ画素データの第ｉ画素データを更に多重化してもよい。データ線駆動回路は、多重化回路の出力データをＤ／Ａ変換するＤ／Ａ変換回路と、Ｄ／Ａ変換回路の出力信号をバッファリング又は増幅してデータ信号供給線に出力するアンプ回路と、を含んでもよい。

本実施形態によれば、多重化回路が第１～第ｎ駆動順の後に第ｉ画素データを更に多重化することで、データ線駆動回路が第ｉデータ信号を第ｉデータ線に出力する再書き込み動作が実現される。

また本実施形態の電気光学装置は、上記のいずれかに記載の回路装置と、電気光学パネルと、を含む。

また本実施形態では、データ信号供給線の入力抵抗値をＲｉｎとし、スイッチ回路における１データ線当たりのリーク電流をＩｌｅａｋとし、第１～第ｎデータ信号の１階調当たりの電圧ステップをΔＶとしてもよい。このとき、Ｒｉｎ×（ｎ－１）×Ｉｌｅａｋ＞ΔＶであってもよい。

第１駆動順におけるリーク電流は（ｎ－１）×Ｉｌｅａｋであり、そのリーク電流が入力抵抗に流れることによる電圧降下はＲｉｎ×（ｎ－１）×Ｉｌｅａｋである。この電圧降下が、リーク電流による書き込み誤差となるが、１階調当たりの電圧ステップΔＶより大きいことで表示ムラとして視認される可能性が高くなる。本実施形態では、再書き込み動作により書き込み誤差が低減されるので、表示ムラが視認される可能性が低くなる。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、電気光学パネル、電気光学装置及びシステムの構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１００…回路装置、１１０…データ線駆動回路、１２０…処理回路、１２１…レジスター、１２３…表示制御回路、１２５…ラインラッチ回路、１２６…セレクター、１２７…プリチャージ制御回路、１３０…選択信号出力回路、１４０…インターフェース回路、１４１…表示インターフェース、１４２…設定インターフェース、１５０…多重化回路、１５１…ローテーションカウンター、１５２…デコーダー、１５３…セレクター、２００…電気光学パネル、２１０…スイッチ回路、３００…処理装置、３１０…カメラ、３５０…電気光学装置、５００…システム、ＡＭ１～ＡＭｐ…アンプ回路、ＤＡ１～ＤＡｐ…Ｄ／Ａ変換回路、ＤＬ１～ＤＬｍ…データ線、ＤＴ１～ＤＴ４…画素データ、ＥＮＢ…イネーブル信号、ＧＬ１～ＧＬｋ…走査信号線、ＧＳ１～ＧＳ１０，ＧＳｎ，ＧＳｎ＋１，ＧＳｎ＋２…駆動期間、ＨＳＹＮＣ…水平同期信号、ＰＸ…画素、ＳＥＬ１～ＳＥＬ４…選択信号、ＳＬ１～ＳＬｐ…データ信号供給線、ＴＨ…水平走査期間、ＴＰＲ…プリチャージ期間

Claims (10)

1. 第１～第ｎデータ線（ｎは３以上の整数）とデータ信号供給線との間に設けられるスイッチ回路を含む電気光学パネルを駆動する回路装置であって、
   デマルチプレクス駆動の第１～第ｎ駆動順に基づいて前記第１～第ｎデータ線と前記データ信号供給線との接続を制御する第１～第ｎ選択信号を、前記スイッチ回路に出力する選択信号出力回路と、
   前記第１～第ｎデータ線に対応した第１～第ｎデータ信号を、前記第１～第ｎ駆動順で前記データ信号供給線に出力するデータ線駆動回路と、
   を含み、
   前記第１～第ｎ駆動順の第１駆動順において、前記選択信号出力回路が、前記第１～第ｎ選択信号の第ｉ選択信号（ｉは１以上ｎ以下の整数）をアクティブにすると共に、前記データ線駆動回路が、前記第１～第ｎデータ信号の第ｉデータ信号を、前記第１～第ｎデータ線の第ｉデータ線に出力するとき、
   前記第１～第ｎ駆動順の後において、前記選択信号出力回路が前記第ｉ選択信号をアクティブにすると共に前記データ線駆動回路が前記第ｉデータ信号を前記第ｉデータ線に出力する再書き込み動作を行うことを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記第１～第ｎ駆動順の第２駆動順において、前記選択信号出力回路が、前記第１～第ｎ選択信号の第ｊ選択信号（ｊは１以上ｎ以下でｊ≠ｉの整数）をアクティブにすると共に、前記データ線駆動回路が、前記第１～第ｎデータ信号の第ｊデータ信号を、前記第１～第ｎデータ線の第ｊデータ線に書き込むとき、
   前記第１～第ｎ駆動順の後において、前記選択信号出力回路が前記第ｊ選択信号をアクティブにすると共に前記データ線駆動回路が前記第ｊデータ信号を前記第ｊデータ線に出力する前記再書き込み動作を行うことを特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記再書き込み動作は、前記第１～第ｎ駆動順の後の第ｎ＋１駆動順における再書き込み動作と、第ｎ＋２駆動順における再書き込み動作と、を含み、
   前記第ｎ＋１駆動順において、前記選択信号出力回路が前記第ｊ選択信号をアクティブにすると共に前記データ線駆動回路が前記第ｊデータ信号を前記第ｊデータ線に再書き込みし、
   前記第ｎ＋２駆動順において、前記選択信号出力回路が前記第ｉ選択信号をアクティブにすると共に前記データ線駆動回路が前記第ｉデータ信号を前記第ｉデータ線に再書き込みすることを特徴とする回路装置。
4. 請求項１乃至３のいずれか一項に記載の回路装置において、
   前記第１～第ｎ駆動順の前のプリチャージ期間において、前記選択信号出力回路は、前記第１～第ｎ選択信号をアクティブにし、前記データ線駆動回路は、プリチャージ電圧を前記第１～第ｎデータ線に出力することを特徴とする回路装置。
5. 請求項４に記載の回路装置において、
   前記プリチャージ電圧は、極性反転駆動における負極性の電圧であり、
   前記選択信号出力回路と前記データ線駆動回路は、前記極性反転駆動における正極性駆動期間において前記再書き込み動作を行うことを特徴とする回路装置。
6. 請求項５に記載の回路装置において、
   前記極性反転駆動における負極性駆動期間において、前記再書き込み動作はディセーブルに設定されることを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   前記再書き込み動作のイネーブル信号を記憶するレジスターを含み、
   前記レジスターに記憶された前記イネーブル信号がイネーブルを示すとき、前記選択信号出力回路と前記データ線駆動回路が前記再書き込み動作を行うことを特徴とする回路装置。
8. 請求項１乃至７のいずれか一項に記載の回路装置において、
   前記第１～第ｎデータ信号に対応した第１～第ｎ画素データを前記第１～第ｎ駆動順で多重化すると共に、前記第１～第ｎ駆動順の後に、前記第１～第ｎ画素データの第ｉ画素データを更に多重化する多重化回路を含み、
   前記データ線駆動回路は、
   前記多重化回路の出力データをＤ／Ａ変換するＤ／Ａ変換回路と、
   前記Ｄ／Ａ変換回路の出力信号をバッファリング又は増幅して前記データ信号供給線に出力するアンプ回路と、
   を含むことを特徴とする回路装置。
9. 請求項１乃至８のいずれか一項に記載の回路装置と、
   前記電気光学パネルと、
   を含むことを特徴とする電気光学装置。
10. 請求項９に記載の電気光学装置において、
    前記データ信号供給線の入力抵抗値をＲｉｎとし、前記スイッチ回路における１データ線当たりのリーク電流をＩｌｅａｋとし、前記第１～第ｎデータ信号の１階調当たりの電圧ステップをΔＶとしたとき、
    Ｒｉｎ×（ｎ－１）×Ｉｌｅａｋ＞ΔＶ
    であることを特徴とする電気光学装置。

Images