JPH10301087A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10301087A JPH10301087A JP10694497A JP10694497A JPH10301087A JP H10301087 A JPH10301087 A JP H10301087A JP 10694497 A JP10694497 A JP 10694497A JP 10694497 A JP10694497 A JP 10694497A JP H10301087 A JPH10301087 A JP H10301087A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- crystal display
- gate
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 高解像度の液晶表示パネルを使用する場合で
あっても、その表示画面中にクロストークが生じるのを
防止した液晶表示装置を提供する。 【解決手段】 行方向の各画素に選択走査電圧あるいは
非選択走査電圧を印加する複数の走査信号線と、各画素
に交流駆動電圧を印加する共通電極とを有する液晶表示
パネルと、各走査信号線に選択走査電圧あるいは非選択
走査電圧を供給する走査信号線駆動手段と、共通電極に
交流駆動電圧を供給する共通電極駆動手段と、走査信号
線駆動手段に非選択走査電圧を供給する非選択走査電圧
生成部とを具備し、非選択走査電圧生成部は、共通電極
に供給される交流駆動電圧と同相、同振幅の非選択走査
電圧を生成する液晶表示装置において、非選択走査電圧
生成部は、共通駆動手段と直列に接続され、交流駆動電
圧から所定レベル電圧降下した電圧を電流増幅して出力
する。
あっても、その表示画面中にクロストークが生じるのを
防止した液晶表示装置を提供する。 【解決手段】 行方向の各画素に選択走査電圧あるいは
非選択走査電圧を印加する複数の走査信号線と、各画素
に交流駆動電圧を印加する共通電極とを有する液晶表示
パネルと、各走査信号線に選択走査電圧あるいは非選択
走査電圧を供給する走査信号線駆動手段と、共通電極に
交流駆動電圧を供給する共通電極駆動手段と、走査信号
線駆動手段に非選択走査電圧を供給する非選択走査電圧
生成部とを具備し、非選択走査電圧生成部は、共通電極
に供給される交流駆動電圧と同相、同振幅の非選択走査
電圧を生成する液晶表示装置において、非選択走査電圧
生成部は、共通駆動手段と直列に接続され、交流駆動電
圧から所定レベル電圧降下した電圧を電流増幅して出力
する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）方式の液晶表示装置に適用して有効な技術
に関するものである。
わり、特に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）方式の液晶表示装置に適用して有効な技術
に関するものである。
【０００２】
【従来の技術】従来、各画素毎にスイッチング素子を設
けたアクティブマトリクス型液晶表示装置が公知であ
る。このアクティブマトリクス型液晶表示装置の１つ
に、各画素毎に薄膜トランジスタ素子を設けたＴＦＴ方
式のアクティブマトリクス型液晶表示装置（以下、ＴＦ
Ｔ液晶表示装置と称す。）がある。
けたアクティブマトリクス型液晶表示装置が公知であ
る。このアクティブマトリクス型液晶表示装置の１つ
に、各画素毎に薄膜トランジスタ素子を設けたＴＦＴ方
式のアクティブマトリクス型液晶表示装置（以下、ＴＦ
Ｔ液晶表示装置と称す。）がある。
【０００３】このＴＦＴ液晶表示装置において、その液
晶表示パネルは、マトリクス状に配置された画素を有
し、各画素は、薄膜トランジスタ（ＴＦＴ）と、この薄
膜トランジスタのソース電極に接続される画素電極とを
有する。液晶層は、画素電極と、この画素電極と対向し
て設けられるコモン電極（共通電極あるいは対向電極）
との間に設けられる。
晶表示パネルは、マトリクス状に配置された画素を有
し、各画素は、薄膜トランジスタ（ＴＦＴ）と、この薄
膜トランジスタのソース電極に接続される画素電極とを
有する。液晶層は、画素電極と、この画素電極と対向し
て設けられるコモン電極（共通電極あるいは対向電極）
との間に設けられる。
【０００４】また、液晶表示パネルは、列方向の各画素
の薄膜トランジスタのドレイン電極に接続される複数の
ドレイン信号線（映像信号線あるいは垂直信号線）と、
行方向の各画素のゲート電極に接続される複数のゲート
信号線（走査信号線あるいは水平信号線）とを有する。
の薄膜トランジスタのドレイン電極に接続される複数の
ドレイン信号線（映像信号線あるいは垂直信号線）と、
行方向の各画素のゲート電極に接続される複数のゲート
信号線（走査信号線あるいは水平信号線）とを有する。
【０００５】さらに、液晶表示パネルの上側（あるいは
上下両方の側）に設けられる複数個のドレインドライバ
と、液晶表示パネルの側面に設けられる複数個のゲート
ドレイバとを有し、前記複数のドレイン信号線は、所定
本数毎に対応するドレインドライバに接続され、同様
に、前記複数のゲート信号線は、所定本数毎に対応する
ゲートドライバに接続される。
上下両方の側）に設けられる複数個のドレインドライバ
と、液晶表示パネルの側面に設けられる複数個のゲート
ドレイバとを有し、前記複数のドレイン信号線は、所定
本数毎に対応するドレインドライバに接続され、同様
に、前記複数のゲート信号線は、所定本数毎に対応する
ゲートドライバに接続される。
【０００６】このＴＦＴ液晶表示装置は、良く知られて
いるように、各ゲート信号線に順次選択走査電圧を供給
（この場合に、他のゲート信号線には非選択走査電圧が
供給される）して、行方向の各画素の薄膜トランジスタ
を順次オンとし、それに同期してドレイン信号線に映像
電圧を印加することにより、各画素の液晶層に映像情報
を書き込み、それにより、液晶表示パネルに画像を表示
する。
いるように、各ゲート信号線に順次選択走査電圧を供給
（この場合に、他のゲート信号線には非選択走査電圧が
供給される）して、行方向の各画素の薄膜トランジスタ
を順次オンとし、それに同期してドレイン信号線に映像
電圧を印加することにより、各画素の液晶層に映像情報
を書き込み、それにより、液晶表示パネルに画像を表示
する。
【０００７】一般に、液晶層は、長時間直流電圧が印加
されていると、液晶層の傾きが固定化され、結果として
残像現象を引き起こし、液晶層の寿命を縮めることにな
る。
されていると、液晶層の傾きが固定化され、結果として
残像現象を引き起こし、液晶層の寿命を縮めることにな
る。
【０００８】これを防止するために、従来のＴＦＴ液晶
表示装置においては、液晶層に印加する駆動電圧をある
一定時間毎（１ライン毎あるは１フレーム毎）に交流化
するようにしており、この交流化駆動方式の１つにコモ
ン電極に印加する駆動電圧を交流化するコモン反転駆動
方式が知られている。このコモン反転駆動方式を採用す
ることにより、低耐圧のドレインドライバが使用できる
ことが、従来から知られている。
表示装置においては、液晶層に印加する駆動電圧をある
一定時間毎（１ライン毎あるは１フレーム毎）に交流化
するようにしており、この交流化駆動方式の１つにコモ
ン電極に印加する駆動電圧を交流化するコモン反転駆動
方式が知られている。このコモン反転駆動方式を採用す
ることにより、低耐圧のドレインドライバが使用できる
ことが、従来から知られている。
【０００９】なお、このような技術は、特願平７−１６
９６４９号に記載されている。
９６４９号に記載されている。
【００１０】
【発明が解決しようとする課題】従来から液晶表示装置
においては、液晶表示パネルの高解像度化が要求されて
おり、液晶表示パネルの解像度が、例えば、ＶＧＡ表示
モードの６４０×４８０画素からＳＶＧＡ表示モードの
８００×６００画素と拡大されてきている。
においては、液晶表示パネルの高解像度化が要求されて
おり、液晶表示パネルの解像度が、例えば、ＶＧＡ表示
モードの６４０×４８０画素からＳＶＧＡ表示モードの
８００×６００画素と拡大されてきている。
【００１１】さらに、近年、液晶表示装置においては、
液晶表示パネルの大画面化の要求に伴って、液晶表示パ
ネルの解像度として、ＸＧＡ表示モードの１０２４×７
６８画素、ＳＸＧＡ表示モードの１２８０×１０２４画
素、ＵＸＧＡ表示モードの１６００×１２００画素とさ
らなる高解像度化が要求されている。
液晶表示パネルの大画面化の要求に伴って、液晶表示パ
ネルの解像度として、ＸＧＡ表示モードの１０２４×７
６８画素、ＳＸＧＡ表示モードの１２８０×１０２４画
素、ＵＸＧＡ表示モードの１６００×１２００画素とさ
らなる高解像度化が要求されている。
【００１２】しかしながら、例えば、ＸＧＡ表示モード
以上の高解像度の液晶表示パネルを使用するＴＦＴ方式
の液晶表示装置においては、液晶表示パネルの表示画面
に枠等を表示した場合に、その左右にシャドーイング
（クロストークと呼ばれる）が生じ、液晶表示装置の表
示品質を著しく損なわせるという問題点があった。
以上の高解像度の液晶表示パネルを使用するＴＦＴ方式
の液晶表示装置においては、液晶表示パネルの表示画面
に枠等を表示した場合に、その左右にシャドーイング
（クロストークと呼ばれる）が生じ、液晶表示装置の表
示品質を著しく損なわせるという問題点があった。
【００１３】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、高解像度の液晶表示パネルを使用する
場合であっても、その表示画面中にクロストークが生じ
るのを防止することが可能となる技術を提供することに
ある。
るためになされたものであり、本発明の目的は、液晶表
示装置において、高解像度の液晶表示パネルを使用する
場合であっても、その表示画面中にクロストークが生じ
るのを防止することが可能となる技術を提供することに
ある。
【００１４】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【００１６】マトリックス状に設けられる複数の画素
と、前記行方向の各画素に選択走査電圧あるいは非選択
走査電圧を印加する複数の走査信号線と、前記各画素に
共通駆動電圧を印加する共通電極とを、少なくとも有す
る液晶表示パネルと、前記各走査信号線に選択走査電圧
あるいは非選択走査電圧を供給する走査信号線駆動手段
と、前記共通電極に共通駆動電圧を供給する共通電極駆
動手段と、前記走査信号線駆動手段に非選択走査電圧を
供給する非選択走査電圧生成部とを具備する液晶表示装
置であって、前記共通電極駆動手段は、共通駆動電圧と
して交流駆動電圧を共通電極に供給して前記共通電極を
交流化駆動し、前記非選択走査電圧生成部は、前記共通
電極に供給される交流駆動電圧と同相、同振幅の非選択
走査電圧を生成する液晶表示装置、即ち、コモン反転駆
動方式により駆動される液晶表示装置おいて、前記非選
択走査電圧生成部は、前記共通駆動手段と直列に接続さ
れ、前記共通駆動手段から出力される前記交流駆動電圧
から所定レベル電圧降下した電圧を電流増幅して出力す
る。
と、前記行方向の各画素に選択走査電圧あるいは非選択
走査電圧を印加する複数の走査信号線と、前記各画素に
共通駆動電圧を印加する共通電極とを、少なくとも有す
る液晶表示パネルと、前記各走査信号線に選択走査電圧
あるいは非選択走査電圧を供給する走査信号線駆動手段
と、前記共通電極に共通駆動電圧を供給する共通電極駆
動手段と、前記走査信号線駆動手段に非選択走査電圧を
供給する非選択走査電圧生成部とを具備する液晶表示装
置であって、前記共通電極駆動手段は、共通駆動電圧と
して交流駆動電圧を共通電極に供給して前記共通電極を
交流化駆動し、前記非選択走査電圧生成部は、前記共通
電極に供給される交流駆動電圧と同相、同振幅の非選択
走査電圧を生成する液晶表示装置、即ち、コモン反転駆
動方式により駆動される液晶表示装置おいて、前記非選
択走査電圧生成部は、前記共通駆動手段と直列に接続さ
れ、前記共通駆動手段から出力される前記交流駆動電圧
から所定レベル電圧降下した電圧を電流増幅して出力す
る。
【００１７】
【発明の実施の形態】以下、本発明をＴＦＴ方式の液晶
表示モジュール（ＬＣＭ）に適用した発明の実施の形態
を図面を参照して説明する。
表示モジュール（ＬＣＭ）に適用した発明の実施の形態
を図面を参照して説明する。
【００１８】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００１９】［実施の形態１］図１は、本発明の一実施
の形態であるＴＦＴ方式の液晶表示モジュールの液晶表
示パネルとその周辺に配置された回路を示すブロック図
である。
の形態であるＴＦＴ方式の液晶表示モジュールの液晶表
示パネルとその周辺に配置された回路を示すブロック図
である。
【００２０】本実施の形態のＴＦＴ方式の液晶表示モジ
ュールは、液晶表示パネル（ＴＦＴ−ＬＣＤ）の上側に
ドレインドライバ部１０３が配置され、また、液晶表示
パネル（ＴＦＴ−ＬＣＤ）の側面部には、ゲートドライ
バ部１０４、コントローラ部１０１，電源部１０２が配
置される。
ュールは、液晶表示パネル（ＴＦＴ−ＬＣＤ）の上側に
ドレインドライバ部１０３が配置され、また、液晶表示
パネル（ＴＦＴ−ＬＣＤ）の側面部には、ゲートドライ
バ部１０４、コントローラ部１０１，電源部１０２が配
置される。
【００２１】ドレインドライバ部１０３、ゲートドライ
バ部１０４、コントローラ部１０１及び電源部１０２
は、それぞれ専用のプリント基板に実装される。また、
液晶表示パネル（ＴＦＴ−ＬＣＤ）は、ＸＧＡ表示モー
ドの１０２４×３×７６８画素から構成される。
バ部１０４、コントローラ部１０１及び電源部１０２
は、それぞれ専用のプリント基板に実装される。また、
液晶表示パネル（ＴＦＴ−ＬＣＤ）は、ＸＧＡ表示モー
ドの１０２４×３×７６８画素から構成される。
【００２２】図２は、図１に示す液晶表示パネル（ＴＦ
Ｔ−ＬＣＤ）の等価回路を示す図である。
Ｔ−ＬＣＤ）の等価回路を示す図である。
【００２３】同図に示すように、各画素は隣接する２本
のドレイン信号線（ＤｉＧ，ＤｉＢ，……）と、隣接す
る２本のゲート信号線（Ｇ０，Ｇ１，……）との交差領
域内に配置される。ここで、各画素は、薄膜トランジス
タ（ＴＦＴ）と、前記薄膜トランジスタ（ＴＦＴ）のソ
ース電極と接続される画素電極（ＰＸ）とを有する。ま
た、画素電極（ＰＸ）とコモン電極（ＣＯＭ）との間に
液晶層が設けられるので、画素電極（ＰＸ）とコモン電
極（ＣＯＭ）との間には、液晶容量（ＣLC）が等価的に
接続される。
のドレイン信号線（ＤｉＧ，ＤｉＢ，……）と、隣接す
る２本のゲート信号線（Ｇ０，Ｇ１，……）との交差領
域内に配置される。ここで、各画素は、薄膜トランジス
タ（ＴＦＴ）と、前記薄膜トランジスタ（ＴＦＴ）のソ
ース電極と接続される画素電極（ＰＸ）とを有する。ま
た、画素電極（ＰＸ）とコモン電極（ＣＯＭ）との間に
液晶層が設けられるので、画素電極（ＰＸ）とコモン電
極（ＣＯＭ）との間には、液晶容量（ＣLC）が等価的に
接続される。
【００２４】なお、ソース電極、ドレイン電極は本来そ
の間のバイアス極性によって決まるもので、本実施の形
態では、そのバイアス極性は動作中反転するので、ソー
ス電極、ドレイン電極は動作中入れ替わるが、本明細書
中では、便宜上一方をソース電極、他方をドレイン電極
と固定して説明する。
の間のバイアス極性によって決まるもので、本実施の形
態では、そのバイアス極性は動作中反転するので、ソー
ス電極、ドレイン電極は動作中入れ替わるが、本明細書
中では、便宜上一方をソース電極、他方をドレイン電極
と固定して説明する。
【００２５】列方向の各画素の薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極は、それぞれ対応するドレイン信号
線（ＤｉＧ，ＤｉＢ，……）に接続され、また、行方向
の各画素の薄膜トランジスタ（ＴＦＴ）のゲート電極
は、それぞれ対応するゲート信号線（Ｇ１，Ｇ２，…
…，Ｇｅｎｄ）に接続される。
Ｔ）のドレイン電極は、それぞれ対応するドレイン信号
線（ＤｉＧ，ＤｉＢ，……）に接続され、また、行方向
の各画素の薄膜トランジスタ（ＴＦＴ）のゲート電極
は、それぞれ対応するゲート信号線（Ｇ１，Ｇ２，…
…，Ｇｅｎｄ）に接続される。
【００２６】薄膜トランジスタ（ＴＦＴ）は、ゲート電
極に選択走査電圧（正のバイアス電圧）を印加すると導
通し、ゲート電極に非選択走査電圧（負のバイアス電
圧）を印加すると不導通になる。
極に選択走査電圧（正のバイアス電圧）を印加すると導
通し、ゲート電極に非選択走査電圧（負のバイアス電
圧）を印加すると不導通になる。
【００２７】薄膜トランジスタ（ＴＦＴ）のソース電極
と前ラインのゲート信号線との間には、保持容量（ＣAD
D）が接続される。保持容量（ＣADD）は、良く知られて
いるように、薄膜トランジスタ（ＴＦＴ）がスイッチン
グするとき、ゲート電位変化が画素電極電位に与える影
響を低減する働きをする。また、保持容量（ＣADD）
は、放電時間を長くする作用もあり、薄膜トランジスタ
（ＴＦＴ）がオフした後の映像情報を長い間蓄積する。
と前ラインのゲート信号線との間には、保持容量（ＣAD
D）が接続される。保持容量（ＣADD）は、良く知られて
いるように、薄膜トランジスタ（ＴＦＴ）がスイッチン
グするとき、ゲート電位変化が画素電極電位に与える影
響を低減する働きをする。また、保持容量（ＣADD）
は、放電時間を長くする作用もあり、薄膜トランジスタ
（ＴＦＴ）がオフした後の映像情報を長い間蓄積する。
【００２８】その場合に、ゲート１ライン目の保持容量
（ＣADD）の他端が開放状態になるのを防止するため
に、ゲート信号線（Ｇ１）の外側にダミーゲート信号線
（Ｇ０）が設けられ、ゲート１ライン目の保持容量（Ｃ
ADD）の他端をダミーゲート信号線（Ｇ０）に接続す
る。
（ＣADD）の他端が開放状態になるのを防止するため
に、ゲート信号線（Ｇ１）の外側にダミーゲート信号線
（Ｇ０）が設けられ、ゲート１ライン目の保持容量（Ｃ
ADD）の他端をダミーゲート信号線（Ｇ０）に接続す
る。
【００２９】また、図３に示す液晶表示パネル（ＴＦＴ
−ＬＣＤ）の１画素の等価回路から明らかなように、薄
膜トランジスタ（ＴＦＴ）のドレイン−ゲート間、およ
び、ゲート−ソース間には、浮遊容量（ＣGD，ＣGS）が
存在する。
−ＬＣＤ）の１画素の等価回路から明らかなように、薄
膜トランジスタ（ＴＦＴ）のドレイン−ゲート間、およ
び、ゲート−ソース間には、浮遊容量（ＣGD，ＣGS）が
存在する。
【００３０】したがって、各ゲート信号線の間には、保
持容量（ＣADD）とゲート−ソース間の浮遊容量（ＣG
S）との直列回路が接続されることになるが、最終ライ
ンのゲート信号線（Ｇｅｎｄ）の外側にはゲート信号線
が存在しないため、最終ゲート信号線（Ｇｅｎｄ）とそ
の他のゲート信号線（Ｇ１〜Ｇｅｎｄ−１）との間で
は、ゲート信号線に接続されるコンデンサの容量値が相
違する。
持容量（ＣADD）とゲート−ソース間の浮遊容量（ＣG
S）との直列回路が接続されることになるが、最終ライ
ンのゲート信号線（Ｇｅｎｄ）の外側にはゲート信号線
が存在しないため、最終ゲート信号線（Ｇｅｎｄ）とそ
の他のゲート信号線（Ｇ１〜Ｇｅｎｄ−１）との間で
は、ゲート信号線に接続されるコンデンサの容量値が相
違する。
【００３１】そのため、本実施の形態では、ゲート信号
線に接続されるコンデンサの容量値を略同じにするため
に、最終ゲート信号線（Ｇｅｎｄ）の外側に、ダミーゲ
ート信号線（Ｇｅｎｄ＋１）が設けられる。
線に接続されるコンデンサの容量値を略同じにするため
に、最終ゲート信号線（Ｇｅｎｄ）の外側に、ダミーゲ
ート信号線（Ｇｅｎｄ＋１）が設けられる。
【００３２】図４は、本実施の形態の液晶表示モジュー
ルの概略構成と、信号の流れを示すブロック図である。
ルの概略構成と、信号の流れを示すブロック図である。
【００３３】同図において、表示制御装置２０１，バッ
ファ回路２１０は図１に示すコントローラ部１０１に設
けられ、ドレインドライバ２１１は図１に示すドレイン
ドライバ部１０３に設けられ、ゲートドライバ２０６は
図１に示すゲートドライバ部１０４に設けられる。
ファ回路２１０は図１に示すコントローラ部１０１に設
けられ、ドレインドライバ２１１は図１に示すドレイン
ドライバ部１０３に設けられ、ゲートドライバ２０６は
図１に示すゲートドライバ部１０４に設けられる。
【００３４】また、階調基準電圧生成部２０８，マルチ
プレクサ２０９，コモンドライバ２０３，レベルシフタ
２０７，ゲートオフ電圧生成部２０５およびＤＣ／ＤＣ
コンバータ２１２は図１に示す電源部１０２に設けられ
る。
プレクサ２０９，コモンドライバ２０３，レベルシフタ
２０７，ゲートオフ電圧生成部２０５およびＤＣ／ＤＣ
コンバータ２１２は図１に示す電源部１０２に設けられ
る。
【００３５】１個の半導体集積回路（ＬＳＩ）より構成
される表示制御装置２０１は、本体コンピュータからの
表示データと表示制御信号（クロック信号および表示タ
イミング信号（水平同期信号、垂直同期信号およびディ
スプレイタイミング信号））を受け取り、これを基にド
レインドライバ２１１，ゲートドライバ２０６を駆動す
る。
される表示制御装置２０１は、本体コンピュータからの
表示データと表示制御信号（クロック信号および表示タ
イミング信号（水平同期信号、垂直同期信号およびディ
スプレイタイミング信号））を受け取り、これを基にド
レインドライバ２１１，ゲートドライバ２０６を駆動す
る。
【００３６】この場合に、本体コンピュータからの表示
データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各データを１つの組にして単位時間毎に転送す
る。ここで、表示データは、各色毎６ビットの１８ビッ
トで構成されている。
データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各データを１つの組にして単位時間毎に転送す
る。ここで、表示データは、各色毎６ビットの１８ビッ
トで構成されている。
【００３７】図５は、本実施の形態のドレインドライバ
２１１の概略構成を示すブロック図である。
２１１の概略構成を示すブロック図である。
【００３８】同図に示すように、ドレインドライバ２１
１は、表示データのデータラッチ部２５１と出力電圧発
生回路２５２とから構成される。このドレインドライバ
２１１では、６ビットの表示データと、階調基準電圧生
成部２０８から９値の階調基準電圧が入力され、６４レ
ベルの出力電圧値が得られる。
１は、表示データのデータラッチ部２５１と出力電圧発
生回路２５２とから構成される。このドレインドライバ
２１１では、６ビットの表示データと、階調基準電圧生
成部２０８から９値の階調基準電圧が入力され、６４レ
ベルの出力電圧値が得られる。
【００３９】データラッチ部２５１は、表示データラッ
チ用クロック信号（ＣＬ１）に同期して表示データを出
力本数分だけ取り込み、出力電圧発生回路２５２は、階
調基準電圧生成部２０８から出力される９値の階調基準
電圧から６４階調の出力電圧を生成し、その６４階調の
出力電圧のうち、データラッチ部２５１からの表示デー
タに対応する出力電圧を選択してドレイン信号線に出力
する。
チ用クロック信号（ＣＬ１）に同期して表示データを出
力本数分だけ取り込み、出力電圧発生回路２５２は、階
調基準電圧生成部２０８から出力される９値の階調基準
電圧から６４階調の出力電圧を生成し、その６４階調の
出力電圧のうち、データラッチ部２５１からの表示デー
タに対応する出力電圧を選択してドレイン信号線に出力
する。
【００４０】また、階調基準電圧生成部２０８は、２つ
の分圧回路で構成され、前記２つの分圧回路の各出力が
マルチプレクサ２０９に入力される。
の分圧回路で構成され、前記２つの分圧回路の各出力が
マルチプレクサ２０９に入力される。
【００４１】この２つの分圧回路の抵抗直列回路は、１
番目の分圧回路を構成する抵抗直列回路が、ＲＢ１，Ｒ
Ｂ２，〜ＲＢ１０であったとすると、２番目の分圧回路
を構成する抵抗直列回路は、ＲＢ１０，ＲＢ９〜ＲＢ１
の関係になるように構成されている。
番目の分圧回路を構成する抵抗直列回路が、ＲＢ１，Ｒ
Ｂ２，〜ＲＢ１０であったとすると、２番目の分圧回路
を構成する抵抗直列回路は、ＲＢ１０，ＲＢ９〜ＲＢ１
の関係になるように構成されている。
【００４２】また、マルチプレクサ２０９は、交流化信
号（Ｍ）のＨｉｇｈレベル、Ｌｏｗレベルに応じて２つ
の分圧回路からの出力を切り替えて階調基準電圧（Ｖ０
〜Ｖ８）を出力するようにしている。抵抗直列回路が２
つある理由は、液晶にはガンマ特性がある為、正転時と
反転時でドレインドライバ２１１に与える階調基準電圧
を切り換える必要があるからである。
号（Ｍ）のＨｉｇｈレベル、Ｌｏｗレベルに応じて２つ
の分圧回路からの出力を切り替えて階調基準電圧（Ｖ０
〜Ｖ８）を出力するようにしている。抵抗直列回路が２
つある理由は、液晶にはガンマ特性がある為、正転時と
反転時でドレインドライバ２１１に与える階調基準電圧
を切り換える必要があるからである。
【００４３】本実施の形態では、ゲートオン電圧として
直流電圧を印加する。しかしながら、液晶容量（ＣLC）
の他端はコモン電極（ＣＯＭ）に接続されており、ま
た、コモン電極（ＣＯＭ）は、交流駆動波形で駆動され
るので、保持容量（ＣADD）の他端が接続される前段の
ゲート信号線も、コモン電極（ＣＯＭ）に印加される交
流駆動波形と同位相・同振幅の交流駆動波形を加えて駆
動し、それにより、液晶容量（ＣLC）の両端の電位差を
一定に保つようにしている。
直流電圧を印加する。しかしながら、液晶容量（ＣLC）
の他端はコモン電極（ＣＯＭ）に接続されており、ま
た、コモン電極（ＣＯＭ）は、交流駆動波形で駆動され
るので、保持容量（ＣADD）の他端が接続される前段の
ゲート信号線も、コモン電極（ＣＯＭ）に印加される交
流駆動波形と同位相・同振幅の交流駆動波形を加えて駆
動し、それにより、液晶容量（ＣLC）の両端の電位差を
一定に保つようにしている。
【００４４】そのため、本実施の形態では、コモンドラ
イバ２０３からの交流駆動電圧をゲートオフ電圧生成部
２０５に入力して、コモン電極交流駆動波形を加えたゲ
ートオフ電圧を生成するようにしている。
イバ２０３からの交流駆動電圧をゲートオフ電圧生成部
２０５に入力して、コモン電極交流駆動波形を加えたゲ
ートオフ電圧を生成するようにしている。
【００４５】図６は、本実施の形態におけるコモンドラ
イバ２０３およびゲートオフ電圧生成部２０５の回路構
成を示す図である。
イバ２０３およびゲートオフ電圧生成部２０５の回路構
成を示す図である。
【００４６】同図において、コモンドライバ２０３は、
交流化信号（Ｍ）が入力されるオペアンプ（ＯＰ１）と
ＮＰＮ型トランジスタ（ＴＲ１）とＰＮＰ型トランジス
タ（ＴＲ２）から構成されるバッファ回路とで構成され
る。
交流化信号（Ｍ）が入力されるオペアンプ（ＯＰ１）と
ＮＰＮ型トランジスタ（ＴＲ１）とＰＮＰ型トランジス
タ（ＴＲ２）から構成されるバッファ回路とで構成され
る。
【００４７】また、ゲートオフ電圧生成部２０５は、抵
抗（Ｒ４）とツェナーダイオード（ＺＤ１）から構成さ
れるレベルシフト回路と、オペアンプ（ＯＰ２）とＮＰ
Ｎ型トランジスタ（ＴＲ３）とＰＮＰ型トランジスタ
（ＴＲ４）から構成されるバッファ回路とで構成され、
ゲートオフ電圧生成部２０５は、コモンドライバ２０３
からの出力電圧を、レベルシフト回路でシフトし、その
シフトされた電圧をバッファ回路で電流増幅するように
したものである。
抗（Ｒ４）とツェナーダイオード（ＺＤ１）から構成さ
れるレベルシフト回路と、オペアンプ（ＯＰ２）とＮＰ
Ｎ型トランジスタ（ＴＲ３）とＰＮＰ型トランジスタ
（ＴＲ４）から構成されるバッファ回路とで構成され、
ゲートオフ電圧生成部２０５は、コモンドライバ２０３
からの出力電圧を、レベルシフト回路でシフトし、その
シフトされた電圧をバッファ回路で電流増幅するように
したものである。
【００４８】このゲートオフ電圧生成部２０５とコモン
ドライバ２０３とは直列に接続され、また、ゲートオフ
電圧生成部２０５とコモンドライバ２０３との接続点に
は、抵抗（Ｒ５）と抵抗（Ｒ６）との接続点の電圧が入
力されるオペアンプ（ＯＰ３）の出力端が接続されてお
り、ゲートオフ電圧生成部２０５とコモンドライバ２０
３との接続点の電圧を所定の電圧に保っている。
ドライバ２０３とは直列に接続され、また、ゲートオフ
電圧生成部２０５とコモンドライバ２０３との接続点に
は、抵抗（Ｒ５）と抵抗（Ｒ６）との接続点の電圧が入
力されるオペアンプ（ＯＰ３）の出力端が接続されてお
り、ゲートオフ電圧生成部２０５とコモンドライバ２０
３との接続点の電圧を所定の電圧に保っている。
【００４９】なお、図６において、ＶEEの電圧は、図４
に示すＤＣ／ＤＣコンバータ２１２により生成される。
また、交流化信号（Ｍ）は、表示制御装置２０１から出
力される。
に示すＤＣ／ＤＣコンバータ２１２により生成される。
また、交流化信号（Ｍ）は、表示制御装置２０１から出
力される。
【００５０】図７に、本実施の形態における、コモン電
極（ＣＯＭ）に印加されるコモン電圧（Ｖｃｏｍ）、ド
レイン電極に印加されるドレイン電圧、ゲート電極に印
加されるゲート電圧のｏｎ，ｏｆｆレベル、および、そ
の波形を示す。
極（ＣＯＭ）に印加されるコモン電圧（Ｖｃｏｍ）、ド
レイン電極に印加されるドレイン電圧、ゲート電極に印
加されるゲート電圧のｏｎ，ｏｆｆレベル、および、そ
の波形を示す。
【００５１】なお、図７において、ドレイン波形は黒を
表示しているときのドレイン波形を示す。
表示しているときのドレイン波形を示す。
【００５２】本実施の形態では、最初にコモン電圧（Ｖ
ｃｏｍ）を生成し、ゲートオフ電圧は、コモン電圧（Ｖ
ｃｏｍ）をレベルシフトすることにより得ている。した
がって、コモン電圧（Ｖｃｏｍ）波形と、ゲートオフ電
圧波形は、直流的な電圧レベルが異なるだけで、波形は
同一である。ここで、ゲート電圧のｏｎレベル波形は直
流電圧である。
ｃｏｍ）を生成し、ゲートオフ電圧は、コモン電圧（Ｖ
ｃｏｍ）をレベルシフトすることにより得ている。した
がって、コモン電圧（Ｖｃｏｍ）波形と、ゲートオフ電
圧波形は、直流的な電圧レベルが異なるだけで、波形は
同一である。ここで、ゲート電圧のｏｎレベル波形は直
流電圧である。
【００５３】また、ダミーゲート信号線（Ｇ０）に、正
規のゲート駆動電圧（ゲートｏｎレベル，ゲートｏｆｆ
レベル）を印加することにより、駆動条件を他のゲート
信号線と同じにすることができ、これにより、１ライン
目の画素のコントラストを向上させることができる。
規のゲート駆動電圧（ゲートｏｎレベル，ゲートｏｆｆ
レベル）を印加することにより、駆動条件を他のゲート
信号線と同じにすることができ、これにより、１ライン
目の画素のコントラストを向上させることができる。
【００５４】さらに、ダミーゲート信号線（Ｇｅｎｄ＋
１）にも、正規のゲート駆動電圧（ゲートｏｎレベル，
ゲートｏｆｆレベル）を印加することにより、駆動条件
を他のゲート信号線と同じにすることができ、これによ
り、最終ラインの画素のコントラストを向上させること
ができる。
１）にも、正規のゲート駆動電圧（ゲートｏｎレベル，
ゲートｏｆｆレベル）を印加することにより、駆動条件
を他のゲート信号線と同じにすることができ、これによ
り、最終ラインの画素のコントラストを向上させること
ができる。
【００５５】図１０は、従来のＴＦＴ方式の液晶表示モ
ジュールにおけるコモンドライバ２０３およびゲートオ
フ電圧生成部２０５の回路構成を示す図である。
ジュールにおけるコモンドライバ２０３およびゲートオ
フ電圧生成部２０５の回路構成を示す図である。
【００５６】同図に示すように、従来の液晶表示モジュ
ールでは、コモンドライバ２０３は、交流化信号（Ｍ）
が入力されるオペアンプ（ＯＰ１）とＮＰＮ型トランジ
スタ（ＴＲ１）とＰＮＰ型トランジスタ（ＴＲ２）から
構成されるバッファ回路とで構成される。
ールでは、コモンドライバ２０３は、交流化信号（Ｍ）
が入力されるオペアンプ（ＯＰ１）とＮＰＮ型トランジ
スタ（ＴＲ１）とＰＮＰ型トランジスタ（ＴＲ２）から
構成されるバッファ回路とで構成される。
【００５７】しかしながら、ゲートオフ電圧生成部２０
５は、抵抗（Ｒ７）とツェナーダイオード（ＺＤ２）か
ら構成されるレベルシフト回路と、ツェナーダイオード
（ＺＤ２）の両端間に接続される容量（Ｃ１）とで構成
され、ゲートオフ電圧は、抵抗（Ｒ７）とツェナーダイ
オード（ＺＤ２）との接続点から出力されるようになっ
ている。
５は、抵抗（Ｒ７）とツェナーダイオード（ＺＤ２）か
ら構成されるレベルシフト回路と、ツェナーダイオード
（ＺＤ２）の両端間に接続される容量（Ｃ１）とで構成
され、ゲートオフ電圧は、抵抗（Ｒ７）とツェナーダイ
オード（ＺＤ２）との接続点から出力されるようになっ
ている。
【００５８】前記図２、図３に示すように、各画素電極
（ＰＸ）と前段のゲート信号線との間には、保持容量
（ＣADD）が接続される。また、図７に示すコモン電極
に印加されるコモン電圧、および、ゲート電極に印加さ
れるゲート電圧のレベル、および、その波形から理解で
きるように、各画素に印加される駆動電圧は、１フレー
ム毎に正極性あるいは負極性に変化するので、この保持
容量（ＣADD）は、１フレーム毎に充放電されることに
なる。
（ＰＸ）と前段のゲート信号線との間には、保持容量
（ＣADD）が接続される。また、図７に示すコモン電極
に印加されるコモン電圧、および、ゲート電極に印加さ
れるゲート電圧のレベル、および、その波形から理解で
きるように、各画素に印加される駆動電圧は、１フレー
ム毎に正極性あるいは負極性に変化するので、この保持
容量（ＣADD）は、１フレーム毎に充放電されることに
なる。
【００５９】したがって、１フレーム毎に、この保持容
量（ＣADD）に対して充分な充放電電流が供給されない
場合には、その充放電電流により保持容量（ＣADD）の
両端に生じる電圧は、保持容量（ＣADD）に対して充分
な充放電電流が供給される場合に、その充放電電流によ
り保持容量（ＣADD）の両端に生じる電圧に比して変動
することになり、それにより、非選択期間内の画素電極
（ＰＸ）の電圧レベルが変動することになる。
量（ＣADD）に対して充分な充放電電流が供給されない
場合には、その充放電電流により保持容量（ＣADD）の
両端に生じる電圧は、保持容量（ＣADD）に対して充分
な充放電電流が供給される場合に、その充放電電流によ
り保持容量（ＣADD）の両端に生じる電圧に比して変動
することになり、それにより、非選択期間内の画素電極
（ＰＸ）の電圧レベルが変動することになる。
【００６０】この場合、例えば、液晶表示パネル（ＴＦ
Ｔ−ＬＣＤ）に枠等を表示する場合に、枠内と枠外で画
素電極（ＰＸ）とコモン電極（ＣＯＭ）との間の電圧差
が異なるので、それに伴い、保持容量（ＣADD）に対す
る１フレーム毎の充放電電流も異なる。
Ｔ−ＬＣＤ）に枠等を表示する場合に、枠内と枠外で画
素電極（ＰＸ）とコモン電極（ＣＯＭ）との間の電圧差
が異なるので、それに伴い、保持容量（ＣADD）に対す
る１フレーム毎の充放電電流も異なる。
【００６１】このため、液晶表示パネル（ＴＦＴ−ＬＣ
Ｄ）に枠等を表示する場合で、保持容量（ＣADD）に対
して充分な充放電電流が供給できない場合には、その充
放電電流により保持容量（ＣADD）の両端に生じる電圧
が変動し、それにより、非選択期間内の画素電極（Ｐ
Ｘ）の電圧レベルが変動し、そのため、液晶表示パネル
（ＴＦＴ−ＬＣＤ）に枠等を表示する場合に、その両側
にクロストークが生じることになる。
Ｄ）に枠等を表示する場合で、保持容量（ＣADD）に対
して充分な充放電電流が供給できない場合には、その充
放電電流により保持容量（ＣADD）の両端に生じる電圧
が変動し、それにより、非選択期間内の画素電極（Ｐ
Ｘ）の電圧レベルが変動し、そのため、液晶表示パネル
（ＴＦＴ−ＬＣＤ）に枠等を表示する場合に、その両側
にクロストークが生じることになる。
【００６２】今、１ゲート信号線に接続される全ての保
持容量（ＣADD）の和をＣＭＤとするとき、このＣＭＤ
とゲートオフ電圧生成部内の容量（Ｃ１）との比が、Ｃ
ＭＤ≪Ｃ１であれば、１ゲート信号線に接続される全て
の保持容量（ＣADD）に、１フレーム毎に充分な充放電
電流を容量（Ｃ１）から流すことができるので、前記し
たクロストークを認識できないレベルまで減少させるこ
とが可能である。
持容量（ＣADD）の和をＣＭＤとするとき、このＣＭＤ
とゲートオフ電圧生成部内の容量（Ｃ１）との比が、Ｃ
ＭＤ≪Ｃ１であれば、１ゲート信号線に接続される全て
の保持容量（ＣADD）に、１フレーム毎に充分な充放電
電流を容量（Ｃ１）から流すことができるので、前記し
たクロストークを認識できないレベルまで減少させるこ
とが可能である。
【００６３】しかしながら、例えば、ＸＧＡ表示モード
のように、液晶表示パネル（ＴＦＴ−ＬＣＤ）の解像度
が大解像度となると、１ゲート信号線に接続される全て
の保持容量（ＣADD）の和（ＣＭＤ）が大きくなり、Ｃ
ＭＤ＜Ｃ１となる。このため、１ゲート信号線に接続さ
れる全ての保持容量（ＣADD）に、１フレーム毎に充分
な充放電電流を容量（Ｃ１）から流すことができなくな
り、これにより、クロストークが発生する。
のように、液晶表示パネル（ＴＦＴ−ＬＣＤ）の解像度
が大解像度となると、１ゲート信号線に接続される全て
の保持容量（ＣADD）の和（ＣＭＤ）が大きくなり、Ｃ
ＭＤ＜Ｃ１となる。このため、１ゲート信号線に接続さ
れる全ての保持容量（ＣADD）に、１フレーム毎に充分
な充放電電流を容量（Ｃ１）から流すことができなくな
り、これにより、クロストークが発生する。
【００６４】しかしながら、本実施の形態では、ゲート
オフ電圧生成部に、コモン電極（ＣＯＭ）に供給される
交流駆動電圧を、ツェナダイオード（ＺＤ１）より所定
電圧レベル降下された電圧を電流増幅するバッファ回路
を設け、そのバッファ回路の出力電圧をゲートオフ電圧
として、非選択のゲート信号線に供給するようにしたの
で、１ゲート信号線に接続される全ての保持容量（ＣAD
D）に、１フレーム毎に充分な充放電電流を流すことが
できるので、前記したクロストークを認識できないレベ
ルまで減少させることが可能である。
オフ電圧生成部に、コモン電極（ＣＯＭ）に供給される
交流駆動電圧を、ツェナダイオード（ＺＤ１）より所定
電圧レベル降下された電圧を電流増幅するバッファ回路
を設け、そのバッファ回路の出力電圧をゲートオフ電圧
として、非選択のゲート信号線に供給するようにしたの
で、１ゲート信号線に接続される全ての保持容量（ＣAD
D）に、１フレーム毎に充分な充放電電流を流すことが
できるので、前記したクロストークを認識できないレベ
ルまで減少させることが可能である。
【００６５】また、図６に示すように、本実施の形態で
は、前記図１０に示す従来のＴＦＴ方式の液晶表示モジ
ュールに比して、ＤＣ／ＤＣコンバータ２１２の出力を
１出力（図１０に示すＶEHの電圧）削除することが可能
となる。
は、前記図１０に示す従来のＴＦＴ方式の液晶表示モジ
ュールに比して、ＤＣ／ＤＣコンバータ２１２の出力を
１出力（図１０に示すＶEHの電圧）削除することが可能
となる。
【００６６】また、本実施の形態のように、ゲートオン
電圧として直流電圧を印加する場合には、ゲートオン電
圧生成部が必要でないので、回路構成が簡単になり、そ
れにより、液晶表示モジュールの小型化を図ることが可
能である。
電圧として直流電圧を印加する場合には、ゲートオン電
圧生成部が必要でないので、回路構成が簡単になり、そ
れにより、液晶表示モジュールの小型化を図ることが可
能である。
【００６７】［実施の形態２］図８は、本発明の他の実
施の形態である液晶表示モジュールの概略構成と、信号
の流れを示すブロック図である。
施の形態である液晶表示モジュールの概略構成と、信号
の流れを示すブロック図である。
【００６８】同図に示す液晶表示モジュールは、コモン
ドライバ２０３の前段に、コモン電圧生成部２０２を設
けるとともに、コモン電圧（Ｖｃｏｍ）と同相、同振幅
の交流化されたゲートオン電圧を生成するゲートオン電
圧生成部２０４を設けるようにした点で、前記実施の形
態１の液晶表示モジュールと相違する。
ドライバ２０３の前段に、コモン電圧生成部２０２を設
けるとともに、コモン電圧（Ｖｃｏｍ）と同相、同振幅
の交流化されたゲートオン電圧を生成するゲートオン電
圧生成部２０４を設けるようにした点で、前記実施の形
態１の液晶表示モジュールと相違する。
【００６９】ここで、コモン電圧生成部２０２、ゲート
オン電圧生成部２０４は、図１に示す電源部１０２に設
けられる。
オン電圧生成部２０４は、図１に示す電源部１０２に設
けられる。
【００７０】このコモン電圧生成部２０２は、交流化信
号（Ｍ）から台形波の交流駆動電圧を生成するものであ
り、これにより、コモン電極（ＣＯＭ）を台形波の交流
駆動電圧で駆動するようにしたので、駆動用トランジス
タのピーク電流を抑制することができる。それにより、
液晶表示モジュールの駆動回路が小型化され、液晶表示
モジュールの外形サイズを小さくすることが可能であ
る。
号（Ｍ）から台形波の交流駆動電圧を生成するものであ
り、これにより、コモン電極（ＣＯＭ）を台形波の交流
駆動電圧で駆動するようにしたので、駆動用トランジス
タのピーク電流を抑制することができる。それにより、
液晶表示モジュールの駆動回路が小型化され、液晶表示
モジュールの外形サイズを小さくすることが可能であ
る。
【００７１】なお、前記コモン電圧生成部２０２および
ゲートオン電圧生成部２０４の詳細な回路構成は、前記
特願平７−１６９６４９号に記載されている。
ゲートオン電圧生成部２０４の詳細な回路構成は、前記
特願平７−１６９６４９号に記載されている。
【００７２】図９に、本実施の形態における、コモン電
極（ＣＯＭ）に印加されるコモン電圧（Ｖｃｏｍ）、ド
レイン電極に印加されるドレイン電圧、ゲート電極に印
加されるゲート電圧のｏｎ，ｏｆｆレベル、および、そ
の波形を示す。
極（ＣＯＭ）に印加されるコモン電圧（Ｖｃｏｍ）、ド
レイン電極に印加されるドレイン電圧、ゲート電極に印
加されるゲート電圧のｏｎ，ｏｆｆレベル、および、そ
の波形を示す。
【００７３】なお、図９において、ドレイン波形は黒を
表示しているときのドレイン波形を示す。
表示しているときのドレイン波形を示す。
【００７４】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。
【００７５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００７６】（１）本発明によれば、液晶表示装置にお
いて、非選択走査電圧生成部で、共通駆動手段から出力
される交流駆動電圧から所定レベル電圧降下した電圧を
電流増幅して非選択走査電圧を生成し、走査信号線に供
給するようにしたので、高解像度の液晶表示パネルを使
用する場合であっても、その表示画面中にクロストーク
が生じるのを防止することが可能となる。
いて、非選択走査電圧生成部で、共通駆動手段から出力
される交流駆動電圧から所定レベル電圧降下した電圧を
電流増幅して非選択走査電圧を生成し、走査信号線に供
給するようにしたので、高解像度の液晶表示パネルを使
用する場合であっても、その表示画面中にクロストーク
が生じるのを防止することが可能となる。
【００７７】（２）本発明によれば、非選択走査電圧生
成部と共通電極駆動手段とを直列に接続するようにした
ので、ＤＣ／ＤＣコンバータの回路構成を簡略すること
が可能となる。
成部と共通電極駆動手段とを直列に接続するようにした
ので、ＤＣ／ＤＣコンバータの回路構成を簡略すること
が可能となる。
【図１】本発明の一実施の形態であるＴＦＴ方式の液晶
表示モジュールの液晶表示パネルとその周辺に配置され
た回路を示すブロック図である。
表示モジュールの液晶表示パネルとその周辺に配置され
た回路を示すブロック図である。
【図２】図１に示す液晶表示パネル（ＴＦＴ−ＬＣＤ）
の等価回路を示す図である。
の等価回路を示す図である。
【図３】図１に示す液晶表示パネル（ＴＦＴ−ＬＣＤ）
の１画素の等価回路を示す図である。
の１画素の等価回路を示す図である。
【図４】本実施の形態１のＴＦＴ方式の液晶表示モジュ
ールの概略構成と、信号の流れを示すブロック図であ
る。
ールの概略構成と、信号の流れを示すブロック図であ
る。
【図５】本実施の形態１のドレインドライバの概略構成
を示すブロック図である。
を示すブロック図である。
【図６】本実施の形態１におけるコモンドライバおよび
ゲートオフ電圧生成部の回路構成を示す図である。
ゲートオフ電圧生成部の回路構成を示す図である。
【図７】本実施の形態１における、コモン電極に印加さ
れるコモン電圧、ドレインに印加されるドレイン電圧、
ゲート電極に印加されるゲート電圧のレベル、および、
その波形を示す図である。
れるコモン電圧、ドレインに印加されるドレイン電圧、
ゲート電極に印加されるゲート電圧のレベル、および、
その波形を示す図である。
【図８】本発明の他の実施の形態であるＴＦＴ方式の液
晶表示モジュールの概略構成と、信号の流れを示すブロ
ック図である。
晶表示モジュールの概略構成と、信号の流れを示すブロ
ック図である。
【図９】本実施の形態２における、コモン電極に印加さ
れるコモン電圧、ドレインに印加されるドレイン電圧、
ゲート電極に印加されるゲート電圧のレベル、および、
その波形を示す図である。
れるコモン電圧、ドレインに印加されるドレイン電圧、
ゲート電極に印加されるゲート電圧のレベル、および、
その波形を示す図である。
【図１０】従来のＴＦＴ方式の液晶表示モジュールにお
けるコモンドライバおよびゲートオフ電圧生成部の回路
構成を示す図である。
けるコモンドライバおよびゲートオフ電圧生成部の回路
構成を示す図である。
ＴＦＴ−ＬＣＤ…液晶表示パネル、ＴＲ１〜ＴＲ７…ト
ランジスタ、ＯＰ１〜ＯＰ３…オペアンプ、Ｃ１…容
量、１０１…コントローラ部、１０２…電源部、１０３
…ドレインドライバ部、１０４…ゲートドライバ部、２
０１…表示制御装置、２０２…コモン電圧生成部、２０
３…コモンドライバ、２０４…ゲートオン電圧生成部、
２０５…ゲートオフ電圧生成部、２０６…ゲートドライ
バ、２０７…レベルシフタ、２０８…階調基準電圧生成
部、２０９…マルチプレクサ、２１０…バッファ回路、
２１１…ドレインドライバ、２１２…ＤＣ／ＤＣコンバ
ータ、２５１…データラッチ部、２５２…出力電圧発生
回路。
ランジスタ、ＯＰ１〜ＯＰ３…オペアンプ、Ｃ１…容
量、１０１…コントローラ部、１０２…電源部、１０３
…ドレインドライバ部、１０４…ゲートドライバ部、２
０１…表示制御装置、２０２…コモン電圧生成部、２０
３…コモンドライバ、２０４…ゲートオン電圧生成部、
２０５…ゲートオフ電圧生成部、２０６…ゲートドライ
バ、２０７…レベルシフタ、２０８…階調基準電圧生成
部、２０９…マルチプレクサ、２１０…バッファ回路、
２１１…ドレインドライバ、２１２…ＤＣ／ＤＣコンバ
ータ、２５１…データラッチ部、２５２…出力電圧発生
回路。
Claims (3)
- 【請求項１】 マトリックス状に設けられる複数の画素
と、前記行方向の各画素に選択走査電圧あるいは非選択
走査電圧を印加する複数の走査信号線と、前記各画素に
共通駆動電圧を印加する共通電極とを、少なくとも有す
る液晶表示パネルと、前記各走査信号線に選択走査電圧
あるいは非選択走査電圧を供給する走査信号線駆動手段
と、前記共通電極に共通駆動電圧を供給する共通電極駆
動手段と、前記走査信号線駆動手段に非選択走査電圧を
供給する非選択走査電圧生成部とを具備する液晶表示装
置であって、 前記共通電極駆動手段は、共通駆動電圧として交流駆動
電圧を共通電極に供給して前記共通電極を交流化駆動
し、前記非選択走査電圧生成部は、前記共通電極に供給
される交流駆動電圧と同相、同振幅の非選択走査電圧を
生成する液晶表示装置において、 前記非選択走査電圧生成部は、前記共通駆動手段と直列
に接続され、前記共通駆動手段から出力される前記交流
駆動電圧から所定レベル電圧降下した電圧を電流増幅し
て出力することを特徴とする液晶表示装置。 - 【請求項２】 前記非選択走査電圧生成手段は、前記共
通駆動手段の出力端にその一端が接続されるツェナーダ
イオードと、前記ツェナーダイオードの他端にその入力
端が接続されるバッファ回路とを有することを特徴とす
る請求項１に記載された液晶表示装置。 - 【請求項３】 前記共通電極駆動手段と前記非選択走査
電圧生成手段との間に、所定の電位が印加されることを
特徴とする請求項１または請求項２に記載された液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10694497A JPH10301087A (ja) | 1997-04-24 | 1997-04-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10694497A JPH10301087A (ja) | 1997-04-24 | 1997-04-24 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10301087A true JPH10301087A (ja) | 1998-11-13 |
Family
ID=14446494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10694497A Pending JPH10301087A (ja) | 1997-04-24 | 1997-04-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10301087A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436405B1 (ko) * | 2001-06-07 | 2004-06-16 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 장치, 표시 장치용 전원 회로 및 표시 장치용 집적회로 |
| KR100463601B1 (ko) * | 2001-12-24 | 2004-12-29 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 공통 전압 발생 회로 |
| US7078864B2 (en) | 2001-06-07 | 2006-07-18 | Hitachi, Ltd. | Display apparatus and power supply device for displaying |
| JP2006309272A (ja) * | 2006-08-04 | 2006-11-09 | Hitachi Ltd | 表示装置 |
| JP2009075580A (ja) * | 2007-08-29 | 2009-04-09 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
| US7786985B2 (en) | 2002-12-25 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| KR101050347B1 (ko) | 2003-12-30 | 2011-07-19 | 엘지디스플레이 주식회사 | 게이트드라이버, 액정표시장치 및 그 구동방법 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| CN105489187A (zh) * | 2016-01-27 | 2016-04-13 | 上海天马微电子有限公司 | 产生用于液晶面板的公共电压的电路及其液晶显示器 |
-
1997
- 1997-04-24 JP JP10694497A patent/JPH10301087A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436405B1 (ko) * | 2001-06-07 | 2004-06-16 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 장치, 표시 장치용 전원 회로 및 표시 장치용 집적회로 |
| US7078864B2 (en) | 2001-06-07 | 2006-07-18 | Hitachi, Ltd. | Display apparatus and power supply device for displaying |
| KR100463601B1 (ko) * | 2001-12-24 | 2004-12-29 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 공통 전압 발생 회로 |
| US8044906B2 (en) | 2002-12-25 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US9640135B2 (en) | 2002-12-25 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US7786985B2 (en) | 2002-12-25 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US10121448B2 (en) | 2002-12-25 | 2018-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US11217200B2 (en) | 2002-12-25 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US10373581B2 (en) | 2002-12-25 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US8059078B2 (en) | 2002-12-25 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US10867576B2 (en) | 2002-12-25 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US9190425B2 (en) | 2002-12-25 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| US9881582B2 (en) | 2002-12-25 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
| KR101050347B1 (ko) | 2003-12-30 | 2011-07-19 | 엘지디스플레이 주식회사 | 게이트드라이버, 액정표시장치 및 그 구동방법 |
| US9646714B2 (en) | 2005-10-18 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| US11011244B2 (en) | 2005-10-18 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| US11699497B2 (en) | 2005-10-18 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| US10311960B2 (en) | 2005-10-18 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| JP4541332B2 (ja) * | 2006-08-04 | 2010-09-08 | 株式会社日立製作所 | 表示装置 |
| JP2006309272A (ja) * | 2006-08-04 | 2006-11-09 | Hitachi Ltd | 表示装置 |
| JP2009075580A (ja) * | 2007-08-29 | 2009-04-09 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
| CN105489187B (zh) * | 2016-01-27 | 2018-04-10 | 上海天马微电子有限公司 | 产生用于液晶面板的公共电压的电路及其液晶显示器 |
| CN105489187A (zh) * | 2016-01-27 | 2016-04-13 | 上海天马微电子有限公司 | 产生用于液晶面板的公共电压的电路及其液晶显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9548031B2 (en) | Display device capable of driving at low speed | |
| KR100331773B1 (ko) | 액정표시장치 | |
| US6980190B2 (en) | Liquid crystal display device having an improved precharge circuit and method of driving same | |
| KR101245944B1 (ko) | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 | |
| JP3745259B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US7643001B2 (en) | Liquid crystal display device and driving method of the same | |
| KR101252854B1 (ko) | 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법 | |
| US8217929B2 (en) | Electro-optical device, driving method, and electronic apparatus with user adjustable ratio between positive and negative field | |
| US6717563B2 (en) | Method of driving liquid crystal display panel using superposed gate pulses | |
| JP3550016B2 (ja) | 液晶表示装置の駆動方法および映像信号電圧の出力方法 | |
| US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
| US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
| KR101255705B1 (ko) | 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법 | |
| US20110267323A1 (en) | Electro-optical apparatus and electronics device | |
| JP2001166741A (ja) | 半導体集積回路装置および液晶表示装置 | |
| JPH10301087A (ja) | 液晶表示装置 | |
| JP2007065134A (ja) | 液晶表示装置 | |
| KR101560394B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| KR100477598B1 (ko) | 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치 | |
| JP2006154855A (ja) | 液晶表示装置 | |
| JP4053198B2 (ja) | 液晶表示装置 | |
| KR100965584B1 (ko) | 액정표시장치의 구동회로 | |
| JP3795503B2 (ja) | 液晶表示装置 | |
| KR20170105682A (ko) | 저속 구동이 가능한 표시장치 | |
| JP3754695B2 (ja) | 液晶表示装置および映像信号線駆動装置 |