JP6531787B2 - 電気光学装置及び電子機器 - Google Patents

Description

本発明は、電気光学装置及び電気光学装置を備えた電子機器に関する。

電気光学装置として、相展開された複数の画像信号を順次選択されたデータ線に対して供給するためのサンプルホールド回路と、１水平帰線期間中でサンプルホールド回路による画像信号の印加前に、データ線に画像補助入力信号を供給するプリチャージ回路とを備えたアクティブマトリックス型液晶表示装置が開示されている（特許文献１）。

上記特許文献１のアクティブマトリックス型液晶表示装置では、複数の画像信号線から中継用配線を経て所望のサンプルホールド回路に信号を伝送する信号伝送路において、画像信号線に比べて高抵抗の導電膜からなる中継用配線の幅及び長さを等しく形成している。これにより、信号伝送路における時定数を一定とし、時定数がばらつくことに起因する表示ムラを抑制できるとしている。

また、サンプルホールド回路を構成するトランジスターは、画素回路のトランジスターに比べて、半導体層のチャネル幅が長く、半導体層のソース領域と上記信号伝送路の配線とは複数のソースコンタクトホールを介して接続され、半導体層のドレイン領域とデータ線とは複数のドレインコンタクトホールを介して接続されている。これによって、比較的に高電圧及び高周波である画像信号や画像補助入力信号を安定的にデータ線に供給できるようにしている。

一方で、上記アクティブマトリックス型液晶表示装置において、サンプルホールド回路が設けられるアクティブマトリックス基板の大きさを変えずに、画素数を増やして高精細な表示を可能とする場合、画素ピッチすなわちデータ線の配置ピッチに対応して、サンプルホールド回路を構成するトランジスターを狭ピッチで配置する必要が生ずる。ところが、アクティブマトリックス基板においてサンプルホールド回路を配置可能な領域が限られていることから、上記特許文献１にはサンプルホールド回路のトランジスターを狭ピッチで配置することが可能な変形例が記載されている。

具体的には、ソースコンタクトホール及びドレインコンタクトホールの大きさを変えずに、相互のコンタクトホールの位置をデータ線に沿った方向にずらして互い違いに配置し、ソースコンタクトホールとドレインコンタクトホールとの間でゲート電極を蛇行させたパターンとすることで、サンプルホールド回路を構成するトランジスターを狭ピッチで配置した変形例が示されている。

また、電気光学装置の電気光学パネルに係り、例えば、転送信号を順次出力するシフトレジスター回路と、順次出力された転送信号をバッファリングするバッファー回路と、バッファリングされた転送信号をサンプリングパルスとして画像信号をサンプリングしてデータ線に供給するサンプリング回路と、上記バッファー回路及び上記サンプリング回路の少なくとも一部を模擬するダミー回路とを備え、ダミー回路により生成されるサンプリングパルスの遅延量を示す遅延信号は、シフトレジスター回路に該遅延量が小さくなるようにフィードバックされる、電気光学パネルの駆動回路が開示されている（特許文献２）。また、これらのバッファー回路、サンプリング回路及びダミー回路は同一の基板上に形成されているとしている。

つまり、上記特許文献１のサンプルホールド回路と、上記特許文献２のサンプリング回路とは同じ機能を有するものである。

特開２００３−１７７３７６号公報 特開２００４−３６１９１９号公報

上記特許文献１のサンプルホールド回路のトランジスターにおいて、ゲート電極のパターニングの観点から一定の幅を有してゲート電極を蛇行させることは難しい。したがって、蛇行させることでゲート電極の幅がばらつくと、ゲート電極と対向する半導体層におけるチャネル長が実質的にばらつくことになり、サンプルホールド回路の動作が不安定となるおそれがある。

これを改善しようとして、ゲート電極を直線状とし、半導体層の平面形状において互い違いに配置されるソースコンタクトホール及びドレインコンタクトホールに対応する位置に凸部を設ける方法が考えられる。そうすると狭ピッチで配置された隣り合う半導体層間に蛇行したスペースが生ずる。当該スペースには半導体層と異なる材料で構成された絶縁膜が存在するため、例えばアクティブマトリックス基板の製造工程において熱処理などが施されると、当該スペースに応力が加わって絶縁膜にクラックが生ずるおそれがある。クラックが成長して半導体層や、これに繋がる配線に至るとサンプルホールド回路が正常に動作しない不具合が発生するおそれがある。

上記特許文献２のダミー回路は、バッファー回路及びサンプリング回路の少なくとも一部を模擬することから、例えばサンプリング回路のトランジスターと同じ形態のトランジスターをダミー回路に採用することは、上記特許文献１のサンプルホールド回路のトランジスターにおける上述した不具合がダミー回路においても発生するおそれがある。

また、上記特許文献２のサンプリング回路におけるトランジスターに対して、ダミー回路のトランジスターは、ゲート・ソース間電圧（Ｖｇｓ）が小さくなっている。具体的には、サンプリング回路におけるトランジスターのゲートはサンプリング信号が供給される信号線に接続され、ソースは画像信号が供給される信号線に接続されている。これに対して、ダミー回路におけるトランジスターのゲートは入力信号がインバーターやＮＡＮＤ回路によって反転され遅延され供給される信号線に接続され、ソースは低電位電源が供給される信号線に接続されている。したがって、ダミー回路のトランジスターは製造過程における例えば半導体層やゲート絶縁膜などの膜厚のばらつきの影響を受け易く、閾値特性がデプレッションシフト（以降、デプレシフトと言う）し易いという傾向がある。言い換えれば、上記特許文献１のサンプルホールド回路における課題を解決する手段を、そのまま上記特許文献２のダミー回路のトランジスターに適用してもよいか検討する必要があるという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例］本適用例に係る電気光学装置は、画素ごとに設けられた画素電極及びスイッチング素子と、前記スイッチング素子に接続されたデータ線と、ゲートに選択信号が供給され、ソースに画像信号が供給され、ドレインが前記データ線に接続されるサンプリング用トランジスターを有するサンプルホールド回路と、ゲートに入力信号が供給され、ソースに低電圧電源が供給され、ドレインから前記選択信号の遅延量を示す遅延信号が送出されるモニタリング用トランジスターを有するモニター回路と、を備え、前記サンプリング用トランジスターは互いに並列接続された複数のトランジスターからなり、前記モニタリング用トランジスターは、１個のトランジスターからなる。

本適用例によれば、サンプリング用トランジスターを複数のトランジスターで構成することで、データ線の配置に合わせて隣り合わせて配置されるサンプリング用トランジスター間に生ずる隙間が複数のトランジスターが配置された方向すなわちチャネル幅方向に連続しない。ゆえに、当該隙間を埋める絶縁膜に例えば熱などによる応力が働いたとしても応力が分散し易くなり、応力に起因して当該隙間を埋める絶縁膜にクラックが生じ難くなる。よって、クラックが成長して半導体層や、これに繋がる配線に至りサンプルホールド回路が正常に動作しない不具合が発生することを防止することができる。

一方、モニター回路のモニタリング用トランジスターは、サンプリング用トランジスターのように複数のトランジスターから構成されず、１個のトランジスターからなるため、トランジスターの製造工程によるばらつきの影響を受け難い。また、モニタリング用トランジスターはサンプリング用トランジスターのようにデータ線の配置に合わせて配置する必要が無いことから、隣り合うモニタリング用トランジスター間の隙間を埋める絶縁膜にクラックが生じ難くなるように当該隙間を調整することが可能である。つまり、サンプリング用トランジスターとモニタリング用トランジスターとを適正に配置して、安定した駆動状態が得られる電気光学装置を提供することができる。

上記適用例に記載の電気光学装置において、前記サンプリング用トランジスター及び前記モニタリング用トランジスターは、基材上に設けられ、前記基材と前記サンプリング用トランジスターとの間に設けられた第１遮光層と、前記基材と前記モニタリング用トランジスターとの間に設けられた第２遮光層と、を備え、前記第１遮光層は、前記サンプリング用トランジスターのチャネル幅方向に分割され、前記第２遮光層は、前記モニタリング用トランジスターのチャネル幅方向に分割されていないことが好ましい。
この構成によれば、基材上において、サンプリング用トランジスターの下層に配置される第１遮光層は、チャネル幅方向に分割されている。したがって、隣り合うサンプリング用トランジスターにおいて、その下層に位置する隣り合う第１遮光層の隙間もチャネル幅方向に連続しないことから、当該隙間を埋める絶縁膜にクラックが生じ難くなる。

一方、隣り合うモニタリング用トランジスターにおいて、その下層に位置する隣り合う第２遮光層はそれぞれ分割されていなくても、隣り合う第２遮光層の隙間を埋める絶縁膜にクラックが生じ難くなるように隙間を調整可能である。

上記適用例に記載の電気光学装置において、前記第１遮光層は、前記サンプリング用トランジスターを構成する前記複数のトランジスターごとにチャネル幅方向に分割されていることが好ましい。
この構成によれば、隣り合うサンプリング用トランジスターの隙間を埋める絶縁膜に加わる例えば熱などによる応力をさらに分散し易くなる。つまり、当該隙間を埋める絶縁膜に応力によるクラックがより生じ難くなる。

上記適用例に記載の電気光学装置において、前記第２遮光層は、前記モニタリング用トランジスターのチャネルと重なる位置において、隙間を有するように前記チャネル幅方向と直交する方向に分割されていることが好ましい。
この構成によれば、第２遮光層の隙間を埋める絶縁膜上にモニタリング用トランジスターの半導体層が形成されることから、半導体層が当該隙間と重なる部分で歪むと、実質的にチャネル長が長くなる。チャネル長が長くなるとモニタリング用トランジスターにおける閾値特性がエンハンストされることから、モニタリング用トランジスターの製造ばらつきによって閾値特性がデプレシフトし難くなる。つまり、安定した動作が得られるモニター回路が構成される。

上記適用例に記載の電気光学装置において、前記チャネル幅方向と直交する方向における前記隙間の長さは、前記モニタリング用トランジスターのチャネル長よりも短いことが好ましい。
この構成によれば、当該隙間に外部から光が入射したとしても、モニタリング用トランジスターにおける光リーク電流が生じ難い。

上記適用例に記載の電気光学装置において、前記第２遮光層は、前記モニタリング用トランジスターのチャネルと重なる位置において、前記チャネル側に突出する凸部を有しているとしてもよい。
この構成によれば、第２遮光層の凸部を埋める絶縁膜上にモニタリング用トランジスターの半導体層が形成されることから、半導体層が当該凸部と重なる部分で歪むと、実質的にチャネル長が長くなる。チャネル長が長くなるとモニタリング用トランジスターにおける閾値特性がエンハンストされることから、モニタリング用トランジスターの製造ばらつきによって閾値特性がデプレシフトし難くなる。つまり、安定した動作が得られるモニター回路が構成される。

上記適用例に記載の電気光学装置において、前記チャネル幅方向と直交する方向における前記凸部の長さは、前記モニタリング用トランジスターのチャネル長よりも短いことが好ましい。
この構成によれば、モニタリング用トランジスターの閾値特性が過剰にエンハンストされることがない。

上記適用例に記載の電気光学装置において、前記サンプリング用トランジスターのチャネル幅と前記モニタリング用トランジスターのチャネル幅とは同じ長さであることが好ましい。
この構成によれば、サンプリング用トランジスターの閾値特性とモニタリング用トランジスターの閾値特性とを同じとすることが可能であるから、モニター回路から適正なタイミングで遅延信号を生成して、サンプルホールド回路により選択された画像信号を適正なタイミングでデータ線に供給することができる。

上記適用例に記載の電気光学装置において、前記サンプリング用トランジスター及び前記モニタリング用トランジスターのそれぞれは、ゲート電極として機能する直線状のゲート線を挟んで配置された複数のソースコンタクトと複数のドレインコンタクトとを有し、前記複数のソースコンタクトと前記複数のドレインコンタクトとは、前記ゲート線の延在方向にずれて配置されていることが好ましい。
この構成によれば、画素の配置ピッチすなわちデータ線の配置ピッチが狭くなってもそれに対応してサンプリング用トランジスターを狭ピッチで配置することが可能となる。また、モニタリング用トランジスターも狭ピッチで配置可能となることからモニター回路を配置する領域を小さくすることができる。加えて、ゲート線は直線状であることから、パターニングし易く、ゲート電極の幅すなわち実質的に各トランジスターのチャネル長が変動することを抑制できる。

［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、安定した動作と高い信頼性品質を有する電気光学装置を備えた電子機器を提供することができる。

液晶装置の構成を示す概略平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿う概略断面図。 液晶装置の主要な回路構成を示す回路図。 データ線駆動回路、サンプルホールド回路の電気的な構成の一例を示す回路図。 モニター回路の電気的な構成の一例を示す回路図。 タイミングジェネレーターの電気的な構成の一例を示すブロック図。 図４のロジック回路における主要信号の状態を示すタイミングチャート。 モニター回路における検出信号ＭＯＮの検出状態を示すタイミングチャート。 従来のサンプルホールド回路の一例における構成と配置とを示す概略平面図。 図９のＡ−Ａ’線に沿った従来のサンプリング用トランジスターの構造を示す概略断面図。 第１実施形態の液晶装置におけるサンプルホールド回路の構成を示す概略平面図。 第１実施形態のサンプルホールド回路における遮光部の配置を示す概略平面図。 図１１のＢ−Ｂ’線に沿って切った第１実施形態のサンプルホールド回路の構造を示す概略断面図。 変形例１のサンプルホールド回路におけるサンプリング用トランジスターの配置を示す概略平面図。 変形例１のサンプルホールド回路における遮光層の配置を示す概略平面図。 図１４のＢ−Ｂ’線に沿った変形例１のサンプリング用トランジスターの構造を示す概略断面図。 図１４のＣ−Ｃ’線に沿った変形例１のサンプリング用トランジスターの構造を示す概略断面図。 変形例２のサンプルホールド回路におけるサンプリング用トランジスターと遮光層との配置を示す概略平面図。 図１８のＤ−Ｄ’線に沿った変形例２のサンプリング用トランジスターの構造を示す概略断面図。 モニター回路におけるモニタリング用トランジスターの配置を示す概略平面図。 図２０のＦ−Ｆ’線に沿ったモニタリング用トランジスターの構造を示す概略断面図。 モニタリング用トランジスターの閾値特性（ＩＶ特性）を示すグラフ。 第２実施形態の液晶装置のモニター回路におけるモニタリング用トランジスターの構成と構造とを示す概略断面図。 変形例３のモニタリング用トランジスターの構造を示す概略断面図。 第３実施形態の電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

本実施形態では、電気光学装置として薄膜トランジスター（Thin Film Transistor；以降、ＴＦＴと呼ぶ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１及び図２を参照して概略の構成を説明する。図１は液晶装置の構成を示す概略平面図、図２は図１に示す液晶装置のＨ−Ｈ’線に沿う概略断面図である。

図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透明な例えば石英基板やガラス基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４０を介して接着され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

額縁状に配置されたシール材４０の内側には、同じく額縁状に見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなり、見切り部２１の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。

対向基板２０からはみ出した素子基板１０の１辺部に沿って複数の外部接続用端子１０４が配列している。素子基板１０の該１辺部に沿ったシール材４０と該１辺部との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子１０４に接続されている。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と表示領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。また、対向基板２０側から見ることを「平面視」あるいは「平面的に」と言う。

図２に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５およびスイッチング素子である薄膜トランジスター（ＴＦＴ）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。

対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極として機能する対向電極２３と、対向電極２３を覆う配向膜２４とが設けられている。

見切り部２１は、図１に示すように平面的に走査線駆動回路１０２、検査回路１０３と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて酸化シリコン膜を成膜し、その表面に平坦化処理として例えばＣＭＰ処理を施す方法が挙げられる。

対向電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０のデータ線駆動回路１０１側の隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極１５を覆う配向膜１８および対向電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

次に、図３を参照して、液晶装置１００の電気的な構成について説明する。図３は液晶装置の主要な回路構成を示す回路図である。

図３に示すように、液晶装置１００は、駆動回路１２０が設けられた液晶パネル１１０と、タイミングジェネレーター２００と、画像信号処理装置３００とを含んで構成されている。本実施形態における駆動回路１２０は、前述したデータ線駆動回路１０１及び走査線駆動回路１０２と、サンプルホールド（ＳＨ）回路７と、モニター（ＭＯＮ）回路２７とを含むものである。駆動回路１２０は、液晶パネル１１０の素子基板１０に形成されている。タイミングジェネレーター２００及び画像信号処理装置３００は、液晶パネル１１０の外部接続用端子１０４を介して液晶パネル１１０の駆動回路１２０に電気的に接続されている。

液晶パネル１１０は、素子基板１０の中央部分を占める表示領域Ｅにおいて、Ｘ方向に延在する複数の走査線３ａと、Ｙ方向に延在する複数のデータ線６ａとを有している。また、走査線３ａとデータ線６ａの交差部に対応してＸ方向とＹ方向とにマトリックス状に配列された複数の画素Ｐを有している。複数の画素Ｐのそれぞれには、画素電極１５と当該画素電極１５をスイッチング制御するためのスイッチング素子としてのＴＦＴ３０と、保持容量１６とが設けられている。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されるデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。走査信号（Ｇ１，Ｇ２，・・・，Ｇｍ）が供給される走査線３ａがＴＦＴ３０のゲートに接続されている。画素電極１５と保持容量１６の一方の電極がＴＦＴ３０のドレインに接続されている。保持容量１６の他方の電極は走査線３ａと並行して配置された容量線３ｂに接続されている。容量線３ｂは、データ線６ａと並行に配置される、もしくはマトリックス状に配置されてもよく、固定電位（例えばＬＣＣＯＭ）に接続されている。

ＳＨ回路７は、Ｎチャネル型の片チャネル型ＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリング用トランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。互いに隣り合う６本のデータ線６ａがそれぞれ接続された６個のＳ−ＴＦＴ７１のゲートは１つに纏められて１本の選択信号供給線１２１に接続されている。つまりデータ線駆動回路１０１から各選択信号（Ｓ１，Ｓ２，・・・，Ｓｎ）が６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される。１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１のソースには、６本の画像信号線１１１のうちいずれかが接続用配線１１２を介して接続されている。Ｓ−ＴＦＴ７１のドレインにはデータ線６ａが接続されている。ＳＨ回路７は、選択信号（Ｓ１，Ｓ２，・・・，Ｓｎ）が入力されると、１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６ａに選択信号（Ｓ１，Ｓ２，・・・，Ｓｎ）に応じて画像信号（ＶＩＤ１〜ＶＩＤ６）を順次供給する。

ＳＨ回路７の６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される選択信号Ｓ１，Ｓ２，・・・，Ｓｎは、この順に順次に供給してもよいし、隣り合う６本のデータ線６ａに対応するＳ−ＴＦＴ７１に対して、系列ごとに供給するようにしてもよい。

図３に示すように、本実施形態の画像信号処理装置３００は、１系統の画像信号ＶＩＤが入力されると、これを６相の画像信号（ＶＩＤ１〜ＶＩＤ６）にシリアル−パラレル変換して出力するものである。本実施形態においては、選択信号（Ｓ１，Ｓ２，・・・，Ｓｎ）は、６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）のそれぞれに対応して、６本のデータ線６ａの組に対してグループ（系列）ごとに供給されるよう構成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるように構成してもよい。

走査線駆動回路１０２は、シフトレジスターを有し、タイミングジェネレーター２００からのクロック信号ＣＬＹや、その反転クロック信号ＣＬＹ_INV、転送開始パルスＤＹなどに基づいて、走査信号（Ｇ１，Ｇ２，…，Ｇｍ）を出力する。
走査線３ａには走査線駆動回路１０２から所定のタイミングでパルス的に走査信号（Ｇ１，Ｇ２，…，Ｇｍ）が、この順に順次印加される構成となっている。前述したように、画素電極１５はＴＦＴ３０のドレインに電気的に接続されており、走査信号（Ｇ１，Ｇ２，…，Ｇｍ）によってＴＦＴ３０が一定期間だけＯＮ状態となり、データ線６ａから供給される画像信号（ＶＩＤ１〜ＶＩＤ６）が画素電極１５に所定のタイミングで書き込まれる。
さらに、各画素Ｐに保持された画像信号（ＶＩＤ１〜ＶＩＤ６）がリークするのを防ぐために、画素電極１５と対向電極２３との間に形成される液晶容量と並列に保持容量１６が付加されている。

画素電極１５を介して液晶層５０（図２参照）に書き込まれた所定レベルの画像信号（ＶＩＤ１〜ＶＩＤ６）は、対向基板２０に形成された対向電極２３との間で一定期間保持される。液晶層５０は、印加される電圧レベルにより液晶分子の配向や秩序が変化することにより、液晶層５０を透過する光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置１００からは画像信号（ＶＩＤ１〜ＶＩＤ６）に応じたコントラストをもつ表示光が射出され、表示が行われる。なお、画像信号（ＶＩＤ１〜ＶＩＤ６）は、液晶層５０を交流駆動するために基準電位に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置１００の駆動方式は相展開駆動方式と呼ばれている。なお、液晶装置１００の電気的な構成は、これに限定されず、例えば、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号（ＶＩＤ１〜ＶＩＤ６）に先行して供給するプリチャージ回路を含むものとしてもよい。

次に、データ線駆動回路１０１、サンプルホールド（ＳＨ）回路７、モニター（ＭＯＮ）回路２７、タイミングジェネレーター２００の電気的な構成について、図４〜図６を参照して説明する。図４はデータ線駆動回路、サンプルホールド回路の電気的な構成の一例を示す回路図、図５はモニター回路の電気的な構成の一例を示す回路図、図６はタイミングジェネレーターの電気的な構成の一例を示すブロック図である。

図４に示すように、本実施形態のデータ線駆動回路１０１は、データ線６ａを双方向から順次駆動可能とするための双方向シフトレジスター１６０を備える。シフト方向は方向制御信号Ｄにより決定される。該方向指制御信号Ｄがハイレベル（Ｈ）の場合、双方向シフトレジスター１６０には左側から転送開始パルスＤＸが入力され、左から右へ順次シフトされて、双方向シフトレジスター１６０の各段ＳＲＳ（ｉ）（但し、ｉ＝１、２、３、・・・・ｎ）から転送信号ＳＲ１〜ＳＲｎとして出力される。なお、反転方向制御信号Ｄ_INVが正の場合は、双方向シフトレジスター１６０の右方向から転送開始パルスＤＸが入力され、右から左に順次シフトされることになる。

バッファー回路の一例である、イネーブル回路１７０はそれぞれ、双方向シフトレジスター１６０及びＳＨ回路７の間に配置されており、ＮＡＮＤ回路１７１及びインバーター１７２により構成されている。

双方向シフトレジスター１６０から出力された転送信号ＳＲ１〜ＳＲｎは、イネーブル回路１７０（１７０ａ，１７０ｂ，・・・）に供給される。イネーブル回路１７０（１７０ａ，１７０ｂ，・・・）のもう一方の入力にはイネーブル信号ＥＮＢ１，ＥＮＢ２がそれぞれ入力される。これにより転送信号ＳＲ１〜ＳＲｎが出力されており且つイネーブル信号ＥＮＢ１又はＥＮＢ２が出力されているときにのみ、データ線６ａが駆動される。即ち、イネーブル信号ＥＮＢ１またはイネーブル信号ＥＮＢ２により、画像信号ＶＩＤが安定出力時にデータ線６ａを活性状態にするように制御している。

転送信号ＳＲ１〜ＳＲｎは、イネーブル回路１７０（１７０ａ，１７０ｂ，・・・）によりイネーブル信号との論理積がとられた後、選択信号（Ｓ１〜Ｓｎ）としてＳＨ回路７に供給される。ＳＨ回路７は、サンプリングスイッチとしてのサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を複数備えている。前述したように、６本のデータ線６ａを１単位（系列）とし、これらの単位（系列）に属するデータ線６ａに対し、選択信号（Ｓ１〜Ｓｎ）に従って６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）をそれぞれサンプリングして各データ線６ａに順次供給するものである。ＳＨ回路７のＳ−ＴＦＴ７１のゲート電極は、その群に対応して選択信号（Ｓ１〜Ｓｎ）が供給される接続用配線１１２のいずれかに接続されている。本実施形態においては、画像信号（ＶＩＤ１〜ＶＩＤ６）は同時に供給されるので、選択信号Ｓ１により同時にサンプリングされることになる。

なお、画像信号（ＶＩＤ１〜ＶＩＤ６）が順次シフトされたタイミングで供給される場合には、選択信号（Ｓ１〜Ｓｎ）により順次サンプリングされることになる。

図４及び図５に示すように、本実施形態に係るモニター（ＭＯＮ）回路２７は、データ線駆動回路１０１及びサンプルホールド（ＳＨ）回路７の構成を模擬しており、シフトレジスターを構成するクロックドインバーター１６１（１６１ａ，１６１ｂ，・・・など）に対応するクロックドインバーター２７４と、クロックドインバーター１６２（１６２ａ，１６２ｂ，・・・など）に対応するクロックドインバーター２７５とを備える。さらに、バッファー回路（イネーブル回路）を構成するＮＡＮＤ回路１７１（１７１ａ，１７１ｂ，・・・など）に対応するＮＡＮＤ回路２７６と、バッファー回路（イネーブル回路）を構成するインバーター１７２（１７２ａ，１７２ｂ，・・・など）に対応するインバーター２７７とを備える。さらに、ＳＨ回路７を構成するサンプリング用トランジスター（Ｓ−ＴＦＴ）７１に対応するモニタリング用トランジスター（Ｍ−ＴＦＴ）２７１を備えて構成されている。ここで、データ線駆動回路１０１へ入力される転送開始パルスＤＸが、ＭＯＮ回路２７においても同様に、クロックドインバーター２７４へ入力される。転送開始パルスＤＸは、本発明における入力信号に相当するものであり、以下、入力信号ＤＸとする。また、Ｍ−ＴＦＴ２７１のソースは、駆動回路１２０内の低電圧電源Ｖｓｓに接続されると共に、ドレインは、駆動回路１２０内の検出端子２９に接続されている。また、検出端子２９は後述するタイミングジェネレーター２００内のカウンター２０６（図６参照）に接続されており、ＭＯＮ回路２７内で検出された検出信号ＭＯＮがカウンター２０６へ出力される。さら、検出端子２９は負荷抵抗２７８を介して液晶装置１００の内部電源における高電圧電源ＶＤＤに接続されており、高電位にバイアスされている。

なお、図４を参照して先に述べたように、ＳＨ回路７におけるＳ−ＴＦＴ７１は、双方向シフトレジスター１６０の各段ＳＲＳ（ｉ）（但し、ｉ＝１、２、３、・・・・ｎ）につき６個並列に接続されており、それを模擬するＭＯＮ回路２７においてもＭ−ＴＦＴ２７１は同じく６個並列に接続される。言い換えれば、１つのＭＯＮ回路２７を構成するＭ−ＴＦＴ２７１の数は、データ線６ａの１単位（系列）に対応して設けられるＳ−ＴＦＴ７１の数と同数である。

以上のような構成により、ＭＯＮ回路２７は、双方向シフトレジスター１６０からＳＨ回路７までの、双方向シフトレジスター１６０の１段分に対応した経路を模擬することとなる。従って、データ線駆動回路１０１で生成された選択信号（Ｓ１，Ｓ２，・・・Ｓｎ）によるＳＨ回路７における画像信号ＶＩＤのサンプリング動作と同時に、それらを模擬したＭＯＮ回路２７において、選択信号の遅延量を示す遅延信号が生成され、検出端子２９において検出信号ＭＯＮとして検出される。そして、図３に示すように、検出信号ＭＯＮは、タイミングジェネレーター２００に入力される。タイミングジェネレーター２００では、検出信号ＭＯＮに基づき、遅延時間が測定される。ＭＯＮ回路２７における遅延信号である検出信号ＭＯＮは、選択信号の遅延量が小さくなるように、タイミングジェネレーター２００を介してデータ線駆動回路１０１の双方向シフトレジスター１６０へフィードバックされる。

タイミングジェネレーター２００によって測定される遅延時間の測定の精度は、遅延信号の検出回路であるＭＯＮ回路２７の特性が、ＳＨ回路７及びデータ線駆動回路１０１の特性に如何に近付けられているかの程度に応じて決定されることとなる。したがって、以上のように構成することにより、ＭＯＮ回路２７は、比較的高精度で選択信号の遅延時間を検出することができ、選択信号の遅延による表示画像に対する悪影響、例えば画像信号（ＶＩＤ１〜ＶＩＤ６）が選択されたデータ線６ａに所定のタイミングよりも遅れて印加されることに伴って表示画像が二重に表示される所謂ゴーストなどを低減可能となる。

本実施形態において、ＭＯＮ回路２７は、液晶パネル１１０の素子基板１０上に、模擬対象であるデータ線駆動回路１０１及びＳＨ回路７の各素子と同一工程で形成され、ＭＯＮ回路２７内の各素子は、それぞれ、ＳＨ回路７及びデータ線駆動回路１０１における各素子と同一のサイズで形成される。また、Ｍ−ＴＦＴ２７１のチャネル幅は、対応するＳ−ＴＦＴ７１のチャネル幅と等しくなるよう形成されている。

以上のように構成されることにより、ＭＯＮ回路２７が、データ線駆動回路１０１及びＳＨ回路７を模擬する度合いを更に高めることとなり、非常に高精度で選択信号の遅延量を検出することが可能となる。

さらに、本実施形態において、Ｍ−ＴＦＴ２７１は、ｎチャネル型ＴＦＴからなるように構成されている。これにより、ドレイン−ソース間をキャリアとして電子が移動するため、例えばｐチャネル型ＴＦＴから構成される場合（この場合、キャリアは正孔となる）と比較してキャリア移動度が高く、ゲートへの入力信号ＤＸの「ＯＮ」（ｐチャネルの場合は入力信号ＤＸの「ＯＦＦ」に対応）に対するスイッチング反応速度が速い。このため、比較的高精度に遅延信号を検出することが可能となる。

なお、ＳＨ回路７におけるＳ−ＴＦＴ７１が、ｐチャネル型ＴＦＴにより構成される場合は、それを模擬するＭＯＮ回路２７においてもＭ−ＴＦＴ２７１は同様にｐチャネル型ＴＦＴからなるよう構成されてもよい。ｐチャネル型ＴＦＴを用いても、Ｓ−ＴＦＴ７１を忠実に模擬していることとなり、選択信号の遅延量を精度よく検出し、遅延による悪影響を低減するという観点からは、同様の効果が得られる。ＳＨ回路７のＳ−ＴＦＴ７１及びＭＯＮ回路２７のＭ−ＴＦＴ２７１の詳しい構成については後述する。

次に、図６を参照して、タイミングジェネレーター２００の電気的な構成について説明する。図６に示すように、タイミングジェネレーター２００は、タイミング信号出力回路部２００ａ、及びタイミング調整回路部２００ｂを備えている。

タイミング信号出力回路部２００ａは、発振回路２０１、カウンター２０２、及びデコーダー２０３を備える。発振回路２０１は、ドットクロックＤＣＬの数倍の周波数を有するクロック信号ＯＳＣＩを出力する。カウンター２０２は、水平同期信号ＨＳＹＮＣの立ち上がりに同期してリセットされ、カウンター２０２は、リセットされた後はクロック信号ＯＳＣＩのパルス数をカウントする。ここで、カウンター２０２には、リセットされた際のカウント値の初期値を入力する初期値入力端ＩＮＩＴが設けられている。デコーダー２０３は、カウンター２０２の出力値をデコードして、上述したドットクロックＤＣＬ、転送開始パルスＤＸ及びＤＹ、転送クロック信号ＣＬＸ及びＣＬＹ、並びに、反転クロック信号ＣＬＸ_INV及びＣＬＹ_INVなどの各種のタイミング信号を出力する。

タイミング調整回路部２００ｂは、レジスター２０５及びカウンター２０６を備える。カウンター２０６は、その入力端ＳＴＡＲＴにおける信号がハイレベル（Ｈ）に立上ると、クロック信号ＯＳＣＩのカウントを開始するとともに、入力端ＳＴＯＰにおける信号がハイレベル（Ｈ）に立上ると、カウントを終了させる。レジスター２０５は、記憶手段であり、垂直同期信号ＶＳＹＮＣに同期してカウンター２０６のカウント結果をラッチする。

ここで特に、カウンター２０６には上述したＭＯＮ回路２７からの出力パルス（検出信号ＭＯＮ）が入力される。この出力パルスのカウント結果は、バッファー回路やサンプルホールド回路における選択信号の遅延時間を示すものである。そして、このカウント結果に基づいてカウンター２０２における初期値がプリセットされるため、デコーダー２０３から出力されるドットクロックＤＣＬ、入力信号ＤＸ、及び転送クロック信号ＣＬＸなどのタイミング信号は、該カウント結果に相当する時間だけ早いタイミングで出力されることになる。即ち、タイミング調整回路部２００ｂは、以上のような動作により、ＭＯＮ回路２７からの出力パルスをカウントすることで遅延時間を測定すると共に、この測定された遅延時間に基づいて転送クロック信号ＣＬＸ及びＣＬＹのタイミング調整を行なうことが可能となる。

以上のように本実施形態では、ＭＯＮ回路２７によって、本発明に係る「選択信号の遅延量を示す遅延信号」の一例たる検出信号ＭＯＮが生成される。そして、この検出信号ＭＯＮが、タイミングジェネレーター２００を介して、本発明に係る「選択信号」の一例たる選択信号（Ｓ１〜Ｓｎ）の遅延量が小さくなるように、データ線駆動回路１０１の双方向シフトレジスター１６０にフィードバックされる。

次に、上述した各種信号のタイミングについて、図７及び図８を参照して具体的に説明する。図７は図４のロジック回路における主要信号の状態を示すタイミングチャート、図８はモニター回路における検出信号ＭＯＮの検出状態を示すタイミングチャートである。

図７に示すように、双方向シフトレジスター１６０に入力された転送開始パルスＤＸは、転送クロック信号ＣＬＸ及びその反転クロック信号であるＣＬＸ_INVにより転送クロック信号ＣＬＸの半周期単位でシフトされて、双方向シフトレジスター１６０の各出力段から転送クロック信号ＣＬＸの半周期分ずつ遅れた転送信号ＳＲ１〜ＳＲｎが順次出力される。

転送信号ＳＲ１〜ＳＲｎは、データ線６ａの駆動期間を画像信号（ＶＩＤ１〜ＶＩＤ６）の安定出力期間と同期させるために、イネーブル回路１７０ａ，１７０ｂによりイネーブル信号ＥＮＢとの論理積がとられ、選択信号（Ｓ１〜Ｓｎ）として出力される。これにより、画像信号（ＶＩＤ１〜ＶＩＤ６）と選択信号（例えばＳ１）との同期がとれて正しい表示が可能となる。

なお、本実施形態では、双方向シフトレジスター１６０の偶数段または奇数段に応じてＥＮＢ１またはＥＮＢ２を供給するよう構成しているが、一つのＥＮＢ信号でサンプリングするようにしてもよい。あるいは、双方向シフトレジスター１６０の各段ＳＲＳ（ｉ）（但し、ｉ＝１、２、３、・・・・ｎ）から出力される転送信号ＳＲ１〜ＳＲｎのそれぞれを複数に分割して並列に出力し、その数に応じた複数のイネーブル信号と論理積の取られた複数の選択信号を出力するよう構成してもよい。即ち、双方向シフトレジスター１６０の格段ＳＲＳ（ｉ）のそれぞれが、複数のサンプルホールド（ＳＨ）回路群を制御することになり、双方向シフトレジスター１６０の段数を減らすことが可能である。

図８に示すように、モニター（ＭＯＮ）回路２７において、転送開始パルス（入力信号）ＤＸがハイレベル（Ｈ）に立ち上がる時刻ｔ１と検出信号ＭＯＮの立ち下がりの時刻ｔ２の間には、ＭＯＮ回路２７内の各素子（クロックドインバーター２７４〜インバーター２７７）を通過するときの信号遅延とモニタリング用トランジスター（Ｍ−ＴＦＴ）２７１の動作とによりΔｔ分の時間差を生じる。このとき入力信号ＤＸの立ち上がりと検出信号ＭＯＮの立ち下がりとが、タイミングジェネレーター２００のカウンター２０６により比較及びカウントされることにより、このΔｔが選択信号の遅延時間として測定されることとなる。

このように、本実施形態に係るＭＯＮ回路２７は、特に、検出端子２９に電位がバイアスされた状態からの立ち下がりを検出するため、実際のサンプリング用トランジスター（Ｓ−ＴＦＴ）７１と同じく、上記Δｔのうちスイッチング自体の動作時間は無視できるほど小さくすることができる。従って、非常に高い精度で選択信号の遅延量としての遅延時間が検出され、且つ、これに対応する調整を実施することが可能となる。

さらに、本実施形態では、検出信号ＭＯＮが出力される検出端子２９は、負荷抵抗２７８を介して減圧された高電圧電源ＶＤＤが印加されるため、Ｍ−ＴＦＴ２７１のドレインは比較的低電位にバイアスされている。本実施形態のＭＯＮ回路２７のように、検出信号ＭＯＮの立ち下がりを検出する方法においては、Ｍ−ＴＦＴ２７１のスイッチング動作はゲートに入力される信号レベルが閾値電圧以上であれば開始されるため、遅延信号の検出は、ドレインにバイアスされる電位に影響されない。したがって、負荷抵抗２７８を任意に設定することにより、予め高電圧電源ＶＤＤを減圧させて比較的低い電位をＭ−ＴＦＴ２７１のドレインにバイアスさせておくことができる。よって、Ｍ−ＴＦＴ２７１に必要とされる耐圧特性を低く抑えることが可能となる。

次に、本実施形態のサンプルホールド（ＳＨ）回路７及びモニター（ＭＯＮ）回路２７の構成及び構造について具体的に説明する。

＜サンプルホールド回路＞
まず、本実施形態のサンプルホールド（ＳＨ）回路７の説明をする前に、従来のサンプルホールド回路の一例について、図９及び図１０を参照して説明する。図９は従来のサンプルホールド回路の一例における構成と配置とを示す概略平面図、図１０は図９のＡ−Ａ’線に沿った従来のサンプリング用トランジスターの構造を示す概略断面図である。なお、従来のサンプルホールド回路において、本実施形態のサンプルホールド回路７の構成と同じ構成には同じ符号を付して説明する。

図９に示すように、従来例のサンプルホールド回路７Ｋは、６本のデータ線６ａを１つの単位（系列）として、それぞれのデータ線６ａに対応する画像信号（ＶＩＤ１〜ＶＩＤ６）を選択して供給するためのサンプリング用トランジスター（Ｓ−ＴＦＴ）７１Ｋを有している。

Ｓ−ＴＦＴ７１Ｋは、個々のデータ線６ａに対応して島状に設けられた半導体層７０ａを有している。半導体層７０ａは例えばポリシリコンからなり、不純物イオンが選択的に導入されて形成された、ソース領域及びドレイン領域と、ソース領域とドレイン領域との間のチャネル領域とを有している。半導体層７０ａは、平面視でＹ方向に延在した略長方形である。半導体層７０ａのチャネル領域に対向してゲート電極として機能するゲート線７１ｇが同じくＹ方向に延在して直線状に設けられている。

半導体層７０ａには、Ｘ方向においてゲート線７１ｇを挟む位置にソース領域に接続されたソースコンタクト７２と、ドレイン領域に接続されたドレインコンタクト７３とが設けられている。ソースコンタクト７２とドレインコンタクト７３とは、Ｙ方向において互いにずれた位置に互い違いに配置されている。言い換えれば、半導体層７０ａは、互い違いに配置されるソースコンタクト７２とドレインコンタクト７３とに対応して、平面視でＸ方向に突出した部分を複数（この場合は、８箇所）有している。

ソースコンタクト７２及びドレインコンタクト７３の大きさは、例えばＸ方向の長さが０．７５μｍ、Ｙ方向の長さが３．０μｍであって、ソースコンタクト７２及びドレインコンタクト７３の平面形状は、略長方形またはトラック状あるいは楕円である。ソースコンタクト７２及びドレインコンタクト７３に対応した半導体層７０ａの部分は、半導体層７０ａのＹ方向に延在した部分からＸ方向におよそ１μｍほど突出している。

１系列に対応する６本のゲート線７１ｇは、選択信号供給線１２１に接続され、データ線駆動回路１０１から選択信号（図９では、選択信号Ｓ１）が供給される。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給される複数の画像信号線１１１のそれぞれは、接続用配線１１２と、複数（４箇所）のソースコンタクト７２とを介してＳ−ＴＦＴ７１Ｋの半導体層７０ａのソース領域に接続されている。１系列に対応する６本のデータ線６ａのそれぞれは、複数（４箇所）のドレインコンタクト７３を介してＳ−ＴＦＴ７１Ｋの半導体層７０ａのドレイン領域に接続されている。

ゲート線７１ｇの延在方向、つまりＹ方向におけるチャネル領域の幅をチャネル幅Ｗと呼ぶ。Ｙ方向に直交するＸ方向におけるデータ線６ａの配置間隔を配置ピッチＰｘと呼ぶ。Ｓ−ＴＦＴ７１Ｋは、データ線６ａごとに設けられることから、Ｓ−ＴＦＴ７１Ｋの配置ピッチもまたＰｘである。

従来例のサンプルホールド回路７ＫにおけるＳ−ＴＦＴ７１Ｋの配置ピッチＰｘは例えば１０μｍである。Ｓ−ＴＦＴ７１Ｋのチャネル幅Ｗは、データ線６ａに高電圧で高周波な画像信号（ＶＩＤ１〜ＶＩＤ６）を安定的に供給する観点から、図３に示した画素Ｐに配置されるスイッチング素子としてのＴＦＴ３０のチャネル幅よりも長くなっており、例えば６００μｍである。

詳しくは後述するがＳ−ＴＦＴ７１Ｋの半導体層７０ａの下層には、半導体層７０ａの平面形状と類似の平面形状を有する遮光層７５Ｋが設けられている。したがって、平面視でＸ方向に隣り合うＳ−ＴＦＴ７１Ｋの間には、互い違いに配置されたソースコンタクト７２及びドレインコンタクト７３に起因して蛇行したスペースＬｓが生じている。

次に、図１０を参照して従来例のサンプルホールド回路の構造について説明する。図１０は、図９のＡ−Ａ’線に沿った断面図であって、Ｘ方向に隣り合う２つのＳ−ＴＦＴ７１Ｋを横断した断面図である。

図１０に示すように、透光性の基材１０ｓ上にまず遮光層７５Ｋが形成される。遮光層７５Ｋは、この後にポリシリコンの半導体層７０ａを高温で形成することを考慮して、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどを用い、半導体層７０ａと重なる位置にパターニング形成される。本実施形態では、遮光層７５Ｋはタングステンシリサイド（Ｗ−Ｓｉ）を用いて形成され、基材１０ｓ上における膜厚は例えばおよそ２００ｎｍ（ナノメーター）である。

遮光層７５Ｋを覆って第１層間絶縁膜１１が形成され、第１層間絶縁膜１１上に半導体層７０ａが形成される。ポリシリコンからなる半導体層７０ａには、前述したように、例えば不純物イオンが選択的に注入されて、ソース領域７０ｓ、チャネル領域７０ｃ、ドレイン領域７０ｄが形成される。第１層間絶縁膜１１上における半導体層７０ａの膜厚は例えばおよそ４０ｎｍである。なお、半導体層７０ａの構成は、これに限定されず、例えば、チャネル領域７０ｃとソース領域７０ｓとの間、及びチャネル領域７０ｃとドレイン領域７０ｄとの間に接合領域を有するＬＤＤ（Lightly Doped Drain）構造であってもよい。

半導体層７０ａを覆ってゲート絶縁膜１２が形成され、ゲート絶縁膜１２上においてチャネル領域７０ｃと重なる位置にゲート線７１ｇが形成される。ゲート線７１ｇは例えば導電性ポリシリコンを用いて形成される。

ゲート線７１ｇを覆って第２層間絶縁膜１３が形成される。第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３は、例えばＣＶＤ法を用いて酸化シリコンなどを堆積させることで形成される。第１層間絶縁膜１１の膜厚は、例えばおよそ４００ｎｍである。ゲート絶縁膜１２の膜厚は、第１層間絶縁膜１１の膜厚よりも薄く、例えばおよそ５０ｎｍである。第２層間絶縁膜１３の膜厚は、基材１０ｓ上に形成された遮光層７５Ｋ、半導体層７０ａ、ゲート線７１ｇによる凹凸を緩和する目的から、第１層間絶縁膜１１の膜厚よりも厚く、例えばおよそ５００ｎｍである。

第２層間絶縁膜１３上において、ソース領域７０ｓとドレイン領域７０ｄとにそれぞれ重なる位置に、ゲート絶縁膜１２及び第２層間絶縁膜１３を貫通する孔が例えばドライエッチングなどの方法により形成される。そして、例えばアルミニウムやその合金などの低抵抗配線材料を用いて、これらの孔の少なくとも内部を被覆し、第２層間絶縁膜１３の表面を覆う導電膜が成膜される。この導電膜をパターニングすることにより、ソース領域７０ｓに接続するソースコンタクト７２及び接続用配線１１２が形成され、ドレイン領域７０ｄに接続するドレインコンタクト７３及びデータ線６ａが形成される。

Ｘ方向に隣り合うＳ−ＴＦＴ７１Ｋの間には、ミクロン単位のスペースＬｓが生ずる。スペースＬｓには、上述したように、第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３が存在している。基材１０ｓ上において平らな部分に第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３が積層された場合に比べて、スペースＬｓにおける第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３は、隣り合う遮光層７５Ｋの隙間を覆うことから断面視で変形した状態となっている。

サンプルホールド回路７Ｋを形成する工程あるいはサンプルホールド回路７Ｋを形成した後の工程で、例えば熱処理が施されると、基材１０ｓと、基材１０ｓ上に形成されたＳ−ＴＦＴ７１Ｋなどの構造物との熱膨張率の違いにより、スペースＬｓに応力が加わることがある。

図９に示したように、Ｘ方向に隣り合うＳ−ＴＦＴ７１Ｋの間のスペースＬｓは、互い違いに配置されたソースコンタクト７２及びドレインコンタクト７３の間を縫うように蛇行して形成される。したがって、例えば熱処理などが施されて応力がミクロン単位のスペースＬｓに加わると、スペースＬｓの断面形状が変形した第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３にクラックが生ずるおそれがある。スペースＬｓに生じたクラックが成長して、半導体層７０ａや半導体層７０ａに接続されたデータ線６ａ及び接続用配線１１２に至ると、Ｓ−ＴＦＴ７１Ｋが損傷してサンプルホールド回路７Ｋが正常に動作しなくなる。また、クラックが遮光層７５Ｋに至ると、遮光層７５Ｋによる遮光性が低下して、Ｓ−ＴＦＴ７１Ｋが光誤動作を起こすおそれがある。このような不具合は、液晶装置１００において、高精細な表示を可能とすべく、表示領域Ｅに画素Ｐを高密度に配置して、データ線６ａの配置ピッチＰｘすなわちサンプリング用トランジスター（Ｓ−ＴＦＴ）７１Ｋの配置ピッチＰｘをより狭くし、蛇行するスペースＬｓの幅が小さくなるほど、また、蛇行するスペースＬｓのＹ方向における長さ、つまりチャネル幅Ｗが長くなるほど起こり易くなる。

発明者らは、本実施形態のサンプルホールド（ＳＨ）回路７を設ける領域が制限され、高精細な画素Ｐの配置に対応してサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を狭ピッチに配置しても、上記従来例における不具合を改善できるサンプルホールド（ＳＨ）回路７を開発した。以降、本実施形態のサンプルホールド（ＳＨ）回路７について、図１１〜図１３を参照して説明する。なお、上述した従来例と同じ構成には同じ符号を付して詳細な説明は省略する。

図１１は第１実施形態の液晶装置におけるサンプルホールド回路の構成を示す概略平面図、図１２は第１実施形態のサンプルホールド回路における遮光部の配置を示す概略平面図、図１３は図１１のＢ−Ｂ’線に沿って切った第１実施形態のサンプルホールド回路の構造を示す概略断面図である。なお、図１１及び図１２では、１系列分のサンプルホールド回路を示しておらず、説明に必要な数のサンプリング用トランジスター（Ｓ−ＴＦＴ）７１と、ゲート線７１ｇと、遮光層７５とを示し、他の関連するデータ線６ａや接続用配線１１２の図示を省略している。

図１１に示すように、本実施形態の液晶装置１００の素子基板１０において、サンプルホールド（ＳＨ）回路７は、データ線６ａごとに設けられるサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を有している。本実施形態のＳ−ＴＦＴ７１は、直線状のゲート線７１ｇが延在するＹ方向に並び、互いに並列接続された複数（この場合は、４個）のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなる。各トランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄの下層（図１１において背面側）には、本発明における第１遮光層の一例である遮光層７５が設けられている。なお、遮光層７５の材料構成や膜厚などは、前述した従来例のサンプルホールド回路７Ｋにおける遮光層７５Ｋと同じである。

複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１ＤからなるＳ−ＴＦＴ７１のＸ方向の配置ピッチＰｘは、前述した従来例と同じで例えば１０μｍ（マイクロメーター）である。ゲート線７１ｇのＸ方向の幅Ｌ１は例えば２〜３μｍである。各トランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのチャネル幅は、例えば１５０μｍである。すなわち、本実施形態の複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄは、上記従来例のＳ−ＴＦＴ７１Ｋに対してチャネル幅が４分の１となるように、半導体層７０ａを分割して形成したものである。言い換えれば、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのチャネル幅の合計値は、上記従来例のＳ−ＴＦＴ７１Ｋのチャネル幅Ｗの値と同じ６００μｍである。

また、図１２に示すように、遮光層７５は、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割され、且つ、Ｘ方向において隣り合う２つのトランジスターに跨った状態で分割されている。Ｘ方向とＹ方向とに分割された遮光層７５の隙間Ｌ２の長さは、ゲート線７１ｇのＸ方向の幅Ｌ１よりも小さく、例えばおよそ１μｍである。分割された遮光層７５のＸ方向の幅Ｌ３は例えばおよそ９μｍである。同じく分割された遮光層７５のＹ方向の幅Ｌ４は、各トランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのチャネル幅の長さ１５０μｍとほぼ同じかそれよりもやや大きな値となっている。

図１３に示すように、遮光層７５のＸ方向における分割位置は、ゲート線７１ｇの下に位置している。分割された遮光層７５の隙間Ｌ２の長さは、トランジスター７１Ｂ（Ｓ−ＴＦＴ７１）のチャネル領域７０ｃの長さ、すなわちチャネル長Ｌ（あるいはゲート線７１ｇのＸ方向の幅Ｌ１）よりも小さい。このような隙間Ｌ２の長さとすることで、隙間Ｌ２に光が入射したとしても、入射した光によりＳ−ＴＦＴ７１に光リーク電流が生じ難い。言い換えれば、Ｓ−ＴＦＴ７１に対する遮光層７５の遮光性を確保可能である。

また、Ｘ方向に隣り合う２つのトランジスター７１Ｂ（Ｓ−ＴＦＴ７１）の間のスペースＬｓにおける第１層間絶縁膜１１は、２つのトランジスター７１Ｂ（Ｓ−ＴＦＴ７１）に跨って形成された遮光層７５を覆うことから、断面視の形状が変形しておらず平坦な状態となっている。つまり、従来例のサンプルホールド回路７Ｋに比べて、スペースＬｓにおける第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３の断面視における変形が緩和された状態となっている。

なお、１系列のサンプルホールド（ＳＨ）回路７における遮光層７５は、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）に跨って配置される部分と、１系列の端部において１つのトランジスター（半導体層７０ａ）に跨って配置される部分とを有することになる。

上述したスペースＬｓにおける第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３の断面視における変形を緩和可能な、遮光層７５の配置は、これに限定されるものではない。以下、変形例の遮光層７５の配置について、図１４〜図１９を参照して説明する。なお、以降に説明する変形例においても同じ構成には同じ符号を付して詳細な説明は省略する。また、図１４〜図１９では、１系列分のうち説明に必要な数のサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を示している。

図１４は変形例１のサンプルホールド回路におけるサンプリング用トランジスターの配置を示す概略平面図、図１５は変形例１のサンプルホールド回路における遮光層の配置を示す概略平面図、図１６は図１４のＢ−Ｂ’線に沿った変形例１のサンプリング用トランジスターの構造を示す概略断面図、図１７は図１４のＣ−Ｃ’線に沿った変形例１のサンプリング用トランジスターの構造を示す概略断面図である。

（変形例１）
図１４に示すように、変形例１のサンプルホールド（ＳＨ）回路７は、直線状のゲート線７１ｇが延在するＹ方向に並び、並列接続された複数（４個）のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなるサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を備えている。複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄの下層には、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割された遮光層７６が設けられている。複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄにおけるチャネル幅、及び分割された遮光層７６のＹ方向における幅Ｌ４は上述したようにおよそ１５０μｍである。ＳＨ回路７及び遮光層７６は、素子基板１０に設けられている。

図１５に示すように、遮光層７６は、Ｘ方向において３つのトランジスターに跨った状態で分割されている。また、遮光層７６のＸ方向における分割位置が、Ｙ方向に並ぶトランジスターごとにずれるように遮光層７６が分割されている。つまり、前述した遮光層７５に対して変形例１の遮光層７６におけるＸ方向の分割は、Ｙ方向に連続していない。遮光層７６のＸ方向における分割位置は、平面視でゲート線７１ｇと重なっている。分割された遮光層７６のＸ方向の幅Ｌ５は、およそ１９μｍである。Ｘ方向及びＹ方向における遮光層７６の隙間Ｌ２は、およそ１μｍである。

図１６に示すように、基材１０ｓ上に配置された遮光層７６において、トランジスター７１Ｂの下層に配置された遮光層７６の分割位置は、３つのトランジスター７１Ｂのうち両側のトランジスター７１Ｂのチャネル領域７０ｃの下にあるものの、中央に位置したトランジスター７１Ｂのチャネル領域７０ｃの下では遮光層７６は分割されていない。

また、図１７に示すように、基材１０ｓ上に配置された遮光層７６において、トランジスター７１Ｃの下層に配置された遮光層７６の分割位置は、３つのトランジスター７１Ｃのうち中央に位置したトランジスター７１Ｃのチャネル領域７０ｃの下にあるものの、両側のトランジスター７１Ｃのチャネル領域７０ｃの下のでは遮光層７６は分割されていない。

また、変形例１の１系列のサンプルホールド回路７における遮光層７６は、Ｘ方向において隣り合う３つのトランジスター（半導体層７０ａ）に跨って配置される部分と、１系列の端部において１つのトランジスター（半導体層７０ａ）に跨って配置される部分とを有することになる。

変形例１の遮光層７６の配置によれば、遮光層７６のＸ方向における分割部分がＹ方向に連続しないので、当該分割部分を覆う第１層間絶縁膜１１にクラックが生じ難くなる。また、前述した遮光層７５に比べて、遮光層７６のＸ方向における分割数が減少するので、遮光層７６の隙間Ｌ２を覆う絶縁膜においてクラックが生ずる確率が低下する。加えて、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄに対する遮光層７６の遮光性が改善される。

図１８は変形例２のサンプルホールド回路におけるサンプリング用トランジスターと遮光層との配置を示す概略平面図、図１９は図１８のＤ−Ｄ’線に沿った変形例２のサンプリング用トランジスターの構造を示す概略断面図である。

（変形例２）
図１８に示すように、変形例２のサンプルホールド（ＳＨ）回路７は、直線状のゲート線７１ｇが延在するＹ方向に並び、並列接続された複数（４個）のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなるサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を備えている。複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄの下層には、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割された遮光層７７が設けられている。複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄにおけるチャネル幅、及び分割された遮光層７７のＹ方向における幅Ｌ４は上述したようにおよそ１５０μｍである。ＳＨ回路７及び遮光層７７は、素子基板１０に設けられている。

遮光層７７は、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）に重なるように配置され、ソースコンタクト７２及びドレインコンタクト７３に対応してＸ方向に突出した部分を有している。つまり、平面視で、Ｘ方向における遮光層７７の一方の端部は、２つの半導体層７０ａのうちの一方の半導体層７０ａの端部と重なっている。Ｘ方向における遮光層７７の他方の端部は、２つの半導体層７０ａのうちの他方の半導体層７０ａの端部と重なっている。

さらに、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）を単位として分割して配置される遮光層７７の分割位置は、Ｙ方向に並ぶ複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとにずれている。

したがって、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）を単位として分割された遮光層７７の間には、遮光層７７が存在しないスペースＬｓが形成される。その一方で、遮光層７７が存在しないスペースＬｓは、Ｙ方向に連続せずに、Ｘ方向にずれた状態で形成される。

なお、変形例２の１系列のサンプルホールド回路７における遮光層７７は、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）を単位として配置される部分と、１系列の端部において１つのトランジスター（半導体層７０ａ）を単位として配置される部分とを有することになる。

複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄにおけるチャネル幅、及び分割された遮光層７７のＹ方向における幅Ｌ４は上述したようにおよそ１５０μｍである。Ｘ方向に隣り合うサンプリング用トランジスター７１（複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄ）の配置ピッチＰｘもまた上述したようにおよそ１０μｍである。ゲート線７１ｇのＸ方向の幅Ｌ１（すなわちチャネル長Ｌ）はおよそ２〜３μｍである。

図１９に示すように、基材１０ｓ上において遮光層７７は、Ｘ方向に隣り合う２つのトランジスター７１Ａの下層に配置されている。Ｘ方向における遮光層７７の分割位置は、Ｘ方向に隣り合う２つのトランジスター７１Ａを１つの単位とした単位間にある。遮光層７７上のスペースＬｓにおける第１層間絶縁膜１１の断面形状は平坦である。これに対して、Ｘ方向における遮光層７７の隙間に相当するスペースＬｓの第１層間絶縁膜１１の断面形状はやや変形している。変形例２の遮光層７７のＸ方向の幅Ｌ７は、およそ１９μｍである。

変形例２によれば、基材１０ｓと複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄとの間に設けられた遮光層７７は、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割されると共に、Ｘ方向において隣り合う２つのトランジスターと重なるように分割され配置されている。また、遮光層７７のＸ方向における分割位置は、Ｙ方向に並ぶ複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとにずれた位置となっている。したがって、遮光層７７が設けられていない蛇行したスペースＬｓは、Ｙ方向に連続しないので、当該スペースＬｓの絶縁膜にクラックが生じ難くなる。また、遮光層７７は、半導体層７０ａの下で分割されておらずベタに形成されているので、上記遮光層７５や変形例１の遮光層７６に比べて、基材１０ｓ側から半導体層７０ａに入射する光を確実に遮光することができる。

＜モニター回路＞
次に、モニター（ＭＯＮ）回路２７におけるモニタリング用トランジスター（Ｍ−ＴＦＴ）２７１などの構成について、図２０及び図２１を参照して説明する。図２０はモニター回路におけるモニタリング用トランジスターの配置を示す概略平面図、図２１は図２０のＦ−Ｆ’線に沿ったモニタリング用トランジスターの構造を示す概略断面図である。なお、図２０には、モニター（ＭＯＮ）回路２７における６個のモニタリング用トランジスター（Ｍ−ＴＦＴ）２７１のうち３個のＭ−ＴＦＴ２７１を示している。

図２０に示すように、ＭＯＮ回路２７は、複数のＭ−ＴＦＴ２７１を有している。Ｍ−ＴＦＴ２７１は、個々のゲート線２７１ｇに対応して島状に設けられた半導体層２７１ａを有している。半導体層２７１ａは例えばポリシリコンからなり、不純物イオンが選択的に導入されて形成された、ソース領域及びドレイン領域と、ソース領域とドレイン領域との間のチャネル領域とを有している。半導体層２７１ａは、平面視でＹ方向に延在した略長方形である。半導体層２７１ａのチャネル領域に対向してゲート線２７１ｇが同じくＹ方向に延在して直線状に配置されている。

半導体層２７１ａには、Ｘ方向においてゲート線２７１ｇを挟む位置にソース領域に接続されたソースコンタクト２７２と、ドレイン領域に接続されたドレインコンタクト２７３とが設けられている。ソースコンタクト２７２とドレインコンタクト２７３とは、Ｙ方向において互いにずれた位置に互い違いに配置されている。言い換えれば、半導体層２７１ａは、互い違いに配置されるソースコンタクト２７２とドレインコンタクト２７３とに対応して、平面視でＸ方向に突出した部分を複数（この場合は、８箇所）有している。

ソースコンタクト２７２及びドレインコンタクト２７３の大きさは、例えばＸ方向の長さが０．７５μｍ、Ｙ方向の長さが３．０μｍであって、ソースコンタクト２７２及びドレインコンタクト２７３の平面形状は、略長方形またはトラック状あるいは楕円である。ソースコンタクト２７２及びドレインコンタクト２７３に対応した半導体層２７１ａの部分は、半導体層２７１ａのＹ方向に延在した部分からＸ方向におよそ１μｍほど突出している。

各ゲート線２７１ｇは、インバーター２７７に接続されている。各Ｍ−ＴＦＴ２７１の複数のソースコンタクト２７２は、ソース配線を経由して、液晶装置１００の低電圧電源Ｖｓｓに接続されている。各Ｍ−ＴＦＴ２７１の複数のドレインコンタクト２７３は、ドレイン配線を経由して検出端子２９に接続されている（図５参照）。

Ｙ方向に直交するＸ方向におけるゲート線２７１ｇの配置間隔を配置ピッチＭｘと呼ぶ。Ｍ−ＴＦＴ２７１は、ゲート線２７１ｇごとに設けられることから、Ｍ−ＴＦＴ２７１の配置ピッチもまたＭｘである。

Ｍ−ＴＦＴ２７１は、サンプルホールド（ＳＨ）回路７のサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を模擬して設けられているが、Ｓ−ＴＦＴ７１が複数（この場合は、４個）のトランジスターからなるのに対して、１個のトランジスターからなる。Ｓ−ＴＦＴ７１を模擬する観点からＭ−ＴＦＴ２７１のチャネル幅（Ｙ方向におけるチャネル領域の長さ）は、Ｓ−ＴＦＴ７１のチャネル幅Ｗと同じであって、例えば６００μｍである。すなわち、Ｍ−ＴＦＴ２７１の構成は、先に説明した従来例のサンプルホールド（ＳＨ）回路７ＫのＳ−ＴＦＴ７１Ｋの構成と同じであると言ってよい。
一方で、ＭＯＮ回路２７におけるＭ−ＴＦＴ２７１のＸ方向における配置ピッチＭｘは、Ｓ−ＴＦＴ７１Ｋ（あるいはＳ−ＴＦＴ７１）の配置ピッチＰｘ（例えば１０μｍ）よりも大きく例えば１５μｍである。

各Ｍ−ＴＦＴ２７１の半導体層２７１ａの下層には、半導体層２７１ａの平面形状と類似の平面形状を有する遮光層２７９がベタに設けられている。したがって、平面視でＸ方向に隣り合うＭ−ＴＦＴ２７１の間には、互い違いに配置されたソースコンタクト２７２及びドレインコンタクト２７３に起因して蛇行したスペースＬｓが生じている。遮光層２７９は、本発明に係る第２遮光層の一例である。

図２１に示すように、透光性の基材１０ｓ上にまず遮光層２７９が形成される。遮光層２７９は、この後にポリシリコンの半導体層２７１ａを高温で形成することを考慮して、サンプルホールド（ＳＨ）回路７の遮光層７５と同様に、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどを用い、半導体層２７１ａと重なる位置にパターニング形成される。本実施形態では、遮光層２７９はタングステンシリサイド（Ｗ−Ｓｉ）を用いて形成され、基材１０ｓ上における膜厚は例えばおよそ２００ｎｍである。

遮光層２７９を覆って第１層間絶縁膜１１が形成され、第１層間絶縁膜１１上に半導体層２７１ａが形成される。ポリシリコンからなる半導体層２７１ａには、例えば不純物イオンが選択的に注入されて、ソース領域２７１ｓ、チャネル領域２７１ｃ、ドレイン領域２７１ｄが形成される。第１層間絶縁膜１１上における半導体層２７１ａの膜厚は例えばおよそ４０ｎｍである。なお、半導体層２７１ａの構成は、サンプルホールド（ＳＨ）回路７のＳ−ＴＦＴ７１における半導体層７０ａと同様な構成であることが好ましい。したがって、Ｓ−ＴＦＴ７１の半導体層７０ａが前述したようにＬＤＤ構造である場合、Ｍ−ＴＦＴ２７１の半導体層２７１ａもＬＤＤ構造であることが好ましい。

半導体層２７１ａを覆ってゲート絶縁膜１２が形成され、ゲート絶縁膜１２上においてチャネル領域２７１ｃと重なる位置にゲート線２７１ｇが形成される。ゲート線２７１ｇは例えば導電性ポリシリコンを用いて形成される。

ゲート線２７１ｇを覆って第２層間絶縁膜１３が形成される。第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３は、例えばＣＶＤ法を用いて酸化シリコンなどを堆積させることで形成される。第１層間絶縁膜１１の膜厚は、例えばおよそ４００ｎｍである。ゲート絶縁膜１２の膜厚は、第１層間絶縁膜１１の膜厚よりも薄く、例えばおよそ５０ｎｍである。第２層間絶縁膜１３の膜厚は、基材１０ｓ上に形成された遮光層２７９、半導体層２７１ａ、ゲート線２７１ｇによる凹凸を緩和する目的から、第１層間絶縁膜１１の膜厚よりも厚く、例えばおよそ５００ｎｍである。

第２層間絶縁膜１３上において、ソース領域２７１ｓとドレイン領域２７１ｄとにそれぞれ重なる位置に、ゲート絶縁膜１２及び第２層間絶縁膜１３を貫通する孔が例えばドライエッチングなどの方法により形成される。そして、例えばアルミニウムやその合金などの低抵抗配線材料を用いて、これらの孔の少なくとも内部を被覆し、第２層間絶縁膜１３の表面を覆う導電膜が成膜される。この導電膜をパターニングすることにより、ソース領域２７１ｓに接続するソースコンタクト２７２及びソース配線２７２ｓが形成され、ドレイン領域２７１ｄに接続するドレインコンタクト２７３及びドレイン配線２７３ｄが形成される。

Ｘ方向に隣り合うＭ−ＴＦＴ２７１の間には、ミクロン単位のスペースＬｓが生ずる。スペースＬｓには、上述したように、第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３が存在している。スペースＬｓにおける第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３は、隣り合う遮光層２７９の隙間を覆うことから断面視で変形した状態となってはいるが、Ｍ−ＴＦＴ２７１の配置ピッチＭｘがＳ−ＴＦＴ７１の配置ピッチＰｘに比べて大きいことから断面視における変形度合いは小さくなっている。言い換えれば、素子基板１０の製造工程で、熱などによる応力がスペースＬｓを埋める第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３に加わってもクラックが生じ難い状態となっている。

図２２はモニタリング用トランジスターの閾値特性（ＩＶ特性）を示すグラフである。図２２に示すように、モニタリング用トランジスター（Ｍ−ＴＦＴ）２７１の閾値特性（ＩＶ特性）は、ソース・ゲート間の電圧Ｖｇｓ（単位Ｖ；ボルト）と、ドレイン・ソース間に流れる電流Ｉｄｓ（単位Ａ；アンペア）との関係を示すものである。前述したように、Ｍ−ＴＦＴ２７１のソースは低電圧電源Ｖｓｓ（この場合は、０Ｖ）に接続されていることから、電圧Ｖｇｓが０Ｖ以上となると急激に電流が流れ始め電流Ｉｄｓが増加する。その後、電圧Ｖｇｓがおおむね５Ｖ以上となると電流Ｉｄｓも横ばいとなる。このようなＭ−ＴＦＴ２７１のＩＶ特性は、Ｍ−ＴＦＴ２７１の製造における半導体層２７１ａや半導体層２７１ａを覆うゲート絶縁膜１２の膜厚がばらつくことにより変動することが知られている。特に、半導体層２７１ａのチャネル領域２７１ｃの端部を覆うゲート絶縁膜１２の膜厚が他の部分に比べて薄くなり易いことから、ＩＶ特性は閾値電圧（この場合は０Ｖ付近）が０Ｖよりも小さくなる傾向、すなわちデプレシフトし易い。

前述したように、ＭＯＮ回路２７は精度よく検出信号ＭＯＮを生成することが求められる。したがって、ＭＯＮ回路２７のＭ−ＴＦＴ２７１はＳＨ回路７のＳ−ＴＦＴ７１を模擬した構成とすることが求められるが、Ｍ−ＴＦＴ２７１をＳ−ＴＦＴ７１と同様に複数のトランジスターからなる構成とすると、半導体層２７１ａにおけるチャネル領域２７１ｃの端部の数が増えることから、ＩＶ特性がよりデプレシフトし易くなってしまう。本実施形態のＭ−ＴＦＴ２７１は、１個のトランジスターで構成され、チャネル幅を実質的にＳ−ＴＦＴ７１のチャネル幅Ｗと同じくすると共に、半導体層２７１ａにおけるソースコンタクト２７２及びドレインコンタクト２７３の形態をＳ−ＴＦＴ７１の半導体層７０ａと同様な構成とすることで、Ｓ−ＴＦＴ７１を模擬している。

Ｓ−ＴＦＴ７１の配置ピッチＰｘはデータ線６ａの配置ピッチと同じにする必要があり、画素Ｐの配置ピッチが小さくなるほど、Ｓ−ＴＦＴ７１の配置ピッチＰｘも小さくなる。これに対して、Ｍ−ＴＦＴ２７１の配置ピッチＭｘはＳ−ＴＦＴ７１の配置ピッチＰｘと同じにする必要はない。したがって、Ｘ方向におけるＭ−ＴＦＴ２７１間の蛇行したスペースＬｓの大きさをＳ−ＴＦＴ７１の場合に比べて大きくすることで、当該スペースＬｓを埋める第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３に応力によるクラックが発生し難くなる。

上記第１実施形態の液晶装置１００の駆動回路１２０の構成によれば、以下の効果が得られる。
（１）サンプリング用トランジスター（Ｓ−ＴＦＴ）７１は、Ｙ方向（チャネル幅方向）に並び、電気的に並列接続された複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなる。また、Ｓ−ＴＦＴ７１の下層に配置される遮光層７５は、Ｙ方向（チャネル幅方向）において、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割されている。したがって、Ｘ方向に隣り合うＳ−ＴＦＴ７１の間の蛇行したスペースＬｓは、Ｙ方向に連続的に繋がらず、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分断された状態となる。ゆえに、例えば製造過程における熱処理などによって蛇行したスペースＬｓを埋める第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３に応力が加わってもクラックが生じ難い。よって、スペースＬｓの絶縁膜に生じたクラックに起因してサンプルホールド（ＳＨ）回路７が損傷する不具合が低減される。一方で、電気的にサンプルホールド（ＳＨ）回路７を模擬するように構成されるモニター（ＭＯＮ）回路２７において、モニタリング用トランジスター（Ｍ−ＴＦＴ）２７１は１個のトランジスターで構成されている。したがって、Ｍ−ＴＦＴ２７１をＳ−ＴＦＴ７１と同様に並列接続された複数のトランジスターで構成する場合に比べて、閾値特性（ＩＶ特性）のデプレシフトを抑制できる。また、Ｍ−ＴＦＴ２７１のＸ方向における配置ピッチＭｘはＳ−ＴＦＴ７１の配置ピッチＰｘよりも大きいことから、Ｍ−ＴＦＴ２７１の下層に遮光層２７９をベタに配置したとしても、Ｘ方向に隣り合うＭ−ＴＦＴ２７１の間の蛇行したスペースＬｓを埋める絶縁膜にクラックが生じ難い状態とすることができる。すなわち、ＳＨ回路７とこれを模擬したＭＯＮ回路２７とにより、データ線６ａに適正なタイミングで画像信号ＶＩＤを印加して安定した動作が得られる駆動回路１２０を有すると共に、絶縁膜のクラックによってこれらのトランジスターが損傷し難い高い信頼性を有する液晶装置１００を提供することができる。

（２）並列接続された複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１ＤからなるＳ−ＴＦＴ７１と、１個のトランジスターからなるＭ−ＴＦＴ２７１とにおいて、チャネル幅Ｗやゲート線の幅（つまりチャネル長）が同じであると共に、複数のソースコンタクト及び複数のドレインコンタクトの構成も同じであることから、ＭＯＮ回路２７から得られる検出信号ＭＯＮの精度を高めて、選択信号の遅延量を適正にタイミングジェネレーター２００を介してデータ線駆動回路１０１の双方向シフトレジスター１６０にフィードバックできる。

（３）Ｓ−ＴＦＴ７１及びＭ−ＴＦＴ２７１において、複数のソースコンタクト及び複数のドレインコンタクトは、ゲート線の延在方向（Ｙ方向）にずれて配置されている。したがって、Ｓ−ＴＦＴ７１をＹ方向と直交するＸ方向に狭ピッチで配置することができる。また、Ｘ方向における、Ｍ−ＴＦＴ２７１の配置ピッチＭｘは、Ｓ−ＴＦＴ７１の配置ピッチＰｘよりも大きくする必要があるものの、複数のソースコンタクト及び複数のドレインコンタクトをＹ方向にずらして配置しない場合に比べて、Ｍ−ＴＦＴ２７１を狭ピッチで配置することができるので、ＭＯＮ回路２７を設ける領域を実質的に小さくできる。すなわち、ＳＨ回路７やＭＯＮ回路２７を設けたとしても従来に比べて小型な液晶装置１００を実現することができる。

（第２実施形態）
次に、第２実施形態の電気光学装置について、上記第１実施形態と同様に液晶装置を例に挙げて図２３を参照して説明する。図２３は第２実施形態の液晶装置のモニター回路におけるモニタリング用トランジスターの構成と構造とを示す概略断面図である。

第２実施形態の液晶装置は、上記第１実施形態の液晶装置１００と基本的に同じ機械的及び電気的な構成を有するものであって、ＭＯＮ回路２７における遮光層２７９の形態を異ならせたものである。したがって、上記第１実施形態の液晶装置１００と同じ構成には同じ符号を付して詳細な説明は省略する。なお、図２３は、上記第１実施形態の図２１に対応するものであって、図２０のＦ−Ｆ’線に沿ったモニタリング用トランジスター２７１の構成と構造とを示すものである。

図２３に示すように、素子基板１０の基材１０ｓ上には、Ｘ方向に所定の間隔をおいてモニタリング用トランジスター（Ｍ−ＴＦＴ）２７１が配置されている。Ｍ−ＴＦＴ２７１の半導体層２７１ａの下層には、第１層間絶縁膜１１を介してＸ方向（チャネル幅方向であるＹ方向に直交する方向）に分割された遮光層２７９ａと遮光層２７９ｂとを有する。２つの遮光層２７９ａ，２７９ｂの材料や層厚などの構成は、前述した遮光層２７９と同じであることから、２つの遮光層２７９ａ，２７９ｂもまた本発明の第２遮光層の一例である。

２つの遮光層２７９ａ，２７９ｂのＸ方向における隙間２７９ｓは、半導体層２７１ａのチャネル領域２７１ｃと重なる位置にある。隙間２７９ｓのＸ方向の長さＬ８は、チャネル領域２７１ｃのＸ方向の長さＬ、つまりＭ−ＴＦＴ２７１のチャネル長Ｌよりも短い。具体的には、Ｍ−ＴＦＴ２７１のチャネル長Ｌは例えば２〜３μｍであって、２つの遮光層２７９ａ，２７９ｂのＸ方向における隙間２７９ｓの長さＬ８は例えば１μｍである。隙間２７９ｓの長さＬ８をチャネル長Ｌよりも小さくすることで、隙間２７９ｓに光が入射してもＭ−ＴＦＴ２７１における光リーク電流の発生を抑えられる。

第１層間絶縁膜１１は当該隙間２７９ｓを覆うように形成され、半導体層２７１ａは第１層間絶縁膜１１上に形成される。したがって、当該隙間２７９ｓを埋める第１層間絶縁膜１１の表面が歪むことから、歪んだ表面上のチャネル領域２７１ｃも歪んで形成される。これによって、平坦な第１層間絶縁膜１１上に半導体層２７１ａを形成する場合に比べて、チャネル領域２７１ｃやこれに対向するゲート線２７１ｇも歪むことから、Ｍ−ＴＦＴ２７１のチャネル長Ｌが実質的に長くなる。

Ｍ−ＴＦＴ２７１のチャネル長Ｌが長くなると、図２２に示したＭ−ＴＦＴ２７１の閾値特性（ＩＶ特性）は、閾値電圧（この場合は０Ｖ付近）が０Ｖよりも大きいほうにずれる、所謂エンハンストシフトする。

なお、このように、Ｍ−ＴＦＴ２７１のチャネル長Ｌを実質的に長くする方法としては、Ｍ−ＴＦＴ２７１の下層に配置される遮光層２７９をＸ方向に分割する方法に限定されない。図２４は変形例３のモニタリング用トランジスターの構造を示す概略断面図である。図２４もまた図２３と同様に、図２０のＦ−Ｆ’線に沿った断面を示すものである。

（変形例３）
図２４に示すように、変形例３では、基材１０ｓ上においてＭ−ＴＦＴ２７１の下層には、半導体層２７１ａのチャネル領域２７１ｃ側、つまりＭ−ＴＦＴ２７１のチャネル側に突出する凸部２７９ｄを有する遮光層２７９ｃが配置されている。凸部２７９ｄを覆う第１層間絶縁膜１１の部分に重なる半導体層２７１ａのチャネル領域２７１ｃやゲート線２７１ｇもまた凸状に歪むことから、Ｍ−ＴＦＴ２７１のチャネル長Ｌは実質的に長くなる。なお、凸部２７９ｄのＸ方向（チャネル幅方向であるＹ方向と直交する方向）の長さＬ８はチャネル長Ｌよりも短い。また、凸部２７９ｄの遮光層２７９ｃから突出した部分の高さは、遮光層２７９ｃの他の部分における層厚（膜厚）と同じでおおよそ２００ｎｍである。したがって、凸部２７９ｄは必ずしも遮光層２７９ｃ上に位置しなくてもよく、遮光層２７９ｃの直下に位置してもよい。また、凸部２７９ｄは遮光層２７９ｃと同じ材料で構成することに限定されず、異なる材料で構成されていてもよい。凸部２７９ｄを有する遮光層２７９ｃもまた本発明に係る第２遮光層の一例である。

上記第２実施形態のＭＯＮ回路２７におけるモニタリング用トランジスター（Ｍ−ＴＦＴ）２７１の構成によれば、Ｍ−ＴＦＴ２７１の半導体層２７１ａにおけるチャネル領域２７１ｃの下層に、隙間２７９ｓを有する２つの遮光層２７９ａ，２７９ｂや凸部２７９ｄを有する遮光層２７９ｃを配置することで、Ｍ−ＴＦＴ２７１のチャネル長Ｌが実質的に長くなる。したがって、Ｍ−ＴＦＴ２７１の閾値特性（ＩＶ特性）がエンハンストシフトする。Ｍ−ＴＦＴ２７１の閾値特性（ＩＶ特性）は、製造過程における半導体層２７１ａやゲート絶縁膜１２の膜厚ばらつきなどによってデプレシフトし易いため、エンハンストシフトする構造を取り入れることで、デプレシフトが補正されて所望の閾値特性（ＩＶ特性）を実現できる。

（第３実施形態）
＜電子機器＞
上記実施形態の液晶装置を適用可能な第３実施形態の電子機器として、投射型表示装置を例に挙げ、図２５を参照して説明する。図２５は第３実施形態の電子機器としての投射型表示装置の構成を示す概略図である。

図２５に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸１０００Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（表示データ）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投写され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した駆動回路１２０を有する上記第１実施形態の液晶装置１００が適用されたものである。液晶パネル１１０の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記液晶装置１００が用いられているので、表示において安定した駆動状態が得られ、且つ高い信頼性を有する投射型表示装置１０００を提供することができる。

なお、本実施形態では、偏光照明装置１１００から射出された白色光（偏光光束）をダイクロックミラーにより各色光に分光して、液晶ライトバルブ１２１０，１２２０，１２３０に入射させる構成としたが、これに限定されない。例えば、各色の発光が得られるレーザー光源やＬＥＤなどの固体光源を用いてもよい。

本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例４）サンプルホールド（ＳＨ）回路７のサンプリング用トランジスター（Ｓ−ＴＦＴ）７１を構成する複数のトランジスターの数は、４個であることに限定されない。Ｓ−ＴＦＴ７１のチャネル幅Ｗ（例えば６００μｍ）を考慮して、複数のトランジスターの数を４個以上の例えば１２個としてもよい。これによれば、１つのトランジスターのチャネル幅が５０μｍとなり、Ｘ方向に隣り合うＳ−ＴＦＴ７１の間のスペースＬｓのＹ方向における長さがより短くなる。これによりスペースＬｓを埋める絶縁膜におけるクラックの発生をより抑制すると共に、トランジスターの数を増やすことでＳ−ＴＦＴ７１の耐圧を実質的に向上させることができる。

（変形例５）上記実施形態のモニター（ＭＯＮ）回路２７では、サンプルホールド（ＳＨ）回路７を模擬するために、モニタリング用トランジスター（Ｍ−ＴＦＴ）２７１とサンプリング用トランジスター（Ｓ−ＴＦＴ）７１との構成を同じとすべく、双方のトランジスターにおいて、ゲート線を挟んで互いにＹ方向にずれた位置に複数のソースコンタクトと複数のドレインコンタクトとを設ける構成としたがこれに限定されない。Ｘ方向における、Ｍ−ＴＦＴ２７１の配置ピッチＭｘは、Ｓ−ＴＦＴ７１の配置ピッチＰｘと同じにする必要がないので、Ｘ方向に隣り合うＭ−ＴＦＴ２７１の間のスペースＬｓを埋める絶縁膜におけるクラックの発生を抑制可能な程度に配置ピッチＭｘを拡張すれば、ゲート線２７１ｇを挟んで複数のソースコンタクト２７２と複数のドレインコンタクト２７３とが互いに向かい合う状態に配置されていてもよい。言い換えれば、半導体層２７１ａは、複数のソースコンタクト２７２及び複数のドレインコンタクト２７３に対応してＸ方向に突出する部分が無くてもよい。

（変形例６）上記実施形態の液晶装置１００を適用可能な電子機器は、上記第３実施形態の投射型表示装置１０００に限定されない。例えば、液晶装置として画素に着色層を有するカラーフィルターを備える構成とすることで、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

（変形例７）上記実施形態の駆動回路１２０が適用される液晶装置１００は、透過型であることに限定されない。反射型の液晶装置においても駆動回路１２０を適用することができる。また、上記実施形態の駆動回路１２０が適用される電気光学装置は、液晶装置に限定されず、例えば、画素Ｐに発光素子である有機ＥＬ素子を備えた有機ＥＬ装置にも適用することができる。

６ａ…データ線、７…サンプルホールド（ＳＨ）回路、１０…素子基板、１０ｓ…基材、１５…画素電極、２７…モニター（ＭＯＮ）回路、７１…サンプリング用トランジスター（Ｓ−ＴＦＴ）、７１Ａ，７１Ｂ，７１Ｃ，７１Ｄ…複数のトランジスター、７１ｇ…ゲート線、７２…サンプリング用トランジスターのソースコンタクト、７３…サンプリング用トランジスターのドレインコンタクト、７５…第１遮光層としての遮光層、１００…電気光学装置としての液晶装置、１２０…駆動回路、２７１…モニタリング用トランジスター（Ｍ−ＴＦＴ）、２７１ｇ…ゲート線、２７２…モニタリング用トランジスターのソースコンタクト、２７３…モニタリング用トランジスターのドレインコンタクト、２７９，２７９ａ，２７９ｂ，２７９ｃ…第２遮光層としての遮光層、２７９ｄ…第２遮光層の凸部、２７９ｓ…第２遮光層の隙間、１０００…電子機器としての投射型表示装置、Ｌ…チャネル長、Ｐ…画素、Ｗ…チャネル幅。

Claims (11)

1. 画素ごとに設けられた画素電極及びスイッチング素子と、
   前記スイッチング素子に接続されたデータ線と、
   転送開始パルスが供給されるシフトレジスターを有するデータ線駆動回路と、
   ゲートに前記転送開始パルスに基づく選択信号が供給され、ソースに複数のソースコンタクトを介して画像信号が供給され、ドレインが複数のドレインコンタクトを介して前記データ線に接続されるサンプリング用トランジスターと、
   ゲートに前記転送開始パルスに基づく信号が供給され、ソースに複数のソースコンタクトを介して低電圧電源が供給され、ドレインから複数のドレインコンタクトを介して前記選択信号の遅延量を示す遅延信号が送出されるモニタリング用トランジスターと、を備え、
   前記サンプリング用トランジスターは、ゲート電極と、該ゲート電極と重なる位置に互いに離間して設けられた複数の半導体層とを有し、
   前記モニタリング用トランジスターは、ゲート電極と、該ゲート電極と重なる位置に一の半導体層とを有する電気光学装置。
2. 前記モニタリング用トランジスターのチャネル長は、前記サンプリング用トランジスターのチャネル長と同じで、
   前記モニタリング用トランジスターのチャネル幅は、前記サンプリング用トランジスターのチャネル幅よりも長い、請求項１に記載の電気光学装置。
3. 前記サンプリング用トランジスター及び前記モニタリング用トランジスターは、基材上に設けられ、
   前記基材と前記サンプリング用トランジスターとの間に設けられた第１遮光層と、
   前記基材と前記モニタリング用トランジスターとの間に設けられた第２遮光層と、を備え、
   前記第１遮光層は、前記サンプリング用トランジスターのチャネル幅方向に分割され、
   前記第２遮光層は、前記モニタリング用トランジスターのチャネル幅方向に分割されていない、請求項１に記載の電気光学装置。
4. 前記第１遮光層は、前記サンプリング用トランジスターを構成する前記複数のトランジスターごとにチャネル幅方向に分割されている、請求項３に記載の電気光学装置。
5. 前記第２遮光層は、前記モニタリング用トランジスターのチャネルと重なる位置において、隙間を有するように前記チャネル幅方向と直交する方向に分割されている、請求項３または４に記載の電気光学装置。
6. 前記チャネル幅方向と直交する方向における前記隙間の長さは、前記モニタリング用トランジスターのチャネル長よりも短い、請求項５に記載の電気光学装置。
7. 前記第２遮光層は、前記モニタリング用トランジスターのチャネルと重なる位置において、前記チャネル側に突出する凸部を有している、請求項３または４に記載の電気光学装置。
8. 前記チャネル幅方向と直交する方向における前記凸部の長さは、前記モニタリング用トランジスターのチャネル長よりも短い、請求項７に記載の電気光学装置。
9. 前記サンプリング用トランジスターと前記モニタリング用トランジスターは、同じサイズである、請求項１に記載の電気光学装置。
10. 前記複数のソースコンタクト及び前記複数のドレインコンタクトは、それぞれ直線状のゲート線を挟んで配置されており、
    前記複数のソースコンタクトと前記複数のドレインコンタクトとは、前記ゲート線の延在方向にずれて配置されている、請求項１乃至９のいずれか一項に記載の電気光学装置。
11. 請求項１乃至１０のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images