JP2014178407A

JP2014178407A - 電気光学装置及び電子機器

Info

Publication number: JP2014178407A
Application number: JP2013051366A
Authority: JP
Inventors: Takashi Egami; 孝史江上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-03-14
Filing date: 2013-03-14
Publication date: 2014-09-25

Abstract

【課題】画素回路の配線と電極との接続抵抗を適正に検証可能なＴＥＧパターンを備えた電気光学装置及び電子機器を提供すること。
【解決手段】電気光学装置としての液晶装置１００は、画素領域Ｅに設けられ、画素回路を有する複数の画素Ｐと、画素領域Ｅの周辺に設けられ、画素回路を駆動制御する周辺回路（走査線駆動回路１０２、サンプリング回路７０）と、画素領域Ｅの近傍で該周辺回路と重ならない位置に設けられ、画素回路における配線と電極との接続抵抗を検証するためのＴＥＧパターン８０と、を備えた。
【選択図】図２

Description

本発明は電気光学装置及び電子機器に関する。詳しくは、電気光学装置における画素回路の機能を検証するためのＴＥＧパターンの配置に関する。

電気光学装置として、スイッチング素子を有する画素回路が形成された素子基板と、対向基板との間に電気光学材料としての液晶が挟持されたアクティブ駆動型の液晶装置が知られている。
このような液晶装置における画素回路は、素子基板上において層間絶縁膜を挟んで積層された複数の配線層を用いて形成されている。また、配線層は必ずしも単一な導電材料によって構成されるわけではなく、異種の導電材料を重ねて配線層とすることもある。このような配線層において、配線が電気的に正常な状態で形成されたかどうかを実際に確かめることは、困難である。そこで、該配線が形成される配線層を用いて、電気的に検査が可能な検査用パターンを形成し、この検査用パターンを用いて該配線が電気的に正常か否かを検証する電気光学装置の製造方法が開示されている（特許文献１）。

一方で、液晶装置の表示領域において所望の電気光学特性を得るには、素子基板と対向基板とによって挟持される液晶の厚みのばらつきを抑える必要がある。素子基板は、上述したように複数の配線層を用いて画素回路が形成されるので、画素回路が形成された素子基板における層間絶縁膜の表面に凹凸が生じてしまう。これに関連して、層間絶縁膜の表面における凹凸を平坦にする基板平坦化法が開示されている（特許文献２）。

上記特許文献２の基板平坦化法によれば、研磨レートが低い画素領域やシール領域に対応する絶縁膜表面に凹部を刻設して、研磨工程における基板面内で均一な研磨レートを得ることができるとしている。なお、画素領域には上述した画素回路が形成されている。

特開２００７−７２０３９号公報特開２０００−３４０５６７号公報

上記特許文献１の電気光学装置の製造方法では、素子基板が複数面付けされた大型基板において、素子基板が単品加工された際に分断除去される領域に検査用パターンを形成することが好ましいとしている。したがって、上記特許文献１の電気光学装置の製造方法に上記特許文献２の基板平坦化法を適用して、素子基板の層間絶縁膜の表面を平坦化処理した後に検査用パターンを完成させると、画素領域を外れた平坦化し難い領域に検査用パターンが形成されることになる。つまり、素子基板における複数の配線層を用いた配線構造が画素回路と検査用パターンとで異なることになり、検査用パターンを用いた画素回路の配線の電気的な検証を適正に行うことができないおそれがあった。言い換えれば、素子基板において、どこに検査用パターンを設けるのが好ましいのか追求する必要があるという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係わる電気光学装置は、第１基板と、前記第１基板の画素領域に設けられた画素回路と、前記第１基板の前記画素領域の周辺に設けられ、前記画素回路を駆動制御する周辺回路と、前記画素領域の近傍で前記周辺回路と重ならない位置に設けられ、前記画素回路における配線と電極との接続抵抗を検証するためのＴＥＧパターンと、を備えたことを特徴とする。

第１基板上の画素回路が設けられた画素領域と周辺回路が設けられた領域とでは、第１基板上における層間絶縁膜の表面の凹凸の状態が異なり、とりわけトランジスターなどの素子が密集する周辺回路と画素領域との間に段差（以降、グローバル段差と言う）が生じ易い。グローバル段差が生じている部分にＴＥＧパターンを設けると、画素領域における画素回路の配線と電極との電気的な接続状態とは異なったＴＥＧパターンの配線構造となるため、画素回路における配線と電極との接続抵抗を適正に検証することができないおそれがある。
本適用例によれば、ＴＥＧパターンは、画素領域の近傍で周辺回路と重ならない位置に設けられているので、上記グローバル段差の影響を受け難く、画素回路における配線と電極との接続抵抗を適正に検証することが可能な電気光学装置を提供することができる。
なお、「ＴＥＧ」は「ＴｅｓｔＥｌｅｍｅｎｔＧｒｏｕｐ」の略である。

［適用例２］上記適用例に係わる電気光学装置において、前記第１基板の前記画素領域の周辺に配置されたシール材と、前記シール材を介して前記第１基板に接着された第２基板と、を有し、前記ＴＥＧパターンは、前記シール材が配置された領域と前記画素領域との間に設けられていることが好ましい。
この構成によれば、ＴＥＧパターンはシール材が配置された領域に設けられないので、シール材によって第１基板と第２基板とを接着することに起因してＴＥＧパターンにおける電気抵抗が変動することを避けることができる。

［適用例３］上記適用例に係わる電気光学装置において、前記画素回路は、トランジスターと、画素電極と、を含み、前記ＴＥＧパターンは、前記トランジスターと前記画素電極との接続抵抗を検証するために設けられていることを特徴とする。
この構成によれば、トランジスターと画素電極との接続抵抗を適正に検証することが可能な電気光学装置を提供できる。

［適用例４］上記適用例に係わる電気光学装置において、前記ＴＥＧパターンは、第１配線と、前記第１配線を覆う層間絶縁膜上に形成され、前記第１配線に電気的に接続された第２配線と、を含み、前記第２配線は、前記第１基板上において前記画素電極と同じ配線層に形成されていることを特徴とする。
この構成によれば、第２配線は画素電極と同じ配線層に形成されているので、第１配線から第２配線までの電気抵抗を計測することで、トランジスターと画素電極との接続抵抗を適正に検証することができる。

［適用例５］上記適用例に係わる電気光学装置において、前記層間絶縁膜を貫通して、前記トランジスターと前記画素電極とを電気的に接続させる第１コンタクト部、及び前記第１配線と前記第２配線とを電気的に接続させる第２コンタクト部の形状が柱状であって、柱状の前記第１コンタクト部及び前記第２コンタクト部における頭頂部の少なくとも一部が前記層間絶縁膜の表面に露出するように前記層間絶縁膜に研磨処理が施されていることを特徴とする。
この構成によれば、柱状の第２コンタクト部を介して電気的に接続された第１配線と第２配線の接続抵抗を検証することにより、同じく柱状の第１コンタクト部の接続における信頼性を検証することができる。

［適用例６］上記適用例に係わる電気光学装置において、前記第１基板上に２つの検査端子を有し、前記２つの検査端子の間に複数の前記ＴＥＧパターンが直列に接続されていることが好ましい。
この構成によれば、１つのＴＥＧパターンを用いて検証される場合に比べて、複数のＴＥＧパターンにおける接続抵抗に基づいて検証される。したがって、個々のＴＥＧパターンにおける接続抵抗の変化が小さくても累積されるため、検証の精度が向上する。

［適用例７］本適用例に係わる電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
本適用例によれば、画素回路における配線と電極との電気的な接続を適正に検証可能な電気光学装置を備えているので、高い信頼性品質が実現された電子機器を提供することができる。

（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ’線で切った液晶装置の構造を示す概略断面図。液晶装置の電気的な構成を示す回路図。画素回路の電気的な構成を示す等価回路図。液晶装置における画素の構造を示す概略断面図。ＴＥＧパターンの形成領域を示す概略平面図。（ａ）及び（ｂ）はＴＥＧパターンの電気的な構成を示す回路図。ＴＥＧパターンの配線構造の一例を示す概略断面図。（ａ）〜（ｅ）はＴＥＧパターンの形成方法を示す概略断面図。（ａ）及び（ｂ）は層間絶縁膜上のグローバル段差を示す概略断面図。投射型表示装置の構成を示す概略図。変形例のＴＥＧパターンの配線構造を示す概略断面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

（第１実施形態）
本実施形態では、電気光学装置として、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について図１〜図４を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、図１（ｂ）は図１（ａ）のＨ−Ｈ’線で切った液晶装置の構造を示す概略断面図、図２は液晶装置の電気的な構成を示す回路図、図３は画素回路の電気的な構成を示す等価回路図、図４は液晶装置における画素の構造を示す概略断面図である。

図１（ａ）及び（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された第１基板としての素子基板１０及び第２基板としての対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透明な例えば石英基板やガラス基板が用いられている。

素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材４０を介して間隔をおいて接着され、その間隔に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材４０の内側に複数の画素Ｐが配列した画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。

素子基板１０には、複数の外部接続用端子１０４が設けられている。複数の外部接続用端子１０４が配列した第１辺部に沿ったシール材４０と該第１辺部との間にデータ線駆動回路１０１が設けられている。データ線駆動回路１０１と画素領域Ｅとの間であって、シール材４０が配置された部分よりも内側にサンプリング回路７０が設けられている。また、該第１辺部に対向する第２辺部に沿ったシール材４０と画素領域Ｅとの間に検査回路１０３が設けられている。さらに、該第１辺部と直交し互いに対向する第３及び第４辺部に沿ったシール材４０と画素領域Ｅとの間に走査線駆動回路１０２が設けられている。第２辺部に沿ったシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該第１辺部に沿って配列した複数の外部接続用端子１０４に接続されている。以降、該第１辺部に沿った方向をＸ方向とし、該第１辺部と直交し互いに対向する第３及び第４辺部に沿った方向をＹ方向として説明する。

データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３、サンプリング回路７０は、画素Ｐの画素回路を駆動制御する周辺回路である。画素回路、周辺回路については後述する。

図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５及びスイッチング素子である薄膜トランジスター（Thin Film Transistor、以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における第１基板としての素子基板１０は、少なくとも基材１０ｓと、基材１０ｓ上に形成された画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。

対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。本発明における第２基板としての対向基板２０は、少なくとも基材２０ｓと、基材２０ｓ上に形成された見切り部２１、共通電極２３、配向膜２４を含むものである。

見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３、サンプリング回路７０と重なる位置に設けられている。これにより対向基板２０側からこれらの周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、配向膜１８及び配向膜２４として上記無機配向膜が採用されている。

このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

次に、図２及び図３を参照して、液晶装置１００の電気的な構成について説明する。図２に示すように、液晶装置１００は、素子基板１０上の画素領域Ｅを囲む周辺領域に形成された、データ線駆動回路１０１、走査線駆動回路１０２、サンプリング回路７０などの周辺回路（なお、図２では検査回路１０３の図示を省略した）と、複数の外部接続用端子１０４と、を有している。さらに、外部接続用端子１０４に接続された、データ線駆動回路１０１に電源（ＶＤＤＸ、ＶＳＳＸ）や駆動用の信号（ＤＸ、ＣＬＸなど）を供給するためのデータ線駆動回路用配線１１４、走査線駆動回路１０２に電源（ＶＤＤＹ、ＶＳＳＹ）や駆動用の信号（ＤＹ、ＣＬＹなど）を供給するための走査線駆動回路用配線１２１、画像信号（ＶＩＤ１〜ＶＩＤ６）をサンプリング回路７０を介してデータ線６ａに供給するための複数の画像信号線１１１などを含む複数の引き回し配線を有している。

データ線駆動回路１０１には、外部回路から外部接続用端子１０４及びデータ線駆動回路用配線１１４を介してＸクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）、及びＸ開始パルスＤＸが供給される。データ線駆動回路１０１は、Ｘ開始パルスＤＸが入力されると、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）に基づくタイミングで、選択信号Ｓ１，Ｓ２，・・・，Ｓｎを順次生成して複数の選択信号供給線１１３にそれぞれ出力する。

走査線駆動回路１０２には、外部回路から外部接続用端子１０４及び走査線駆動回路用配線１２１を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹ）、Ｙ開始パルス信号ＤＹが供給される。走査線駆動回路１０２は、これらの信号に基づいて走査信号Ｇ１，・・・，Ｇｍを順次生成して複数の走査線３ａにそれぞれ出力する。

サンプリング回路７０は、Ｎチャネル型の片チャネル型ＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリングトランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。互いに隣り合う６本のデータ線６ａがそれぞれ接続された６個のＳ−ＴＦＴ７１のゲートは１つに纏められて１本の選択信号供給線１１３に接続されている。つまりデータ線駆動回路１０１から各選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎが６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される。１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１のソースには６本の画像信号線１１１のうちいずれかが接続配線１１２を経由して接続されている。Ｓ−ＴＦＴ７１のドレインにはデータ線６ａが接続されている。サンプリング回路７０は、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎが入力されると、１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６ａに選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎに応じて画像信号（ＶＩＤ１〜ＶＩＤ６）を順次供給する。

図２に示すように、液晶装置１００には、前述したように、素子基板１０の中央部分を占める画素領域Ｅに、マトリックス状に配列された複数の画素Ｐを有している。

図３に示すように、複数の画素Ｐには、それぞれ、画素電極１５と当該画素電極１５をスイッチング制御するためのＴＦＴ３０と、保持容量１６とが形成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号Ｇ１，・・・，Ｇｍが供給される走査線３ａが当該ＴＦＴ３０のゲートに接続されている。画素電極１５と保持容量１６の一方の電極がＴＦＴ３０のドレインに接続されている。保持容量１６の他方の電極は走査線３ａと並行して配置された容量線３ｂに接続されている。

容量線３ｂは、図２に示すようにＸ方向において画素領域Ｅの外側まで引き出され、容量線３ｂの両端が走査線駆動回路１０２と画素領域Ｅとの間においてＹ方向に延在する一対の接続配線１３１に電気的に接続されている。一対の接続配線１３１のそれぞれは、対向基板２０の角部に設けられた４つの上下導通部１０６のうちＸ方向において対峙する上下導通部１０６同士を電気的に接続する一対の接続配線１３２に電気的に接続されている。
一対の接続配線１３２同士は、上下導通部１０６と電気的に接続された対向基板２０の共通電極２３を介して電気的に接続される。さらに一対の接続配線１３２のうちの外部接続用端子１０４側に位置する接続配線１３２は、共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４に接続されている。つまり、容量線３ｂには、共通電位（ＬＣＣＯＭ）が印加される。

サンプリング回路７０の６個を１つの単位（系列）としたＳ−ＴＦＴ７１に供給される選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎは、この順に順次に供給してもよいし、隣り合う６本のデータ線６ａに対応するＳ−ＴＦＴ７１に対して、系列ごとに供給するようにしてもよい。なお、図２に示すように、本実施形態においては、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎは、６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）のそれぞれに対応して、６本のデータ線６ａの組に対してグループ（系列）ごとに供給されるよう構成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるように構成してもよい。

走査線３ａには走査線駆動回路１０２から所定のタイミングでパルス的に走査信号Ｇ１，・・・，Ｇｍが、この順に順次印加される構成となっている。前述したように、画素電極１５はＴＦＴ３０のドレインに電気的に接続されており、走査信号Ｇ１，・・・，ＧｍによってＴＦＴ３０が一定期間だけＯＮ状態となり、データ線６ａから供給される画像信号（ＶＩＤ１〜ＶＩＤ６）が画素電極１５に所定のタイミングで書き込まれる。
さらに、各画素Ｐに保持された画像信号（ＶＩＤ１〜ＶＩＤ６）がリークするのを防ぐために、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が付加されている。

画素電極１５を介して液晶層５０（図１（ｂ）参照）に書き込まれた所定レベルの画像信号（ＶＩＤ１〜ＶＩＤ６）は、対向基板２０に形成された共通電極２３との間で一定期間保持される。液晶層５０は印加される電圧レベルにより液晶分子の配向や秩序が変化して、液晶層５０を透過する光が変調され、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置１００からは画像信号（ＶＩＤ１〜ＶＩＤ６）に応じたコントラストをもつ表示光が射出され、表示が行われる。なお、画像信号（ＶＩＤ１〜ＶＩＤ６）は、液晶層５０を交流駆動するために共通電位（ＬＣＣＯＭ）に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置１００の駆動方式は相展開駆動方式と呼ばれている。なお、液晶装置１００の駆動方式は、相展開駆動方式に限定されるものではない。

また、周辺回路は、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３、サンプリング回路７０以外に、データ線６ａに所定電圧レベルのプリチャージ信号を上記画像信号（ＶＩＤ１〜ＶＩＤ６）に先行して供給するプリチャージ回路を含むものとしてもよい。

図２に戻り、素子基板１０には、Ｘ方向に延在して設けられたサンプリング回路７０の両端側にＴＥＧパターン８０が設けられている。ＴＥＧパターン８０は、Ｘ方向に配列する複数の外部接続用端子１０４の両端側に設けられた２つの検査端子（ＴＥＧ）に電気的に接続されている。ＴＥＧパターン８０は、図３に示した画素Ｐの画素回路の配線と電極との接続抵抗を検証するために、画素領域Ｅの近傍に設けられている。なお、ＴＥＧパターン８０に引き回し配線を介して接続される２つの検査端子（ＴＥＧ）のうちの一方は、共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４と兼用する構成としてもよい。

次に、画素Ｐの構造について、図４を参照して説明する。
図４に示すように、素子基板１０の基材１０ｓ上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属、あるいはこれらの金属のうちの少なくとも１つを用いた合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。

走査線３ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを有するＬＤＤ（Lightly doped Drain）構造が形成されている。

半導体層３０ａを覆うようにゲート絶縁膜１１ｂが形成される。さらにゲート絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成される。

ゲート電極３０ｇとゲート絶縁膜１１ｂとを覆うようにして第１層間絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置にゲート絶縁膜１１ｂ、第１層間絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。

そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第１層間絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）やその合金などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介して第１ソース・ドレイン領域３０ｓに繋がるソース電極３１ならびにデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介して第２ソース・ドレイン領域３０ｄに繋がるドレイン電極３２（中継電極６ｂ）が形成される。

次に、データ線６ａ及び中継電極６ｂと第１層間絶縁膜１１ｃを覆って第２層間絶縁膜１２が形成される。第２層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。

第２層間絶縁膜１２を覆うように導電膜が形成され、これをデータ線６ａに沿って複数の画素Ｐに跨るようにパターニングすることにより、下容量電極１６ａが形成される。

下容量電極１６ａのうち、後に形成される誘電体膜１６ｃを介して上容量電極１６ｂと対向する部分の外縁部を覆うようにスペーサー絶縁膜１３が形成される。また、スペーサー絶縁膜１３の形成時に、下容量電極１６ａのうちコンタクト部ＣＮＴ４と重なる部分には柱状の絶縁部１３ｂが形成される。

スペーサー絶縁膜１３及び柱状の絶縁部１３ｂを覆うと共に、下容量電極１６ａを覆って誘電体膜１６ｃが成膜される。誘電体膜１６ｃとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ₂）、アルミナ（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。

平面的に中継電極６ｂと重なる位置に第２層間絶縁膜１２とスペーサー絶縁膜１３と誘電体膜１６ｃとを貫通するコンタクトホールＣＮＴ３が形成される。このコンタクトホールＣＮＴ３を被覆すると共に誘電体膜１６ｃを覆う導電膜が形成され、これをパターニングすることにより、下容量電極１６ａに対向配置され、コンタクトホールＣＮＴ３を介して中継電極６ｂに繋がる上容量電極１６ｂが形成される。
コンタクト部ＣＮＴ４は、本発明における柱状の第１コンタクト部の一例であり、下容量電極１６ａ上に形成された柱状の絶縁部１３ｂ及び誘電体膜１６ｃを含む柱状構造体と、該柱状構造体の表面を覆う上容量電極１６ｂとによって構成されている。

次に、上容量電極１６ｂと誘電体膜１６ｃとを覆う第３層間絶縁膜１４が形成される。第３層間絶縁膜１４も例えばシリコンの酸化物や窒化物からなり、表面にコンタクト部ＣＮＴ４の頭頂部の少なくとも一部が露出するように例えばＣＭＰ処理が施されて形成される。

第３層間絶縁膜１４を覆うようにＩＴＯなどの透明導電膜（電極膜）が成膜される。この透明導電膜（電極膜）をパターニングしてコンタクト部ＣＮＴ４を介して上容量電極１６ｂと繋がる画素電極１５が形成される。

上述したように上容量電極１６ｂはコンタクトホールＣＮＴ３及び中継電極６ｂを介してＴＦＴ３０のドレイン電極３２と電気的に接続すると共に、柱状のコンタクト部ＣＮＴ４を介して画素電極１５と電気的に接続している。つまり、画素電極１５は柱状のコンタクト部ＣＮＴ４と接することによって電気的にＴＦＴ３０に接続される。所謂コンタクトホールを用いて画素電極１５との接続を図る場合に比べて、柱状のコンタクト部ＣＮＴ４を用いていることから、画素電極１５の表面にはコンタクト部ＣＮＴ４との接触に伴う凹凸が生じない。

下容量電極１６ａの本線部は走査線３ａの延在方向（Ｘ方向）において複数の画素Ｐに跨るように形成され、等価回路（図３参照）における容量線３ｂとしても機能している。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を下容量電極１６ａと上容量電極１６ｂとの間において保持することができる。

下容量電極１６ａを容量線３ｂとして機能させるため、本実施形態では電気抵抗の上昇を抑える積層構造が採用されている。具体的には、下容量電極１６ａは、例えば金属材料であるＡｌ（アルミニウム）あるいはその合金などからなる第１電極層１６ａ１と、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｗ（タングステン）などの金属のうちの少なくとも１つを含む合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層された導電層である第２電極層１６ａ２とが積層されたものである。
これに対して上容量電極１６ｂは、下容量電極１６ａに比べて電気抵抗が高くてもよいので、他の層のパターニングに対して耐性を有する例えばＴｉのナイトライドなどが用いられている。

このように素子基板１０の基材１０ｓ上には、複数の配線層が形成されており、本実施形態では、複数の配線層について、層間絶縁膜の符号を用いて次のように呼ぶこととする。下地絶縁膜１１ａ、ゲート絶縁膜１１ｂ、第１層間絶縁膜１１ｃを含む配線層を配線層１１と呼ぶ。配線層１１の代表的な配線や電極は走査線３ａ、ゲート電極３０ｇである。第２層間絶縁膜１２を含む配線層を配線層１２と呼ぶ。配線層１２の代表的な配線や電極はデータ線６ａである。スペーサー絶縁膜１３、柱状の絶縁部１３ｂ、誘電体膜１６ｃを含む配線層を配線層１３と呼ぶ。配線層１３の代表的な配線や電極は下容量電極１６ａ（容量線３ｂ）である。同じく、第３層間絶縁膜１４を含む配線層を配線層１４と呼ぶ。配線層１４の代表的な配線や電極は、上容量電極１６ｂ、画素電極１５である。なお、配線層の呼び方はこれに限定されるものではない。

画素電極１５を覆うように配向膜１８が形成され、液晶層５０を介して素子基板１０に対向配置される対向基板２０の共通電極２３を覆うように配向膜２４が形成される。前述したように、配向膜１８，２４は無機配向膜であって、酸化シリコンなどの無機材料を所定の方向から例えば斜め蒸着して柱状に成長したカラム１８ａ，２４ａの集合体からなる。このような配向膜１８，２４に対して負の誘電異方性を有する液晶分子ＬＣは、配向膜面の法線方向に対してカラム１８ａ，２４ａの傾斜方向に３度〜５度のプレチルト角度θｐを有して略垂直配向する。画素電極１５と共通電極２３との間に交流電位を与えて液晶層５０を駆動することによって液晶分子ＬＣは画素電極１５と共通電極２３との間に生ずる電界方向に傾くように挙動（振動）する。
前述したように、柱状のコンタクト部ＣＮＴ４を用いていることから画素電極１５の表面には凹凸が生じていない。したがって、画素電極１５を覆う配向膜１８の表面にも凹凸が生じないので、安定した液晶分子ＬＣの配向状態が得られる。

次に、本実施形態のＴＥＧパターン８０について、図５〜図９を参照して説明する。
図５はＴＥＧパターンの形成領域を示す概略平面図、図６（ａ）及び（ｂ）はＴＥＧパターンの電気的な構成を示す回路図、図７はＴＥＧパターンの配線構造の一例を示す概略断面図、図８（ａ）〜（ｅ）はＴＥＧパターンの形成方法を示す概略断面図、図９（ａ）及び（ｂ）は層間絶縁膜上のグローバル段差を示す概略断面図である。

ＴＥＧパターン８０は、画素領域Ｅの近傍であって、周辺回路（サンプリング回路７０、走査線駆動回路１０２、検査回路１０３）と重ならない領域、つまり図５に示すように、画素領域Ｅを囲む周辺領域の角部に位置する領域Ｅ１〜領域Ｅ４に形成することが好ましい。本実施形態では、Ｘ方向におけるサンプリング回路７０の両端側であって、Ｙ方向における走査線駆動回路１０２のサンプリング回路７０側の領域Ｅ１と領域Ｅ２とにＴＥＧパターン８０を形成した。ＴＥＧパターン８０は、素子基板１０の第１辺部に配列した複数の外部接続用端子１０４の両端側に位置する検査端子１０７に電気的に接続されている。

図６（ａ）に示すように、ＴＥＧパターン８０は、２つの検査端子１０７の間に引き回し配線８１，８２を介して直列に接続されたｎ個の抵抗（Ｒ１，Ｒ２，・・・，Ｒｎ）を含んで構成されている。抵抗の数ｎは例えば１００個である。ＴＥＧパターン８０は画素回路の配線と電極との接続抵抗を検証するためのものであるから、ＴＥＧパターン８０は画素回路における配線構造と同じであることが好ましい。また、できるだけ多くの抵抗を含んで構成することが好ましい。複数の抵抗（Ｒ１，Ｒ２，・・・，Ｒｎ）が直列に接続されることから、１つ１つの抵抗における抵抗変化が累積されるので、わずかな抵抗変化も検出可能となる。

また、ＴＥＧパターン８０はできるだけ多くの抵抗を含んで構成することが好ましいので、ｎ個の抵抗（Ｒ１，Ｒ２，・・・，Ｒｎ）は、図６（ａ）に示すように直線的に接続することに限らず、図６（ｂ）に示すように、蛇行させて直列に接続させてもよい。これによれば、前述したようにＴＥＧパターン８０が形成される領域Ｅ１〜領域Ｅ４の大きさが限られていたとしても、より多くの抵抗を設けることができる。
なお、ＴＥＧパターン８０の電気抵抗は、２つの検査端子１０７の間に所定の電圧を印加して、２つの検査端子１０７間に流れる電流を計測し、２つの検査端子１０７間の電圧値と電流値とに基づいて検出される。

次に、図７〜図９を参照して、ＴＥＧパターン８０の配線構造について説明する。
図７に示すように、素子基板１０の基材１０ｓ上に、下地絶縁膜１１ａ、ゲート絶縁膜１１ｂ、第１層間絶縁膜１１ｃを形成する。第１層間絶縁膜１１ｃ上に引き回し配線８１，８２を形成する。引き回し配線８１，８２と第１層間絶縁膜１１ｃを覆う第２層間絶縁膜１２を形成する。すなわち、引き回し配線８１，８２は、前述した画素回路の配線層１２においてデータ線６ａを形成する工程で同時に形成することができる。引き回し配線８１，８２は本発明における第１配線に相当するものである。

第２層間絶縁膜１２上に島状に孤立した複数の配線１６ｄを形成する。複数の配線１６ｄは、第２層間絶縁膜１２上においてほぼ等間隔に配置され、前述した画素回路の配線層１３において下容量電極１６ａを形成する工程で同時に形成することができる。以降の工程については、図８（ａ）〜（ｅ）を参照して説明する。

図８（ａ）に示すように、複数の配線１６ｄと第２層間絶縁膜１２を覆う層間絶縁膜前駆体１３ａを形成する。層間絶縁膜前駆体１３ａの形成方法としては厚膜形成が可能な例えばプラズマＣＶＤ法を挙げることができる。層間絶縁膜前駆体１３ａ上において複数の配線１６ｄと重なる位置に例えばフォトリソグラフィ法により複数のレジストパターン９０を形成する。そして、層間絶縁膜前駆体１３ａを例えばドライエッチングする。レジストパターン９０が形成された部分ではドライエッチングの進行が遅れるので、図８（ｂ）に示すように、複数の配線１６ｄを覆う層間絶縁膜前駆体１３ａの部分に柱状の絶縁部１３ｂが形成される。そして、ドライエッチングによって形成されたスペーサー絶縁膜１３と柱状の絶縁部１３ｂとを覆って誘電体膜１６ｃを成膜する。

次に、図８（ｃ）に示すように、第２層間絶縁膜１２、スペーサー絶縁膜１３、誘電体膜１６ｃを貫通して引き回し配線８１，８２のそれぞれに達するコンタクトホール９１，９２を形成する。続いて、コンタクトホール９１，９２の内部を被覆すると共に誘電体膜１６ｃを覆う導電膜を成膜してパターニングすることにより、配線１６ｅ、複数の配線１６ｆ、配線１６ｇを形成する。配線１６ｅは、コンタクトホール９１の内部を被覆すると共に、誘電体膜１６ｃを介して左端の柱状の絶縁部１３ｂを覆って柱状のコンタクト部９３を構成する。配線１６ｇは、コンタクトホール９２の内部を被覆すると共に、誘電体膜１６ｃを介して右端の柱状の絶縁部１３ｂを覆って柱状のコンタクト部９７を構成する。配線１６ｆは、誘電体膜１６ｃで覆われた隣り合う柱状の絶縁部１３ｂを覆って柱状のコンタクト部９４，９５を構成する。右端のコンタクト部９７の隣には、この時点では電気的に独立し、配線１６ｆにより隣り合うコンタクト部（図示省略）に電気的に繋がった柱状のコンタクト部９６が存在する。つまり、両端の電気的に独立したコンタクト部９３とコンタクト部９７との間には、配線１６ｆによって電気的に接続された隣り合うコンタクト部が、ＴＥＧパターン８０を構成する抵抗の数に対応して複数形成される。このような柱状のコンタクト部９３〜９７の配線１６ｄ上における高さや大きさは、画素回路におけるコンタクト部ＣＮＴ４（図４参照）とほぼ同じである。言い換えれば、コンタクト部９３〜９７は、本発明における第２コンタクト部に相当するものであり、画素回路のコンタクト部ＣＮＴ４と同じ構造となるように形成する。配線１６ｅ，１６ｆ，１６ｇは、前述した画素回路の配線層１４において上容量電極１６ｂを形成する工程で同時に形成することができる。

次に、図８（ｄ）に示すように、コンタクト部９３〜９７と誘電体膜１６ｃとを覆う層間絶縁膜前駆体１４ａを形成する。層間絶縁膜前駆体１４ａの形成方法は、層間絶縁膜前駆体１３ａと同じで例えばプラズマＣＶＤ法を用いることができる。そして、層間絶縁膜前駆体１４ａの表面に研磨処理（ＣＭＰ処理）を施す。研磨処理工程では、柱状のコンタクト部９３〜９７における頭頂部の少なくとも一部が露出するように研磨処理を行う。これにより、表面にコンタクト部９３〜９７の頭頂部が露出した第３層間絶縁膜１４が形成される。

次に、図８（ｅ）に示すように、第３層間絶縁膜１４の表面を覆う透明導電膜（ＩＴＯ、ＩＺＯなど）を成膜してパターニングすることにより、隣り合うコンタクト部に接する複数の配線８３を形成する。配線８３は、前述した画素回路の配線層１４において画素電極１５を形成する工程で同時に形成することができる。配線８３は、本発明における第２配線に相当するものであり、ほぼ等間隔で配置され隣り合うコンタクト部と接するように形成される。

図７あるいは図８（ｅ）において、引き回し配線８１に対してコンタクトホール９１とコンタクト部９３を介して電気的に接続された左端の配線８３は、ＴＥＧパターン８０における抵抗Ｒ１（図６参照）として機能する。左端の配線８３にコンタクト部９４を介して電気的に接続した配線１６ｆは、ＴＥＧパターン８０における抵抗Ｒ２（図６参照）として機能する。引き回し配線８２に対してコンタクトホール９２とコンタクト部９７を介して電気的に接続された右端の配線８３は、ＴＥＧパターン８０における抵抗Ｒｎ（図６参照）として機能する。他の抵抗Ｒ３〜Ｒｎ−１は、前述した抵抗Ｒ２と同様に隣り合うコンタクト部を電気的に繋ぐ配線１６ｆと該コンタクト部に接続された配線８３とによって構成される。

第３層間絶縁膜１４には、前述したように研磨処理が施されているものの、図５に示したＡ−Ａ’線に沿った第３層間絶縁膜１４の表面は、図９（ａ）に示すように、画素領域Ｅを挟んだ領域Ｅ５が盛り上がった形状となる。領域Ｅ５には、図５に示すように周辺回路である走査線駆動回路１０２が形成されている。画素領域Ｅには複数の画素Ｐに対応してＴＦＴ３０を含む画素回路が形成されている。領域Ｅ５における走査線駆動回路１０２を構成するところの薄膜トランジスターやこれに繋がる配線の配置密度の方が画素領域ＥにおけるＴＦＴ３０や信号配線の配置密度よりも高いことにより、研磨処理工程での研磨レートに違いが生じて、このような凹凸が生ずる。画素Ｐ単位に生ずる凹凸に対してこのような素子基板１０の全体に亘る凹凸をグローバル段差と呼ぶ。

一方、ＴＥＧパターン８０は、図５に示したように周辺回路と重ならない領域Ｅ１〜領域Ｅ４（本実施形態では、領域Ｅ１と領域Ｅ２）に形成される。例えば、領域Ｅ２を通過するＢ−Ｂ’線で切った第３層間絶縁膜１４の表面は、図９（ｂ）に示すように、画素領域Ｅから離れるに従って膜厚が徐々に減少した状態となる。このような第３層間絶縁膜１４の膜厚の変化は、領域Ｅ２に薄膜トランジスターやこれに繋がる配線などが形成されていないため、領域Ｅ２における配線パターン密度が低下して研磨レートが速まることによるものである。

図９（ｂ）に示すように、ＴＥＧパターン８０は画素領域Ｅの近傍の領域Ｅ２に形成されているので、第３層間絶縁膜１４の平均膜厚が画素領域Ｅとほぼ同じである。したがって、図７に示したＴＥＧパターン８０の配線構造は、図４に示した画素回路の配線構造とほぼ同じとなる。よって、２つの検査端子１０７（図６参照）間のＴＥＧパターン８０の電気抵抗を計測することによって、画素回路における配線と電極との接続抵抗が適正な状態となっているか否かを検証することができる。

とりわけ、図４に示したように、画素回路におけるＴＦＴ３０のドレイン電極３２と画素電極１５との接続抵抗は、コンタクトホールＣＮＴ３よりも画素電極１５に接する柱状のコンタクト部ＣＮＴ４の接続抵抗によって支配される。それは、第３層間絶縁膜１４に研磨処理を施すことで、第３層間絶縁膜１４の表面にコンタクト部ＣＮＴ４の頭頂部を露出させて画素電極１５と接触させるためであり、研磨処理の状態で該頭頂部の露出量が左右されて、画素電極１５との接触抵抗がばらつくからである。

画素回路におけるコンタクト部ＣＮＴ４と画素電極１５との接続抵抗を適正に反映させる観点から、画素領域Ｅにおける第３層間絶縁膜１４の平均膜厚と、ＴＥＧパターン８０が設けられる領域Ｅ１〜領域Ｅ４における第３層間絶縁膜１４の平均膜厚との差は、画素領域Ｅにおける第３層間絶縁膜１４の平均膜厚の２５％以下とすることが好ましい。

本実施形態によれば、ＴＥＧパターン８０は、画素領域Ｅの近傍で周辺回路と重ならない領域Ｅ１，Ｅ２に配置され、画素回路の配線構造とほぼ同じになっている。ゆえに、ＴＥＧパターン８０における抵抗（Ｒ１，Ｒ２，・・・，Ｒｎ）の接続抵抗は、画素回路における画素電極１５とコンタクト部ＣＮＴ４との接続抵抗が適正に反映される。すなわち、２つの検査端子１０７間に接続されたＴＥＧパターン８０の電気抵抗を計測することで、画素回路におけるＴＦＴ３０のドレインと画素電極１５との接続抵抗を適正に検証することができる。

具体的には、素子基板１０におけるＴＥＧパターン８０の上記電気抵抗のデータと、当該素子基板１０を用いた液晶装置１００の点灯検査結果のデータ（画素回路の動作における良品及び不良品のデータ）とを関連付けて蓄積しておく。これにより、素子基板１０を製造した段階でＴＥＧパターン８０の電気抵抗を計測すれば、素子基板１０を用いて液晶装置１００を組み立てなくても画素回路の不具合を検出することができる。

（第２実施形態）
＜電子機器＞
次に、電子機器としての投射型表示装置について、図１０を参照して説明する。図１０は投射型表示装置の構成を示す概略図である。

図１０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、液晶装置１００を用いているので、画素回路における配線と電極との電気的な接続信頼性が確保され、所望の表示状態が安定的に得られる投射型表示装置１０００を提供することができる。

本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）素子基板１０におけるＴＥＧパターン８０の配線構造は、柱状のコンタクト部９３〜９７を含む構成に限定されない。図１１は変形例のＴＥＧパターンの配線構造を示す概略断面図である。詳しくは、第１実施形態で示した図７に対応する断面図である。したがって、第１実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。
図１１に示すように、変形例のＴＥＧパターン８０Ｐは、第２層間絶縁膜１２上に形成された配線１６ｈ、複数の配線１６ｊ、配線１６ｋを有する。これらの配線１６ｈ，１６ｊ，１６ｋはほぼ等間隔で配置され、下容量電極１６ａ（図４参照）を形成する工程と同じ工程で形成されたものである。配線１６ｈはコンタクトホール９１の内部を被覆して引き回し配線８１に電気的に接続されている。配線１６ｋはコンタクトホール９２の内部を被覆して引き回し配線８２に電気的に接続されている。
これらの配線１６ｈ，１６ｊ，１６ｋを覆ってスペーサー絶縁膜１３と誘電体膜１６ｃが形成される。さらに、スペーサー絶縁膜１３及び誘電体膜１６ｃを貫通して配線１６ｈ，１６ｋの端部と、複数の配線１６ｊのそれぞれの両端部とに接する柱状プラグ９３ｐ，９４ｐ，９５ｐ，９６ｐ，９７ｐが形成される。柱状プラグ９３ｐ，９４ｐ，９５ｐ，９６ｐ，９７ｐは、導電性の例えば金属やその合金などからなる。柱状プラグ９３ｐ，９４ｐ，９５ｐ，９６ｐ，９７ｐと誘電体膜１６ｃを覆う層間絶縁膜前駆体１４ａ（図８（ｄ）参照）が形成される。また、層間絶縁膜前駆体１４ａに研磨処理を施して、柱状プラグ９３ｐ，９４ｐ，９５ｐ，９６ｐ，９７ｐの頭頂部が表面に露出した第３層間絶縁膜１４が形成される。第３層間絶縁膜１４上には、隣り合う柱状プラグと接する配線８３が複数形成される。つまり、変形例のＴＥＧパターン８０Ｐは、第１実施形態のＴＥＧパターン８０における柱状のコンタクト部９３〜９７を導電性の柱状プラグ９３ｐ〜９７ｐに置き換えたものである。
なお、ＴＥＧパターン８０は、柱状のコンタクト部や柱状プラグに限定されず、所謂コンタクトホールの構成を採用してもよい。当然ながらこれらのコンタクト部の構成は、画素回路における配線と電極とを繋ぐコンタクト部の構成と同一であることが好ましい。
さらには、ＴＥＧパターン８０は、画素回路におけるコンタクト部ＣＮＴ４と画素電極１５との接続抵抗を検証するものであることに限定されず、例えばＴＦＴ３０のドレイン配線と、蓄積容量の容量電極との接続抵抗を検証するものであってもよい。

（変形例２）上記第１実施形態では、ＴＥＧパターン８０を画素領域Ｅの近傍であって周辺回路と重ならない領域Ｅ１及び領域Ｅ２にそれぞれ独立して設けたが、これに限定されない。例えば、図５の領域Ｅ１〜領域Ｅ４のそれぞれにＴＥＧパターン８０を形成する。領域Ｅ１〜領域Ｅ４のそれぞれに形成されたＴＥＧパターン８０を直列に接続させてもよい。これにより、画素領域Ｅを囲む４隅に対応して形成され、直列に接続された多くの抵抗（例えば１つの領域に１００個の抵抗を形成すると、ＴＥＧパターン８０の抵抗の数が４００個となる）を含む配線構造となるので、画素回路における配線と電極との接続抵抗をより精度よく検証が可能なＴＥＧパターン８０とすることができる。

（変形例３）上記第１実施形態におけるＴＥＧパターン８０を適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば、反射型の液晶装置にも適用可能である。また、液晶装置に限らず、画素Ｐごとに発光素子を備えた有機エレクトロルミネッセンス装置にも適用することができる。

（変形例４）電気光学装置としての液晶装置１００が適用される電子機器は、上記第２実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部に適用することができる。

１０…第１基板としての素子基板、１４…第３層間絶縁膜、１５…画素電極、２０…第２基板としての対向基板、３０…トランジスターとしてのＴＦＴ、４０…シール材、７０…サンプリング回路、８０，８０Ｐ…ＴＥＧパターン、８１，８２…第１配線としての引き回し配線、８３…第２配線としての配線、９３，９４，９５，９６，９７…第２コンタクト部としてのコンタクト部、１００…電気光学装置としての液晶装置、１０１…データ線駆動回路、１０２…走査線駆動回路、１０３…検査回路、１０７…検査端子、１０００…電子機器としての投射型表示装置、ＣＮＴ４…第１コンタクト部としてのコンタクト部、Ｅ…画素領域、Ｐ…画素。

Claims

第１基板と、
前記第１基板の画素領域に設けられた画素回路と、
前記第１基板の前記画素領域の周辺に設けられ、前記画素回路を駆動制御する周辺回路と、
前記画素領域の近傍で前記周辺回路と重ならない位置に設けられ、前記画素回路における配線と電極との接続抵抗を検証するためのＴＥＧパターンと、を備えたことを特徴とする電気光学装置。
前記第１基板の前記画素領域の周辺に配置されたシール材と、
前記シール材を介して前記第１基板に接着された第２基板と、を有し、
前記ＴＥＧパターンは、前記シール材が配置された領域と前記画素領域との間に設けられていることを特徴とする請求項１に記載の電気光学装置。
前記画素回路は、トランジスターと、画素電極と、を含み、
前記ＴＥＧパターンは、前記トランジスターと前記画素電極との接続抵抗を検証するために設けられていることを特徴とする請求項１または２に記載の電気光学装置。
前記ＴＥＧパターンは、第１配線と、前記第１配線を覆う層間絶縁膜上に形成され、前記第１配線に電気的に接続された第２配線と、を含み、
前記第２配線は、前記第１基板上において前記画素電極と同じ配線層に形成されていることを特徴とする請求項３に記載の電気光学装置。
前記層間絶縁膜を貫通して、前記トランジスターと前記画素電極とを電気的に接続させる第１コンタクト部、及び前記第１配線と前記第２配線とを電気的に接続させる第２コンタクト部の形状が柱状であって、
柱状の前記第１コンタクト部及び前記第２コンタクト部における頭頂部の少なくとも一部が前記層間絶縁膜の表面に露出するように前記層間絶縁膜に研磨処理が施されていることを特徴とする請求項４に記載の電気光学装置。
前記第１基板上に２つの検査端子を有し、
前記２つの検査端子の間に複数の前記ＴＥＧパターンが直列に接続されていることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。
請求項１乃至６のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。