JP2013178435A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】所望の電気容量を有する蓄積容量を備えると共に基板上における画素回路の積層構造が簡素化された電気光学装置及び電子機器を提供すること。
【解決手段】本適用例の電気光学装置は、基材１０ａ上に、トランジスターとしてのＴＦＴ３０（ｉ）と、ＴＦＴ３０（ｉ）に対応して設けられた画素電極と、ＴＦＴ３０（ｉ）のゲート電極３１と電気的に接続された走査線１１と、走査線１１を覆う第１層間絶縁膜１２と、画素電極と電気的に接続された蓄積容量７０（ｉ）とを備え、蓄積容量７０（ｉ）は、前段の走査線１１に電気的に接続された第１容量電極としての下容量電極７３と、下容量電極７３と対向して設けられ、画素電極と電気的に接続される第２容量電極としての上容量電極７１とを備え、下容量電極７３は、第１層間絶縁膜１２に開口した第１開口部としてのトレンチ９１を被覆して形成されている。
【選択図】図７

Description

本発明は、電気光学装置及び電子機器に関する。

電気光学装置の一例として、画素電極と、画素電極をスイッチング制御するためのトランジスターとを備えたアクティブ駆動型の液晶装置が挙げられる。該液晶装置は、基板上に、トランジスターやトランジスターに接続される走査線及びデータ線などの信号配線、画素電極などが層間絶縁膜を介して積層構造として作り込まれている。画素電極は、基板の上記積層構造における最上層に配置される。
また、画素電極に与えられた電位を保持するために、一対の容量電極のうちの一方が画素電極に接続された蓄積容量が設けられる（例えば特許文献１から４参照）。
例えば特許文献１には、蓄積容量を構成する一対の容量電極のうち他方が、容量線を介して定電位源に電気的に接続される構成が開示されている。例えば特許文献２から４には、蓄積容量の一対の容量電極のうち他方が、当該蓄積容量に電気的に接続されたトランジスターのゲートに接続された走査線に隣り合う走査線に接続される構成が開示されている。

前述したような積層構造をとることにより、液晶装置は、小型でありながらも高精細な画像を表示することが可能となる。

特開２００８−１９１２００号公報 特開平５−８０３５４号公報 特開平７−３１８９０１号公報 特開２００２−２４４５８８号公報

しかしながら、上記特許文献１から４の液晶装置においては、画素電極を有する画素の大きさが小さくなると、画素に対応した蓄積容量を設けることが可能な領域が少なくなる。ゆえに、一対の容量電極の面積が小さくなって所望の電気容量を確保することが困難になるという課題がある。
また、トランジスターなどの画素回路が形成される基板の積層構造における層数が多く、液晶装置の製造工程の複雑高度化、製造期間の長期化及びコストの増大などを招いている。ゆえに、基板上の積層構造を簡素にできる画素回路と画素回路の配置が求められているという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る電気光学装置は、トランジスターと、前記トランジスターに対応して設けられた画素電極と、前記トランジスターのゲート電極と電気的に接続された走査線と、前記走査線を覆う層間絶縁膜と、前記画素電極と電気的に接続された蓄積容量とを備え、前記蓄積容量は、前記層間絶縁膜に設けられた第１開口部において前段の走査線と電気的に接続される第１容量電極と、前記第１容量電極と対向して設けられ、前記画素電極と電気的に接続される第２容量電極とを有することを特徴とする。

［適用例２］本適用例に係る他の電気光学装置は、トランジスターと、前記トランジスターに対応して設けられた画素電極と、前記トランジスターのゲート電極と電気的に接続された走査線と、前記走査線を覆う層間絶縁膜と、前記画素電極と電気的に接続された蓄積容量とを備え、前記蓄積容量は、前段の走査線に電気的に接続された第１容量電極と、前記第１容量電極と対向して設けられ、前記画素電極と電気的に接続される第２容量電極とを備え、前記第１容量電極は、前記層間絶縁膜に開口した第１開口部を被覆して形成されていることを特徴とする。

上記適用例の構成によれば、層間絶縁膜上において誘電体層を介して第１容量電極と第２容量電極とが形成される場合に比べて、第１容量電極が少なくとも層間絶縁膜の第１開口部内に形成された部分を有するので、第１容量電極の実質的な表面積を増やすことができる。つまり、画素の大きさが小さくなっても所望の電気容量を有する蓄積容量を備えた電気光学装置を実現できる。
また、第１容量電極は前段の走査線に接続されているので、複数の画素に跨って第１容量電極を電気的に接続させるための容量線が不要となる。言い換えれば、前段の走査線が容量線の機能を果たすので、容量線を別途形成する必要がなく基板上における電極や配線などの積層構造を簡素にすることができる。
なお、前段の走査線とは、複数の走査線ごとに順次与えられる走査信号の順番において、走査信号が与えられる走査線に対して１つ前の走査線を指す。

［適用例３］上記適用例に係る電気光学装置において、前記第１開口部は、底面に前記前段の走査線が露出するように前記層間絶縁膜に形成され、前記第１容量電極は、前記第１開口部内に露出した前記前段の走査線と接するように形成されていることが好ましい。
この構成によれば、第１開口部を第１容量電極と前段の走査線とを電気的に接続させるコンタクトホールとして利用できる。第１容量電極と前段の走査線とを電気的に接続させるための接続部を別途形成する必要がなく、基板上における電極や配線などの積層構造を簡素化できる。

［適用例４］上記適用例に係る電気光学装置において、前記トランジスターは、チャネル領域と、データ線に電気的に接続される第１ソース・ドレイン領域と、前記画素電極に電気的に接続される第２ソース・ドレイン領域と、前記チャネル領域と前記第２ソース・ドレイン領域との間の接合領域とを含む半導体層を有し、前記半導体層は、前記走査線の延在方向において前記走査線と重なるように配置され、前記層間絶縁膜には、前記半導体層を挟んで少なくとも前記接合領域に沿った位置に一対の第２開口部が形成され、前記トランジスターのゲート電極は、前記半導体層の前記チャネル領域に重なると共に、前記一対の第２開口部の底面に露出した前記走査線に接して形成され、前記第１容量電極は、前記前段の走査線に電気的に接続される前記トランジスターのゲート電極と一体に形成されていることを特徴とする。
この構成によれば、走査線を覆う層間絶縁膜の第２開口部をコンタクトホールとして利用して前段のトランジスターのゲート電極と前段の走査線とを電気的に接続させると共に、ゲート電極を形成する際に第１容量電極も合わせて形成することが可能となる。言い換えれば、ゲート電極と第１容量電極とを別々に形成する必要がなく、基板上における電極や配線などの積層構造を簡素化できる。

［適用例５］上記適用例に係る電気光学装置において、前記第１開口部は、平面視でデータ線と重なって溝状に形成され、前記第１容量電極は、溝状の前記第１開口部内の底面と内壁とを覆って形成されていることが好ましい。
この構成によれば、第１開口部を形成しても画素の開口面積が低下することなく、第１容量電極の実質的な面積を増やすことができる。

［適用例６］上記適用例に係る電気光学装置において、前記第２容量電極は遮光性を有する導電部材からなり、前記第１容量電極と前記半導体層の前記接合領域とに重なって形成されていることが好ましい。
この構成によれば、第２容量電極側から半導体層の接合領域に入射する光を遮光することができ、トランジスターの安定的な動作を実現できる。

［適用例７］本適用例に係る電子機器は、上記適用例に係る電気光学装置を備えたことを特徴とする。
この構成によれば、所望の電気容量を有する蓄積容量を備えると共に、基板上における電極や配線などの積層構造が簡素化された電気光学装置を備えているので、安定した動作が実現されると共に高いコストパフォーマンスを有する電子機器を提供することができる。

（ａ）は第１実施形態の液晶装置の構成を示す概略平面図、（ｂ）は（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図。 第１実施形態の液晶装置の電気的な構成を示す等価回路図。 ｍ＋１本の走査線の電位の経時変化を示すタイミングチャート。 走査線の電位と蓄積容量の保持電位との関係の一例を示す表。 素子基板上の画素の構成を示す平面図。 素子基板上の画素の構成を示す平面図。 図５及び図６を重ね合わせた場合のＡ−Ａ’線断面図。 第２実施形態の液晶装置における素子基板の積層構造を示す概略断面図。 電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

（第１実施形態）
本実施形態では、電気光学装置として、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１及び図２を参照して説明する。図１（ａ）は第１実施形態の液晶装置の構成を示す概略平面図、図１（ｂ）は、図１（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図である。図２は、第１実施形態の液晶装置の電気的な構成を示す等価回路図である。

図１（ａ）及び（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０及び対向基板２０は、透明な例えば石英基板やガラス基板が用いられている。

素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外縁沿って配置されたシール材４０を介して接合され、その隙間に正又は負の誘電異方性を有する液晶が封入されて液晶層５０が構成されている。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材４０の内側に複数の画素Ｐが配列した画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。

素子基板１０の第１の辺部と該第１の辺部に沿ったシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。更に、第１の辺部と直交し互いに対向する第３及び第４の辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配列した複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部に沿った方向をＹ方向として説明する。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と画素領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。

図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５及びスイッチング素子である薄膜トランジスター（以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における基板としての素子基板１０は、少なくとも基材１０ａと、基材１０ａ上に形成された画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。

素子基板１０に対向配置される対向基板２０は、少なくとも基材２０ａと、基材２０ａ上に形成された見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とを含むものである。

見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。

次に図２を参照して、液晶装置１００の電気的な構成について説明する。図２に示すように、本実施形態の液晶装置１００は、素子基板１０における画素領域Ｅに、複数の画素Ｐと、互いに交差するように配線されたｍ＋１本の走査線１１（即ち、走査線Ｇ０、Ｇ１、…、Ｇｍ）及びｎ本のデータ線６とを備えている。ここで、ｍ、ｎはそれぞれ自然数である。ｍ＋１本の走査線１１は走査線駆動回路１０２に接続され、ｎ本のデータ線６はデータ線駆動回路１０１に接続されている（図１（ａ）参照）。

画素Ｐは、画素領域Ｅにｍ行×ｎ列のマトリックス状に２次元に配置されている。より具体的には、画素Ｐは、画素領域Ｅにおける左側から第１列、第２列、…、第ｎ列で、上側から第１行、第２行、…、第ｍ行のマトリックス状に配置されている。即ち、ｍ本の走査線１１とｎ本のデータ線６との交点に対応して単位表示素子である画素Ｐが設けられている。

画素Ｐは、ＴＦＴ３０、液晶容量Ｃｌｃ及び蓄積容量７０を備えている。

液晶容量Ｃｌｃは、画素電極１５及び共通電極２３と、これらの電極によって挟まれた液晶層５０とによって構成された画素容量である（図１（ｂ）参照）。共通電極２３には所定の基準電位が供給される。

ＴＦＴ３０は、本発明に係る「トランジスター」の一例としてのＮチャネル型又はＰチャネル型のＴＦＴである。ＴＦＴ３０のソースはデータ線６に電気的に接続されている。ＴＦＴ３０のゲートは走査線１１に電気的に接続されている。より具体的には、第ｉ行（但し、ｉ＝１、…、ｍ）をなす画素ＰのＴＦＴ３０のゲートは、第ｉ番の走査線Ｇｉ（但し、ｉ＝１、…、ｍ）に電気的に接続されている。ＴＦＴ３０は、走査線駆動回路１０２から供給される走査信号によってオンオフが切り換えられる。ＴＦＴ３０のドレインは、液晶容量Ｃｌｃ及び蓄積容量７０の各々の一端に電気的に接続されている。

蓄積容量７０は、保持された画像信号がリークするのを防ぐために、液晶容量Ｃｌｃに並列に電気的に接続されている。なお、本実施形態では、第ｉ行−第ｋ列（但し、ｉ＝１、…、ｍ、ｋ＝１、…、ｎ）の画素Ｐの蓄積容量７０を「蓄積容量Ｃｓｉｋ」と適宜称する。

蓄積容量７０を構成する一対の容量電極の一方は、ＴＦＴ３０のドレインに電気的に接続されている。蓄積容量７０を構成する一対の容量電極の他方は、該蓄積容量７０が電気的に接続されたＴＦＴ３０のゲートが電気的に接続された走査線１１に隣り合う走査線１１に電気的に接続されている。より具体的には、第ｉ行をなす画素Ｐの蓄積容量７０は、前段である第ｉ−１番の走査線Ｇｉ−１に電気的に接続されている。即ち、第１行をなす画素Ｐの蓄積容量Ｃｓ１１、Ｃｓ１２、…、Ｃｓ１ｎは、走査線Ｇ０に電気的に接続され、第２行をなす画素Ｐの蓄積容量Ｃｓ２１、Ｃｓ２２、…、Ｃｓ２ｎは、走査線Ｇ１に電気的に接続され、…、第ｍ行をなす画素Ｐの蓄積容量Ｃｓｍ１、Ｃｓｍ２、…、Ｃｓｍｎは、走査線Ｇｍ−１に電気的に接続されている。
すなわち、蓄積容量７０を構成する一対の容量電極のうち一方は、画素電極１５に電気的に接続されている。そして、一対の容量電極のうち他方が複数の走査線Ｇ０、Ｇ１、…、Ｇｍに順次与えられる走査信号の順番において、走査信号が与えられる走査線に対して１つ前の走査線（前段の走査線）に電気的に接続されている。

ＴＦＴ３０のゲートに走査信号が入力されてＴＦＴ３０がオン状態になると、データ線６に電気的に接続されたＴＦＴ３０のソースに印加されている電圧が液晶容量Ｃｌｃ及び蓄積容量７０に印加され、供給された画像信号の電位が維持される。これにより、画像表示が行われる際に画素Ｐに供給された画像信号の電位を長時間保持することが可能となる。なお、データ線６に書き込む画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。

次に、液晶装置１００の画像信号の書き込み動作について、図３及び図４を参照して説明する。図３はｍ＋１本の走査線の電位の経時変化を示すタイミングチャート、図４は走査線の電位と蓄積容量の保持電位との関係の一例を示す表である。

図３に示すように、液晶装置１００の動作時には、走査線Ｇ０、Ｇ１、…、Ｇｍに対してこの順にパルス状の走査信号が供給され、走査線Ｇ０、Ｇ１、…、Ｇｍは、この順に、所定期間だけ、ＴＦＴ３０をオン状態にするための電位（例えば１５．５ボルト）が印加される。走査線Ｇ０、Ｇ１、…、Ｇｍは、走査信号が供給される期間以外の期間では、ＴＦＴ３０をオフ状態にするための電位（例えば０ボルト）に維持される。

なお、本実施形態では、いわゆる面反転駆動方式が採用されており、画像信号は、所定周期で、基準電位（例えば７ボルト）に対して高位側の正極性と低位側の負極性とで極性反転される。即ち、各画素Ｐには、基準電位（例えば７ボルト）に対して正極性の電位（プラスフィールドの例えば１２ボルトの電位）と、負極性の電位（マイナスフィールドの例えば２ボルトの電位）とが交互に供給される。より具体的には、画像信号は、一のフレームに対応する表示を行う間、画素Ｐには基準電位に対して正極性の電位が供給され、これに続く次のフレームに対応する表示を行う間は、逆に画素Ｐには基準電位に対して負極性の電位が供給される。

ここでは、説明の便宜上、全ての画素Ｐに２ボルト（Ｖ）又は１２ボルト（Ｖ）の画像信号が書き込まれた状態を初期状態として説明する。即ち、全ての蓄積容量７０（具体的には、蓄積容量７０を構成する一対の容量電極のうち画素電極１５に電気的に接続された容量電極）に２Ｖ又は１２Ｖの画像信号の電位が保持されている状態を初期状態として説明する。

図４の表に示すように、走査線Ｇ１に走査信号が供給されると（即ち、Ｇ１走査時）、走査線Ｇ１の電位は１５．５Ｖとなる。これにより、蓄積容量Ｃｓ１１（即ち、第１行−第１列の画素Ｐの蓄積容量７０）には、オン状態とされたＴＦＴ３０を介してデータ線６から１２Ｖ又は２Ｖの画像信号が書き込まれる。この際、蓄積容量Ｃｓ２１（即ち、第２行−第１列の画素Ｐの蓄積容量７０）を構成する一対の容量電極のうち走査線Ｇ１に電気的に接続された容量電極の電位が、走査線Ｇ１の電位の変化（即ち、０Ｖから１５．５Ｖへの変化）に応じて変化することにより、蓄積容量Ｃｓ２１の保持電位（即ち、蓄積容量Ｃｓ２１を構成する一対の容量電極のうち画素電極１５に電気的に接続された容量電極の電位）が２Ｖから１７．５Ｖへ又は１２Ｖから２７．５Ｖへと変化することが考えられる。なお、この際、蓄積容量Ｃｓ３１、Ｃｓ４１、…、Ｃｓｍ１は、初期状態のまま維持される。

次に、走査線Ｇ２に走査信号が供給されると（即ち、Ｇ２走査時）、走査線Ｇ２の電位は１５．５Ｖとなる。これにより、蓄積容量Ｃｓ２１には、オン状態とされたＴＦＴ３０を介してデータ線６から１２Ｖ又は２Ｖの画像信号が書き込まれる。即ち、Ｇ１走査時に、走査線Ｇ１の電位の変化に応じて、蓄積容量Ｃｓ２１の保持電位が２Ｖから１７．５Ｖへ又は１２Ｖから２７．５Ｖへと変化したとしても、続くＧ２走査時に蓄積容量Ｃｓ２１に１２Ｖ又は２Ｖの画像信号が書き込まれる。よって、走査線Ｇ１の電位の変化に応じて、蓄積容量Ｃｓ２１の保持電位が２Ｖから１７．５Ｖへ又は１２Ｖから２７．５Ｖへと変化したとしても、その期間は極僅か（例えば、走査線１１の本数が１０８０本であるフルハイビジョン表示の場合、せいぜい１フレーム期間の１０８０分の１程度）であるため、表示上の不具合として視認されることは殆ど或いは全くない。

走査線Ｇ３、Ｇ４、…、Ｇｍについても同様の動作が繰り返される。

次に、液晶装置１００の画素Ｐの具体的な構成について、図５から図７を参照して説明する。図５及び図６は、素子基板上の画素の構成を示す平面図であり、それぞれ、後述する積層構造のうち下層部分（図５）と上層部分（図６）に相当する。図７は、図５及び図６を重ね合わせた場合のＡ−Ａ’線断面図である。なお、図５から図７においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

図５から図７では、図２に示した画素回路の構成要素が、パターン化され、積層された導電膜として素子基板１０の基材１０ａ上に構築されている。各構成要素は、図７に示すように基材１０ａ側から順に、走査線１１などを含む第１層、ＴＦＴ３０、蓄積容量７０などを含む第２層及び第３層、データ線６などを含む第４層、シールド層８などを含む第５層、画素電極１５や配向膜１８などを含む第６層からなる。また、第１層−第２層間には第１層間絶縁膜１２、第２層−第３層間には第２層間絶縁膜１３ａ、第３層−第４層間には第３層間絶縁膜１３ｂ、第４層−第５層間には第４層間絶縁膜１４ａ、第５層−第６層間には第５層間絶縁膜１４ｂがそれぞれ設けられ、前述した各要素間が短絡することを防止している。なお、このうち、第１層から第３層までが下層部分として図５に示され、第４層から第６層までが上層部分として図６に示されている。画素電極１５は、第５層間絶縁膜１４ｂ上に例えばマトリックス状に配列されている。

図５から図７では、Ｙ方向において互いに隣接する第ｉ行の画素Ｐ（Ｐｉ）及び第ｉ−１行の画素Ｐ（Ｐｉ−１）の構成が示されている。なお、本実施形態では、第ｉ行の画素Ｐ（Ｐｉ）のＴＦＴ３０及び蓄積容量７０をそれぞれ「ＴＦＴ３０ｉ」及び「蓄積容量７０ｉ」と適宜称し、第ｉ−１行の画素Ｐ（Ｐｉ−１）のＴＦＴ３０及び蓄積容量７０をそれぞれ「ＴＦＴ３０ｉ−１」及び「蓄積容量７０ｉ−１」と適宜称する。

まず、画素回路の各構成の配置について、図５及び図６を参照して説明する。
図５に示すように、走査線１１は、Ｘ方向に沿って延在すると共に、Ｙ方向に延在するデータ線６との交差部分において幅が拡張された拡張部１１ａを有する。また、拡張部１１ａからＹ方向に後段の走査線１１側に突出する突出部１１ｂを有している。突出部１１ｂはＹ方向に延在するデータ線６の本線部分と重なる位置に形成されている。

ＴＦＴ３０は、走査線１１とデータ線６との交差部分に対応して設けられている。ＴＦＴ３０は、上記交差部において走査線１１と重なるように配置された半導体層３０ａを有する。半導体層３０ａは例えばポリシリコンなどからなり、ＬＤＤ（Lightly Doped Drain）構造が採用されている。即ち、データ線６に電気的に接続される第１ソース・ドレイン領域３０ｓと、チャネル領域３０ｃと、画素電極１５に電気的に接続される第２ソース・ドレイン領域３０ｄとを有する。また、第１ソース・ドレイン領域３０ｓとチャネル領域３０ｃとの間の接合領域３０ｅと、チャネル領域３０ｃと第２ソース・ドレイン領域３０ｄとの間の接合領域３０ｆとを有する。本発明における接合領域は、接合領域３０ｆを指す。

ＴＦＴ３０のゲート電極３１は、屈曲した形状で設けられている。具体的には、半導体層３０ａのチャネル領域３０ｃに重なる部分と、走査線１１の拡張部１１ａと重なると共に半導体層３０ａを挟んでＸ方向に延在する部分とを有している。該Ｘ方向に延在する部分には、本発明の第２開口部としてのコンタクトホール３４，３５がＸ方向に延在して設けられており、ゲート電極３１はコンタクトホール３４，３５を介して走査線１１と電気的に接続されている。

蓄積容量７０の一対の容量電極のうちの他方である本発明の第１容量電極としての下容量電極７３は、走査線１１の突出部１１ｂと重なっていると共に、ゲート電極３１と一体に形成されている。つまり、第ｉ行の画素Ｐｉに対応するＴＦＴ３０ｉにおける蓄積容量７０ｉの下容量電極７３は、電気的に前段のＴＦＴ３０ｉ−１のゲート電極３１と接続すると共に前段の走査線Ｇｉ−１と接続している。

走査線１１の突出部１１ｂ及び下容量電極７３と重なる部分に本発明の第１開口部としてのトレンチ９１が設けられている。トレンチ９１は、走査線１１を覆う下地絶縁膜１２ａとゲート絶縁膜１２ｂとが積層された第１層間絶縁膜１２を貫通して溝状に開口されたものであって（図７参照）、下容量電極７３は、トレンチ９１と重なる位置に設けられている。

蓄積容量７０の一対の容量電極のうちの一方である本発明の第２容量電極としての上容量電極７１は、破線で示すＬ字形状となっており、走査線１１の突出部１１ｂと半導体層３０ａの接合領域３０ｆ及び第２ソース・ドレイン領域３０ｄに重なるように設けられている。具体的には、第ｉ行の画素Ｐｉに対応する蓄積容量７０ｉの上容量電極７１は、第ｉ行のＴＦＴ３０ｉにおける接合領域３０ｆ及び第２ソース・ドレイン領域３０ｄと重なると共に、前段の走査線１１の突出部１１ｂにトレンチ９１を介して電気的に接続された下容量電極７３と重なって設けられている。第２ソース・ドレイン領域３０ｄの端部に設けられたコンタクトホール３３を介して、第２ソース・ドレイン領域３０ｄと上容量電極７１とが電気的に接続されている。

図６に示すように、データ線６はＹ方向に延在して設けられており、走査線１１との交差部において走査線１１と同様に幅が拡張された拡張部６ａと、拡張部６ａからＸ方向に突出した突出部６ｂとを有している。データ線６は、突出部６ｂの先端側に設けられたコンタクトホール３２を介して半導体層３０ａの第１ソース・ドレイン領域３０ｓに接続されている。つまり、データ線６は、走査線１１の拡張部１１ａと突出部１１ｂとに重なるように延在している。よって、トレンチ９１は平面視でデータ線６とも重なって設けられている。

データ線６と重なるようにしてＹ方向に延在するシールド層８が設けられている。並行するデータ線６の拡張部６ａと突出部６ｂとの間に平面視で四角形の独立した中継層８１が設けられている。中継層８１には、走査線１１と重なる部分にコンタクトホール３６が設けられ、画素電極１５と重なる部分にコンタクトホール３７が設けられている。コンタクトホール３６は、第２ソース・ドレイン領域３０ｄの端部に設けられたコンタクトホール３３（図５参照）と電気的に接続されている。つまり、画素電極１５は、コンタクトホール３７、中継層８１、コンタクトホール３６，３３を介して第２ソース・ドレイン領域３０ｄ及び上容量電極７１に電気的に接続されている。なお、中継層８１は、シールド層８と同層に設けられている。

画素電極１５は、正方形に近い四角形であって、外縁がデータ線６、シールド層８、中継層８１と重なるように設けられている。
データ線６や走査線１１が遮光性の導電膜を用いて形成されているので、Ｘ方向とＹ方向とに延在する格子状の遮光領域が形成される。画素電極１５の外縁は遮光領域に位置しており、遮光領域に重なっていない画素電極１５の部分が開口領域（光の透過領域）となる。蓄積容量７０は遮光領域に設けられている。

次に、図７を参照して素子基板１０における画素回路の積層構造について説明する。
図７に示すように、まず、基材１０ａ上には第１層として走査線１１が形成される。走査線１１は、例えばタングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）などの高融点金属材料などの遮光性の導電材料からなる。前述したように、ＴＦＴ３０の半導体層３０ａと平面視で重なるように形成されている。このような走査線１１によれば、素子基板１０における裏面反射や、後述する投射型表示装置（液晶プロジェクター）などで他の光変調素子（液晶ライトバルブ）から合成光学系を経由して突き抜けてくる光などの、戻り光に対してＴＦＴ３０の半導体層３０ａを殆ど遮光できる。即ち、走査線１１は、ＴＦＴ３０に走査信号を供給する走査線としての機能に加えて、素子基板１０側から入射される光を遮光する遮光膜としても機能している。更に、このような走査線１１によれば、走査線１１の形成後に、高温プロセスを行うことが可能である。即ち、走査線１１より上層側にＴＦＴ３０の一部を構成する半導体層３０ａを形成する際、半導体層３０ａを、例えば減圧ＣＶＤ（Chemical Vapor Deposition）法などの比較的高温な環境下で行われるプロセスで形成することが可能である。

次に、走査線１１を覆う下地絶縁膜１２ａが形成される。下地絶縁膜１２ａは、例えばシリコン酸化膜などからなる。下地絶縁膜１２ａは、基材１０ａ上のほぼ全面に形成されている。下地絶縁膜１２ａは、走査線１１から半導体層３０ａを層間絶縁する機能の他、半導体層３０ａの下地として形成されることにより、素子基板１０の表面の研磨時における荒れや、洗浄後に残る汚れなどによるＴＦＴ３０の特性の劣化を防止する機能を有する。

次に、下地絶縁膜１２ａ上に半導体層３０ａが形成される。半導体層３０ａは前述したように例えばポリシリコンからなり、減圧ＣＶＤなどの高温プロセスを用いて形成される。また、例えば砒素やリンなどのＮ型の不純物や例えばボロンなどのＰ型の不純物を注入することにより、前述したＬＤＤ構造が形成される。

半導体層３０ａを覆ってゲート絶縁膜１２ｂが形成される。ゲート絶縁膜１２ｂは、例えばシリコン酸化膜などからなる。

走査線１１の拡張部１１ａを覆う下地絶縁膜１２ａとゲート絶縁膜１２ｂとからなる第１層間絶縁膜１２を貫通する本発明の第２開口部としてのコンタクトホール３４，３５が形成される。コンタクトホール３４，３５は半導体層３０ａを挟んで形成される。
また同時に、走査線１１の突出部１１ｂを覆う第１層間絶縁膜１２を貫通する本発明の第１開口部としてのトレンチ９１が形成される。いずれも溝状の第１開口部及び第２開口部を形成する方法としては例えばドライエッチングなどの方法を採用できる。トレンチ９１の底面には走査線１１の突出部１１ｂの一部が露出する。

コンタクトホール３４，３５やトレンチ９１が形成された第１層間絶縁膜１２の表面に、導電膜を成膜し、これをパターニングすることによって、半導体層３０ａのチャネル領域３０ｃに重なるゲート電極３１と、トレンチ９１の底面及び内壁とを覆う下容量電極７３が形成される。ゲート電極３１と下容量電極７３とは一体形成される。
下容量電極７３は、走査線１１に電気的に接続されるゲート電極３１と一体形成されるだけでなく、トレンチ９１の底面に露出した走査線１１の突出部１１ｂと接するように形成される。したがって、下容量電極７３と容量線として機能する走査線１１との電気的な接続が強化された状態となっている。
これらの電極及びコンタクトホール３４，３５を構成するところの上記導電膜は、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜などの単一層又は多層から構成されているのが好ましい。これによれば、半導体層３０ａに対して基材１０ａ側からあるいはその反対側、更には半導体層３０ａの側面側から入射する光が遮光され、ＴＦＴ３０の安定した動作が実現される。
コンタクトホール３４，３５を構成する上記導電膜は、第１層間絶縁膜１２を貫通する溝状の第２開口部を完全に埋めなくてもよく、半導体層３０ａに光が届かないように第２開口部の内壁を覆って形成すればよい。

なお、半導体層３０ａを含むゲート電極３１及び下容量電極７３までの構成を第２層とする。

ゲート電極３１や下容量電極７３が形成された第１層間絶縁膜１２の表面（つまり、第２層の表面）を覆って誘電体層７２が形成される。前述したように下容量電極７３は電気的に前段の走査線１１に接続される。したがって、例えばＧＮＤ電位が与えられた容量線に下容量電極７３が接続される場合に比べて、蓄積容量７０には高い電位が印加される。それゆえに、誘電体層７２は、蓄積容量７０の耐圧を考慮して、例えば窒化シリコンなどの透明な誘電性材料から形成されている。誘電体層７２は画素領域Ｅの略全体に重なるように形成される。なお、誘電体層７２は例えば窒化シリコンなどの透明な誘電性材料で構成されるため、誘電体層７２を、画素領域Ｅに広く形成しても、開口領域における光透過率を殆ど或いは実践上全く低下させることはない。

次に、誘電体層７２を覆って第２層間絶縁膜１３ａを形成する。第２層間絶縁膜１３ａは、トレンチ９１が設けられた部分を除いて形成される。第２層間絶縁膜１３ａは、例えばシリコン酸化膜などからなる。

次に、第２層間絶縁膜１３ａとトレンチ９１の誘電体層７２とを覆って、遮光性を有する例えばＡｌなどの低抵抗金属やＴｉＮ（窒化チタン）などからなる導電膜を形成し、これをパターニングして、上容量電極７１が形成される。上容量電極７１はトレンチ９１において誘電体層７２を介して下容量電極７３と対向するように形成され、蓄積容量７０が構成される。また、上容量電極７１のうち第２層間絶縁膜１３ａを介して半導体層３０ａと対向する部分では、基材１０ａと反対側から半導体層３０ａに入射する光を遮光できる。上容量電極７１と半導体層３０ａとの間に第２層間絶縁膜１３ａを挟むことによって、上容量電極７１と半導体層３０ａとの間で不必要な寄生容量が生じ、リーク電流が流れることを防ぐことができる。なお、上容量電極７１までを第３層とする。

次に、上容量電極７１及び第２層間絶縁膜１３ａ（つまり、第３層）を覆って第３層間絶縁膜１３ｂが形成される。第３層間絶縁膜１３ｂは、例えばＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス、窒化シリコンや酸化シリコンなどを用いることができる。第３層間絶縁膜１３ｂの表面は、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）などの平坦化処理が施される。

次に、第３層間絶縁膜１３ｂを覆って、例えばＡｌなどの導電膜を成膜し、これをパターニングしてデータ線６が形成される。データ線６までを第４層とする。

次に、データ線６が形成された第３層間絶縁膜１３ｂを覆って第４層間絶縁膜１４ａが形成される。第４層間絶縁膜１４ａは、例えば第３層間絶縁膜１３ｂと同様な材料を用いて形成することができ、同じくその表面に平坦化処理を施してもよい。

次に、第４層間絶縁膜１４ａを覆って、例えばＡｌなどの導電膜を成膜し、これをパターニングしてシールド層８（及び中継層８１；図６参照）が形成される。シールド層８は、前述したようにデータ線６に重なりＹ方向に延在して形成されている。シールド層８には所定電位が供給される。シールド層８によって、当該シールド層８の下層側（例えばデータ線６など）と当該シールド層８の上層側に設けられる画素電極１５との電気的或いは電磁気的なカップリングを防止できる。したがって、例えばデータ線６の電位変動の影響を受けて画素電極１５の電位変動などが生じることを低減できる。シールド層８までを第５層とする。

次に、シールド層８が形成された第４層間絶縁膜１４ａを覆って第５層間絶縁膜１４ｂが形成される。第５層間絶縁膜１４ｂは、例えば第３層間絶縁膜１３ｂと同様な材料を用いて形成することができ、同じくその表面に平坦化処理を施してもよい。

次に、第５層間絶縁膜１４ｂの表面を覆って、例えばＩＴＯ（Indium Tin Oxide）など透明導電膜を成膜し、これをパターニングして画素電極１５が形成される。また、画素電極１５が形成された第５層間絶縁膜１４ｂの表面を覆って配向膜１８が形成される。なお、図５及び図６のＡ−Ａ’線に沿った部分は、画素間に相当するので画素電極１５は断面図に表れていない。画素電極１５までを第６層とする。

本実施形態では、素子基板１０の積層構造を６層構造としたが、これに限定されず、例えば、シールド層８を含む第５層を除いて構成することもできる。具体的には、シールド層８と同層に形成した中継層８１をデータ線６と同層に形成すればよい。

上記第１実施形態の効果は、以下の通りである。
（１）蓄積容量７０の下容量電極７３は、第１層間絶縁膜１２に開口した溝状の第１開口部としてのトレンチ９１と重なるように形成され、トレンチ９１の底面と内壁とを覆って形成されている。したがって、平坦な第１層間絶縁膜１２上に下容量電極７３が形成される場合に比べて、表面積を増やすことができる。ゆえに、蓄積容量７０の電気容量を増やすことができる。言い換えれば、画素Ｐが高精細になって画素間に蓄積容量７０を設ける領域が少なくなっても、立体的に一対の容量電極を構成できるので、所望の電気容量を有する蓄積容量７０が得られる。これにより、液晶装置１００の画像表示においてフリッカーや表示むらを低減できる。
（２）加えて、画素Ｐｉの蓄積容量７０ｉの下容量電極７３は、前段の画素Ｐｉ−１の走査線Ｇｉ−１に電気的に接続されているので、複数の画素Ｐに跨って下容量電極７３をそれぞれ電気的に繋ぐための容量線が不要となる。言い換えれば、前段の走査線Ｇｉ−１が容量線として機能するので、素子基板１０における積層構造を簡素化できる。
（３）下容量電極７３は、ゲート電極３１と一体形成されると共に、トレンチ９１内に露出した走査線１１の突出部１１ｂと接するように形成される。したがって、容量線として機能する前段の走査線Ｇｉ−１との電気的な接続が強化される。
（４）下容量電極７３に対して誘電体層７２を挟んで対向配置される上容量電極７１は、遮光性の導電膜を用いて形成され、半導体層３０ａのうち画素電極１５が電気的に接続される側の接合領域３０ｆと第２ソース・ドレイン領域３０ｄとを覆って形成される。したがって、上容量電極７１側から接合領域３０ｆと第２ソース・ドレイン領域３０ｄに入射する光を遮光することができ、ＴＦＴ３０の安定した動作を実現できる。
（５）第１実施形態によれば、優れた表示品質を有すると共に、素子基板１０側の積層構造が簡素化され高いコストパフォーマンスを有する液晶装置１００を提供できる。

（第２実施形態）
次に、第２実施形態の液晶装置について、図８を参照して説明する。図８は第２実施形態の液晶装置における素子基板の積層構造を示す概略断面図であり、第１実施形態の図７に対応させたものである。
第２実施形態の液晶装置は、第１実施形態におけるトレンチ９１とその周辺の構成を異ならせたものである。したがって、第１実施形態と同じ構成には同じ符号を付して詳細の説明は省略する。

図８に示すように、本実施形態の液晶装置における素子基板１０では、基材１０ａ上においてトレンチ９１の底面には、走査線１１が存在していない。つまり、第１実施形態における走査線１１の突出部１１ｂが無い状態となっている。
走査線１１を覆う第１層間絶縁膜１２に第２開口部としてのコンタクトホール３４，３５と第１開口部としてのトレンチ９１とを、例えばドライエッチングなどの方法で形成する。走査線１１上では第１層間絶縁膜１２を貫通させた状態でドライエッチングを継続してもそれ以上ドライエッチングが進まないが、走査線１１が無い部分では、更にドライエッチングを進めることが可能となる。基材１０ａの表面の一部をドライエッチングしてもよい。あるいは、走査線１１の下層に基材１０ａを覆う下地層を予め設けておき、その下地層の一部をエッチングするようにしてもよい。即ち、エッチング時間を調整すれば、第１実施形態よりも深さが深いトレンチ９１を形成することが可能となり、トレンチ９１内に形成される下容量電極７３の実質的な表面積を更に増やすことができる。

トレンチ９１において下容量電極７３と前段の走査線１１とを接続させなくても、ＴＦＴ３０におけるゲート電極３１と下容量電極７３とが一体形成されているので、結果的に前段の走査線１１と下容量電極７３とは電気的に接続される。

上記第２実施形態の効果は、上記第１実施形態の効果（２）、（４）、（５）に加えて以下の効果を奏する。
（６）第１実施形態に比べてトレンチ９１の深さを深く形成できるので、蓄積容量７０の電気容量を更に増やすことができる。言い換えれば、画素Ｐが高精細になっても画素間に所望の電気容量を有する蓄積容量７０を比較的容易に構成することができる。

上記第１および第２実施形態では、下容量電極７３は、平面視でトレンチ９１を含んで形成されているが、これに限定されず、トレンチ９１を利用して立体的に形成されていれば、トレンチ９１の底面と内壁とをすべて被覆して形成されなくてもよい。言い換えれば、トレンチ９１の底面および内壁の一部を被覆して形成されていればよい。

（第３実施形態）
＜電子機器＞
次に、本実施形態の電子機器としての投射型表示装置について、図９を参照して説明する。図９は、電子機器としての投射型表示装置の構成を示す概略図である。

図９に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、素子基板１０の積層構造が簡略化され、所望の電気容量を有する蓄積容量７０を備えた液晶装置１００を用いているので、優れた表示品質と、高いコストパフォーマンスを有する投射型表示装置１０００を提供できる。

本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）上記第１実施形態では、ゲート電極３１と下容量電極７３とが一体に形成されたが、これに限定されない。下容量電極７３はトレンチ９１内で走査線１１の突出部１１ｂと接して形成されているので、下容量電極７３とゲート電極３１とを分離して形成してもよい。

（変形例２）本発明を適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば画素電極１５を光反射性の導電材料で構成した反射型の液晶装置にも適用することができる。

（変形例３）本発明を適用可能な電気光学装置は、液晶装置１００に限定されない。例えば、画素電極と、画素電極をスイッチング制御するトランジスターと、画素電極の電位を保持するための蓄積容量とを備えた、有機ＥＬ（Electro Luminescence）装置、電気泳動表示装置など各種のアクティブ駆動型の表示装置に適用可能である。

（変形例４）本発明に係る電気光学装置を適用可能な電子機器は、上記実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、又は電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

６…データ線、１０…素子基板、１０ａ…基材、１１…走査線、１２…層間絶縁膜としての第１層間絶縁膜、１５…画素電極、３０…トランジスターとしての薄膜トランジスター（ＴＦＴ）、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…第２ソース・ドレイン領域、３０ｆ…接合領域、３０ｓ…第１ソース・ドレイン領域、３１…ゲート電極、７０…蓄積容量、７１…第２容量電極としての上容量電極、７２…誘電体層、７３…第１容量電極としての下容量電極、３４，３５…第２開口部としてのコンタクトホール、９１…第１開口部としてのトレンチ、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置。

Claims (7)

1. トランジスターと、
   前記トランジスターに対応して設けられた画素電極と、
   前記トランジスターのゲート電極と電気的に接続された走査線と、
   前記走査線を覆う層間絶縁膜と、
   前記画素電極と電気的に接続された蓄積容量とを備え、
   前記蓄積容量は、前記層間絶縁膜に設けられた第１開口部において前段の走査線と電気的に接続される第１容量電極と、前記第１容量電極と対向して設けられ、前記画素電極と電気的に接続される第２容量電極とを有することを特徴とする電気光学装置。
2. トランジスターと、
   前記トランジスターに対応して設けられた画素電極と、
   前記トランジスターのゲート電極と電気的に接続された走査線と、
   前記走査線を覆う層間絶縁膜と、
   前記画素電極と電気的に接続された蓄積容量とを備え、
   前記蓄積容量は、前段の走査線に電気的に接続された第１容量電極と、前記第１容量電極と対向して設けられ、前記画素電極と電気的に接続される第２容量電極とを備え、
   前記第１容量電極は、前記層間絶縁膜に開口した第１開口部を被覆して形成されていることを特徴とする電気光学装置。
3. 前記第１開口部は、底面に前記前段の走査線が露出するように前記層間絶縁膜に形成され、
   前記第１容量電極は、前記第１開口部内に露出した前記前段の走査線と接するように形成されていることを特徴とする請求項２に記載の電気光学装置。
4. 前記トランジスターは、チャネル領域と、データ線に電気的に接続される第１ソース・ドレイン領域と、前記画素電極に電気的に接続される第２ソース・ドレイン領域と、前記チャネル領域と前記第２ソース・ドレイン領域との間の接合領域とを含む半導体層を有し、
   前記半導体層は、前記走査線の延在方向において前記走査線と重なるように配置され、
   前記層間絶縁膜には、前記半導体層を挟んで少なくとも前記接合領域に沿った位置に一対の第２開口部が形成され、
   前記トランジスターのゲート電極は、前記半導体層の前記チャネル領域に重なると共に、前記一対の第２開口部の底面に露出した前記走査線に接して形成され、
   前記第１容量電極は、前記前段の走査線に電気的に接続される前記トランジスターのゲート電極と一体に形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
5. 前記第１開口部は、平面視でデータ線と重なって溝状に形成され、
   前記第１容量電極は、溝状の前記第１開口部内の底面と内壁とを覆って形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
6. 前記第２容量電極は遮光性を有する導電部材からなり、前記第１容量電極と前記半導体層の前記接合領域とに重なって形成されていることを特徴とする請求項５に記載の電気光学装置。
7. 請求項１乃至６のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images