JP2017120295A - 電気光学装置、電子機器 - Google Patents

Abstract

【課題】画素を高精細に配置しても安定した動作が得られるサンプルホールド回路を備えた電気光学装置及び電子機器を提供すること。
【解決手段】本実施形態の電気光学装置としての液晶装置１００において、サンプルホールド回路７のサンプリング用トランジスター７１は、ゲート線７１ｇが延在するＹ方向に配置され、互いに並列接続された複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなり、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのソースコンタクトホール７２及びドレインコンタクトホール７３は、平面視でゲート線７１ｇを挟んで配置されると共に、Ｙ方向において互い違いに配置されている。
【選択図】図７

Description

本発明は、電気光学装置、電子機器に関する。

電気光学装置として、相展開された複数の画像信号を順次選択されたデータ線に対して供給するためのサンプルホールド回路と、１水平帰線期間中でサンプルホールド回路による画像信号の印加前に、データ線に画像補助入力信号を供給するプリチャージ回路とを備えたアクティブマトリックス型液晶表示装置が知られている（特許文献１）。

上記特許文献１のアクティブマトリックス型液晶表示装置では、複数の画像信号線から中継用配線を経て所望のサンプルホールド回路に信号を伝送する信号伝送路において、画像信号線に比べて高抵抗の導電膜からなる中継用配線の幅及び長さを等しく形成している。これにより、信号伝送路における時定数を一定とし、時定数がばらつくことに起因する表示ムラを抑制できるとしている。

また、サンプルホールド回路を構成するトランジスターは、半導体層のチャネル幅が長く、半導体層のソース領域と上記信号伝送路の配線とは複数のソースコンタクトホールを介して接続され、半導体層のドレイン領域とデータ線とは複数のドレインコンタクトホールを介して接続されている。これによって、比較的に高電圧及び高周波である画像信号や画像補助入力信号を安定的にデータ線に供給できるようにしている。

一方で、上記アクティブマトリックス型液晶表示装置において、サンプルホールド回路が設けられるアクティブマトリックス基板の大きさを変えずに、画素数を増やして高精細な表示を可能とする場合、画素ピッチすなわちデータ線の配置ピッチに対応して、サンプルホールド回路を狭ピッチで配置する必要が生ずる。ところが、アクティブマトリックス基板においてサンプルホールド回路を配置可能な領域が限られていることから、上記特許文献１にはサンプルホールド回路を狭ピッチで配置することが可能な変形例が記載されている。

具体的には、ソースコンタクトホール及びドレインコンタクトホールの大きさを変えずに、相互の位置をずらして互い違いに配置し、ソースコンタクトホールとドレインコンタクトホールとの間でゲート電極を蛇行させたパターンとすることで、サンプルホールド回路を構成するトランジスターを狭ピッチで配置した変形例が示されている。

特開２００３−１７７３７６号公報

上記サンプルホールド回路において、ゲート電極のパターニングの観点から一定の幅を有してゲート電極を蛇行させることは難しい。したがって、蛇行させることでゲート電極の幅がばらつくと、ゲート電極と対向する半導体層におけるチャネル長が実質的にばらつくことになり、サンプルホールド回路の動作が不安定となるおそれがある。

これを改善しようとして、ゲート電極を直線状とし、半導体層の平面形状において互い違いに配置されるソースコンタクトホール及びドレインコンタクトホールに対応する位置に凸部を設ける方法が考えられる。そうすると狭ピッチで配置された半導体層間に蛇行したスペースが生ずる。当該スペースには半導体層と異なる材料で構成された絶縁膜が存在するため、例えばアクティブマトリックス基板の製造工程において熱処理などが施されると、当該スペースに応力が加わって絶縁膜にクラックが生ずるおそれがある。クラックが成長して半導体層や、これに繋がる配線に至るとサンプルホールド回路が正常に動作しない不具合が発生するおそれがある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例］本適用例に係る電気光学装置は、複数の画素ごとに設けられた駆動用トランジスターに接続される複数のデータ線と、前記複数のデータ線を順次選択するための選択信号がゲートに接続され、相展開された複数の画像信号のうちの１つがソースに接続され、前記複数のデータ線のうち選択先のデータ線がドレインに接続されるサンプリング用トランジスターを含むサンプルホールド回路とを備えた電気光学装置であって、前記サンプリング用トランジスターは、前記ゲートに接続されるゲート線が延在する第１の方向に配置され、互いに並列接続された複数のトランジスターからなり、前記複数のトランジスターのソースコンタクトホール及びドレインコンタクトホールは、平面視で前記ゲート線を挟んで配置されると共に、前記第１の方向において互い違いに配置されていることを特徴とする。

本適用例によれば、並列接続された複数のトランジスターによりサンプルホールド回路を構成することで、サンプルホールド回路の配置ピッチを狭めても、サンプルホールド回路間の蛇行したスペースが、ゲート線が延在する第１の方向に連続せずに途中で途切れた状態となる。したがって、サンプルホールド回路間の蛇行したスペースが第１の方向に連続する場合に比べて、熱処理などの応力で当該スペースの絶縁膜にクラックが生じ難くなる。つまり、高密度な画素の配置に対応させてサンプルホールド回路を狭ピッチで配置したとしても絶縁膜のクラックによる不具合が生じ難く、安定した動作が得られる電気光学装置を提供することができる。

上記適用例に記載の電気光学装置において、前記複数のトランジスターが設けられた透光性の基材と、前記基材と前記複数のトランジスターとの間に設けられた遮光部と、を有し、前記遮光部は、前記複数のトランジスターのチャネル幅の合計値よりも短い距離で、前記第１の方向と前記第１の方向に直交する第２の方向とに分割されていることが好ましい。
この構成によれば、基材と複数のトランジスターとの間に遮光部を設けることで、基材側から入射する光を遮光部によって遮光して、複数のトランジスターにおける光誤動作を低減できる。また、遮光部は、複数のトランジスターのチャネル幅の合計値よりも短い距離で、第１の方向と第２の方向とに分割されている。したがって、サンプルホールド回路に対して分割せずにベタに遮光部を設ける場合に比べて、熱処理などの応力で遮光部にクラックが生じ難くなる。つまり、絶縁膜や遮光部のクラックによる不具合や光誤動作が生じ難く、安定した動作が得られる電気光学装置を提供できる。

上記適用例に記載の電気光学装置において、前記遮光部は、前記第１の方向において前記複数のトランジスターごとに分割されていることが好ましい。
この構成によれば、第１の方向に遮光部が連続して配置されず複数のトランジスターごとに分割されるので、熱処理などの応力で遮光部にクラックがより生じ難くなる。

上記適用例に記載の電気光学装置において、前記遮光部は、前記第２の方向に隣り合う少なくとも２つの前記サンプリング用トランジスターに跨って分割されているとしてもよい。
この構成によれば、遮光部を１つのサンプリング用トランジスターを単位として分割する場合に比べて、分割された遮光部の数が減る。つまり、分割された遮光部間の絶縁膜においてクラックが生ずる確率も減少することになる。

上記適用例に記載の電気光学装置において、前記遮光部は、前記第１の方向において前記複数のトランジスターごとに分割されていると共に、前記第２の方向に隣り合う少なくとも２つの前記サンプリング用トランジスターに跨って分割され、前記第２の方向における分割位置が、前記複数のトランジスターのうち前記第１の方向に隣り合うトランジスター間で異なるとしてもよい。
この構成によれば、第２の方向に隣り合う少なくとも２つの前記サンプリング用トランジスター間における蛇行したスペースが第１の方向に連続せず分断された状態となる。つまり、熱処理などの応力で当該スペースの絶縁膜にクラックがより生じ難くなる。

上記適用例に記載の電気光学装置において、前記第２の方向における分割位置が、平面視で前記ゲート線の下にあるとしてもよい。
この構成によれば、遮光部の第２の方向における端部と、サンプリング用トランジスターの半導体層の第２の方向の端部とが平面視で重なることがないので、これらの端部が平面視で重なる場合に比べて、第２の方向に隣り合うサンプリング用トランジスターのスペースにおける絶縁膜にクラックが生じ難くなる。

上記適用例に記載の電気光学装置において、前記第２の方向における分割位置の前記遮光部の隙間は、前記ゲート線の前記第２の方向の幅よりも小さいことが好ましい。
この構成によれば、遮光部の隙間から入射する光によってサンプリング用トランジスターが光誤動作を起こすことを抑制できる。

［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、安定した動作が得られ高い信頼性を有する電子機器を提供することができる。

液晶装置の構成を示す概略平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿う概略断面図。 液晶装置の主要な回路構成を示す回路図。 画素回路を示す等価回路図。 従来例のサンプルホールド回路の構成を示す概略平面図。 図５のＡ−Ａ’線で切った従来例のサンプルホールド回路の構造を示す概略断面図。 第１実施形態の液晶装置におけるサンプルホールド回路の構成を示す概略平面図。 第１実施形態のサンプルホールド回路における遮光部の配置を示す概略平面図。 図７のＢ−Ｂ’線に沿って切った第１実施形態のサンプルホールド回路の構造を示す概略断面図。 第２実施形態の液晶装置のサンプルホールド回路の構成を示す概略平面図。 第２実施形態のサンプルホールド回路における遮光部の配置を示す概略平面図。 図１０のＢ−Ｂ’線に沿って切った第２実施形態のサンプルホールド回路の構造を示す概略断面図。 図１０のＣ−Ｃ’線に沿って切った第２実施形態のサンプルホールド回路の構造を示す概略断面図。 第３実施形態の液晶装置のサンプルホールド回路の構成を示す概略平面図。 図１４のＤ−Ｄ’線に沿って切った第３実施形態のサンプルホールド回路の構造を示す概略断面図。 投射型表示装置の構成を示す概略図。 変形例の液晶装置のサンプルホールド回路の構成を示す概略平面図。 変形例のサンプルホールド回路における遮光部の配置を示す概略平面図。

本実施形態では、電気光学装置として薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１及び図２を参照して概略の構成を説明する。図１は液晶装置の構成を示す概略平面図、図２は図１に示す液晶装置のＨ−Ｈ’線に沿う概略断面図である。

図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透明な例えば石英基板やガラス基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４０を介して接着され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

額縁状に配置されたシール材４０の内側には、同じく額縁状に見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなり、見切り部２１の内側が複数の画素Ｐを有する画素領域Ｅとなっている。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。

対向基板２０からはみ出した素子基板１０の１辺部に沿って複数の外部接続用端子１０４が配列している。素子基板１０の該１辺部に沿ったシール材４０と該１辺部との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子１０４に接続されている。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と画素領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。

本実施形態において、Ｙ方向が本発明の第１の方向に相当し、Ｘ方向が本発明の第２の方向に相当するものである。

図２に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５およびスイッチング素子である薄膜トランジスター（Thin Film Transistor、以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。

対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された層間膜層２２と、層間膜層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。

見切り部２１は、図１に示すように平面的に走査線駆動回路１０２、検査回路１０３と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。

層間膜層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような層間膜層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、層間膜層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極１５を覆う配向膜１８および共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

次に、図３及び図４を参照して、液晶装置１００の電気的な構成について説明する。図３は液晶装置の主要な回路構成を示す回路図、図４は画素回路を示す等価回路図である。

図３に示すように、液晶装置１００は、素子基板１０上の画素領域Ｅの周辺に位置する周辺領域に形成された、データ線駆動回路１０１、走査線駆動回路１０２、サンプルホールド回路７などの駆動回路と、外部接続用端子１０４及び静電保護回路４１０を有している。さらに、外部接続用端子１０４に接続された、データ線駆動回路１０１に電源（ＶＤＤＸ、ＶＳＳＸ）を供給するためのデータ線駆動回路用電源配線９１、データ線駆動回路１０１に駆動用の信号を供給するためのデータ線駆動回路用信号配線９２、走査線駆動回路１０２に電源（ＶＤＤＹ、ＶＳＳＹ）を供給するための走査線駆動回路用電源配線９４、走査線駆動回路１０２に駆動用の信号を供給するための走査線駆動回路用信号配線９５、画像信号（ＶＩＤ１〜ＶＩＤ６）を供給するための複数の画像信号線１１１などを含む複数の引き回し配線を有している。

データ線駆動回路１０１には、外部回路から外部接続用端子１０４及びデータ線駆動回路用信号配線９２を介してＸクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸＢ）、及びＸスタートパルスＤＸが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＸＣＬＸＢ）に基づくタイミングで、選択信号Ｓ１，Ｓ２，・・・，Ｓｎを順次生成して複数の選択信号供給線１２１にそれぞれ出力する。

走査線駆動回路１０２には、外部回路から外部接続用端子１０４及び走査線駆動回路用信号配線９５を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹＢ）、Ｙスタートパルス信号ＤＹが供給される。走査線駆動回路１０２は、これらの信号に基づいて走査信号Ｇ１，Ｇ２，・・・，Ｇｍを順次生成して複数の走査線３ａにそれぞれ出力する。

サンプルホールド回路７は、Ｎチャネル型の片チャネル型ＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリング用トランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。互いに隣り合う６本のデータ線６ａがそれぞれ接続された６個のＳ−ＴＦＴ７１のゲートは１つに纏められて１本の選択信号供給線１２１に接続されている。つまりデータ線駆動回路１０１から各選択信号Ｓ１，Ｓ２，・・・，Ｓｎが６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される。１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１のソースには、６本の画像信号線１１１のうちいずれかが接続用配線１１２を介して接続されている。Ｓ−ＴＦＴ７１のドレインにはデータ線６ａが接続されている。サンプルホールド回路７は、選択信号Ｓ１，Ｓ２，・・・，Ｓｎが入力されると、１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６ａに選択信号Ｓ１，Ｓ２，・・・，Ｓｎに応じて画像信号（ＶＩＤ１〜ＶＩＤ６）を順次供給する。

静電保護回路４１０は、データ線駆動回路用電源配線９１、データ線駆動回路用信号配線９２、走査線駆動回路用電源配線９４、走査線駆動回路用信号配線９５の各々の途中に形成されている。静電保護回路４１０の具体的構成としては、例えばダイオード接続されたＴＦＴを介して、或いはダイオードを介してデータ線駆動回路用電源配線９１、データ線駆動回路用信号配線９２、走査線駆動回路用電源配線９４、走査線駆動回路用信号配線９５の各々が定電位の配線に接続された形式のものなど、既存の各種形式の静電保護回路を採用可能である。

図３に示すように、液晶装置１００には、前述したように、素子基板１０の中央部分を占める画素領域Ｅに、マトリックス状に配列された複数の画素Ｐを有している。

図４に示すように、複数の画素Ｐのそれぞれには、画素電極１５と当該画素電極１５をスイッチング制御するためのＴＦＴ３０と、保持容量１６とが形成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号Ｇ１，Ｇ２，・・・，Ｇｍが供給される走査線３ａが当該ＴＦＴ３０のゲートに接続されている。画素電極１５と保持容量１６の一方の電極がＴＦＴ３０のドレインに接続されている。保持容量１６の他方の電極は走査線３ａと並行して配置された容量線３ｂに接続されている。容量線３ｂは、データ線６ａと並行に配置される、もしくはマトリックス状に配置されてもよく、固定電位（例えばＬＣＣＯＭ）に接続されている。ＴＦＴ３０が本発明における駆動用トランジスターに相当するものである。

サンプルホールド回路７の６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される選択信号Ｓ１，Ｓ２，・・・，Ｓｎは、この順に順次に供給してもよいし、隣り合う６本のデータ線６ａに対応するＳ−ＴＦＴ７１に対して、系列ごとに供給するようにしてもよい。なお、図３に示すように、本実施形態においては、選択信号Ｓ１，Ｓ２，・・・，Ｓｎは、６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）のそれぞれに対応して、６本のデータ線６ａの組に対してグループ（系列）ごとに供給されるよう構成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるように構成してもよい。

走査線３ａには走査線駆動回路１０２から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが、この順に順次印加される構成となっている。前述したように、画素電極１５はＴＦＴ３０のドレインに電気的に接続されており、走査信号Ｇ１，Ｇ２，…，ＧｍによってＴＦＴ３０が一定期間だけＯＮ状態となり、データ線６ａから供給される画像信号（ＶＩＤ１〜ＶＩＤ６）が画素電極１５に所定のタイミングで書き込まれる。
さらに、各画素Ｐに保持された画像信号（ＶＩＤ１〜ＶＩＤ６）がリークするのを防ぐために、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が付加されている。

画素電極１５を介して液晶層５０（図２参照）に書き込まれた所定レベルの画像信号（ＶＩＤ１〜ＶＩＤ６）は、対向基板２０に形成された共通電極２３との間で一定期間保持される。液晶層５０は、印加される電圧レベルにより液晶分子の配向や秩序が変化することにより、液晶層５０を透過する光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置１００からは画像信号（ＶＩＤ１〜ＶＩＤ６）に応じたコントラストをもつ表示光が射出され、表示が行われる。なお、画像信号（ＶＩＤ１〜ＶＩＤ６）は、液晶層５０を交流駆動するために基準電位に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置１００の駆動方式は相展開駆動方式と呼ばれている。

＜サンプルホールド回路＞
本実施形態におけるサンプルホールド回路７の説明を行う前に、従来のサンプルホールド回路７の一例（従来例）について図５及び図６を参照して説明する。図５は従来例のサンプルホールド回路の構成を示す概略平面図、図６は図５のＡ−Ａ’線で切った従来例のサンプルホールド回路の構造を示す概略断面図である。

図５に示すように、従来例のサンプルホールド回路７は、６本のデータ線６ａを１つの単位（系列）として、それぞれのデータ線６ａに対応する画像信号（ＶＩＤ１〜ＶＩＤ６）を選択して供給するためのサンプリング用トランジスター７１（以降、Ｓ−ＴＦＴ７１と呼ぶ）を有している。

Ｓ−ＴＦＴ７１は、個々のデータ線６ａに対応して島状に設けられた半導体層７０ａを有している。半導体層７０ａは例えばポリシリコンからなり、不純物イオンが選択的に導入されて形成された、ソース領域及びドレイン領域と、ソース領域とドレイン領域との間のチャネル領域とを有している。半導体層７０ａは、平面視でＹ方向に延在した略長方形である。半導体層７０ａのチャネル領域に対向してゲート電極として機能するゲート線７１ｇが同じくＹ方向に延在して設けられている。

半導体層７０ａには、Ｘ方向においてゲート線７１ｇを挟む位置にソース領域に接続されたソースコンタクトホール７２と、ドレイン領域に接続されたドレインコンタクトホール７３とが設けられている。ソースコンタクトホール７２とドレインコンタクトホール７３とは、Ｙ方向において互いにずれた位置に互い違いに配置されている。言い換えれば、半導体層７０ａは、互い違いに配置されるソースコンタクトホール７２とドレインコンタクトホール７３とに対応して、平面視でＸ方向に突出した部分を複数（この場合は、８箇所）有している。

ソースコンタクトホール７２及びドレインコンタクトホール７３の大きさは、例えばＸ方向の長さが０．７５μｍ、Ｙ方向の長さが３．０μｍであって、ソースコンタクトホール７２及びドレインコンタクトホール７３の平面形状は、略長方形またはトラック状あるいは楕円である。ソースコンタクトホール７２及びドレインコンタクトホール７３に対応した半導体層７０ａの部分は、半導体層７０ａのＹ方向に延在した部分からＸ方向におよそ１μｍほど突出している。

１系列に対応する６本のゲート線７１ｇは、選択信号供給線１２１に接続され、データ線駆動回路１０１から選択信号（図５では、選択信号Ｓ１）が供給される。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給される複数の画像信号線１１１のそれぞれは、接続用配線１１２と、複数（４箇所）のソースコンタクトホール７２とを介してＳ−ＴＦＴ７１の半導体層７０ａのソース領域に接続されている。１系列に対応する６本のデータ線６ａのそれぞれは、複数（４箇所）のドレインコンタクトホール７３を介してＳ−ＴＦＴ７１の半導体層７０ａのドレイン領域に接続されている。

ゲート線７１ｇの延在方向、つまりＹ方向におけるチャネル領域の幅をチャネル幅Ｗと呼ぶ。Ｙ方向に直交するＸ方向におけるデータ線６ａの配置間隔を配置ピッチＰｘと呼ぶ。Ｓ−ＴＦＴ７１は、データ線６ａごとに設けられることから、Ｓ−ＴＦＴ７１の配置ピッチもまたＰｘである。

従来例のサンプルホールド回路７におけるＳ−ＴＦＴ７１の配置ピッチＰｘは例えば１０μｍである。Ｓ−ＴＦＴ７１のチャネル幅Ｗは、データ線６ａに高電圧で高周波な画像信号（ＶＩＤ１〜ＶＩＤ６）を安定的に供給する観点から、図４に示した画素Ｐに配置されるスイッチング素子としてのＴＦＴ３０のチャネル幅よりも長くなっており、例えば６００μｍである。

詳しくは後述するがＳ−ＴＦＴ７１の半導体層７０ａの下層には、半導体層７０ａの平面形状と類似の平面形状を有する遮光部７５が設けられている。したがって、平面視でＸ方向に隣り合うＳ−ＴＦＴ７１の間には、互い違いに配置されたソースコンタクトホール７２及びドレインコンタクトホール７３に起因して蛇行したスペースＬｓが生じている。

次に、図６を参照して従来例のサンプルホールド回路７の構造について説明する。図６は、図５のＡ−Ａ’線に沿った断面図であって、Ｘ方向に隣り合う２つのＳ−ＴＦＴ７１を横断した断面図である。

図６に示すように、透光性の基材１０ｓ上にまず遮光部７５が形成される。遮光部７５は、この後にポリシリコンの半導体層７０ａを高温で形成することを考慮して、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどを用い、半導体層７０ａと重なる位置にパターニング形成される。本実施形態では、遮光部７５はタングステンシリサイド（Ｗ−Ｓｉ）を用いて形成され、基材１０ｓ上における膜厚は例えばおよそ２００ｎｍ（ナノメーター）である。

遮光部７５を覆って第１層間絶縁膜１１が形成され、第１層間絶縁膜１１上に半導体層７０ａが形成される。ポリシリコンからなる半導体層７０ａには、前述したように、例えば不純物イオンが選択的に注入されて、ソース領域７０ｓ、チャネル領域７０ｃ、ドレイン領域７０ｄが形成される。第１層間絶縁膜１１上における半導体層７０ａの膜厚は例えばおよそ４０ｎｍである。なお、半導体層７０ａの構成は、これに限定されず、例えば、チャネル領域７０ｃとソース領域７０ｓとの間、及びチャネル領域７０ｃとドレイン領域７０ｄとの間に接合領域を有するＬＤＤ（Lightly Doped Drain）構造であってもよい。

半導体層７０ａを覆ってゲート絶縁膜１２が形成され、ゲート絶縁膜１２上においてチャネル領域７０ｃと重なる位置にゲート線７１ｇが形成される。ゲート線７１ｇは例えば導電性ポリシリコンを用いて形成される。

ゲート線７１ｇを覆って第２層間絶縁膜１３が形成される。第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３は、例えばＣＶＤ法を用いて酸化シリコンなどを堆積させることで形成される。第１層間絶縁膜１１の膜厚は、例えばおよそ４００ｎｍである。ゲート絶縁膜１２の膜厚は、第１層間絶縁膜１１の膜厚よりも薄く、例えばおよそ５０ｎｍである。第２層間絶縁膜１３の膜厚は、基材１０ｓ上に形成された遮光部７５、半導体層７０ａ、ゲート線７１ｇによる凹凸を緩和する目的から、第１層間絶縁膜１１の膜厚よりも厚く、例えばおよそ５００ｎｍである。

第２層間絶縁膜１３上において、ソース領域７０ｓとドレイン領域７０ｄとにそれぞれ重なる位置に、ゲート絶縁膜１２及び第２層間絶縁膜１３を貫通する孔が例えばドライエッチングなどの方法により形成される。そして、例えばアルミニウムやその合金などの低抵抗配線材料を用いて、これらの孔の少なくとも内部を被覆し、第２層間絶縁膜１３の表面を覆う導電膜が成膜される。この導電膜をパターニングすることにより、ソース領域７０ｓに接続するソースコンタクトホール７２及び接続用配線１１２が形成され、ドレイン領域７０ｄに接続するドレインコンタクトホール７３及びデータ線６ａが形成される。

Ｘ方向に隣り合うＳ−ＴＦＴ７１の間には、ミクロン単位のスペースＬｓが生ずる。スペースＬｓには、上述したように、第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３が存在している。基材１０ｓ上において平らな部分に第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３が積層された場合に比べて、スペースＬｓにおける第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３は、隣り合う遮光部７５の隙間を覆うことから断面視で変形した状態となっている。

サンプルホールド回路７を形成する工程あるいはサンプルホールド回路７を形成した後の工程で、例えば熱処理が施されると、基材１０ｓと、基材１０ｓ上に形成されたＳ−ＴＦＴ７１などの構造物との熱膨張率の違いにより、スペースＬｓに応力が加わることがある。

図５に示したように、Ｘ方向に隣り合うＳ−ＴＦＴ７１の間のスペースＬｓは、互い違いに配置されたソースコンタクトホール７２及びドレインコンタクトホール７３の間を縫うように蛇行して形成される。したがって、例えば熱処理などが施されて応力がミクロン単位のスペースＬｓに加わると、スペースＬｓの断面形状が変形した第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３にクラックが生ずるおそれがある。スペースＬｓに生じたクラックが成長して、半導体層７０ａや半導体層７０ａに接続されたデータ線６ａ及び接続用配線１１２に至ると、Ｓ−ＴＦＴ７１が損傷してサンプルホールド回路７が正常に動作しなくなる。また、クラックが遮光部７５に至ると、遮光部７５による遮光性が低下して、Ｓ−ＴＦＴ７１が光誤動作を起こすおそれがある。このような不具合は、液晶装置１００において、高精細な表示を可能とすべく、表示領域Ｅに画素Ｐを高密度に配置して、データ線６ａの配置ピッチＰｘすなわちサンプリング用トランジスター（Ｓ−ＴＦＴ）７１の配置ピッチＰｘをより狭くし、蛇行するスペースＬｓの幅が小さくなるほど、また、蛇行するスペースＬｓのＹ方向における長さが長くなるほど起こり易くなる。

発明者らは、サンプルホールド回路７を設ける領域が制限され、高精細な画素Ｐの配置に対応してサンプリング用トランジスター７１を狭ピッチに配置しても、上記従来例における不具合を改善できるサンプルホールド回路７を開発した。以降、本実施形態のサンプルホールド回路７について、図７〜図９を参照して説明する。なお、上述した従来例と同じ構成には同じ符号を付して詳細な説明は省略する。

図７は第１実施形態の液晶装置におけるサンプルホールド回路の構成を示す概略平面図、図８は第１実施形態のサンプルホールド回路における遮光部の配置を示す概略平面図、図９は図７のＢ−Ｂ’線に沿って切った第１実施形態のサンプルホールド回路の構造を示す概略断面図である。なお、図７及び図８では、１系列分のサンプルホールド回路を示しておらず、説明に必要な数のサンプリング用トランジスター７１と、ゲート線７１ｇと、遮光部７５とを示し、他の関連するデータ線６ａや接続用配線１１２の図示を省略している。

図７に示すように、本実施形態の液晶装置１００の素子基板１０において、サンプルホールド回路７は、データ線６ａごとに設けられるサンプリング用トランジスター７１を有している。本実施形態において、サンプリング用トランジスター７１は、ゲート線７１ｇが延在するＹ方向に並び、互いに並列接続された複数（この場合は、４個）のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなる。

複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなるサンプリング用トランジスター７１のＸ方向の配置ピッチＰｘは、前述した従来例と同じで例えば１０μｍ（マイクロメーター）である。ゲート線７１ｇのＸ方向の幅Ｌ１は例えば３μｍである。各トランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのチャネル幅Ｗは、例えば１５０μｍである。すなわち、本実施形態の複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄは、上記従来例のサンプリング用トランジスター７１に対してチャネル幅Ｗが４分の１となるように、半導体層７０ａを分割して形成したものである。言い換えれば、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのチャネル幅Ｗの合計値は、上記従来例のサンプリング用トランジスター７１のチャネル幅Ｗの値と同じである。

また、図８に示すように、遮光部７５は、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割され、且つ、Ｘ方向において隣り合う２つのトランジスターに跨った状態で分割されている。Ｘ方向とＹ方向とに分割された遮光部７５の隙間Ｌ２の長さは、ゲート線７１ｇのＸ方向の幅Ｌ１よりも小さく、例えばおよそ１μｍである。分割された遮光部７５のＸ方向の幅Ｌ３は例えばおよそ９μｍである。同じく分割された遮光部７５のＹ方向の幅Ｌ４は、各トランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのチャネル幅Ｗの長さ１５０μｍとほぼ同じかそれよりもやや大きな値となっている。

図９に示すように、遮光部７５のＸ方向における分割位置は、ゲート線７１ｇの下に位置している。分割された遮光部７５の隙間Ｌ２の長さは、トランジスター７１Ｂ（サンプリング用トランジスター７１）のチャネル領域７０ｃの長さ、すなわちチャネル長Ｌ（あるいはゲート線７１ｇのＸ方向の幅Ｌ１）よりも小さい。

また、Ｘ方向に隣り合う２つのトランジスター７１Ｂ（サンプリング用トランジスター７１）の間のスペースＬｓにおける第１層間絶縁膜１１は、２つのトランジスター７１Ｂ（サンプリング用トランジスター７１）に跨って形成された遮光部７５を覆うことから、断面視の形状が変形しておらず平坦な状態となっている。つまり、従来例のサンプルホールド回路７に比べて、スペースＬｓにおける第１層間絶縁膜１１、ゲート絶縁膜１２、第２層間絶縁膜１３の断面視における変形が緩和された状態となっている。

なお、１系列のサンプルホールド回路７における遮光部７５は、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）に跨って配置される部分と、１系列の端部において１つのトランジスター（半導体層７０ａ）に跨って配置される部分とを有することになる。

上記第１実施形態によれば、以下の効果が得られる。
（１）サンプリング用トランジスター７１は、Ｙ方向に並び、電気的に並列接続された複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなることから、Ｘ方向に隣り合うサンプリング用トランジスター７１の間の蛇行したスペースＬｓは、Ｙ方向に連続的に繋がらず、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分断された状態となる。したがって、熱処理などによって蛇行したスペースＬｓに応力が加わっても、スペースＬｓの絶縁膜にクラックが生じ難い。すなわち、スペースＬｓの絶縁膜に生じたクラックに起因してサンプルホールド回路７が損傷する不具合が低減され、安定した動作が得られる液晶装置１００を提供することができる。

（２）基材１０ｓと複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄとの間に設けられた遮光部７５は、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割されると共に、Ｘ方向において隣り合う２つのトランジスターに跨って配置された状態で分割されている。蛇行したスペースＬｓにおける第１層間絶縁膜１１は、２つのトランジスター７１Ｂ（サンプリング用トランジスター７１）に跨って形成された遮光部７５を覆うことから、断面視の形状が変形しておらず平坦な状態となっている。言い換えれば、分割された遮光部７５の端部が平面視で半導体層７０ａの端部と重なった状態となっていないので、隣り合う半導体層７０ａの間のスペースＬｓにおいて応力が加わっても絶縁膜にクラックがより生じ難い。

（３）遮光部７５のＸ方向の分割位置は、基材１０ｓ上においてゲート線７１ｇの下にあり、Ｘ方向とＹ方向とに分割された遮光部７５の隙間Ｌ２は、ゲート線７１ｇのＸ方向の幅Ｌ１よりも小さいので、遮光部７５を分割したとしても、遮光性が低下し難いため、サンプリング用トランジスター７１における光誤動作を抑制できる。

（第２実施形態）
次に、第２実施形態のサンプルホールド回路を備えた液晶装置について、図１０〜図１３を参照して説明する。図１０は第２実施形態の液晶装置のサンプルホールド回路の構成を示す概略平面図、図１１は第２実施形態のサンプルホールド回路における遮光部の配置を示す概略平面図、図１２は図１０のＢ−Ｂ’線に沿って切った第２実施形態のサンプルホールド回路の構造を示す概略断面図、図１３は図１０のＣ−Ｃ’線に沿って切った第２実施形態のサンプルホールド回路の構造を示す概略断面図である。なお、図１０〜図１３では、１系列分のサンプリング用トランジスター７１を示しておらず、説明に必要な数のサンプリング用トランジスター７１を示している。

第２実施形態は、上記第１実施形態に対して遮光部の分割位置を異ならせたものである。したがって、上記第１実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。

図１０に示すように、本実施形態の液晶装置２００の素子基板１０は、ゲート線７１ｇが延在するＹ方向に並び、並列接続された複数（４個）のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなるサンプリング用トランジスター７１を含むサンプルホールド回路７と、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄの下層に配置され、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割された遮光部７６とを備えている。複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄにおけるチャネル幅Ｗ、及び分割された遮光部７６のＹ方向における幅Ｌ４は上記第１実施形態と同様におよそ１５０μｍである。

また、図１１に示すように、遮光部７６は、Ｘ方向において３つのトランジスターに跨った状態で分割されている。また、遮光部７６のＸ方向における分割位置が、Ｙ方向に並ぶトランジスターごとにずれるように遮光部７６が分割されている。つまり、上記第１実施形態に対して第２実施形態の遮光部７６におけるＸ方向の分割位置は、Ｙ方向に連続していない。遮光部７６のＸ方向における分割位置は、平面視でゲート線７１ｇと重なっている。分割された遮光部７６のＸ方向の幅Ｌ５は、およそ１９μｍである。Ｘ方向及びＹ方向における遮光部７６の隙間Ｌ２は、およそ１μｍである。

図１２に示すように、基材１０ｓ上に配置された遮光部７６において、トランジスター７１Ｂの下層に配置された遮光部７６の分割位置は、３つのトランジスター７１Ｂのうち両側のトランジスター７１Ｂのチャネル領域７０ｃの下にあるものの、中央に位置したトランジスター７１Ｂのチャネル領域７０ｃの下では遮光部７６は分割されていない。

また、図１３に示すように、基材１０ｓ上に配置された遮光部７６において、トランジスター７１Ｃの下層に配置された遮光部７６の分割位置は、３つのトランジスター７１Ｃのうち中央に位置したトランジスター７１Ｃのチャネル領域７０ｃの下にあるものの、両側のトランジスター７１Ｃのチャネル領域７０ｃの下のでは遮光部７６は分割されていない。

なお、１系列のサンプルホールド回路７における遮光部７６は、Ｘ方向において隣り合う３つのトランジスター（半導体層７０ａ）に跨って配置される部分と、１系列の端部において１つのトランジスター（半導体層７０ａ）に跨って配置される部分とを有することになる。

上記第２実施形態によれば、上記第１実施形態の効果（１）に加えて、以下の効果が得られる。
（４）基材１０ｓと複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄとの間に設けられた遮光部７６は、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割されると共に、Ｘ方向において隣り合う３つのトランジスターに跨って配置された状態で分割されている。また、遮光部７６のＸ方向における分割位置は、Ｙ方向に並ぶ複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとにずれた位置となっている。したがって、遮光部７６のＸ方向における分割部分がＹ方向に連続しないので、当該分割部分を覆う第１層間絶縁膜１１にクラックが生じ難くなる。また、上記第１実施形態に比べて、遮光部７６のＸ方向における分割数が減少するので、遮光部７６の隙間Ｌ２を覆う絶縁膜においてクラックが生ずる確率が低下する。加えて、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄに対する遮光部７６の遮光性が改善される。つまり、サンプリング用トランジスター間の絶縁膜や遮光部７６におけるクラックに起因する不具合の発生を抑制しつつ、光誤動作が生じ難い安定した動作が得られるサンプルホールド回路７を備えた液晶装置２００を提供することができる。

なお、上記第１実施形態及び上記第２実施形態において、遮光部のＸ方向における分割位置は、平面視で２つあるいは３つのトランジスターに跨り、且つゲート線７１ｇの下であることに限定されない。分割された遮光部におけるＸ方向の端部が、半導体層７０ａの端部と重なった状態となっていなければよい。また、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄのチャネル幅Ｗの合計値（本実施形態では６００μｍ）よりも小さい値で遮光部がＸ方向とＹ方向とに分割されていれば、サンプルホールド回路７が配置される領域に亘って遮光部をベタ状に配置する場合に比べて、高温でポリシリコンからなる半導体層７０ａを遮光部の上方に形成したとしても、熱処理などの応力により遮光部にクラックを生じないことが確認されている。

（第３実施形態）
次に、第３実施形態のサンプルホールド回路を備えた液晶装置について、図１４及び図１５を参照して説明する。図１４は第３実施形態の液晶装置のサンプルホールド回路の構成を示す概略平面図、図１５は図１４のＤ−Ｄ’線に沿って切った第３実施形態のサンプルホールド回路の構造を示す概略断面図である。なお、図１４及び図１５では、１系列分のサンプリング用トランジスターを示しておらず、説明に必要な数のサンプリング用トランジスターを示している。

第３実施形態は、上記第１実施形態に対して遮光部の分割位置を異ならせたものである。したがって、上記第１実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。

図１４に示すように、本実施形態の液晶装置３００の素子基板１０は、ゲート線７１ｇが延在するＹ方向に並び、並列接続された複数（４個）のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄからなるサンプリング用トランジスター７１を含むサンプルホールド回路７と、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄの下層に配置され、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割された遮光部７７とを備えている。複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄにおけるチャネル幅Ｗ、及び分割された遮光部７７のＹ方向における幅Ｌ４は上記第１実施形態と同様におよそ１５０μｍである。

遮光部７７は、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）に重なるように配置され、ソースコンタクトホール７２及びドレインコンタクトホール７３に対応してＸ方向に突出した部分を有している。つまり、平面視で、Ｘ方向における遮光部７７の一方の端部は、２つの半導体層７０ａのうちの一方の半導体層７０ａの端部と重なっている。Ｘ方向における遮光部７７の他方の端部は、２つの半導体層７０ａのうちの他方の半導体層７０ａの端部と重なっている。

さらに、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）を単位として分割して配置される遮光部７７の分割位置は、Ｙ方向に並ぶ複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとにずれている。

したがって、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）を単位として分割された遮光部７７の間には、遮光部７７が存在しないスペースＬｓが形成される。その一方で、遮光部７７が存在しないスペースＬｓは、Ｙ方向に連続せずに、Ｘ方向にずれた状態で形成される。

なお、１系列のサンプルホールド回路７における遮光部７７は、Ｘ方向において隣り合う２つのトランジスター（半導体層７０ａ）を単位として配置される部分と、１系列の端部において１つのトランジスター（半導体層７０ａ）を単位として配置される部分とを有することになる。

複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄにおけるチャネル幅Ｗ、及び分割された遮光部７７のＹ方向における幅Ｌ４は上記第１実施形態と同様におよそ１５０μｍである。Ｘ方向に隣り合うサンプリング用トランジスター７１（複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄ）の配置ピッチＰｘは上記第１実施形態と同じくおよそ１０μｍである。ゲート線７１ｇのＸ方向の幅Ｌ１（すなわちチャネル長Ｌ）はおよそ３μｍである。

図１５に示すように、基材１０ｓ上において遮光部７７は、Ｘ方向に隣り合う２つのトランジスター７１Ａの下層に配置されている。Ｘ方向における遮光部７７の分割位置は、Ｘ方向に隣り合う２つのトランジスター７１Ａを１つの単位とした単位間にある。遮光部７７上のスペースＬｓにおける第１層間絶縁膜１１の断面形状は平坦である。これに対して、Ｘ方向における遮光部７７の隙間に相当するスペースＬｓの第１層間絶縁膜１１の断面形状はやや変形している。本実施形態における遮光部７７のＸ方向の幅Ｌ７は、およそ１９μｍである。

上記第３実施形態によれば、上記第１実施形態の効果（１）に加えて、以下の効果が得られる。
（５）基材１０ｓと複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄとの間に設けられた遮光部７７は、Ｙ方向において複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとに分割されると共に、Ｘ方向において隣り合う２つのトランジスターと重なるように分割され配置されている。また、遮光部７７のＸ方向における分割位置は、Ｙ方向に並ぶ複数のトランジスター７１Ａ，７１Ｂ，７１Ｃ，７１Ｄごとにずれた位置となっている。したがって、遮光部７７が設けられていない蛇行したスペースＬｓは、Ｙ方向に連続しないので、当該スペースＬｓの絶縁膜にクラックが生じ難くなる。また、遮光部７７は、半導体層７０ａの下で分割されていないので、上記第１実施形態や上記第２実施形態に比べて、基材１０ｓ側から半導体層７０ａに入射する光を確実に遮光することができる。つまり、当該スペースＬｓの絶縁膜におけるクラックに起因する不具合の発生を抑制しつつ、光誤動作を防止し安定した動作が得られるサンプルホールド回路７を備えた液晶装置３００を提供することができる。

なお、上記第３実施形態において、遮光部７７は、Ｘ方向に隣り合う２つのトラジスターと重なるように配置されることに限定されず、例えば、Ｘ方向に隣り合う３つのトランジスターと重なるように配置された部分を有していてもよい。

本発明の技術思想において、Ｘ方向に少なくとも２つのトランジスターに跨って遮光部を分割するとは、上記第１実施形態や上記第２実施形態のように、遮光部の分割位置が半導体層７０ａの下に位置するように分割する場合と、上記第３実施形態のように、分割位置における遮光部の端部が半導体層７０ａの端部と重なる場合、すなわち隣り合う複数のトランジスター（半導体層７０ａ）を単位として分割する場合とを含むものである。

（第４実施形態）
＜電子機器＞
次に、本実施形態の電子機器としての投射型表示装置について、図１６を参照して説明する。図１６は投射型表示装置の構成を示す概略図である。

図１６に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸１０００Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、画像情報（画像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、熱応力などによるクラックの発生や光誤動作が低減され、安定した駆動状態が得られる液晶装置１００を用いているので、見栄えのよい表示品質と高い信頼性品質とが実現されている。なお、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第２実施形態の液晶装置２００や上記第３実施形態の液晶装置３００を用いることもできる。

本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）上記実施形態のようにサンプリング用トランジスター７１を構成する複数のトランジスターの数は、４個に限定されない。また、遮光部は、Ｙ方向において複数のトランジスターごとに分割されることに限定されない。図１７は変形例の液晶装置のサンプルホールド回路の構成を示す概略平面図、図１８は変形例のサンプルホールド回路における遮光部の配置を示す概略平面図である。

例えば、図１７に示すように、変形例の液晶装置４００の素子基板１０は、ゲート線７１ｇが延在するＹ方向に並び、並列接続された複数（３個）のトランジスター７１Ａ，７１Ｂ，７１Ｃからなるサンプリング用トランジスター７１を含むサンプルホールド回路７と、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃの下層に配置され、Ｙ方向において２つに分割された遮光部７８とを備えている。複数のトランジスター７１Ａ，７１Ｂ，７１Ｃにおけるチャネル幅Ｗは、例えば２００μｍである。すなわち、複数のトランジスター７１Ａ，７１Ｂ，７１Ｃのチャネル幅Ｗの合計値は、従来例のサンプリング用トランジスター７１のチャネル幅Ｗの値と同じである。また、分割された遮光部７８のＹ方向における幅Ｌ６はおよそ３００μｍである。サンプリング用トランジスター７１の配置ピッチＰｘはおよそ１０μｍである。ゲート線７１ｇのＸ方向の幅Ｌ１（すなわちチャネル長Ｌ）はおよそ３μｍである。

図１８に示すように、遮光部７８は、Ｘ方向において隣り合うサンプリング用トランジスター７１に跨るように分割して配置されている。Ｘ方向における遮光部７８の分割位置は、平面視でゲート線７１ｇの下に位置している。Ｘ方向及びＹ方向における遮光部７８の隙間Ｌ２はおよそ１μｍであり、Ｘ方向における遮光部７８の幅Ｌ３はおよそ９μｍである。このようなサンプルホールド回路７の構成によれば、複数のトランジスターの数を減らすと共に、遮光部の分割数を減らすことができる。

（変形例２）本発明のサンプルホールド回路７が適用される液晶装置は、透過型であることに限定されない。例えば反射型の液晶装置においても本発明のサンプルホールド回路７を適用することができる。

（変形例３）本発明のサンプルホールド回路７が適用される電気光学装置は、液晶装置に限定されない。例えば、画素Ｐごとに発光素子である有機エレクトロルミネッセンス素子を備えた発光装置（有機ＥＬ装置）にも適用することができる。

（変形例４）本発明のサンプルホールド回路７を備えた電気光学装置が適用される電子機器は、投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、薄型テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

６ａ…データ線、７…サンプルホールド回路、１０ｓ…基材、７０ａ…半導体層、７０ｃ…チャネル領域、７０ｄ…ドレイン領域、７０ｓ…ソース領域、７１…サンプリング用トランジスター、７１Ａ，７１Ｂ，７１Ｃ，７１Ｄ…複数のトランジスター、７１ｇ…ゲート線、７２…ソースコンタクトホール、７３…ドレインコンタクトホール、７５，７６，７７，７８…遮光部、１００，２００，３００，４００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置、Ｌ…チャネル長、Ｌ１…ゲート線の第２の方向の幅、Ｌ２…遮光部の隙間、Ｐ…画素、Ｗ…チャネル幅。

Claims (8)

1. 複数の画素ごとに設けられた駆動用トランジスターに接続される複数のデータ線と、前記複数のデータ線を順次選択するための選択信号がゲートに接続され、相展開された複数の画像信号のうちの１つがソースに接続され、前記複数のデータ線のうち選択先のデータ線がドレインに接続されるサンプリング用トランジスターを含むサンプルホールド回路とを備えた電気光学装置であって、
   前記サンプリング用トランジスターは、前記ゲートに接続されるゲート線が延在する第１の方向に配置され、互いに並列接続された複数のトランジスターからなり、
   前記複数のトランジスターのソースコンタクトホール及びドレインコンタクトホールは、平面視で前記ゲート線を挟んで配置されると共に、前記第１の方向において互い違いに配置されていることを特徴とする電気光学装置。
2. 前記複数のトランジスターが設けられた透光性の基材と、
   前記基材と前記複数のトランジスターとの間に設けられた遮光部と、を有し、
   前記遮光部は、前記複数のトランジスターのチャネル幅の合計値よりも短い距離で、前記第１の方向と前記第１の方向に直交する第２の方向とに分割されていることを特徴とする請求項１に記載の電気光学装置。
3. 前記遮光部は、前記第１の方向において前記複数のトランジスターごとに分割されていることを特徴とする請求項２に記載の電気光学装置。
4. 前記遮光部は、前記第２の方向に隣り合う少なくとも２つの前記サンプリング用トランジスターに跨って分割されていることを特徴とする請求項２に記載の電気光学装置。
5. 前記遮光部は、前記第１の方向において前記複数のトランジスターごとに分割されていると共に、前記第２の方向に隣り合う少なくとも２つの前記サンプリング用トランジスターに跨って分割され、前記第２の方向における分割位置が、前記複数のトランジスターのうち前記第１の方向に隣り合うトランジスター間で異なることを特徴とする請求項２に記載の電気光学装置。
6. 前記第２の方向における分割位置が、平面視で前記ゲート線の下にあることを特徴とする請求項５に記載の電気光学装置。
7. 前記第２の方向における分割位置の前記遮光部の隙間は、前記ゲート線の前記第２の方向の幅よりも小さいことを特徴とする請求項６に記載の電気光学装置。
8. 請求項１乃至７のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images