JP6107356B2 - 静電保護回路、電気光学装置、及び電子機器 - Google Patents
静電保護回路、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP6107356B2 JP6107356B2 JP2013085522A JP2013085522A JP6107356B2 JP 6107356 B2 JP6107356 B2 JP 6107356B2 JP 2013085522 A JP2013085522 A JP 2013085522A JP 2013085522 A JP2013085522 A JP 2013085522A JP 6107356 B2 JP6107356 B2 JP 6107356B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- type transistor
- semiconductor layer
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
前記容量電極及び前記走査線は、同じ材料で構成されていることが好ましい。
「液晶装置の概要」
実施形態1に係る液晶装置100は、電気光学装置の一例であり、薄膜トランジスター(Thin Film Transistor;以降TFTと称す)30を備えた透過型の液晶装置である。本実施形態に係る液晶装置100は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子として好適に使用することができるものである。
なお、データ線駆動回路101、サンプリング回路7、及び走査線駆動回路104は、本発明における「半導体回路」の一例である。
なお、TFT30は、本発明における「画素トランジスター」の一例である。
対向基板本体20aは、例えば石英やガラスなどの透明材料で構成されている。
次に、図3に戻り、液晶装置100の素子基板10に配置されている配線の概要や、静電保護回路300の配置位置などを説明する。
液晶装置100は、サンプリング回路7に画像信号VID1〜VID6を供給するための画像信号線96、走査線駆動回路104に電源を供給するための走査線駆動回路用電源配線94、走査線駆動回路104に駆動用の信号を供給するための走査線駆動回路用信号配線95、データ線駆動回路101に電源を供給するためのデータ線駆動回路用電源配線91、及びデータ線駆動回路101に駆動用の信号を供給するためのデータ線駆動回路用信号配線92などを有している。これら配線で、外部回路接続端子102と半導体回路(データ線駆動回路101、サンプリング回路7、走査線駆動回路104等)とを接続する引回配線90(図1参照)が構成されている。
高電位電源VDDYの電位(概略15.5V)が供給されている走査線駆動回路用電源配線94、及び高電位電源VDDXの電位(概略15.5V)が供給されているデータ線駆動回路用電源配線91は、本発明における「第1の電源配線」の一例であり、以降、高電位電源配線VDDと称す。低電位電源VSSYの電位(0V)が供給されている走査線駆動回路用電源配線94、及び低電位電源VSSXの電位(0V)が供給されているデータ線駆動回路用電源配線91は、本発明における「第2の電源配線」の一例であり、以降、低電位電源配線VSSと称す。
さらに、高電位電源配線VDD、低電位電源配線VSS、及び信号配線Sは、本発明における「配線」の一例である。
次に、図5を参照して、表示領域Eに配置されている画素Pの具体的な構成を説明する。図5は、画素を構成する各構成要素の断面的な位置関係を示す模式断面図であり、明示可能な尺度で表されている。
第1層には、タングステンシリサイドからなる走査線11aが設けられている。走査線11aを構成する材料としては、タングステンシリサイドの他に、例えばチタンナイトライドやタングステンなどを使用することができる。走査線11aは、遮光性を有し、TFT30に下側から入射しようとする光を遮り、光によるTFT30の誤動作を抑制する。
次に、第2層として、ゲート電極3aを含むTFT30が設けられている。TFT30は、導電性の多結晶シリコン及びタングステンシリサイドからなるゲート電極3a、多結晶シリコンからなる半導体層1a、及びゲート電極3aと半導体層1aとを絶縁するシリコン酸化物からなるゲート絶縁膜2によって構成されている。半導体層1aは、高濃度ソース領域1dと、チャネル領域1a’と、高濃度ドレイン領域1eと、高濃度ソース領域1dとチャネル領域1a’との間に形成された接合領域(低濃度ソース領域1b)と、チャネル領域1a’と高濃度ドレイン領域1eとの間に形成された接合領域(低濃度ドレイン領域1c)とを有している。ゲート絶縁膜2は、半導体層1a及び容量絶縁膜12を覆うように設けられている。また、ゲート電極3aは、ゲート絶縁膜2を挟んで半導体層1aのチャネル領域1a’に対向配置されている。
走査線11aと半導体層1aとの間には、シリコン酸化物からなる容量絶縁膜12が設けられている。半導体層1aと接していない領域の容量絶縁膜12は、ゲート絶縁膜2で覆われている。走査線11a上の容量絶縁膜12及びゲート絶縁膜2には、コンタクトホール12cvが設けられている。このコンタクトホール12cvを埋めるようにゲート電極3aが設けられ、ゲート電極3aと走査線11aとは、コンタクトホール12cvを介して互いに接続され、同電位となっている。
第3層には、データ線6a(ソース電極6a1)及び中継電極5a(ドレイン電極5a1)が設けられている。データ線6a及び中継電極5aは、金属等の導電材料で構成され、例えばアルミニウムからなる層と窒化チタンからなる層との二層構造を有している。データ線6aとソース電極6a1とは一体形成されており、TFT30の高濃度ソース領域1dと接する部分が、ソース電極6a1となる。中継電極5aとドレイン電極5a1とは一体形成されており、TFT30の高濃度ドレイン領域1eと接する部分が、ドレイン電極5a1となる。
ゲート電極3aとデータ線6aとの間には、例えばシリコン酸化物やシリコン窒化物からなる第1層間絶縁膜41が設けられている。第1層間絶縁膜41には、TFT30の高濃度ソース領域1dとソース電極6a1とが電気的に接続するためのコンタクトホール81、及びTFT30の高濃度ドレイン領域1eとドレイン電極5a1とが電気的に接続するためのコンタクトホール83が設けられている。
第4層には、蓄積容量70が設けられている。蓄積容量70は、画素電極9aに接続され画素電位側容量電極としての上部電極73と、固定電位側容量電極としての下部電極71と、上部電極73と下部電極71とで挟まれた誘電体層75などで構成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。
下部電極71は、金属等の導電材料で構成され、例えばアルミニウムからなる層と窒化チタンからなる層との二層構造を有している。下部電極71の本線部は、走査線11aの配置方向に延在され、容量線60となる。つまり、下部電極71と容量線60とは、同電位(固定電位)になっている。
データ線6a及び中継電極5aと、蓄積容量70との間には、例えばシリコン窒化物やシリコン酸化物などで構成される第2層間絶縁膜42が設けられている。第2層間絶縁膜42には、中継電極5aと上部電極73とを電気的に接続するためのコンタクトホール85が設けられている。
第5層には、画素電極9aが設けられている。画素電極9aは、画素P毎に島状に形成され、画素電極9a上には配向膜18が設けられている。そして、画素電極9aと蓄積容量70との間には、例えばシリコン窒化物やシリコン酸化物などからなる第3層間絶縁膜43が設けられている。第3層間絶縁膜43には、画素電極9aと上部電極73とを電気的に接続するためのコンタクトホール89が設けられている。
次に図6乃至図8を参照して、静電保護回路300の具体的な構成を説明する。
図6は静電保護回路の等価回路図であり、図7は静電保護回路の概略平面図であり、図8は図7のA−A'線に沿った概略断面図である。図8は、静電保護回路を構成する各構成要素の断面的な位置関係を示しており、明示可能な尺度で表されている。
p型トランジスター310では、高電位側がソースとなり、低電位側がドレインとなる。静電気によって信号配線Sの電位が変化し、高電位電源配線VDDに接続されている側が低電位側(ドレイン)となり、信号配線Sが接続されている側が高電位側(ソース)となる場合もあるが、以降の説明では、p型トランジスター310における高電位電源配線VDDに接続されている側をソース、信号配線S側に接続されている側をドレインと称す。
例えば、図7及び図8に示すように、p型トランジスター310の半導体層311aは、不純物が高濃度に添加された領域(高濃度ソース領域311d、高濃度ドレイン領域311e)を有し、配線341(高電位電源配線VDD)に接続されている側を高濃度ソース領域311d、及び配線342(信号配線S)に接続されている側を高濃度ドレイン領域311eと称す。
例えば、図7及び図8に示すように、n型トランジスター330の半導体層331aは、不純物が高濃度に添加された領域(高濃度ソース領域331d、高濃度ドレイン領域331e)を有し、配線343(低電位電源配線VSS)に接続されている側を高濃度ソース領域331d、及び配線342(信号配線S)に接続されている側を高濃度ドレイン領域331eと称す。
第1層には、容量電極325が設けられている。容量電極325は、第1の容量電極325aと第2の容量電極325bとで構成される。第1の容量電極325aは、p型トランジスター310の半導体層311aに対向配置され、第2の容量電極325bは、n型トランジスター330の半導体層331aに対向配置されている。第1の容量電極325aが配置された領域は、p型トランジスター310の半導体層311aよりも広く、第2の容量電極325bが配置された領域は、n型トランジスター330の半導体層331aよりも広くなっている。
容量電極325とTFT30の走査線11aとは同じ材料(タングステンシリサイド)で構成されている。すなわち、容量電極325と走査線11aとは、同じ工程で(同じ機会に)形成されている。容量電極325を構成する材料としては、タングステンシリサイドの他に、例えばチタンナイトライドやタングステンなどを使用することができる。
次に、第2層として、ゲート電極313を含むp型トランジスター310、及びゲート電極333を含むn型トランジスター330が設けられている。さらに、第2層には、第1中継電極317及び第2中継電極337が設けられている。
p型トランジスター310とn型トランジスター330とは、TFT30と同じ工程で形成されている。さらに、第1中継電極317及び第2中継電極327は、TFT30のゲート電極3aと同じ工程で形成されている。
容量電極325と半導体層311a,331aとの間には、画素Pと同じ工程で形成された容量絶縁膜12が設けられている。容量絶縁膜12は、ゲート絶縁膜2で覆われ、容量絶縁膜12及びゲート絶縁膜2には、コンタクトホール353及びコンタクトホール363が設けられている。第1中継電極317は、コンタクトホール353を介して第1の容量電極325aに接続されている。第2中継電極337は、コンタクトホール363を介して第2の容量電極325bに接続されている。
第3層には、配線341,342,343が設けられている。図示を省略するが、配線341は、高電位電源配線VDDが設けられた側に延在し、高電位電源配線VDDに接続され、高電位電源配線VDDの電位が供給されている。配線342は、信号配線Sが設けられた側に延在し、信号配線Sに接続され、信号配線Sの電位が供給されている。配線343は、低電位電源配線VSSが設けられた側に延在し、低電位電源配線VSSに接続され、低電位電源配線VSSの電位が供給されている。
配線341,342,343は、画素Pのデータ線6aと同じ工程で形成されている。すなわち、配線341,342,343は、データ線6aと同じ構造(アルミニウムからなる層と窒化チタンからなる層との二層構造)を有している。
p型トランジスター310及びn型トランジスター330と、配線341,342,343との間には、画素Pと同じ工程で形成された第1層間絶縁膜41が設けられている。第1層間絶縁膜41には、コンタクトホール351、コンタクトホール352、コンタクトホール354、コンタクトホール355、コンタクトホール361、コンタクトホール362、コンタクトホール364、及びコンタクトホール365が形成されている。
「液晶装置の概要」
図9は、実施形態2に係る液晶装置の静電保護回路の概略平面図であり、図7に対応する図である。図10は、図9のD─D’線に沿った概略断面図であり、図8に対応する図である。
以下、図9及び図10を参照して、本実施形態に係る液晶装置を、実施形態1との相違点を中心に説明する。また、実施形態1と同一の構成部位については、同一の符号を附し、重複する説明を省略する。
第1層には、容量電極325が設けられている。第2層には、ゲート電極313を含むp型トランジスター310、及びゲート電極333を含むn型トランジスター330が設けられている。p型トランジスター310の半導体層311aと、n型トランジスター330の半導体層331aとの間に、TFT30のゲート電極3aと同じ工程で形成された中継電極327が設けられている。
さらに、p型トランジスター310において、高濃度ソース領域311dの面積は高濃度ドレイン領域311eの面積よりも広く、n型トランジスター330において、高濃度ソース領域331dの面積はドレイン領域331eの面積よりも広くなっている。
容量電極325と半導体層311a,331aとの間には、画素Pと同じ工程で形成された容量絶縁膜12が設けられている。容量絶縁膜12は、ゲート絶縁膜2で覆われ、容量絶縁膜12及びゲート絶縁膜2には、コンタクトホール372が設けられている。中継電極327は、コンタクトホール372を介して容量電極325に接続されている。
p型トランジスター310及びn型トランジスター330と、配線341,342,343との間には、画素Pと同じ工程で形成された第1層間絶縁膜41が設けられている。第1層間絶縁膜41には、コンタクトホール351、コンタクトホール354、コンタクトホール355、コンタクトホール371、コンタクトホール365、コンタクトホール364、及びコンタクトホール361が形成されている。
「電子機器」
図11は電子機器としての投射型表示装置(液晶プロジェクター)の構成を示す概略図である。図11に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
静電保護回路300,301は、液晶装置に適用させることに限定されず、例えば、有機エレクトロルミネッセンス素子を有する発光装置にも適用させることができる。静電保護回路300,301によって、静電気の影響を受けにくい高い信頼性の発光装置を提供することができる。
実施形態1及び実施形態2に係る静電保護回路300,301は、第1の配線、第1の配線の電位よりも低い電位の第2の配線、及び第1の配線の電位と第2の配線の電位との間の電位の第3の配線に接続すればよく、このような配線に接続が可能であれば、静電保護回路300,301を液晶装置の任意の場所に配置することができる。
実施形態1及び実施形態2に係る液晶装置が適用される電子機器は、実施形態3の投射型表示装置1000に限定されない。投射型表示装置1000の他に、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、POSなどの情報端末機器、及び電子手帳などの電子機器に、実施形態1及び実施形態2に係る液晶装置を適用させることができる。
Claims (8)
- 容量電極と、
前記容量電極を覆う容量絶縁膜と、
第1のゲート電極と第1の半導体層とを有するp型トランジスターと、
第2のゲート電極と第2の半導体層とを有するn型トランジスターと、
を含み、
前記p型トランジスター及び/または前記n型トランジスターは、前記容量絶縁膜を介して前記容量電極に対向し、
前記第1の半導体層のソース領域及びドレイン領域のうちの一方と、前記第1のゲート電極とは、第1の電源配線に接続され、
前記第2の半導体層のソース領域及びドレイン領域のうちの一方と、前記第2のゲート電極とは、第2の電源配線に接続され、
前記第1の半導体層のソース領域及びドレイン領域のうちの他方と、前記第2の半導体層のソース領域及びドレイン領域のうちの他方とは、信号配線に接続され、
前記第1の電源配線の電位は、前記第2の電源配線の電位よりも高く、
前記容量電極は、前記第1の半導体層及び/または前記第2の半導体層に対向配置されていることを特徴とする静電保護回路。 - 前記容量電極は、前記第1の半導体層に対向配置された第1の容量電極と、前記第2の半導体層に対向配置された第2の容量電極と、を有し、
前記第1の容量電極は、前記第1の半導体層のソース領域及びドレイン領域のうちの一方に接続され、前記第2の容量電極は、前記第2の半導体層のソース領域及びドレイン領域のうちの一方に接続されていることを特徴とする請求項1に記載の静電保護回路。 - 前記容量電極は、前記第1の半導体層及び前記第2の半導体層に跨って対向配置され、前記第1の半導体層のソース領域及びドレイン領域のうちの他方、及び前記第2の半導体層のソース領域及びドレイン領域のうちの他方に接続されていることを特徴とする請求項1に記載の静電保護回路。
- 前記第1の半導体層のソース領域及びドレイン領域のうちの他方と前記第1の容量電極とが重なった領域の面積は、前記第1の半導体層のソース領域及びドレイン領域のうちの一方と前記第1の容量電極とが重なった領域の面積よりも大きく、
前記第2の半導体層のソース領域及びドレイン領域のうちの他方と前記第2の容量電極とが重なった領域の面積は、前記第2の半導体層のソース領域及びドレイン領域のうちの一方と前記第2の容量電極とが重なった領域の面積よりも大きいことを特徴とする請求項2に記載の静電保護回路。 - 前記第1の半導体層のソース領域及びドレイン領域のうちの一方と前記容量電極とが重なった領域の面積は、前記第1の半導体層のソース領域及びドレイン領域のうちの他方と前記容量電極とが重なった領域の面積よりも大きく、
前記第2の半導体層のソース領域及びドレイン領域のうちの一方と前記容量電極とが重なった領域の面積は、前記第2の半導体層のソース領域及びドレイン領域のうちの他方と前記容量電極とが重なった領域の面積よりも大きいことを特徴とする請求項3に記載の静電保護回路。 - 画素トランジスターが配置された画素と、
前記画素を駆動する半導体回路と、
前記半導体回路に電気信号を供給する配線と、
を含み、
前記配線には、請求項1乃至請求項5のいずれか1項に記載の静電保護回路が接続されていることを特徴とする電気光学装置。 - 前記画素に走査信号を供給する走査線を有し、
前記画素トランジスターは、前記容量絶縁膜を介して前記走査線に対向配置され、
前記容量電極及び前記走査線は、同じ材料で構成されていることを特徴とする請求項6に記載の電気光学装置。 - 請求項6または請求項7に記載の電気光学装置を備えていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013085522A JP6107356B2 (ja) | 2013-04-16 | 2013-04-16 | 静電保護回路、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013085522A JP6107356B2 (ja) | 2013-04-16 | 2013-04-16 | 静電保護回路、電気光学装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014207402A JP2014207402A (ja) | 2014-10-30 |
JP6107356B2 true JP6107356B2 (ja) | 2017-04-05 |
Family
ID=52120726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013085522A Expired - Fee Related JP6107356B2 (ja) | 2013-04-16 | 2013-04-16 | 静電保護回路、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6107356B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0256969A (ja) * | 1988-08-22 | 1990-02-26 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
JP2002083968A (ja) * | 2000-09-07 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 入出力保護回路、液晶表示装置および画像表示応用機器 |
JP4474900B2 (ja) * | 2003-10-29 | 2010-06-09 | カシオ計算機株式会社 | 静電気保護回路およびそれを備えた電子回路 |
JP4207858B2 (ja) * | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
JP4341570B2 (ja) * | 2005-03-25 | 2009-10-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP5662114B2 (ja) * | 2010-11-17 | 2015-01-28 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2013
- 2013-04-16 JP JP2013085522A patent/JP6107356B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014207402A (ja) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5786601B2 (ja) | 電気光学装置、及び電子機器 | |
JP6146165B2 (ja) | 静電気保護回路、電気光学装置、及び電子機器 | |
JP5834733B2 (ja) | 電気光学装置、電子機器 | |
TWI634376B (zh) | 靜電保護電路、光電裝置及電子機器 | |
JP2013080040A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
US9164336B2 (en) | Electro-optical device and electronic apparatus | |
US20120249944A1 (en) | Electrooptic device substrate, electrooptic device, method of manufacturing electrooptic device, and electronic apparatus | |
JP6315113B2 (ja) | 電気光学装置及び電子機器 | |
JP2017120295A (ja) | 電気光学装置、電子機器 | |
JP6186757B2 (ja) | 電気光学装置及び電子機器 | |
JP6237069B2 (ja) | 電気光学装置、及び電子機器 | |
JP6107356B2 (ja) | 静電保護回路、電気光学装置、及び電子機器 | |
JP2009069247A (ja) | 電気光学装置、その製造方法及び電子機器、並びに配線構造 | |
JP4935326B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP5119875B2 (ja) | 電気光学装置及び電子機器 | |
JP5987461B2 (ja) | 電気光学装置の製造方法、及び、電気光学装置 | |
JP2014142385A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2013246228A (ja) | 電気光学装置の製造方法 | |
JP2014157304A (ja) | 電気光学装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160315 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160610 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6107356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |