CN112398461A - 电压发生电路和包括其的集成电路 - Google Patents

电压发生电路和包括其的集成电路 Download PDF

Info

Publication number
CN112398461A
CN112398461A CN202011272564.2A CN202011272564A CN112398461A CN 112398461 A CN112398461 A CN 112398461A CN 202011272564 A CN202011272564 A CN 202011272564A CN 112398461 A CN112398461 A CN 112398461A
Authority
CN
China
Prior art keywords
signal
internal voltage
enabled
voltage
disabled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011272564.2A
Other languages
English (en)
Inventor
金京兑
李椙晛
朴宰范
金生焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112398461A publication Critical patent/CN112398461A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种电压发生电路，包括：电压传感器，适用于响应于周期地使能/禁止的第一导通/关断信号来被使能/禁止，并且通过感测泵浦电压的电平来产生泵需要信号；以及电荷泵，适用于被使能一时间段并且产生泵浦电压，在所述时间段第二导通/关断信号被周期地使能/禁止且所述泵需要信号被使能。

Description

电压发生电路和包括其的集成电路
本专利申请是2016年9月27日申请的申请号为201610857463.9的名称为“电压发生电路和包括其的集成电路”专利申请的分案申请。
相关申请的交叉引用
本申请要求于2016年2月15日提交给韩国知识产权局的申请号为10-2016-0017005的韩国专利申请的优先权，其全部内容通过引用其整体合并于此。
技术领域
本发明的示例性实施例涉及一种电压发生电路和包括电压发生电路的集成电路。
背景技术
各种集成电路接收外部电压并且用外部电压操作它们的内部电路。然而，由于集成电路的内部电路在各种电压下操作，因此难以从外部电源为集成电路供应所有所需的电压。因此，通常，集成电路会设置有内部电压发生电路，用于产生与外部供应的电压不同的多个内部电压。
然而，电压发生电路持续地消耗电流来产生内部电压。电压发生电路的电流消耗会大大地增加集成电路的整体功耗。
发明内容
本发明的各个实施例针对一种改进的电压发生电路以及包括所述改进的电压发生电路的集成电路，所述改进的电压发生电路展现降低的电流功耗。
根据本发明的一个实施例，一种电压发生电路包括：周期波发生器，产生周期地使能/禁止的导通/关断信号，其中，所述导通/关断信号的周期和占空比中的至少一种基于温度信息、电容信息、泄漏电流信息、速度信息和电压电平信息中的至少一种信息来被控制；以及内部电压发生器，响应于所述导通/关断信号被使能/禁止，并且产生内部电压。
所述温度信息可以在温度传感器中产生，所述温度传感器安装在包括所述电压发生电路的集成电路上。
所述电容信息、泄漏电流信息和电压电平信息可以储存在非易失性存储器件中，所述非易失性存储器件储存在包括所述电压发生电路的集成电路的测试期间确定的值。
所述速度信息可以储存在寄存器中，所述寄存器储存包括所述电压发生电路的所述集成电路的设置信息。
所述周期波发生器可以包括：振荡单元，产生周期波；分频单元，将所述周期波分频为多个分周期波；逻辑组合单元，逻辑地组合所述多个分周期波并由此产生具有不同频率和占空比的初级导通/关断信号；以及选择单元，适用于响应于所述温度信息、电容信息、泄漏电流信息、速度信息以及电压电平信息中的至少一种信息来从所述初级导通/关断信号中选择一个信号作为所述导通/关断信号。
所述导通/关断信号可以在第一模式下周期地被使能/禁止，而在第二模式下保持在使能状态。
根据本发明的另一个实施例，一种电压发生电路包括：第一内部电压发生器，响应于周期地使能/禁止的第一导通/关断信号来被使能/禁止，并且产生第一内部电压；以及第二内部电压发生器，响应于周期地使能/禁止的第二导通/关断信号来被使能/禁止，并且基于所述第一内部电压产生第二内部电压，其中，所述第二导通/关断信号的使能时间段属于所述第一导通/关断信号的使能时间段。
所述第一导通/关断信号的使能时间段可以比所述第二导通/关断信号的使能时间段宽。
所述电压发生电路还可以包括：导通/关断分离器，通过将所述第一导通/关断信号与周期波逻辑组合，来产生所述第二导通/关断信号。
所述第一导通/关断信号和第二导通/关断信号可以在第一模式下被周期地使能/禁止，而在第二模式下保持在使能状态。
根据本发明的又一个实施例，一种电压发生电路包括：电压传感器，响应于周期地使能/禁止的第一导通/关断信号来被使能/禁止，并且通过感测泵浦电压的电平来产生泵需要信号；以及电荷泵，被使能一时间段并且产生泵浦电压，在所述时间段第二导通/关断信号被周期地使能/禁止且泵需要信号被使能。
所述第二导通/关断信号的使能时间段可以属于所述第一导通/关断信号的使能时间段。
所述第一导通/关断信号的使能时间段可以比所述第二导通/关断信号的使能时间段宽。
所述电压发生电路还可以包括：导通/关断分离器，通过将所述第一导通/关断信号与周期波逻辑组合，来产生所述第二导通/关断信号。
所述电压发生电路还可以包括：泵使能控制器，用于在所述泵需要信号和所述第二导通/关断信号被使能时，将用于使能所述电荷泵的泵使能信号使能。
所述第一导通/关断信号和所述第二导通/关断信号可以在第一模式下被周期地使能/禁止，而在第二模式下保持在使能状态。
根据本发明的又一个实施例，一种集成电路包括：内部电压发生器，响应于导通/关断信号而被使能/禁止且产生参考电压；以及第一接收电路，将第一输入信号与所述参考电压比较并由此接收第一输入信号，其中所述导通/关断信号在第一模式下周期地使能/禁止而在第二模式下保持在使能状态。
所述第一模式可以是未输入所述第一输入信号的模式，且所述第二模式可以是输入所述第一输入信号的模式。
所述集成电路可以是存储器件，且所述第一模式可以在所述存储器件中没有激活行的时间段中被使能，以及所述第二模式可以在所述存储器件中有激活行的时间段中被使能。
所述集成电路还可以包括：第二至第N接收电路，将相应的第二至第N输入信号与所述参考电压比较，并接收相应的第二至第N输入信号，其中N是大于2的整数。
根据本发明的又一个实施例，一种电压发生电路包括：第一内部电压发生器，在周期地使能/禁止的导通/关断信号处在第一电平时被使能，且产生内部电压；以及第二内部电压发生器，在所述导通/关断信号处在第二电平时被使能，且产生所述内部电压，其中所述第一内部电压发生器具有比所述第二内部电压发生器强的电压驱动力。
所述导通/关断信号可以在第一模式下周期地使能/禁止，但是在第二模式下固定在所述第一电平与所述第二电平之间的一个电平。
附图说明
图1是根据本发明的第一实施例的电压发生电路100的示意图。
图2是根据本发明的一个实施例的图1所示的内部电压发生器的电路图。
图3是根据本发明的一个实施例的图1所示的周期波发生器的示意图。
图4是根据本发明的一个实施例的图3所示的逻辑组合单元的电路图。
图5是根据本发明的一个实施例的图4所示的逻辑组合单元的操作的时序图。
图6是根据本发明的另一个实施例的图3所示的逻辑组合单元330的电路图。
图7是说明根据本发明的另一个实施例的图6的逻辑组合单元的操作的时序图。
图8是根据本发明的又一个实施例的图3所示的逻辑组合单元330的示意图。
图9是根据本发明的另一个实施例的图1所示的周期波发生器的示意图。
图10是根据本发明的第二实施例的电压发生电路1000的示意图。
图11是说明根据本发明的第二实施例的图10的导通/关断分离器的操作的时序图。
图12是根据本发明的一个实施例的图10所示的第一内部电压发生器1010的电路图。
图13是根据本发明的一个实施例的图10所示的第二内部电压发生器的电路图。
图14是根据本发明的第三实施例的电压发生电路1400的示意图。
图15是根据本发明的一个实施例的图14所示的电压传感器的电路图。
图16是根据本发明的第四实施例的电压发生电路1600的电路图。
图17是根据本发明的一个实施例的集成电路的示意图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的形式来实施，而不应理解为限于本文所列的实施例。确切地说，提供这些实施例，使得本公开将清楚且完整。在整个公开中，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。
参见图1，提供根据本发明的第一实施例的电压发生电路100。电压发生电路100可以包括周期波发生器110、内部电压发生器120以及电容器130。
周期波发生器110可以产生周期性使能或禁止的导通/关断信号ON/OFF。导通/关断信号ON/OFF的周期和占空比中的至少一者可以基于控制变量来控制。
内部电压发生器120可以产生内部电压VINT。电容器130可以保持产生的内部电压VINT在恒定的电平。当导通/关断信号ON/OFF使能时，内部电压发生器120可以被使能以消耗电流并由此提供内部电压VINT。当导通/关断信号ON/OFF禁止时，内部电压发生器120也可以禁止，不消耗电流。
在内部电压发生器120被使能时，它可以持续消耗电流。当内部电压发生器120在使能状态和禁止状态之间交替时，内部电压发生器120的电流消耗可以减少，因为在该内部电压禁止时没有电流消耗。另外，尽管内部电压发生器120没有持续地使能而它仅仅是周期地使能，但是通过适当地控制导通/关断信号ON/OFF的周期和占空比仍可以保持内部电压VINT在稳定值。
可以用来控制导通/关断信号ON/OFF的周期和占空比中的至少一种的控制变量可以包括例如，温度信息、电容信息、泄漏电流信息、速度信息、电压电平信息等。
例如，温度信息可以是包括电压发生电路100的集成电路的温度。温度信息可以在可安装在集成电路上的温度传感器中产生。可以使用任何适合的温度传感器。一般而言，随着集成电路的温度增加，集成电路的元件的泄漏电流也可以增加，且因而集成电路的电流消耗也上升，由此增加内部电压VINT的消耗。因此，当集成电路的温度上升时，希望更高频率地将内部电压发生器120使能，而当集成电路的温度下降时希望将频率降低。因此，在一个实施例中，利用导通/关断信号ON/OFF的频率在温度增加时增加，导通/关断信号ON/OFF的频率在温度降低时降低，周期波发生器110可以根据集成电路的温度控制导通/关断信号ON/OFF的周期。此外，希望当集成电路的温度增加时将内部电压发生器120使能更长的时间。因此，周期波发生器110可以控制导通/关断信号ON/OFF的占空比以在温度增加时增加而在温度降低时降低。
电容信息可以是与电压发生电路100的电容器130的电容相关的信息。可以在集成电路的制造期间测量电容器130的电容信息，并且电容器130的电容信息可以储存在安装于集成电路上的非易失性存储器(例如，熔丝电路)中。例如，随着电容器130的电容变得越小，内部电压VINT可以变得越不稳定。因此，希望当电容器130的电容降低时，可以频率更高地将内部电压发生器120使能。因此，随着电容变小，周期波发生器110可以将导通/关断信号ON/OFF的周期控制得更短，即，控制导通/关断信号ON/OFF的频率增加。此外，随着电容变小，希望将内部电压发生器120使能更长的时间。因此，随着电容变小，周期波发生器110也可以控制导通/关断信号ON/OFF的占空比增加。
泄漏电流信息可以是与包括电压发生电路100的集成电路的内部元件的泄漏电流相关的信息。在集成电路的制造期间可以测量泄漏电流信息，并且泄漏电流信息可以储存在安装于集成电路上的非易失性存储器(例如，熔丝电路)中。泄漏电流越增加，内部电压VINT变得越不稳定。因此，随着泄漏电流增大，希望更高频率地将内部电压发生器120使能。因此，随着泄漏电流增加，周期波发生器110可以将导通/关断信号ON/OFF的周期控制得更短，即，增加导通/关断信号ON/OFF的频率。此外，随着泄漏电流的量增加，希望将内部电压发生器120在周期内使能更长的时间。因此，随着泄漏电流增加，周期波发生器110可以控制导通/关断信号ON/OFF的占空比增加。
电压电平信息可以是与内部电压VINT相关的信息。与内部电压VINT相关的电压电平信息可以储存在安装于集成电路上的非易失性存储器(例如，熔丝电路)中。随着内部电压VINT增加，内部电压VINT会更容易变得不稳定。因此，随着内部电压VINT增加，希望频率更高地将内部电压发生器120使能。因此，随着内部电压VINT增加，周期波发生器110可以将导通/关断信号ON/OFF的周期控制得短。此外，随着内部电压VINT增加，希望在每个周期内将内部电压发生器120使能更长的时间。因此，随着内部电压VINT增加，周期波发生器110可以控制导通/关断信号ON/OFF的占空比增加。
速度信息可以是与包括电压发生电路100的集成电路的操作速度相关的信息。速度信息可以储存在寄存器中，所述寄存器用于储存与集成电路的操作速度相关的设置信息。随着集成电路操作得越来越快，内部电压VINT会更容易地变得不稳定。因此，随着集成电路的操作速度变快，希望频率更高地将内部电压发生器120使能。因此，随着集成电路的操作速度变更快，周期波发生器110可以控制导通/关断信号ON/OFF的周期更短。此外，随着集成电路的操作速度变更快，希望在每个周期内将内部电压发生器120使能更长的时间。因此，随着集成电路的操作速度变得更快，周期波发生器110可以控制导通/关断信号ON/OFF的占空比增加。
图2提供根据本发明的一个实施例的图1的内部电压发生器120的示例电路图。根据图2的实施例，内部电压发生器120可以包括用于对电压进行分压的电阻201和202、用于响应于导通/关断信号ON/OFF来使能/禁止内部电压发生器120的PMOS晶体管203和204，以及反相器205。
当导通/关断信号ON/OFF被使能到逻辑高电平时，晶体管203和204导通。因此，电阻201和202可以将电源电压VDD分压以产生内部电压VINT。
当导通/关断信号ON/OFF被禁止到逻辑低电平时，晶体管203和204截止。当晶体管203和204截止时，没有电流会流经电阻201和202，且因而内部电压发生器120不能提供内部电压VINT。
图2示例性示出内部电压发生器120可以通过将电源电压VDD分压，来产生内部电压VINT。然而，对于本领域技术人员而言明显的是，可以使用其它各种方法来在内部电压发生器120中产生内部电压VINT。电阻201和202可以相同或不同。此外，可以使用更多数量的电阻代替两个电阻，来产生具有不同值的多个内部电压。
参见图3，根据本发明的一个实施例的图1中所示的周期波发生器110可以包括振荡单元310、分频单元320、逻辑组合单元330以及选择单元340。
振荡单元310可以产生周期波OSC。图3示例性地示出基于控制变量来控制选择单元340。替换地，可以基于控制变量来控制振荡单元310，使得可以基于该控制变量来控制周期波OSC的周期。
分频单元320可以将周期波OSC分为多个分周期波OSC1、OSC2、OSC4和OSC8。分周期波OSC2可以是通过将周期波OSC的频率一分为二而获得的周期波，即，波OSC2的频率可以是波OSC1的频率的一半。例如，分周期波OSC2可以是具有与周期波OSC的周期两倍的周期的周期波。分周期波OSC4可以是通过将周期波OSC的频率一分为四而获得的周期波，即，波OSC4的频率可以是波OSC1的频率的1/4。分周期波OSC8可以是通过将周期波OSC的频率一分为八而获得的周期波，即，波OSC8的频率可以是波OSC1的频率的1/8。分周期波OSC1可以与周期波OSC相同。
逻辑组合单元330可以通过逻辑地组合分周期波OSC1、OSC2、OSC4和OSC8来产生初级导通/关断信号。初级导通/关断信号可以具有各种周期和各种占空。稍后通过参照图4至图8来详细描述逻辑组合单元330的结构和操作。
选择单元340可以选择逻辑组合单元330中产生的初级导通/关断信号之中的一个信号，作为导通/关断信号ON/OFF。可以基于控制变量来执行选择单元340的选择操作。如稍后描述的，选择单元340可以基于温度信息、电容信息、泄漏电流信息、电压电平信息和速度信息中的至少一个来选择导通/关断信号ON/OFF，以此方式使得导通/关断信号ON/OFF的周期可以变得更长或更短，且导通/关断信号ON/OFF的占空比可以增加或减小。
参见图4，根据本发明的一个实施例，图3中所示的逻辑组合单元330可以包括与门401、402、405、406、407、410、411和412以及或门403、404、408和409。
逻辑组合单元330可以通过执行与门401、402、405、406、407、410、411和412以及或门403、404、408和409的与操作和/或或操作，来产生初级导通/关断信号PRE_1、PRE_2、PRE_3、PRE_4、PRE_5、PRE_6、PRE_7和PRE_8。
在图5中，位置上紧挨着初级导通/关断信号PRE_1、PRE_2、PRE_3、PRE_4、PRE_5、PRE_6、PRE_7和PRE_8的参考符号“D”表示相应信号的占空比，且参考符号“P”表示相应信号的周期。例如，当D＝2/16时，意思是指，相应信号的使能时间段的长度是相应信号的一个周期的2/16。此外，“P＝×8”是指相应信号的周期是分波的周期的8倍。
参见图5，可以看出，由于逻辑组合单元330执行的逻辑组合操作，因此8个初级导通/关断信号PRE_1、PRE_2、PRE_3、PRE_4、PRE_5、PRE_6、PRE_7和PRE_8尽管它们的周期相同，但被产生为具有不同的占空比。
参见图6，根据本发明的另一个实施例，图3中所示的逻辑组合单元330可以包括与门601、602和603。
逻辑组合单元330可以通过对与门601、602和603中的分周期波OSC1、OSC2、OSC4和OSC8执行与操作，来产生初级导通/关断信号PRE_9、PRE_10、PRE_11和PRE_12。
参见图7，可以看出，初级导通/关断信号PRE_9、PRE_10、PRE_11和PRE_12都具有不同的占空比(D)和周期(P)。
参见图8，根据本发明的又一个实施例，图3中所示的逻辑组合单元330可以具有图4中所示的结构和图6中所示的结构的组合。在这种情况下，逻辑组合单元330可以产生12个初级导通/关断信号PRE_1、PRE_2、PRE_3、PRE_4、PRE_5、PRE_6、PRE_7、PRE_8、PRE_9、PRE_10、PRE_11和PRE_12。
参照图4至图8描述的逻辑组合单元330的结构仅仅是用于描述本发明的例子，对于本领域技术人员而言明显的是，可以将逻辑组合单元330设计成，通过采用不同方式对分周期波OSC1、OSC2、OSC4和OSC8执行逻辑组合，来产生具有不同周期和占空的初级导通/关断信号。
参见图9，根据本发明的另一个实施例，除了图3中所示的构成元件之外，图1中所示的周期波发生器110还可以包括模式控制单元910。在模式信号MODE处于逻辑低电平的第一模式下，模式控制单元910不影响选择单元340所选中的导通/关断信号ON/OFF。然而，在模式信号MODE处于逻辑高电平的第二模式中，模式控制单元910可以保持导通/关断信号ON/OFF在使能状态(逻辑高电平)。模式控制单元910可以是或门，如图中所示。
在内部电压VINT较少使用的第一模式下，模式信号MODE可以是处于逻辑低电平的信号，而在内部电压VINT较多使用的第二模式下，模式信号MODE可以是处于逻辑高电平的信号。在内部电压VINT较多使用的第二模式下，在模式控制单元910的控制之下，内部电压发生器120可以持续地使能以稳定地产生内部电压VINT。
参见图10，根据本发明的第二实施例的电压发生电路1000可以包括第一内部电压发生器1010、第二内部电压发生器1020、导通/关断分离器1030以及电容器1041和1042。
第一内部电压发生器1010可以产生第一内部电压VINT1。第一内部电压发生器1010可以响应于第一导通/关断信号ON/OFF1而被使能/禁止。当第一导通/关断信号ON/OFF1被使能时第一内部电压发生器1010可以被使能并且产生第一内部电压VINT1。当第一导通/关断信号ON/OFF1被禁止时，第一内部电压发生器1010可以被禁止，不消耗电流。可以使用电容器1041来保持第一内部电压VINT1在恒定的电平。第一导通/关断信号ON/OFF1可以是周期地使能/禁止的信号。
第二内部电压发生器1020可以基于第一内部电压VINT1产生第二内部电压VINT2。第二内部电压发生器1020可以响应于第二导通/关断信号ON/OFF2而被使能/禁止。第二内部电压发生器1020可以在第二导通/关断信号ON/OFF2被使能时被使能且产生第二内部电压VINT2。当第二导通/关断信号ON/OFF2被禁止时，第二内部电压发生器1020可以被禁止，不消耗电流。电容器1042可以用来保持第二内部电压VINT2在恒定的电平。第二导通/关断信号ON/OFF2可以是周期地使能/禁止的信号。由于第二内部电压发生器1020基于第一内部电压VINT1产生第二内部电压VINT2，因此要求在第二内部电压发生器1020被使能时稳定地保持第一内部电压VINT1。因此，第二导通/关断信号ON/OFF2的使能时段可以在第一导通/关断信号ON/OFF1的使能时段之内。
导通/关断分离器1030可以通过对第一导通/关断信号ON/OFF1和周期波OSC执行逻辑组合操作，来产生第二导通/关断信号ON/OFF2。导通/关断分离器1030可以包括反相器1031和与门1032。上文参照图3至图9描述的周期波发生器110可以产生第一导通/关断信号ON/OFF1和周期波OSC。
参见图11，第一导通/关断信号ON/OFF1可以与图4的初级导通/关断信号PRE_4相同，图4的初级导通/关断信号PRE_4具有周期波OSC的周期8倍的周期(P＝×8)，且具有2/16的占空比(D＝2/16)。
导通/关断分离器1030的反相器1031可以将周期波OSC反相以产生反相的周期波OSCB。导通/关断分离器1030的与门1032可以对第一导通/关断信号ON/OFF1和反相的周期波OSCB执行与操作，来产生第二导通/关断信号ON/OFF2。
如图11所示，第二导通/关断信号ON/OFF2的使能时间段可以在第一导通/关断信号ON/OFF1的使能时间段之内，且第二导通/关断信号ON/OFF2的使能时间段可以比第一导通/关断信号ON/OFF1的使能时间段短。
参见图12，根据本发明的一个实施例，图10中所示的第一内部电压发生器1010可以包括：比较器1210，用于将第一反馈电压VFEED1与参考电压VREF进行比较以便产生比较结果；PMOS晶体管1220，用于基于比较器1210获得的比较结果来提供第一内部电压VINT1；电阻1231和1232，用于将第一内部电压VINT1分压以产生第一反馈电压VFEED1；以及响应于第一导通/关断信号ON/OFF1而将第一内部电压发生器1010使能/禁止的PMOS晶体管1241和1242以及NMOS晶体管1243和1244。
当第一导通/关断信号ON/OFF1被使能到逻辑高电平时，NMOS晶体管1243和1244可以导通，而PMOS晶体管1241和1242可以截止，以便将第一内部电压发生器1010使能。然后，比较器1210可以将第一反馈电压VFEED1与参考电压VREF进行比较，以产生比较结果。当参考电压VREF高于第一反馈电压VFEED1时，PMOS晶体管1220可以导通以提升第一内部电压VINT1。当第一反馈电压VFEED1高于参考电压VREF时，PMOS晶体管1220可以截止以降低第一内部电压VINT1。经过此过程，第一反馈电压VFEED1和参考电压VREF最终可以相同，且第一内部电压VINT1可以产生为具有[(R1+R2)/(R2)]*VREF的电压，其中R1表示电阻1231的电阻值且R2表示电阻1232的电阻值。
当第一导通/关断信号ON/OFF1被禁止到逻辑低电平时，NMOS晶体管1243和1244可以截止且PMOS晶体管1241和1242可以导通以切断流经比较器1210的电流和流经电阻1231和1232的电流。简而言之，第一内部电压发生器1010可以被禁止。
参见图13，根据本发明的一个实施例，图10中所示的第二内部电压发生器1020可以包括：比较器1310，用于比较第二反馈电压VFEED2与第一内部电压VINT1以便产生比较结果；PMOS晶体管1320，用于基于比较器1310所获得的比较结果，来提供第二内部电压VINT2；电阻1331和1332，用于将第二内部电压VINT2分压以产生第二反馈电压VFEED2；以及响应于第二导通/关断信号ON/OFF2而将第二内部电压发生器1020使能/禁止的PMOS晶体管1341和1342以及NMOS晶体管1343和1344。
第二内部电压发生器1020可以形成得与第一内部电压发生器1010相同且与第一内部电压发生器1010相同地操作，除了第二内部电压发生器1020可以响应于取代第一反馈电压VFEED1的第二反馈电压VFEED2来使能/禁止，且比较器1310可以使用第一内部电压VINT1来代替参考电压VREF。
参见图14，根据本发明的第三实施例，电压发生电路1400可以包括电压传感器1410、电荷泵1420、导通/关断分离器1430以及泵使能控制器1440。
电压传感器1410可以感测泵浦电压VPUMP以产生泵需要信号PUMP_NEED。当泵浦电压VPUMP高于目标电平时，电压传感器1410可以将泵需要信号PUMP_NEED禁止。当泵浦电压VPUMP低于目标电平时，电压传感器1410可以将泵需要信号PUMP_NEED使能。电压传感器1410可以响应于第一导通/关断信号ON/OFF1而被使能/禁止。第一导通/关断信号ON/OFF1可以周期地被使能/禁止。
当泵需要信号PUMP_NEED和第二导通/关断信号ON/OFF2被使能时，泵使能控制器1440可以将用于使能电荷泵1420的泵使能信号PUMP_EN使能。第二导通/关断信号ON/OFF2可以周期地使能/禁止。电荷泵1420可以基于电压传感器1410的感测操作而操作。因此，当电荷泵1420被使能时，电压传感器1410要准确地执行感测操作。因此，第二导通/关断信号ON/OFF2的使能时间段可以在第一导通/关断信号ON/OFF1的使能时间段之内。
导通/关断分离器1430可以将第一导通/关断信号ON/OFF1与周期波OSC逻辑组合以产生第二导通/关断信号ON/OFF2。导通/关断分离器1430可以包括反相器1431和与门1432。参照图3至图9描述的周期波发生器110可以产生第一导通/关断信号ON/OFF1和周期波OSC。导通/关断分离器1430可以如图11所示那样操作。
电荷泵1420可以在泵使能信号PUMP_EN被使能时被使能，且执行泵浦操作以提高泵浦电压VPUMP的电平。泵浦电压VPUMP可以比从集成电路的外部施加来的外部电源电压高。
参见图15，根据本发明的第三实施例，图14中所示的电压传感器1410可以包括：电压分压器1510，用于对泵浦电压VPUMP进行分压；以及比较器1520，用于将电压分压器1510所获得的分电压VDIV与参考电压VREF进行比较以产生泵需要信号PUMP_NEED。此外，电压传感器1410可以包括用于响应于第一导通/关断信号ON/OFF1来使能/禁止电压传感器1410的反相器1531、PMOS晶体管1532和1533以及NMOS晶体管1534和1535。
当第一导通/关断信号ON/OFF1被使能时，PMOS晶体管1532和NMOS晶体管1534和1535可以导通以将电压分压器1510和比较器1520使能。当分电压VDIV低于参考电压VREF时，比较器1520可以决定泵浦电压VPUMP需要提高且将泵需要信号PUMP_NEED使能到逻辑高电平。当分电压VDIV高于参考电压VREF时，比较器1520可以决定泵浦电压VPUMP不需要提高且将泵需要信号PUMP NEED禁止到逻辑低电平。
当第一导通/关断信号ON/OFF1被禁止时，PMOS晶体管1532和NMOS晶体管1534和1535可以截止且PMOS晶体管1533可以导通。结果，流经电压分压器1510和比较器1520的电流可以被切断，由此将电压传感器1410禁止。
参见图16，根据本发明的第四实施例，电压发生电路1600可以包括第一内部电压发生器1610、第二内部电压发生器1620以及电容器1630。
当导通/关断信号ON/OFF处于第一电平(例如，可以是逻辑高电平)时，第一内部电压发生器1610可以被使能，且产生内部电压VINT。第一内部电压发生器1610可以包括：用于电压分压的电阻1611和1612；以及晶体管1613和1614和反相器1615，用于响应于导通/关断信号ON/OFF来使能/禁止第一内部电压发生器1610。前文参照图3至图9描述的周期波发生器110可以产生导通/关断信号ON/OFF。
当导通/关断信号ON/OFF处于第二电平(例如可以是逻辑低电平)时，第二内部电压发生器1620可以被使能且产生内部电压VINT。第二内部电压发生器1620可以包括：用于电压分压的电阻1621和1622；以及晶体管1623和1624以及反相器1625，用于响应于导通/关断信号ON/OFF来使能/禁止第二内部电压发生器1620。第二内部电压发生器1620的电阻1621与电阻1622之间的电阻比可以与第一内部电压发生器1610的电阻1611与电阻1612之间的电阻比相同。例如，第二内部电压发生器1620和第一内部电压发生器1610每个都可以产生相同的内部电压VINT。然而，第二内部电压发生器1620的电阻1621和电阻1622可以具有比第一内部电压发生器1610的电阻1611和1612大的电阻。例如，如果第一内部电压发生器1610的电阻1611和电阻1612的电阻值是100Ω，则第二内部电压发生器1620的电阻1621和电阻1622的电阻值可以是200Ω。
换言之，虽然第一内部电压发生器1610可以比第二内部电压发生器1620更强地(换言之，更稳定地)提供内部电压VINT，但是第一内部电压发生器1610会消耗更多的电流。因此，相比于第一内部电压发生器1610被持续地使能的情况，可以通过将第一内部电压发生器1610和第二内部电压发生器1620交替地使能来稳定地保持内部电压VINT并且节约功耗。
参见图17，根据本发明的一个实施例，集成电路可以包括周期波发生器1710、内部电压发生器1720、第一至第N接收电路1731至1733(其中N是大于1的整数)、模式信号发生器1740以及电容器1750。
周期波发生器1710可以产生导通/关断信号ON/OFF。在模式信号MODE为逻辑低电平的第一模式下，周期波发生器1710可以将导通/关断信号ON/OFF周期地使能/禁止。在模式信号MODE为逻辑高电平的第二模式下，周期波发生器1710可以保持导通/关断信号ON/OFF在使能状态。可以如图9所示形成周期波发生器1710。
模式信号发生器1740可以产生模式信号MODE。模式信号发生器1740可以产生逻辑低电平的模式信号MODE一段时间，在该时间段输入信号INPUT1至INPUTN不从集成电路的外部输入。对于输入信号INPUT1至INPUTN从集成电路外部输入的时间段，模式信号发生器1740可以产生逻辑高电平的模式信号MODE。在集成电路为存储器件(诸如例如，动态随机存取存储器(DRAM)器件)且输入信号INPUT1至INPUTN为数据的情况下，在存储器件中没有激活的行时数据不可能输入。因此，模式信号发生器1740可以产生逻辑低电平的模式信号MODE一段时间(在该段时间在存储器件中没有激活的行)，以及可以产生逻辑高电平的模式信号MODE一段时间段(在该时间段在存储器件中有激活的行)。
内部电压发生器1720可以响应于导通/关断信号ON/OFF被使能/禁止，且产生参考电压VREF(内部电压)。内部电压发生器1720可以具有图2中所示的结构或者图12中所示的结构。
第一至第N接收电路1731至1733可以将第一至第N输入信号INPUT1至INPUTN与参考电压VREF比较并且接收第一至第N输入信号INPUT1至INPUTN。当相应的输入信号的电平高于参考电压VREF时，第一至第N接收电路1731至1733中的每个可以识别相应的输入信号作为逻辑高信号。当相应的输入信号的电平低于参考电压VREF时，接收电路可以识别相应的输入信号作为逻辑低信号。
参见图17，在接收第一至第N输入信号INPUT1至INPUTN的第一模式下，内部电压发生器1720可以被使能并且提供稳定电平的参考电压VREF到第一至第N接收电路1731至1733。在没有接收第一至第N输入信号INPUT1至INPUTN的第二模式下，内部电压发生器1720可以被禁止以降低功耗。
根据本发明的实施例，可以减少电压发生电路的电流消耗。
尽管已经参照具体的实施例描述了本发明，但是本发明所属领域的技术人员将会了然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下可以进行各种变化和修改。
例如，我们注意，在一些实例中，本发明所属领域的技术人员将会了然，与一个实施例关联描述的特征或元件也可以单独实施或与另一个实施例的其它特征或元件组合实施，除非另外明确指示。

Claims (6)

1.一种电压发生电路，包括：
电压传感器，适用于响应于周期地使能/禁止的第一导通/关断信号来被使能/禁止，并且通过感测泵浦电压的电平来产生泵需要信号；以及
电荷泵，适用于被使能一时间段并且产生泵浦电压，在所述时间段第二导通/关断信号被周期地使能/禁止且所述泵需要信号被使能。
2.根据权利要求1所述的电压发生电路，其中，所述第二导通/关断信号的使能时间段属于所述第一导通/关断信号的使能时间段。
3.根据权利要求2所述的电压发生电路，其中，所述第一导通/关断信号的使能时间段比所述第二导通/关断信号的使能时间段宽。
4.根据权利要求3所述的电压发生电路，还包括：
导通/关断分离器，适用于通过将所述第一导通/关断信号与周期波逻辑组合，来产生所述第二导通/关断信号。
5.根据权利要求2所述的电压发生电路，还包括：
泵使能控制器，适用于在所述泵需要信号和所述第二导通/关断信号被使能时，将用于使能所述电荷泵的泵使能信号使能。
6.根据权利要求1所述的电压发生电路，其中，所述第一导通/关断信号和所述第二导通/关断信号在第一模式下被周期地使能/禁止，而在第二模式下保持在使能状态。
CN202011272564.2A 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路 Withdrawn CN112398461A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0017005 2016-02-15
KR1020160017005A KR102455877B1 (ko) 2016-02-15 2016-02-15 전압 생성 회로 및 이를 포함하는 집적 회로
CN201610857463.9A CN107086860B (zh) 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610857463.9A Division CN107086860B (zh) 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路

Publications (1)

Publication Number Publication Date
CN112398461A true CN112398461A (zh) 2021-02-23

Family

ID=59562114

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011272564.2A Withdrawn CN112398461A (zh) 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路
CN201610857463.9A Active CN107086860B (zh) 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610857463.9A Active CN107086860B (zh) 2016-02-15 2016-09-27 电压发生电路和包括其的集成电路

Country Status (3)

Country Link
US (3) US9996098B2 (zh)
KR (2) KR102455877B1 (zh)
CN (2) CN112398461A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296597B1 (en) * 2020-09-25 2022-04-05 Apple Inc. Switched-capacitor regulators with output transient compensation

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855298A (zh) * 2005-04-29 2006-11-01 海力士半导体有限公司 内部电压发生器
US20070090871A1 (en) * 2005-10-26 2007-04-26 Samsung Electronics Co., Ltd. High voltage generation circuit and semiconductor device having the same
US7248028B1 (en) * 2005-02-17 2007-07-24 Marvell International Ltd. Low-power charge pump regulator
JP2007220298A (ja) * 1997-02-27 2007-08-30 Toshiba Corp 半導体集積回路装置
US20080258801A1 (en) * 2007-04-18 2008-10-23 Hynix Semiconductor Inc. Internal voltage generator of semiconductor memory device
US7449937B2 (en) * 2005-11-02 2008-11-11 Kabushiki Kaisha Toshiba Power supply circuit
US20090243704A1 (en) * 2008-03-28 2009-10-01 Hynix Semiconductor Inc. Internal voltage generator
US20100054074A1 (en) * 2008-09-04 2010-03-04 Ryu Je Il Voltage generation circuit and nonvolatile memory device including the same
KR20100054484A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 고전압 발생기
KR20100131712A (ko) * 2009-06-08 2010-12-16 주식회사 하이닉스반도체 전압 발생 회로
US20110156805A1 (en) * 2009-12-29 2011-06-30 Hynix Semiconductor Inc. Internal voltage generator and method of generating internal voltage
CN102130584A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 电荷泵反馈系统
KR20120003096A (ko) * 2010-07-02 2012-01-10 주식회사 하이닉스반도체 펌핑 전압 생성 회로
US8120411B1 (en) * 2009-07-31 2012-02-21 Altera Corporation Charge pump with ramp rate control

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293449B1 (ko) * 1998-05-04 2001-07-12 김영환 고전압발생회로
KR100452327B1 (ko) * 2002-07-08 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생회로
US6917188B2 (en) * 2002-11-14 2005-07-12 Fyre Storm, Inc. Power converter circuitry and method
JP4158856B2 (ja) * 2003-04-17 2008-10-01 松下電器産業株式会社 昇圧電源回路
CN100492246C (zh) * 2003-04-18 2009-05-27 半导体元件工业有限责任公司 形成基准电压的方法及其结构
KR100809071B1 (ko) * 2006-09-25 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
KR100911193B1 (ko) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 반도체 집적회로의 전압 생성장치
US8031550B2 (en) 2008-06-03 2011-10-04 Elite Semiconductor Memory Technology Inc. Voltage regulator circuit for a memory circuit

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220298A (ja) * 1997-02-27 2007-08-30 Toshiba Corp 半導体集積回路装置
US7248028B1 (en) * 2005-02-17 2007-07-24 Marvell International Ltd. Low-power charge pump regulator
CN1855298A (zh) * 2005-04-29 2006-11-01 海力士半导体有限公司 内部电压发生器
US20070090871A1 (en) * 2005-10-26 2007-04-26 Samsung Electronics Co., Ltd. High voltage generation circuit and semiconductor device having the same
US7449937B2 (en) * 2005-11-02 2008-11-11 Kabushiki Kaisha Toshiba Power supply circuit
US20080258801A1 (en) * 2007-04-18 2008-10-23 Hynix Semiconductor Inc. Internal voltage generator of semiconductor memory device
US20090243704A1 (en) * 2008-03-28 2009-10-01 Hynix Semiconductor Inc. Internal voltage generator
US20100054074A1 (en) * 2008-09-04 2010-03-04 Ryu Je Il Voltage generation circuit and nonvolatile memory device including the same
KR20100054484A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 고전압 발생기
KR20100131712A (ko) * 2009-06-08 2010-12-16 주식회사 하이닉스반도체 전압 발생 회로
US8120411B1 (en) * 2009-07-31 2012-02-21 Altera Corporation Charge pump with ramp rate control
US20110156805A1 (en) * 2009-12-29 2011-06-30 Hynix Semiconductor Inc. Internal voltage generator and method of generating internal voltage
CN102130584A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 电荷泵反馈系统
KR20120003096A (ko) * 2010-07-02 2012-01-10 주식회사 하이닉스반도체 펌핑 전압 생성 회로

Also Published As

Publication number Publication date
CN107086860B (zh) 2020-12-01
US20180259993A1 (en) 2018-09-13
US20180259992A1 (en) 2018-09-13
CN107086860A (zh) 2017-08-22
US9996098B2 (en) 2018-06-12
US10234888B2 (en) 2019-03-19
KR20220143618A (ko) 2022-10-25
KR102455877B1 (ko) 2022-10-21
KR20170096251A (ko) 2017-08-24
US20170235324A1 (en) 2017-08-17
KR102639719B1 (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
US8149045B2 (en) Variable stage charge pump and method for providing boosted output voltage
US9154027B2 (en) Dynamic load matching charge pump for reduced current consumption
US20080191786A1 (en) High voltage generation circuit and method for generating high voltage
US7605639B2 (en) Internal voltage generator of semiconductor memory device
US20160241218A1 (en) Semiconductor device
US20130021109A1 (en) Oscillator Circuit with Comparator
KR102639719B1 (ko) 전압 생성 회로 및 이를 포함하는 집적 회로
US20120153986A1 (en) Semiconductor device and method for operating the same
US8633742B2 (en) Circuit and method for generating power-up signal
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
US9378802B2 (en) Oscillator and memory device including the same
KR100870429B1 (ko) 내부 전압 생성 회로
US8587366B2 (en) Semiconductor device
JP2011135658A (ja) 昇圧回路、昇圧方法、半導体装置
US7596029B2 (en) Flash memory device including unified oscillation circuit and method of operating the device
US20120169405A1 (en) Method and apparatus for generating voltage
US20100052776A1 (en) Internal voltage generating circuit
US7656222B2 (en) Internal voltage generator
US8811099B2 (en) Period signal generation circuits
US9070476B2 (en) Refresh circuits
US20230216397A1 (en) Voltage generator and semiconductor device including the same
KR100719147B1 (ko) 내부전원 공급장치
JP2013106463A (ja) チャージポンプ回路およびそれを用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210223