CN1855298A - 内部电压发生器 - Google Patents

内部电压发生器 Download PDF

Info

Publication number
CN1855298A
CN1855298A CNA2006100021075A CN200610002107A CN1855298A CN 1855298 A CN1855298 A CN 1855298A CN A2006100021075 A CNA2006100021075 A CN A2006100021075A CN 200610002107 A CN200610002107 A CN 200610002107A CN 1855298 A CN1855298 A CN 1855298A
Authority
CN
China
Prior art keywords
signal
level
pumping
voltage
precharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100021075A
Other languages
English (en)
Other versions
CN1855298B (zh
Inventor
边相镇
李在真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1855298A publication Critical patent/CN1855298A/zh
Application granted granted Critical
Publication of CN1855298B publication Critical patent/CN1855298B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种包括高效电荷泵的内部电压发生器。该内部电压发生器包括：振荡信号发生器，用于接收基准电压和泵浦电压，以由此输出振荡信号；泵控制逻辑，用于响应于振荡信号来输出泵浦控制信号和预充电信号；以及电荷泵，用于响应于预充电信号，通过连接所述自举节点对，对所述自举节点对进行预充电，以由此在响应于预充电信号、将所述自举节点对预充电到电源电压电平以及对所述自举节点对和泵浦电压进行电荷共享之后，产生预定电平的泵浦电压。在此，所述泵浦控制信号控制泵浦操作并且所述预充电信号对自举节点对进行预充电，以便于通过泵浦电源电压来产生泵浦电压。

Description

内部电压发生器
技术领域
本发明涉及一种内部电压发生器；以及更具体地，涉及一种包括高效电荷泵的内部电压发生器。
背景技术
本申请包含与于2005年4月29日向韩国专利局提交的韩国专利申请号2005-36243有关的主题，其全部内容通过引用结合在此。
通常，DRAM将高于电源电压VCC的泵浦电压(pumping voltage)VPP供给到字线，即单元晶体管的栅极，以由此增加单元数据的传输速度，而没有任何数据失真。此外，因为上述提到的原因，将低于地电压VSS的反偏电压VBB供给到DRAM的单元晶体管体(bulk)。
泵浦电压VPP及反偏电压VBB由电荷泵产生。因此，电荷泵的性能对于产生泵浦电压VPP和反偏电压VBB是关键的。
图1是说明传统泵浦电压发生器的框图。
如所示，传统的泵浦电压VPP发生器包括电平移位器l、VPP电平检测器2、环形振荡器3、泵控制逻辑4、以及二倍器电荷泵5。
通过移位基准电压VREF的电压电平，电平移位器1输出经移位的基准电压VR1。响应于经移位的基准电压VR1，VPP电平检测器2检测泵浦电压VPP的电平，以由此输出泵浦使能信号PPE。响应于泵浦使能信号PPE，环形振荡器3产生振荡信号OSC。响应于振荡信号OSC，泵控制逻辑4产生泵浦控制信号PS1、PS2、G1和G2。响应于控制信号PS1、PS2、G1和G2，二倍器电荷泵5产生泵浦电压VPP，以由此将泵浦电压VPP传送到VPP电平检测器2。
图2A是说明图1中所示的泵控制逻辑4的示意性电路图，且图2B是说明其操作的波形。
如图2A中所示，泵控制逻辑4配有八个反相器INV1至INV8以及两个NAND门ND1和ND2。响应于振荡信号OSC，泵控制逻辑4产生如图2B中所示的泵浦控制信号PS1、PS2、G1、G2。
图3A是说明图1中所示的二倍器电荷泵5的示意性电路图，且图3B是说明其操作的波形。
如图3A所示，二倍器电荷泵5包括七个NMOS晶体管N1至N7、两个PMOS晶体管P1和P2、以及四个MOS电容器MC1至MC4。
响应于泵浦控制信号PS1、PS2、G1和G2，二倍器电荷泵5执行泵浦操作，以由此增加泵浦电压VPP电平。当泵浦电压VPP电平达到目标电压电平时，VPP电平检测器2将泵浦使能信号设置到逻辑电平“L”，以由此停止泵浦操作。
通过泵浦操作所产生的电荷存储在连接于泵浦电压VPP和地电压VSS之间的MOS电容器MC1至MC4中。存储在MOS电容器MC1至MC4中的电荷维持一恒值且用于驱动字线。当字线由存储在MOS电容器MC1至MC4中的电荷驱动时，泵浦电压VPP电平降低。当电压VPP降低到规定电平时，VPP电平检测器2将泵浦使能信号激励到逻辑电平“H”，以由此操作电荷泵5。
参考图3B，当第一控制信号PS1从地电压VSS电平变化到电源电压VCC电平时，第一自举节点(bootstrapping node)PS1_b的电平从电源电压VCC电平变化到2VCC。2VCC电平是电源电压电平VCC的两倍或二倍。然后，第二泵浦信号PS2从电源电压VCC电平变化到地电压VSS电平。因此，第二自举节点PS2_b从二倍电源电压2VCC电平变化到电源电压VCC电平。
在第一自举节点PS1_b中的电荷通过第一PMOS晶体管P1传送到泵浦电压VPP端子。结果，在第一自举节点PS1_b及泵浦电压VPP被电荷共享之后，泵浦电压VPP电平变得稳定。
当第二预充电控制信号G2从地电压VSS电平变化到电源电压VCC电平时，第二预充电节点G2_b处的电压被自举。然后，第二预充电节点G2_b处的电压从电源电压VCC电平变化到二倍电源电压2VCC电平。响应于第二预充电节G2_b处的电压，第三NMOS晶体管N3接通。因此，第二自举节点PS2_b以电源电压VCC电平预充电。
当第二预充电控制信号G2从电源电压VCC电平变化到地电压VSS电平时，第二预充电节点G2_b处的电压达到电源电压VCC电平。因此，第三NMOS晶体管N3关断。
在第一泵浦控制信号PS1从电源电压VCC电平变化到地电压VSS电平之后，第一自举节点PS1_b的电压变成电源电压VCC电平。而且，第二泵浦控制信号PS2从地电压VSS电平变化到电源电压VCC电平。因此，通过第二PMOS晶体管P2，电荷被共享于第二自举节点PS2_b和泵浦电压VPP端子之间。
在预定时间之后，第一预充电控制信号G1从地电压VSS电平变化到电源电压VCC电平。然后，第三自举节点G1_b的电压电平从电源电压VCC电平变化到二倍电源电压2VCC电平。响应于第一预充电节点G1_b的电压，第二NMOS晶体管N2接通，以由此以电源电压VCC电平对第一自举节点PS1_b预充电。
当第一预充电控制信号G1从电源电压VCC电平变化到地电压VSS电平时，第一预充电节点G1_b的电压变成电源电压VCC电平，以由此关断第二NMOS晶体管N2。
如图3B中所示，第一和第二自举节点PS1_b和PS2_b的电压仅可以自举到二倍电源电压2VCC电平。二倍器电荷泵5的预充电电平是电源电压VCC电平。因此，泵浦电压VPP电平最大可以为二倍电源电压2VCC电平。
通常，二倍器VPP电荷泵5的电流效率由方程式((2VCC-VPP)×C/2VCC×C)×100电平来限定。在此，C表示第一和第二自举节点PS1_b和PS2_b的电容。例如，当电源电压VCC是2.5V且泵浦电压VPP的目标电平是3.5V时，电流效率变成30％。泵浦值VPP的理论最大值是二倍电源电压2VCC。因此，当电源电压VCC是2.5V时，泵浦值VPP的理论最大值是5V。即，所述电流效率是通过将泵浦电压VPP的电荷除以电源电压VCC的电荷而产生的。
图4是说明传统反偏电压发生器的框图。
如所示，传统反偏电压发生器包括电平移位器6、VBB电平检测器7、环形振荡器8、泵控制逻辑9、以及二倍器电荷泵10。
通过对基准电压VREF进行电平移位，电平移位器6输出经移位的基准电压VR1。响应于经移位的基准电压VR1，VBB电平检测器7检测反偏电压VBB的电平，以由此输出反偏电压使能信号BBE。响应于反偏电压使能信号BBE，环形振荡器8产生振荡信号OSC。响应于振荡信号OSC，泵控制逻辑9产生泵浦控制信号PS3、PS4、G3和G4。响应于泵浦控制信号PS3、PS4、G3和G4，二倍器电荷泵10产生反偏电压VBB，以由此将反偏电压VBB传送到VBB电平检测器7。
图5A是说明图4中所示的泵控制逻辑9的示意性电路图，且图5B是说明其操作的波形。
如图5A中所示，泵控制逻辑9包括七个反相器INV9至INV16以及两个NAND门ND3和ND4。响应于振荡信号OSC，泵控制逻辑9产生如图5B中所示的泵浦控制信号PS3、PS4、G3、G4。
在第三泵浦控制信号PS3直至电源电压VCC电平时，第三预充电控制信号G3从电源电压VCC电平变化到地电压VSS电平，以由此对自举节点进行预充电。第四预充电控制信号G4维持电源电压VCC电平。在第四泵浦控制信号PS4直至电源电压VCC电平时，第四预充电控制信号G4从电源电压VCC电平变化到地电压VSS电平，以由此对所述自举节点进行预充电。此时，第三预充电控制信号保持电源电压VCC电平。
图6A是说明图4中所示的二倍器电荷泵10的示意性电路图，且图6B是说明其操作的波形。
如图6A所示，二倍器电荷泵105包括三个NMOS晶体管N8至N10、六个PMOS晶体管P3至P8、以及四个MOS电容器MC5至MC8。
响应于泵浦控制信号PS3、PS4、G3和G4，二倍器电荷泵10执行泵浦操作，以由此降低反偏电压VBB电平。然后，当反偏电压VBB电平达到目标电压电平时，VBB电平检测器7将反偏使能信号BEE设置到逻辑电平“H”，以由此停止泵浦操作。
参考图6B，当第三控制信号PS3从地电压VSS电平变化到电源电压VCC电平时，第三自举节点PS3_b的电平从负电源电压-VCC电平变化到地电压VSS电平，以由此接通第十NMOS晶体管N10。
同时，第四泵浦信号PS4从电源电压VCC电平变化到地电压VSS电平。然后，第四自举节点PS4_b的电平从地电压VSS电平变化到负电源电压-VSS电平。第四自举节点PS4_b的电荷被电荷共享到反偏电压VBB端子。在预定时间之后，反偏电压VBB和第三自举节点PS3_b到达稳定状态。
当第三预充电控制信号G3从电源电压VCC电平变化到地电压VSS电平时，第三PMOS晶体管P3接通，以由此以地电压VSS电平对第三自举节点G3_b预充电。因此，第十NMOS晶体管N10关断。
在第四泵浦控制信号PS4从地电压VSS电平变化到电源电压VCC电平之后，加载在第四自举节点PS4_b的电压自举到地电压VSS电平。因此，响应于第四自举节点PS4_b的电压，第九NMOS晶体管N9接通。
同时，第三泵浦控制信号PS3从电源电压VCC电平变化到地电压VSS电平，第三自举节点G3_b的电压自举到负电源电压-VCC电平。然后，第三自举节点PS3_b中的电荷被电荷共享到反偏电压VBB端子。
在预定时间之后，第四预充电控制信号G4从电源电压VCC电平变化到地电压VSS电平，并且第四PMOS晶体管P4接通，以由此将第四自举节点G4_b预充电到地电压VSS电平。因此，第九NMOS晶体管N9关断。
如图6B中所示，第三和第四自举节点PS3_b和PS4_b的电压仅可以是负电源电压-VCC电平。
通常，二倍器VBB电荷泵10的电流效率由方程式((-VCC-VBB)×C/-VCC×C)×100来限定。
在此，C表示第三和第四自举节点PS3_b和PS4_b的电容。例如，当电源电压VCC是2.5V且反偏电压VBB的目标电平是-1V时，电流效率变成60％。反偏值VBB的理论最大绝对值是负电源电压-VCC电平。因此，当电源电压VCC是2.5V时，反偏值VBB的理论最大绝对值是-2.5V。即，所述电流效率是通过将反偏电压VBB的电荷除以电源电压VCC的电荷而产生的。
图7是说明传统三倍器泵浦电压发生器的框图。
如所示，传统三倍器泵浦电压发生器包括电平移位器11、VPP电平检测器12、环形振荡器13、泵控制逻辑14、以及三倍器电荷泵15。在此，电平移位器11、VPP电平检测器12、及环形振荡器13类似于图1中所示的那些。
图8A是说明图7中所示的泵控制逻辑14的示意性电路图，且图8B是说明其操作的波形。
如图8A中所示，泵控制逻辑14配有十四个反相器INV17至INV30，以由此响应于振荡信号OSC，输出如图8B所示的泵浦控制信号PS5至PS6b以及G5至G7b。在此，泵浦控制信号PS5b、PS6b、G5b、G6b及G7b具有与泵浦控制信号PS5、PS6、G5、G6及G7相同的时序但是相反的相位。
图9A和9B是根据第一和第二实施例的图7中所示三倍器电荷泵15的示意性电路图。
如图9A中所示，第一实施例的三倍器电荷泵15A配有六个NMOS晶体管N11至N16、十个MOS电容器MC9至MC18、以及两个电容器C1和C2。
如图9B中所示，第二实施例的三倍器电荷泵15B包括六个PMOS晶体管P9至P14、十个MOS电容器MC19至MC28、六个反相器INV31至INV36、以及两个电容器C3和C4。
图10A和10B是说明图9A中所示三倍器电荷泵15A的操作的波形。
首先，第五预充电控制信号G5从地电压VSS电平变化到电源电压VCC电平，以由此接通第十一NMOS晶体管N11。第五泵浦控制信号PS5从地电压VSS电平变化到电源电压VCC电平并且因此，加载在第五自举节点PS5_b的电压变成负电源电压-VCC电平。然后，加载在第五自举节点PS5_b的电压以外部电压VCC电平预充电。
当第五预充电控制信号G5从电源电压VCC电平变化到地电压VSS时，第十一NMOS晶体管N11关断。第五泵浦控制信号PS5从地电压VSS电平变化到电源电压VCC电平，并且因此加载在第五自举节点PS5_b的电压变成二倍电源电压2VCC电平。
当第六预充电控制信号G6从地电压VSS电平变化到电源电压VCC电压时，第十二NMOS晶体管N12接通。然后，第六泵浦控制信号PS6从电源电压VCC电平变化到地电压VSS电平，并且因此，加载在第六自举节点PS6_b的电压变成负电源电压-VCC电平。
此后，加载在第六自举节点PS6_b的电压以加载于第五自举节点PS5_b的电压预充电，以由此变化到电源电压VCC电平。然后，第六预充电控制信号G6从电源电压VCC电平变化到地电压VSS电平，以由此关断第十二NMOS晶体管N12。当第六泵浦控制信号PS6从地电压VSS电平变化到电源电压VCC电平时，因而，加载在第六自举节点PS6_b的电压变成二倍电源电压2VCC电平。
当第七预充电控制信号G7从地电压VSS电平变化到电源电压VCC电平时，第十三NMOS晶体管N13接通。因而，泵浦电压VPP与加载在第六自举节点PS6_b中的电压得以电荷共享。
根据图9A中所示的三倍器电荷泵15A的操作，加载在第五自举节点PS5_b中的电压可以增加到二倍电源电压2VCC电平；并且加载在第六自举节点PS6_b中的电压可以增加到三倍电源电压3VCC电平。
每个具有与泵浦控制信号G5、G6、G7、PS5及PS6相反的相位的泵浦控制信号G5b、G6b、G7b、PS5b及PS6b用于与泵浦控制信号G5、G6、G7、PS5及PS6来进行电荷泵浦操作。即，控制信号G5、G6、G7、PS5及PS6与控制信号G5b、G6b、G7b、PS5b及PS6b交替地用于为泵浦电压VPP提供电荷。
在传统的三倍器电荷泵15中，因为加载在第五和第六自举节点PS5_b和PS6_b中的电压的预充电电压电平分别是电源电压VCC电平及二倍电源电压2VCC电平，所以加载在第五和第六自举节点PS5_b和PS6_b中的电压的最大电平可以是二倍电源电压2VCC电平和三倍电源电压3VCC。
如图10A和10B所示，第五对自举节点PS5_b和PS5b_b仅可以自举到二倍电源电压2VCC电平，并且进一步可以以电源电压VCC电平预充电。因而，第六对自举节点PS6_b和PS6b_b仅可以自举到三倍电源电压3VCC电平，并且进一步可以以二倍电源电压2VCC电平预充电。结果，第六对自举节点PS6_b和PS6b_b产生三倍电源电压3VCC电平的泵浦电压VPP。
示于图9B中的三倍器电荷泵15B执行与三倍器电荷泵15A相同的操作。
通常，三倍器VPP电荷泵15的电流效率由方程式((3VCC-VPP)×C/3VCC×C)×100来限定。在此，C表示自举节点PS5_b、PS5b_b、PS6_b、和PS6b_b的电容。例如，当电源电压VCC是1.5V且泵浦电压VPP的目标电平是3.5V时，电流效率变成22％。泵浦值VPP的理论最大绝对值是三倍电源电压3VCC电平。因此，当电源电压VCC是1.5V时，泵浦值的理论最大值是4.5V。即，所述电流效率是通过将泵浦电压VPP的电荷除以电源电压VCC的电荷而产生的。
图11是说明传统三倍器反偏电压发生器的框图。
传统三倍器反偏电压发生器包括电平移位器16、VBB电平检测器17、环形振荡器18、泵控制逻辑19、以及三倍器电荷泵20。在此，电平移位器16、VBB电平检测器17、及环形振荡器18类似于图4中所示的那些。
分别地，图12A是说明图11中所示的泵控制逻辑19的示意性电路图，且图12B是说明其操作的波形。
如图12A中所示，泵控制逻辑19配有十四个反相器INV37至INV50，以由此响应于第四振荡信号OSC，输出如图12B所示的泵浦控制信号PS7至PS8b以及G8至G10b。泵浦控制信号PS7b、PS8b、G8b、G9b及G10b具有与泵浦控制信号PS7、PS8、G8、G9及G10相反的相位。
图13A和13B分别是根据第一和第二实施例的图11中所示三倍器电荷泵20的示意性电路图。
如图13A中所示，第一三倍器电荷泵20A配有六个NMOS晶体管N17至N22、十个MOS电容器MC29至MC38、以及两个电容器C5和C6。如图13B中所示，第二三倍器电荷泵20B包括六个PMOS晶体管P15至P20，十个MOS电容器MC39至MC48、六个反相器INV51至INV56、以及两个电容器C7和C8。
图14A和14B是说明图13A中所示三倍器电荷泵20A的操作的波形。
第八预充电控制信号G8从地电压VSS电平变化到电源电压VCC电平，以由此接通第十七NMOS晶体管N17。第七泵浦控制信号PS7从地电压VSS电平变化到电源电压VCC电平，并且因此加载在第七自举节点PS7_b的电压变成电源电压VCC电平。然后，加载在第七自举节点PS7_b的电压以地电压VSS电平预充电。
当第八预充电控制信号G8从电源电压VCC电平变化到地电压VSS时，第十七NMOS晶体管N17关断。然后，第七泵浦控制信号PS7从地电压VSS电平变化到电源电压VCC电平，并且因此加载在第七自举节点PS7_b的电压变成负电源电压-VCC电平。
当第九预充电控制信号G9从地电压VSS电平变化到电源电压VCC电压时，第十八NMOS晶体管N18接通。然后，第八泵浦控制信号PS8从地电压VSS电平变化到电源电压VCC电平，并且因此，加载在第八自举节点PS8_b的电压变成地电压VSS电平。
然后，第九预充电控制信号G9从电源电压VCC电压变化到地电压VSS电平，以由此关断第十八NMOS晶体管N18。当第八泵浦控制信号PS8从电源电压VCC电平变化到地电压VSS电平时，因而，加载在第八自举节点PS8_b的电压变成负电源电压-VCC电平。
进一步，当第十预充电控制信号G10从地电压VSS电平变化到电源电压VCC电压时，第十九NMOS晶体管N19接通。因而，反偏电压VBB与加载在第八自举节点PS8_b的电压得以电荷共享。因此，反偏电压VBB电平变得低于地电压VSS电平。
根据图13A中所示的三倍器电荷泵20A的操作，加载在第七自举节点PS7_b的电压可以降低成负电源电压-VCC电平；并且加载在第八自举节点PS8_b的电压可以降低成二倍负电源电压-2VCC电平。
每个具有与泵浦控制信号G8、G9、G10、PS7及PS8相反的相位的泵浦控制信号G8b、G9b、G10b、PS7b及PS8b用于与泵浦控制信号G8、G9、G10、PS7及PS8来进行电荷泵浦操作。即，控制信号G8、G9、G10、PS7及PS8与控制信号G8b、G9b、G10b、PS7b及PS8b交替地用于为反偏电压VBB提供电荷。
在传统的三倍器电荷泵20中，因为第七和第八自举节点PS7_b和PS8_b中的预充电电压电平分别是地电压VSS电平及负电源电压-VCC电平，所以加载在第七和第八自举节点PS7_b和PS8_b中的电压的最大电平可以是负电源电压-VCC电平和二倍负电源电压-2VCC电平。
如图14A和14B所示，第七对自举节点PS7_b和PS7b_b仅可以自举到负电源电压-VCC电平，并且进一步可以以地电压VSS电平预充电。因而，第八对自举节点PS8_b和PS8b_b仅可以自举到二倍负电源电压-2VCC电平，并且进一步可以以负电源电压-VCC电平预充电。结果，第八对自举节点PS8_b和PS8b_b产生二倍负电源电压-2VCC电平的反偏电压VBB。
而且，示于图13B中的三倍器电荷泵20B执行上述提到的操作。即，三倍器电荷泵20A和20B执行相同的操作。
通常，三倍器VBB电荷泵20的电流效率由方程式((-2VCC-VBB)×C/-2VCC×C)×100来限定。在此，C表示自举节点PS7_b、PS7b_b、PS8_b、和PS8b_b的电容。例如，当电源电压VCC是1.5V且反偏电压VBB的目标电平是-2V时，电流效率变成33％。泵浦值VPP的理论最大绝对值是三倍电源电压-3V。因此，当电源电压VCC是1.5V时，反偏电压VBB的理论最大绝对值是-3V。即，所述电流效率是通过将反偏电压VBB的电荷除以电源电压VCC的电荷而产生的。
在完成与泵浦电压VPP或反偏电压VBB的电荷共享之后，上述的传统内部电压发生器将保留在自举节点中的电荷放电。因此，传统内部电压发生器的电流效率相当低。
发明内容
因此，本发明的目的地提供一种包括高效电荷泵的内部电压发生器。
根据本发明的一个方面，提供了一种内部电压发生器，其包括：振荡信号发生块，用于接收基准电压和泵浦电压，以由此输出振荡信号；泵控制逻辑，用于响应于振荡信号来输出泵浦控制信号和预充电信号，其中泵浦控制信号控制泵浦操作并且预充电信号对自举节点对进行预充电，以便于通过泵浦电源电压来产生泵浦电压；以及电荷泵，用于响应于预充电信号，通过连接所述自举节点对，对所述自举节点对进行预充电，以由此在响应于预充电信号、在将所述自举节点对预充电到电源电压电平并且对所述自举节点对和泵浦电压进行电荷共享之后，产生预定电平的泵浦电压。
根据本发明的另一个方面，提供了一种内部电压发生器，其包括：振荡信号发生块，用于接收基准电压和反偏电压，以由此输出振荡信号；泵控制逻辑，用于响应于振荡信号来输出泵浦控制信号和预充电信号，其中泵浦控制信号控制泵浦操作并且预充电信号对自举节点对进行预充电，以便于通过泵浦电源地电压来产生反偏电压；以及电荷泵，用于响应于预充电信号，通过连接所述自举节点对，对所述自举节点对进行预充电，以由此在响应于预充电信号、在将所述自举节点对预充电到电源电压电平并且对所述自举节点对和地电压进行电荷共享之后，产生预定电平的反偏电压。
附图说明
从结合附图对优选实施例的下述说明中，本发明的上述和其它目的和特征将变得显而易见，在附图中：
图1是说明传统泵浦电压发生器的框图；
图2A是说明图1中所示泵控制逻辑的示意性电路图，且图2B是说明其操作的波形；
图3A是说明图1中所示二倍器电荷泵的示意性电路图，且图3B是说明其操作的波形。
图4是说明传统反偏电压发生器的框图；
图5A是说明图4中所示的泵控制逻辑的示意性电路图，且图5B是说明其操作的波形；
图6A是说明图4中所示的二倍器电荷泵的示意性电路图，且图6B是说明其操作的波形；
图7是说明传统三倍器泵浦电压发生器的框图；
图8A是说明图7中所示的泵控制逻辑的示意性电路图，且图8B是说明其操作的波形；
图9A和9B是根据第一和第二实施例的图7中所示的三倍器电荷泵15的示意性电路图；
图10A和10B是说明图9A中所示的三倍器电荷泵的操作的波形；
图11是说明传统的三倍器反偏电压发生器的框图；
图12A是说明图11中所示的泵控制逻辑的示意性电路图，且图12B是说明其操作的波形；
图13A和13B分别是根据第一和第二实施例的图11中所示的三倍器电荷泵15的示意性电路图；
图14A和14B是说明图13A中的三倍器电荷泵的操作的波形；
图15是说明根据本发明优选实施例的泵浦电压VPP发生器的框图；
图16是描述图15中所示的电平移位器的示意性电路图；
图17是描述图15中所示的VPP电平检测器的示意性电路图；
图18是示出图15中所示的环形振荡器的示意性电路图；
图19A是说明图15中所示的泵控制逻辑的示意性电路图，且图19B是说明其操作的波形；
图20A说明图15中所示的二倍器电荷泵的示意性电路图，且图20B是说明其操作的波形；
图21是说明根据本发明优选实施例的反偏电压VBB发生器的框图；
图22是描述图21中所示的VBB电平检测器的示意性电路图；
图23是示出图21中所示的环形振荡器的示意性电路图；
图24A是说明图21中所示的泵控制逻辑的示意性电路图，且图24B是说明其操作的波形；
图25A是说明图21中所示的二倍器电荷泵的示意性电路图，且图25B是说明其操作的波形；
图26是说明根据本发明优选实施例的三倍器泵浦电压发生器的框图；
图27A是说明图26中所示的泵控制逻辑的示意性电路图，且图27B是说明其操作的波形；
图28A和28B是图26中所示的三倍器电荷泵的示意性电路图；
图29A和29B说明图28A中所示的电荷泵的操作的波形；
图30是说明根据本发明优选实施例的三倍器反偏电压发生器的框图；
图31A是说明图30中所示的泵控制逻辑的示意性电路图，且图31B是说明其操作的波形；
图32A和图32B分别是根据第一和第二实施例的图30中所示三倍器电荷泵的示意性电路图；并且
图33A和图33B是说明图32A中所示电荷泵的操作的波形。
具体实施方式
以下将参考附图来详细描述根据本发明的包括高效电荷泵的内部电压发生器。
图15是说明根据本发明优选实施例的泵浦电压VPP发生器的框图。
如所示，泵浦电压VPP发生器包括电平移位器100、VPP电平检测器110、环形振荡器120、泵控制逻辑130、以及二倍器电荷泵140。
通过移位基准电压VREF的电压电平，电平移位器100输出经移位的基准电压VR1。响应于经移位的基准电压VR1，VPP电平检测器110检测泵浦电压VPP的电平，以由此输出泵浦使能信号PPE。响应于泵浦使能信号PPE，环形振荡器120产生振荡信号OSC。响应于振荡信号OSC，泵控制逻辑1304产生泵浦控制信号PS9、PS10、G11和G12以及第一预充电信号PB1。响应于控制信号PS1、PS2、G1和G2以及第一预充电信号PB1，二倍器电荷泵140产生泵浦电压VPP，以由此将泵浦电压VPP输出到VPP电平检测器110。
图16是描述图15中所示电平移位器100的示意性电路图；
如所示，电平移位器100配有三个PMOS晶体管P21至P23，七个NMOS晶体管N23至N29、以及五个电阻器R1到R5。电平移位器100接收通过第二十三NMOS晶体管N23的栅极的基准电压VREF以及加载于第一节点NODE1的电压。加载于第一节点NODE1上的电压通过第二十四NMOS晶体管N24的栅极输入。在此，第二十三和第二十四NMOS晶体管N23和N24与第二十一和第二十二PMOS晶体管P21和P22一起形成电流镜差动放大器。
在接收到基准电压VREF及加载到第一节点NODE1上的电压之后，电平移位器100将基准电压VREF与加载到第一节点NODE1上的电压进行比较，以由此使第一节点NODE1的电平与基准电压VREF电平均衡。
第二十六至第二十九NMOS晶体管N26到N29执行开关操作。正常情况下，响应于缺省信号DF，第二十七NMOS晶体管N27接通，由此输出基准电压VRFE电平的经移位的基准电压VR1。相反，当需要基准电压的不同电平时，即，当移位的基准电压VR1不同于基准电压VREF时，NMOS晶体管N26、N28及N29之一接通。即，缺省信号DF被去激励；并且修整信号(trimming signal)TR1至TR3之一被激励以激励对应的NMOS晶体管。
为了去激励缺省信号DF并且激励修整信号TR1至TR3，可输入测试模式码或可执行熔丝切断(fuse cutting)。通过上述过程所产生的经移位的基准电压输出到VPP电平检测器110。
图17是描述图15中所示VPP电平检测器110的示意性电路图。
如所示，VPP电平检测器110配有四个电阻器R6至R9、第一和第二熔丝F1和F2、两个PMOS晶体管P24和P25、三个NMOS晶体管N30至N32、以及反相器INV57。
VPP电平检测器110接收泵浦电压VPP并且将经移位的基准电压VR1与加载在第二节点NODE2中的电压进行比较，以由此输出泵浦使能信号PPE。
就是说，当泵浦电压VPP电平低于目标电压电平时，加载在第二节点NODE2的电压低于移位的基准电压VR1；并且结果是，泵浦使能信号PPE变成逻辑电平“H”。相反，当泵浦电压VPP电平相同于或高于目标电压电平时，加载在第二节点NODE2上的电压高于移位的基准电压VR1；并因此泵浦使能信号变成逻辑电平“L”。
当需要改变泵浦电压VPP电平时，将熔丝F1和F2之二切断，以由此改变泵浦电压VPP和第二节点NODE2之间的电阻与第二节点NODE2和地电压VSS之间的电阻的电阻比。VPP电平检测器110确定泵浦电压发生器的性能质量。换句话说，根据VPP电平检测器110的性能，传统泵浦电压发生器稳定地工作且消耗较小的功率。
图18是示出在图15中所示的环形振荡器120的示意性电路图。
环形振荡器120包括NAND门ND5及六个反相器INV58至INV63。当泵浦使能信号PPE是逻辑电平“H”时，环形振荡器120被使能，以由此产生振荡信号OSC。
图19A是说明图15中所示的泵控制逻辑130的示意性电路图，且图19B是说明其操作的波形。
如图19A中所示，泵控制逻辑130配有十个反相器INV64至INV73、两个NAND门ND6和ND7、以及NOR门NOR1。在此，NOR门NOR1接收第十一和第十二预充电控制信号G11和G12。第七十二和第七十三反相器INV72和INV73延迟NOR门NOR1的输出，以由此产生第一预充电信号PB1。结果，响应于振荡信号OSC，泵控制逻辑130产生如图19B中所示的泵浦控制信号PS9、PS10、G11和G12以及第一预充电信号PB1。
图20A是说明在图15中所示的二倍器电荷泵140的示意性电路图，且图20B是说明其操作的波形。
如所示，二倍器电荷泵140包括预充电控制器141和电荷泵142。预充电控制器141配有两个PMOS晶体管P26和P27、两个NMOS晶体管N33和N34、以及反相器INV74。电荷泵142配有七个NMOS晶体管N35至N41、三个PMOS晶体管P28至P30、以及四个MOS电容器MC49至MC52。
在预充电控制器141中，PMOS晶体管P26和P27彼此并联连接并且耦合到泵浦电压VPP。连接在第二十六PMOS晶体管P31和地电压VSS之间的第三十三NMOS晶体管N33，通过栅极接收从泵控制逻辑130输出的第一预充电信号PB1。连接在第二十七PMOS晶体管P27和地电压VSS之间的第三十四NMOS晶体管N34，通过其栅极接收由反相器INV74反相的反相第一预充电信号PB1。此外，预充电驱动信号PBd1通过第二十七PMOS晶体管P27和第三十四NMOS晶体管N34的公共节点输出。
在此，第一预充电信号PB1输入到二倍器电荷泵140，以由此通过重新使用保留在自举节点中的电荷来增加电流效率。
将电荷泵142与图3A中所示的传统二倍器电荷泵5相比较，电荷泵142进一步包括在第九和第十自举节点PS9_b和PS10_b之间的预充电PMOS晶体管P30。预充电PMOS晶体管P30通过栅极接收预充电驱动信号PBd1。当第一预充电信号PB1是逻辑电平“L”时，预充电PMOS晶体管P30对第九和第十自举节点PS9_b和PS10_b进行预充电。
就是说，通过使用第十一和第十二预充电控制信号G11和G12，电荷泵142首先将第九和第十自举节点PS9_b和PS10_b预充电到电源电压VCC电平。然后，当第一预充电信号PB1变成逻辑电平“L”时，保留在第九和第十自举节点PS9_b和PS10_b中的电荷并没有放电而是重新使用。因此，自举节点PS9_b和PS10_b以(VCC+(VPP-VCC)/2)电平预充电。因此，电荷泵的电流效率得到改善，从而增加了泵浦电压VPP电平。
以下参考图20B来说明在图20A中所示的二倍器电荷泵140的操作。
首先，当第九泵浦控制信号PS9从地电压VSS变化成电源电压VCC电平时，第九自举节点PS9_b得以自举。然后，第九自举节点PS9_b与泵浦电压VPP端子电荷共享，以将第十自举节点PS10_b调节到(VPP-VCC)电平。在第三十七NMOS晶体管N37接通之后，第十自举节点PS10_b以电源电压VCC电平预充电。
随后，当预充电控制信号使能为逻辑电平“L”时，通过使用电源电压VCC电平的第十自举节点PS10_b，泵浦电压VPP电平的第九自举节点PS9_b被预充电。因此，第九和第十自举节点PS9_b和PS10_b以(VCC+(VPP-VCC)/2)电平或(VPP-(VPP-VCC)/2)电平预充电。
根据上述方法，当第九自举节点PS9_b从泵浦电压VPP电平变化到(VPP-VCC)电平时出现的保留电荷被提供到第十自举节点PS10_b，而不是通过电源电压VCC端子而浪费。
因此第九自举节点PS9_b以低于(VPP-VCC)的(VPP-VCC-(VPP-VCC)/2)充电。此后，当第三十七NMOS晶体管N37接通时，第九自举节点PS9_b以电源电压VCC电平预充电。然后，当第十泵浦控制信号PS10从地电压VSS变化到电源电压VCC电平时，由于从第九自举节点PS9_b提供到第十自举节点PS10_b的电荷，第十自举节点PS10_b可以自举到(2VCC+(VPP-VCC)/2)电平。
参考图20B，第九和第十自举节点PS9_b和PS10_b可以自举直至(2VCC+(VPP-VCC)/2)电平且可以预充电到(VCC+(VPP-VCC)/2)电平或(VPP-(VPP-VCC)/2)电平。结果，泵浦电压VPP可以增加直至(2VCC+(VPP-VCC)/2)电平。在此，通过将泵浦电压VPP的电荷除以电源电压VCC的电荷，导出了电流效率。此外，通过将泵浦电压VPP的目标电平除以泵浦电压VPP的最大电平，可以获得电压效率。
因此，示于图20A中的二倍器电荷泵140的电流效率由方程式((((2VCC-VPP)+(VPP-VCC)/2×C)/2VCC×C)×100)来确定。在此，C表示第九和第十自举节点PS9_b和PS10_b的电容。此外，泵浦值VPP的理论最大值是(2VCC+(VPP-VCC)/2)。例如，当电源电压VCC是约2.5V且泵浦电压VPP的目标电平是约3.5V时，电流效率变成约40％；且泵浦电压VPP的最大电平是约5.5V。
图21是说明根据本发明优选实施例的反偏电压VBB发生器的框图。
如所示，反偏电压VBB发生器包括电平移位器200、VBB电平检测器210、环形振荡器220、泵控制逻辑230、及二倍器电荷泵240。
通过移位基准电压VREF的电平，电平移位器200输出经移位的基准电压VR1。响应于经移位的基准电压VR1，VBB电平检测器210检测反偏电压VBB的电平，以由此输出反偏使能信号BBE。响应于反偏使能信号BBE，环形振荡器220产生振荡信号OSC。响应于振荡信号OSC，泵控制逻辑230产生泵浦控制信号PS11、PS12、G13和G14以及第二预充电信号PB2。响应于泵浦控制信号PS11、PS12、G13、和G14以及第二预充电信号PB2，二倍器器电荷泵240输出反偏电压VBB到VBB电平检测器210。
图22是描述在图21中所示的VBB电平检测器210的示意性电路图。
如所示，VBB电平检测器210包括五个PMOS晶体管P31至P35、三个NMOS晶体管N42至N44、以及两个反相器INV75和INV76。此外，以耦合在核心电压VCORE和地电压VSS之间的PMOS电阻分压器的形式提供VBB电平检测器210。在此，核心电压VCORE用在DRAM核心区域内。
PMOS晶体管P31和P32分别通过栅极接收地电压和反偏电压。如果反偏电压的绝对值低于预定值，即，如果反偏电压VBB电平比目标电平更接近于地电压，则接收反偏电压VBB的第三十二PMOS晶体管P32的电阻得到增加。因此，加载在检测节点DET上的电压电平也得到增加。然后，具有逻辑电平“L”的反偏使能信号BBE通过反相器INV75和INV76输出。
图23是示出如图21所示的环形振荡器220的示意性电路图。
环形振荡器220包括NOR门NOR2以及六个反相器INV77至INV82。当反偏使能信号BBE是逻辑电平“L”时，环形振荡器220被使能，以由此产生振荡信号OSC。
图24A是说明图21中所示的泵控制逻辑230的示意性电路图，且图24B是说明其操作的波形。
如所示，泵控制逻辑230配有十一个反相器INV83至INV93以及三个NAND门ND8至ND10。在此，第十NAND门ND10接收第十三和第十四预充电控制信号G13和G14。反相器INV91至INV93延迟第十NAND门ND10的输出，以由此产生第二预充电信号PB2。结果，响应于振荡信号OSC，泵控制逻辑230产生如图24B中所示的反偏控制信号PS11、PS12、G13及G14以及第二预充电信号PB2。
图25A是说明图21中所示的二倍器电荷泵240的示意性电路图，且图25B是说明其操作的波形。
如所示，二倍器电荷泵240包括预充电控制器241和电荷泵242。预充电控制器241配有两个PMOS晶体管P36和P37、两个NMOS晶体管N45和N46、以及两个反相器INV94和INV95。电荷泵242配有四个NMOS晶体管N47至N50、六个PMOS晶体管P38至P43、以及四个MOS电容器MC53至MC56。
在预充电控制器241中，彼此交叉连接的PMOS晶体管P36和P37并联连接到泵浦电压VPP。连接在第三十六PMOS晶体管P36和地电压VSS之间的第四十五NMOS晶体管N45通过栅极接收从泵控制逻辑230输出的第二预充电信号PB2。连接在第三十七PMOS晶体管P37和地电压VSS之间的第四十六NMOS晶体管N46通过栅极接收由反相器INV94和INV95延迟的经延迟的第二预充电信号PB2。此外，第二预充电驱动信号PBd2通过第三十七PMOS晶体管P37和第四十六NMOS晶体管N46的公共节点输出。
将电荷泵242与示于图11A中的传统二倍器电荷泵10相比较，电荷泵242进一步包括在第十一和第十二自举节点PS11_b和PS12_b之间的预充电NMOS晶体管N50。预充电NMOS晶体管N50通过栅极接收第二预充电驱动信号PBd2。当第二预充电信号PB2是逻辑电平“L”时，预充电NMOS晶体管N50对第十一和第十二自举节点PS11_b和PS12_b预充电。
就是说，通过使用第十三和第十四预充电控制信号G13和G14，电荷泵242首先将第十一和第十二自举节点PS11_b和PS12_b预充电到地电压VSS电平。然后，当第二预充电信号PB2变成逻辑电平“L”时，保留在第十一和第十二自举节点PS11_b和PS12_b中的电荷并不放电而是再使用。因此，第十一和第十二自举节点PS11_b和PS12_b的预充电电平得到降低。因此，电荷泵242的电流效率得到增加，从而减小了反偏电压VBB电平。
以下参考图25B来说明在图23中所示的二倍器电荷泵240的操作。
首先，在第十一和第十二自举节点PS11_b和PS12_b分别自举到负电源电压-VCC和电源电压VCC电平之后，第十一自举节点PS11_b和反偏电压VBB彼此电荷共享。然后，第三十九PMOS晶体管P39接通，以由此以地电压VSS电平来预充电第十二自举节点PS12_b。
随后，当第二预充电信号PB2被激励为逻辑电平“L”时，具有地电压VSS电平的第十二自举节点PS12_b通过具有反偏电压VBB电平的第十一自举节点PS11_b来预充电。因此，第十一和第十二自举节点PS11_b和PS12_b变成(VSS-(VSS-VBB)/2)电平。
根据上述方法，当第十一自举节点PS11_b从反偏电压VBB电平变化到(-(VSS-VBB)/2)电平时出现的电荷被提供到第十二自举节点PS12_b，而不是通过地电压VSS端子而浪费。
因此，第十二自举节点PS12_b变成(-VCC+(VBB-VSS)/2)电平或(-VCC-(VSS-VBB)/2)电平。在此，(-VCC+(VBB-VSS)/2)电平或(-VCC-(VSS-VBB)/2)电平低于负电源电压-VCC电平。第十一自举节点PS11_b自举到((VBB-VSS)/2+VCC)电平。此后，当第三十八PMOS晶体管P38接通时，第十一自举节点PS11_b以地电压VSS电平预充电。
参考图25B，第十一和第十二自举节点PS11_b和PS12_b可以自举直至(-VCC+(VBB-VSS)/2)电平并且可以以(VSS-(VSS-VBB)/2)电平或(VBB+(VSS-VBB)/2)电平预充电。结果，反偏电压VBB可以增加直至(-VCC+(VBB-VSS)/2)电平。
因此，在图25A中所示的二倍器电荷泵240的电流效率由下述方程式((((-VCC-VBB+(VBB-VSS))/2×C)/-VCC×C)×100)来限定。在此，C表示第十一和第十二自举节点PS11_b和PS12_b的电容。此外，反偏电压VBB的理论最大电平是(-VCC+(VBB-VSS)/2)。例如，当电源电压VCC为约2.5V且泵浦电压VPP的目标电平为约-1V时，电流效率变成约80％；并且泵浦电压VPP的最大电平为约-3V。在此，通过将反偏电压VBB的电荷除以地电压VSS的电荷，产生了电流效率。
图26是说明根据本发明优选实施例的三倍器泵浦电压发生器的框图。
如所示，三倍器泵浦电压发生器包括电平移位器300、VPP电平检测器310、环形振荡器320、泵控制逻辑330、以及三倍器电荷泵340。
通过移位基准电压VREF的电平，电平移位器300输出经移位的基准电压VR1。响应于经移位的基准电压VR1，VPP电平检测器310检测泵浦电压VPP的电平，以由此输出泵浦使能信号PPE。响应于泵浦使能信号PPE，环形振荡器320产生振荡信号OSC。响应于振荡信号OSC，泵控制逻辑330产生泵浦控制信号PS13、PS14、G15、G16和G17以及第三预充电信号PB3。响应于控制信号PS13、PS14、G15、G16和G17以及第三预充电信号PB3，三倍器电荷泵340产生泵浦电压VPP，以由此将泵浦电压VPP传递到VPP电平检测器310。
在此，电平移位器300、VPP电平检测器310、及环形振荡器320与图15中所示的那些相类似。
图27A是说明图26中所示的泵控制逻辑330的示意性电路图，以及图27B是说明其操作的波形。
如图27A中所示，泵控制逻辑330配有十七个反相器INV96至INV112、四个NAND门ND11和ND14、四个延迟器D1至D4、以及NOR门NOR3。
响应于振荡信号OSC，在图27A中所示的泵控制逻辑330产生如图27B中所示的泵浦控制信号PS13、PS14、G15、G16及G17以及第三预充电信号PB3。
在此，泵浦控制信号PS13b、PS14b、G15b、G16b、及G17b具有与泵浦控制信号PS13、PS14、G15、G16及G17相反的相位。
图28A和28B是根据第一和第二实施例的图26中所示的三倍器电荷泵340的示意性电路图。
首先，如图28A所示，三倍器电荷泵340A包括第一预充电控制器341和第二电荷泵342。第一预充电控制器341配有两个PMOS晶体管P44和P45、两个NMOS晶体管N51和N52、以及反相器INV113。第一电荷泵342配有六个NMOS晶体管N53至N58、十个MOS电容器MC57至MC66、两个PMOS晶体管P46和P47、以及两个电容器C9和C10。
在第一预充电控制器341中，PMOS晶体管P44和P45彼此并联连接且耦合到泵浦电压VPP。连接在第四十四PMOS晶体管P44和地电压VSS之间的第五十一NMOS晶体管N51通过栅极接收从泵控制逻辑330输出的第三预充电信号PB3。连接在第四十五PMOS晶体管P45和地电压VSS之间的第五十二NMOS晶体管N52通过栅极接收由反相器INV113反相的经反相的第三预充电信号PB3。此外，第三预充电驱动信号PBd3通过第四十五PMOS晶体管P45和第五十二NMOS晶体管N52之间的公共节点输出。
与图9A中所示的电荷泵15A相比，第一电荷泵342进一步包括两个PMOS晶体管P46和P47。第四十六PMOS晶体管P46连接在自举节点PS13_b和PS13b_b之间；并且第四十七PMOS晶体管P47连接在自举节点PS14_b和PS14b_b之间。
如图28B中所示，三倍器电荷泵340B包括第二预充电控制器343和第二电荷泵344。第二预充电控制器343配有两个PMOS晶体管P48和P49、两个NMOS晶体管N59和N60、以及反相器INV114。第二电荷泵344配有六个PMOS晶体管P50至P55、四个MOS电容器MC67至MC70、六个反相器INV115至INV120、以及两个电容器C11和C12。
在第二预充电控制器343中，PMOS晶体管P48和P49彼此并联连接且耦合到泵浦电压VPP。连接在第四十八PMOS晶体管P48和地电压VSS之间的第五十九NMOS晶体管N59通过栅极接收从泵控制逻辑330输出的第三预充电信号PB3。连接在第四十九PMOS晶体管P49和地电压VSS之间的第六十NMOS晶体管N60通过栅极接收由反相器INV114反相的经反相的第三预充电信号PB3。此外，第三预充电驱动信号PBd3通过第四十九PMOS晶体管P49和第六十NMOS晶体管N60之间的公共节点输出。
此外，与图9B中的电荷泵15B相比，第二电荷泵344进一步包括两个PMOS晶体管P56和P57。第五十六PMOS晶体管P56连接在自举节点PS13_b和PS13b_b之间；并且第五十七PMOS晶体管P57连接在自举节点PS14_b和PS14b_b之间。
第一和第二预充电控制器341和343具有相同的结构；并且第一和第二电荷泵342和344具有几乎相同的结构。然而，虽然输入到第一电荷泵342的预充电控制信号G15至G17b通过MOS电容器MC57至MC66来输入，以便于控制NMOS晶体管N53至N58，但是在第二电荷泵344中，预充电控制信号G15至G17b通过反相器INV115至INV120输入，以便于控制PMOS晶体管P50至P55。结果，第一和第二电荷泵342和344执行基本上相同的操作。
就是说，第三预充电信号PB3输入到三倍器电荷泵340以通过重新使用保留在自举节点中的电荷来增加电流效率。
以下说明电荷泵340A的操作。
首先，在响应于第十五预充电控制信号G15，第十三自举节点PS13_b以电源电压VCC电平预充电之后，第三预充电信号PB3被激励为逻辑电平“L”。然后，第十三对自举节点PS13_b和PS13b_b被预充电。因此，保留在第十三自举节点PS13_b中的电荷用来将自举节点对PS13_b和PS13b_b的电压电平分别增加直至(VCC+(PS14b_b-VCC)/2)电平和(VCC+(PS14_b-VCC)/2)电平。
此外，在响应于第十六预充电控制信号G16以二倍电源电压2VCC电平预充电之后，响应于具有逻辑电平“L”的第三预充电信号PB3，第十四自举节点PS14_b进一步以自举节点PS14b_b来预充电。因此，保留在第十四自举节点PS14_b中的电荷用来将第十四对自举节点PS14_b和PS14b_b的每个电压电平各增加到(2VCC+(PS14b_b-2VCC)/2电平和(2VCC+(PS14_b-2VCC)/2)电平。
在此，加载在第十四对自举节点PS14_b和PS14b_b上的电压电平是泵浦电压VPP电平。因此，第十四对自举节点PS14_b和PS14b_b的预充电电压电平变成(2VCC+(VPP-2VCC)/2)电平；以及因此，第十四对自举节点PS14_b和PS14b_b的电压电平可以增加到(3VCC+(VPP-2VCC)/2)电平。结果，第十四对自举节点PS14_b和PS14b_b与泵浦电压VPP电平之间的电流效率变成(3VCC-VPP+(VPP-2VCC)/2)/3VCC)电平，并因此泵浦电压VPP可以增加直至(3VCC+(VPP-2VCC)/2)电平。
图29A和29B是说明图28A中所示电荷泵340A的操作的波形。
当第十五预充电控制信号G15从地电压VSS电平变化到电源电压VCC电平时，第五十三NMOS晶体管N53接通以由此将第十三自举节点PS13_b预充电到电源电压VCC电平。然后，当第十五预充电控制信号G15从电源电压VCC电平变化到地电压VSS电平时，第五十三NMOS晶体管N53关断。在第十三泵浦控制信号PS13从地电压VSS电平变化到电源电压VCC电平之后，第十三自举节点PS13_b自举到二倍电源电压2VCC电平。
当第十六预充电控制信号G16从地电压VSS电平变化到电源电压VCC电平时，第五十四NMOS晶体管N54接通以由此以电源电压VCC电平来预充电第十四自举节点PS14_b。然后，第十六预充电控制信号G16从电源电压VCC电平变化到地电压VSS电平，第五十四NMOS晶体管N54关断。在第十四泵浦控制信号PS14从地电压VSS电平变化到电源电压VCC电平之后，第十四自举节点PS14_b自举到二倍电源电压2VCC电平。
最后，当第十七预充电控制信号G17从地电压VSS电平变化成电源电压VCC电平时，在第十四自举节点PS14_b与泵浦电压VPP之间发生电荷共享。同时，第十五预充电控制信号G15也从地电压VSS电平变化成电源电压VCC电平。
因此，第十三自举节点PS13_b以第十四自举节点PS14_b的电压电平预充电。然后，响应于具有逻辑“L”的第三预充电信号PB3，第十三对自举节点PS13_b和PS13b_b彼此电荷共享。因此，第十三对自举节点PS13_b和PS13b_b的电压电平变成(VCC+(VPS14_b-VCC)/2)电平。因此，当泵浦控制信号PS13b从地电压VSS电平变化成电源电压VCC电平时，自举节点PS13b_b可以自举成(2VCC+(VPS14_b-VCC)/2)电平。在此，VPS14_b表示加载在第十五自举节点PS14_b上的电压。
在同样的方式，在响应于第十六预充电控制信号G16以二倍电源电压VCC电平预充电之后，响应于具有逻辑电平“L”的第三预充电信号PB3，第十四自举节点PS14_b进一步以自举节点PS14b_b来预充电。因此，自举节点PS14_b和PS14b_b的电压电平变成(2VCC+(VPP-2VCC)/2)电平。因此，泵浦电压VPP可以增加直至(3VCC+(VPP-2VCC)/2)电平。
如图29A中所示，第十三对自举节点PS13_b和PS13b_b可以分别自举到(2VCC+(VPS14b_b-VCC)/2)电平和(2VCC+(VPS14_b-VCC)/2)电平，并且可以以(VCC+(VPS14b_b-VCC)/2)电平和(VCC+(PS14_b-VCC)/2)电平预充电。在此，VPS14b_b表示加载在自举节点PS14b_b上的电压。
此外，如图29B所示，第十四对自举节点PS14_b和PS14b_b可以自举到(3VCC+(VPP-2VCC)/2)电平并且可以以(2VCC+(VPP-2VCC)/2)电平预充电。因此，泵浦电压VPP可以增加直至(3VCC+(VPP-2VCC)/2)电平。
结果，示于图26中的电荷泵340的电流效率由下述方程式((((3VCC-VPP)+(VPP-2VCC)/2)×C)/3VCC×C)×100)来确定。此外，泵浦值VPP的理论最大电平是(3VCC+(VPP-2VCC)/2)。例如，当电源电压VCC是约1.5V且泵浦电压VPP的目标电平是约3.5V时，电流效率变成约33％；并且泵浦电压VPP的理论最大电平为约5V。
图30是说明根据本发明优选实施例的三倍器反偏电压发生器的框图。
如所示，三倍器反偏电压发生器包括电平移位器400、VBB电平检测器410、环形振荡器420、泵控制逻辑430、以及三倍器电荷泵440。
通过对基准电压VREF进行电平移位，电平移位器400输出经移位的基准电压VR1。响应于经移位的基准电压VR1，VBB电平检测器410检测反电压VBB的电平，以由此输出反偏使能信号BBEB。响应于反偏使能信号BBEB，环形振荡器420产生振荡信号OSC。响应于振荡信号OSC，泵控制逻辑430产生泵浦控制信号PS15、PS16、G18、G19和G20以及第四预充电信号PB4。响应于控制信号PS15、PS16、G18、G19和G20以及第四预充电信号PB4，三倍器电荷泵440产生泵浦电压VPP，以由此将反偏电压VBB传送到VBB电平检测器410。
在此，电平移位器400、VBB电平检测器410、以及环形振荡器420与图21中所示的那些类似。
分别地，图31A是说明在图30中所示的泵控制逻辑430的示意性电路图，以及图31B是说明其操作的波形。
如图31A中所示，泵控制逻辑430配有十七个反相器INV121至INV137、四个NAND门ND15及ND18、四个延迟器D5至D8、以及NOR门NOR4。
响应于振荡信号OSC，在图31A中所示的泵控制逻辑430产生图31B中所示的泵浦控制信号PS15、PS16、G18、G19和G20以及第四预充电信号PB4。在此，泵浦控制信号PS15、PS16、G18、G19和G20具有与泵浦控制信号PS15b、PS16b、G18b、G19b和G20b相反的相位。
图32A和32B分别是根据第一和第二实施例的图30中所示的三倍器电荷泵440的示意性电路图。
首先，如图32A中所示，三倍器电荷泵440A包括第一预充电控制器441及第一电荷泵442。第一预充电控制器441配有两个PMOS晶体管P58和P59、两个NMOS晶体管N61和N62、以及两个反相器INV138和INV139。第一电荷泵442配有八个NMOS晶体管N63至N70、十个MOS电容器MC71至MC80、以及两个电容器C13和C14。
在第一预充电控制器441中，PMOS晶体管P58和P59彼此并联连接并且耦合到泵浦电压VPP。连接在第五十八PMOS晶体管P58和地电压VSS之间的第六十一NMOS晶体管N61通过栅极接收从泵控制逻辑430输出的第四预充电信号PB4。连接在第五十九PMOS晶体管P59和地电压VSS之间的第六十二NMOS晶体管N62通过栅极接收由两个反相器INV138和INV139延迟的经反相的第四预充电信号PB4。此外，第四预充电驱动信号PBd4通过第五十九PMOS晶体管P59和第六十二NMOS晶体管N62之间的公共节点输出。
此外，与图13A中所示的电荷泵20A相比，第一电荷泵442进一步包括两个NMOS晶体管N69至N70。第六十九NMOS晶体管N69连接在自举节点PS15_b和PS15b_b之间；以及第七十PMOS晶体管N70连接在自举节点PS16_b和PS16b_b之间。
同时，如图32B中所示，三倍器电荷泵440B包括第二预充电控制器443及第二电荷泵444。第二预充电控制器443配有两个PMOS晶体管P60和P61、两个NMOS晶体管N71及N72、以及两个反相器INV140和INV141。第二电荷泵444配有六个PMOS晶体管P62至P67、十个MOS电容器MC81至MC90、六个反相器INV142至INV147、两个NMOS晶体管N73和N74、以及两个电容器C15和C16。
在第二预充电控制器443中，PMOS晶体管P60和P61彼此并联连接并且耦合到泵浦电压VPP。连接在第六十PMOS晶体管P60和地电压VSS之间的第七十一NMOS晶体管N71，通过栅极接收从泵控制逻辑430输出的第四预充电信号PB4。连接在第六十一PMOS晶体管P61和地电压VSS之间的第七十二NMOS晶体管N72，通过栅极接收由两个反相器INV140和INV141延迟的经延迟的第四预充电信号PB4。此外，第四预充电驱动信号PBd4通过第六十一PMOS晶体管P61和第七十二NMOS晶体管N72之间的公共节点输出。
此外，与图13B中所示的电荷泵20B相比，第二电荷泵444进一步包括两个NMOS晶体管N73和N74。第七十三PMOS晶体管P73连接在自举节点PS15_b和PS15b_b之间；以及第七十四PMOS晶体管P74连接在自举节点PS16_b和PS16b_b之间。
第一和第二预充电控制器441和443具有基本上相同的结构；并且第一和第二电荷泵442和444具有几乎相同的结构。然而，虽然输入到第一电荷泵442的预充电控制信号G18至G20b通过MOS电容器MC71至MC80直接输入，以由此控制NMOS晶体管N63至N68，但是在第二电荷泵444中，预充电控制信号G18至G20b经由反相器INV142至INV147输入到MOS电容器MC81至MC90，以由此控制PMOS晶体管P62至P67。结果，第一和第二电荷泵442和444执行基本上相同的操作。
就是说，第四充电信号PB4输入到三倍器电荷泵440，以由此通过重新使用保留在自举节点PS15_b至PS16b_b中的电荷来增加电流效率。
以下说明电荷泵的操作。
当第十八预充电控制信号G18从地电压VSS电平变化到电源电压VCC电平时，第六十三NMOS晶体管N63接通从而以电源电压VCC电平来预充电第十五自举节点PS15_b。然后，当第十八预充电控制信号G18从电源电压VCC电平变化到地电压VSS电平时，第六十三NMOS晶体管N63关断。在第十五泵浦控制信号PS15从地电压VSS电平变化到电源电压VCC电平之后，第十五自举节点PS15_b自举到负电源电压-VCC电平。
当第十九预充电控制信号G19从地电压VSS电平变化到电源电压VCC电平时，第六十四NMOS晶体管N64接通，从而以电源电压VCC电平来预充电第十六自举节点PS16_b。此外，负电源电压VCC电平的第十五自举节点PS15_b以具有地电压VSS电平的第十六自举节点PS16_b预充电。
然后，第十九预充电控制信号G19从电源电压VCC电平变化到地电压VSS电平，第六十四NMOS晶体管N64关断。在第十六泵浦控制信号PS16从电源电压VCC电平变化到地电压VSS电平之后，第十六自举节点PS16_b自举到负电源电压-VCC电平。
最后，当第二十预充电控制信号G20从地电压VSS电平变成电源电压VCC电平时，在第十六自举节点PS16_b与反偏电压VBB之间发生电荷共享。同时，第十八预充电控制信号G18也从地电压VSS电平变化成电源电压VCC电平。
因此，第十五自举节点PS15_b以第十六自举节点PS16_b的电压电平预充电。然后，响应于逻辑电平“L”的第四预充电信号PB4，第十五对自举节点PS15_b和PS15b_b彼此电荷共享。因此，第十五对自举节点PS15_b和PS15b_b的电压电平变成((VPS16_b-(VSS))/2)电平。因此，当泵浦控制信号PS15b从电源电压VCC电平变成地电压VCC电平时，自举节点对PS15_b可以自举到(-VCC+(VPS16_b-(VSS))/2)电平。在此，VPS16_b表示加载在第十六自举节点PS16_b的电压。
以同样方式，在响应于第十九预充电控制信号G19以负电源电压-VCC电平预充电之后，响应于逻辑电平“L”的第四预充电信号PB4，第十六自举节点PS16_b进一步通过自举节点PS16b_b预充电。因此，自举节点对PS14_b和PS14b_b的电压电平变成(-VCC+(VBB-(-VSS))/2)电平。因此，反偏电压VBB可以降低直至(-2VCC+(VBB-(-VCC))/2)电平。
如图29A所示，第十三对自举节点PS13_b和PS13b_b分别可以自举到(2VCC+(VPS14b_b-VCC)/2)电平及(2VCC+(VPS14_b-VCC)/2)电平并且可以以(VCC+(VPS14b_b-VCC)/2)电平及(VCC+(VPS14_b-VCC)/2)电平预充电。此外，如图29B所示，第十四对自举节点PS14_b和PS14b_b可以自举到(3VCC+(VPP-2VCC)/2)电平并且可以以(2VCC+(VPP-2VCC)/2)电平预充电。因此，泵浦电压VPP可以增加直至(3VCC+(VPP-2VCC)/2)电平。
图33A和33B是说明图32A中所示电荷泵440A的操作的波形。
如图33A中所示，第十五对自举节点PS15_b和PS15b_b分别可以自举到(-VCC+(VPS16b_b-(-VCC))/2)电平及(-VCC+(VPS16_b-(-VCC))/2)电平并且可以以((VPS16b_b-(-VCC))/2)电平及((VPS1_b-(-VCC))/2)电平预充电。此外，如图33B所示，第十六对自举节点PS16_b和PS16b_b可以自举到(-2VCC+(VBB-(-VCC))/2)电平并且可以以(-VCC+(VBB-(-VCC))/2)电平预充电。因此，反偏电压VBB可以降低直至(-2VCC+(VBB-(-VCC))/2)电平。在此，VPS16_b和VPS16b_b表示分别加载在第十六对自举节点PS16_b和PS16b_b的电压。
结果，如图30所示的电荷泵440的电流效率由下述方程式(-((((-2VCC-VBB)+(VBB-(-VCC))/2×C)/-2VCC×C)×100)来限定。此外，反偏值VBB的理论最大电平是(-2VCC+(VBB-(-2VCC))/2)。例如，当电源电压VCC为约1.5V且反偏电压VBB的目标电平为约-2V时，电流效率变成约50％；并且反偏电压VBB的理论最大电平为约-3.5V。
如上面所提到的，本发明提供了一种包括高效电荷泵的内部电压发生器。因此，本发明改善了电荷驱动能力。此外，本发明产生稳定电压电平的内部电压并且减小了布局面积。
虽然已经针对特定的实施例描述了本发明，但是对本领域的技术人员将显而易见的是，可以进行各种变化和修改而不偏离在所附权利要求中所限定的本发明的实质和范围。

Claims (36)

1.一种内部电压发生器，包括：
周期信号发生块，其配置成响应于反馈泵浦电压和基准电压来输出周期信号；
泵控制逻辑电路，其配置成响应于所述周期信号来输出泵浦控制信号和预充电信号；以及
电荷泵电路，其配置成接收泵浦控制信号并且响应于预充电信号，通过连接自举节点对以共享电荷来对自举节点对进行预充电，以由此在对所述自举结点对预充电之后产生处于预定电平的泵浦电压。
2.如权利要求1所述的内部电压发生器，其中所述周期信号发生块包括：
周期信号发生块，用于接收基准电压及泵浦电压，以由此输出周期信号；
电平移位器，用于对所述基准电压进行电平移位，以由此产生经移位的基准电压。
泵浦电压电平检测器，用于响应于经移位的基准电压来检测泵浦电压电平的电平，以由此输出泵浦使能信号；以及
环形振荡器，用于响应于所述泵浦使能信号来产生周期信号。
3.如权利要求2所述的内部电压发生器，其中所述泵控制逻辑包括：
第一逻辑器件，用于将周期信号延迟一预定时间，以由此产生第一泵浦控制信号组，用于对所述自举结点对进行自举；
第二逻辑器件，用于逻辑组合周期信号，以由此产生第二泵浦控制信号组，用于对响应于第一泵浦控制信号组而自举的自举节点对进行预充电；以及
第三逻辑器件，用于逻辑组合第二泵浦控制信号组，以由此产生预充电信号。
4.如权利要求3所述的内部电压发生器，其中所述第一逻辑器件配有多个反相器，用于通过将周期信号延迟一预定时间来产生第一和第二泵浦控制信号，其中所述第二泵浦控制信号具有与第一泵浦控制信号相反的相位。
5.如权利要求3所述的内部电压发生器，其中所述第二逻辑器件配有多个逻辑元件，用于逻辑组合所述周期信号和经延迟的周期信号，以由此刚好在所述周期信号的上升和下降沿之前分别激励第一和第二泵浦控制信号。
6.如权利要求5所述的内部电压发生器，其中所述第三逻辑器件包括多个逻辑元件，用于逻辑组合所述第一和第二泵浦控制信号，以响应于所述第一和第二泵浦控制信号的激励来分别激励预充电信号。
7.如权利要求2所述的内部电压发生器，其中所述泵控制逻辑包括：
第一逻辑器件，用于将周期信号延迟一预定时间，以由此产生用于对所述自举节点对进行自举的第一泵浦控制信号组；
第二逻辑器件，用于将周期信号延迟一预定时间，以由此产生具有与第一泵浦控制信号组相反的相位的第二泵浦控制信号组；
第三逻辑器件，用于逻辑组合周期信号和经延迟的周期信号，以由此产生第三泵浦控制信号组，以便将自举节点对预充电成电源电压的电平；
第四逻辑器件，用于产生具有与第三泵浦控制信号组相反的相位的第四泵浦控制信号组；以及
第五逻辑器件，用于逻辑组合周期信号和经延迟的周期信号，以由此在对所述自举节点对和泵浦电压进行电荷共享之后激励预充电信号。
8.如权利要求7所述的内部电压发生器，其中所述第一逻辑器件配有多个反相器，用于通过将周期信号延迟一预定时间来产生第一和第二泵浦控制信号，其中所述第二泵浦控制信号具有与第一泵浦控制信号相反的相位。
9.如权利要求7所述的内部电压发生器，其中所述第二逻辑器件配有多个反相器，用于通过将周期信号延迟一预定时间来产生第一和第二泵浦控制信号，其中所述第二泵浦控制信号具有与第一泵浦控制信号相反的相位。
10.如权利要求7所述的内部电压发生器，其中所述第三逻辑器件包括：
第一逻辑块，用于逻辑组合周期信号和经反相的周期信号；以及
多个反相器，用于将第一逻辑块的输出延迟不同的预定时间，以由此输出第一、第二和第三泵浦控制信号。
11.如权利要求7所述的内部电压发生器，其中所述第四逻辑器件包括：
第一逻辑块，用于逻辑组合周期信号和经反相的周期信号；以及
多个反相器，用于将第一逻辑块的输出延迟不同的预定时间，以由此输出第一、第二和第三泵浦控制信号。
12.如权利要求7所述的内部电压发生器，其中所述第五逻辑器件包括：
第一NAND门，用于逻辑组合周期信号和经延迟的周期信号；
NOR门，用于逻辑组合周期信号和经延迟的周期信号；以及
第二NAND门，接收所述第一NAND门和NOR门的输出，以由此输出预充电信号。
13.如权利要求2所述的内部电压发生器，其中所述电荷泵包括：
预充电控制器，用于泵浦预充电信号，以由此输出预充电驱动信号；以及
交叉耦合二倍器电荷泵，用于当预充电信号被激励时，响应于预充电驱动信号来对所述自举节点对进行预充电，以由此输出二倍电源电压。
14.如权利要求13所述的内部电压发生器，其中所述预充电控制器包括：
第一和第二PMOS晶体管，其彼此交叉耦合且并联连接到泵浦电压；以及
第一和第二NMOS晶体管，其分别连接在地电压和第一及第二PMOS晶体管之间，所述第一和第二NMOS晶体管分别通过其栅极接收预充电信号和经反相的预充电信号。
15.如权利要求13所述的内部电压发生器，其中所述交叉耦合二倍器电荷泵包括：
多个开关，用于通过增加电源电压来对所述自举节点对进行自举；
多个MOS电容器，用于响应于预充电信号来选择性地对所述自举节点对充电；以及
开关晶体管，用于当预充电信号被激励时，响应于预充电驱动信号来连接所述自举节点对。
16.如权利要求2所述的内部电压发生器，其中所述电荷泵包括：
预充电控制器，用于泵浦预充电信号，以由此输出预充电驱动信号；以及
三倍器电荷泵，用于当预充电信号被激励时，响应于预充电驱动信号来对所述自举节点对进行预充电，以由此输出三倍电源电压。
17.如权利要求16所述的内部电压发生器，其中所述预充电控制器包括：
第一和第二PMOS晶体管，其彼此交叉耦合且并联连接到泵浦电压；以及
第一和第二NMOS晶体管，其分别连接在地电压和第一及第二PMOS晶体管之间，所述第一和第二NMOS晶体管分别通过其栅极接收预充电信号和经反相的预充电信号。
18.如权利要求16所述的内部电压发生器，其中所述三倍器电荷泵包括：
多个顺序接通的开关，用于通过增加电源电压来对所述自举节点对进行自举；
多个MOS电容器，用于当对应的开关接通时，响应于预充电信号来选择性地对所述自举节点对充电；以及
开关块，用于当预充电信号被激励时，响应于预充电驱动信号来连接所述自举节点对。
19.一种内部电压发生器，包括：
周期信号发生块，用于通过使用基准电压来检测反馈的反偏电压，以由此输出周期信号；
泵控制逻辑，用于响应于周期信号来输出泵浦控制信号和预充电信号，其中所述泵浦控制信号控制泵浦操作并且所述预充电信号对自举节点对预充电，以便于通过泵浦地电压来产生反偏电压；以及
电荷泵，用于响应于预充电信号，通过连接自举节点对来对所述自举节点对进行预充电，以由此在响应于预充电信号、将自举节点对预充电成电源电压电平并且对所述自举节点对和地电压进行电荷共享之后，产生预定电平的反偏电压。
20.如权利要求19所述的内部电压发生器，其中所述周期信号发生块包括：
电平移位器，用于对所述基准电压进行电平移位，以由此产生经移位的基准电压。
反偏电压电平检测器，用于响应于经移位的基准电压来检测反偏电压电平的电平，以由此输出反偏使能信号；以及
环形振荡器，用于响应于所述反偏电压使能信号来产生周期信号。
21.如权利要求20所述的内部电压发生器，其中所述泵控制逻辑包括：
第一逻辑器件，用于将周期信号延迟一预定时间，以由此产生第一泵浦控制信号组，用于对所述自举结点对进行自举；
第二逻辑器件，用于逻辑组合周期信号，以由此产生第二泵浦控制信号组，用于对响应于第一泵浦控制信号组而自举的自举节点对进行预充电；以及
第三逻辑器件，用于逻辑组合第二泵浦控制信号组，以由此产生预充电信号。
22.如权利要求21所述的内部电压发生器，其中所述第一逻辑器件配有多个反相器，用于通过将周期信号延迟一预定时间来产生第一和第二泵浦控制信号，其中所述第二泵浦控制信号具有与第一泵浦控制信号相反的相位。
23.如权利要求21所述的内部电压发生器，其中所述第二逻辑器件配有多个逻辑元件，用于逻辑组合所述周期信号和经延迟的周期信号，以由此刚好在所述周期信号的上升和下降沿之前分别激励第一和第二泵浦控制信号。
24.如权利要求23所述的内部电压发生器，其中所述第三逻辑器件包括多个逻辑元件，用于逻辑组合第一和第二泵浦控制信号，以响应于对第一和第二泵浦控制信号的激励来分别激励预充电信号。
25.如权利要求20所述的内部电压发生器，其中所述泵控制逻辑包括：
第一逻辑器件，用于将周期信号延迟一预定时间，以由此产生用于对所述自举节点对进行自举的第一泵浦控制信号组；
第二逻辑器件，用于将周期信号延迟一预定时间，以由此产生具有与第一泵浦控制信号组相反的相位的第二泵浦控制信号组；
第三逻辑器件，用于逻辑组合周期信号和经延迟的周期信号，以由此产生第三泵浦控制信号组，以便将自举节点对预充电成电源电压的电平；
第四逻辑器件，用于产生具有与第三泵浦控制信号组相反的相位的第四泵浦控制信号组；以及
第五逻辑器件，用于逻辑组合周期信号和经延迟的周期信号，以由此在对所述自举节点对和反偏电压进行电荷共享之后激励预充电信号。
26.如权利要求25所述的内部电压发生器，其中所述第一逻辑器件配有多个反相器，用于通过将周期信号延迟一预定时间来产生第一和第二泵浦控制信号，其中所述第二泵浦控制信号具有与第一泵浦控制信号相反的相位。
27.如权利要求25所述的内部电压发生器，其中所述第二逻辑器件配有多个反相器，用于通过将周期信号延迟一预定时间来产生第一和第二泵浦控制信号，其中所述第二泵浦控制信号具有与第一泵浦控制信号相反的相位。
28.如权利要求25所述的内部电压发生器，其中所述第三逻辑器件包括：
第一逻辑块，用于逻辑组合周期信号和经反相的周期信号；以及
多个反相器，用于将第一逻辑块的输出延迟不同的预定时间，以由此输出第一、第二和第三泵浦控制信号。
29.如权利要求25所述的内部电压发生器，其中所述第四逻辑器件包括：
第一逻辑块，用于逻辑组合周期信号和经反相的周期信号；以及
多个反相器，用于将第一逻辑块的输出延迟不同的预定时间，以由此输出第一、第二和第三泵浦控制信号。
30.如权利要求25所述的内部电压发生器，其中所述第五逻辑器件包括：
第一NAND门，用于逻辑组合周期信号和经延迟的周期信号；
NOR门，用于逻辑组合周期信号和经延迟的周期信号；以及
第二NAND门，接收所述第一NAND门和NOR门的输出，以由此输出预充电信号。
31.如权利要求20所述的内部电压发生器，其中所述电荷泵包括：
预充电控制器，用于泵浦预充电信号，以由此输出预充电驱动信号；以及
交叉耦合二倍器电荷泵，用于当预充电信号被激励时，响应于预充电驱动信号来对所述自举节点对进行预充电，以由此输出负电源电压。
32.如权利要求31所述的内部电压发生器，其中所述预充电控制器包括：
第一和第二PMOS晶体管，其彼此交叉耦合且并联连接到泵浦电压；以及
第一和第二NMOS晶体管，其分别连接在地电压和第一及第二PMOS晶体管之间，所述第一和第二NMOS晶体管分别通过其栅极接收预充电信号和经延迟的预充电信号。
33.如权利要求31所述的内部电压发生器，其中所述交叉耦合二倍器电荷泵包括：
多个开关，用于通过泵浦地电压来对所述自举节点对进行自举；
多个MOS电容器，用于响应于预充电信号来选择性地对所述自举节点对充电；以及
开关晶体管，用于当预充电信号被激励时，响应于预充电驱动信号来选择性地连接所述自举节点对。
34.如权利要求20所述的内部电压发生器，其中所述电荷泵包括：
预充电控制器，用于泵浦预充电信号，以由此输出预充电驱动信号；以及
三倍器电荷泵，用于当预充电信号被激励时，响应于预充电驱动信号来对所述自举节点对进行预充电，以由此输出反偏电压。
35.如权利要求34所述的内部电压发生器，其中所述预充电控制器包括：
第一和第二PMOS晶体管，其彼此交叉耦合且并联连接到泵浦电压；以及
第一和第二NMOS晶体管，其分别连接在地电压和第一及第二PMOS晶体管之间，所述第一和第二NMOS晶体管分别通过其栅极接收预充电信号和经延迟的预充电信号。
36.如权利要求34所述的内部电压发生器，其中所述三倍器电荷泵包括：
多个顺序接通的开关，用于通过泵浦地电压来自举所述自举节点对；
多个MOS电容器，用于当对应的开关接通时，响应于预充电信号来选择性地对所述自举节点对充电；以及
开关块，用于当预充电信号被激励时，响应于预充电驱动信号来选择性地连接所述自举节点对。
CN2006100021075A 2005-04-29 2006-01-16 内部电压发生器 Expired - Fee Related CN1855298B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050036243 2005-04-29
KR1020050036243A KR100696958B1 (ko) 2005-04-29 2005-04-29 내부 전압 발생 회로
KR10-2005-0036243 2005-04-29

Publications (2)

Publication Number Publication Date
CN1855298A true CN1855298A (zh) 2006-11-01
CN1855298B CN1855298B (zh) 2012-01-11

Family

ID=37195386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100021075A Expired - Fee Related CN1855298B (zh) 2005-04-29 2006-01-16 内部电压发生器

Country Status (5)

Country Link
US (1) US7449944B2 (zh)
JP (1) JP4868849B2 (zh)
KR (1) KR100696958B1 (zh)
CN (1) CN1855298B (zh)
TW (1) TWI308762B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101860205A (zh) * 2009-04-10 2010-10-13 台湾积体电路制造股份有限公司 调整器控制电路与操作其的方法以及切换调整器
CN101493715B (zh) * 2008-01-21 2010-11-03 联咏科技股份有限公司 电荷泵浦电路
CN104460821A (zh) * 2013-09-12 2015-03-25 爱思开海力士有限公司 内部电压发生电路和包括其的半导体器件
CN106371493A (zh) * 2015-07-21 2017-02-01 爱思开海力士有限公司 电压发生器和系统
CN109379060A (zh) * 2014-08-30 2019-02-22 意法半导体国际有限公司 对于过程、温度和电压变化而具有稳定频率的cmos振荡器
CN110556133A (zh) * 2018-05-30 2019-12-10 华邦电子股份有限公司 过驱动电压产生器
CN112398461A (zh) * 2016-02-15 2021-02-23 爱思开海力士有限公司 电压发生电路和包括其的集成电路

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595825B2 (en) 2007-01-09 2017-03-14 Power Monitors, Inc. Method and apparatus for smart circuit breaker
KR100883791B1 (ko) * 2007-08-14 2009-02-19 창원대학교 산학협력단 게이트라인 구동용 하이전압발생기 및 로우전압발생기
US8044705B2 (en) 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US7760010B2 (en) * 2007-10-30 2010-07-20 International Business Machines Corporation Switched-capacitor charge pumps
US20090121780A1 (en) * 2007-11-12 2009-05-14 Macronix International Co., Ltd. Multiple-stage charge pump with charge recycle circuit
US7994844B2 (en) * 2007-11-12 2011-08-09 Macronix International Co., Ltd. Multiple-stage charge pump with charge recycle circuit
KR100927406B1 (ko) * 2008-02-29 2009-11-19 주식회사 하이닉스반도체 내부 전압 생성 회로
WO2009111386A2 (en) 2008-03-04 2009-09-11 Power Monitors, Inc. Method and apparatus for a voice-prompted electrical hookup
KR100971131B1 (ko) 2008-05-09 2010-07-20 창원대학교 산학협력단 Ａｍｏｌｅｄ디스플레이 모듈
US7969235B2 (en) 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7733126B1 (en) 2009-03-31 2010-06-08 Freescale Semiconductor, Inc. Negative voltage generation
US9000745B2 (en) * 2009-04-10 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Switching regulator and method for operating the same
KR20100138146A (ko) * 2009-06-24 2010-12-31 삼성전자주식회사 고효율의 차지 펌프
US7973592B2 (en) 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) * 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
IT1396759B1 (it) * 2009-09-18 2012-12-14 St Microelectronics Rousset Pompa di carica ad aggancio con circuito di equalizzazione
US8773108B2 (en) 2009-11-10 2014-07-08 Power Monitors, Inc. System, method, and apparatus for a safe powerline communications instrumentation front-end
US8775109B2 (en) 2010-07-29 2014-07-08 Power Monitors, Inc. Method and apparatus for a demand management monitoring system
US10060957B2 (en) 2010-07-29 2018-08-28 Power Monitors, Inc. Method and apparatus for a cloud-based power quality monitor
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
KR101222062B1 (ko) 2011-01-27 2013-01-15 에스케이하이닉스 주식회사 반도체 집적회로
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
KR102112553B1 (ko) * 2014-01-09 2020-05-20 에스케이하이닉스 주식회사 반도체 장치
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
KR102163807B1 (ko) * 2019-02-07 2020-10-08 주식회사 피델릭스 오버슈트를 저감하는 반도체 메모리 장치의 승압 전압 발생회로
TWI762401B (zh) * 2021-08-12 2022-04-21 力晶積成電子製造股份有限公司 升壓時脈產生器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255989A (ja) 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
KR0149224B1 (ko) * 1994-10-13 1998-10-01 김광호 반도체 집적장치의 내부전압 승압회로
US5818289A (en) * 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
KR100207507B1 (ko) 1996-10-05 1999-07-15 윤종용 반도체 내부 전원 제어 장치
JPH10228773A (ja) * 1997-02-14 1998-08-25 Hitachi Ltd ダイナミック型ｒａｍ
US6097428A (en) 1997-05-23 2000-08-01 Inspex, Inc. Method and apparatus for inspecting a semiconductor wafer using a dynamic threshold
KR100281281B1 (ko) * 1997-12-31 2001-03-02 김영환 고전압 발생기
JP3540652B2 (ja) * 1998-04-10 2004-07-07 三洋電機株式会社 チャージポンプ式昇圧回路
JP2000011649A (ja) 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
KR100296322B1 (ko) * 1998-12-30 2001-08-07 박종섭 워드라인 부트스트랩 회로
KR20010003414A (ko) * 1999-06-23 2001-01-15 김영환 부트스트랩 회로
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
KR100400330B1 (ko) 1999-06-30 2003-10-01 주식회사 하이닉스반도체 전압 발생 장치
KR100374631B1 (ko) 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로
KR100386085B1 (ko) 2001-05-25 2003-06-09 주식회사 하이닉스반도체 고전압 발생회로
US6861872B2 (en) 2003-02-05 2005-03-01 Infineon Technologies Ag Voltage down converter for low voltage operation
KR100548557B1 (ko) 2003-05-21 2006-02-02 주식회사 하이닉스반도체 반도체 장치의 내부 전원발생장치
KR100569602B1 (ko) * 2003-08-06 2006-04-11 김영희 고전압 발생 전하펌프회로
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493715B (zh) * 2008-01-21 2010-11-03 联咏科技股份有限公司 电荷泵浦电路
CN101860205A (zh) * 2009-04-10 2010-10-13 台湾积体电路制造股份有限公司 调整器控制电路与操作其的方法以及切换调整器
CN104460821A (zh) * 2013-09-12 2015-03-25 爱思开海力士有限公司 内部电压发生电路和包括其的半导体器件
CN109379060A (zh) * 2014-08-30 2019-02-22 意法半导体国际有限公司 对于过程、温度和电压变化而具有稳定频率的cmos振荡器
CN106371493A (zh) * 2015-07-21 2017-02-01 爱思开海力士有限公司 电压发生器和系统
US10122268B2 (en) 2015-07-21 2018-11-06 SK Hynix Inc. Voltage generators and systems
CN106371493B (zh) * 2015-07-21 2019-05-07 爱思开海力士有限公司 电压发生器和系统
CN112398461A (zh) * 2016-02-15 2021-02-23 爱思开海力士有限公司 电压发生电路和包括其的集成电路
CN110556133A (zh) * 2018-05-30 2019-12-10 华邦电子股份有限公司 过驱动电压产生器
CN110556133B (zh) * 2018-05-30 2021-07-27 华邦电子股份有限公司 过驱动电压产生器

Also Published As

Publication number Publication date
KR20060114221A (ko) 2006-11-06
JP2006311786A (ja) 2006-11-09
JP4868849B2 (ja) 2012-02-01
TW200638430A (en) 2006-11-01
TWI308762B (en) 2009-04-11
US20060244518A1 (en) 2006-11-02
US7449944B2 (en) 2008-11-11
KR100696958B1 (ko) 2007-03-20
CN1855298B (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
CN1855298A (zh) 内部电压发生器
CN1305219C (zh) 电平转换电路
CN100345364C (zh) 电源单元及具有该单元的电源系统
CN1168097C (zh) 具有可抑制电路规模增大的测试电路的半导体装置
CN1452306A (zh) 电荷泵电路和电源电路
CN1825485A (zh) 多模式多级的充电泵
CN1748359A (zh) 电机驱动设备、使用该设备的混合动力车驱动设备及记录有用于使计算机对电机驱动设备进行控制的程序的计算机可读记录介质
CN1232986C (zh) 内部电压电平控制电路和半导体存储装置以及其控制方法
CN1159094A (zh) 内部电源电路
CN1523610A (zh) 全局位线对的电位振幅限制成部分摆幅的半导体存储装置
CN1254456A (zh) 输出缓冲电路
CN1117643A (zh) 基准电位发生装置和备有该装置的半导体存贮装置
CN1484248A (zh) 读取电路及包括该电路的半导体存储装置
CN1391229A (zh) 时钟同步型半导体存储器
CN1201927A (zh) 一种时钟生成电路
CN1595759A (zh) 电池充电控制电路、电池充电设备和电池充电控制方法
CN1873826A (zh) 伪静态随机存取存储器及操作控制方法
CN1527324A (zh) 升压电路
CN1794893A (zh) 放电灯点灯装置以及照明系统
CN1841565A (zh) 移位寄存器电路及具备它的图像显示装置
CN1194440A (zh) 半导体集成电路
CN1416138A (zh) 半导体装置
CN1747062A (zh) 半导体存储器件
CN1670577A (zh) 驱动电压控制装置
CN1767060A (zh) 用于低功率系统的半导体存储器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20140116