KR101657230B1 - 반도체 장치의 발진 회로 - Google Patents

반도체 장치의 발진 회로 Download PDF

Info

Publication number
KR101657230B1
KR101657230B1 KR1020120154594A KR20120154594A KR101657230B1 KR 101657230 B1 KR101657230 B1 KR 101657230B1 KR 1020120154594 A KR1020120154594 A KR 1020120154594A KR 20120154594 A KR20120154594 A KR 20120154594A KR 101657230 B1 KR101657230 B1 KR 101657230B1
Authority
KR
South Korea
Prior art keywords
level
reference voltage
output node
voltage
output
Prior art date
Application number
KR1020120154594A
Other languages
English (en)
Other versions
KR20130014045A (ko
Inventor
김관동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120154594A priority Critical patent/KR101657230B1/ko
Publication of KR20130014045A publication Critical patent/KR20130014045A/ko
Application granted granted Critical
Publication of KR101657230B1 publication Critical patent/KR101657230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치의 발진 회로에 관한 것으로, 기준 전압과 출력 노드 간 전압 레벨 차에 따라 상기 출력 노드의 전위를 조절하는 제1 레벨 조절부; 및 전원 전압단과 소스 전압단 사이에 연결되며, 상기 전원 전압단으로부터 상기 출력 노드로 전류를 공급하는 제2 레벨 조절부를 포함한다.

Description

반도체 장치의 발진 회로{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로서, 특히, 듀티 조절을 할 수 있는 반도체 장치의 발진 회로에 관한 것이다.
일반적으로, 반도체 장치는 일정한 동작 주파수로 발진하는 발진 회로를 필요로 한다. 특히, 승압 전압(VPP)나 백바이어스 전압(VBB) 등의 전압을 발생시키기 위해 펌프(pump)를 구동하는 전원 회로나 입력 전압에 비례하여 발진 주파수를 결정하는 피엘엘(PLL) 회로 등에서 일정한 동작 주파수로 발진하는 발진 회로를 필요로 하는 회로들이 많이 있다.
도1는 종래의 발진 회로를 나타낸 회로도이다.
도1에 도시된 바와 같이, 발진 회로(10)는 링오실레이터를 이용한 발진 회로로서, 제1 인버터(IV1)의 출력단과 제2 인버터(IV2)의 입력을 연결하고, 제2 인버터(IV2)의 출력을 제3 인버터(IV3)의 입력과 연결하고, 제3 인버터(IV3)의 출력단과 제4 인버터(IV4)의 입력과 연결하고, 제4 인버터(IV4)의 출력단과 제5 인버터(IV5)의 입력과 입력하고, 제5 인버터(IV5)의 출력은 발진 신호(OSC)를 출력함과 동시에 제1 인버터(IV1)의 입력과 연결되는 링으로 서로 연결하여 구성된다.
구체적으로, 도1의 종래의 발진 회로(10)의 동작을 설명하면, 현재의 제5 인버터(IV5)의 출력이 고전위일 경우, 이 고전위 값은 제1 인버터(IV1)의 입력으로 인가되어 반전됨으로써, 제5 인버터(IV5)의 출력은 저전위가 된다. 다시, 이 저전위 값은 제1 인버터(IV1)의 입력으로 인가되어 반전됨으로써 제5 인버터(IV5)의 출력은 고전위가 되어 발진 신호(OSC)를 출력하게 된다. 이와 같은 동작을 반복함으로써, 일정한 주기의 발진 신호(OSC)를 출력하게 되는데, 발진 주기(OSC)는 RC 성분을 통해 조절할 수 있다.
한편, 종래의 발진 회로(10)는 전원 전압이 변하게 되면 발진 주기가 변하게 되는데, 특히, 전원 전압(VDD)이 낮을 경우 주기가 즐어나고, 전원 전압(VDD)이 높을 경우에는 주기가 빨라지게 되기 때문에 정확한 발진 주기를 얻을 수 없다는 문제점이 있다.
즉, 종래의 발진 회로(10)는 프로세스(Process), 전압(Voltage), 온도(Temperature) 즉, PVT 변화에 민감하여 정확한 발진 주기를 얻기 어렵다.
본 발명은 PVT 변화에 둔감하게 안정적인 주기 신호를 생성함과 동시에 듀티 조절을 위한 반도체 장치의 발진 회로를 제공한다.
본 발명의 일 실시 예에 따른 반도체 장치의 발진 회로는, 기준 전압과 출력 노드 간 전압 레벨 차에 따라 상기 출력 노드의 전위를 조절하는 제1 레벨 조절부; 및 전원 전압단과 소스 전압단 사이에 연결되며, 상기 전원 전압단으로부터 상기 출력 노드로 전류를 공급하는 제2 레벨 조절부를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 장치의 발진 회로는, 기준 전압과 출력 노드의 전압 차에 따라 출력 노드의 전위를 조절하여 발진 신호를 생성하는 발진 신호 생성부; 복수의 문턱 전압 선택 신호 및 상기 발진 신호 생성부에서 제공된 상기 기준 전압에 따라 기준 문턱 전압의 레벨을 결정하는 문턱 전압 레벨 생성부; 및 상기 문턱 전압 레벨 생성부에서 결정된 상기 기준 문턱 전압과 상기 발진 신호 생성부에서 출력되는 상기 발진 신호의 레벨을 비교하여 듀티 비를 결정하는 구동부를 포함한다.
본 발명에 따른 반도체 장치의 발진 회로는, 출력 노드의 전압 레벨에 따라 기설정된 주파수 오차 범위 내를 만족시키는 발진 신호를 생성할 수 있다
더하여, 본 발명에 따른 반도체 장치의 발진 회로는 듀티를 조절할 수 있어 반도체 장치의 전력 소모를 줄일 수 있다.
도1은 종래의 반도체 장치의 발진 회로를 나타낸 회로도,
도2는 본 발명의 일실시예에 따른 반도체 장치의 발진 회로를 나타낸 블럭도,
도3은 본 발명의 일실시예에 따른 반도체 장치의 발진 회로를 나타낸 상세 회로도,
도4는 본 발명의 다른 실시예에 따른 반도체 장치의 발진 회로를 나타낸 블럭도,
도5는 도4의 문턱 전압 레벨 생성부를 나타낸 상세 회로도, 및
도6은 본 발명의 다른 실시예에 따른 반도체 장치의 발진 회로에서 출력되는 신호의 타이밍도, 및
도7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 발진 회로를 나타낸 회로도이다.
도2는 본 발명의 일실시예에 따른 반도체 장치의 발진 회로를 나타낸 블록도이다.
도2에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치의 발진 회로(100)는, 기준 전압 생성부(120), 제1 레벨 조절부(140) 및 제2 레벨 조절부(160)를 포함한다.
상기 기준 전압 생성부(120)는 복수 개의 제어 신호(CODE<0:2>)에 응답하여 기준 전압(Vref)을 생성한다. 본 발명에 따른, 복수 개의 제어 신호(CODE<0:2>)는 모드 레지스터(Mode Register Set: 이하, MRS)에서 생성할 수 있다. 상기 기준 전압 생성부(120)는 생성된 기준 전압(Vref)을 상기 제1 레벨 조절부(140)로 출력할 수 있다. 상기 기준 전압 생성부(120)의 구체적인 설명은 후술될 도3에서 상세히 설명하기로 한다.
상기 제1 레벨 조절부(140)는 상기 기준 전압 생성부(120) 및 상기 제2 레벨 조절부(160) 사이에 연결되며, 상기 기준 전압 생성부(120)에서 인가된 상기 기준 전압(Vref)과 출력 노드(A) 간의 전압 차에 따라 출력 노드(A)의 전위를 낮출 수 있다. 이하, 상기 제1 레벨 조절부(140)의 구체적인 설명은 후술될 도3에서 상세히 설명하기로 한다.
상기 제2 레벨 조절부(160)는 캐패시터(도3의 CC)의 충방전 동작에 의해 발진 신호(Vout)를 생성할 수 있다.
이하, 본 발명에 따른 반도체 장치의 발진 회로(100)의 동작을 설명하면, 일예로, 출력 노드(A)의 전위가 '0'인 경우, 출력 노드(A)의 전위는 제2 레벨 조절부(160)의 캐패시터에 의해 차지(Charge)되며, 이에 따라 출력 노드(A)의 전위는 저항(도3의 R6)과 캐패시터를 곱한 시상수를 가지고 상승하게 된다. 동시에, 제2 레벨 조절부(160)는 발진 신호(Vout)의 레벨을 점차적으로 상승시킬 수 있다.
일정 시간이 경과한 후, 출력 노드(A)의 전위가 기설정된 전압 이상으로 상승하게 되면, 즉, 출력 노드(A)의 전위가 상기 기준 전압 생성부(120)에서 인가되는 기준 전압(Vref)에서 제1 레벨 조절부(140)에 포함된 트랜지스터(도 3의 MP1)의 문턱 전압보다 높아지면(A > Vref+문턱전압), 제1 레벨 조절부(140)가 동작하게 된다. 이때, 제2 레벨 조절부(160)는 제1 레벨 조절부(140)가 동작을 실행하면 출력 노드(A)를 방전시킬 수 있다.
이처럼, 본 발명에 따른 반도체 장치의 발진 회로(100)는 출력 노드(A)의 전위가 상기 기설정된 전압 이상으로 상승하면(A > Vref+문턱전압) 상기 제 1 레벨 조절부(140)가 동작한다. 상기 제 1 레벨 조절부(140)의 동작에 의해 방전되는 상기 출력 노드(A)는 접지 레벨(VSS)까지 낮아진다. 접지 레벨(VSS)까지 낮아진 상기 출력 노드(A)는 상기 기설정된 전압 이하로 낮아진 상태(A < Vref+문턱전압)이므로, 제1 레벨 조절부(140)가 동작하지 않기 때문에, 상기 출력 노드(A)의 전위 레벨은 시정수를 가지고 다시 상승하게 된다. 이에 따라 발진 신호(Vout)의 레벨을 직선으로 근사화되게 상승시킬 수 있다. 다시 출력 노드(A)의 전위 즉, 발진 신호(Vout)가 기설정된 전압 레벨보다 높아지면(A > Vref+문턱전압) 출력 노드(A)를 방전시켜 발진 신호(Vout)의 레벨이 '0'(접지, VSS) 레벨을 갖도록 할 수 있다.
이에 의해, 본 발명에 따른 반도체 장치의 발진 회로(100)는 PVT에 둔감한 저항 및 캐패시터를 이용한 제2 레벨 조절부(160)를 구비함으로써, 출력 노드(A)의 전위에 따라 기설정된 주파수 오차 범위 내를 만족시키는 발진 신호(Vout, 발진 주파수)를 생성할 수 있다.
도3은 본 발명의 일실시예에 따른 반도체 장치의 발진 회로를 나타낸 상세 회로도이다.
도3에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치의 발진 회로(100)는 기준 전압 생성부(120), 제1 레벨 조절부(140) 및 제2 레벨 조절부(160)를 포함한다.
상기 기준 전압 생성부(120)는 복수 개의 제어 신호(CODE<0:2>)에 응답하여 기준 전압(Vref)을 생성하고, 상기 기준 전압(Vref)을 제1 레벨 조절부(140)로 출력할 수 있다.
이러한, 기준 전압 생성부(120)는 일단이 전원 전압단(VDD)과 연결된 입력 저항(R3, 122)과, 입력 저항(R3, 122)의 타단과 접지 전압단(VSS, 소스 전압단) 사이에 형성되는 제1 내지 제3 신호 입력부(124, 126, 128)를 포함한다.
여기서, 제1 신호 입력부(124)는 입력 저항(R3)의 타단과 연결되는 제1 저항(R0) 및 게이트로 제1 제어 신호(CODE<0>)를 입력받는 제1 엔모스 트랜지스터(T1)를 포함한다.
제2 신호 입력부(126)는 제1 신호 입력부(124)와 병렬로 연결되어, 입력 저항(R3)의 타단과 연결되는 제2 저항(R1) 및 게이트로 제2 제어 신호(CODE<1>)를 입력받는 제2 엔모스 트랜지스터(T2)를 포함한다.
제3 신호 입력부(128)는 제1 및 제2 신호 입력부(126)와 병렬로 연결되어, 입력 저항(R3)의 타단과 연결되는 제3 저항(R2) 및 게이트로 제3 제어 신호(CODE<2>)를 입력받는 제3 엔모스 트랜지스터(T3)를 포함한다.
이하, 기준 전압 생성부(120)의 동작을 설명하면, 기준 전압 생성부(120)는 복수의 제어 신호(CODE<0:2>)에 의해 기준 전압(Vref)의 레벨을 결정할 수 있다.
즉, 기준 전압 생성부(120)는 외부로부터 복수의 제어 신호(CODE<0:2>)가 입력되지 않으면, 제1 내지 제3 신호 입력부(124, 126, 128)가 동작하지 않기 때문에, 전원 전압 레벨을 제1 기준 전압으로 생성하여 제1 레벨 조절부(140)로 출력할 수 있다.
반면에, 기준 전압 생성부(120)는 복수의 제어 신호(CODE<0:2>) 중 제1 제어 신호(CODE<0>)가 인에이블된 경우, 제1 신호 입력부(124)만 동작하게 되어 제1 기준 전압보다 작은 제2 기준 전압을 생성하여 제1 레벨 조절부(140)로 출력할 수 있다.
더하여, 기준 전압 생성부(120)는 복수의 제어 신호(CODE<0:2>) 중 제1 및 제2 제어 신호(CODE<1>)가 인에이블된 경우, 제1 및 제2 신호 입력부(126)가 동작하게 되어 제2 기준 전압보다 작은 제3 기준 전압을 생성하여 제1 레벨 조절부(140)로 출력할 수 있다.
더하여, 기준 전압 생성부(120)는 복수의 제어 신호(CODE<0:2>) 모두가 인에이블된 경우, 제1 내지 제3 신호 입력부(124, 126, 128) 모두가 동작하게 되어 제3 기준 전압보다 작은 제4 기준 전압을 생성하여 제1 레벨 조절부(140)로 출력할 수 있다.
여기서, 기준 전압 생성부(120)를 이용하여 서로 다른 레벨을 가지는 기준 전압을 생성하는 것은, 기준 전압이 낮을수록 높은 주파수를 가지는 발진 주파수를 생성할 수 있고, 기준 전압이 높을수록 낮은 주파수를 가지는 발진 주파수를 생성할 수 있기 때문이다.
즉, 본 발명에 따른 기준 전압 생성부(120)는 복수의 제어 신호(CODE<0:2>)에 응답하여 서로 다른 레벨을 가지는 기준 전압(Vref)를 생성함으로써, 발진 주파수를 결정할 수 있다.
한편, 제1 레벨 조절부(140)는 상기 기준 전압 생성부(120) 및 상기 제2 레벨 조절부(160) 사이에 연결되며, 상기 기준 전압 생성부(120)에서 인가된 상기 기준 전압(Vref)과 상기 출력 노드(A) 간 전압 차에 따라 출력 노드(A)를 방전시킬 수 있다. 다시 설명하면 상기 제1 레벨 조절부(140)는 상기 출력 노드(A)의 전압 레벨이 상기 기준 전압(Vref)보다 문턱전압(도 3의 MP1의 문턱전압)만큼 더 높아지면 즉, 상기 출력 노드(A)의 전위가 기설정된 전압(Vref+ 문턱 전압)보다 높아지면 상기 출력 노드(A)를 방전시킨다. 이때, 방전된 상기 출력 노드(A)는 접지 레벨(VSS)에 근사하게 된다. 또한 상기 제 1 레벨 조절부(140)는 상기 출력 노드(A)의 전압 레벨이 기설정된 전압 레벨(Vref+문턱전압)만큼 더 높아지지 않으면 상기 출력 노드(A)를 방전시키지 않는다. 이때, 상기 출력 노드(A)의 전위 레벨이 상기 기설정된 전압 레벨보다 낮은 경우 상기 출력 노드(A)의 전압 레벨은 도 3의 커패시터(CC)와 저항(R6)을 곱한 시정수를 가지고 상승한다.
이러한, 제1 레벨 조절부(140)는 도3에 도시된 바와 같이, 기준 전압 생성부(120)에서 인가된 기준 전압(Vref)과 출력 노드(A) 간 전압 차에 따라 출력 노드(A)를 방전시키는 제1 방전부(142) 및, 제1 방전부(142)의 출력단의 레벨에 따라 출력 노드(A)를 방전시키는 제2 방전부(144)를 포함한다.
보다 구체적으로, 제1 방전부(142)는 기준 전압(Vref)을 게이트로 인가받는 PMOS 트랜지스터(MP1)로 이루어지며, PMOS 트랜지스터(MP1)의 일단 즉, 소스는 출력 노드(A)와 연결되고, PMOS 트랜지스터(MP1)의 타단, 즉 드레인은 저항(R4) 및 접지 전압단(VSS)과 연결된다.
그리고, 제2 방전부(144)는 제1 노드(N1)를 통해 제1 방전부(142)의 PMOS 트랜지스터(MP1)의 드레인의 레벨을 게이트로 입력받는 NMOS 트랜지스터(MN1)로 이루어지며, NMOS 트랜지스터(MN1)의 일단 즉, 드레인은 출력 노드(A)와 연결되고, NMOS 트랜지스터(MN1)의 타단 즉, 소스는 저항(R5) 및 접지 전압단(VSS)과 연결된다.
이하, 제1 레벨 조절부(140)의 동작을 설명하면, 제1 레벨 조절부(140)의 제1 방전부(142)는 출력 노드(A)의 전위가 기준 전압 생성부(120)에서 인가되는 기준 전압(Vref) 대비 PMOS 트랜지스터(MP1)의 문턱 전압보다 커지면 활성화되어 출력 노드(A)를 방전시킬 수 있다.이때, 방전된 상기 출력 노드(A)는 접지 레벨(VSS)에 근사하게 된다. 또한, 상기 제 1 레벨 조절부(140)는 상기 출력 노드(A)의 전위 즉 전압 레벨이 기준 전압(Vref) 대비 PMOS 트랜지스터(MP1)의 문턱 전압 레벨보다 커지지 않으면 비활성화되어 상기 출력 노드(A)를 방전시키지 않는다. 이때, 상기 출력 노드(A)의 전압 레벨은 커패시터(CC)와 저항(R6)을 곱한 시정수를 가지고 상승한다.
상기 제1 방전부(142)가 활성화되면, PMOS 트랜지스터(MP1)의 드레인 레벨이 높아지기 때문에 제2 방전부(144) 또한 활성화되어 출력 노드(A)를 방전할 수 있어, 상기 제 1 및 제 2 방전부(142, 144)를 다 포함하는 상기 제 1 레벨 조절부(140)는 상기 제 1 방전부(142)만 포함하는 상기 제 1 레벨 조절부(140)보다 더 빠른 시간 내에 상기 출력 노드(A)를 방전시킬 수 있다.
한편, 제2 레벨 조절부(160)는 저항(R6) 및 캐패시터(CC)를 포함하며, 상기 저항(R6) 및 캐패시터(CC)는 전원 전압단(VDD)과 접지 전압단(VSS) 사이에 직렬로 연결된다. 여기서, 저항(R6) 및 캐패시터(CC) 사이에는 출력 노드(A)가 형성될 수 있다.
이하, 제2 레벨 조절부(160)의 동작을 설명하면, 일 예로, 출력 노드(A)의 전위가 '0'인 경우, 캐패시터(CC)에 의해, 차지(Charge)되며, 이에 따라 출력 노드(A)의 전위는 저항(R6)과 캐패시터(CC)를 곱한 시상수를 가지고 천천히 상승하게 되므로, 제2 레벨 조절부(160)는 천천히 상승하는 발진 신호(Vout)를 출력할 수 있다.
일정 시간이 경과한 후, 출력 노드(A)의 전위가 기설정된 전압 이상으로 상승하게 되면, 즉, 출력 노드(A)의 전위가 상기 기준 전압 생성부(120)에서 인가되는 기준 전압(Vref)에서 제1 레벨 조절부(140)에 포함된 트랜지스터(도 3의 MP1)의 문턱 전압보다 높아지면(A > Vref+문턱전압), 제1 레벨 조절부(140)가 동작하게 된다. 제1 레벨 조절부(140)가 동작을 실행하면 출력 노드(A)를 방전시킬 수 있다. 이때, 방전된 상기 출력 노드(A)는 접지 레벨(VSS)에 근사하게 된다. 상기 출력 노드(A)가 방전되면, 상기 출력 노드(A)에 연결된 커패시터(CC) 또한 방전되므로 '0' 즉, 로우 레벨의 발진 신호(Vout)를 생성하여 출력할 수 있다.
이처럼, 본 발명에 따른 반도체 장치의 발진 회로(100)는 출력 노드(A)의 전위가 방전된 상태 즉, 상기 기설정된 전압 이하로 낮아진 상태가 되면(A < Vref+문턱전압), 제1 레벨 조절부(140)가 동작하지 않기 때문에, 출력 노드(A)의 전위 레벨이 시정수를 가지고 다시 상승하게 되며, 이에 따라 발진 신호(Vout)의 레벨을 직선으로 근사화되게 상승시킬 수 있다. 다시 출력 노드(A)의 전위 즉, 발진 신호(Vout)가 기설정된 전압 레벨보다 높아지면(A > Vref+문턱전압) 출력 노드(A)를 방전시켜 발진 신호(Vout)의 레벨이 '0' 레벨을 갖도록 할 수 있다.
이에 의해, 본 발명에 따른 반도체 장치의 발진 회로(100)는 PVT에 둔감한 저항 및 캐패시터를 이용한 제2 레벨 조절부(160)를 구비함으로써, 출력 노드(A)의 전위에 따라 기설정된 주파수 오차 범위 내를 만족시키는 발진 신호(Vout, 발진 주파수)를 생성할 수 있다.
도4는 본 발명의 다른 실시예에 따른 반도체 장치의 발진 회로를 나타낸 블록도이다.
도4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 장치의 발진 회로(200)는 발진 신호 생성부(220), 구동부(240) 및 문턱 전압 레벨 생성부(260)를 포함한다.
상기 발진 신호 생성부(220)는 복수 개의 제어 신호(CODE<0:2>)에 응답하여 기준 전압(Vref)을 생성하고, 생성된 기준 전압(Vref)과 출력 노드(A)의 전압 차에 따라 출력 노드(A)를 방전시킴으로써 발진 신호(Vout)의 주파수를 결정할 수 있다.
이러한, 발진 신호 생성부(220)는 도4에 도시된 바와 같이, 상기 복수 개의 제어 신호(CODE<0:2>)에 응답하여 상기 기준 전압(Vref)을 생성하고, 생성된 상기 기준 전압(Vref)을 상기 제1 레벨 조절부(224)로 출력하는 기준 전압 생성부(222), 상기 제2 레벨 조절부(226)와 상기 기준 전압 생성부(222) 사이에 연결되며, 상기 기준 전압 생성부(222)에서 인가된 상기 기준 전압(Vref)과 출력 노드(A) 간 전압 차에 따라 상기 출력 노드(A)를 방전시키는 제1 레벨 조절부(224) 및 전원 전압단(VDD)로부터 출력 노드(A)로 전류를 공급하는 제2 레벨 조절부(226)를 포함한다. 이하, 도4의 발진 신호 생성부(220)는 도3의 발진 회로(100)와 동일한 구성으로 형성됨으로, 동작 설명은 생략하기로 한다.
한편, 문턱 전압 레벨 생성부(260)는 발진 신호 생성부(220)에서 생성된 기준 전압(Vref) 및 복수의 문턱 전압 선택 신호(VTSEL<0:2>)에 따라 기준 문턱 전압(VTH)의 레벨을 결정할 수 있다.
이러한, 문턱 전압 레벨 생성부(260)는 도5와 같이, 발진 신호 생성부(220)에서 인가된 기준 전압(Vref)과 피드백 루프(264)에서 인가된 전압을 비교하여 출력 전류의 레벨을 결정하는 레벨 비교부(262), 레벨 비교부(262)에서 출력된 상기 신호에 응답하여 출력 전류의 레벨을 결정하는 피드백 루프 (264) 및 상기 레벨 비교부(262)에서 출력되는 상기 비교 신호와 상기 복수의 문턱 전압 선택 신호(VTSEL<0:2>)에 따라 기준 문턱 전압(VTH)을 생성하는 기준 문턱 전압 생성부(266)를 포함한다.
상기 레벨 비교부(262)는 도5에 도시된 바와 같이, 일 예로 차동 증폭기로 형성될 수 있다. 이러한, 차동 증폭기는 전류 미러를 구비하는 제1 및 제2 미러 트랜지스터들(T61, T62), 발진 신호 생성부(220) 및 피드백 루프(264) 각각에서 인가되는 기준 전압(Vref) 및 피드백 전압을 입력받는 제1 및 제2 입력 트랜지스터(T63, T64), 및 전류 싱크부(I)를 포함한다. 이하, 차동 증폭기는 디램(DRAM)를 포함하는 반도체 장치에서 일반적으로 이용하는 구성으로서 상세한 동작의 설명은 생략하기로 한다.
상기 피드백 루프 (264)는 도5에 도시된 바와 같이, 차동 증폭기와 연계되어 인가되는 기준 전압(Vref)과 PMOS 트랜지스터(T65)의 드레인인 저항(R61)의 전압을 같게끔 하는 역할을 하며, 이 두 신호의 레벨이 같아지도록 N62 및 N64 노드의 전압을 결정한 후 이를 제2 입력 트랜지스터(T66)의 게이트로 입력한다.
상기 기준 문턱 전압 생성부(266)는 도5에 도시된 바와 같이, 제3 방전부(264)의 PMOS 트랜지스터(T65)의 게이트 신호와 동일한, 레벨 비교부(262)의 제62 노드(N62)의 전위 값을 게이트로 입력받는 입력부(266a) 및 입력부(266a)의 드레인과 접지 전압단(VSS) 사이에 형성되는 제1 내지 제3 스위칭부(267a, 267b, 267c)를 포함한다.
여기서, 제1 스위칭부(267a)는 입력부(266a)와 접지 전압단(VSS) 사이에 연결된다. 이러한 제1 스위칭부(267a)는 게이트로 제1 문턱 전압 선택 신호(VTSEL<0>)를 입력받는 제67 엔모스 트랜지스터(T67)를 포함한다.
제2 스위칭부(267b)는 제1 스위칭부(267a)와 병렬로 연결되어, 게이트로 제2 문턱 전압 선택 신호(VTSEL<1>)를 입력받는 제68 엔모스 트랜지스터(T68)를 포함한다.
제3 스위칭부(267c)는 제1 및 제2 스위칭부(267a, 267b)와 병렬로 연결되어, 게이트로 제3 문턱 전압 선택 신호(VTSEL<2>)를 입력받는 제69 엔모스 트랜지스터(T69)를 포함한다.
이하, 기준 문턱 전압 생성부(266)의 동작을 설명하면, 입력부(266a)는 제64 노드(N64)와 동일한 전압 레벨을 가지므로 전류 값은 T65로 흐르는 전류와 동일한 값을 가질 것인데, 이때 외부로부터의 복수의 문턱 전압 선택 신호(VTSEL<0:2>)가 입력되지 않으면 제1 내지 제3 스위칭부(267a, 267b, 267c)가 동작하지 않기 때문에, 기준 문턱 전압 레벨을 제1 기준 문턱 전압인 VDD로 생성하여 구동부(240)로 출력한다.
반면에, 기준 문턱 전압 생성부(266)는 입력부(266a)가 활성화되었을 경우, 외부로부터 복수의 문턱 전압 선택 신호(VTSEL<0:2>) 중 제1 복수의 문턱 전압 선택 신호(VTSEL<0:2>)가 입력되면 제1 스위칭부(267a)가 동작하여, 제1 기준 문턱 전압보다 작은 제2 기준 문턱 전압을 생성하여 구동부(240)로 출력할 수 있다.
더하여, 기준 문턱 전압 생성부(266)는 입력부(266a)가 활성화되었을 경우, 외부로부터 복수의 문턱 전압 선택 신호(VTSEL<0:2>) 중 제1 및 제2 복수의 문턱 전압 선택 신호(VTSEL<0:2>)가 입력되면 제1 및 제2 스위칭부(267a, 267b)가 동작하여, 제2 기준 문턱 전압보다 작은 제3 기준 문턱 전압을 생성하여 구동부(240)로 출력할 수 있다.
더하여, 기준 문턱 전압 생성부(266)는 입력부(266a)가 활성화되었을 경우, 외부로부터 복수의 문턱 전압 선택 신호(VTSEL<0:2>) 중 제1 내지 제3 복수의 문턱 전압 선택 신호(VTSEL<0:2>)가 입력되면 제1 내지 제3 스위칭부(267a, 267b, 267c) 모두가 동작하여, 제3 기준 문턱 전압보다 작은 제4 기준 문턱 전압을 생성하여 구동부(240)로 출력할 수 있다.
한편, 구동부(240)는 문턱 전압 레벨 생성부(260)에서 출력된 기준 문턱 전압과 발진 신호 생성부(220)에서 출력되는 발진 신호의 레벨을 비교하여 듀티 비를 결정할 수 있다.
이러한, 구동부(240)는 기준 문턱 전압(VTH)과 발진 신호(Vout)를 비교하는 비교기 및 비교기의 출력 신호를 버퍼링하는 버퍼링부를 포함한다. 이때, 버퍼링부는 일 예로, 2 개의 인버터(IV51, IV52)가 직렬로 연결될 수 있다.
이처럼, 본 발명에 따른 반도체 장치의 발진 회로(200)는, PVT에 둔감한 저항 및 캐패시터를 이용한 발진 신호 생성부(220)를 구비함으로써, 출력 노드(A)의 전위에 따라 기설정된 주파수 오차 범위 내를 만족시키는 발진 신호(Vout, 발진 주파수)를 생성할 수 있다
더하여, 본 발명에 따른 반도체 장치의 발진 회로(200)는 듀티 조절비를 조절할 수 있는 구동부(240)를 구비함으로써, 듀티를 조절할 수 있어 반도체 장치를 효율적으로 이용할 수 있다. 일 예로, 여러 회로에서는 정확히 50:50의 듀티 비를 가지는 신호 외에 임의의 듀티비 갖는 주파수를 필요로 하는 회로들도 있기 때문이다.
도6은 본 발명의 다른 실시예에 따른 반도체 장치의 발진 회로에서 출력되는 신호의 타이밍도이다.
도6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 장치의 발진 회로는 발진 신호 생성부(도 4의 220)로부터 도면 상에 나타난 주파수를 가지는 발진 주파수(Vout)를 생성할 수 있다.
본 발명에 따른 구동부(240)는, 발진 신호 생성부(도 4의 220)에서 생성된 발진 주파수(Vout)와 문턱 전압 레벨 생성부(도4 및 도5의 260)에서 생성된 제1 및 제2 기준 문턱(VH1, VH2)을 각각 조합하면, 서로 다른 듀티 비를 가지는 제1 및 제2 펄스 신호를 생성할 수 있다.
즉, 본 발명에 따른 반도체 장치의 발진 회로는 듀티 비를 조절할 수 있는 구동부(240)를 구비함으로써, 듀티를 조절할 수 있어 반도체 장치를 효율적으로 이용할 수 있다.
도7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 발진 회로를 나타낸 회로도이다.
도7에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치의 발진 회로(300)는 발진 신호 생성부(320), 구동부(340) 및 문턱 전압 레벨 생성부(360)을 포함한다.
발진 신호 생성부(320)는 기준 전압(Vref)와 출력노드(A) 간의 전압 차에 따라 출력 노드(A)의 전위를 조절하여 발진 신호(Vout)를 생성할 수 있다.
이러한, 발진 신호 생성부(320)는 기준 전압 생성부(322), 비교부(324a), 버퍼부(324b), 제1 레벨 조절부(324c), 제2 레벨 조절부(326)를 포함한다.
상기 기준 전압 생성부(322)는 복수 개의 제어 신호(CODE<0:2>)에 응답하여 기준 전압(Vref)을 생성하고, 상기 기준 전압(Vref)을 비교부(324a)로 출력할 수 있다.
이러한, 기준 전압 생성부(322)는 일단이 전원 전압단(VDD)과 연결된 입력 저항(R85)과, 입력 저항(R85)의 타단과 접지 전압단(VSS, 소스 전압단) 사이에 형성되는 제1 내지 제3 신호 입력부(322a, 322b, 322c)를 포함한다.
제1 신호 입력부(322a)는 입력 저항(R85)의 타단과 연결되는 제1 저항(R82) 및 게이트로 제1 제어 신호(CODE<0>)를 입력받는 제1 엔모스 트랜지스터(T81)를 포함한다.
제2 신호 입력부(322b)는 제1 신호 입력부(322a)와 병렬로 연결되어, 입력 저항(R85)의 타단과 연결되는 제2 저항(R83) 및 게이트로 제2 제어 신호(CODE<1>)를 입력받는 제2 엔모스 트랜지스터(T82)를 포함한다.
제3 신호 입력부(322c)는 제1 및 제2 신호 입력부(322a, 322b)와 병렬로 연결되어, 입력 저항(R85)의 타단과 연결되는 제3 저항(R84) 및 게이트로 제3 제어 신호(CODE<2>)를 입력받는 제3 엔모스 트랜지스터(T83)를 포함한다.
이하, 기준 전압 생성부(322)의 동작을 설명하면, 기준 전압 생성부(322)는 복수의 제어 신호(CODE<0:2>)에 의해 기준 전압(Vref)의 레벨을 결정할 수 있다.
즉, 기준 전압 생성부(322)는 외부로부터 복수의 제어 신호(CODE<0:2>)가 입력되지 않으면, 제1 내지 제3 신호 입력부(322a, 322b, 322c)가 동작하지 않기 때문에, 전원 전압 레벨을 제1 기준 전압으로 생성하여 비교부(324a)로 출력할 수 있다.
반면에, 기준 전압 생성부(322)는 복수의 제어 신호(CODE<0:2>) 중 제1 제어 신호(CODE<0>)가 인에이블된 경우, 제1 신호 입력부(322a)만 동작하게 되어 제1 기준 전압보다 작은 제2 기준 전압을 생성하여 비교부(324a)로 출력할 수 있다.
더하여, 기준 전압 생성부(322)는 복수의 제어 신호(CODE<0:2>) 중 제1 및 제2 제어 신호(CODE<1>)가 인에이블된 경우, 제1 및 제2 신호 입력부(322a, 322b)가 동작하게 되어 제2 기준 전압보다 작은 제3 기준 전압을 생성하여 비교부(324a)로 출력할 수 있다.
더하여, 기준 전압 생성부(322)는 복수의 제어 신호(CODE<0:2>) 모두가 인에이블된 경우, 제1 내지 제3 신호 입력부(322a, 322b, 322c) 모두가 동작하게 되어 제3 기준 전압보다 작은 제4 기준 전압을 생성하여 비교부(324a)로 출력할 수 있다.
여기서, 기준 전압 생성부(322)를 이용하여 서로 다른 레벨을 가지는 기준 전압을 생성하는 것은, 기준 전압이 낮을수록 높은 주파수를 가지는 발진 주파수를 생성할 수 있고, 기준 전압이 높을수록 낮은 주파수를 가지는 발진 주파수를 생성할 수 있기 때문이다.
즉, 본 발명에 따른 기준 전압 생성부(322)는 복수의 제어 신호(CODE<0:2>)에 응답하여 서로 다른 레벨을 가지는 기준 전압(Vref)를 생성함으로써, 발진 주파수를 결정할 수 있다.
한편, 비교부(324a)는 기준 전압 생성부(322)로부터 출력된 기준 전압(Vref)와 출력 노드(A)의 전압 레벨을 비교하고, 비교한 결과에 따른 신호를 버퍼부(324b)로 출력시킬 수 있다. 이러한, 비교부(324a)는 일예로, 비교기로 형성될 수 있다.
보다 구체적으로, 비교부(324b)는 기준 전압(Vref)와 출력 노드(A)의 레벨을 비교한 결과, 출력 노드(A)의 전위가 기준 전압(Vref)의 레벨보다 높으면, 하이 레벨의 신호를 버퍼부(324a)로 출력시킬 수 있다.
반면에, 비교부(324a)는 출력 노드(A)의 전위가 기준 전압(Vref)의 레벨보다 낮으면 로우 레벨의 신호를 버퍼부(324a)로 출력시킬 수 있다.
본 발명에 따른 버퍼부(324b)는 비교부(324a)로부터 출력된 신호의 레벨을 버퍼링하여 제1 레벨 조절부(324c)로 제공할 수 있다. 이러한, 버퍼부(324b)는 일 예로, 4 개의 인버터(IV81, IV82, IV83, IV84)가 직렬로 연결될 수 있다.
한편, 제1 레벨 조절부(324c)는 상기 버퍼부(324b) 및 상기 제2 레벨 조절부(160) 사이에 연결되며, 버퍼부(324b)에서 인가된 출력 값과 상기 출력 노드(A) 간 전압 차에 따라 출력 노드(A)를 방전시킬 수 있다.
제1 레벨 조절부(324c)는 버퍼부(324b)의 출력 값을 게이트로 인가받는 NMOS 트랜지스터(MN81)로 이루어지며, NMOS 트랜지스터(MN81)의 일단 즉, 드레인은 출력 노드(A)와 연결되는 제81 노드(N81)와 연결되고, NMOS 트랜지스터(MN81)의 타단, 즉 소스는 접지 전압단(VSS)과 연결된다.
이하, 제1 레벨 조절부(324c)의 동작을 설명하면, 제1 레벨 조절부(324c)는 출력 노드(A)의 전위가 버퍼부(324b)에서 출력되는 출력값 대비 NMOS 트랜지스터(MN81)의 문턱 전압보다 커지면 활성화됨으로써, 출력 노드(A)를 방전시킬 수 있다.
한편, 제2 레벨 조절부(326)는 저항(R81) 및 캐패시터(C81)를 포함하며, 상기 저항(R81) 및 캐패시터(C81)는 전원 전압단(VDD)과 접지 전압단(VSS) 사이에 직렬로 연결된다. 여기서, 저항(R81) 및 캐패시터(C81) 사이에는 출력 노드(A)가 연결될 수 있다.
이하, 제2 레벨 조절부(160)의 동작을 설명하면, 일 예로, 출력 노드(A)의 전위가 '0'인 경우, 캐패시터(CC)에 의해, 차지(Charge)되며, 이에 따라 출력 노드(A)의 전위는 저항(R81)과 캐패시터(C81)를 곱한 시상수를 가지고 천천히 상승하게 되므로, 제2 레벨 조절부(326)는 발진 신호(Vout)의 레벨을 점차적으로 상승되도록 할 수 있다.
일정 시간이 경과한 후, 출력 노드(A)의 전위가 기설정된 전압 이상으로 상승하게 되면, 즉, 출력 노드(A)의 전위가 버퍼부(324b)로부터 출력된 출력값 대비 제1 레벨 조절부(140)의 문턱 전압만큼 커지게 되면, 제1 레벨 조절부(324c)가 동작된다. 이때, 제1 레벨 조절부(324c)가 동작함에 따라 출력 노드(A)가 방전되면, 제2 레벨 조절부(326)의 캐패시터(C81)가 방전되어 발진 신호(Vout)의 레벨이 '0' 즉 로우 레벨을 가지게 된다.
이처럼, 본 발명에 따른 반도체 장치의 발진 회로(300)는 출력 노드(A)의 전위가 기준 전압(Vref) 대비 제1 레벨 조절부(324c)의 문턱 전압보다 작으면 발진 신호(Vout)의 레벨을 직선으로 근사화되게 상승시킬 수 있고, 출력 노드(A)의 전위가 기준 전압(Vref) 대비 제1 레벨 조절부(324c)의 문턱 전압보다 크면 출력 노드(A)를 방전시켜 발진 신호(Vout)의 레벨을 '0'레벨을 갖도록 할 수 있다.
이에 의해, 본 발명에 따른 반도체 장치의 발진 회로(300)는 PVT에 둔감한 저항 및 캐패시터를 이용한 제2 레벨 조절부(326) 및 제1 레벨 조절부(324c)를 구비함으로써, 출력 노드(A)의 전위에 따라 기설정된 주파수 오차 범위 내를 만족시키는 발진 신호(Vout, 발진 주파수)를 생성할 수 있다.
구동부(340)는 기준 문턱 전압(VTH)과 발진 신호(Vout)를 비교하는 비교기 및 비교기의 출력 신호를 버퍼링하는 버퍼링부를 포함한다. 이때, 버퍼링부는 일 예로, 2 개의 인버터(IV85, IV86)가 직렬로 연결될 수 있다. 본 발명에 따른 구동부(340)는 도4의 구동부(240)과 동일한 구성으로 형성됨으로, 상세한 설명은 생략하기로 한다.
문턱 전압 레벨 생성부(360)는 발진 신호 생성부(320)에서 생성된 기준 전압(Vref) 및 복수의 문턱 전압 선택 신호(VTSEL<0:2>)에 따라 기준 문턱 전압(VTH)의 레벨을 결정할 수 있다. 본 실시예에 따른 문턱 전압 레벨 생성부(360)의 구성은 도5의 문턴 전압 레벨 생성부(260)과 동일한 구성으로 형성됨으로, 상세한 설명은 생략하기로 한다.
구동부(240)는 문턱 전압 레벨 생성부(260)에서 출력된 기준 문턱 전압과 발진 신호 생성부(220)에서 출력되는 발진 신호의 레벨을 비교하여 듀티 비를 결정할 수 있다.
이처럼, 본 발명에 따른 반도체 장치의 발진 회로(300)는, PVT에 둔감한 발진 신호 생성부(320)를 구비함으로써, 출력 노드(A)의 전위에 따라 기설정된 주파수 오차 범위 내를 만족시키는 발진 신호(Vout, 발진 주파수)를 생성할 수 있다
더하여, 본 발명에 따른 반도체 장치의 발진 회로(300)는 듀티 비를 조절할 수 있는 구동부(340)를 구비함으로써, 듀티를 조절할 수 있어 반도체 장치를 효율적을 이용할 수 있다.
기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (7)

  1. 기준 전압과 출력 노드 간 전압 레벨 차에 따라 상기 출력 노드의 전위를 조절하는 제1 레벨 조절부; 및
    전원 전압단과 접지 전압단 사이에 연결되며, 상기 전원 전압단으로부터 상기 출력 노드로 전류를 공급하는 제2 레벨 조절부를 포함하며,
    상기 제1 레벨 조절부는,
    상기 기준 전압과 상기 출력 노드 간 전압 차에 따라 턴온되어 상기 출력 노드를 방전시키는 제1 방전부를 포함하고,
    상기 제1 방전부는,
    상기 기준 전압을 게이트로 인가받는 PMOS 트랜지스터로 이루어지되,
    상기 PMOS 트랜지스터의 일단은 상기 출력 노드와 연결되고, 상기 PMOS 트랜지스터의 타단은 상기 접지 전압단과 연결되는 반도체 장치의 발진 회로.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1 항에 있어서,
    상기 기준 전압을 생성하여 상기 제1 레벨 조절부로 출력하는 기준 전압 생성부를 더 포함하는 반도체 장치의 발진 회로.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2 항에 있어서,
    상기 기준 전압 생성부는,
    제어 신호에 따라 상기 기준 전압의 레벨을 가변시키는 반도체 장치의 발진 회로.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1 항에 있어서,
    상기 제2 레벨 조절부는,
    상기 전원 전압단과 상기 접지 전압단 사이에 저항 및 캐패시터가 직렬로 연결되고, 상기 저항 및 캐패시터 사이에 상기 출력 노드가 형성되는 반도체 장치의 발진 회로.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서,
    상기 제1 레벨 조절부는,
    상기 PMOS 트랜지스터의 타단의 레벨에 따라 턴온되어 상기 출력 노드를 방전시키는 제2 방전부를 더 포함하는 반도체 장치의 발진 회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제5 항에 있어서,
    상기 제2 방전부는,
    상기 PMOS 트랜지스터의 타단의 레벨 값을 게이트로 인가받는 NMOS 트랜지스터로 이루어지되,
    상기 NMOS 트랜지스터의 일단은 상기 출력 노드와 연결되고 상기 NMOS 트랜지스터의 타단은 상기 접지 전압단과 연결되는 반도체 장치의 발진 회로.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제2 항에 있어서,
    상기 발진 회로는,
    상기 기준 전압 생성부에서 출력되는 상기 기준 전압 및 외부로부터 인가되는 문턱 전압 선택 신호에 응답하여 기준 문턱 전압의 레벨을 결정하는 문턱 전압 레벨 생성부; 및
    상기 문턱 전압 레벨 생성부에서 출력된 상기 기준 문턱 전압과 상기 제2 레벨 조절부에서 출력되는 발진 신호의 레벨을 비교하여 펄스 신호를 발생하는 구동부를 더 포함하는 반도체 장치의 발진 회로.
KR1020120154594A 2012-12-27 2012-12-27 반도체 장치의 발진 회로 KR101657230B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120154594A KR101657230B1 (ko) 2012-12-27 2012-12-27 반도체 장치의 발진 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120154594A KR101657230B1 (ko) 2012-12-27 2012-12-27 반도체 장치의 발진 회로

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130897A Division KR20120069377A (ko) 2010-12-20 2010-12-20 반도체 장치의 발진 회로

Publications (2)

Publication Number Publication Date
KR20130014045A KR20130014045A (ko) 2013-02-06
KR101657230B1 true KR101657230B1 (ko) 2016-09-13

Family

ID=47894400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120154594A KR101657230B1 (ko) 2012-12-27 2012-12-27 반도체 장치의 발진 회로

Country Status (1)

Country Link
KR (1) KR101657230B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102866A (ja) 1999-09-30 2001-04-13 Denso Corp Ｃｒ発振回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006543Y1 (ko) * 1989-12-14 1993-09-24 금성일렉트론 주식회사 저주파 알씨 발진회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102866A (ja) 1999-09-30 2001-04-13 Denso Corp Ｃｒ発振回路

Also Published As

Publication number Publication date
KR20130014045A (ko) 2013-02-06

Similar Documents

Publication Publication Date Title
KR100911193B1 (ko) 반도체 집적회로의 전압 생성장치
US7176765B1 (en) Programmable temperature-compensated RC oscillator
KR100618518B1 (ko) 리셋 회로
US20180069531A1 (en) Low temperature coefficient clock signal generator
KR100616337B1 (ko) 전압검출회로 및 이것을 사용한 내부전압 발생회로
USRE40053E1 (en) Delay circuit having delay time adjustable by current
JP5318676B2 (ja) 半導体装置
JP2014075744A (ja) 発振回路
US10656023B2 (en) Temperature sensing device and temperature-voltage converter
US7863969B2 (en) Power supply voltage dropping circuit using an N-channel transistor output stage
KR102571572B1 (ko) 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템
US7126434B2 (en) Oscillator circuit for semiconductor device
KR100974218B1 (ko) 주기 신호 생성 회로
KR101657230B1 (ko) 반도체 장치의 발진 회로
KR101096207B1 (ko) 온도 보상 셀프 리프레쉬 회로
KR101268314B1 (ko) 반도체 파형 발생기
KR20120069377A (ko) 반도체 장치의 발진 회로
KR102081394B1 (ko) 반도체 장치
US9525382B2 (en) Oscillation circuit
JP2014119822A (ja) 定電流生成回路及びこれを含むマイクロプロセッサ
KR20200015975A (ko) 내부전압생성회로
KR19990076264A (ko) 정전류를 이용한 충방전 발진기 및 그 발진 방법
KR101949216B1 (ko) 반도체 장치의 전압 트리밍 회로
CN117767881A (zh) 时钟发生装置及驱动装置
KR20120129164A (ko) 반도체 파형 발생기

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 4