KR101268314B1 - 반도체 파형 발생기 - Google Patents

반도체 파형 발생기 Download PDF

Info

Publication number
KR101268314B1
KR101268314B1 KR1020090029713A KR20090029713A KR101268314B1 KR 101268314 B1 KR101268314 B1 KR 101268314B1 KR 1020090029713 A KR1020090029713 A KR 1020090029713A KR 20090029713 A KR20090029713 A KR 20090029713A KR 101268314 B1 KR101268314 B1 KR 101268314B1
Authority
KR
South Korea
Prior art keywords
sawtooth wave
limit value
sawtooth
generator
reference voltage
Prior art date
Application number
KR1020090029713A
Other languages
English (en)
Other versions
KR20100111343A (ko
Inventor
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020090029713A priority Critical patent/KR101268314B1/ko
Priority to PCT/KR2009/002454 priority patent/WO2010117106A1/ko
Publication of KR20100111343A publication Critical patent/KR20100111343A/ko
Application granted granted Critical
Publication of KR101268314B1 publication Critical patent/KR101268314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 반도체 파형 발생기에 관한 것으로서, 특히 반도체 집적회로로 사용되는 DC-DC컨버터나 펄스폭 변조 회로등에 적용될 수 있도록 하는 톱니파 발생기를 제공하기 위한 것으로서, 기준전압을 발생시키고, 기준전압을 분압하여 톱니파의 상한값(VTH)과 하한값(VTL)을 발생시키는 레귤레이터부와, 제1,제2모스 트랜지스터(M1)(M2)에 의해 전류 미러로서 작동되는 전류 미러부와, 상기 전류미러부의 제2모스트랜지스터(M2)의 드레인단에 피모스트랜지스터와 엔모스 트랜지스터인 제5,제4모스트랜지스터(M5)(M4)가 직렬 연결되고, 제5, 제4 모스트랜지스터(M5)(M4)의 중간 접속점에서 콘덴서(C2)의 충방전에 의해 톱니파(SAW)를 출력하는 톱니파 발생부와, 상기 톱니파 발생부의 톱니파 출력신호와 상기 레귤레이터부의 톱니파 상한값(VTH)과 하한값(VTL)을 각각 비교하여 톱니파의 상한/하한 제어에 따른 진폭이 제어된 구형파 신호를 발생시켜 상기 톱니파 발생부의 제5,제4모스트랜지스터(M5)(M4)의 게이트에 블랭크(Blank)신호로 인가하는 톱니파 진폭제어부로 구성된다.
반도체, 집적회로, 파형 발생기, 톱니파 발생기

Description

반도체 파형 발생기{Semiconductor Pulse Generator}
본 발명은 반도체 파형 발생기에 관한 것으로서, 더욱 상세하게는 DC-DC 컨버터 및 펄스폭 변조 방식을 이용하는 각종 회로에서 톱니파 발생기로 사용 가능하고, 하나의 단일 기능 블럭으로 펄스폭 변조 회로에 필요한 모든 신호를 간단하게 만들어 낼 수 있도록 한 반도체 파형 발생기에 관한 것이다.
반도체 집적회로에서 DC-DC 컨버터나 펄스폭 변조방식 회로에서는 입력신호를 처리하기 위한 펄스 발생기가 필요한데, 종래의 기술은 충방전 회로를 이용하여 저항, 캐패시터(Capacitor) 등을 오프-칩(Off-Chip)으로 외부에 장착하여 집적화 되지 못하거나, 발진기(Oscillator), 미분 회로, 적분 회로 등을 통해 복잡한 회로로 구성이 되며, 공히 톱니파의 진폭 결정을 위해 별도의 바이어스 회로를 필요로 하며, DC-DC 컨버터(converter)에 활용될 경우 무부하 고효율 동작을 위한 스위치 온 블랭킹(Switch On Blanking)을 위한 클럭발생기(Clock Generator)를 별도로 필요로 하는 단점이 있었다.
또한 톱니파의 하강기에도 충방전 회로로 바이어스 전류가 흐르게 되어 구동을 위한 바이어스 전류량이 크다는 단점이 있었다.
본 발명은 상기와 같은 종래 기술에 의한 반도체 파형 발생기의 단점을 개선하고자 하기 위한 것으로, 간단한 형태의 레귤레이터를 구성하고, 기준전압이 일정하게 유지되게 하며, 전류 미러회로의 채널 폭 비에 의해 톱니파 상승시간이 결정될 수 있도록 한 반도체 파형 발생기를 제공하기 위한 것이다.
상기한 종래 문제점을 해결하고 기술적 과제를 해결하기 위한 본 발명에 의한 반도체 파형 발생기 구성은, VDD를 입력받아 안정된 기준전압을 발생시키고, 기준전압을 분압하여 톱니파의 상한값(VTH)과 하한값(VTL)을 발생시키는 레귤레이터부와; 제1,제2모스 트랜지스터(M1)(M2)의 게이트에 제6모스트랜지스터(M6)를 통해 바이어스 전압을 인가받아 전류 미러로서 작동되어 상기 제1모스트랜지시트(M1)를 통해 상기 레귤레이터부에 바이어스를 공급하는 전류 미러부와; 상기 전류미러부의 제2모스트랜지스터(M2)의 드레인단에 피모스트랜지스터와 엔모스 트랜지스터인 제5,제4모스트랜지스터(M5)(M4)가 직렬 연결되고, 제5, 제4 모스트랜지스터(M5)(M4)의 중간 접속점에서 콘덴서(C2)의 충방전에 의해 톱니파(SAW)를 출력하는 톱니파 발생부와; 상기 톱니파 발생부의 톱니파 출력신호와 상기 레귤레이터부의 톱니파 상한값(VTH)과 하한값(VTL)을 각각 비교하여 톱니파의 상한/하한 제어에 따른 진폭이 제어된 구형파 신호를 발생시켜 상기 톱니파 발생부의 제5,제4모스트랜지스터(M5)(M4)의 게이트에 블랭크(Blank)신호로 인가하는 톱니파 진폭제어부로 구성됨 을 특징으로 한다.
이 때, 상기 레귤레이터부는, VDD를 입력받아 기준전압(VREF1)을 발생하는 기준전압 발생기와; 상기 기준전압(VREF1)과, 콘덴서(C1)를 통해 안정화시킨 피드백 기준전압(VREF2)의 차이를 증폭하는 연산증폭기(OP1)와; 상기 전류미러부(20)의 제1모스트랜지스터(M1)에 드레인단에 제3모스트랜지스터(M3)의 드레인이 연결되고, 상기 연산증폭기(OP1)의 출력을 게이트에 인가받는 제3모스트랜지스터(M3)의 소오스단의 출력을 상기 피드백기준전압(VREF2)으로 피드백시킴과 아울러 직렬연결된 복수의 저항(R1 - R3)을 통해 분압된 전압을 톱니파 파형의 상한값(VTH)과 하한값(VTL)을 발생시키는 진폭제어 신호발생부로 구성됨을 특징으로 한다.
또한, 상기 톱니파 진폭제어부는, 상기 레귤레이터부의 톱니파 상한값(VTH)과 하한값(VTL)을 상기 톱니파 발생부의 톱니파 신호(SAW)와 각각 비교하는 제1,제2비교기(COMP1)(COMP2)와, 상기 제1,2비교기(COMP1)(COMP2)의 출력신호를 각각 리세트단자(R)와 세트단자(S)에 입력받아 톱니파의 진폭을 제어하기 위한 구형파 출력을 하는 래치와, 상기 래치의 출력을 직렬 연결된 2개의 인버터를 통해서 정형화하여 상기 톱니파 발생부의 피모스, 엔모스 트랜지스터인 제5,제4모스트랜지스터(M5)(M4)의 게이트에 블랭크(Blank)신호로 인가하는 파형 정형부를 포함하여 구성됨을 특징으로 한다.
본 발명은 펄스폭 변조회로에 필수적인 톱니파 발생기로서, 진폭을 결정하는 정밀한 기준전압을 자체 생성하고, 레귤레이터 구성을 응용, 전압을 일정하게 유지 시킴으로서, 일정한 기준 전류를 생성 전류 거울을 통해 충전전류를 제어가능한 형태로 생성하며, 비교기(Comparator)와 래치(Latch)로 구성되는 제어회로를 통해 충방전시의 충전전류 제어를 통해 필요한 소모전류를 최소화할 수 있으며, 스위치 블랭킹(Switch Blanking) 펄스를 자체적으로 생성 펄스폭 변조회로로 출력할 수 있으므로, 별도의 부가 입력회로를 필요로 하지 않고, 펄스폭 변조회로에 필요한 추가 신호를 생성함으로써 독립적인 기능 블록으로 동작할 수 있는 효과가 있다.
따라서, 상기 다기능을 모두 내장함에도, 레귤레이터 회로의 응용을 통해 매우 정확한 톱니파 생성이 가능하며, 기존 공지된 회로와 비교하여 회로가 매우 간단해지고, On-Chip 집적화에 적합한 형태의 회로로 구성될 수 있게 된다.
이하 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 1은 본 발명에 의한 반도체 파형 발생기의 회로도이고, 도 2는 본 발명에 의한 톱니파 발생기의 주요 파형 특성도이다.
먼저, 본 발명에 따른 반도체 파형 발생기 회로는, 도 1에 도시된 바와 같이, VDD를 입력받아 안정된 기준전압을 발생시키고, 기준전압을 분압하여 톱니파의 상한값(VTH)과 하한값(VTL)을 발생시키는 레귤레이터부(10)와; 제1,제2모스 트랜지스터(M1)(M2)의 게이트에 제6모스트랜지스터(M6)를 통해 바이어스 전압을 인가받아 전류 미러로서 작동되어 상기 제1모스트랜지시트(M1)를 통해 상기 레귤레이터부(10)에 바이어스를 공급하는 전류 미러부(20)와; 상기 전류미러부(20)의 제2모스트랜지스터(M2)의 드레인단에 피모스트랜지스터와 엔모스 트랜지스터인 제5,제4모스트랜지스터(M5)(M4)가 직렬 연결되고, 제5, 제4 모스트랜지스터(M5)(M4)의 중간 접속점에서 콘덴서(C2)의 충방전에 의해 톱니파(SAW)를 출력하는 톱니파 발생부(30)와; 상기 톱니파 발생부(30)의 톱니파 출력신호와 상기 레귤레이터부(10)의 톱니파 상한값(VTH)과 하한값(VTL)을 각각 비교하여 톱니파의 상한/하한 제어에 따른 진폭이 제어된 구형파 신호를 발생시켜 상기 톱니파 발생부(30)의 제5,제4모스트랜지스터(M5)(M4)의 게이트에 블랭크(Blank)신호로 인가하는 톱니파 진폭제어부(40)로 구성된다.
이 경우, 상기 레귤레이터부(10)는, VDD를 입력받아 기준전압(VREF1)을 발생하는 기준전압 발생기(11)와; 상기 기준전압(VREF1)과, 콘덴서(C1)를 통해 안정화시킨 피드백 기준전압(VREF2)의 차이를 증폭하는 연산증폭기(OP1)와; 상기 전류미러부(20)의 제1모스트랜지스터(M1)에 드레인단에 제3모스트랜지스터(M3)의 드레인이 연결되고, 상기 연산증폭기(OP1)의 출력을 게이트에 인가받는 제3모스트랜지스터(M3)의 소오스단의 출력을 상기 피드백기준전압(VREF2)으로 피드백시킴과 아울러 직렬연결된 복수의 저항(R1 - R3)을 통해 분압된 전압을 톱니파 파형의 상한값(VTH)과 하한값(VTL)을 발생시키는 진폭제어 신호발생부(12)로 구성된다.
또한, 톱니파 진폭제어부(40)는, 상기 레귤레이터부(10)의 톱니파 상한값(VTH)과 하한값(VTL)을 상기 톱니파 발생부(50)의 톱니파 신호(SAW)와 각각 비교하는 제1,제2비교기(COMP1)(COMP2)와, 상기 제1,2비교기(COMP1)(COMP2)의 출력신호를 각각 리세트단자(R)와 세트단자(S)에 입력받아 톱니파의 진폭을 제어하기 위한 구형파 출력을 하는 래치(41)와, 상기 래치(41)의 출력을 직렬연결된 2개의 인버터를 통해서 정형화하여 상기 톱니파 발생부(30)의 피모스, 엔모스 트랜지스터인 제5,제4모스트랜지스터(M5)(M4)의 게이트에 블랭크(Blank)신호로 인가하는 파형 정형부(42)를 포함하여 구성된다.
여기서, 전류미러부(20)의 제1,제2 모스트랜지스터(M1)(M2), 제6모스트랜지스터(M6)와, 톱니파 발생부(30)의 제5모스트랜지스터(M5)는 피모스트랜지스터이고, 레귤레이터부(10)의 제3모스트렌지스터(M3)와, 톱니파 발생부(30)의 제4모스트랜지스터(M4)는 엔모스 트랜지스터이다. 편의상 제1-제5모스트랜지스터로 설명한다.
이와 같은 본 발명은, DC-DC컨버터나, 펄스폭 변조회로에 이용되며, 레귤레이터부(10)는, 하나의 기준전압발생기(Reference)(11)와 하나의 연산증폭기(OP1) 및 모스트랜지스터(M3)와 3개의 저항(R1 - R3)을 이용하여 매우 간단한 형태의 레귤레이터(Regulator)를 구성한 것이다. 이는 제3모스트렌지스터(M3)의 소스(source)단이 VREF2로 일정하게 유지 되도록 구성한 것이다.
전류미러부(20)의 제1모스트랜지스터(M1)의 소오스단에서 제3모스트랜지스터(M3)의 드레인 측으로 흐르는 전류 I1은 VREF2 / (R1 + R2 + R3)로 일정하게 유지된다. 이는 제1모스트렌지서터(M1)와 제2모스트렌지스터(M2)의 전류미러 연결에 의해 제1,제2모스트랜지스터(M1)(M2)의 채널폭(Channel Width) 비에 따라 톱니파 발생부(30)에 흐르는 전류 I2에 반영되어, 톱니파 출력용 콘덴서(C2)의 충전전류로 사용 톱니파의 상승시간을 결정하도록 설계된 것이다.
톱니파의 진폭은 레귤레이터부(10)의 톱니파 상한값(VTH), 하한값(VTL)에 의 해 결정되며, 이는 상기 레귤레이터부(10)의 저항(R1, R2, R3)의 분압에 의해 간단히 정해 질 수 있으며, 이는 레귤레이터부(10)의 제어 루프에 포함되므로, 그 전압이 레귤레이션되어 기준전압발생기(11)의 기준전압(VREF1)의 정밀도에 준하는 정확도를 가질 수 있으므로 생성되는 톱니파의 진폭은 일정하게 유지된다.
톱니파 진폭 제어부(40)의 제1,제2비교기(COMP1)(COMP2)와 래치(LATCH)(41)는 톱니파 출력용 콘덴서(Capacitor)(C2)의 충전전압과 상기 톱니파 상한값(VTH) 및 하한값(VTL)을 비교하고, 상기 톱니파 출력용 콘덴서(C2)의 전압 즉, 톱니파(SAW) 신호가 상기 톱니파 상한값(VTH) 보다 높아지게 되면 래치(41)는 리세트되어 블랭크신호(Blank)가 하이가 되어 톱니파 발생부(30)의 제5모스트랜지스터(M5)에 의해 I2의 흐름이 중지되어 충전 전류를 차단하고, 톱니파 출력용 콘덴서(C2)에 충전된 전하는 제4모스트랜지스터(M4)를 통해 방전되도록 하여 톱니파의 하강기를 구성한다.
상기 톱니파 출력용 콘덴서(C2)의 충전전압이 방전되어 상기 톱니파 하한값(VTL)보다 낮아지게 되면 제2비교기(COMP2)가 하이신호가 되어 래치(41)를 세트시키므로, 래치(41)에서 출력되는 블랭크신호(Blank)가 로우(Low)로 유지되어, 제5모트스랜지스터(M5)를 통해 전류미러부(20)의 제1,제2모스트랜지스터(M1)(M2)에 의해 충전전류 I2를 계속 흐르게 하여 충전이 진행되어 톱니파의 상승기를 구성하게 된다.
톱니파 출력용 콘덴서(C2)가 충전되어 톱니파 상한값(VTH)보다 높아질 경우 다시 상기의 과정을 반복하여 일정한 주파수를 지니는 톱니파형이 생성된다.
이때, 래치(41)에서 발생된 신호는 제4모스트랜지스터(M4)를 제어하여 방전 패스(Path)를 구성할 뿐만 아니라, 제5모스트랜지스터(M5)를 제어하여 충전전류를 차단하는 기능도 가지게 함으로서 톱니파의 하강기에 회로가 소모하는 전류를 최소화할 수 있도록 하였다.
이와 같은 본 발명은 톱니파의 진폭을 결정하는 기준전압이 레귤레이터 구성을 통해 단일 블록에서 생성되며, 레귤레이터 구성을 통해 일정한 전압이 생성되고, 그 일정한 전압과 정해진 저항값을 통해 일정한 전류 I1이 생성되도록 하고 이는 전류미러 구성의 모스트랜지스터(M1)(M2)의 채널 폭의 비에 의해 충전전류 I2가 결정되도록 한 것이다.
또한 이를 통해 생성될 톱니파의 주파수의 조정은 전류미러구성의 모스트랜지스터(M1)(M2)의 비에 의해 간단히 조정될 수 있도록 하여, 응용 회로의 특성에 따라 주파수를 쉽게 가변할 수 있도록 한다.
또한, 생성된 상,하한 전압과 비교기(Comparator), 래치, 엔모스트랜지스터(M4), 피모스트랜지스터(M5)에 의해 원하는 진폭을 가지는 톱니파가 생성될 수 있도록 하며, 엔모스트랜지스터(M4)와 피모스트랜지스터(M5)는 톱니파출력용 콘덴서(C2)의 충방전을 제어하여 톱니파를 생성하게 함과 동시에 엔모스트랜지스터(M4)는 톱니파 충전용 콘덴서(C2)의 충전시기에 오프(Off), 피모스트랜지스터(M5)는 톱니파 출력용 콘덴서(C2)의 방전시기에 오프(Off) 되도록 하여 충전 전류를 차단함으로써 회로 동작시 사용되는 전류를 최소화 할 수 있도록 한 것이다.
이상과 같이, 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
도 1은 본 발명에 의한 반도체 파형 발생기의 회로도.
도 2는 본 발명에 의한 톱니파 발생기의 주요 파형 특성도.
<도면의 주요부분에 대한 부호의 설명>
10 : 레귤레이터부 11 : 기준전압발생기
12 : 진폭 제어신호 발생부 20 : 전류미러부
30 : 톱니파 발생부 40 : 톱니파 진폭제어부
41 : 래치 42 : 파형 정형부

Claims (3)

  1. 반도체 파형 발생기에 있어서,
    VDD를 입력받아 안정된 기준전압을 발생시키고, 기준전압을 분압하여 톱니파의 상한값(VTH)과 하한값(VTL)을 발생시키는 레귤레이터부(10)와;
    제1,제2모스 트랜지스터(M1)(M2)의 게이트에 제6모스트랜지스터(M6)를 통해 바이어스 전압을 인가받아 전류 미러로서 작동되어 상기 제1모스트랜지스터(M1)를 통해 상기 레귤레이터부(10)에 바이어스를 공급하는 전류 미러부(20)와;
    상기 전류미러부(20)의 제2모스트랜지스터(M2)의 드레인단에 피모스트랜지스터와 엔모스 트랜지스터인 제5,제4모스트랜지스터(M5)(M4)가 직렬 연결되고, 제5, 제4 모스트랜지스터(M5)(M4)의 중간 접속점에서 콘덴서(C2)의 충방전에 의해 톱니파(SAW)를 출력하는 톱니파 발생부(30)와;
    상기 톱니파 발생부(30)의 톱니파 출력신호와 상기 레귤레이터부(10)의 톱니파 상한값(VTH)과 하한값(VTL)을 각각 비교하여 톱니파의 상한/하한 제어에 따른 진폭이 제어된 구형파 신호를 발생시켜 상기 톱니파 발생부(30)의 제5,제4모스트랜지스터(M5)(M4)의 게이트에 블랭크(Blank)신호로 인가하는 톱니파 진폭제어부(40)로 구성되되,
    상기 레귤레이터부(10)는,
    VDD를 입력받아 기준전압(VREF1)을 발생하는 기준전압 발생기(11)와;
    상기 기준전압(VREF1)과 콘덴서(C1)를 통해 안정화시킨 피드백 기준전압(VREF2)의 차이를 증폭하는 연산증폭기(OP1)와;
    상기 전류미러부(20)의 제1모스트랜지스터(M1)에 드레인단에 제3모스트랜지스터(M3)의 드레인이 연결되고, 상기 연산증폭기(OP1)의 출력을 게이트에 인가받는 제3모스트랜지스터(M3)의 소오스단의 출력을 상기 피드백기준전압(VREF2)으로 피드백시킴과 아울러 직렬연결된 복수의 저항(R1 - R3)을 통해 분압된 전압을 톱니파 파형의 상한값(VTH)과 하한값(VTL)을 발생시키는 진폭제어 신호발생부(12)로 구성된 것을 특징으로 하는 반도체 파형 발생기.
  2. 삭제
  3. 제 1 항에 있어서, 상기 톱니파 진폭제어부(40)는,
    상기 레귤레이터부(10)의 톱니파 상한값(VTH)과 하한값(VTL)을 상기 톱니파 발생부(50)의 톱니파 신호(SAW)와 각각 비교하는 제1,제2비교기(COMP1)(COMP2)와, 상기 제1,2비교기(COMP1)(COMP2)의 출력신호를 각각 리세트단자(R)와 세트단자(S)에 입력받아 톱니파의 진폭을 제어하기 위한 구형파 출력을 하는 래치(41)와, 상기 래치(41)의 출력을 직렬연결된 2개의 인버터를 통해서 정형화하여 상기 톱니파 발생부(30)의 피모스, 엔모스 트랜지스터인 제5,제4모스트랜지스터(M5)(M4)의 게이트에 블랭크(Blank)신호로 인가하는 파형 정형부(42)를 포함하여 구성된 것을 특징으로 하는 반도체 파형 발생기.
KR1020090029713A 2009-04-07 2009-04-07 반도체 파형 발생기 KR101268314B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090029713A KR101268314B1 (ko) 2009-04-07 2009-04-07 반도체 파형 발생기
PCT/KR2009/002454 WO2010117106A1 (ko) 2009-04-07 2009-05-11 반도체 파형 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090029713A KR101268314B1 (ko) 2009-04-07 2009-04-07 반도체 파형 발생기

Publications (2)

Publication Number Publication Date
KR20100111343A KR20100111343A (ko) 2010-10-15
KR101268314B1 true KR101268314B1 (ko) 2013-06-04

Family

ID=42936384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090029713A KR101268314B1 (ko) 2009-04-07 2009-04-07 반도체 파형 발생기

Country Status (2)

Country Link
KR (1) KR101268314B1 (ko)
WO (1) WO2010117106A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532241B1 (ko) * 2011-05-19 2015-07-01 (주)태진기술 반도체 파형 발생기
KR101437232B1 (ko) * 2012-11-26 2014-09-02 인하대학교 산학협력단 Ｂｃｍ을 이용한 고효율 ａｃ 입력 ｌｅｄ 드라이버 장치
CN106788347B (zh) * 2017-01-12 2024-02-02 中国计量大学 一种三角波的发生装置和调节方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821835B2 (ja) * 1982-08-20 1996-03-04 ロ−ム株式会社 電圧制御発振回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055942A (ko) * 2000-12-29 2002-07-10 박종섭 클럭 발생 회로
JP4242223B2 (ja) * 2003-07-30 2009-03-25 アルプス電気株式会社 パルス発生回路
JP4568096B2 (ja) * 2004-11-25 2010-10-27 Ｏｋｉセミコンダクタ株式会社 入出力回路
KR100731449B1 (ko) * 2005-09-13 2007-06-21 세이코 엡슨 가부시키가이샤 펄스 발생 회로 및 이 회로를 이용한 전자 장치, 휴대전화기, 퍼스널 컴퓨터, 및, 이 회로를 이용한 정보 전송방법
JP4850540B2 (ja) * 2005-12-26 2012-01-11 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821835B2 (ja) * 1982-08-20 1996-03-04 ロ−ム株式会社 電圧制御発振回路

Also Published As

Publication number Publication date
KR20100111343A (ko) 2010-10-15
WO2010117106A1 (ko) 2010-10-14

Similar Documents

Publication Publication Date Title
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
KR101226049B1 (ko) 커패시터가 내장된 ｒｃ 발진기 집적회로
US7336110B1 (en) Differential amplitude controlled sawtooth generator
US8710939B2 (en) Oscillator circuit which compensates for external voltage supply, temperature and process
US5912574A (en) Dual loop PLL with secondary loop to achieve 50% duty cycle
JP4495695B2 (ja) 発振回路
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
US7068114B2 (en) Constant current circuit used for ring oscillator and charge pump circuit
KR20110090802A (ko) 전류―모드 프로그래밍가능한 기준 회로들 및 그를 위한 방법들
US9350292B2 (en) Oscillation circuit, current generation circuit, and oscillation method
US6456166B2 (en) Semiconductor integrated circuit and phase locked loop circuit
US10536114B2 (en) Oscillator circuit
KR101268314B1 (ko) 반도체 파형 발생기
US6720836B2 (en) CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations
US8362844B2 (en) Delay circuit and voltage controlled oscillation circuit
US7535269B2 (en) Multiplier circuit
US7256623B2 (en) Frequency programmable feed-forward oscillator and triangle wave generator
TWI436593B (zh) 具有前饋補償的高精密度振盪器系統及其方法
CN105099441B (zh) 电荷泵电路和锁相环电路
US8917122B1 (en) Frequency dividers
KR20010062155A (ko) 제어 발진 시스템 및 방법
US8643439B2 (en) Oscillation circuit of semiconductor apparatus
KR101532241B1 (ko) 반도체 파형 발생기
CN106506002B (zh) 一种基于恒流充放电实现输入信号满幅的vco电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110628

Effective date: 20121123

GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 7