KR20010011502A - 가변 오실레이션 주기를 갖는 차지펌프회로 - Google Patents

가변 오실레이션 주기를 갖는 차지펌프회로 Download PDF

Info

Publication number
KR20010011502A
KR20010011502A KR1019990030898A KR19990030898A KR20010011502A KR 20010011502 A KR20010011502 A KR 20010011502A KR 1019990030898 A KR1019990030898 A KR 1019990030898A KR 19990030898 A KR19990030898 A KR 19990030898A KR 20010011502 A KR20010011502 A KR 20010011502A
Authority
KR
South Korea
Prior art keywords
voltage
charge pump
output
current
pump circuit
Prior art date
Application number
KR1019990030898A
Other languages
English (en)
Other versions
KR100300077B1 (ko
Inventor
이재구
전영현
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990030898A priority Critical patent/KR100300077B1/ko
Priority to US09/472,163 priority patent/US6294950B1/en
Priority to DE10003059A priority patent/DE10003059A1/de
Publication of KR20010011502A publication Critical patent/KR20010011502A/ko
Application granted granted Critical
Publication of KR100300077B1 publication Critical patent/KR100300077B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/08—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전하소비량에 비례하여 차지펌핑을 위한 오실레이션 주파수를 가변시킬 수 있는 차지펌프회로에 관한 것이다. 본 발명은 승압전압을 소정 레벨로 분배하는 전압 분배기와, 상기 전압 분배기에서 출력된 분배전압과 기준전압과의 전압차를 감지하여, 감지된 전압차에 대응되는 제어전압을 출력하는 전압레벨 감지부와, 상기 전압레벨 감지부에서 출력된 제어전압에 따라 오실레이션 주파수를 가변시키는 오실레이터회로와, 상기 오실레이터회로의 출력에 따라 펌핑동작을 수행하여 승압전압을 출력하는 차지펌프로 구성된다.

Description

가변 오실레이션 주기를 갖는 차지펌프회로{CHARGE PUMP CIRCUIT HAVING ADAPTIVE OSCILLATION PERIOD}
본 발명은 반도체 메모리장치의 승압회로에 관한 것으로서, 특히 차지펌프의 전하소비에 비례하여 오실레이션주기를 가변시킬 수 있는 차지펌프회로에 관한 것이다.
도 1에는 단일(single) 오실레이션 주기를 갖는 종래의 차지펌프회로가 도시되어 있다. 도 1에 도시된 바와 같이, 단일 오실레이션 주기를 갖는 종래의 차지펌프회로는 승압전압(Vboot)을 소정레벨로 분배하는 전압분배기(100)와, 그 전압분배기(100)에서 출력된 분배전압(Vdiv)과 기준전압(Vref)을 비교하여 제어전압(Vcon)을 출력하는 비교기(102)와, 상기 비교기(102)에서 출력된 제어전압(Vcon)에 따라 고정된(Fixed) 오실레이션주기를 갖는 펄스신호(OSC)를 출력하는 링 오실레이터(104)와, 상기 오실레이터(104)에서 출력된 펄스신호(OSC)에 따라 펌핑동작을 수행하여 승압전압(Vboot)을 출력하는 차지펌프(106)로 구성된다.
상기 링 오실레이터(104)는 링을 형성하는 복수개의 인버터들로 구성되며, 각 인버터사이에는 RC적분회로가 삽입된다. 또한, 상기 복수개의 인버터들중에서 마지막 인버터는 상기 비교기(102)의 제어전압(Vcon)에 의해 제어되는 클럭드(Clocked) 인버터로 구성된다.
상기 차지펌프(106)는 입력노드(a)와 제1노드(b)사이에 접속된 제1펌핑 캐폐시터(Cp1)와, 상기 제1노드(b)와 출력노드(e)사이에 접속되어, 상기 제1펌핑 캐폐시터(Cp1)의 전압을 출력노드(d)로 전송하는 출력 트랜지스터(11)와, 상기 입력노드(a)와 제2노드(c)사이에 순차 접속된 인버터(IN1) 및 제2펌핑 캐폐시터(Cp2)와, 전원전압(Vdd)과 제2노드(c)사이에 접속된 다이오드형 n-채널 MOSFET(12)와, 전원전압(Vdd)과 제1노드(b)사이에 접속되어, 제1펌핑 캐폐시터(Cp1)를 프리차지하는 n-채널 MOSFET(13)와, 입력노드(a)와 제3노드(d)사이에 접속된 제3펌핑 캐폐시터(Cp3)와, 제3노드(d)와 상기 출력 트랜지스터(11)의 공통노드와 전원전압(Vdd)사이에 접속된 다이오드 형 n-채널 MOSFET(14)로 구성된다. 이때, 제1펌핑 캐폐시터(Cp1)의 크기는 동일한 크기를 갖는 제2,제3펌핑 캐폐시터(Cp2),(Cp3)보다 매우 크게 설정된다.
이와같이 구성된 단일 오실레이션 주기를 갖는 종래 차지펌프회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
전원전압(Vdd)인가 후 기준전압(Vref)이 입력되면, 비교기(102)로부터 하이레벨의 제어신호(Vcon)를 출력되어 링 오실레이터(104)가 인에이블되며, 인에이블된 링 오실레이터(104)는 고정된 오실레이션 주파수를 갖는 펄스신호(OSC)를 출력한다. 도 4A에는 단일 오실레이션 주기를 갖는 종래의 차지펌프회로에서 스텐바이모드와 액티브모드시에 출력되는 펄스신호(OSC)의 일예가 도시되어 있다. 따라서, 차지펌프(106)는 상기 링 오실레이터(104)에서 출력된 펄스신호(OSC)의 레벨에 따라 펌핑동작을 수행하여 소정 레벨의 승압전압(Vboot)을 출력한다.
이후, 상기 차지펌프의 펌핑동작은 상세히 설명하면 다음과 같다.
펄스신호(OSC)가 하이레벨일 때 제2펌핑 캐폐시터(Cp2)에는 다이오드형 n-채널 MOSFET(12)의 문턱전압(Vth2)만큼 강하된 전압(Vdd-Vth2)이 충전(Charge up)되고, 펄스신호(OSC)가 로우레벨일 때 제3펌핑 캐폐시터(Cp3)에는 다이오드형 n-채널 MOSFET(14)의 문턱전압(Vth3)만큼 강하된 전압(Vdd-Vth3)이 충전된다. 이때, 제2,제3노드(c),(d)의 전압은 각각 Vdd-Vth2 및 Vdd-Vth3이다.
따라서, 상기 링 오실레이터(104)에서 출력된 펄스신호(OSC)가 로우레벨이라고 가정하면, 이전 싸이클에서 Vdd-Vth2레벨로 충전되었던 제2펌핑 캐폐시터(Cp2)는 인버터(IN1)에서 반전된 펄스신호(OSC)에 따라 펌핑동작을 수행하기 때문에 제1노드(b)에는 n-채널 MOSFET(13)의 문턱전압(Vth1)만큼 강하된 Vdd-Vth1레벨의 전압이 프리차지된다.
이후, 펄스신호(OSC)가 다시 로우레벨에서 하이레벨로 천이하면, 제1,제3펌핑 캐폐시터(Cp1),(Cp3)는 차지펌핑동작을 수행하고, 제2펌핑 캐폐시터(Cp2)는 다이오드형 n-채널 MOSFET(12)에 의해 다시 Vdd-Vth2레벨로 충전된다. 그 결과, 상기 제3노드(d)의 전압에 의해 출력 트랜지스터(11)가 턴온되어, 상기 제1펌핑 캐폐시터(Cp1)에서 승압된 제1노드(b)의 전압이 출력 트랜지스터(11)를 통하여 출력노드(e)로 출력된다.
따라서, 전압분배기(100)는 차지펌프(106)에서 출력된 승압전압(Vboot)을 분압하고, 비교기(102)는 상기 전압분배기(100)에서 출력된 분배전압(Vdiv)과 기준전압(Vref)을 비교하여 차지펌프(106)의 펌핑동작을 계속 수행할 것인지 결정한다. 즉, 분배전압(Vdiv)이 기준전압(Vref)보다 작으면 링 오실레이터(104)를 인에이블시켜 차지펌프(106)의 펌핑동작을 계속하고, 분배전압(Vdiv)이 기준전압(Vref)보다 크면 링 오실레이터(104)를 디스에이블시켜 차지펌프(106)의 펌핑동작을 정지시킨다.
그러나, 상기 단일(single) 오실레이션 주기를 갖는 종래의 차지펌프회로에서 링 오실레이터(104)의 오실레이션 주파수는 도 5에 도시된 바와 같이, 액티브모드 및 스텐바이모드에서 모두 차지펌프(106)의 펌핑효율을 최대(Emax)로 유지하기 위한 값(f1)으로 고정되어 있다. 따라서, 단일 오실레이션 주기를 갖는 종래의 차지펌프회로는스텐바이모드에서 전력소모가 증가되는 문제점이 발생된다. 또한, 단일 오실레이션 주기를 갖는 종래의 차지펌프회로는 차지펌프(106)의 제1펌핑 캐폐시턴스(Cp1)는 최대 전하소비의 요구(최대의 펌핑효율)를 만족시키기 위하여 충분히 크게 유지되어야 한다. 따라서, 단일 오실레이션 주기를 갖는 종래의 차지펌프회로는 제1펌핑 캐폐시터(Cp1)에 의해 차지펌프(106)의 전체 사이즈가 증가되는 단점이 있었다.
도 2에는 이중(dual) 오실레이션 주기를 갖는 종래의 차지펌프회로가 도시되어 있다. 도 2에 도시된 바와같이, 이중 오실레이션 주기를 갖는 종래의 차지펌프회로는 도 1에 도시된 단일 오실레이션 주기를 갖는 종래의 차지펌프회로에 오실레이터 지연부(108)가 추가로 접속된다. 상기 오실레이터 지연부(108)는 링 오실레이터(104)와 동일하게 구성되며, 제1,제2스위치(SW1),(SW2)를 통하여 링 오실레이터(104)에 접속 또는 차단된다.
따라서, 제1,제2스위치(SW1),(SW2)는 모드판별신호(MDS)에 따라 동작되어, 액티브모드시에는 상기 오실레이터 지연부(108)를 링 오실레이터(104)에 접속시키고, 스텐바이모드시에는 상기 오실레이터 지연부(108)를 상기 링 오실레이터(104)로부터 차단시킨다. 그 결과, 링 오실레이터(104)에서 출력되는 펄스신호(OSC)의 오실레이션 주파수는 액티브모드 및 스텐바이모드에서 각기 다른 값으로 고정된다. 즉, 액티브모드에서 링 오실레이터(104)의 오실레이션 주파수는 최대 전하소비의 요구를 만족시키기 위한 값(f1)(높은 주파수)으로 고정되고, 스텐바이모드에서는 적은 전하소비를 만족시키기 위한 값(낮은 주파수)으로 고정된다. 도 4B에는 이중 오실레이션 주기를 갖는 종래의 차지펌프회로에서 스텐바이모드와 액티브모드시에 출력되는 펄스신호(OSC)의 일 예가 도시되어 있다.
그런데, 이중 오실레이션 주기를 갖는 종래의 차지펌프회로의 경우에도 액티브모드에서 제1펌핑 캐폐시터(Cp1)의 캐폐시턴스는 최대 전하소비의 요구를 만족시켜야만 한다. 이는 상기 단일 오실레이션 주기를 갖는 종래의 차지펌프회로의 경우와 동일하다. 따라서, 단일 오실레이션 주기를 갖는 차지펌프회로와 비교할 때 이중 오실레이션주기를 갖는 차지펌프회로는 스텐바이모드시에서 전력소비를 절감할 수 있는 잇점은 있지만, 제1펌핑 캐폐시터(Cp1)에 의해 여전히 차지펌프회로의 사이즈가 증가된다.
또한, 이중 오실레이션주기를 갖는 차지펌프회로의 경우는 스텐바이모드에서 잘못 예측된 전하소비(누설전류)에 의해 승압전압의 레벨이 떨어질 수 있다. 이는 반도체메모리장치의 동작이 스텐바이모드에서 액티브모드로 전환될 경우 펌핑전압이 승압전압레벨로 빠르게 복구할 수 없는 문제점을 가지게 된다.
따라서, 본 발명의 목적은 차지펌프의 전하소비에 비례하여 오실레이션 주파수를 가변시킬 수 있는 차지펌프회로는 제공하는데 있다.
본 발명의 다른 목적은 차지펌프의 사이즈와 전력소비를 절감시킬 수 있는 차지펌프회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 가변 오실레이션 주기를 갖는 차지펌프회로는 승압전압을 소정 레벨로 분배하는 전압 분배기와, 상기 전압 분배기에서 출력된 분배전압과 기준전압과의 전압차를 감지하여, 감지된 전압차에 대응되는 제어전압을 출력하는 전압레벨 감지부와, 상기 전압레벨 감지부에서 출력된 제어전압에 따라 차지펌핑을 위한 오실레이션 주파수를 가변시키는 오실레이터회로와, 상기 오실레이터회로의 출력에 따라 펌핑동작을 수행하여 승압전압을 출력하는 차지펌프로 구성된다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 오실레이터회로는 전압레벨 감지부에서 출력된 제어전압에 따라 기준전류를 발생하는 전류소스와, 상기 전류소스에서 출력된 기준전류를 커런트 미러링하여 복수의 소스전류를 출력하는 커런트 미러부와, 상기 커런트 미러부와 접지사이에 접속되어, 상기 소스전류들에 따라 오실레이션 주파수를 가변시키는 링 오실레이터와, 상기 링 오실레이터의 출력을 버퍼링하여 차지펌프의 펌핑동작을 위한 펄스신호를 출력하는 출력버퍼로 구성된다.
도 1은 단일 오실레이션 주기를 갖는 종래의 차지펌프회로의 구성도.
도 2는 이중 오실레이션 주기를 갖는 종래의 차지펌프회로의 구성도.
도 3은 본 발명에 따른 가변 오실레이션 주기를 갖는 차지펌프회로의 구성도.
도 4는 종래 기술 및 본 발명에서 스텐바이모드와 액티브모드시의 펄스신호(OSC)의 일 예를 나타낸 도면.
도 5는 종래 및 본 발명에서 오실레이션 주파수에 따른 차지펌핑 효율의 시뮬레이션 결과를 나타낸 도면.
도 6은 종래 및 본 발명에서 소비전류(iboot)에 따른 펌핑 캐폐시턴스의 시뮬레이션 결과를 나타낸 도면.
도 7은 종래 및 본 발명에서 소비전류(iboot)에 따른 공급전류(idd)의 시뮬레이션 결과를 도면.
*** 도면의 주요 부분에 대한 부호의 설명 ***
200 : 전압레벨 감지부 202 : 오실레이터회로
204 : 차지펌프 206 : 전압분배기
도 3에는 본 발명에 따른 가변 오실레이션 주기를 갖는 차지펌프회로가 도시되어 있다. 도 3에 도시된 바와같이, 본 발명에 따른 가변 오실레이션주기를 갖는 차지펌프회로는 전압레벨 감지부(200)와, 오실레이터 회로(202), 차지펌프(206) 및 전압분배기(206)으로 구성된다. 이때, 상기 차지펌프(206)와 전압분배기(206)는 종래와 동일한 구조 및 동작을 갖는다.
전압레벨 감지부(200)는 차동증폭기로 구성되며, 기준전압(Vref)과 승압전압(Vboot)과의 전압차, 상세하게는 기준전압(Vref)과 분배전압(Vdiv)의 전압차를 검출한다.
상기 전압레벨 감지부(200)는 제어전압(Vcon)에 따라 기준전류(i1)를 발생하는 전류소스(21)와, 상기 기준전류(i1)를 커런트 미러링(Mirroring)하여 소스전류(i2∼i6)를 출력하는 커런트 미러부(22)와, 상기 소스전류(i2∼i6)들에 따라 펄스신호(OSC)의 오실레이션 주파수를 가변시키는 링 오실레이터(23)와, 상기 링 오실레이터(23)의 출력을 버퍼링하여 펄스신호(OSC)를 출력하는 출력버퍼(24)로 구성된다.
상기 전류소스(21)는 n-채널 MOSFET이며, 상기 커런트 미러부(22)는 동일한 6개의 p-채널 MOSFET(22a∼22f)들로 구성된다. 상기 p-채널 MOSFET(22a)의 드레인은 전류소스(21)에 접속되고, 나머지 p-채널 MOSFET(22b∼22f)들은 각각 링 오실레이터(23)의 파워 소스단자에 접속된다. 이때, 상기 p-채널 MOSFET(22a)는 상기 p-채널 MOSFET(22b∼22f6)들의 구동전류의 양을 결정한다. 그리고, 상기 p-채널 MOSFET(22a)와 p-채널 MOSFET(22b∼22f)의 사이즈는 각 p-채널 MOSFET(22a∼22f)들을 통한 기준전류(i1)와 소스전류(i2∼i6)의 비(ratio)로 설정되는데, 본 발명에서는 p-채널 MOSFET(22a∼22f)들의 사이즈는 동일하게 설정된다. 또한, 상기 링 오실레이터(23)는 커런트 미러부(22)와 접지(Vss)사이에 접속되며, 링을 형성하는 복수의 인버터(23a∼23e)들로 구성된다.
상기 출력버퍼(24)는 전원전압(Vdd)과 접지(Vss)사이에 직렬 접속된 p-채널 MOSFET(24a),(24b)들과 n-채널 MOSFET(24c),(24d)들로 구성된다. 이때, 상기 p-채널 MOSFET(24a)와 n-채널 MOSFET(24d)의 게이트는 인버터(21c)의 출력을 입력받고, p-채널 MOSFET(24b)와 n-채널 MOSFET(24c)의 게이트는 인버터(21e)의 출력을 입력받는다.
이와같이 구성된 본 발명에 따른 가변 오실레이션주기를 갖는 차지펌프회로의 동작은 다음과 같다.
차지펌프(204)에서 출력된 승압전압(Vpp)은 종래와 동일하게 전압분배기(206)에서 소정레벨로 분배된 후 전압레벨 감지부(200)로 입력된다. 전압레벨 감지부(200)는 기준전압(Vref)과 전압분배기(206)의 분배전압(Vdiv)과의 차를 증폭하여, 해당 전압차에 대응되는 제어전압(Vcon)을 오실레이터 회로(202)의 전류소스(21)로 출력한다. 이때, 커런트 미러부(22)의 p-채널 MOSFET(22a)를 통해 흐르는 기준전류(i1)는 전류소스(21)에 의해 결정되며, 상기 p-채널 MOSFET(22b∼22f6)들은 기준전류(i1)를 커런트미러링하여 소스전류(i2∼i6)를 출력한다. 따라서, 링 오실레이터(23)는 상기 커런트 미러부(22)에서 출력된 소스전류(i2∼i6)에 따라 오실레이션 주파수를 가변시키며, 출력부(24)는 상기 인버터(23c)의 출력에 따라 상기 인버터(23f)의 출력을 버퍼링하여 차지펌프(204)를 구동하기 위한 펄스신호(OSC)를 출력한다. 도 4C에는 본 발명에서 스텐바이모드 및 액티브모드시에 출력되는 펄스신호(OSC)의 일예가 도시되어 있다.
액티브모드에서 큰 전하소비에 의해 분배전압(Vdiv)이 기준전압(Vref)보다 낮아지면, 차동증폭기(200)는 출력노드(N1)을 통하여 하이레벨의 제어전압(Vcon)을 출력하여 전류소스(21)를 턴온시킨다. 그 결과, 상기 전류소스(21)의 저항이 감소되어, 커런트 미러부(22)의 p-채널 MOSFET(22a)를 통하여 흐르는 기준전류(i1)가 증가된다. 기준전류(i1)가 증가되면 커런트미러링에 의해 p-채널 MOSFET(22b∼22f)을 통하여 흐르는 소스전류(i2∼i6)들도 역시 증가되고, 소스전류(i2∼i6)의 증가에 의해 링 오실레이터(23)의 인버터(23a∼23f)들이 고속으로 동작되어, 결국 링 오실레이이터(23)의 오실레이션 주파수가 증가된다.
이후, 차지펌프(204)의 펌핑동작에 의해 기준전압(Vref)과 분배전압(Vdiv)과의 차가 감소하면 차동증폭기(200)에서 출력된 제어전압(Vcon)에 의해 전류소스(21)의 저항이 증가되어 기준전류(i1) 및 소스전류(i2∼i6)들이 감소된다. 그 결과 링 오실레이터(23)의 인버터(23a∼23f)들이 저속으로 동작되어 링 오실레이이터(23)의 오실레이션 주파수는 감소한다. 따라서, 오실레이션 주파수는 기준전압(Vref)과 분배전압(Vdiv)의 차에 따라 연속적으로 변화한다.
반면에, 스텐바이모드에서 분배전압(Vdiv)이 기준전압(Vref)보다 커지면 차동증폭기(200)는 출력노드(N1)를 통하여 로우레벨의 제어전압(Vcon)을 출력한다. 그 결과, 전류소스(21)가 턴오프되어(cut-off 상태), p-채널 MOSFET(22a)를 통해 더 이상 기준전류(i1)가 흐르지 않게 되며, 소스전류(i2∼i6)들도 p-채널 MOSFET(22b∼22f)를 통하여 흐르지 않게 된다. 따라서, 링 오실레이터(23)는 승압전압(Vboot)의 전하가 누설될 때까지 펄스신호(OSC)를 출력하지 않게 된다. 이후, 전하가 누설되어 승압전압(Vboot)이 기준전압(Vref)보다 낮아지면, 전하의 누설량에 따라 상술한 바와 같이 링 오실레이이터(23)의 오실레이션 주파수는 점차적으로 감소 또는 증가하게 된다.
전술한 바와같이 종래의 단일 오실레이션 주기 및 이중 오실레이션 주기를 갖는 차지펌프회로에서는 전하소비되었는지(전하소비의 존재)에 따라 하나 또는 두 개의 고정된 오실레이션 주파수로 차지펌프(104)를 구동하였다. 그런데, 본 발명은 전하소비의 존재(existence)에 의해서가 아니라 전하소비의 양에 따라 오실레이션 주파수를 가변시켜 차지펌프(204)를 구동한다.
도 5에는 오실레이션 주파수에 따른 차지펌핑 효율의 시뮬레이션 결과가 도시되어 있다. 이때, iboot는 Vboot에 의한 소비전류이며, 시뮬레이션을 위하여 500pF의 펌핑 캐폐시턴스가 사용되었다. 도 5에 도시된 바와같이, 액티브모드에서 종래의 오실레이션 주파수는 최대 효율(Emax)을 나태내는 값(f1)으로 무조건 고정된다. 그런데, 오실레이션 주파수가 f1을 초과하는 경우, 본 발명에 따른 오실레이션 주파수는 최대효율(Emax)로부터 오실레이션 주파수가 f2인 최소효율(3/4Emax)로 변화된다.
또한, 도 6에는 승압전압(Vboot)에서 소비전류(iboot)에 따른 펌핑 캐폐시턴스의 시뮬레이션 결과가 도시되어 있다. 이때, 상기 시뮬레이션은 누설전류 및 전류소비가 모두 고려된 액티브모드에서 수행되었다. 도 6에 도시된 바와같이, 10mA의 전류(iboot)를 발생하기 위하여, 종래의 차지펌프(106)에서 사용된 펌핑 캐페시턴스는 본 발명의 차지펌프(204)에서 사용된 펌핑캐폐시턴스의 약 2배임을 알 수 있다. 그 결과, 통상 차지펌프에서 펌핑 캐페시턴스가 차지하는 비율이 약 40%인점을 감안하면, 본 발명은 종래에 비하여 차지펌프(204)의 사이즈가 약 20%정도로 줄어들게 된다.
도 7에는 소비전류(iboot)의 증가에 따른 공급전류(idd)의 시뮬레이션 결과가 도시되어 있다. 도 6에 도시된 바와같이, 소비전류(iboot)가 10mA일 때, 종래에는 520pF의 펌핑 캐폐시컨스가 필요하지만 본 발명에서는 단지 270pF의 펌핑 캐폐시컨스만이 필요하다. 또한, 도 5에 도시된 바와같이 본 발명은 스텐바이모드에서 오실레이션 주파수를 f2보다 낮게 유지할 경우, 차지펌프(204)에서의 공급전류(idd)의 소비가 종래보다 약 45%정도 줄어들게 된다. 따라서, 본 발명은 차지펌프(204)의 전하소비양에 따라 오실레이션 주파수를 가변시킬 수 있기 때문에 펌핑 캐페시턴스의 사이즈 및 공급전류(idd)의 소비를 절감할 수 있게 된다. 다른 말로 표현하면, 동일한 270pF의 펌핑 캐폐시턴스를 사용할 때 본 발명은 종래에 비하여 차지펌프(204)의 펌핑효율을 80%정도 향상시킬 수 있게 된다.
또한, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지 대안, 수정 및 변경들이 통상의 지식을 갖춘 자에게 자명한 것이 될 것이다.
상술한 바와같이, 본 발명은 차지펌프에서의 전하소비 양에 비례하여 차지펌프의 펌핑주기를 가변시킴으로써, 펌핑 캐폐시턴스의 사이즈와 전력소비를 절감할 수 있는 효과가 있다.
또한, 본 발명은 전하소비 양에 따라 펌핑주기가 가변되기 때문에 스텐바이모드에서 잘못 예측된 전하소비(누설전류)에 의해 승압전압의 레벨이 떨어질 염려가 없다. 따라서, 스텐바이모드에서 액티브모드로 전환시 본 발명은 원하는 승압전압레벨로 빠르게 복구할 수 있는 효과가 있다.

Claims (14)

  1. 승압전압을 소정 레벨로 분배하는 전압 분배기와;
    상기 전압 분배기의 분배전압과 기준전압과의 차를 감지하여, 그 감지된 전압차에 대응되는 제어전압을 출력하는 전압레벨 감지부와;
    상기 전압레벨 감지부에서 출력된 제어전압에 따라 펄스신호의 오실레이션 주파수를 가변시키는 오실레이터회로와;
    상기 오실레이터회로의 펄스신호에 따라 펌핑동작을 수행하여 승압전압을 출력하는 차지펌프로 구성된 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  2. 제1항에 있어서, 상기 전압레벨 감지부는 차동 증폭기인 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  3. 제1항에 있어서, 상기 오실레이터회로는 상기 전압레벨 감지부의 제어전압에 따라 기준전류를 발생하는 전류소스와,
    상기 전류소스의 기준전류를 커런트 미러링하여 복수의 소스전류를 출력하는 커런트 미러부와;
    상기 커런트 미러부와 접지사이에 접속된 제1∼제5인버터들로 구성되어, 상기 커런트미러부에서 출력된 각각의 소스전류들에 따라 오실레이션 주파수를 가변시키는 링 오실레이터와;
    상기 링 오실레이터의 출력을 버퍼링하여 펄스신호를 출력하는 출력버퍼로 구성된 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  4. 제3항에 있어서, 상기 전류소스는 n-채널 MOSFET인 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  5. 제3항에 있어서, 상기 커런트 미러부는 드레인이 전원전압단자에 접속된 동일한 사이즈의 제1-제6MOSFET들로 구성되며, 상기 제1MOSFET의 드레인은 전류소스에 접속되고, 나머지 MOSFET들은 각각 제1∼제5인버터들의 파워 소스단자에 접속되는 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  6. 제5항에 있어서, 상기 제1-제6MOSFET들은 p-채널 MOSFET이며, 상기 제1-제6MOSFET들의 구동전류는 제1MOSFET에 의해 결정되는 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  7. 제3항에 있어서, 상기 출력버퍼는 상기 제3인버터의 출력에 따라 제5인버터의 출력을 반전시키는 인버터인 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  8. 소정 레벨로 분배된 승압전압과 기준전압을 비교하여, 차지펌프의 전하소비량에 대응되는 제어전압을 출력하는 전압레벨 감지부와;
    상기 제어전압에 따라 기준전류를 발생하는 전류소스와,
    상기 기준전류를 커런트 미러링하여 복수의 소스전류를 출력하는 커런트 미러부와;
    상기 커런트 미러부와 접지사이에 접속되어, 상기 소스전류들에 따라 펄스신호의 오실레이션 주파수를 가변시키는 링 오실레이터와;
    상기 링 오실레이터의 펄스신호를 버퍼링하여 차지펌프의 펌핑동작을 위한 펄스신호를 출력하는 출력버퍼로 구성된 것을 특징으로 하는 가변 오실레이션 주기를 갖는 오실레이터회로.
  9. 제8항에 있어서, 상기 전압레벨 감지부는 차동 증폭기인 것을 특징으로 하는 가변 오실레이션 주기를 갖는 오실레이터회로.
  10. 제8항에 있어서, 상기 전류소스는 n-채널 MOSFET인 것을 특징으로 하는 가변 오실레이션 주기를 갖는 오실레이터회로.
  11. 제8항에 있어서, 상기 커런트 미러부는 p-채널의 제1-제6MOSFET들로 구성되며, 상기 제1MOSFET의 드레인은 전류소스에 접속되고, 나머지 MOSFET들은 각각 링 오실레이터의 파워 소스단자에 접속되는 것을 특징으로 하는 가변 오실레이션 주기를 갖는 오실레이터회로.
  12. 제11항에 있어서, 상기 제2-제6MOSFET들의 구동전류는 제1MOSFET에 의해 결정되는 것을 특징으로 하는 가변 오실레이션 주기를 갖는 오실레이터회로.
  13. 제8항에 있어서, 상기 링 오실레이터는 링을 형성하는 홀수개의 제1-제5인버터들로 구성되며, 상기 출력버퍼는 상기 제3인버터의 출력에 따라 제5인버터의 출력을 반전시키는 클럭드-인버터인 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
  14. 제13항에 있어서, 상기 각 인버터들은 n-채널 MOSFET와 p-채널 MOSFET으로 구성되며, 상기 클럭드-인버터는 전원전압과 접지사이에 직렬 접속된 2개의 p-채널 MOSFET와 2개의 n-채널 MOSFET로 구성된 것을 특징으로 하는 가변 오실레이션 주기를 갖는 차지펌프회로.
KR1019990030898A 1999-07-28 1999-07-28 가변 오실레이션 주기를 갖는 차지펌프회로 KR100300077B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990030898A KR100300077B1 (ko) 1999-07-28 1999-07-28 가변 오실레이션 주기를 갖는 차지펌프회로
US09/472,163 US6294950B1 (en) 1999-07-28 1999-12-27 Charge pump circuit having variable oscillation period
DE10003059A DE10003059A1 (de) 1999-07-28 2000-01-25 Ladungspumpenschaltung mit variabler Schwingungsperiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030898A KR100300077B1 (ko) 1999-07-28 1999-07-28 가변 오실레이션 주기를 갖는 차지펌프회로

Publications (2)

Publication Number Publication Date
KR20010011502A true KR20010011502A (ko) 2001-02-15
KR100300077B1 KR100300077B1 (ko) 2001-11-01

Family

ID=19605446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030898A KR100300077B1 (ko) 1999-07-28 1999-07-28 가변 오실레이션 주기를 갖는 차지펌프회로

Country Status (3)

Country Link
US (1) US6294950B1 (ko)
KR (1) KR100300077B1 (ko)
DE (1) DE10003059A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
KR100787940B1 (ko) * 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
KR100911193B1 (ko) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 반도체 집적회로의 전압 생성장치
KR101365327B1 (ko) * 2012-07-31 2014-02-19 삼성전기주식회사 전압변화 보상형 오실레이터 및 오실레이터의 오차 보상방법
KR101435164B1 (ko) * 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19955775C2 (de) * 1999-11-19 2002-04-18 Infineon Technologies Ag Anordnung zur Spannungsversorgung einer elektronischen Schaltung
US6495994B1 (en) * 2001-08-27 2002-12-17 Micron Technology, Inc. Regulator circuit for independent adjustment of pumps in multiple modes of operation
US6736474B1 (en) 2001-12-12 2004-05-18 John W. Tiede Charge pump circuit
DE10351050A1 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Integrierter Ladungspumpen-Spannungswandler
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
JP4487726B2 (ja) * 2004-10-28 2010-06-23 株式会社デンソー アナログスイッチおよびスイッチトキャパシタフィルタ
US20070070725A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage supplying device
US8098089B2 (en) * 2006-07-28 2012-01-17 Stmicroelectronics S.R.L. Voltage booster
US7545170B2 (en) * 2007-02-15 2009-06-09 Himax Technologies Limited Source driver and level shifting method thereof
EP2017946A1 (en) * 2007-07-20 2009-01-21 Stichting IMEC Nederland Electronic power conversion circuit
EP2086096A1 (en) * 2008-01-30 2009-08-05 STMicroelectronics (Research & Development) Limited Regulated charge pump circuit and method of operating a regulated charge pump circuit
KR100897300B1 (ko) * 2008-03-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
JP5554910B2 (ja) * 2008-09-08 2014-07-23 ローム株式会社 チャージポンプ回路の制御回路およびそれらを利用した電源回路
DE102009010550A1 (de) * 2009-02-25 2010-09-02 Texas Instruments Deutschland Gmbh Ladungspumpe mit Selbsttaktung und Verfahren
US9041370B2 (en) 2012-07-09 2015-05-26 Silanna Semiconductor U.S.A., Inc. Charge pump regulator circuit with a variable drive voltage ring oscillator
US9081399B2 (en) * 2012-07-09 2015-07-14 Silanna Semiconductor U.S.A., Inc. Charge pump regulator circuit with variable amplitude control
CN104052261B (zh) 2013-03-12 2018-11-09 恩智浦美国有限公司 用于控制电荷泵的装置和方法
KR20140138473A (ko) * 2013-05-24 2014-12-04 주식회사 룩센테크놀러지 가변 출력 전압 차지 펌프 및 이를 이용한 멤스 마이크로폰 장치
KR20230103356A (ko) 2021-12-31 2023-07-07 삼성전기주식회사 Rf 스위치 회로 및 그 동작 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US5394026A (en) * 1993-02-02 1995-02-28 Motorola Inc. Substrate bias generating circuit
US6031411A (en) * 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit
US5532915A (en) * 1994-03-23 1996-07-02 Intel Corporation Method and apparatus for providing an ultra low power regulated negative charge pump
KR0123849B1 (ko) * 1994-04-08 1997-11-25 문정환 반도체 디바이스의 내부 전압발생기
KR100273210B1 (ko) * 1997-04-22 2000-12-15 김영환 데이터 입출력 감지형 기판전압 발생회로

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
US7482856B2 (en) 2005-06-07 2009-01-27 Hynix Semiconductor Inc. VPP voltage generator for generating stable VPP voltage
US7675350B2 (en) 2005-06-07 2010-03-09 Hynix Semiconductor, Inc. VPP voltage generator for generating stable VPP voltage
KR100787940B1 (ko) * 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
US7489566B2 (en) 2006-07-07 2009-02-10 Samsung Electronics Co., Ltd. High voltage generator and related flash memory device
KR100911193B1 (ko) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 반도체 집적회로의 전압 생성장치
US7724072B2 (en) 2007-10-09 2010-05-25 Hynix Semiconductor Inc. Voltage generator of semiconductor integrated circuit
KR101435164B1 (ko) * 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
KR101365327B1 (ko) * 2012-07-31 2014-02-19 삼성전기주식회사 전압변화 보상형 오실레이터 및 오실레이터의 오차 보상방법

Also Published As

Publication number Publication date
KR100300077B1 (ko) 2001-11-01
DE10003059A1 (de) 2001-02-08
US6294950B1 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
KR100300077B1 (ko) 가변 오실레이션 주기를 갖는 차지펌프회로
US6249445B1 (en) Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same
US6586976B2 (en) Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
US5610869A (en) Semiconductor memory device
US6492862B2 (en) Charge pump type voltage conversion circuit having small ripple voltage components
KR100582852B1 (ko) 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기
EP2166655B1 (en) Controlled charge pump arrangement and method for controlling a clocked charge pump
KR980011440A (ko) 반도체 기판용 전하 펌프
US6208197B1 (en) Internal charge pump voltage limit control
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US5151620A (en) CMOS input buffer with low power consumption
CN101625895A (zh) 内部电压发生电路
US20070090871A1 (en) High voltage generation circuit and semiconductor device having the same
US20090134937A1 (en) Charge pump circuit
JP2004056983A (ja) 電源回路
US9306492B2 (en) Oscillator and semiconductor device including the same
KR100442862B1 (ko) 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법
KR100478866B1 (ko) 저전력발진기
US6069536A (en) Ring oscillator including chain of plural series-connected comparators controlling by clock
JP2002051537A (ja) Ｄｃ／ｄｃコンバータ回路
US20110221511A1 (en) Variable input voltage charge pump
US8248153B2 (en) Method and apparatus for full clock cycle charge pump operation
US20100295530A1 (en) Power supply voltage control circuit
US6900677B2 (en) Differential charge pump and method therefor, and phase locked loop and method therefor using the pump and method
US10250129B2 (en) Charge pump circuit and internal voltage generation circuit including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150521

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 18