JPS60152048A - 半導体装置の内部バイアス発生回路 - Google Patents
半導体装置の内部バイアス発生回路Info
- Publication number
- JPS60152048A JPS60152048A JP59007955A JP795584A JPS60152048A JP S60152048 A JPS60152048 A JP S60152048A JP 59007955 A JP59007955 A JP 59007955A JP 795584 A JP795584 A JP 795584A JP S60152048 A JPS60152048 A JP S60152048A
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- circuit
- voltage
- output
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 18
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、リングオシレータとチャージポンプ回路を用
いた半導体装置の内部バイアス発生回路 ・に関する。
いた半導体装置の内部バイアス発生回路 ・に関する。
［光間の技術的背景とその問題点〕
従来、７集積回路の内部バイアス発生回路例えば、基板
バイアス発生回路にリングオシレータが用いられている
。第１図に従来の基板バイアス発生回路を示す。１はＭ
ＯＳインバータを複数段接続したリングオシレータ、２
ａおよび２１）はクロックジェネレータ、３ａａ＞よび
３１１はチト−シボンプ回路である。
バイアス発生回路にリングオシレータが用いられている
。第１図に従来の基板バイアス発生回路を示す。１はＭ
ＯＳインバータを複数段接続したリングオシレータ、２
ａおよび２１）はクロックジェネレータ、３ａａ＞よび
３１１はチト−シボンプ回路である。
第１図において、ドレン電源電圧Ｖ。０とソース電源電
圧Ｖｓｓとが投入されると、リングオシレータ１が動作
する。位相がほぼ１８０°３ａう２種類のリングオシレ
ータ出力ψ。どφ８をクロンクジエネレータ２ａと２
ｂにそれぞれパフノすると、クロックジェネレータ２ａ
、２ｂの各出力ノードＮａどＮ ｂの出力波形は位相が
ほぼ１８０°追って出力される。このため、チト−ジボ
ンプ回路の３８と３１＋のコンデン膏すＣａとＣｋｌは
、交互に充ｔｉ＋ｉ電を繰り返し、基板バイアス発生回
路の出力電圧ＶＢＢを一定に保つように働く。
圧Ｖｓｓとが投入されると、リングオシレータ１が動作
する。位相がほぼ１８０°３ａう２種類のリングオシレ
ータ出力ψ。どφ８をクロンクジエネレータ２ａと２
ｂにそれぞれパフノすると、クロックジェネレータ２ａ
、２ｂの各出力ノードＮａどＮ ｂの出力波形は位相が
ほぼ１８０°追って出力される。このため、チト−ジボ
ンプ回路の３８と３１＋のコンデン膏すＣａとＣｋｌは
、交互に充ｔｉ＋ｉ電を繰り返し、基板バイアス発生回
路の出力電圧ＶＢＢを一定に保つように働く。
しかしながら、東伯回銘基板の電圧は、集積回路動作時
に大きく変動する。その原因の−っに基板と配線に用い
ている不純物拡散層との容量結合があげられる。例えば
ＭＯ８−ＤＲ，ＡＭの場合、アクティブナイクルのセン
スアンプ動作峙に、配線に用いているＮ十の不純物拡散
層の電圧が急激に高いレベルから低いレベルに変動する
。このため、Ｐ型基板の電圧もＰＮ接合の容量結合によ
り低くなる。第１図に示したような従来の基板バイアス
発生回路では、基板の電圧が変動しても、イれに追従し
て、リングオシレータの光拡周波数はあまり変化しない
ために、基板の電圧が基準電圧に復帰するのに時間がか
かった。このため、周辺回路のＭＯＳＦＥＴのしきいＩ
ＩＩ圧が変動し、回路の動作スピードも変動し、誤動作
を１０いたり、信頼性をそこねる等の問題か生じていた
。
に大きく変動する。その原因の−っに基板と配線に用い
ている不純物拡散層との容量結合があげられる。例えば
ＭＯ８−ＤＲ，ＡＭの場合、アクティブナイクルのセン
スアンプ動作峙に、配線に用いているＮ十の不純物拡散
層の電圧が急激に高いレベルから低いレベルに変動する
。このため、Ｐ型基板の電圧もＰＮ接合の容量結合によ
り低くなる。第１図に示したような従来の基板バイアス
発生回路では、基板の電圧が変動しても、イれに追従し
て、リングオシレータの光拡周波数はあまり変化しない
ために、基板の電圧が基準電圧に復帰するのに時間がか
かった。このため、周辺回路のＭＯＳＦＥＴのしきいＩ
ＩＩ圧が変動し、回路の動作スピードも変動し、誤動作
を１０いたり、信頼性をそこねる等の問題か生じていた
。
また、従来の基板バイアス発生回路においては、電源投
入時に、リングオシレータのドライバトランジスタのし
きい値電圧が低いために、パワーオンカレン［・という
電流が急激に流れる現像が起こる。このため、リングオ
シレータが発振しなくなる問題があった。
入時に、リングオシレータのドライバトランジスタのし
きい値電圧が低いために、パワーオンカレン［・という
電流が急激に流れる現像が起こる。このため、リングオ
シレータが発振しなくなる問題があった。
［発明の目的コ
本発明は上記の問題点に鑑みてなされたもので、信頼性
の高い半導体装置の内部バイアス発生回路を提供づるこ
とを目的とする。
の高い半導体装置の内部バイアス発生回路を提供づるこ
とを目的とする。
［発明の概要］
本発明は、リングオシレータの負荷ＭＯ８ＦＥＴのゲー
トの入力電圧を制御することによってリングオシレータ
の発振周波数を制御し、このリングオシレータを用いた
内部バイアス発生回路において、例えば変動の少ない内
部パイ？ス出力電圧を得るようにしたものである。
トの入力電圧を制御することによってリングオシレータ
の発振周波数を制御し、このリングオシレータを用いた
内部バイアス発生回路において、例えば変動の少ない内
部パイ？ス出力電圧を得るようにしたものである。
［発明の効果コ
本発明の内部バイアス発生回路を用い、その出力電圧で
リンクオシレータの負荷Ｍ ＯＳ Ｆ Ｅ Ｔのグー［
・を制御Ｊるように構成づれば、内部バイアス光土回路
の出力電圧が基準電圧から変動すると、リングオシレー
タの発振周波数が変化し、それにより、内部バイアス発
生回路の動作スピードが変化し、すぐに、出力電圧を基
準電圧にもどすことが可能となった。また、前記内部バ
イアス発生回路の出力電圧の基ｌＫ！−電圧は、前記リ
ングオシレータのインバータを構成覆る負荷Ｍ ＯＳ
Ｆ Ｅ Ｔのグー１〜の入力電圧を変え、リンクオシレ
ータの光拡周波数を変えることにより、簡単に制御でき
るようになった。これにより、信頼性の高い、低消費電
流の内部バイアス発生回路の実現が可能となった。さら
に、基板バイアス発生回路においては、電源投入時に前
記パワーオンカレン１〜が減少し、確実に基板バイアス
発生回路は動作するようになった。
リンクオシレータの負荷Ｍ ＯＳ Ｆ Ｅ Ｔのグー［
・を制御Ｊるように構成づれば、内部バイアス光土回路
の出力電圧が基準電圧から変動すると、リングオシレー
タの発振周波数が変化し、それにより、内部バイアス発
生回路の動作スピードが変化し、すぐに、出力電圧を基
準電圧にもどすことが可能となった。また、前記内部バ
イアス発生回路の出力電圧の基ｌＫ！−電圧は、前記リ
ングオシレータのインバータを構成覆る負荷Ｍ ＯＳ
Ｆ Ｅ Ｔのグー１〜の入力電圧を変え、リンクオシレ
ータの光拡周波数を変えることにより、簡単に制御でき
るようになった。これにより、信頼性の高い、低消費電
流の内部バイアス発生回路の実現が可能となった。さら
に、基板バイアス発生回路においては、電源投入時に前
記パワーオンカレン１〜が減少し、確実に基板バイアス
発生回路は動作するようになった。
［発明の実施例］
本発明の詳細な説明に先立ら、本発明におけるリングオ
シレータの発振周波数制御の方式を図面を用いて以下に
述べる。
シレータの発振周波数制御の方式を図面を用いて以下に
述べる。
第２図はそのようなリンクオシレータの一例を示す回路
図であり、第３図はその各ノードのタイミング波形であ
る。
図であり、第３図はその各ノードのタイミング波形であ
る。
第２図は、各Ｍ ＯＳインバータの負荷ＭＯ８ＦＥＴを
２個とし、その一方のグー１〜は共通のノードＡに接続
されていて、他方のゲートはドレン電源電圧Ｖ。０に接
続され、常に導通状態にある。
２個とし、その一方のグー１〜は共通のノードＡに接続
されていて、他方のゲートはドレン電源電圧Ｖ。０に接
続され、常に導通状態にある。
即ち、ノードＡの制御電圧が低くて負荷ＩＶＩ ＯＳ
ＦＥＴ−Ｑ２２１．Ｑ２２２．Ｑ２２Ｂ、Ｑ２２４゜Ｑ
２２５が非導通状態にあっても、第３図のように、リン
グオシレータは低周波で動作している。
ＦＥＴ−Ｑ２２１．Ｑ２２２．Ｑ２２Ｂ、Ｑ２２４゜Ｑ
２２５が非導通状態にあっても、第３図のように、リン
グオシレータは低周波で動作している。
しかし、ノードＡの電圧が高くなると、負荷ＭＯ８ＦＥ
Ｔ−Ｑ２２１．Ｑ２２２．Ｑ２２３゜Ｑ２２４ 、 Ｑ
２２５は導通状態になり、ドライバＭＯ８ＦＥＴ−０２
ｔ ＋ 、（）”ｚ’！２ 、Ｑ２ ｌＢ 。
Ｔ−Ｑ２２１．Ｑ２２２．Ｑ２２３゜Ｑ２２４ 、 Ｑ
２２５は導通状態になり、ドライバＭＯ８ＦＥＴ−０２
ｔ ＋ 、（）”ｚ’！２ 、Ｑ２ ｌＢ 。
Ｑ２１４ 、Ｑ２１ｓのグー１〜の充放電は速く行なわ
れ、リングオシレータは高周波で動作するようになる。
れ、リングオシレータは高周波で動作するようになる。
このように、ノードＡの電圧を制御することにより、負
荷コンダクタンスを制御して、リングオシレータの発振
周波数を簡単に変えることができる。
荷コンダクタンスを制御して、リングオシレータの発振
周波数を簡単に変えることができる。
第４図は、第２図の構成に加えて更に負荷ＭＯ８ＦＥＴ
−０２４１、Ｑ２４２ 、・・・、Ｑ２４５を設けた例
であり、ノードＡの電圧とノードＢの電圧の両方の制御
電圧によって、リングオシレータの発振周波数を制御す
る場合である。
−０２４１、Ｑ２４２ 、・・・、Ｑ２４５を設けた例
であり、ノードＡの電圧とノードＢの電圧の両方の制御
電圧によって、リングオシレータの発振周波数を制御す
る場合である。
以上のように、リングオシレータの負荷Ｍ Ｏ５ＦＥＴ
のグー１−を制御することによって、その発振周波数を
適当に変化させることができる。
のグー１−を制御することによって、その発振周波数を
適当に変化させることができる。
なお、第２図、第４図でゲートを■。０に接続した負荷
ＭＯ８ＦＥＴ Ｑ２３１．Ｑ２３２．・・・。
ＭＯ８ＦＥＴ Ｑ２３１．Ｑ２３２．・・・。
Ｑ２３５はＤタイプ、ＥＤタイプいずれでもよいし、ま
たこれがなくてもよい。更にインバータが０ＭＯ８で作
られている場合も有効である。
たこれがなくてもよい。更にインバータが０ＭＯ８で作
られている場合も有効である。
以上のようなリングオシレータを用いた本発明の内部バ
イアス発生回路の一実施例を第５図を用いて説明する。
イアス発生回路の一実施例を第５図を用いて説明する。
第５図の内部バイアス発生回路は、リングオシレータ５
１と、その出力によって制御されるチャージポンプ回路
を含む電圧発生回路５２およびその出力レベルを検知す
るレベル検知回路５３からなる。そしてリングオシレー
タ５１のＭＯＳインバータを構成する負荷ＭＯ８Ｆ Ｅ
Ｔ−ＱＳ ２． ｓ 。
１と、その出力によって制御されるチャージポンプ回路
を含む電圧発生回路５２およびその出力レベルを検知す
るレベル検知回路５３からなる。そしてリングオシレー
タ５１のＭＯＳインバータを構成する負荷ＭＯ８Ｆ Ｅ
Ｔ−ＱＳ ２． ｓ 。
Ｑ５２２．・・・、ＱＳ２Ｓのグー１− Ａがレベル検
知回路５３の出力により制御されるようになっている。
知回路５３の出力により制御されるようになっている。
このような構成とすれば、電圧発生回路５２の出力変動
に応じてリングオシレータ５１の発振周波数が制御され
て、例えば電圧発生回路５２の出力変動を補償するよう
な動作が行なわれる。
に応じてリングオシレータ５１の発振周波数が制御され
て、例えば電圧発生回路５２の出力変動を補償するよう
な動作が行なわれる。
第５図において、レベル検知回路５３を省いて電圧発生
回路５２の出力を直接、リングオシレータ５２の負荷Ｍ
Ｏ８ＦＥＴのグー１〜Ａに入力するようにしてもよい。
回路５２の出力を直接、リングオシレータ５２の負荷Ｍ
Ｏ８ＦＥＴのグー１〜Ａに入力するようにしてもよい。
また、グー１− Ａを独立にクロック発生器で制御して
、必要な時間だけ電圧発生回路５２を動作させたり、あ
るいはその出力電圧ＶＡを任意の値に制御したりするこ
ともできる。
、必要な時間だけ電圧発生回路５２を動作させたり、あ
るいはその出力電圧ＶＡを任意の値に制御したりするこ
ともできる。
第６図は本発明を基板バイアス発生回路に適用した具体
的実施例である。
的実施例である。
第１図と対応する部分には第１図と同一符号を付して詳
細な説明は省く。第１図と異なる点は。
細な説明は省く。第１図と異なる点は。
リングオシレータ１の負荷ＭＯ８ＦＥＴのグー１−に、
チャージポンプ回路３ａ 、３ｂの基板バイアス出ノｒ
’Ｆ１５圧ＶＥ１８を直接入力していることである。
チャージポンプ回路３ａ 、３ｂの基板バイアス出ノｒ
’Ｆ１５圧ＶＥ１８を直接入力していることである。
この基板バイアス発生回路は、ＮチレンネルＭＯ８集積
回路の場合、定常動作時に基板バイアス電圧ＶｇＢが負
の値を示す。そしてもし、Ｖ６゜がより負の方向に変動
したとすると、リングオシレータの負荷ＭＯ８Ｆ Ｅ
Ｔのコンダクタンスを下げる方向に動き、この結果、リ
ングオシレータ１の周波数が低くなってチャージポンプ
回路３ａ。
回路の場合、定常動作時に基板バイアス電圧ＶｇＢが負
の値を示す。そしてもし、Ｖ６゜がより負の方向に変動
したとすると、リングオシレータの負荷ＭＯ８Ｆ Ｅ
Ｔのコンダクタンスを下げる方向に動き、この結果、リ
ングオシレータ１の周波数が低くなってチャージポンプ
回路３ａ。
３１１のボンピング能力を低下させ、速やかにＶｓｅを
定常状態に復帰させるように働く。又プリチャージ初期
においてはＶＢＢが零であり、この、Ｉ−六１」ンゲオ
シレータ１の＠荷Ｍ （’） Ｓ Ｆ Ｆ Ｔは定常状
態より高コンダクタンスにあるため高い発振周波数で発
振を開始し、従って速やかにＶＥ３Ｂが負方向に変化す
るように働らく。この結果、電源投入時のパワーオンカ
レントが少なく、信頼性の高い基板バイアス発生回路と
なる。
定常状態に復帰させるように働く。又プリチャージ初期
においてはＶＢＢが零であり、この、Ｉ−六１」ンゲオ
シレータ１の＠荷Ｍ （’） Ｓ Ｆ Ｆ Ｔは定常状
態より高コンダクタンスにあるため高い発振周波数で発
振を開始し、従って速やかにＶＥ３Ｂが負方向に変化す
るように働らく。この結果、電源投入時のパワーオンカ
レントが少なく、信頼性の高い基板バイアス発生回路と
なる。
第１図は従来の基板バイアス発生回路を示す図、第２図
は本発明におけるリングオシレータの発振周波数制御方
式の一例を説明するための図、第３図はその各ノード電
圧波形を示す図、第４図は他の制御方式を説明するため
の図、第５図は本発明の一実施例の内部バイアス発生回
路を示す図、第６図は基板バイアス発生回路に適用した
実施例を示す図である。 １・・・リングオシレータ、２ａ 、 ２ｂ・・・クロ
ックジェネレータ、３ａ、３ｂ・・・チャージポンプ回
路、５１・・・リングオシレータ、５２・・・電圧発生
回路。 ５３・・・レベル検知回路。 出願人代理人 弁理士 鈴江弐〇
は本発明におけるリングオシレータの発振周波数制御方
式の一例を説明するための図、第３図はその各ノード電
圧波形を示す図、第４図は他の制御方式を説明するため
の図、第５図は本発明の一実施例の内部バイアス発生回
路を示す図、第６図は基板バイアス発生回路に適用した
実施例を示す図である。 １・・・リングオシレータ、２ａ 、 ２ｂ・・・クロ
ックジェネレータ、３ａ、３ｂ・・・チャージポンプ回
路、５１・・・リングオシレータ、５２・・・電圧発生
回路。 ５３・・・レベル検知回路。 出願人代理人 弁理士 鈴江弐〇
Claims (1)
- 【特許請求の範囲】 （１１１Ｊｔｆｉｆ２の〜１０Ｓインバータにより構成
されるリングオシレータと、このリングオシレータの出
力により駆動されるチャージポンプ回路とを有する半導
体装置の内部バイアス光生回銘において、前記リングオ
シレータを構成するＭＯＳインバータの負荷ハ・ｌ０８
ＦＥＴのグーｉ〜を制御する手段を備えたことを特徴と
する半導体装置の内部バイアス発生回路。 （２） 前記負荷Ｍ ＯＳ Ｆ Ｅ Ｔのゲートを制御
する手段（ま、前記チャージポンプ回路の出力電圧レベ
ルを検知づる回路を備え、このレベル検知回路の出力に
より前記負荷Ｍ ＯＳ Ｆ Ｅ Ｔのゲートを制御する
ものである特許請求の範囲第１項記載の半導体装置の内
部バイアス発生回路。 （３） 面記チを・−ジポンブ回路は基板バイアス電圧
を出力するものであり、この基板バイアス電圧を直接前
記負荷ＭＯ８ＦＥＴのゲートに供給するようにした特許
請求の範囲第１項記載の半導体装置の内部バイアス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007955A JPH0620177B2 (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の内部バイアス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007955A JPH0620177B2 (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の内部バイアス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60152048A true JPS60152048A (ja) | 1985-08-10 |
| JPH0620177B2 JPH0620177B2 (ja) | 1994-03-16 |
Family
ID=11679911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007955A Expired - Lifetime JPH0620177B2 (ja) | 1984-01-20 | 1984-01-20 | 半導体装置の内部バイアス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620177B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156499A (ja) * | 1988-12-08 | 1990-06-15 | Mitsubishi Electric Corp | 基板バイアス電位発生回路 |
| JPH0494566A (ja) * | 1990-08-10 | 1992-03-26 | Sharp Corp | 半導体記憶装置の基板バイアス発生回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294084A (en) * | 1976-02-02 | 1977-08-08 | Nec Corp | Integrated circuit |
| JPS5391649A (en) * | 1977-01-24 | 1978-08-11 | Toshiba Corp | Bias voltage generator |
| JPS5674956A (en) * | 1979-11-22 | 1981-06-20 | Fujitsu Ltd | Substrate bias voltage generation circuit |
| JPS5719935A (en) * | 1980-07-10 | 1982-02-02 | Mitsubishi Electric Corp | Coating method of phosphor subsistance slurry |
-
1984
- 1984-01-20 JP JP59007955A patent/JPH0620177B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294084A (en) * | 1976-02-02 | 1977-08-08 | Nec Corp | Integrated circuit |
| JPS5391649A (en) * | 1977-01-24 | 1978-08-11 | Toshiba Corp | Bias voltage generator |
| JPS5674956A (en) * | 1979-11-22 | 1981-06-20 | Fujitsu Ltd | Substrate bias voltage generation circuit |
| JPS5719935A (en) * | 1980-07-10 | 1982-02-02 | Mitsubishi Electric Corp | Coating method of phosphor subsistance slurry |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156499A (ja) * | 1988-12-08 | 1990-06-15 | Mitsubishi Electric Corp | 基板バイアス電位発生回路 |
| JPH0494566A (ja) * | 1990-08-10 | 1992-03-26 | Sharp Corp | 半導体記憶装置の基板バイアス発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620177B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236199A (en) | Regulated high voltage power supply | |
| JP2703706B2 (ja) | 電荷ポンプ回路 | |
| KR0123849B1 (ko) | 반도체 디바이스의 내부 전압발생기 | |
| JP2998944B2 (ja) | リングオシレータ | |
| US6255886B1 (en) | Method for protecting an integrated circuit during burn-in testing | |
| US4208595A (en) | Substrate generator | |
| EP0594230B1 (en) | High efficiency n-channel charge pump | |
| JP2704459B2 (ja) | 半導体集積回路装置 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| KR20000047812A (ko) | Ｍｏｓ 트랜지스터 출력 회로 | |
| JPS6331942B2 (ja) | ||
| JPS60152048A (ja) | 半導体装置の内部バイアス発生回路 | |
| US6424202B1 (en) | Negative voltage generator for use with N-well CMOS processes | |
| KR20000022620A (ko) | 증폭 회로 및 이 증폭 회로에 있어서의 신호의 증폭 방법 | |
| JP3096711B2 (ja) | チャージポンプの出力電圧制御装置 | |
| JPS62283491A (ja) | 基板バイアス電圧発生器 | |
| JP2672023B2 (ja) | 基板電圧発生回路 | |
| JPH0562477A (ja) | チヤージポンプ回路 | |
| JPH05336736A (ja) | 半導体集積回路の内部電圧発生装置 | |
| JPH076581A (ja) | 基板バイアス・ポンプ装置 | |
| JPH05167422A (ja) | 電圧供給回路 | |
| JPS62134959A (ja) | 半導体装置 | |
| JPS63232363A (ja) | 基板バイアス発生回路 | |
| JPH04318393A (ja) | 半導体記憶装置の基板電位発生回路 | |
| KR900002243Y1 (ko) | 반도체장치의 백바이어스 레벨 감지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |