JPH076581A

JPH076581A - 基板バイアス・ポンプ装置

Info

Publication number: JPH076581A
Application number: JP5279873A
Authority: JP
Inventors: P Mcadams Hugh; ピー．マックアダムスヒュー; Yu Tsuai Ching; − ユツァイチング
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1992-11-10
Filing date: 1993-11-09
Publication date: 1995-01-10
Also published as: US6137342A

Abstract

(57)【要約】【目的】電荷ポンプ回路が電荷を高効率で供給する。【構成】集積回路基板バイアス・ポンプ装置が、発振
器入力から基板への回路経路として構成された電荷ポン
プ回路を有する。電荷ポンプ回路は、発振信号のレベル
に応答して、基板に電荷を供給する様に動作する。電荷
ポンプ回路内では、ポンピング・トランジスタが、ポン
ピング・トランジスタの閾値電圧の全部を電圧損失とせ
ずに、ポンピング・キャパシタからの貯蔵されている電
荷を基板に転送する。ポンピング・トランジスタの導電
路が、ポンピング・キャパシタと基板の間の直列回路と
して接続されている。ポンピング・トランジスタの制御
ゲート電極がブートストラップ接続され、ポンピング・
キャパシタから基板へ貯蔵された電荷をポンプする為に
使われる入力信号を遅延したものにより、ポンピング・
トランジスタをターンオンする。２つの電荷ポンプ回路
をプッシュプル形式の基板バイアス・ポンプとして動作
させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置、更に具体
的に云えば半導体装置基板バイアス・ポンプ回路に関す
る。

【０００２】

【従来の技術及び課題】マイクロプロセッサ及びダイナ
ミック・ランダムアクセス・メモリ（ＤＲＡＭ）装置の
様な今日の多くの集積回路は、相補型金属−酸化物−半
導体（ＣＭＯＳ）技術でつくられており、同じ半導体基
板内にｐチャンネル型及びｎチャンネル型金属−酸化物
−半導体（ＭＯＳ）トランジスタが形成される。ＣＭＯ
Ｓ技術では、良好な性能が少ない消費電力と共に得られ
る。ＣＭＯＳ技術のｐ型及びｎ型が交互になる構成で
は、寄生サイリスタ、即ちシリコン制御整流器（ＳＣ
Ｒ）ができる。ＳＣＲ装置のｐ−ｎ−ｐ−ｎ構造は、バ
イポーラ型のｐ−ｎ−ｐトランジスタ及びバイポーラ型
のｎ−ｐ−ｎトランジスタが再生フィードバックの対を
形成する様に相互接続されたものと解析することができ
る。この様な寄生ＳＣＲの順方向ブレークオーバ電圧を
越える信号又は疑似電圧が装置の両端に印加されると、
望ましくないラッチアップ状態が起こり得る。一旦ラッ
チアップが起こると、かなりの大きさの電流がＳＣＲに
流れて、集積回路装置を損傷する惧れがある。

【０００３】寄生ＳＣＲのラッチアップの惧れを少なく
する１つの技術は、集積回路のアース又は共通電位より
も更に負である基板バイアス電位を供給することであ
る。負で一層大きい基板バイアス電位が存在することに
より、寄生ＳＣＲにある２つの寄生トランジスタの内の
一方のベース・エミッタ接合が、ＣＭＯＳ集積回路に印
加される電圧の予想されるどんな振れでも順バイアスさ
れることがないことが保証される。集積回路のアース電
位よりも更に負である基板バイアス電位を供給する好ま
しい方法は、基板バイアス・ポンプ回路によるものであ
る。出願人に譲渡された下記の米国特許は、基板バイア
ス・ポンプ回路の例を示している。即ち、１９８５年１
月１５日に付与された米国特許第４，４９４，２２３
号、１９８６年４月２９日に付与された同第４，５８
５，９５４号、１９８６年１２月９日に付与された同第
４，６２８，２１５号及び１９８６年１２月２３日に付
与された同第４，６３１，４２１号である。

【０００４】メモリ装置及びマイクロプロセッサは、約
５ボルトのＶ_dd又はＶ_ccの電位を供給する外部電圧源を
電源とするのが典型的である。蓄電池を電源とするラッ
プトップ形コンピュータは約２ボルトの一層低い電源電
圧で動作させることが望ましい。

【０００５】システムとデバイスの条件の間のこの不釣
合いにより、ＤＲＡＭ装置に対する基板バイアス電位Ｖ
_ddのレベルが特に問題になる。ＤＲＡＭ装置は、データ
を記憶している間、各々のキャパシタ記憶素子を隔離す
る為に別個のトランジスタ・スイッチに頼っているの
で、閾値未満の漏れ特性に非常に敏感である。或る装置
の記憶セルの数が増加するにつれて、漏れも増加する。
増加する漏れを打消す為にバイアス電流を増加すると、
この増加したバイアス電流が基板バイアス電圧を下げ、
基板バイアス電圧を一層小さい負の値にする。基板バイ
アスが一層小さい負の電圧を持つ時、疑似信号がラッチ
アップを招く確率が大きくなる。ＤＲＡＭ装置に於ける
密度条件の為、ＭＯＳトランジスタ・スイッチは非常に
狭いチャンネルを持つ様につくられている。この様にチ
ャンネルの狭いＭＯＳトランジスタはシステムによって
要求されるリフレッシュ期間全体に亘り、記憶データを
維持するのに十分な程度に、閾値未満の漏れ電流を減少
する為に、かなりのレベルの基板バイアスを必要とする
のが一般的である。その結果、電荷ポンプ回路は、基板
バイアス電位のレベルが、誤動作を防止するのに十分な
負の大きい電位である様に保証する為、一層大きな電荷
ポンプ効率を持つ様に設計しなければならない。

【０００６】従来の基板バイアス・ポンプ装置では、各
々のポンピング・キャパシタと基板の間にポンピング・
ダイオードが介在している。ポンピング・キャパシタが
ポンピング・ダイオードを介して放電すると、ポンピン
グ・ダイオードの両端に電圧降下が起こる。この電圧降
下はダイオードの閾値電圧に等しく、それが基板の最大
の負の電位を、ポンピング・キャパシタに記憶される電
荷の電位の大きさからダイオードの閾値電圧を差引いた
値、即ち−Ｖ_dd＋Ｖ_tpに減少する。蓄電池を電源とする
装置では、この結果得られるバイアスは約−０．８ボル
トである。多くの用途にとっては、この電位はアース電
位に近づきすぎている。

【０００７】

【課題を解決するための手段及び作用】上記並びにその
他の問題が、発振器の入力から基板への回路経路として
構成された電荷ポンプ回路を含む集積回路基板バイアス
・ポンプ装置によって解決される。この電荷ポンプ回路
は、発振信号のレベルに応答して、基板に電荷を供給す
る様に作用する。電荷ポンプ回路内では、ブートストラ
ップ形の被制御ポンピング・トランジスタが、ポンピン
グ・トランジスタの閾値電圧の全部を電圧損失とするこ
となく、ポンピング・キャパシタからの貯蔵されている
電荷を基板に転送する。

【０００８】ポンピング・トランジスタの導電路がポン
ピング・キャパシタと基板の間の直列回路として接続さ
れている。

【０００９】ポンピング・トランジスタの制御ゲート電
極がブートストラップ形になっていて、発振信号を遅延
させたものによって、ポンピング・トランジスタをター
ンオンする。

【００１０】２つの電荷ポンプ回路をプッシュプル形式
の基板バイアス・ポンプとして動作させることができ
る。この発明は以下図面について詳しく説明する所か
ら、更によく理解されよう。

【００１１】

【実施例】図１には集積回路基板バイアス・ポンプ装置
１３が示されている。発振器１４が、図２に示す様な交
互に高レベル及び低レベルになる矩形波信号を基板バイ
アス・ポンプ装置１３の入力端子１５に印加する。基板
バイアス・ポンプ装置１３の出力端子１７は、図９に示
す様な集積回路基板２０の基板バイアス電位に保たれて
いる。基板バイアス・ポンプ装置は一対の電荷ポンプ回
路２２，２４を持ち、これらは入力端子１５と基板２０
に接続される出力端子１７の間に別々の回路経路をつく
っている。各々の電荷ポンプ回路、例えば２２は図２の
入力信号の一方のレベルに作用し、他方の電荷ポンプ回
路、例えば２４はその間、カットオフである。その後、
その役割が逆になるが、これはプッシュプル回路と同じ
である。電荷ポンプ回路２２，２４の動作は後で説明す
る。

【００１２】電荷ポンプ回路２２，２４の形式は同様で
あって、従って動作も互いに同様であるが、入力端子１
５に発生する入力信号が電荷ポンプ回路２２のノア・ゲ
ート３０の入力には直接的に印加されるが、電荷ポンプ
回路２４のノア・ゲート３４の入力にはインバータ３２
を介して印加される点が異なる。入力信号の低レベルの
振れにより、電荷ポンプ回路２２が基板バイアスを負の
電位にポンプし、高レベルの振れが電荷ポンプ回路２４
により、基板バイアスをこの負の電位にポンプする。そ
の他の点では、電荷ポンプ回路２２，２４は同様である
から、その構成及び動作についての以下の説明は、回路
２２に限ることにする。

【００１３】図２−９の波形について、図１の基板バイ
アス・ポンプ装置の動作を説明すると、次の通りであ
る。

【００１４】最初に、図２の入力信号が高の正レベルに
なると考える。これがノア・ゲート３０の一方の入力に
印加されるから、このゲートは、図３に示す様に、低の
アース・レベルの信号を節３７に発生する。これによっ
てインバータ３８が図４に示す様な高レベルの信号を節
４０の出力に発生する。節４０はポンピング・キャパシ
タ４２の一方の極板である。ポンピング・キャパシタ４
２の反対側の極板が節４５に接続される。この節は、図
５に示す様にアース・レベルになる。これは、ポンピン
グ・キャパシタ４２を介して結合されている為、並びに
図６に示す様な、電荷ポンプ回路２４からリード線４８
を介して送られる交差結合の負レベルの制御信号によっ
てトランジスタ４７がターンオンされる為である。ｐチ
ャンネル・ポンピング・トランジスタ５０の導電路が入
力端子１５及び基板２０の間で、ポンピング・キャパシ
タ４２と直列回路に接続されている。

【００１５】節１５の入力信号が高である時にポンピン
グ・トランジスタがターンオフになるのが有利である。
これは、リード線４８の交差結合の負レベルの制御信号
によって、トランジスタ６６が同様にターンオンになる
からである。図８に示す様に、節７２及びトランジスタ
５０の制御ゲート電極の電位はアース・レベルである。
この時、電荷ポンプ回路２４が基板２０に電荷をポンプ
する。電荷ポンプ回路２４からポンプされる電荷が基板
２０に送られ、トランジスタ５０が導電していないか
ら、ポンピング・トランジスタ５０を介してポンピング
・キャパシタ４２に向けられることがない。

【００１６】図４に示す様に節４０が高レベルで、図５
に示す様に節４５がアース・レベルであるから、ポンピ
ング・キャパシタ４２が、次にポンピング・トランジス
タ５０及び出力端子１７を介して基板２０に電荷を供給
する順番になる前に、一杯の電位Ｖ_ddに再び充電され
る。

【００１７】一旦、入力信号の高の正レベルの部分が完
了すると、図２に示す入力信号が低レベルに振れる。こ
の低レベルの入力信号がノア・ゲート３０の一方の入力
端子に印加されるが、ノア・ゲート３０の状態は直ちに
変化しない。その代わりに、電荷ポンプ回路２４からの
遅延した制御信号の変化を待つ。節３７に出るノア・ゲ
ート３０の出力は、電荷ポンプ回路２４からの低に向う
信号の変化が遅延素子５５を介してノア・ゲート３０の
２番目の入力に結合されるまで、低に保たれる。この遅
延により、入力信号のこの低レベル部分の間、電荷ポン
プ回路２２のポンピング・トランジスタ５０がターンオ
ンになる前に、電荷ポンプ回路２４のｐチャンネル・ポ
ンピング・トランジスタ６０がターンオフになることが
保証される。電荷ポンプ回路２４のポンピング・トラン
ジスタ６０のターンオフにより、電荷ポンプ回路２２の
ポンピング・トランジスタ５０を介してポンプされる電
荷が電荷ポンプ回路２４に送られないことが保証され
る。ポンピング・トランジスタ５０を介してポンプされ
る全ての電荷が基板２０に向けられることが有利であ
る。

【００１８】一旦ノア・ゲート３０の２番目の入力が低
になると、節３７が、図３に示す様に、高の正電位レベ
ルに変化し、節４０は図４に示す様に低のアース・レベ
ルになる。ポンピング・キャパシタ４２が既に一杯の電
位Ｖ_ddまで充填されているから、節４０が低レベルに駆
動される時、このキャパシタが節４５の電位を殆ど一杯
の負の電位−Ｖ_ddへ変化させる。

【００１９】電荷ポンプ回路２２が基板２０に電荷をポ
ンプしている時にポンピング・トランジスタ５０を作動
する為、ブートストラップ回路が入力端子とポンピング
・トランジスタ５０の制御電極の間に介在している。こ
のブートストラップ回路では、ブートストラップ・キャ
パシタ６１が、節３７とポンピング・トランジスタ５０
の制御電極の間に別個の回路経路として接続されてい
る。節３７からの信号が遅延素子６２によって遅延させ
られ、インバータ６５の出力節７０で極性が反転されて
から、ブートストラップ・キャパシタ６１の一方の極板
に印加される。節７０の信号が図７に示されている。ブ
ートストラップ・キャパシタ６１の他方の極板は節７２
であり、これはポンピング・トランジスタ５０の制御ゲ
ート電極に直接的に接続されていて、オン／オフ制御信
号をポンピング・トランジスタ５０に印加する。

【００２０】トランジスタ６６が、図６に示す様な、電
荷ポンプ回路２４からリード線４８を介して交差結合さ
れる制御信号に応答して、電荷ポンプ回路２２が基板に
電荷をポンプする前に、ポンピング・トランジスタ５０
の制御ゲート電極の節７２の電位を、図８に示す様にア
ース電位に回復する。

【００２１】ＭＯＳトランジスタ６７はそのゲート電極
とドレイン電極が接続されていてダイオード装置を形成
している。これは、ポンピング・トランジスタ５０の制
御ゲート電極及びドレイン電極の間に接続されたブート
ストラップ充電ダイオードである。

【００２２】動作中、入力信号が高レベルから低レベル
に変化すると、節１５，４０の電位が図２及び４に示す
様に低になり、節４５の信号が図５に示す様に電位−Ｖ
_ddになる。節７０の高から低への信号の変化が、図７に
示す様に、遅延素子６２によって遅延させられ、節７２
は、この遅延時間の間、ブートストラップ充電ダイオー
ド６７を介して、図８に示す様に電位−Ｖ_dd＋Ｖ_tpまで
予め充填される。従って、ブートストラップ・キャパシ
タ６１に貯蔵される電荷は２Ｖ_dd−Ｖ_tpの電位に達す
る。この遅延時間が切れた後、節７２及びポンピング・
トランジスタの制御ゲートがブートストラップ作用によ
り、−２Ｖ_dd＋Ｖ_tpの電位になり、図８に示す様に、ポ
ンピング・トランジスタ５０が導電することができる様
にする。ポンピング・トランジスタ５０が付能されてい
る間、ポンピング・キャパシタ４２からの電荷が基板２
０に放電される。ポンピング・トランジスタ５０が付能
されているから、その導電路に於ける損失は閾値電圧Ｖ
_tpより小さく、ゼロ・ボルトであることがある。基板電
位Ｖ_bbは、それがポンピング・トランジスタ５０をター
ンオフする前に、−２Ｖ_dd＋２Ｖ_tpの最大の負の電位ま
でポンプ作用で下げることができる。

【００２３】ダイオード形式の分流トランジスタ７４
は、ポンピング・トランジスタ５０が導電することがで
きる様になっている時間の間、図８に示す様に、節７２
からのゆっくりした放電ができる様にする。分流トラン
ジスタ７４の寸法は、図９に示す基板電位Ｖ_bbが電位Ｖ
_ssに近い時には、いつでも節７２の電位が−Ｖ_bb−Ｖ_tp
の電位まで徐々に放電してから、ポンプ作用が電荷ポン
プ回路２４に切換わる様になっている。節７２のこの−
Ｖ_bb−Ｖ_tpの電位は、電荷ポンプ回路２４が基板２０に
対する電荷のポンプ作用を開始する時には、ポンピング
・トランジスタ５０がターンオフになっていることを保
証する。

【００２４】基板バイアス・ポンプ装置１３の利点は、
基板２０から電荷が流れて、節４５及びポンピング・ト
ランジスタ５０のドレインの電位が上昇する時、このト
ランジスタがカットオフにならないことである。節７２
及びトランジスタ５０の制御ゲート電極の電位は、節４
５の電位によって別個に制御されている。分流トランジ
スタ７４並びにポンピング・トランジスタ５０の制御ゲ
ート電極のブートストラップ作用の遅延の為、基板に対
する電荷のポンプ作用は、従来可能であったよりも大き
さが一層小さい実効抵抗値を介して且つ一層高い効率で
行なわれる。

【００２５】従来と比べた別の利点は、基板バイアスは
理論的には−２Ｖ_dd＋２Ｖ_tpの負の電位までポンプする
ことができることである。実際に蓄電池の動作時の電源
Ｖ_ddが２ボルトの場合、基板バイアスＶ_bbは約−１．４
ボルトにポンプすることができる。

【００２６】電荷ポンプ回路２２又は２４の何れも、基
板バイアス・ポンプとして個別に動作させることができ
るのが有利である。個々の電荷ポンプ回路、例えば２２
をこの様に動作させる時、制御リード線４８がアース電
位に接続され、トランジスタ６６，４７の動作を制御す
る。

【００２７】図１０には、図１の基板バイアス・ポンプ
装置１３と同様な別の集積回路基板バイアス・ポンプ装
置１１３の回路図が示されている。基板バイアス・ポン
プ装置１１３の素子の内、装置１３の素子と同様のもの
が、同じ参照数字で示されている。装置１１３にある新
しい素子及び異なる素子は、異なる参照数字で表わされ
ている。装置１１３の動作は、この新しい及び異なる素
子に関する点を別にすると、装置１３の動作と同様であ
る。図２乃至７及び９に示した波形は、図１０の装置１
１３の動作でもそのまま該当する。

【００２８】次に図２−７、９及び１１−１２につい
て、図１０の基板バイアス・ポンプ装置の動作を説明す
ると、次の通りである。一対の電荷ポンプ回路１２２，
１２４が、入力端子１７から出力端子１７及び基板２０
までの別々の回路経路をつくっている。電荷ポンプ回路
１２２，１２４は、各々の電荷ポンプ回路１２２，１２
４に介在配置された第２のポンピング・キャパシタ装置
を別とすると、図１の回路２２，２２と同様に、交替的
な形で動作する。

【００２９】第２のポンピング・キャパシタ１４２の第
１の極板が節４０に接続され、第２の極板が節１４５及
びブートストラップ形充電用ＭＯＳトランジスタ１６７
の制御電極に接続されている。ブートストラップ形充電
用ＭＯＳトランジスタ１６７を通る導電路が、ｐチャン
ネル・ポンピング・トランジスタ５０の制御電極にある
節１７２をポンピング・トランジスタ５０のドレイン電
極に結合する。

【００３０】節４０の信号電位が高レベルにある時、節
１４５の電位はアースであり、この為電荷ポンプ回路１
２４が動作している間、第２のポンピング・キャパシタ
１４２が一杯に充電される。ＭＯＳトランジスタ１６０
がリード線４８の交差結合の制御信号によって付能さ
れ、図１１に示す様に、節１４５がアースになることが
保証される。一旦節１５の入力信号が高レベルから低レ
ベルに変化し、装置５５の遅延時間が切れると、節３
７，４０の電位は図３及び４に示す様に変化する。その
時、節１４５の電位は、図１１に示す様に負の電位にな
る。

【００３１】基板２０の電位が電位Ｖ_ssに近い時、ブー
トストラップ形充電用ＭＯＳトランジスタ１６７はその
特性の内のトライオード領域で動作する。節１７２が節
４５の電位にクランプされる。その結果、ポンピング・
トランジスタ５０は逆バイアスされたダイオードとな
る。電荷ポンプ回路１２４からの電荷は、ポンピング・
トランジスタ５０を介してポンピング・キャパシタ４０
に流れることが防止される。従って、電荷ポンプ回路１
２４からの電荷は節１１７を介して基板１２０に送られ
る。

【００３２】従来と比べた基板バイアス・ポンプ装置１
１３の利点は、前に述べた図１の基板バイアス・ポンプ
装置１３の利点と同様である。

【００３３】電荷ポンプ回路１２２又は１２４の何れで
も独立に動作させることができる。制御リード線４８は
アース電位に接続される。

【００３４】以上この発明の特徴及び利点を例示する基
板バイアス・ポンプ装置の例を説明した。これらの構成
並びに当業者に容易に考えられるその他の構成は、特許
請求の範囲に属するものと考えられる。

【００３５】以上の説明に関連して、この発明は更に下
記の実施態様を有する。（１）入力端子及び基板の間の回路経路に接続されて
いて、前記入力端子に印加された入力信号のレベルに応
答して、前記基板に電荷を供給する様に作用する電荷ポ
ンプ回路を有し、該電荷ポンプ回路は、ポンピング・キ
ャパシタと、制御電極を持つと共に前記入力端子及び基
板の間に前記ポンピング・キャパシタと共に直列回路経
路として接続された導電路を持つｐチャンネル・ポンピ
ング・トランジスタと、前記入力端子及び前記制御電極
の間に接続されていて、前記ポンピング・トランジスタ
の閾値電圧の全部を電圧損失とせずに、前記ポンピング
・トランジスタがポンピング・キャパシタからの電荷を
基板に通すことができる様にするブートストラップ回路
とで構成されている基板バイアス・ポンプ装置。

【００３６】（２）（１）項に記載した基板バイアス・
ポンプ装置に於て、入力信号のレベルがポンピング・キ
ャパシタの両方の極板の電位レベルを変化させ、ブート
ストラップ回路は、ブートストラップ・キャパシタと、
入力信号のレベルに応答して、ブートストラップ・キャ
パシタに貯蔵される電荷を変えるブートストラップ充電
トランジスタと、入力端子及びブートストラップ・キャ
パシタの間に接続されていて、ポンピング・キャパシタ
の一方の極板の電位レベルが変化する後まで、入力信号
のレベルを遅延させる遅延装置とで構成され、入力信号
のレベルの遅延の後、ブートストラップ・キャパシタの
両方の極板の電位レベルが変化して、ｐチャンネル・ポ
ンピング・トランジスタが導電することができる様にす
る基板バイアス・ポンプ装置。

【００３７】（３）（１）項に記載した基板バイアス・
ポンプ装置に於て、ｐチャンネル・ポンピング・トラン
ジスタの制御電極とポンピング・キャパシタの間に接続
されていて、入力信号のレベルが終了する前に、ｐチャ
ンネル・ポンピング・トランジスタを介しての導電を少
なくとも部分的に行なわせない分流ダイオードを有する
基板バイアス・ポンプ装置。

【００３８】（４）（１）項に記載した基板バイアス・
ポンプ装置に於て、ブートストラップ形充電トランジス
タがｐチャンネル・ポンピング・トランジスタの制御電
極とポンピング・キャパシタの間に接続されていて、入
力信号のレベルが終了する前に、ｐチャンネル・ポンピ
ング・トランジスタを介しての導電を少なくとも部分的
に行なわせない基板バイアス・ポンプ装置。

【００３９】（５）入力端子及び基板の間の別々の回路
経路として構成された第１及び第２の充電ポンプ回路を
有し、第１及び第２の充電ポンプ回路は交互に動作し
て、入力端子に印加された入力信号の交替的なレベルに
応答して基板に電荷を供給し、各々の電荷ポンプ回路
は、ポンピング・キャパシタと、制御電極を持つと共
に、導電路が入力端子及び基板の間にポンピング・キャ
パシタと共に直列回路として接続されているｐチャンネ
ル・ポンピング・トランジスタと、入力端子及び制御電
極の間に接続されていて、前記ポンピング・トランジス
タの閾値電圧の全部を電圧損失とせずに、前記ポンピン
グ・トランジスタがポンピング・キャパシタからの電荷
を基板に通すことがきる様にするブートストラップ回路
とで構成されている基板バイアス・ポンプ装置。

【００４０】（６）（５）項に記載した基板バイアス・
ポンプ装置に於て、各々の電荷ポンプ回路は、入力信号
の交替的なレベルの一方がポンピング・キャパシタの両
方の極板の電位レベルを変える様に接続されており、前
記ブートストラップ回路は、ブートストラップ・キャパ
シタと、入力信号の前記一方のレベルに応答して、ブー
トストラップ・キャパシタに貯蔵される電荷を変えるブ
ートストラップ充電トランジスタと、入力端子及びブー
トストラップ・キャパシタの間に接続されていて、ポン
ピング・キャパシタの一方の極板の電位レベルが変化し
た後まで、入力信号の前記一方のレベルを遅延させる遅
延装置とで構成されており、ブートストラップ・キャパ
シタの両方の極板の電位レベルが、入力信号の前記一方
のレベルの遅延の後に変化して、ｐチャンネル・ポンピ
ング・トランジスタが導電することができる様にする基
板バイアス・ポンプ装置。

【００４１】（７）（５）項に記載した基板バイアス・
ポンプ装置に於て、各々の電荷ポンプ回路が、ｐチャン
ネル・ポンピング・トランジスタの制御電極とポンピン
グ・キャパシタの間に接続されていて、入力信号の一方
のレベルが終る前に、ｐチャンネル・ポンピング・トラ
ンジスタを介しての導電を少なくとも部分的に行なわせ
ない分流ダイオードを有する基板バイアス・ポンプ装
置。

【００４２】（８）（５）項に記載した基板バイアス・
ポンプ装置において、各々の電荷ポンプ回路は、ブート
ストラップ充電トランジスタがｐチャンネル・ポンピン
グ・トランジスタの制御電極及びポンピング・キャパシ
タの間に接続されて、入力信号の前記一方のレベルが終
了する前に、ｐチャンネル・ポンピング・トランジスタ
を介しての導電を少なくとも部分的に行なわせない様接
続される基板バイアス・ポンプ装置。

【００４３】（９）（５）項に記載した基板バイアス・
ポンプ装置に於て、更に第１及び第２の遅延回路を有
し、第２の電荷ポンプ回路からの第１の制御信号は、第
１のポンピング・キャパシタ及び第１の電荷ポンプ回路
の第１のブートストラップ回路に印加される前に第１の
遅延回路を通って、第２の電荷ポンプ回路にある２番目
のｐチャンネル・ポンピング・トランジスタがターンオ
フになった後に、１番目のｐチャンネル・ポンピング・
トランジスタを介して第１のポンピング・キャパシタか
らの電荷の基板への放電を開始し、第１の電荷ポンプ回
路からの第２の制御信号は、第２のｐチャンネル・ポン
ピング・キャパシタ及び第２の電荷ポンプ回路の第２の
ブートストラップ回路に印加される前に第２の遅延回路
を通って、１番目のｐチャンネル・ポンピング・トラン
ジスタがターンオフになった後に、２番目のｐチャンネ
ル・ポンピング・トランジスタを介しての第２のポンピ
ング・キャパシタからの電荷の基板への放電を開始する
基板バイアス・ポンプ装置。

【００４４】（１０）（６）項に記載した基板バイアス
・ポンプ装置に於て、第１及び第２の電荷ポンプ回路の
各々が、別の電荷ポンピング・キャパシタを有し、ブー
トストラップ充電トランジスタはｐチャンネル・ポンピ
ング・トランジスタの制御電極からｐチャンネル・ポン
ピング・トランジスタのドレイン電極に至る導電路を持
ち、更にブートストラップ充電トランジスタの制御電極
が前記別の電荷ポンピング・キャパシタに接続されてい
て、ブートストラップ充電トランジスタがｐチャンネル
・ポンピング・トランジスタのドレイン電極に於ける電
位レベルを回復することができる様にした基板バイアス
・ポンプ装置。

【００４５】（１１）入力端子及び基板の間の別個の回
路経路に接続された第１及び第２の電荷ポンプ回路を有
し、各々の電荷ポンプ回路は、第１の極板が入力端子に
結合されたポンピング・キャパシタと、該ポンピング・
キャパシタの第２の極板を基板に結合する導電路を持つ
ポンピング・トランジスタと、時間遅延素子と、第１の
極板が入力端子から結合された信号を時間遅延素子を介
して受取る様に接続されたブートストラップ・キャパシ
タと、該ブートストラップ・キャパシタの第２の極板か
らポンピング・キャパシタの第２の極板へ導電する様に
結合されたブートストラップ充電ダイオードと、ブート
ストラップ・キャパシタの第２の極板からポンピング・
キャパシタの第２の極板へ導電する様に結合された分流
ダイオードとを有し、ブートストラップ・キャパシタの
第２の極板がポンピング・トランジスタの制御電極に結
合されている基板バイアス・ポンプ装置。

【００４６】（１２）入力端子及び基板の間の別々の回
路経路に接続された第１及び第２の電荷ポンプ回路を持
ち、各々の電荷ポンプ回路は、第１の極板が入力端子に
結合された第１のポンピング・キャパシタと、該第１の
ポンピング・キャパシタの第２の極板を基板に結合する
導電路を持つポンピング・トランジスタと、第１の極板
が入力端子に結合された第２のポンピング・キャパシタ
と、時間遅延素子と、第１の極板が入力端子から結合さ
れた信号を時間遅延素子を介して受取る様接続されたブ
ートストラップ・キャパシタと、ブートストラップ・キ
ャパシタの第２の極板を第１のポンピング・キャパシタ
の第２の極板に結合する導電路を持つと共に、第２のポ
ンピング・キャパシタの第２の極板に接続された制御電
極を持つブートストラップ充電トランジスタとを有し、
ブートストラップ・キャパシタの第２の極板がポンピン
グ・トランジスタの制御電極に接続されている基板バイ
アス・ポンプ装置。

【００４７】（１３）集積回路基板バイアス・ポンプ装
置が、発振器の入力から基板への回路経路として構成さ
れた電荷ポンプ回路を有する。電荷ポンプ回路は、発振
信号のレベルに応答して、基板に電荷を供給する様に動
作する。電荷ポンプ回路内では、ポンピング・トランジ
スタが、ポンピング・トランジスタの閾値電圧の全部を
電圧損失とせずに、ポンピング・キャパシタからの貯蔵
されている電荷を基板に転送する。ポンピング・トラン
ジスタの導電路が、ポンピング・キャパシタと基板の間
の直列回路として接続されている。ポンピング・トラン
ジスタの制御ゲート電極がブートストラップ接続され、
ポンピング・キャパシタから基板へ貯蔵された電荷をポ
ンプする為に使われる入力信号を遅延したものにより、
ポンピング・トランジスタをターンオンする。２つの電
荷ポンプ回路をプッシュプル形式の基板バイアス・ポン
プとして動作させることができる。

【図面の簡単な説明】

【図１】集積回路基板バイアス・ポンプ装置の回路図。

【図２】図１及び１０の装置に印加される入力信号を表
わす波形図。

【図３】図１及び１０の装置に用いられるノア・ゲート
の出力を示す波形図。

【図４】図１及び１０の装置に示した第１のポンピング
・キャパシタ及び図１０の装置に示した第２のポンピン
グ・キャパシタの一方の極板の電位を示す波形図。

【図５】図１及び１０の装置の第１のポンピング・キャ
パシタの反対側の極板の電位を示す波形図。

【図６】図１及び１０の装置内で一方の回路から別の回
路に交差結合される制御信号を示す波形図。

【図７】図１及び１０の装置のブートストラップ・キャ
パシタの一方の極板の電位を示す波形図。

【図８】図１の装置のブートストラップ・キャパシタの
反対側の極板の電位を示す波形図。

【図９】図１及び１０の装置に関連する基板のバイアス
電位を示す波形図。

【図１０】別の集積回路基板バイアス・ポンプ装置の回
路図。

【図１１】図１０の装置の第２のポンピング・キャパシ
タの反対側の極板の電位を示す波形図。

【図１２】図１０の装置のブートストラップ・キャパシ
タの反対側の極板の電位を示す波形図。

【符号の説明】

１５入力端子２０基板２２，２４電荷ポンプ回路４２ポンピング・キャパシタ５０ポンピング・トランジスタ６１ブートストラップ・キャパシタ６２遅延素子６７ブートストラップ充電トランジスタ

Claims

【特許請求の範囲】

【請求項１】入力端子及び基板の間の回路経路に接続
されていて、前記入力端子に印加された入力信号のレベ
ルに応答して、前記基板に電荷を供給する様に作用する
電荷ポンプ回路を有し、該電荷ポンプ回路は、ポンピン
グ・キャパシタと、制御電極を持つと共に前記入力端子
及び基板の間に前記ポンピング・キャパシタと共に直列
回路経路として接続された導電路を持つｐチャンネル・
ポンピング・トランジスタと、前記入力端子及び前記制
御電極の間に接続されていて、前記ポンピング・トラン
ジスタの閾値電圧の全部を電圧損失とせずに、前記ポン
ピング・トランジスタがポンピング・キャパシタからの
電荷を基板に通すことができる様にするブートストラッ
プ回路とで構成されている基板バイアス・ポンプ装置。