TWI486929B - Can produce self-voltage or negative voltage switching circuit - Google Patents

Description

可自行產生正電壓或負電壓的切換電路

本發明係有關於一種切換電路，其係尤指一種可自行產生正電壓或負電壓的切換電路。

按，液晶顯示裝置係廣泛地應用做為個人電腦等的顯示裝置。液晶顯示裝置具有液晶顯示面板及用以驅動液晶顯示面板的驅動電路。液晶顯示面板係使兩片基板相對，在該兩片基板間保留間隙，並將液晶組成物封入該間隙後形成。形成液晶顯示面板之基板具有像素電極及對向電極。在像素電極與對向電極間施加電壓，會使存在於像素電極與對向電極間的液晶分子的配向方向發生變化，進而使液晶顯示面板的透光率發生變化：利用該透光率變化來進行顯示。TFT式的液晶顯示裝置中，每個像素電極均具有開關元件，利用該開關元件將電壓供應給像素電極。

已知的TFT式液晶顯示裝置有：縱向電場式的液晶顯示裝置，其係使像素電極設在一側的基板上，對向電極設在另一側的基板上；及橫向電場式的液晶顯示裝置，其係將像素電極及對向電極設置在同一側的基板上。

欲施加在像素電極上的電壓係經由影像信號線傳送至像素電極附近，連接於開關元件。此外，使開關元件進行開/關動作的信號係由掃描信號線供應。TFT式液晶顯示裝置中，影像信號線 係例如在縱方向上延伸且在橫方向上平行設置複數條。此外，掃描信號線係與影像信號線交叉，在橫方向上延伸且在縱方向上平行設置複數條。尚且，在由相鄰2條影像信號線及與該影像信號線交叉的2條掃描信號線所圍成的區域上，形成有像素電極。該像素電極係配置成矩陣狀而形成顯示區域。顯示區域的周圍形成有驅動電路，用以將信號傳送至影像信號線及掃描信號線。

為因應人類對色彩的需求，液晶顯示藉著彩色濾光片達到彩色化之目的，而對於多色彩化之要求即須經由液晶透光度之多寡來區分各個色彩的明暗。一般我們引述之電壓與透光度之關係可以了解，不同的透光度必須由不同的電位來提供，因此驅動晶片必需藉由一些不同方法來達到各種不同的灰階(grayscale)。常見的方法有脈衝寬度調變法(Pulse Width Modulation,PWM)，脈衝高度調變法(Amplitude Modulation,AM或Pulse Height Modulation,PHM)，及圖框調變法(Frame Modulation,FM或Frame Rate Control,FRC)，或者是這幾種方法的混用。

為了進一步降低液晶顯示裝置的耗電，屬於Alt-Preshko Technique(APT)驅動方式的High-Frequency Amplitude Selection(Hi-FAS)的驅動波形也被提出，利用提高較少切換的COM訊號的電壓，降低較常切換的SEG訊號的電壓，來達到省電的效果。又由於使用低壓元件在訊號線數目較多的SEG，也能達到節省晶片IC成本的目的。

然而，現行內建電容之Hi-FAS架構的液晶顯示器由於訊號推力的問題，在大尺寸的面板可能會有驅動能力不足的問題，因此必須要有可以提供客戶外加電壓的應用。而Hi-FAS架構中，COM 訊號的電壓有正電壓以及負電壓，並且FPC系統端僅能提供一正電壓，所以必須額外使用一個電源供應器產生一負電壓，即需要使用二個以上的電源供應器提供正電壓與負電壓，如此，將會增加電路面積，進而增加成本。

再者，由於軟性電路板(FPC)系統端僅能提供正電壓，並且COM訊號的電壓有正電壓以及負電壓，所以，COM訊號產生電路必須要具備可以承受FPC系統端的正電壓的耐壓，例如在FPC系統端產生正電壓為50V時，使COM訊號產生電路可以產生正電壓+25V與負電壓-25V，但COM訊號產生電路內部的元件必須可以承受50V的耐壓，而需要使用高耐壓元件，進而增加FPC電路面積與成本。

因此，如何針對上述問題而提出一種新穎可自行產生正電壓或負電壓的切換電路，其可自行產生正電壓或負電壓而不需要額外多使用一個電源供應器，並且不需要使用高耐壓元件，進而節省電路面積與成本。

本發明之目的之一，在於提供一種可自行產生正電壓或負電壓的切換電路，其可依據接收的正電壓或負電壓而對應自行產生負電壓或正電壓，而不需要額外多使用一個電源供應器，進而達到節省電路面積與成本的目的。

本發明之目的之一，在於提供一種可自行產生正電壓或負電壓的切換電路，其藉由控制複數開關導通或截止並且不需要使用超高耐壓元件，進而節省電路面積與成本。

本發明之可自行產生正電壓或負電壓的切換電路包含一第一 開關、一第二開關、一第三開關與一第四開關。第一開關具有一第一端與一第二端，第一端接收一電源，第一開關之第二端耦接一儲能元件之一第一端。第二開關具有一第一端與一第二端，第二開關之第一端耦接儲能元件之一第二端，第二開關之第二端接收一參考電位，第三開關具有一第一端與一第二端，第三開關之第一端耦接一輸入端，第三開關之第二端耦接儲能元件之第一端。第四開關具有一第一端與一第二端，第四開關之第一端耦接儲能元件之第二端，第四開關之第二端耦接一輸出端。如此，本發明藉由控制複數開關導通或截止並且不需要使用超高耐壓元件，進而節省電路面積與成本。再者，本發明可依據接收的正電壓或負電壓而對應自行產生負電壓或正電壓，而不需要額外使用一個電源供應器，進而達到節省電路面積與成本的目的。

本發明：

1‧‧‧切換電路

10‧‧‧第一開關

12‧‧‧第一N型井

14‧‧‧第一P型摻雜區

16‧‧‧第二P型摻雜區

18‧‧‧第一閘極層

19‧‧‧第一N型摻雜區

20‧‧‧第二開關

22‧‧‧第二N型井

23‧‧‧第二P型井

220‧‧‧第七N型摻雜區

24‧‧‧第三N型摻雜區

26‧‧‧第四N型摻雜區

28‧‧‧第二閘極層

29‧‧‧第五P型摻雜區

30‧‧‧第三開關

32‧‧‧第三N型井

34‧‧‧第三P型摻雜區

36‧‧‧第四P型摻雜區

38‧‧‧第三閘極層

39‧‧‧第四P型摻雜區

40‧‧‧第四開關

42‧‧‧第四N型井

420‧‧‧第八N型摻雜區

43‧‧‧第三P型井

44‧‧‧第五N型摻雜區

46‧‧‧第六N型摻雜區

48‧‧‧第四閘極層

49‧‧‧第六P型摻雜區

50‧‧‧儲能元件

6‧‧‧低電壓差線性穩壓器

62‧‧‧第一分壓電路

64‧‧‧穩壓器

640‧‧‧操作放大器

642‧‧‧輸出開關

66‧‧‧第二分壓電路

67‧‧‧第三分壓電路

68‧‧‧電荷幫浦

680‧‧‧第一切換開關

681‧‧‧第二切換開關

682‧‧‧第一電容

683‧‧‧第一控制開關

684‧‧‧第二控制開關

685‧‧‧第三控制開關

686‧‧‧第四控制開關

687‧‧‧緩衝器

688‧‧‧第二電容

689‧‧‧第五控制開關

690‧‧‧第六控制開關

69‧‧‧第一比較器

691‧‧‧第七控制開關

692‧‧‧第八控制開關

70‧‧‧P型基底

72‧‧‧第一P型井

82‧‧‧第五N型井

820‧‧‧第十一N型摻雜區

83‧‧‧第四P型井

84‧‧‧第九N型摻雜區

86‧‧‧第十N型摻雜區

88‧‧‧第五閘極層

89‧‧‧第八P型摻雜區

第一圖為本發明之第一實施例之切換電路的電路圖；第二圖為本發明之切換電路應用於顯示驅動電路的電路圖；第三圖為本發明之第二實施例之切換電路的電路圖；第四圖為第三圖之切換電路的剖面圖；第五圖為本發明之第三實施例之切換電路的電路圖；第六圖為第五圖之切換電路的剖面圖；第七圖為本發明之第四實施例之切換電路的電路圖；第八圖為本發明之第五實施例之切換電路的電路圖。

茲為使 貴審查委員對本發明之結構特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明 ，說明如後：請參閱第一圖，係為本發明之一實施例之切換電路的電路圖。如圖所示，本發明之可自行產生正電壓或負電壓的切換電路1包含一第一開關10、一第二開關20、一第三開關30與一第四開關40。第一開關10具有一第一端與一第二端，第一開關10之第一端接收一電源Vcc，該第一開關10之第二端耦接一儲能元件50之一第一端。第二開關20具有一第一端與一第二端，第二開關20之第一端耦接儲能元件50之一第二端，第二開關20之第二端接收一參考電位Vg。第三開關30具有一第一端與一第二端，第三開關30之第一端耦接一輸入端IN，第三開關30之該第二端耦接儲能元件50之第一端。第四開關40具有一第一端與一第二端，第四開關40之第一端耦接儲能元件50之第二端，第四開關40之第二端耦接一輸出端OUT。

承上所述，當第一開關10導通時，而第二開關20也導通，使電源Vcc對儲能元件50進行充電，經過一段時間，儲能元件50充滿能量後，則第三開關30導通，並且第四開關40也導通，而輸出儲能元件50所儲存的電壓，以產生一正電壓或一負電壓。

例如在25伏特V的製程中，即電源Vcc為25V，而參考電位Vg為0V時，並控制第一開關10與第二開關20導通，並且第三開關30與第四開關40而截止，所以，電源Vcc經第一開關10與第二開關20而對儲能元件50充電，使儲能元件50儲存25V的能量。在儲能元件50充滿電荷能量後，控制第一開關10與第二開關20截止，而第三開關30與第四開關40導通，使儲能元件50所儲存的電荷會經由第四開關40與輸出端OUT而輸出，其中由於在第一開關10與第 二開關20導通時，電源Vcc對儲能元件50充電，使儲能元件50儲存25V，所以，儲能元件50之第一端相當於正極(+)，而儲能元件50之第二端相當於負極(-)，而當第一開關10與第二開關20截止，而第三開關30與第四開關40導通後，儲能元件50所儲存之25V的能量會從儲能元件50之第二端輸出，而相當於切換電路1自行產生-25V。

基於上述可知，本發明可依據接收的正電壓或負電壓而對應自行產生負電壓或正電壓，也就是說，本發明之切換電路1接收正電壓25V，而可以自行產生負電壓-25V，或是切換電路1接收負電壓-25V，而可以自行產生正電壓25V，如此，本發明不需要額外多使用一個電源供應器，進而達到節省電路面積與成本的目的。再者，本發明之切換電路1在25V製程中，外接25V電源，並藉由控制第一開關10、第二開關20、第三開關30與第四開關40導通或截止而可自行產生-25V電源，其中25V外接電源不需斷開，而使正電壓+25V與負電壓-25V能共存於系統中，意即可達到二倍的耐壓50V，以達到不需要使用超高耐壓元件(例如使用可耐壓超過25V以上的元件)，進而節省電路面積與成本。其中，本發明之儲能元件50為一電容或一電感。

請一併參閱第二圖，係為本發明之切換電路應用於顯示驅動電路的電路圖。如圖所示，本實施例之切換電路係可應用於電源電路，於本實施例中，本實施例之切換電路應用於一低電壓差線性穩壓器(Low Dropout regulator，LDO)6，低電壓差線性穩壓器6包含一第一分壓電路62、一穩壓器64、一第二分壓電路66、一第三分壓電路67、一電荷幫浦68與一第一比較器69。

第一分壓電路62之一端接收電源Vcc，而第一分壓電路62之另一端耦接於接地端，而分壓電源Vcc後產生一輸入電壓，並將分壓後的輸入電壓傳送至穩壓器64，穩壓器64耦接第一分壓電路62而接收第一分壓電路62分壓後的輸入電壓，產生一輸出訊號Vo，以提供輸出訊號Vo至後續電路而作為後續電路的電源。第二分壓電路66耦接穩壓器64，並分壓穩壓器64輸出之輸出訊號Vo，而產生一參考訊號Vr，並傳送參考訊號Vr至穩壓器64，以控制穩壓器64輸出穩定的輸出訊號Vo。

再者，第三分壓電路67的一端耦接穩壓器64的輸出端，電荷幫浦68耦接第三分壓電路67的另一端，以提供幫浦電壓至第三分壓電路67，所以，第三分壓電路67分壓穩壓器64的輸出訊號Vo與電荷幫浦68的幫浦電壓之間的電壓差，而產生一分壓電壓Vd，第一比較器69耦接第三分壓電路67，而接收分壓電壓Vd，第一比較器69依據一門檻值Vth與分壓電壓Vd，產生一比較訊號而供後續電路使用。

此外，本實施例之穩壓器64為低壓差線性穩壓器，穩壓器64包含一操作放大器640與一輸出開關642。操作放大器640具有一第一輸入端、一第二輸入端與一輸出端。操作放大器640之第一輸入端耦接第一分壓電路62，操作放大器640之第二輸入端耦接第二分壓電路66，輸出開關642之控制端耦接操作放大器640之輸出端，輸出開關642之一第一端接收電源訊號，輸出開關642之一第二端耦接第二分壓電路66，所以，穩壓器64會依據第一分壓電路62分壓後的輸入電壓與第二分壓電路66輸出的參考訊號Vr，而產生輸出訊號Vo。

再者，電荷幫浦68包含一第一切換開關680、一第二切換開關681、一第一電容682、一第一控制開關683，一第二控制開關684、一第三控制開關685、一第四控制開關686、一緩衝器687、一第二電容688、一第五控制開關689、一第六控制開關690、一第七控制開關691與第八控制開關692。第一切換開關680之一第一端耦接接地端，第一切換開關680之一第二端耦接第二切換開關681之一第一端與第二控制開關684之一第一端，第一控制開關683之一第一端接收0伏特電壓(即接地)，第一控制開關683之一第二端耦接第二控制開關684之一第二端與第一電容682之一第一端，第一電容682之一第二端耦接第四控制開關686之一第一端，第三控制開關685之一第一端接收電源Vcc，第三控制開關685之一第二端耦接第一電容682之第二端與第四控制開關686之第一端，第四控制開關682之一第二端耦接緩衝器687。

接上所述，第二切換開關681之一第二端耦接第六控制開關690之一第一端，第五控制開關689之一第一端接收0伏特電壓(即接地)，第五控制開關689之一第二端耦接第六控制開關684之一第二端與第二電容688之一第一端，第二電容688之一第二端耦接第八控制開關692之一第一端，第七控制開關691之一第一端接收電源Vcc，第七控制開關691之一第二端耦接第二電容688之第二端與第八控制開關692之第一端，第八控制開關692之一第二端耦接於接地端。

基於上述，本實施例之電荷幫浦68產生幫浦電壓的方式係先對第一電容682與第二電容688進行充電，即第一控制開關683、第三控制開關685、第五控制開關689與第七控制開關691導通， 而第二控制開關684、第四控制開關686、第六控制開關690與第八控制開關692截止，並且第一切換開關680與第二切換開關681也皆為截止狀態，所以，電源Vcc對第一電容682與第二電容692進行充電。

當第一電容682與第二電容692充完電後，第一控制開關683、第三控制開關685、第五控制開關689與第七控制開關691截止，而第二控制開關684、第四控制開關686、第六控制開關690與第八控制開關692導通，此時，電荷幫浦68則開始正常運作，即第一切換開關680導通，而第二切換開關681截止，緩衝器687則對第一電容682充電，之後，第一切換開關680截止，而第二切換開關681導通，則第一電容682儲存的電壓則傳送至第二電容688，並輸出為幫浦電壓。

由於第一電容682與第二電容688會被電源Vcc充滿電荷或是部分電荷，以致於緩衝器687在對第一電容682進行充電時，可以很快速地充到預定的電位，並且第一電容682與第二電容688所接收的電源Vcc可以為所使用的裝置中任何提供電源的地方，如此，本發明可以達到省電與的目的。

再者，若電源Vcc為25V時，電源Vcc會經由第三控制開關685與第一控制開關683對第一電容682充電到25V，再經由第四控制開關686與第一控制開關684而輸出-25V，所以，本發明可依據接收的正電壓而對應自行產生負電壓，而不需要額外多使用一個電源供應器，進而達到節省電路面積與成本的目的。

另外，本實施例之電荷幫浦68僅為一個實施例，但並不侷限 於此實施例，亦可僅使用第一電容682即可提供電壓至第三分壓電路67。

請一併參閱第三圖與第四圖，係為本發明之另一實施例之切換電路的電路圖與剖面圖。如圖所示，本實施例之切換電路1的第一開關10、第二開關20、第三開關30與第四開關40皆為一金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，其中，第一開關10與第三開關30為一P型金氧半場效電晶體，而第二開關20與第四開關40為一N型金氧半場效電晶體，本實施例之切換電路1的半導體電路結構如第四圖所示，提供一P型基底70，一第一P型井72形成於P型基底70之上方，一第一N型井12、一第二N型井22、一第三N型井32與一第四N型井42皆形成於第一P型井72內，其中，本實施例之第一開關10與第三開關30直接形成於第一N型井12與第三N型井32內，也就是說，一第一P型摻雜區14與一第二P型摻雜區16形成於第一N型井12內，並一第一閘極層18形成於第一P型摻雜區14與第二P型摻雜區16的上方，以形成P型金氧半場效電晶體，即是第一開關10，其中，第一P型摻雜區14耦接儲能元件50的第一端，而第二P型摻雜區16耦接電源Vcc。另外，第一N型井12內更包含一第一N型摻雜區19，第一N型摻雜區19位於第二P型摻雜區16的一側，並第一N型摻雜區19與第二P型摻雜區16皆耦接電源Vcc。

同理，第三N型井32包含一第三P型摻雜區34、一第四P型摻雜區36與一第三閘極層38。第三P型摻雜區34位於第四P型摻雜區36的一側，並第三P型摻雜區34耦接儲能元件50的第一端，第四P型摻雜區36耦接輸入端TN，第三閘極層38位於第三P型摻雜區34 與第四P型摻雜區36的上方。另外，第三N型井32更包含一第二N型摻雜區39。第二N型摻雜區39位於第四P型摻雜區36的一側，並接收電源Vcc。

另外，第二N型井22包含一第二P型井23。第二P型井23包含一第三N型摻雜區24、一第四N型摻雜區26、一第二閘極層28與一第五P型摻雜區29。第三N型摻雜區24位於第二P型井23內，第四N型摻雜區26位於第二P型井23內，並位於第三N型摻雜區24的一側，第二閘極層28位於第三N型摻雜區24與第四N型摻雜區26的上方，第五P型摻雜區29設置於第二P型井23內，並位於第四N型摻雜區26的一側，其中，第三N型摻雜區24耦接儲能元件50的第二端，第四N型摻雜區26接收參考電位Vg，第五P型摻雜區29耦接輸出端OUT。

第四N型井42包含第三P型井43。第三P型井43包含一第五N型摻雜區44、一第六N型摻雜區46、一第四閘極層48與一第六P型摻雜區49。第五N型摻雜區44位於第三P型井43內，第六N型摻雜區46位於第三P型井43內，並位於第五N型摻雜區44的一側，第四閘極層48位於第五N型摻雜區44與第六N型摻雜區46，且在第五N型摻雜區44與第六N型摻雜區46的上方，第六P型摻雜區49位於第三P型井43內，並在第六N型摻雜區46的一側。其中，第五N型摻雜區44耦接儲能元件50的第二端，而第六N型摻雜區46與第六P型摻雜區49皆耦接於輸出端OUT。

另外，本實施例之第二N型井22與第四N型井42分別包含一第七N型摻雜區220與一第八N型摻雜區420。第七N型摻雜區220與第八N型摻雜區420分別位於第二P型井23與第三P型井43的一側，並 皆耦接於接地端。

基於上述，本發明之切換電路1藉由第二N型井22與第四N型井42，而使第二開關20與第四開關40各有獨立的井，而隔離其他開關元件，如此，第二N型井22與第四N型井42內的電壓可以和第二N型井22與第四N型井42外的電壓不同。如此，本發明之切換電路1可以藉由控制第一開關10、第二開關20、第三開關30與第四開關40的導通或截止，並配合第二N型井22與第四N型井42的獨立井，而可以達到依據接收的正電壓或負電壓而對應自行產生負電壓或正電壓，而不需要額外使用一個電源供應器，並且不需要使用高耐壓元件，進而節省電路面積與成本。

請參閱第五圖與第六圖，係為本發明之另一實施例之切換電路的電路圖與剖面圖。如圖所示，本實施例與第三圖和第四圖之實施例不同之處，在於本實施之第三開關30為一傳輸閘，即第三開關30包含一第五N型井82、一第四P型井83、一第九N型摻雜區84、第十N型摻雜區86、一第五閘極層88與一第八P型摻雜區89。第五N型井82位於P型基底70之上，第四P型井83位於第五N型井82內，第九N型摻雜區84位於第四P型井83內，第十N型摻雜區86位於第四P型井83內，並位於第九N型摻雜區84的一側，第八P型摻雜區89位於第四P型井83內，且位於第十N型摻雜區86的一側，其中，第九N型摻雜區84耦接第三P型摻雜區34與儲能元件50的第一端，第十N型摻雜區86耦接第八P型摻雜區89與輸入端IN。

此外，第五N型井82包含一第十一N型摻雜區820。第十一N型摻雜區位於第五N型井82內，並位於第四P型井83的一側，且耦接第十N型摻雜區86、第八P型摻雜區89與輸入端IN。

請一併參閱第七圖與第八圖，係為本發明之第四實施例與第五實施例之切換電路的電路圖。如圖所示，本第四實施例與第五實施例與上述實施例不同之處，在於第四實施例之第一開關10至第四開關40為一傳輸閘，而第五實施例之第一開關10至第四開關40為一雙極性接面電晶體(Bipolar Junction Transistor，BJT)，其動作原理皆與第一實施例的切換電路相同，於此將不再加以贅述，另外，第一開關10至第四開關40皆可以從場效電晶體、雙極性接面電晶體或傳輸閘之間任意選擇與組合。

綜上所述，本發明之可自行產生正電壓或負電壓的切換電路，其由一第一開關之一第一端接收一電源，第一開關之一第二端耦接一儲能元件之一第一端。一第二開關之一第一端耦接儲能元件之一第二端，第二開關之一第二端接收一參考電位。一第三開關之一第一端耦接一輸入端，第三開關之一第二端耦接儲能元件之第一端。一第四開關之一第一端耦接儲能元件之第二端，第四開關之一第二端耦接一輸出端。如此，不需要使用高耐壓元件，並且不需要額外使用一個電源供應器，進而達到節省電路面積與成本的目的。

本發明係實為一具有新穎性、進步性及可供產業利用者，應符合我國專利法所規定之專利申請要件無疑，爰依法提出發明專利申請，祈 鈞局早日賜准專利，至感為禱。

惟以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

1‧‧‧切換電路

10‧‧‧第一開關

20‧‧‧第二開關

30‧‧‧第三開關

40‧‧‧第四開關

50‧‧‧儲能元件

Claims (9)

1. 一種可自行產生正電壓或負電壓的切換電路，其包括：一第一開關，具有一第一端與一第二端，該第一端接收一電源，該第一開關之該第二端耦接一儲能元件之一第一端；一第二開關，具有一第一端與一第二端，該第二開關之該第一端耦接該儲能元件之一第二端，該第二開關之該第二端接收一參考電位；一第三開關，具有一第一端與一第二端，該第三開關之該第一端耦接一輸入端，該第三開關之該第二端耦接該儲能元件之該第一端；以及一第四開關，具有一第一端與一第二端，該第四開關之該第一端耦接該儲能元件之該第二端，該第四開關之該第二端耦接一輸出端。
2. 如申請專利範圍第1項所述之切換電路，其中當該第一開關導通時，該第二開關也導通，以該電源對該儲能元件進行充電。
3. 如申請專利範圍第2項所述之切換電路，其中該第一開關包含：一第一N型井，位於一第一P型井內，該第一P型井位於一P型基底；一第一P型摻雜區，位於該第一N型井內，並耦接於該儲能元件之該第一端；一第二P型摻雜區，位於該第一N型井內，並位於該第一P型摻雜區的一側； 一第一閘極層，位於該第一P型摻雜區與該第二P型摻雜區之間，並在該第一P型摻雜區與該第二P型摻雜區之間的上方；以及一第一N型摻雜區，位於該第一N型井內，並位於該第二P型摻雜區的一側。
4. 如申請專利範圍第2項所述之切換電路，其中當該第三開關導通時，該第四開關也導通，以輸出該儲能元件所儲存的電壓，以產生一正電壓或一負電壓。
5. 如申請專利範圍第3項所述之切換電路，其中第二開關包含：一第二N型井，位於該第一P型井內；一第二P型井，位於該第二N型井內；一第三N型摻雜區，位於該第二P型井內，並耦接於該儲能元件之該第二端；一第四N型摻雜區，位於該第二P型井內，並位於該第三N型摻雜區的一側，且耦接於該參考電位；以及一第二閘極層，位於該第三N型摻雜區與該第四N型摻雜區之間，且在該第三N型摻雜區與該第四N型摻雜區之上方；一第三P型摻雜區，位於該第二P型井內，並位於該第四N型摻雜區的一側，且耦接於該輸出端；其中，該第二N型井為一獨立井，以隔離其他元件。
6. 如申請專利範圍第5項所述之切換電路，其中第三開關包含：一第三N型井，位於該第一P型井內；一第四P型摻雜區，位於該第三N型井內，並耦接於該儲能元件之該第一端；一第五P型摻雜區，位於該第三N型井內，並耦接於該輸入端；一第三閘極層，位於該第四P型摻雜區與該第五P型摻雜區之間， 且在該第四P型摻雜區與該第五P型摻雜區之上方；以及一第四N型摻雜區，位於該第三N型井內，並位於該第五P型摻雜區的一側。
7. 如申請專利範圍第6項所述之切換電路，其中第四開關包含：一第四N型井，位於該第一P型井內；一第三P型井，位於該第四N型井內；一第五N型摻雜區，位於該第三P型井內，並耦接於該儲能元件之該第二端；一第六N型摻雜區，位於該第三P型井內，並位於該第五N型摻雜區之一側，且耦接於該輸出端；一第四閘極層，位於該第五N型摻雜區與該第六N型摻雜區之間，並在該第五N型摻雜區與該第六N型摻雜區之間之上方；以及一第六P型摻雜區，位於該第三P型井內，並位於該第六N型摻雜區之一側，且耦接於該輸出端；其中，該第四N型井為一獨立井，以隔離其他元件。
8. 如申請專利範圍第1項所述之切換電路，其中該儲能元件為一電容或一電感。
9. 如申請專利範圍第1項所述之切換電路，其中該第一開關、該第二開關、該第三開關與該第四開關為一場效電晶體(MOSFET)、一傳輸閘或一雙極性接面電晶體。