JPH114576A

JPH114576A - 半導体基板用のチャージポンプ

Info

Publication number: JPH114576A
Application number: JP9236403A
Authority: JP
Inventors: Robert J Proebsting; ジェイプローブスティングロバート
Original assignee: Townsend and Townsend and Crew LLP
Current assignee: Townsend and Townsend and Crew LLP
Priority date: 1996-07-29
Filing date: 1997-07-29
Publication date: 1999-01-06
Anticipated expiration: 2017-07-29
Also published as: JP4842992B2; TW362277B; JP4259632B2; JP2008259420A

Abstract

(57)【要約】【課題】ＣＭＯＳ集積回路の基板（サブストレート）
に負のバイアスを与えるチャージポンプを提供する。【解決手段】低電圧電流源は可変周波数発振器に給電
する低電圧信号を生成する。低電圧信号は基板のバイア
スが負になるまでは僅かに高い電圧である。発振器は、
チャージポンプを必要としない時には低電力消費のため
に低周波数で動作し、チャージポンピングが実際に必要
であるか、またはを最も必要とするらしい時には高周波
数で動作する。発振器は、チャージポンプシステムの総
合動作を制御するタイミング信号発生器を制御してタイ
ミング信号を生成させる。コンパレータは、基板電圧を
正の値に変換する電圧変換回路の出力と参照電圧とを比
較し、基板電圧が所望レベルより正であればポンプ作動
信号をポンプ信号発生器へ送り、チャージポンプを動作
させるのに必要な信号を生成させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子回路に関し、よ
り詳しく述べれば相補形金属酸化膜半導体（ＣＭＯＳ）
内に負の基板（サブストレート）バイアスを発生するた
めのチャージポンプに関する。

【０００２】

【従来の技術】ＭＯＳトランジスタは、ダイナミックラ
ンダムアクセスメモリ（ＤＲＡＭ）のような電子回路に
広く使用されている。ＮＭＯＳトランジスタでは、Ｎ型
ソース領域が、Ｐ型チャネル領域によってＮ型ドレイン
領域から分離されている。これら３つの全ての領域はＰ
型半導体基板内に形成されている。ソース領域とドレイ
ン領域との間のチャネル領域内に集まる電子は、チャネ
ル領域上に配置されているゲート電極に正電圧を印加す
ることによって、ドレイン領域からソース領域へ流れる
ことができる。ＰＭＯＳトランジスタは、これらの領域
の導電型が反転していること、及びソース領域からドレ
イン領域へ電流が流れることができるようにするために
は負のゲート電圧を必要とすることを除いて、同一の構
造を有している。

【０００３】ＮＭＯＳトランジスタは、ＮＭＯＳ（また
は、ＣＭＯＳ回路内のＮＭＯＳトランジスタ）のＰ型基
板を回路接地に対して負に駆動する、換言すれば負の基
板バイアスが存在すると、より良好に動作することが分
かっている。このような負の基板バイアスは、回路の総
合的な性能にとって多くの長所を提供する。より詳しく
述べれば、負の基板バイアスは、ＮＭＯＳトランジスタ
のソース・ドレイン容量を減少させ、ラッチアップの可
能性を低下させ、ノードが接地以下に駆動された時のＰ
Ｎダイオード注入を減少させ、実効ボディ効果を減少さ
せるが、これらは全てＣＭＯＳ回路には望ましいもので
ある。負の基板バイアスを作るために、典型的には、チ
ャージポンプ回路が使用される。しかしながら、一旦負
の基板バイアスが達成されても、それは恒久的に持続す
るものではない。例えば、比較的高いドレイン・ソース
電圧でＮＭＯＳトランジスタが導通すると、ソース領域
からドレイン領域へ走行する電子の若干が十分なエネル
ギでチャネル領域内の原子と衝突し、電子／正孔対を形
成させる。生成された電子は正のゲート電圧によってチ
ャネルの表面に引きつけられ、一方電子は正のドレイン
電圧によってドレインに引きつけられるので、電子はソ
ースからドレインへの電子の通常の流れに単純に追加さ
れる。これに対して、正に帯電した正孔は正に帯電した
ゲートによって反撥され、チャネル領域から遠去けられ
て基板内へ進む。過剰正孔によって発生した基板電流が
基板をより正に帯電させるので、負の基板バイアスに反
作用するようになる。ＤＲＡＭにおいては、メモリが読
み出されるか、または書き込まれる時に、多くのトラン
ジスタがオン及びオフにスイッチするので、かなりな量
の基板電流が生成される。基板電流のこの成分は、回路
全体の逆バイアスされた全Ｐ−Ｎダイオードのバックグ
ラウンド（即ち、スタンバイ）漏洩電流より大きい大き
さになり得る。従って、チャージポンプは、スタンバイ
中の低基板電流、及び高活動状態中の高基板電流を除去
して負の基板バイアスを維持しなければならない。

【０００４】図１は、正の電源電圧（Ｖ_CC）とキャパシ
タンスＣ１の第１の端子６との間に結合されている第１
のスイッチ４を含むチャージポンプ２の概念図である。
第２のスイッチ８が、接地電位（Ｖ_SS）とキャパシタン
スＣ１の第２の端子１０との間に結合されている。第３
のスイッチ１２が（Ｖ_SS）とキャパシタンスＣ１の端子
６との間に結合され、第４のスイッチ１４が基板（電圧
（Ｖ_BB）によって表されている）とキャパシタンスＣ１
の端子１０との間に結合されている。動作を説明する
と、スイッチ４及び８が共に閉じる（導電状態になる）
と、キャパシタンスＣ１は（Ｖ_CC）と（Ｖ_SS）との差に
等しい電圧まで充電される。図１では（Ｖ _CC）＝５ボル
ト、（Ｖ_SS）＝０ボルトであるから、キャパシタンスＣ
１は、ノード６がノード１０よりも５ボルト正に充電さ
れる。次いで、スイッチ４及び８が開き、スイッチ１２
及び１４が共に閉じる。これによりキャパシタンスＣ１
の正端子６が接地電位に結合されるので、キャパシタン
スＣ１の負端子１０はスイッチ１４を通してＶ_BBを負の
５ボルトに駆動しようとする。次いで、スイッチ１２及
び１４が開き、このシーケンス自体が繰り返される。典
型的には発振器（図示してない）がこの繰り返しスイッ
チングシーケンスを制御し、検出器（図示してない）が
基板電圧を監視してポンピング動作を制御し、基板を適
切な負の電圧レベルに維持する。

【０００５】以下の詳述するように、公知のチャージポ
ンプは、かなりな量の電力を消費し（さらなるポンピン
グが要求されない場合であっても、１ミリワットまたは
それ以上である場合が多い）、それらが動作する際に正
の基板電流を追加するためにそれら自体に悪影響を及ぼ
すことが多く、そして一般的には動作は非効率的であ
る。

【０００６】

【発明の概要】本発明は、極めて僅かな電力しか消費し
ない（例示の実施例では、付加的なポンピングを必要と
しない場合には、約 50 マイクロワットまたはそれ以
下) チャージポンプを目指している。本発明によるチャ
ージポンプは、それが動作する際に基板電流を追加する
ことがなく、公知のチャージポンプよりも効率的に動作
する。本発明の一実施例においては、集積回路上の低電
圧レギュレータが可変周波数発振器に給電するための集
積回路上の低電圧源となり、発振器のノードは接地と、
例えば約 1.5ボルトの安定化低電圧源との間で振動す
る。低電圧レギュレータは、ある負の基板バイアスが達
成され、発振器の動作を適切に始動させるようになるま
で、僅かに高い電圧を供給する。低電圧源は、公知の発
振器に比して、この発振器の電力消費を劇的に減少させ
る。発振器は、チャージポンプが必要ではない場合（即
ち、基板電圧が所望の負バイアス電圧レベルにあるか、
またはそれ以下であり、回路がスタンバイ状態にある場
合）には低電力消費のために低周波数で動作し、チャー
ジポンプが必要であるか、または必要であるらしい場合
には遙かに高い周波数で動作する。例えば、基板電圧が
所望の負のバイアス電圧レベルよりも正である場合には
チャージポンプが必要であろうし、また集積回路が典型
的に高基板電流を生成するモードで動作している場合に
はチャージポンプが必要であり得る。可変周波数発振器
は、チャージポンプの総合動作を制御するために使用さ
れるタイミング信号を生成するタイミング信号発生器を
制御する。

【０００７】電圧変換回路は、負の基板電圧を正の電圧
信号（例えば、０乃至＋５ボルト）に変換する。これに
より、動作に際して（基板電流を追加することなく）普
通のコンパレータを使用して（変換された）基板電圧を
正の参照電圧と比較することが可能になる。基板が所望
のレベルよりも正であると、コンパレータはポンプ作動
信号を生成してポンプ信号発生器へ供給し、チャージポ
ンプをターンオンさせる。一実施例では、チャージポン
プ自体は図１のスイッチ１４のスイッチング機能を遂行
させるためにＮＭＯＳトランジスタを使用している。こ
のＮＭＯＳトランジスタは、導通している時にしきい値
電圧が失われないように、またスイッチ１２によってキ
ャパシタＣ１のノード６が「低」に駆動される時に基板
内にＰ−Ｎダイオード注入が生じないように構成されて
いる。同様に、他の全てのスイッチ４、８、及び１４
は、しきい値電圧降下を呈さない。例示実施例において
は、本発明の１段ポンプは、＋5.0 ボルトの電源で動作
させた時（レギュレータは動作不能にされている）に、
基板を−4.9 ボルトまでポンプすることができる。

【０００８】本発明のチャージポンプ回路の本質及び長
所は、以下の添付図面に基づく説明からより明白になる
であろう。

【０００９】

【実施例】概要図２は、本発明による基板チャージポンピングシステム
２０の実施例のブロック線図である。低電圧発生器２４
は、バス３２を通して低めにした電位源（電力節約のた
め）を供給し、可変（例えば、２周波数）周波数発振器
２８及びタイミング信号発生器３４に給電する。可変周
波数発振器２８は、バス３６を通して高または低周波数
の振動信号をタイミング信号発生器３４に供給する。高
周波数は高速ポンピング用であり、低周波数は低めの電
力用である。それに応答してタイミング信号発生器３４
は、回路の残余の部分の動作を制御するタイミング信号
を供給する。即ち、発生器３４は、バス４８を通して論
理電圧レベル変換器４０、コンパレータ５６、及び基板
電圧変換器４４へタイミング信号を供給する。

【００１０】論理電圧レベル変換器４０は、発振器２８
及びタイミング信号発生器３４が発生した例えば０乃至
＋1.5 ボルトの低電圧信号を、例えば０乃至＋５ボルト
の高めの電圧信号に変換する。高めの電圧信号はバス５
０を通してコンパレータ５６に供給される。基板電圧変
換器４４は、基板電圧を接地より下のレベルから接地よ
り上のレベルに変換し、バス５８を通してコンパレータ
５６に供給する。コンパレータ５６は、バス５８上の変
換された電圧とバス６０上の参照電圧とを比較し、必要
な時にバス６８を通してポンプ作動信号をポンプ信号発
生器６４に供給する。コンパレータ５６は、SPUMP 信号
ライン７０及び NSPUMP 信号ライン７２上に相補的な S
PUMP/NSPUMP （低速ポンプ／非低速ポンプ＝低周波数／
非低周波数）信号をも発生して発振器２８へ供給する。
SPUMP 及び NSPUMP 信号は、発振器の周波数を制御する
ために使用される。ポンプ信号発生器６４はバス７６上
に、チャージポンプ８０の動作を制御するためのタイミ
ング信号を生成する。チャージポンプ８０は、ダイオー
ド接続されたトランジスタ内に望ましくないしきい値降
下を呈さない特別な回路を使用する。

【００１１】発振器図３は、２（デュアル）周波数自走発振器２８の特定実
施例のブロック線図である。発振器２８は、インバータ
の形状の奇数の発振器段８４Ａ−Ｅからなる。各発振器
段の出力端子は次の発振器段の入力端子に接続され、発
振器段８４Ｅの出力端子は発振器段８４Ａの入力端子に
接続されてリング発振器を形成している。リング発振器
は、リング内の各ノードが論理「１」及び論理「０」を
交互するにつれて、自走発振信号を生成する。各発振器
段８４Ａ−Ｅは、源２４から電力を受けるためにバス３
２に接続されている（図示してない）。図４は、発振器
段８４Ａ−Ｅとして使用するのに適した公知の発振器段
の回路図である。この発振器段は、ＰＭＯＳトランジス
タ８８と、それに結合されているＮＭＯＳトランジスタ
９２からなっている。トランジスタ８８のソース端子９
４はＶ_CCに接続され、ドレイン端子９６は出力ノード９
８に接続され、そしてゲート端子は入力ノード１０４に
接続されている。ノード１０４は前段の出力ノードから
（即ち、もしこの段が８４Ｃであれば、段８４Ｂから）
信号を受ける。ＮＭＯＳトランジスタ９２は、ドレイン
端子１０６が出力ノード９８に接続され、ソース端子１
０８がＶ_SSに接続され、そしてゲート端子１１０が入力
ノードに接続されている。

【００１２】以下にＶ_CCを＋５ボルトとし、Ｖ_SSを接地
（０ボルト）としてこの段の動作を説明する。ＰＭＯＳ
トランジスタ８８が、そのソース電圧より約 0.7ボルト
低いしきい値電圧｜Ｖ_tp｜を有し、ＮＭＯＳトランジス
タ９２が、そのソース電圧より約 0.8ボルト高いしきい
値電圧Ｖ_tnを有しているものとする。入力ノード１０４
が０ボルトにセットされている場合には、ＰＭＯＳトラ
ンジスタ８８はオンであり、ＮＭＯＳトランジスタ９２
はオフであって出力ノード９８は＋５ボルトになる。入
力ノード１０４の電位が＋0.8 ボルト以上に上昇する
と、ＮＭＯＳトランジスタ９８がターンオンする。入力
ノード１０４の電位が＋4.3 ボルトに達するか、または
超えると、ＰＭＯＳトランジスタ８８がターンオフす
る。その後はＮＭＯＳトランジスタ９２だけが導通し、
出力ノード９８は０ボルトになる。入力ノード１０４の
電圧が＋５ボルトから０ボルトにスウィングすると反転
が発生する。

【００１３】この段に伴う問題は、入力ノード１０４が
＋0.8 ボルトと＋4.3 ボルトとの間にある時に、ＰＭＯ
Ｓトランジスタ８８及びＮＭＯＳトランジスタ９２が同
時に導通し、かなりな量の電流（多分 100マイクロアン
ペア程度）を引込むことである。本発明によれば、低電
圧発生器２４がバス３２上に低電圧信号を供給し、発振
器２８に給電する。この低電圧は、しきい値電圧Ｖ_tn及
びＶ_tpの絶対値の合計に等しい。上述したＶ_tp及びＶ_tn
を使用すると、ＰＭＯＳトランジスタ８８のソース端子
９４は、本発明によれば＋５ボルトに結合されるのでは
なく、＋1.5 ボルト電位に結合される。従って、入力ノ
ード１０４が０ボルトである時には、ＰＭＯＳトランジ
スタ８８が導通し、ＮＭＯＳトランジスタ９２がオフに
なって出力ノード９８は＋1.5 ボルトになる。入力ノー
ド１０４の電位が＋1.5 ボルトまで上昇し続けると、Ｎ
ＭＯＳトランジスタ９８だけが導通する。入力ノード１
０４の電圧が０と＋1.5 ボルトとの間でスウィングして
も、ＰＭＯＳトランジスタ８８及びＮＭＯＳトランジス
タ９２は同時に導通することはないので、公知のインバ
ータ段の過大な電力消費は排除されるようになる。更
に、これらのトランジスタを低電圧で動作させること
は、ゲートを充電及び放電させる電荷はより少なくてよ
いから、電力消費が更に減少することを意味している。
タイミング信号発生器３４の論理も、電力を節約するた
めに低電圧で動作する。

【００１４】低電圧発生器図５は、低電圧発生器２４の特定の実施例の回路図であ
る。極めて狭く、そして極めて長いチャネルの、従って
弱いＰＭＯＳトランジスタ１００のソース端子１０２は
（Ｖ_CC）に接続され、ドレイン端子１０４はノード１０
８に接続され、そしてゲート端子１１２は（Ｖ_SS）に接
続されている。中程度の広さの、短いチャネルのＮＭＯ
Ｓトランジスタ１１４のゲート端子１１８及びドレイン
端子１２２は一緒にノード１０８に接続され、ソース端
子１２６はノード１３０に接続されている。別の同じよ
うなＮＭＯＳトランジスタ１３４のゲート端子１３８及
びドレイン端子１４２は一緒にノード１３０に接続さ
れ、ソース端子１４４はノード１４８に接続されてい
る。中程度の広さの、短いチャネルのＰＭＯＳトランジ
スタ１５２のソース端子１６４はノード１４８とそのＮ
ウェル（線１６８によって略示してある）とに接続され
ている。ＰＭＯＳトランジスタ１５２のゲート端子１５
４及びドレイン端子１５８はノード１６２に接続され、
ノード１６２自体は（Ｖ_SS）に接続されている。

【００１５】動作を説明する。トランジスタ１００、１
１４、１３４、及び１５２は分圧器を形成している。ト
ランジスタ１００は、ダイオード接続されたトランジス
タ１１４、１３４、及び１５２を通して極めて小さい電
流を供給し、各トランジスタはそのトランジスタのしき
い値電圧より僅かに高い電圧でこの小さい電流を支え
る。従って、ノード１６２の電圧は０ボルト、ノード１
４８の電圧は｜Ｖ_tp｜ボルト、ノード１３０の電圧は｜
Ｖ_tp｜＋Ｖ_tnボルト、そしてノード１０８の電圧は｜Ｖ
_tp｜＋Ｖ_tn＋Ｖ_tnボルトになる。幅が広く、短いチャネ
ルのＮＭＯＳトランジスタ１７０のゲート端子１７４は
ノード１０８に接続され、ドレイン端子１７８は
（Ｖ_CC）に接続され、ソース端子１８０はバス３２に接
続されている。トランジスタ１７０はソースフォロアと
して接続されているので、バス３２上の電圧はノード１
０８上の電圧より１ＮＭＯＳしきい値電圧分だけ低くな
る。即ち、上述した値の場合には、バス３２上の電圧は
｜Ｖ_tp｜＋（Ｖ_tn）、即ち＋1.5 ボルトになる。

【００１６】好ましい実施例では、発振器２８に給電す
るために低電圧信号を使用しているから、もし例えばＮ
ＭＯＳトランジスタ９２が負のしきい値電圧を有するデ
プレッションモードであれば、発振器２８は誤動作する
可能性がある。これは、負の基板電圧が欠如する場合、
即ち、ポンプが負の基板バイアスを確立する前にのみ発
生し得るものである。従って、発振器２８の適切な動作
を保証するために、図６に示す低電圧発生器２４の代替
実施例を使用することができる。図６に示す回路と、図
５に示す回路との唯一の相違点は、ノード１６２と（Ｖ
_SS）との間に、付加的な中程度に広く、短いチャネルの
ＰＭＯＳトランジスタ２００が挿入されていることであ
る。図６に示すように、ＰＭＯＳトランジスタ２００の
ゲート端子２０４は基板（基板電圧（Ｖ_BB）によって表
されている）に接続され、ソース端子２０８はノード１
６２とそのＮウェル（線２１２によって表されている）
とに接続され、そしてドレイン２１６は（Ｖ_SS）に接続
されている。

【００１７】基板が負にバイアスされる前にＰＭＯＳト
ランジスタ２００のゲートは０ボルトに等しくなり、ト
ランジスタ２００を流れる電流がノード１６２をＶ_SSよ
り１ＰＭＯＳしきい値分高くする。ノード１０８の電圧
は｜Ｖ_tp｜＋｜Ｖ_tp｜＋（Ｖ _tn）＋（Ｖ_tn）になり、バ
ス３２上に｜Ｖ_tp｜＋｜Ｖ_tp｜＋（Ｖ_tn）の電圧を発生
させる。この高めの電圧は、たとえＮＭＯＳトランジス
タが僅かに負のしきい値電圧を有しているとしても、各
発振器段の適切な動作を保証するのに十分である。チャ
ージポンプがポンピングを開始し、負の基板バイアスが
確立されると、バス３２上のこの高めの電圧は最早必要
でなくなる。Ｖ_BBが負になると、ソースフォロアＰＭＯ
Ｓトランジスタ２００はノード１６２を（Ｖ_SS）に引下
げる。これにより、ノード１０８には｜Ｖ_tp｜＋
（Ｖ_tn）＋（Ｖ_tn）が、そしてバス３２上には低い｜Ｖ
_tp｜＋（Ｖ_tn）電圧が発生し、初期始動後の電力消費は
最小になる。

【００１８】２（デュアル）周波数発振器公知のシステムではチャージポンピングは、２つの分離
したチャージポンプを使用して達成されることが多い。
低基板電流期間中には低電力消費の小さめのチャージポ
ンプが作動させられ、高基板電流期間中には小さめのチ
ャージポンプと大きめのチャージポンプの両方が作動さ
せられる。例えばＤＲＡＭを使用する場合、メモリがス
タンバイモードにある時には小さめのチャージポンプが
使用され、メモリが活動サイクル（即ち、読み出しまた
は書き込み）にある時には何時でも両ポンプが使用され
る。本発明は、２つの分離した発振器回路を使用する代
わりに単一のチャージポンプを使用し、基板内へのポン
プ電流及びポンプが消費する電流の両方を、発振器２８
の周波数を変化させることによって制御できるようにし
ている。

【００１９】スタンバイ中、発振器２８は比較的低い周
波数（例えば、≒200 ｋＨｚ）の発振器信号（図７参
照）を生成するので、システム内の全ての構成要素が消
費する電力は低い。サイクル当たり１回（例えば図示し
てあるように、各サイクルの先縁において）、基板電圧
が参照電圧と比較される。基板電圧が所望の基板バイア
ス電圧に等しいか、それより低い限り、発振器２８はこ
の低周波数で動作し続ける。電圧比較によって、ポンピ
ングが必要であると決定された時（即ち、基板電圧が所
望の負の基板バイアス電圧よりも正になった時）には、
以下に説明するように SPUMPライン７０及び NSPUMP ラ
イン７２上の信号を介して、発振器２８は高めの周波数
（例えば、≒20ＭＨｚ）に切り替わる。更に、コンパレ
ータ５６がバス６８上に単一のポンプ作動用正パルスを
生成するので、チャージポンプ８０は図１に関して説明
したように単一のポンピングサイクルを実行することが
できる。各発振器信号の先縁において引き続き比較機能
が遂行され、ポンピングが必要であることをコンパレー
タ５６が決定する度に対応するポンプ作動信号が生成さ
れる。コンパレータ５６がポンピングは最早必要ではな
いことを決定した場合には、コンパレータ５６は SPUMP
ライン７０及び NSPUMP ライン７２上に適切な信号を生
成し、発振器２８を低周波数、低電力モードに復帰させ
る。この実施例では、ポンピングが実際に必要であろう
と、なかろうと、関連回路が典型的に高基板電流を流す
ようなモードで動作していれば（例えば、ＤＲＡＭが活
動サイクルにある時には）発振器２８は高めの周波数で
動作する。以上のように、ポンピングは必要に応じて発
生し、発振器２８の高周波数モードは、チャージポンプ
８０が高い基板電流状態を受入れることを可能にする。

【００２０】発振器２８の２周波数動作は、図４に示す
基本発振器構造に、図８に示すようにトランジスタ２１
０、２１４、２１８、及び２２２を追加することによっ
て達成される。各トランジスタ２１０及び２１４は中程
度に狭く、短いチャネルのＰＭＯＳトランジスタであ
り、２１８及び２２２はＮＭＯＳトランジスタである。
ＰＭＯＳトランジスタ２１０のソース端子２２８はＰＭ
ＯＳトランジスタ８８（この実施例では、極めて狭く、
長いチャネルのトランジスタである）のソース端子９４
に接続され、ゲート端子２３０は SPUMP（低速ポンプ）
ライン７０に接続され、そしてドレイン端子２３２はノ
ード２３４に接続されている。ＰＭＯＳトランジスタ２
１４のソース端子２３６はノード２３４に接続され、ゲ
ート端子２４０はＰＭＯＳトランジスタ８８のゲート端
子１０２に接続され、そしてドレイン端子２４４はノー
ド１０６に接続されている。ＮＭＯＳトランジスタ２１
８のドレイン端子２５０はノード１０６に接続され、ゲ
ート端子２５４はＮＭＯＳトランジスタ９２（この実施
例では、極めて狭く、長いチャネルのトランジスタであ
る）のゲート端子１１０に接続され、そしてソース端子
２５８はノード２６０に接続されている。最後にＮＭＯ
Ｓトランジスタ２２２のドレイン端子２６４はノード２
６０に接続され、ゲート端子２６８は NSPUMP （非低速
ポンプ）ライン７２に接続され、そしてソース端子２７
２は（Ｖ_SS）に接続されている。

【００２１】ライン７０及び７２上の信号は相補的な信
号であり、トランジスタ２１０及び２２２を同時にオン
にするか、または同時にオフにするように発生する。発
振器２８は、トランジスタ２１０及び２２２がオフであ
る時にはトランジスタ８８及び９２の極めて高い抵抗に
よって決定される低めの周波数で動作し、そしてトラン
ジスタ２１０及び２２２がオンである時にはトランジス
タ８８、９２、２１４、２１８、２１０、及び２２２の
遙かに低い組合わせ抵抗によって決定される遙かに高い
周波数で動作する。高周波数動作は、比較的広く、短い
チャネル（低抵抗）のトランスコンダクタンストランジ
スタ２１４及び２１８が大きい電流を供給し、比較的狭
く、極めて長いチャネル（高抵抗）のトランスコンダク
タンストランジスタ８８及び９２よりも遙かに高速でノ
ード１０６を「高」及び「低」に引張るために発生する
のである。高周波数は多分 20 ＭＨｚであり、低周波数
は多分 200ｋＨｚである。

【００２２】図８を参照して上述したように、発振器２
８は始めは低周波数モードで動作する。基板電圧が所望
の負のバイアス電圧レベルよりも高いことをコンパレー
タ５６が検出すると、SPUMP ライン７０及び NSPUMP ラ
イン７２に信号が供給されてトランジスタ２１０及び２
２２をターンオンさせる。これにより発振器信号は図７
の波形の中央部分に示してあるように（スケールは異な
る）遙かに高い周波数で発生し、低周波数モードから高
周波数モードへの移行は滑らかに行われる。ポンピング
が必要ではなく、また関連回路が典型的に高基板電流を
流すモードで動作していない場合には、SPUMP ライン７
０及び NSPUMP ライン７２に信号が供給されてトランジ
スタ２１０及び２２２をターンオフさせる。発振器２８
はその低周波数モードに復帰し、この場合もモード間の
移行は滑らかに行われる。

【００２３】タイミング信号発生器図９は、タイミング信号発生器３４の構造を示す回路図
であり、それが２周波数発振器２８にどのように接続さ
れているかをも示している。電力を節約するために、図
９に示す回路の全ては低電圧発生器２４から供給される
低めの電源電圧で動作することが好ましい。タイミング
信号発生器３４はインバータ３００を含み、インバータ
３００の入力端子は発振器２８内のインバータ８４Ａの
出力端子に接続され、インバータ３００の出力端子はイ
ンバータ３０４の入力端子に接続されている。インバー
タ３０４の出力端子は、２入力ＮＡＮＤゲート３０８の
一方の入力端子に接続されている。ＮＡＮＤゲート３０
８の他方の入力端子はインバータ３１２の出力端子に接
続されており、インバータ３１２の入力端子は発振器２
８内のインバータ８４Ｃの出力端子に接続されている。

【００２４】同様に、インバータ３１６の入力端子はイ
ンバータ８４Ｂの出力端子に接続され、出力端子はイン
バータ３２０の入力端子に接続されている。インバータ
３２０の出力端子は、２入力ＮＡＮＤゲート３２４の一
方の入力端子に接続されている。ＮＡＮＤゲート３２４
の他方の入力端子はインバータ３２８の出力端子に接続
されており、インバータ３２８の入力端子は発振器２８
内のインバータ８４Ｄの出力端子に接続されている。Ｎ
ＡＮＤゲート３０８の出力は、インバータ３３２の入力
端子と、２入力ＮＡＮＤゲート３１０の一方の入力端子
と、２入力ＮＡＮＤゲート３５６の一方の入力端子とに
接続されている。インバータ３３２の出力端子はインバ
ータ３３６の入力端子に接続され、インバータ３３６の
出力端子はインバータ３４０の入力端子に接続されてい
る。インバータ３４０の出力端子はインバータ３４４の
入力端子に接続され、インバータ３４４の出力端子はイ
ンバータ３４８の入力端子に接続されている。インバー
タ３４８の出力端子はインバータ３５２の入力端子に接
続され、インバータ３５２の出力端子はＮＡＮＤゲート
３５６の他方の入力端子と、“Ｘ”信号ライン３５４と
に接続されている。

【００２５】ＮＡＮＤゲート３５６の出力端子はインバ
ータ３６０の入力端子に接続され、インバータ３６０の
出力端子はインバータ３６４の入力端子に接続されてい
る。インバータ３６４の出力端子は“Ｙ”信号ライン３
６８に接続されている。ＮＡＮＤゲート３１０の出力端
子は、２入力ＮＡＮＤゲート３７０の一方の入力端子
と、インバータ３７４の入力端子とに接続されている。
ＮＡＮＤゲート３７０の他方の入力端子はＮＡＮＤゲー
ト３２４の出力端子に接続されている。インバータ３７
４の出力端子はインバータ３７８の入力端子に接続さ
れ、インバータ３７８の出力端子は“Ｚ”信号ライン３
８２に接続されている。ＮＡＮＤゲート３７０の出力端
子は、ＮＡＮＤゲート３１０の他方の入力端子と、イン
バータ３９０の入力端子とに接続されている。インバー
タ３９０の出力端子はインバータ３９４の入力端子に接
続され、インバータ３９４の出力端子は“Ｗ”信号ライ
ン３９８に接続されている。“Ｘ”信号ライン３５４、
“Ｙ”信号ライン３６８、“Ｚ”信号ライン３８２、及
び“Ｗ”信号ライン３９８は一緒になってバス４８（図
２）を構成している。

【００２６】図１０は、“Ｘ”信号ライン３５４、
“Ｙ”信号ライン３６８、“Ｚ”信号ライン３８２、及
び“Ｗ”信号ライン３９８上のそれぞれの信号のシーケ
ンスを示すタイミング図である。要約すれば、“Ｘ”信
号ライン３５４及び“Ｙ”信号ライン３６８上の信号は
相補的であるが、“Ｙ”信号ライン３６８上の信号が
「低」になる前に“Ｘ”信号ライン３５４上の信号が
「高」になる、及びその逆になるようなタイミングであ
る。“Ｚ”信号ライン３８２上の信号及び“Ｗ”信号ラ
イン３９８上の信号についても同じことが言える。即
ち、これらのライン上の各信号は、「高」部分（＋1.5
ボルト）と「低」部分（０ボルト）とを有し、信号の
「低」部分は相互に排他的である。

【００２７】論理電圧レベル変換器図１３は、論理電圧レベル変換器４０の特定実施例の回
路図である。タイミング信号発生器３４からの“Ｘ”信
号ライン３５４、“Ｙ”信号ライン３６８、“Ｗ”信号
ライン３９８、及び“Ｚ”信号ライン３８２が接続され
ている。論理電圧レベル変換器は論理入力信号“Ｘ”、
“Ｙ”、“Ｗ”、及び“Ｚ”を受ける。「低」論理レベ
ルはＶ_SS（０ボルト）であり、「高」論理レベルは約
1.5ボルトである。その目的はＶ_SSとＶ_CCとの間でスイ
ッチする出力信号を供給することである。キャパシタと
して機能するＮＭＯＳトランジスタ４５０のソース及び
ドレインの両端子は“Ｘ”信号ライン３５４に接続さ
れ、ゲート端子４６１はノード４８８に接続されてい
る。これもキャパシタとして機能するＮＭＯＳトランジ
スタ４５２のソース及びドレインの両端子は“Ｙ”信号
ライン３６８に接続され、ゲート端子４６３はノード４
９０に接続されている。これもキャパシタとして機能す
るＮＭＯＳトランジスタ４５４のソース及びドレインの
両端子は“Ｗ”信号ライン３９８に接続され、ゲート端
子はノード６５０に接続されている。これもキャパシタ
として機能するＮＭＯＳトランジスタ４５６のソース及
びドレインの両端子は“Ｚ”信号ライン３８２に接続さ
れ、ゲート端子５６０はノード６５２に接続されてい
る。ＰＭＯＳトランジスタ４６０のソース端子４６４は
（Ｖ_CC）に接続され、ドレイン端子４６８はキャパシタ
４５０の別の端子４６１に接続され、そしてゲート端子
４７２はノード４９０に接続されている。ＰＭＯＳトラ
ンジスタ４７６のソース端子４８０は（Ｖ_CC）に接続さ
れ、ドレイン端子４８４はノード４９０に接続され、そ
してゲート端子４８２はノード４８８に接続されてい
る。ＮＭＯＳトランジスタ５００のドレイン端子５０４
は（Ｖ_CC）に接続され、ソース端子５０８はノード４８
８に接続され、そしてゲート端子５１２には（Ｖ_CC−｜
Ｖ_tp｜）ボルト信号が印加されている。同様に、ＮＭＯ
Ｓトランジスタ５２０のドレイン端子５２４は（Ｖ_CC）
に接続され、ソース端子５２８はノード４９０に接続さ
れ、そしてゲート端子５３２には（Ｖ_CC−｜Ｖ_tp｜）ボ
ルト信号が印加されている。

【００２８】ＰＭＯＳトランジスタ５５０のソース端子
５５４は（Ｖ_CC）に接続され、ゲート端子５５８はノー
ド６５２に接続され、そしてドレイン端子５６４はノー
ド６５０に接続されている。ＰＭＯＳトランジスタ５７
２のソース端子５７４は（Ｖ _CC）に接続され、ドレイン
端子５７６はノード６５２に接続され、そしてゲート端
子５８０はノード６５０に接続されている。ＮＭＯＳト
ランジスタ６００のドレイン端子６０４は（Ｖ_CC）に接
続され、ソース端子６０８はノード６５０に接続され、
そしてゲート端子６１２には（Ｖ_CC−｜Ｖ_tp｜）ボルト
信号が印加されている。ＮＭＯＳトランジスタ６３０の
ドレイン端子６３４は（Ｖ_CC）に接続され、ソース端子
６３８はノード６５２に接続され、そしてゲート端子６
４２には（Ｖ_CC−｜Ｖ_tp｜）ボルト信号が印加されてい
る。

【００２９】ＰＭＯＳトランジスタ６６０のソース端子
６６４は（Ｖ_CC）に接続され、ドレイン端子６６８はノ
ード６７２に接続され、そしてゲート端子６７６はノー
ド４８８に接続されている。ＮＭＯＳトランジスタ６８
０のドレイン端子６８４はノード６７２に接続され、ソ
ース端子６８８は（Ｖ_SS）に接続され、そしてゲート端
子６９２は“Ｘ”信号ライン３５４に接続されている。
ノード６７２はインバータ７００の入力端子に結合さ
れ、インバータ７００の出力端子はインバータ７０４の
入力端子に接続されている。インバータ７０４の出力端
子は、基板電圧変換器４４へ信号を供給するライン７０
６に接続されている。同様に、ＰＭＯＳトランジスタ７
１０のソース端子７１４は（Ｖ_CC）に接続され、ドレイ
ン端子７１８はノード７２０に接続され、そしてゲート
端子７２４はノード４９０に接続されている。ＮＭＯＳ
トランジスタ７３０のドレイン端子７３４はノード７２
０に接続され、ソース端子７３８は（Ｖ_SS）に接続さ
れ、そしてゲート端子７４２は“Ｙ”信号ライン３６８
に接続されている。ノード７２０はインバータ７５０の
入力端子に接続され、インバータ７５０の出力端子はイ
ンバータ７５４の入力端子に接続されている。インバー
タ７５４の出力端子は、基板電圧変換器４４へ信号を供
給するライン７６０に接続されている。ライン６５０、
７０６、及び７６０は一緒になってバス５０（図２）を
構成している。

【００３０】図１３の左側に示す論理電圧レベル変換器
４０の部分の機能は、信号ライン３５４上の低電圧信号
“Ｘ”及び信号ライン３６８上の低電圧信号“Ｙ”か
ら、Ｖ _SSからＶ_CCへ移行する信号をノード７０６及び７
６０上に生成することである。論理電圧レベル変換器４
０の残余の部分の機能は、低電圧信号“Ｗ”及び“Ｚ”
から、Ｖ_CC−1.5 ボルトとＶ_CCとの間を移行する信号を
ノード６５０上に生成することである。図１３の回路の
左及び右の両部分は同じように動作する。信号ライン３
５４上のノード“Ｘ”及び信号ライン３６８上のノード
“Ｙ”はＶ_SS（０ボルト）と 1.5ボルトとの間を移行
し、互いに概ね相補的である。即ち、一方が「低」であ
る時には、他方は「高」であり、その逆も真である。し
かしながら、図９に詳細に示されている図２のタイミン
グ信号発生器３４の出力は、図１０に示すように、ノー
ド“Ｙ”が「低」へ移行する前にノード“Ｘ”が「高」
へ移行し、ノード“Ｘ”が「低」へ移行する前にノード
“Ｙ”が「高」へ移行する。

【００３１】更に図１３を参照する。ノード“Ｙ”が
「低」へ移行すると、キャパシタ（ＮＭＯＳトランジス
タ）４５２はノード４９０を「低」に駆動し、ＰＭＯＳ
トランジスタ４６０をターンオンさせてノード４８８を
Ｖ_CCへ引上げる。この時間を通してノード“Ｘ”は
「高」の＋1.5 ボルトであり、キャパシタ４５０は 3.5
ボルトまで充電される。次にノード“Ｙ”が＋1.5 ボル
トの「高」へ移行すると、キャパシタ４５２がノード４
９０を「高」に駆動してＰＭＯＳトランジスタ４６０を
ターンオフさせるが、ノード４８８はＶ_CCに留まってい
る。次にノード“Ｘ”が 1.5ボルトから０ボルトの
「低」へ移行し、キャパシタ４５０がノード４８８を
1.5ボルトだけ引下げ、Ｖ_CCより 1.5ボルト低くしてＰ
ＭＯＳトランジスタ４７６をターンオンさせる。これは
ノード“Ｙ”が＋1.5 ボルトの「高」となる時点にノー
ド４９０をＶ_CCまで引上げさせ、キャパシタ４５２は
3.5ボルトまで充電される。次いでノード“Ｘ”が
「高」に移行すると、ノード４８８は再びＶ_CCに復帰し
てＰＭＯＳトランジスタ４７６をターンオフさせるが、
ノード４９０はＶ_CCに留まっている。これで１サイクル
が完了したことになる。

【００３２】以上のように、ノード“Ｘ”が＋1.5 ボル
トの「高」である時にはノード４８８にＶ_CCの高レベル
が存在し、ノード“Ｘ”が０ボルトの「低」レベルであ
る時にはノード４８８にＶ_CC−1.5 ボルトの「低」レベ
ルが存在する。ノード“Ｘ”が＋1.5 ボルトの「高」で
ある時には、ＮＭＯＳトランジスタ６８０がオンとなっ
てインバータ７００の入力を０ボルトに引下げる。この
時点に、ノード４８８はＶ_CCにあってＰＭＯＳトランジ
スタ６６０はオフであるので、トランジスタ６６０及び
６８０を通って流れる電流は存在しない。ノード“Ｘ”
が０ボルトの「低」レベルである時には、ノード４８８
はＶ_CC−1.5 ボルトの「低」になってＰＭＯＳトランジ
スタ６６０がターンオンし、インバータ７００の入力を
Ｖ_CCに引上げる。この時点に、ＮＭＯＳトランジスタ６
８０はオフであり、この場合にもトランジスタ６６０及
び６８０を通って流れる電流は存在しない。

【００３３】以上のようにこの回路はノード“Ｘ”及び
“Ｙ”上の「低」レベル入力から、インバータ７００の
入力にＶ_SSとＶ_CCとの間を完全にスウィングする論理レ
ベルを発生し、そして、それはＶ_CCからＶ_SSまでの電流
経路を確立することなく行われる。論理的に言えば、図
１３の論理電圧レベル変換器の出力７０６は、ノード
“Ｘ”上の「低」レベル信号の補数の「高」レベルであ
る。もしこのような配列にせずに、そのＰＭＯＳ源電圧
が＋５ボルトであるような普通のインバータにノード
“Ｘ”を直接接続すれば、ノード“Ｘ”が＋1.5 ボルト
になった時にインバータはかなりな電力を消費すること
になろう。同じように、ノード“Ｙ”上の「低」レベル
信号は、その補数である「高」レベル信号をノード７６
０上に発生させる。

【００３４】ＮＭＯＳトランジスタ５００及び５２０
は、最初に電力が印加された時に回路を始動させるため
に使用され、それ以後は必要ではなく、機能もしない。
各トランジスタは、各ＮＭＯＳトランジスタ（キャパシ
タ）４５０及び４５２のチャネルを確立するのに十分
な、少なくともＶ_CC−｜Ｖ_tp｜−Ｖ_tn＝Ｖ_CC−1.5 ボル
トの電圧をその関連ノード４８８または４９０上に確立
し、それによって回路を上述したように機能せしめる。
図１３の右側の回路部分は、ノード“Ｗ”上の０ボルト
乃至＋1.5 ボルトの論理レベルを、ノード６５０上のＶ
_CC−1.5 ボルト乃至Ｖ_CCボルトの論理レベルに変換す
る。ノード６５０上のこれらのレベルは、ソースがＶ_CC
ボルトにあるＰＭＯＳトランジスタをターンオンまたは
ターンオフさせるために使用される。この回路は既に述
べた図１３の左側の回路の対応する部分と同じように機
能する。

【００３５】基板電圧比較の概要以下の公知の基板電圧検出器の説明は、本発明のチャー
ジポンピングシステムの若干の残余の部分の発明的な面
の理解に役立つであろう。図１１は、公知の基板電圧コ
ンパレータ３００の回路図である。電圧コンパレータ３
００は、極めて狭く、極めて長いチャネルのＰＭＯＳト
ランジスタ３０４を含み、このトランジスタ３０４のソ
ース端子３０８は（Ｖ_CC）に接続され、ゲート端子３１
２は（Ｖ_SS）に接続され、そしてドレイン端子３１６は
ノード３２０に接続されている。トランジスタ３０４
は、極めて高い抵抗または極めて低い電流源として機能
する。ＮＭＯＳトランジスタ３２４のドレイン端子３２
８はノード３２０に接続され、ゲート端子３３２は参照
電圧Ｖ_REF（典型的には、接地）に接続され、そしてソ
ース端子３３６はノード３４０に接続されている。ＮＭ
ＯＳトランジスタ３４４のドレイン端子３４８及びゲー
ト端子３５２は一緒にノード３４０に接続され、ソース
端子３５６はノード３６０に接続されている。最後に、
ＮＭＯＳトランジスタ３６４のドレイン端子３６８及び
ゲート端子３７２は一緒にノード３６０に接続され、ソ
ース端子３７６は基板Ｖ_BBに接続されている。全てのＮ
ＭＯＳトランジスタ３２４、３４４、及び３６４は比較
的広く、短いチャネルのトランジスタである。

【００３６】もし基板電圧がＶ_REF（接地）より３ＮＭ
ＯＳしきい値電圧分負であれば、正の電源Ｖ_CCと負の基
板Ｖ_BBとの間にトランジスタ３０４、３２４、３４４、
及び３６４を通して電流が流れる。この場合、トランジ
スタ３６４は、ノード３６０がＶ_BB＋１ＮＭＯＳしきい
値電圧分以上に上昇するのを防ぎ、トランジスタ３４４
はノード３４０がそれより１ＮＭＯＳしきい値電圧分、
即ち、Ｖ_BB＋２（Ｖ_tn）以上に上昇するのを防いでい
る。ソース電圧が（Ｖ_BB＋２（Ｖ_tn））であり、そのゲ
ート電圧がＶ_REFであるＮＭＯＳトランジスタ３２４は
オンになり、ノード３２０を本質的にノード３４０の電
圧、即ちＶ_BB＋２（Ｖ_tn）まで引下げる。接地より低い
この電圧は、ポンピングが必要であることを表すノード
３２０上の論理「１」状態の出力である。

【００３７】一方、もしＶ_BBがＶ_REF（接地）より３Ｎ
ＭＯＳしきい値電圧低ければ（より正の電圧であれ
ば）、ダイオード接続されたトランジスタ３６４及び３
４４は、トランジスタ３２４を導通させてノード３４０
を十分低く引下げることはできない。ノード３２０上の
このＶ_CCレベルは、ポンピングが必要ではないことを表
すノード３２０上の他の論理状態の出力である。ノード
３２０上の信号はチャージポンプに伝えらえる。ノード
３２０が（Ｖ_CC）ボルトにある時にはチャージポンプは
ターンオンして電荷を基板に転送し、ノード３２０がＶ
_BB＋２（Ｖ_tn）にある時にはチャージポンプはターンオ
フする。不幸にも、Ｖ_BBがチャージポンプをターンオフ
させるのに十分に低い場合には、コンパレータ３００を
通して電流が基板に流れる。従って、コンパレータ３０
０自体が基板電流をもたらし、この基板電流はポンプに
よって除去しなければならない。本発明による基板電圧
比較回路は、この問題を回避する。

【００３８】図１２は、本発明による基板電圧比較回路
の特定の実施例の概念図である。スイッチ４００が、接
地（Ｖ_SS）とキャパシタンスＣ２の端子４０４との間に
接続されている。スイッチ４０８が、基板電圧Ｖ_BBとキ
ャパシタンスＣ２の端子４１２との間に接続されてい
る。スイッチ４１４が電源電圧（Ｖ_CC）とキャパシタン
スＣ２の端子４０４との間に接続され、コンパレータ５
６の一方の入力端子４１８がバス５８を介してキャパシ
タンスＣ２の端子４１２に接続されている。前述したよ
うに、コンパレータ５６の他方の入力端子は、バス６０
を通して参照電圧（Ｖ_REF）に接続されている。図１２
に示すスイッチ及びキャパシタンス回路の目的は、基板
電圧Ｖ_BBをコンパレータ５６によって比較することがで
きるレベルに変換することである。始めにスイッチ４０
０及び４０８が閉じてキャパシタンスＣ２を（Ｖ_SS−｜
Ｖ_BB｜）まで充電するように閉じる。次にスイッチ４０
０及び４０８が開く。次いでスイッチ４１４が閉じ、キ
ャパシタンスＣ２の端子４０４をＶ_SSからＶ_CCまで上昇
させる。これによって、端子４１２の電圧はＶ_BBからＶ
_BB＋Ｖ_CCまで上昇させる（Ｖ_SSが０ボルトに等しいとし
ている）。もしＶ_CCが＋５ボルトに等しく、またもしＶ
_BBが−５ボルトよりも正であれば、バス５８上の電圧は
コンパレータ５６によって都合よく比較することがきる
正の電圧になる。バス５８上の電圧をコンパレータ５６
によって比較した後に、スイッチ４１４が開いてスイッ
チ４００が閉じる。キャパシタンスＣ２の端子４０４は
Ｖ_SSまで降下し、そして端子４１２はＶ_BBまで降下す
る。次いでスイッチ４０８を閉じることができ、電荷は
基板へ、または基板から転送されない。以上のようにこ
の回路は、公知のコンパレータに関して説明した欠陥を
伴わずに動作する。

【００３９】基板電圧変換器図１４は、基板電圧変換器４４及びコンパレータ５６の
特定実施例の回路図である。電圧レベル変換器４４は図
１２のスイッチ及びキャパシタに対応しており、一方図
１４のコンパレータ５６は図１２のコンパレータに対応
している。図１４の基板電圧変換器４４の部分を参照す
る。ライン７６０は、キャパシタンス８０４及び８１２
として機能するＰＭＯＳトランジスタのソース及びドレ
インに接続されている。同様に、ライン７０６は、キャ
パシタンス８２０として機能するＰＭＯＳトランジスタ
のソース及びドレインに接続されている。ＮＭＯＳトラ
ンジスタ８３０のドレイン端子８３４はキャパシタンス
８１２のゲート端子８３８に接続され、ソース端子８４
２は基板Ｖ_BBに接続され、そしてゲート端子８４６はキ
ャパシタンス８２０のゲート端子８５０に接続されてい
る。ＮＭＯＳトランジスタ８５４のドレイン端子８５８
はキャパシタンス８２０のゲート端子８５０に接続さ
れ、ソース端子８６２はＶ_BBに接続され、そしてゲート
端子８６６はキャパシタンス８１２のゲート端子８３８
に接続されている。以上に説明した回路は、全ての極性
が反転していることを除き、図１３に示す回路と同じよ
うに動作する。ノード７６０及び７０６がＶ_SS（０ボル
ト）とＶ_CCの間でスウィングすると、ゲート端子８３８
及び８５０上の電圧はＶ_BBとＶ_BB＋Ｖ_CCの間をスウィン
グする。即ち、ライン７６０上の「高」（例えば、＋５
ボルト）信号の結果として端子８３８が「高」になると
トランジスタ８５４がターンオンし、ライン７０６上の
信号が「低」である時間中ゲート端子８５０をＶ_BBに引
下げる。次いでライン７６０上の信号が「低」に移行し
てトランジスタ８５４をターンオフさせる。次いでライ
ン７０６上の信号が「高」（例えば、＋５ボルト）に移
行すると、ゲート端子８５０上の電圧はＶ_BB＋５ボルト
まで上昇し、トランジスタ８３０をターンオンさせ、ゲ
ート端子８３８をＶ_BBに引下げる。

【００４０】ＮＭＯＳトランジスタ８８０のドレイン端
子はキャパシタンス８０４のゲート端子８８８と、ノー
ド８８５とに接続され、ソース端子８９２はノード８９
６に接続され、そしてゲート端子９００はキャパシタン
ス８２０のゲート端子８５０に接続されている。別のＮ
ＭＯＳトランジスタ９０４のドレイン端子９０８はノー
ド８９６に接続され、ソース端子９１２はＶ_BBに接続さ
れ、そしてゲート端子９１６はキャパシタンス８２０の
ゲート端子８５０に接続されている。最後に、ＮＭＯＳ
トランジスタ９３０のドレイン端子９３４はＶ_CCに接続
され、ソース端子９３８はノード８９６に接続され、そ
してゲート端子９４２はノード８８５に接続されてい
る。図１２のスイッチ及びキャパシタは、図１３及び１
４の以下のトランジスタに対応している。図１２のスイ
ッチ４００及び４１４は、ノード７６０を形成している
図１３のインバータ７５４のＮＭＯＳトランジスタ及び
ＰＭＯＳトランジスタにそれぞれ対応している。図１２
のキャパシタＣ２は、図１４のキャパシタ（ＰＭＯＳト
ランジスタ）８０４に対応している。図１２のスイッチ
４０８は、図１４の基板電圧変換器４４のＮＭＯＳトラ
ンジスタ８８０及び９０４の直列組合わせに対応してい
る。図１２のバス５８上の変換された基板電圧は、図１
４の変換された基板電圧バス５８に対応している。

【００４１】前述したように、キャパシタ（ＰＭＯＳト
ランジスタ）８１２及び８２０のゲート端子上の電圧
は、Ｖ_BBと（Ｖ_BB＋Ｖ_CC）との間を交互する。ノード７
０６が「高」である時には、ノード７６０は「低」にな
る。この時には、キャパシタ８５０のゲート端子８５０
が（Ｖ_BB＋Ｖ_CC）になってトランジスタ８８０及び９０
４をターンオンさせ、ノード８８５をＶ_BBまで引下げ
る。ノード７０６が「低」に移行するとキャパシタ８２
０のゲート端子８５０はＶ_BBに戻り、トランジスタ８８
０及び９０４は希望通りターンオフになる。最後に、ノ
ード７６０がＶ_CCに上昇すると、コンパレータ５６への
バス５８上の変換された基板電圧としてノード８８５は
（Ｖ_BB＋Ｖ_CC）まで駆動される。ノード８８５が上昇す
る時点からコンパレータ５６が感知する時点までこの
（Ｖ_BB＋Ｖ_CC）の完全性を維持するためには、ノード８
８５上の電圧が漏洩してしまわないようにすることが重
要である。しかしながらＮＭＯＳトランジスタ９０４の
ソースはＶ_BB電位にあり、ソースがＶ_BB電位よりも十分
に高いＶ_SSにあるＮＭＯＳトランジスタのようにそのし
きい値電圧を上昇させる何等の逆バイアスもボディ効果
も有していない。ボディ効果を有していないので、トラ
ンジスタ９０４は完全に遮断されることはない。即ち、
トランジスタ９０４は、そのゲート端子がＶ_BBにあると
しても、小さい漏洩電流を流すことができる。トランジ
スタ８８０及び９３０は、このノード８８５から電荷が
漏洩する問題を防ぐために含まれているのである。ノー
ド８８５が（Ｖ_BB＋Ｖ_CC）まで上昇すると、ソースフォ
ロアＮＭＯＳトランジスタ９３０はノード８９６〔（Ｖ
_BB＋Ｖ_CC）−Ｖ_tn〕の電圧まで引下げる。そのソース８
９２がＶ_BBより十分に高く、そのゲート９００がＶ_BBで
あるトランジスタ８８０は完全にオフであり、漏洩電流
は完全に無視することができる。従って、ノード８８５
は（Ｖ_BB＋Ｖ_CC）まで上昇し、そのレベルは失われず、
そして基板電圧変換器４４は（Ｖ_BB＋Ｖ_CC）の電圧レベ
ルをコンパレータ５６へ供給する。

【００４２】図１４のコンパレータ５６へのバス６０上
の参照電圧は、簡単な容量性分圧器（図示してない）に
よって生成することができる。例えば、もし接地と、接
地からＶ_CCまでスイッチするノードとの間に２つのキャ
パシタを直列に接続すれは、その中間（キャパシタの間
の）ノードは、キャパシタンス比に依存してＶ_CCの分数
でスイッチする。スイッチするノードが接地電位になれ
ば、中間ノード接地まで放電（ＮＭＯＳトランジスタに
よって）する。このようにして、中間ノードはキャパシ
タンス比に依存してＶ_CCの分数までスイッチする。この
参照電圧は、基板電圧変換器４４から供給される（Ｖ_BB
＋Ｖ_CC）電圧と比較される。もしこれらのキャパシタが
同じ値であれば、この中間ノードの電圧はＶ_CC/2であ
る。この場合、Ｖ_BBが−（Ｖ_CC/2）より正になればレギ
ュレータはチャージポンプをターンオンさせ、それ以外
はチャージポンプをターンオフさせる。即ち、レギュレ
ータは、バス５８上の電圧が（Ｖ_BB＋Ｖ_CC）＝（Ｖ_CC/
2）＝Ｖ_REFまたは（Ｖ_BB）＝− 1/2（Ｖ_CC）となるよ
うに、基板電圧を維持する。

【００４３】コンパレータバス５８上の変換された基板電圧信号はコンパレータ５
６に伝えられ、コンパレータ５６はバス６０から受信し
た参照電圧Ｖ_REFと比較する。この比較は、タイミング
信号発生器３４からの“Ｗ”信号ライン３９８上の信号
によってトリガされる。この実施例では、上述したよう
に“Ｗ”信号は発振器サイクル毎に１回発生し、毎サイ
クル１回の比較を行わせるようにしている。もしサイク
ル電圧が参照電圧よりも正であれば、正パルスの形状の
ポンプ作動信号がライン６８上に現れる。更に、比較の
度に差動 SPUMP/NSPUM信号が SPUMP信号ライン７０及び
NSPUM信号ライン７２上に生成され、次のサイクルまで
有効のままとなる。前述したように、SPUMP/NSPUM 信号
は各発振器段内のＰＭＯＳトランジスタ２１０及びＮＭ
ＯＳトランジスタ２２２（図８）を制御して、発振器周
波数を設定する。

【００４４】図１４に、コンパレータ５６の詳細を示し
てある。“Ｗ”信号ライン３９８上の“Ｗ”信号は、比
較機能を遂行するＮＭＯＳトランジスタ１００４のゲー
ト端子１０００に印加される。ＮＭＯＳトランジスタ１
００４のソース端子１００８はＶ_SSに接続され、ドレイ
ン端子１０１２はノード１０１６に接続されている。こ
のノード１０１６は、ＮＭＯＳトランジスタ１０２４の
ソース端子１０２０とＮＭＯＳトランジスタ１０３２の
ソース端子１０２８とに接続されている。ＮＭＯＳトラ
ンジスタ１０２４のゲート端子１０３６は、バス６０上
の参照電圧（前述したように、Ｖ_CCとＶ_SSとの間に接続
された容量性分圧器を介して生成することができる）を
受信するように接続されており、ＮＭＯＳトランジスタ
１０３２のゲート端子１０４０は、バス５８上の変換さ
れた基板電圧を受信するように接続されている。ＮＭＯ
Ｓトランジスタ１０２４のドレイン端子１０４４はＮＭ
ＯＳトランジスタ１０５２のソース端子１０４８に接続
されている。ＮＭＯＳトランジスタ１０５２のゲート端
子１０５６はノード１０６０に接続され、ドレイン端子
１０６４はノード１０６８に接続されている。ノード１
０６８は、ＰＭＯＳトランジスタ１０７６のドレイン端
子１０７２と、ＰＭＯＳトランジスタ１０８４のドレイ
ン端子１０８０とに接続されている。ＰＭＯＳトランジ
スタ１０７６のゲート端子１０８８はライン６５０に接
続され、トランジスタ１０８４のゲート端子１０９２は
ノード１０６０に接続されている。トランジスタ１０７
６のソース端子１０９６と、トランジスタ１０８４のソ
ース端子１１００は、共にＶ_CCに接続されている。

【００４５】トランジスタ１０３２のドレイン端子１１
０４は、ＮＭＯＳトランジスタ１１１２のソース端子１
１０８に接続されている。ＮＭＯＳトランジスタ１１１
２のゲート端子１１１６はノード１１２０（ノード１０
６８に接続されている）に接続され、ドレイン端子１１
２４はノード１１２８（ノード１０６０に接続されてい
る）に接続されている。ノード１１２８は、ＰＭＯＳト
ランジスタ１１３６のドレイン端子１１３２と、ＰＭＯ
Ｓトランジスタ１１４４のドレイン端子１１４０とに接
続されている。ＰＭＯＳトランジスタ１１３６のゲート
端子１１４８はノード１１２０に接続され、ＰＭＯＳト
ランジスタ１１４４のゲート端子１１５２はライン６５
０に接続されている。トランジスタ１１３６のソース端
子１１５６及びトランジスタ１１４４のソース端子１１
６０は、共にＶ_CCに接続されている。

【００４６】ノード１１２８はインバータ１１８０の入
力端子に接続され、インバータ１１８０の出力端子はバ
ス６８と、２入力ＮＯＲゲート１１８８の入力端子とに
接続されている。同様に、ノード１０６８はインバータ
１１９２の入力端子に接続され、インバータ１１９２の
出力端子はバス６８と、２入力ＮＯＲゲート１２００の
入力端子とに接続されている。ＮＯＲゲート１１８８の
出力端子はＮＯＲゲート１２００の別の入力端子に接続
され、ＮＯＲゲート１２００の出力端子はＮＯＲゲート
１１８８の別の入力端子に接続されている。従って、Ｎ
ＯＲゲート１１８８及び１２００はラッチとして機能
し、インバータ１１８０及び１１９２の出力端子上の信
号を次の比較機能まで維持する。ＮＯＲゲート１２００
の出力端子は、２入力ＮＯＲゲート１２０４の入力端子
に接続されている。ＮＯＲゲート１２０４の別の入力端
子は「高」が活動状態のDRAM RAS 信号を受信するよう
に接続されている。ＮＯＲゲート１２０４の出力端子
は、SPUMP （低速ポンプ）信号ライン７０と、インバー
タ１２０８の入力端子とに接続されている。インバータ
１２０８の出力端子は NSPUMP 信号ライン７２に接続さ
れている。

【００４７】前述したように、図１３の論理電圧レベル
変換器４０のノード６５０は、ノード“Ｗ”が０ボルト
のＶ_SSと＋1.5 ボルトとの間でスイッチすると、それぞ
れＶ _CC−1.5 ボルトとＶ_CCとの間でスイッチする。再
度、図１４のコンパレータ５６を参照する。感知サイク
ルの間、ノード“Ｗ”は「低」であり、ＮＭＯＳトラン
ジスタ１００４はオフである。この時点に、信号６５０
も「低」であり、ＰＭＯＳトランジスタ１０７６及び１
１４４はオンであって、ノード１０６８及び１１２８を
Ｖ_CCまで充電する。Ｖ_SSへの導電経路は存在しないか
ら、この時点に電流は流れない。信号“Ｗ”が「高」
（＋1.5 ボルト）に移行すると、ノード６５０も「高」
（Ｖ_CC）に移行する。ＮＭＯＳトランジスタ１０７６及
び１１４４がターンオフする。ＮＭＯＳトランジスタ１
００４がターンオンするので、ノード１０１６が「低」
に移行する。もしバス５８上の変換された基板電圧（Ｖ
_BB＋Ｖ_CC）がＶ_REFより高ければ、トランジスタ１０３
２はトランジスタ１０２４より前に導通し始める（それ
らのソース端子が一緒に接続されているから）。トラン
ジスタ１０３２が導通するとそのドレイン１１０４は、
トランジスタ１０２４のドレインが接地に向かって放電
するよりも早く、接地に向かって放電する。それより前
には、ノード１０６８及び１１２８（トランジスタ１１
１２及び１０５２のゲートが接続されている）は各々同
一の電圧、Ｖ_CCになっている。従って、トランジスタ１
０３２のドレインノード１１０４がＶ_SSに向かって放電
すると、トランジスタ１１１２が導通してノード１１２
８を接地に引下げる。これにより、ＮＭＯＳトランジス
タ１０５２がターンオフしてノード１０６８を接地に引
下げることを阻止し、一方ＰＭＯＳトランジスタ１０４
８がターンオンしてノード１０６８をＶ_CCに維持する。
以上のように、バス５８上の変換された基板電圧（Ｖ_BB
＋Ｖ_CC）が参照電圧より高いような上記条件の下では、
ノード１１２８は接地に移行し、インバータ１１８０の
出力は「高」（Ｖ_CC）に移行する。この初期スイッチン
グトランジェントの後ではあるが、ノード“Ｗ”及び６
５０が未だ「高」である時も電流経路が存在しないこと
に注目されたい。ＰＭＯＳトランジスタ１１３６及び１
１４４が共にオフであるので回路の右側に電流は存在せ
ず、またＮＭＯＳトランジスタ１０５２がオフであるの
で左側にも電流は存在しない。ノード“Ｗ”及び６５０
が「高」に留まっている限り、ノード１１２８は「低」
に留まり、ノード６８は「高」に留まる。

【００４８】以上のように、ノード５８がＶ_REFより高
い時に“Ｗ”上の（そしてバス６５０上の）正のパルス
は、ノード６８上に正のパルスをもたらし、一方インバ
ータ１１９２の出力は接地に留められる。この正のパル
スはポンピングが必要であることを表している。（変換
された基板電圧も正である。）このパルスは、２つのこ
とを行う。第１に、このパルスは、ノード６８上に単一
のポンプサイクルを供給する（後述するように、これは
チャージポンプ自体に引渡される）。第２に、このパル
スは、ＮＯＲゲート１１８８及び１２００からなるフリ
ップフロップを適切な状態にセットして発振器を高周波
数で動作させる。ノード６８上の正のパルスは、ＮＯＲ
ゲート１１８８を「低」に移行させる。この「低」はイ
ンバータ１１９２の「低」出力と組合って、ＮＯＲゲー
ト１２００の出力を「高」に移行させる。この「高」
は、ノード６８上の正のパルスが終了した後でもＮＯＲ
ゲート１１８８の出力を「低」に維持する。従って、Ｎ
ＯＲゲート１２００の出力は「高」に留まる（インバー
タ１１９２が「高」出力を供給するまで）。

【００４９】一方、もし変換された基板電圧（Ｖ_BB＋Ｖ
_CC）が参照電圧より低ければポンピングは要求されな
い。この場合、ノード１０６８は接地され、ノード１１
２８が「高」に留まる。ノード１１２８が「高」に留ま
ると、ノード６８上の低電圧に変化は生ぜず、インバー
タ１１９２の出力上の正のパルスがＮＯＲゲート１２０
０か「低」出力を発生させることもない。この「低」出
力はノード６８上の「低」と組合ってＮＯＲゲート１１
８８に「高」出力を発生させる。ＮＯＲゲート１１８８
の「高」出力は、インバータ１１９２の出力上の正のパ
ルスが終了しても、ＮＯＲゲート１２００の出力を
「低」に維持する。以上のように、もし基板が正であり
過ぎる（即ち、ポンピングが要求されている）ことをコ
ンパレータが最も新しく決定すれば、ＮＯＲゲート１２
００の出力は「高」になる。一方、もし基板が十分に負
である（即ち、ポンピングは不要である）ことをコンパ
レータが最も新しく決定すれば、ＮＯＲゲート１２００
の出力は「低」になる。信号 RASD は、回路がその活動
状態にあれば常に「高」である。ＤＲＡＭの場合、この
信号は、活動サイクル中は「高」であり、サイクル間の
プリチャージ中は「低」である。ポンピングが要求され
ていることをコンパレータが最も新しく決定するか、ま
たは回路が活動（ RASD が「高」）である場合には、Ｎ
ＯＲゲート１２０４の出力 ( SPUMP )が「低」になる。
この SPUMP（低速ポンプ）上の「低」出力は、発振器を
低周波数で発振させず、高周波数で発振させる。即ち、
SPUMP 上の「低」は図８のＰＭＯＳトランジスタ２１０
をターンオンさせ、NSPUMP上のインバータ１２０８（図
１４）の「高」出力は図８のＮＭＯＳトランジスタ２２
２をターンオンさせる。

【００５０】前述したように、図８の発振器段のトラン
ジスタ２１０及び２２２がターンオンすると発振器は高
周波数で動作し、それによって高いポンピング電流が得
られる。これらのトランジスタがオフになると、図１３
の論理電圧レベル変換器４０、図１４のサイクル電圧変
換器４４、及び図１４のコンパレータ５６と共に、発振
器は遙かに低い周波数で動作する。1.5 ボルトの電源に
よって動作している回路の多くと共に、約 200ｋＨｚの
低周波数で動作させることによって、ポンピングが要求
されない時のポンプの合計電流消費は１マイクロアンペ
アより少なくなる。しかも、ポンピングが要求された時
には回路は自動的に高周波数にスイッチし、この高周波
数において基板から１ミリアンペアより多くの電流をポ
ンピングすることができる。

【００５１】ポンプ信号発生器図１５は、ポンプ信号発生器６４の特定の実施例の回路
図である。バス６８から受信するポンプ信号はインバー
タ１３００の入力端子に印加される。インバータ１３０
０の出力端子は、インバータ１３０４の入力端子に接続
されている。インバータ１３０４の出力端子は、インバ
ータ１３０８の入力と、インバータ１３１２の入力端子
と、インバータ１３１６の入力端子とに接続されてい
る。インバータ１３０８の出力端子は、インバータ１３
２０の入力端子に接続されている。インバータ１３２０
の出力端子は、インバータ１３２８の入力端子と、イン
バータ１３３２の入力端子と、インバータ１３３６の入
力端子とに接続されている。インバータ１３２８の出力
端子は、インバータ１３４０の入力端子に接続されてい
る。インバータ１３４０の出力端子は、インバータ１３
４４の入力端子と、インバータ１３４８の入力端子と、
インバータ１３５２の入力端子とに接続されている。イ
ンバータ１３４８の出力はインバータ１３５６の入力端
子に接続され、インバータ１３５６の出力端子はインバ
ータ１３６０の入力端子に接続されている。インバータ
１３４４の出力端子はインバータ１３６４の入力端子に
接続されている。インバータ１３６４の出力端子は、イ
ンバータ１３６８の入力端子と、インバータ１３７２の
入力端子とに接続されている。インバータ１３６８の出
力端子はインバータ１３７６の入力端子に接続され、イ
ンバータ１３７６の出力端子はインバータ１３８０の入
力端子に接続されている。

【００５２】インバータ１３８０の出力端子は、２入力
ＮＡＮＤゲート１３８４の一方の入力に接続されてい
る。ＮＡＮＤゲート１３８４の別の入力端子は、インバ
ータ１３１２の出力端子に接続されている。ＮＡＮＤゲ
ート１３８４の出力端子はインバータ１３８８の入力端
子に接続され、インバータ１３８８の出力端子は“Ｄ”
信号ライン１３９２に接続されている。インバータ１３
１６の出力端子は、２入力ＮＡＮＤゲート１３９６の一
方の入力に接続されている。ＮＡＮＤゲート１３９６の
別の入力端子は、インバータ１３７２の出力端子に接続
されている。ＮＡＮＤゲート１３９６の出力端子はイン
バータ１４００の入力端子に接続され、インバータ１４
００の出力端子は“Ａ”信号ライン１４０８に接続され
ている。

【００５３】インバータ１３６０の出力端子は、２入力
ＮＡＮＤゲート１４１２の一方の入力に接続されてい
る。ＮＡＮＤゲート１４１２の別の入力端子は、インバ
ータ１３３２の出力端子に接続されている。ＮＡＮＤゲ
ート１４１２の出力端子はインバータ１４１６の入力端
子に接続され、インバータ１４１６の出力端子は“Ｂ”
信号ライン１４２０に接続されている。インバータ１３
５２の出力端子は、２入力ＮＡＮＤゲート１４２４の一
方の入力に接続されている。ＮＡＮＤゲート１４２４の
別の入力端子は、インバータ１３３６の出力端子に接続
されている。ＮＡＮＤゲート１４２４の出力端子はイン
バータ１４２８の入力端子に接続され、インバータ１４
２８の出力端子はインバータ１４３２の入力端子に接続
されている。インバータ１４３２の出力端子は“Ｃ”信
号ライン１４３６に接続されている。

【００５４】図から明らかなように、ノード６８と各Ｎ
ＡＮＤゲート１３８４、１３９６、１４１２、及び１４
２４の各入力との間には奇数のインバータが存在してい
る。従って、これらの各ＮＡＮＤゲートの出力は、ノー
ド６８と同一の極性を有している。即ちもしノード６８
が「高」であれば、これらのＮＡＮＤゲートの出力は全
て「高」である。各々がその関連するＮＡＮＤゲートの
後に１つのインバータを有しているノード“Ｂ”及び
“Ｄ”は、ノード６８とは逆極性である。各々がその関
連するＮＡＮＤゲートの後に２つのインバータを有して
いるノード“Ａ”及び“Ｃ”は、ノード６８と同一極性
である。ノード６８が「高」に移行すると、ノード
“Ｏ”は５論理分遅れた後に「低」に移行する。即ち、
順次に、インバータ１３００の出力が「低」に移行し、
インバータ１３００の出力が「低」に移行し、１３０４
の出力が「高」に移行し、１３１２の出力が「低」に移
行し、ＮＡＮＤ１３８４の出力が「高」に移行し、そ
してインバータ１３８８の出力が「低」に移行するので
ある。しかし、ノード６８が「低」に移行すると、ノー
ド“Ｏ”は 13 論理分遅れた後に「高」に移行する。即
ち、インバータ１３００の出力が「高」に移行し、１３
０４の出力が「低」に移行し、１３０８の出力が「高」
に移行し、１３２０の出力が「低」に移行し、１３２８
の出力が「高」に移行し、１３４０の出力が「低」に移
行し、１３４４の出力が「高」に移行し、１３６４の出
力が「低」に移行し、１３６８の出力が「高」に移行
し、１３７６の出力が「低」に移行し、１３８０の出力
が「高」に移行し、ＮＡＮＤ１３８４の出力が「低」
に移行し、そして最後にインバータ１３８８の出力が
「高」に移行する。

【００５５】ノード６８が「高」に移行した時に、ノー
ド“Ｃ”が「高」に移行する前にノード“Ｄ”が「低」
に移行し、またノード６８が「低」に移行した時に、ノ
ード“Ｄ”が「高」に移行する前にノード“Ｃ”が
「低」に移行するように、各信号“Ａ”、“Ｂ”、
“Ｃ”、及び“Ｄ”を生成する各論理経路内のインバー
タの数はさまざまに選択されている。図１５及び１６を
参照されたい。更に、ノード“Ｂ”が「低」に移行する
前にノード“Ａ”は「高」に移行し、ノード“Ａ”が
「低」に移行する前にノード“Ｂ”は「高」に移行す
る。またノード“Ｂ”が「低」に移行する前にノード
“Ｄ”は「低」に移行し、ノード“Ｄ”が「高」に移行
する前にノード“Ｂ”は「高」に移行する。ポンピング
が要求されない時には、ノード６８は前述したように
「低」に留まり、ノード“Ａ”、“Ｂ”、“Ｃ”、及び
“Ｄ”は移行しない。ポンプサイクルが要求されている
ことをコンパレータ５６が決定すると、ノード６８、
“Ａ”、“Ｂ”、“Ｃ”、及び“Ｄ”は図１６に示す相
対タイミングで単一のポンプサイクルを実行する。

【００５６】チャージポンプ図１７は、チャージポンプ８０の特定実施例の回路図で
ある。“Ａ”信号ライン１４０８はキャパシタンス１４
５４の端子１４５０に接続され、“Ｂ”信号ライン１４
２０はキャパシタンス１４６２の端子１４５８に接続さ
れている。キャパシタンス１４５４及び１４６２は各
々、ソース及びドレイン端子が一緒に接続されているＰ
ＭＯＳトランジスタからなっている。キャパシタンス１
４５４のゲート端子１５５０は、ＰＭＯＳトランジスタ
１５５８のゲート端子１５５４に接続されている。ＰＭ
ＯＳトランジスタ１５５８のソース端子１５６２はＶ_SS
に接続され、ドレイン端子１５６６は、ＰＭＯＳトラン
ジスタ１５７４のゲート端子１５７０と、キャパシタン
ス１４６２のゲート端子１５７８とに接続されている。
ＰＭＯＳトランジスタ１５７４のソース端子１５８２は
Ｖ_SSに接続され、ドレイン端子１５８６はトランジスタ
１５５８のゲート端子１５５４に接続されている。
“Ａ”信号ライン１４０８上の信号及び“Ｂ”信号ライ
ン１４２０が０ボルトから＋５ボルトへスウィングする
と、端子１５５０上の信号及び１５７８上の信号はそれ
ぞれ−５ボルトから０ボルトへスウィングする。

【００５７】“Ｄ”信号ライン１３９２はキャパシタン
ス１４７８の端子１４７４に接続され、“Ｃ”信号ライ
ン１４３６はキャパシタンス１４９４の端子１４９０に
接続されている。キャパシタンス１４７８及び１４９４
は各々、ソース及びドレイン端子が一緒に接続されてい
るＰＭＯＳトランジスタからなっている。キャパシタン
ス１４７８のゲート端子１６２８は、ＮＭＯＳトランジ
スタ１６３６のゲート端子１６３２に接続されている。
ＮＭＯＳトランジスタ１６３６のソース端子１６６８は
Ｖ_BBに接続され、ドレイン端子１６６４は、ＮＭＯＳト
ランジスタ１６４４のゲート端子１６５２と、キャパシ
タンス１４９４のゲート端子１６６０とに接続されてい
る。ＮＭＯＳトランジスタ１６４４のソース端子１６４
８はＶ_BBに接続され、ドレイン端子１６４０はキャパシ
タンス１４７８のゲート端子１６２８に接続されてい
る。“Ｄ”信号ライン１３９２上の信号及び“Ｃ”信号
ライン１４３６が０ボルトから＋５ボルトへスウィング
すると、端子１６２８上の信号及び１６６０上の信号は
それぞれＶ_BBボルトからＶ_BB＋５ボルトへスウィングす
る。

【００５８】キャパシタンス１５２４の一方の端子１５
２０はノード１５０８に接続され、ゲート端子１６０４
はノード１６１０に接続されている。キャパシタンス１
５２４は、そのソース及びドレイン端子が一緒に結合さ
れたＰＭＯＳトランジスタからなり、図１のキャパシタ
ンスＣ１として機能する。ＰＭＯＳトランジスタ１４７
０のソース端子１５００はＶ_CCに接続され、ゲート端子
１４６６は“Ｂ”信号ライン１４２０に接続され、そし
てドレイン端子１５０４はノード１５０８に接続されて
いる。ＰＭＯＳトランジスタ１４７０は図１のスイッチ
４として機能する。トランジスタ１４７０は、“Ｂ”信
号ライン１４２０が０ボルトであるとターンオンし、
“Ｂ”信号ライン１４２０が＋５ボルトであるとターン
オフする。

【００５９】ＰＭＯＳトランジスタ１５９４のソース端
子１５９８はＶ_SSに接続され、ゲート端子１５９０はキ
ャパシタンス１４６２のゲート端子に接続され、そして
ドレイン端子１６０２はノード１６１０に接続されてい
る。ＰＭＯＳトランジスタ１５９４は図１のスイッチ８
として機能する。トランジスタ１５９４は、ゲート端子
１５９０が−５ボルトであるとターンオンし、ゲート端
子１５９０が０ボルトであるとターンオフする。50ミク
ロン幅のＮＭＯＳトランジスタ１４８６のドレイン端子
１５１２はノード１５０８に接続され、ゲート端子１４
８２は“Ｄ”信号ライン１３９２に接続され、そしてソ
ース端子１５１６はＶ_SSに接続されている。ＮＭＯＳト
ランジスタ１４８６は図１のスイッチ１２として機能す
る。トランジスタ１４８６は、“Ｄ”信号ライン１３９
２が＋５ボルトであるとターンオンし、“Ｄ”信号ライ
ン１３９２が０ボルトであるとターンオフする。

【００６０】350 ミクロン幅のＮＭＯＳトランジスタ１
６１２のドレイン端子１６０８はノード１６１０に接続
され、ゲート端子１６２０はキャパシタンス１４７８の
端子１６２８に接続され、そしてソース端子１６１６は
Ｖ_BBに接続されている。ＮＭＯＳトランジスタ１６１２
は図１のスイッチ１４として機能する。トランジスタ１
６１２は、ゲート端子１６２０が（Ｖ_BB＋５）ボルトで
あるとターンオンし、ゲート端子１６２０がＶ_BBボルト
であるとターンオフする。“Ａ”信号ライン１４０８、
“Ｂ”信号ライン１４２０、“Ｃ”信号ライン１４３
６、及び“Ｄ”信号ライン１３９２上の信号は、図１に
関して説明したように、トランジスタスイッチを開閉さ
せ、必要に応じて基板から正の電荷を除去する。

【００６１】（Ｖ_BB）スイッチチャージポンプ８０の独特な特色は、キャパシタンス１
５２４の端子１６０４から基板へ電荷を転送できるよう
にするスイッチとしてＮＭＯＳトランジスタ１６１２を
使用していることである。上述したようにＮＭＯＳトラ
ンジスタ１６１２を使用する本発明の面を完全に理解す
るために、基板へ電荷を転送するための公知のスイッチ
を復習する。各場合に、Ｖ_CCが＋5.0 ボルトであり、Ｖ
_SSが 0.0ボルトであるものとしている。従って、キャパ
シタンス１５２４が充電された後にキャパシタンス１５
２４の端子１５２０がＶ_SSに接続されると、端子１６０
４は−5.0 ボルトに向かって駆動される。またＶ_BBは
0.0ボルトと−5.0 ボルトとの間のある電圧であるもの
とする。

【００６２】図１８は、スイッチ１４の公知の実施例の
回路図である。この実施例では、スイッチ１４はダイオ
ード接続されたＮＭＯＳトランジスタ１７００からな
り、そのソース端子１７０４はキャパシタンスＣ１の端
子１６０４に接続され、ドレイン端子１７０８は基板Ｖ
_BBに接続され、そしてゲート端子１７１２はドレイン端
子１７０８に接続されている。ＮＭＯＳトランジスタ
は、端子１６０４上の電圧がＶ_BBより低いＶ_tnであると
導通する。しかしながら、ＮＭＯＳトランジスタ１７０
０のソース領域が、Ｐ型基板内に配置されたＮ型領域で
あることに注目されたい。従って、Ｎ型ソース及びＰ型
基板はＰＮ接合を形成する。従って、端子１６０４がＶ
_BBより負になると、ＰＮ接合は順方向バイアスになる。
ＮＭＯＳしきい値電圧Ｖ_tnが極めて低くない限り、この
ＰＮ接合の順方向バイアスは、実質的にＰ型基板内へ電
子を注入させるのに十分に高い。これはＣＭＯＳデバイ
スをラッチアップさせる可能性を増加させ、ＤＲＡＭ内
のメモリノードから電荷を漏洩させる。従って、スイッ
チ１４としてＮＭＯＳトランジスタを使用することは、
概して成功しなかった。

【００６３】図１９は、上述した問題を解消するような
スイッチ１４の考え得る実施例の回路図である。スイッ
チ１４はダイオード接続されたＰＭＯＳトランジスタ１
７５０からなり、このトランジスタのドレイン端子１７
５４はキャパシタンス１５２４の端子１６０４に接続さ
れ、ゲート端子１７５８はドレイン端子１７５４に接続
され、そしてソース端子１７６２はＶ_BBに接続されてい
る。ＰＭＯＳトランジスタ１７５０は、端子１６０４上
の電圧がＶ_BBより低い１｜Ｖ_tp｜である場合に導通す
る。しかしながら、導通を確立するために端子１６０４
をＶ_BBより低い１｜Ｖ_tp｜に駆動しなければならないと
いうことは、もし｜Ｖ_tp｜＝0.8 ボルトであるとすれ
ば、コンパレータ１５２４がノード１６０４を−５ボル
トに駆動した時、基板、Ｖ_BBは−4.2 ボルトにしか駆動
されない。従って、ポンプは極めて効率的ではない。そ
れでも、この構成は広く使用されている。

【００６４】図２０は、上述した問題を解消するスイッ
チ１４の特定の実施例の回路図である。この実施例で
は、スイッチ１４はＰＭＯＳトランジスタ１７８０から
なり、このトランジスタはキャパシタンス１５２４の端
子１６０４に接続されている第１の通電端子１７８４
と、Ｖ_BBに接続されている第２の通電端子１７８８と、
トランジスタの動作を制御するゲート端子１７９２とを
有している。Ｖ_BBが−4.9ボルトであるものとする。端
子１６０４が−5.0 ボルトである場合、第１の通電端子
１７８４はドレイン端子として機能し、第２の通電端子
１７８８はソース端子として機能する（ＰＭＯＳトラン
ジスタにおいてはソースがドレインに対して正であると
定義されている）。｜Ｖ_tp｜＝0.8 ボルトであるとす
る。ＰＭＯＳトランジスタ１７８０をターンオンさせる
ためには、（Ｖ_BB−0.8 ）ボルト（より負）をゲート端
子１７９２に印加しなければならない。Ｖ_BBが−4.9 ボ
ルトであるから、−5.7 ボルト（より負）信号をゲート
端子１７９２に印加しなければならない。キャパシタン
スが再充電され、端子１６０４が 0.0ボルトである場合
は、第１の通電端子１７８４はソース端子として機能
し、第２の通電他に１７８８はドレイン端子として機能
する。ＰＭＯＳトランジスタ１７８０をターンオフさせ
るためには、−0.8 ボルトの信号をゲート端子１７９２
に印加しなければならない。従って、ゲート端子１７９
２のための信号発生器はほぼ５ボルトまたはそれ以上ま
で変化しなければならない信号を発生しなければならな
いが、これは５ボルト電源からでは困難である。従っ
て、この回路は広く使用されていない。

【００６５】図１７に関して説明したように、ＮＭＯＳ
トランジスタ１６１２のドレイン端子１６０８はキャパ
シタンス１５２４の端子１６０４に接続され、ソース端
子１６１６はＶ_BBに接続され、そしてゲート端子１６２
０はキャパシタンス１４７８の端子１６２８に接続され
ている。キャパシタンス１４７８の端子１６２８は、Ｖ
_BBと（Ｖ_BB＋Ｖ_CC）との間でスウィングする信号を供給
し、ＮＭＯＳトランジスタ１６１２をターンオン及びタ
ーンオンさせる。ＮＭＯＳトランジスタ１６１２は、Ｎ
ＭＯＳトランジスタ１４８６よりも実質的に広い（例え
ば、350 ミクロン対 50 ミクロン) 。ノード１３９２上
の“Ｄ”信号が０ボルトからＶ_CCボルトへ移行すると、
ＮＭＯＳトランジスタ１４８６がターンオンする。同時
にキャパシタ１４７８が、ＮＭＯＳトランジスタ１６１
２のゲート端子１６２０を基板電圧Ｖ_BBより高く駆動し
て、トランジスタ１６１２をターンオンさせる。キャパ
シタ１４７８のキャパシタンスはトランジスタ１６１２
のゲートキャパシタンスよりも遙かに大きい。従って、
ノード“Ｄ”の正のスイッチング移行中の任意の時点に
は、トランジスタ１６１２のゲートは殆ど、Ｖ_BB（トラ
ンジスタ１６１２のソース）より高い（ノード“Ｄ”
（トランジスタ１４８６のゲート）がＶ_SS（トランジス
タ１４８６のソース）より高いのと同程度）。トランジ
スタ１４８６のしきい値電圧はそのボディ効果によっ
て、即ち、そのソース電圧（０ボルト）がその基板電圧
Ｖ_BBより高いという事実によって増加する。トランジス
タ１６１２のしきい値電圧は、そのソースが全てのＮＭ
ＯＳトランジスタの共通基板Ｖ_BBに接続されているか
ら、ボディ効果によって増加しない。従って、トランジ
スタ１４８６のしきい値電圧は、トランジスタ１６１２
のしきい値電圧よりも大きい。ノード“Ｄ”が上昇する
と、トランジスタ１４８６がターンオンし始める前に、
しきい値電圧が低いトランジスタ１６１２がターンオン
し始める（キャパシタ１４７８が十分に大きいものとす
る）。

【００６６】ノード“Ｄ”の上昇中（最終のＶ_CC電圧を
含む）の任意の時点には、トランジスタ１４８６はその
ゲート電圧におけるその飽和電流よりも大きくない電流
を流す。トランジスタ１４８６の飽和電流はノード１５
０８を０ボルトに向かって引下げ、キャパシタ１６１２
を通る変位電流を供給しての１６１０を基板Ｖ_BBより低
く駆動しようとする。この時点に、トランジスタ１６２
は、トランジスタ１４８６と同じように同一のゲート・
ソース電圧に対して閉じている。そして最も重要なこと
は、トランジスタ１６１２が、トランジスタ１４８６よ
りも例えば７倍広いことである（例えば、350 ミクロン
対 50 ミクロン）。トランジスタ１６１２は、それを極
めて広くすることによって低抵抗を有するように設計さ
れている。その抵抗は、トランジスタ１４８６を通る
（そしてキャパシタ１５２４を通る）飽和電流がトラン
ジスタ１６１２にまたがって約 0.3ボルトの電圧しか発
生できないようにするのに十分低い。従って、ノード１
６１０が基板電圧Ｖ_BBより 0.3ボルト以上低くなるよう
に駆動されることはない。ＮＭＯＳトランジスタ１６１
２の第１の通電端子１６０８は基板に対して負に駆動さ
れるが、Ｐ−Ｎダイオードが順方向にバイアスされるの
で注入電流は全く無視できる。シリコンＰ−Ｎダイオー
ドに実質的な電流を流すのに必要な順方向バイアスは約
0.7ボルトである。順方向バイアスを 60 ミリボルト減
少させる毎に、電流は 1/10 ずつ減少する。0.7 ボルト
より 400ミリボルト低い 0.3ボルトの順方向バイアスに
おける電流は、順方向バイアスが 0.7ボルトの場合の電
流の百万分の一以下である。

【００６７】以上のように、トランジスタ１６１２の幅
を、トランジスタ１４８６の幅よりも遙かに大きく設計
することによって、及びキャパシタ１４７８のキャパシ
タンスをトランジスタ１６１２のゲートのキャパシタン
スよりも遙かに大きく設計することによって、順方向バ
イアス注入電流を完全に無視することができる。しかも
これはトランジスタ１６１２のゲート端子１６２０をＶ
_BBから（Ｖ_BB＋Ｖ_CC）までだけスイッチングさせること
によって、またトランジスタ１６１２にまたがるしきい
値電圧を降下させることなく達成される。しきい値効果
がないことから、ポンプ８０は、従来技術のポンプより
も実質的に効率的であり、所与の基板ポンプ電流を得る
ために少ないＶ_CC電流を使用し、そして所与のキャパシ
タ１５２４サイズに対してより大きいポンプ電流を達成
する。

【００６８】ボディ効果がないことから、ＮＭＯＳトラ
ンジスタ１６１２はそのゲート電圧が、Ｖ_BBであるその
ソース電圧に等しくても完全にターンオフにはならな
い。従って、スタンバイ中、ポンピングが行われない時
にはノード“Ｄ”が「高」になってトランジスタ１６１
２がオンになる。この時点に、ノード“Ｂ”は「高」で
あり、ＰＭＯＳトランジスタ１５９４は、ＰＭＯＳトラ
ンジスタ１４７０と同様に、オフとなって漏洩電流は無
視することができる。即ち、スタンバイ状態は、図１６
の開始時または終了時に示してあるようになる。基板は
ノード“Ｄ”（図１６）が上昇した後に負に実際にポン
プされる。トランジスタ１６１２を通る漏洩電流は、ポ
ンプサイクルパルス中（この時間中にはキャパシタが充
電され、ノード“Ｄ”（図１６）が「低」である）だけ
に留まる。この漏洩は小さく、パルス幅も短い（多分 2
0 ナノ秒）ので、サイクル当たりの漏洩電荷は極めて少
なく、サイクル当たりのポンプチャージに比して無視す
ることができる。これに対して、もしノード“Ｄ”が
「低」の時にポンプを停止させ、トランジスタ１６１２
を恐らくオフにし（しかし、多分僅かにオン）、そして
ＰＭＯＳトランジスタ１５９４を限定的にオンにすれ
ば、基板から接地まで実質的な漏洩経路が形成されるこ
とになる。

【００６９】最後に、端子１６０４がＶ_BBより低く駆動
された時、第１の通電端子１６０８はソース端子として
機能し、第２の通電端子１６１６はドレイン端子として
機能する（ＮＭＯＳトランジスタでは、ドレインはソー
スに対して正であると定義されている）。Ｖ_tn＝0.8 ボ
ルトとし、Ｖ_BB＝−4.9 ボルトとする。ＮＭＯＳトラン
ジスタ１６１２をターンオンさせるには、ゲート端子１
６２０に−4.1 ボルト（または、より正）の信号を印加
しなければならない。端子１６０４が 0.0ボルトである
時には、第１の通電端子１６０８はドレイン端子として
機能し、第２の通電端子１６０８はソース端子として機
能する。ＮＭＯＳトランジスタ１６１２をターンオフさ
せるには、ゲート端子１６２０に（Ｖ_BB＋0.8 ）ボルト
（または、より負）の信号を印加しなければならない。
即ち、−4.1 ボルトより正の電圧がトランジスタ１６１
２をターンオンさせ、一方−4.1 ボルトより負の電圧が
トランジスタ１６１２をターンオンさせる。従って、Ｎ
ＭＯＳトランジスタ１６１２のジョブを行うＰＭＯＳト
ランジスタスイッチに必要な電圧より高いある電圧に近
い量まで電圧をスイッチさせる必要はない。その代わり
に、Ｖ_CCより低い電圧電荷で十分以上である。

【００７０】結論として、多くの独立した新機軸を一緒
にして上述した全ての便益が提供されている。各々はそ
れ自体に貢献し、単独でも従来技術を進歩させている。
一緒に使用すると、極めて少ないスタンバイ電力しか消
費しない、しかも大きい電流をポンプすることができ、
また１段のポンプを使用して、正の供給Ｖ_CCが接地より
高いにも拘わらず殆ど接地より低い基板電圧を達成する
ことができるポンプを提供するようになる。以上に説明
した種々の新規回路技術は、電力を節約するために低い
供給電圧でポンプ発振器を動作させ、もし基板が適度に
負でなければこの低下した供給電圧レベルを高め、ポン
ピングが不要である場合には電力を節約するために低周
波数で、またポンピングが必要である場合には高ポンプ
電流を達成するために高周波数でポンプ発振器を動作さ
せ、電力を消費するような直接電流経路を用いずに低電
圧スウィング論理ノードを高電圧スウィング論理ノード
に変換し、ポンピングが必要か否かを決定するために参
照電圧との比較を容易ならしめるようにキャパシタ及び
スイッチを使用してＶ_BB電圧を（Ｖ_BB＋Ｖ_CC）までに変
換し、図１のスイッチ１４の代わりに図１７のＮＭＯＳ
トランジスタ１６１２を使用し、このトランジスタにま
たがって発生する電圧をＰ−Ｎダイオード注入電流が無
視できるような受入れ可能なレベルに制限し、存在する
恐れのあるオフ漏洩電流（基板を高く引上げる）を極め
て短い時間に制限するようにポンプサイクル間の潜在的
に長い期間中に図１７のトランジスタ１６１２をオンに
維持することを含む。

【００７１】以上に、本発明の特定の実施例を完全に説
明したが、種々の変更を使用することが可能である。例
えば、想定した電圧及び種々のトランジスタのサイズは
動作原理から逸脱することなく変更することができる。
従って、本発明の範囲は特許請求の範囲に記載されてい
る場合を除いて制限されるべきではない。

【図面の簡単な説明】

【図１】従来のチャージポンプの概念図である。

【図２】本発明によるチャージポンピングシステムの実
施例のブロック線図である。

【図３】図２に示す可変周波数発振器の実施例のブロッ
ク線図である。

【図４】従来の発振器段の回路図である。

【図５】図２に示す低電圧発生器の実施例の回路図であ
る。

【図６】図５に示す低電圧発生器の代替実施例の回路図
である。

【図７】図３に示す２周波数発振器の動作を示す波形で
ある。

【図８】図３に示す可変周波数発振器段の実施例の回路
図である。

【図９】図２に示すタイミング信号発生器の回路図であ
る。

【図１０】図９に示すタイミング信号発生器によって生
成される信号のタイミングを示すタイミング図である。

【図１１】従来の基板電圧コンパレータの回路図であ
る。

【図１２】本発明による基板電圧検出器の実施例の概念
図である。

【図１３】図２に示す論理電圧レベル変換器の実施例の
回路図である。

【図１４】図２に示す基板電圧変換器及びコンパレータ
の実施例の回路図である。

【図１５】図２に示すポンプ信号発生器の実施例の回路
図である。

【図１６】入力信号及び図１５に示すポンプ信号発生器
によって生成される信号のタイミングを示すタイミング
図である。

【図１７】図２に示すチャージポンプの実施例の回路図
である。

【図１８】ダイオード接続されたＮＭＯＳトランジスタ
からなる従来の基板電荷スイッチの回路図である。

【図１９】ダイオード接続されたＰＭＯＳトランジスタ
からなる従来の基板電荷スイッチの回路図である。

【図２０】直列に接続されたＰＭＯＳトランジスタから
なる基板電荷スイッチの実施例の回路図である。

【符号の説明】

２チャージポンプ４第１のスイッチ６キャパシタンスＣ１の第１の端子８第２のスイッチ１０キャパシタンスＣ１の第２の端子１２第３のスイッチ１４第４のスイッチ２０基板チャージポンピングシステム２４低電圧発生器２８可変周波数発振器３４タイミング信号発生器４０論理電圧レベル変換器４４基板電圧変換器６４ポンプ信号発生器７０ SPUMP 信号ライン７２ NSPUMP信号ライン８０チャージポンプ８４発振器段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/8238 Ｈ０１Ｌ 27/10 ３２１ 27/092 21/8242 27/108

Claims

【特許請求の範囲】

【請求項１】基板へ電荷を転送するためのチャージポ
ンプであって、電源電圧から、上記電源電圧より低い電圧の低電圧信号
を出力に生成する電源回路と、上記電源回路に接続され、上記低電圧信号に応答して選
択された周波数の発振器信号を生成する発振器回路と、上記基板に接続されている出力を有し、上記発振器回路
に接続されていて上記発振器信号に応答して上記基板へ
電荷を転送するポンプ回路と、を備えていることを特徴
とするチャージポンプ。
【請求項２】上記低電圧信号は、ＰＭＯＳトランジス
タのしきい値電圧プラスＮＭＯＳトランジスタのしきい
値電圧の絶対値にほぼ等しい請求項１に記載のチャージ
ポンプ。
【請求項３】上記低電圧信号は、第１の動作モードに
おいては第１の値であり、また第２の動作モードにおい
ては上記第１の値よりも高い第２の値である請求項１に
記載のチャージポンプ。
【請求項４】上記発振器回路は、低ポンプ電流動作モ
ードにおいては第１の周波数で、また高ポンプ電流動作
モードにおいては上記第１の周波数よりも高い第２の周
波数で動作する請求項１に記載のチャージポンプ。
【請求項５】基板へ電荷を転送するためのチャージポ
ンプであって、供給電圧信号を生成する電源回路と、第１の電圧値と第２の電圧値との間を交互する制御信号
を受信する制御信号受信手段と、選択された周波数の発振器信号を生成する発振器回路
と、を備え、上記発振器回路は、上記電源回路と上記制御信号受信手段とに接続され、上
記制御信号が上記供給電圧信号から第１のしきい値電圧
だけ異なっている時に通電する第１のスイッチと、上記電源回路と上記制御信号受信手段とに接続され、上
記制御信号が上記供給電圧信号から第２のしきい値電圧
だけ異なっている時に通電する第２のスイッチと、を含
み、上記第１及び第２のスイッチは、上記制御信号が上
記第１の電圧値から上記第２の電圧値へ変化すると実質
的に相互に排他的に通電し、上記チャージポンプは、上記発振器回路に接続され、上記発振器信号に応答して
上記基板へ電荷を転送するポンプ回路、を更に備えてい
ることを特徴とするチャージポンプ。
【請求項６】上記供給電圧信号は、第１のしきい値電
圧の大きさプラス第２のしきい値電圧の大きさにほぼ等
しい電圧を有している請求項５に記載のチャージポン
プ。
【請求項７】上記第１のスイッチは、第１の通電端
子、第２の通電端子、及び制御端子を有する第１のトラ
ンジスタからなり、上記第２のスイッチは、第１の通電端子、第２の通電端
子、及び制御端子を有する第２のトランジスタからな
り、上記第１のトランジスタの上記第１の通電端子は、上記
電源回路に接続されており、上記第１のトランジスタの上記第２の通電端子は、上記
第２のトランジスタの上記第１の通電端子に接続されて
おり、上記第１のトランジスタの上記制御端子は、上記制御信
号受信手段に接続されており、上記第２のトランジスタの上記制御端子は、上記制御信
号手段に接続されており、そして上記第２のトランジス
タの上記第２の通電端子は、接地電位に接続されている
請求項５に記載のチャージポンプ。
【請求項８】上記第１のスイッチはＰＭＯＳトランジ
スタからなり、上記第２のスイッチはＮＭＯＳトランジ
スタからなり、上記ＰＭＯＳトランジスタは、上記電源
回路に接続されているソース端子と、上記制御信号受信
手段に接続されているゲート端子と、ドレイン端子とを
有し、上記ＮＭＯＳトランジスタは、上記接地電位に接
続されているソース端子と、上記ＰＭＯＳトランジスタ
の上記ドレイン端子に接続されているドレイン端子と、
上記ＰＭＯＳトランジスタの上記ゲート端子に接続され
ているゲート端子とを有している請求項７に記載のチャ
ージポンプ。
【請求項９】上記供給電圧信号は、第１のしきい値電
圧の大きさプラス第２のしきい値電圧の大きさにほぼ等
しい電圧を有している請求項８に記載のチャージポン
プ。
【請求項１０】基板へ電荷を転送するためのチャージ
ポンプであって、供給電圧信号を生成する電源回路と、選択された周波数で発振器信号を生成するための複数の
奇数の発振器段を含む発振器回路と、を備え、上記各発
振器段は、第１の電圧値と第２の電圧値との間を交互する制御信号
を受信する入力ノードと、上記電源回路と上記入力ノードとに接続され、上記制御
信号が上記供給電圧信号から第１のしきい値電圧だけ異
なっている時に通電する第１のスイッチと、上記電源回路と上記入力ノードとに接続され、上記制御
信号が上記供給電圧信号から第２のしきい値電圧だけ異
なっている時に通電する第２のスイッチと、を含み、上
記第１及び第２のスイッチは、上記制御信号が上記第１
の電圧値から上記第２の電圧値へ変化すると実質的に相
互に排他的に通電し、上記チャージポンプは、上記発振器回路に接続され、上記発振器信号に応答して
上記基板へ電荷を転送するポンプ回路、を更に備えてい
ることを特徴とするチャージポンプ。
【請求項１１】上記供給電圧信号は、第１のしきい値
電圧の大きさプラス第２のしきい値電圧の大きさにほぼ
等しい電圧を有している請求項１０に記載のチャージポ
ンプ。
【請求項１２】上記第１のスイッチは、第１の通電端
子、第２の通電端子、及び制御端子を有する第１のトラ
ンジスタからなり、上記第２のスイッチは、第１の通電
端子、第２の通電端子、及び制御端子を有する第２のト
ランジスタからなり、上記第１のトランジスタの上記第
１の通電端子は、上記電源回路に接続されており、上記第１のトランジスタの上記第２の通電端子は、出力
ノードにおいて上記第２のトランジスタの上記第１の通
電端子に接続されており、上記第１のトランジスタの上記制御端子は、上記入力ノ
ードに接続されており、上記第２のトランジスタの上記制御端子は、上記入力ノ
ードに接続されており、そして上記第２のトランジスタ
の上記第２の通電端子は、接地電位に接続されている請
求項１０に記載のチャージポンプ。
【請求項１３】上記各発振器段の出力ノードは次の発
振器段の入力ノードに接続され、それにより上記複数の
発振器段は直列に接続されている請求項１２に記載のチ
ャージポンプ。
【請求項１４】上記第１のスイッチはＰＭＯＳトラン
ジスタからなり、上記第２のスイッチはＮＭＯＳトラン
ジスタからなり、上記ＰＭＯＳトランジスタは、上記電
源回路に接続されているソース端子と、上記入力ノード
に接続されているゲート端子と、ドレイン端子とを有
し、上記ＮＭＯＳトランジスタは、上記接地電位に接続
されているソース端子と、上記ＰＭＯＳトランジスタの
上記ドレイン端子に接続されているドレイン端子と、上
記入力ノードに接続されているゲート端子とを有してい
る請求項１３に記載のチャージポンプ。
【請求項１５】上記供給電圧信号は、第１のしきい値
電圧の大きさプラス第２のしきい値電圧の大きさにほぼ
等しい電圧を有している請求項１４に記載のチャージポ
ンプ。
【請求項１６】基板へ電荷を転送するチャージポンプ
のための電源であって、上記チャージポンプのための第１の電圧を生成する第１
の電圧手段と、上記チャージポンプのための第２の電圧を生成する第２
の電圧手段と、選択された基板電圧を検出する基板電圧検出手段と、上記第１の電圧手段と、上記第２の電圧手段と、上記基
板電圧検出手段とに接続され、上記基板電圧が上記選択
された値よりも高い時には上記第１の電圧を上記チャー
ジポンプに供給し、上記基板電圧が上記選択された値よ
りも低い時には上記第２の電圧を上記チャージポンプに
供給する電圧制御手段と、を備えていることを特徴とす
る電源。
【請求項１７】上記第１の電圧は、上記第２の電圧よ
りも高い請求項１６に記載の電源。
【請求項１８】上記第２の電圧手段は、電流源と電流
シンクとの間に接続されていて上記第２の電圧を供給す
るノードを有する分圧器からなる請求項１７に記載の電
源。
【請求項１９】上記第１の電圧手段は抵抗からなり、
上記電圧制御手段は上記抵抗と上記分圧器とに接続され
ている抵抗スイッチ手段からなり、上記基板電圧が上記
選択された値よりも高い時には上記ノードが高めの電圧
が供給されるように、上記基板電圧が上記選択された値
よりも高い時には上記抵抗が上記分圧器に直列に接続さ
れる請求項１８に記載の電源。
【請求項２０】上記抵抗、上記抵抗スイッチ手段、及
び上記基板電圧検出手段が一緒になって、上記分圧器に
接続されている第１の通電端子、上記電流シンクに接続
されている第２の通電端子、及び上記基板に接続されて
いる制御端子を有する第１のトランジスタを構成してい
る請求項１９に記載の電源。
【請求項２１】上記分圧器は、上記第１のトランジス
タの上記第１の通電端子と上記ノードとの間に接続され
ている複数の直列接続された第２のトランジスタからな
る請求項２０に記載の電源。
【請求項２２】上記電源は、上記電流源に接続されて
いる第１の通電端子、上記ノードに接続されている制御
端子、及び上記チャージポンプに接続されていて上記チ
ャージポンプに動作電圧を供給する第２の通電端子を有
する第３のトランジスタを更に備えている請求項２１に
記載の電源。
【請求項２３】半導体デバイスを制御するための発振
器であって、電源及び複数の奇数の発振器段を備え、上記電源は、電源ノードに第１の電圧を生成する第１の電圧手段と、電源ノードに第２の電圧を生成する第２の電圧手段と、選択された基板電圧を検出する基板電圧検出手段と、上記第１の電圧手段と、上記第２の電圧手段と、上記基
板電圧検出手段とに接続され、上記基板電圧が上記選択
された値よりも高い時には上記第１の電圧を上記電源ノ
ードに供給し、上記基板電圧が上記選択された値よりも
低い時には上記第２の電圧を上記電源ノードに供給する
電圧制御手段と、を含み、上記各発振器段は、第１の電圧値と第２の電圧値との間を交互する制御信号
を受信する入力ノードと、上記電源ノードと上記入力ノードとに接続され、上記制
御信号が供給電圧信号から第１のしきい値だけ異なって
いる時に通電する第１のスイッチと、上記電源ノードと上記入力ノードとに接続され、上記制
御信号が上記供給電圧信号から第２のしきい値電圧だけ
異なっている時に通電する第２のスイッチと、を含み、上記第１及び第２のスイッチは、上記制御信号が上記第
１の電圧値から上記第２の電圧値へ変化すると実質的に
相互に排他的に通電し、選択された周波数で発振器信号
を生成することを特徴とする発振器。
【請求項２４】上記第１のスイッチは、第１の通電端
子、第２の通電端子、及び制御端子を有する第１のトラ
ンジスタからなり、上記第２のスイッチは、第１の通電
端子、第２の通電端子、及び制御端子を有する第２のト
ランジスタからなり、上記第１のトランジスタの上記第
１の通電端子は上記電源ノードに接続されており、上記
第１のトランジスタの上記第２の通電端子は出力ノード
において上記第２のトランジスタの上記第１の通電端子
に接続されており、上記第１のトランジスタの上記制御
端子は上記入力ノードに接続されており、上記第２のト
ランジスタの上記制御端子は上記入力ノードに接続され
ており、そして上記第２のトランジスタの上記第２の通
電端子は接地電位に接続されている請求項２３に記載の
発振器。
【請求項２５】上記各発振器段の出力ノードは次の発
振器段の入力ノードに接続され、それにより上記複数の
発振器段は直列に接続されている請求項２４に記載の発
振器。
【請求項２６】上記第２の電圧手段は、電流源と電流
シンクとの間に接続されている分圧器からなる請求項２
５に記載の発振器。
【請求項２７】上記第１の電圧手段は抵抗からなり、
上記電圧制御手段は上記抵抗と上記分圧器とに接続され
ている抵抗スイッチ手段からなり、上記基板電圧が上記
選択された値よりも高い時には上記ノードが高めの電圧
が供給されるように、上記基板電圧が上記選択された値
よりも高い時には上記抵抗が上記分圧器に直列に接続さ
れる請求項２５に記載の発振器。
【請求項２８】上記抵抗、上記抵抗スイッチ手段、及
び上記基板電圧検出手段が一緒になって、上記分圧器に
接続されている第１の通電端子、上記電流シンクに接続
されている第２の通電端子、及び上記基板に接続されて
いる制御端子を有する第３のトランジスタを構成してい
る請求項２７に記載の発振器。
【請求項２９】上記分圧器は、上記第１のトランジス
タの上記第１の通電端子と上記電源ノードとの間に接続
されている複数の直列接続された第４のトランジスタか
らなる請求項２８に記載の発振器。
【請求項３０】上記電源は、上記電流源に接続されて
いる第１の通電端子、上記電源ノードに接続されている
制御端子、及び上記発振器に接続されていて上記発振器
に動作電圧を供給する第２の通電端子を有する第５のト
ランジスタを更に備えている請求項２９に記載の発振
器。
【請求項３１】上記第１のスイッチはＰＭＯＳトラン
ジスタからなり、上記第２のスイッチはＮＭＯＳトラン
ジスタからなり、上記ＰＭＯＳトランジスタは、上記第
５のトランジスタの上記第２の通電端子に接続されてい
るソース端子と、上記入力端子に接続されているゲート
端子と、ドレイン端子とを有し、上記ＮＭＯＳトランジ
スタは、上記接地電位に接続されているソース端子と、
上記ＰＭＯＳトランジスタの上記ドレイン端子に接続さ
れているドレイン端子と、上記入力ノードに接続されて
いるゲート端子とを有している請求項３０に記載の発振
器。
【請求項３２】可変周波数発振器であって、複数の奇
数の発振器段を備え、上記各発振器段は、電圧源に接続されている第１の通電端子、第１の電圧値
と第２の電圧値との間を交互する入力信号を受信する入
力ノードに接続されている制御端子、及び第２の通電端
子を有する第１のトランジスタと、出力ノードにおいて上記第１のトランジスタの上記第２
の通電端子に接続されている第１の通電端子、接地電位
に接続されている第２の通電端子、及び上記入力ノード
に接続されている制御端子を有する第２のトランジスタ
と、を含み、上記第１及び第２のトランジスタは、上記入力信号が上
記第１の電圧値から上記第２の電圧値へ変化すると上記
出力ノードにおける信号が第３の電圧値と第４の電圧値
との間で変化するように実質的に相互に排他的に導電
し、上記各発振器段の上記出力ノードは次の発振器段の入力
ノードに接続され、それにより上記複数の発振器段は直
列に接続されており、上記各発振器段は更に、周波数選択信号を受信する周波数選択手段と、上記出力ノードと上記周波数選択手段とに接続され、上
記周波数選択信号に応答して上記出力ノードにおける信
号の変化レートを上記第３の電圧値と上記第４の電圧値
との間で増加させる信号レート増加手段、を備えている
ことを特徴とする可変周波数発振器。
【請求項３３】上記信号レート増加手段は、上記電圧源に接続されている第１の通電端子、上記入力
ノードに接続されている制御端子、及び上記出力ノード
に接続されている第２の通電端子を有する第３のトラン
ジスタと、上記出力ノードに接続されている第１の通電端子、上記
入力ノードに接続されている制御端子、及び上記接地電
位に接続されている第２の通電端子を有する第４のトラ
ンジスタと、を備え、上記第３及び第４のトランジスタは、上記第１及び第２
のトランジスタより大きく導電し、上記第３及び第４のトランジスタは、上記制御信号が上
記第１の電圧値から上記第２の電圧値へ変化した時に、
上記第１のトランジスタが導電すると上記第３のトラン
ジスタが導電し、上記第２のトランジスタが導電すると
上記第４のトランジスタが導電するように実質的に相互
に排他的に導電し、上記信号レート増加手段は更に、上記第３及び第４のトランジスタと上記周波数選択手段
とに接続され、上記周波数選択信号に応答して上記第３
及び第４のトランジスタの動作を可能化するトランジス
タ制御手段、を備えている請求項３２に記載の発振器。
【請求項３４】上記各発振器段内の上記トランジスタ
制御手段は、上記電圧源に接続されている第１の通電端子、上記第３
のトランジスタの上記第１の通電端子に接続されている
第２の通電端子、及び上記周波数選択信号を受信するよ
うに接続されている制御端子を有する第５のトランジス
タと、上記第４のトランジスタの上記第２の通電端子に接続さ
れている第１の通電端子、上記接地電位に接続されてい
る第２の通電端子、及び上記周波数選択信号を受信する
ように接続されている制御端子を有する第６のトランジ
スタと、を備え、上記第５及び第６のトランジスタは上記周波数選択信号
に応答して実質的に同時に導電可能にされ、上記第３及
び第４のトランジスタが上記入力信号に応答して導電で
きるようにする請求項３３に記載の発振器。
【請求項３５】基板へ電荷を転送するためのチャージ
ポンプであって、第１の周波数で発振器信号を生成する発振器回路と、上記発振器回路に接続され、上記第１の周波数で基板電
圧をサンプリングする電圧サンプリング手段と、上記電圧サンプリング手段に接続され、上記基板電圧が
選択されたレベルから選択された量だけ異なっている時
にポンプ信号を生成するポンプ指示手段と、を備え、上記発振器回路は、上記ポンプ指示手段に接続され上記
ポンプ信号に応答して第２の周波数で上記発振器信号を
生成させる周波数制御手段を含み、上記チャージポンプは更に、上記発振器回路と上記ポンプ指示信号とに接続され、上
記ポンプ信号に応答して上記第２の周波数で上記基板へ
電荷を転送するポンプ回路、を備えていることを特徴と
するチャージポンプ。
【請求項３６】上記第１の周波数は、上記第２の周波
数よりも低い請求項３５に記載のチャージポンプ。
【請求項３７】上記ポンプ指示手段は、上記基板電圧
が上記選択されたレベルから上記選択された量だけ異な
っていない時には無ポンプ信号を生成する請求項３５に
記載のチャージポンプ。
【請求項３８】上記周波数制御手段は、上記無ポンプ
信号に応答して上記第１の周波数で上記発振器信号を生
成する請求項３７に記載のチャージポンプ。
【請求項３９】上記第１の周波数は、上記第２の周波
数よりも低い請求項３８に記載のチャージポンプ。
【請求項４０】上記発振器回路は複数の奇数の発振器
段を備え、上記各発振器段は、電圧源に接続されている第１の通電端子、第１の電圧値
と第２の電圧値との間を交互する入力信号を受信する入
力ノードに接続されている制御端子、及び第２の通電端
子を有する第１のトランジスタと、出力ノードにおいて上記第１のトランジスタの上記第２
の通電端子に接続されている第１の通電端子、接地電位
に接続されている第２の通電端子、及び上記入力ノード
に接続されている制御端子を有する第２のトランジスタ
と、を含み、上記第１及び第２のトランジスタは、上記入力信号が上
記第１の電圧値から上記第２の電圧値へ変化すると実質
的に相互に排他的に導電し、上記各発振器段の上記出力ノードは次の発振器段の入力
ノードに接続され、それにより上記複数の発振器段は直
列に接続されている請求項３８に記載のチャージポン
プ。
【請求項４１】上記第１の周波数は、上記第２の周波
数よりも低い請求項４０に記載のチャージポンプ。
【請求項４２】上記周波数制御手段は、上記電圧源に接続されている第１の通電端子、上記入力
ノードに接続されている制御端子、及び上記出力ノード
に接続されている第２の通電端子を有する第３のトラン
ジスタと、上記出力ノードに接続されている第１の通電端子、上記
入力ノードに接続されている制御端子、及び上記接地電
位に接続されている第２の通電端子を有する第４のトラ
ンジスタと、を含み、上記第３及び第４のトランジスタは、上記第１及び第２
のトランジスタより大きく導電し、上記第３及び第４のトランジスタは、上記制御信号が上
記第１の電圧値から上記第２の電圧値へ変化した時に、
上記第１のトランジスタが導電すると上記第３のトラン
ジスタが導電し、上記第２のトランジスタが導電すると
上記第４のトランジスタが導電するように実質的に相互
に排他的に導電し、上記チャージポンプは更に、上記第３及び第４のトランジスタと上記ポンプ指示手段
とに接続され、上記ポンプ信号に応答して上記第３及び
第４のトランジスタの動作を可能化するトランジスタ制
御手段、を備えている請求項３４１記載のチャージポン
プ。
【請求項４３】上記各発振器段内のトランジスタ制御
手段は、上記電圧源に接続されている第１の通電端子、上記第３
のトランジスタの上記第１の通電端子に接続されている
第２の通電端子、及び上記ポンプ信号を受信するように
接続されている制御端子を有する第５のトランジスタ
と、上記第４のトランジスタの上記第２の通電端子に接続さ
れている第１の通電端子、上記接地電位に接続されてい
る第２の通電端子、及び上記ポンプ信号を受信するよう
に接続されている制御端子を有する第６のトランジスタ
と、を備え、上記第５及び第６のトランジスタは上記ポンプ信号に応
答して実質的に同時に導電可能にされ、上記第３及び第
４のトランジスタが上記入力信号に応答して導電できる
ようにする請求項４２に記載の発振器。
【請求項４４】基板電圧を変換する装置であって、第１の入力端子及び第２の入力端子を有するキャパシタ
ンスと、第１の電圧と、上記第１または第２の入力端子の一方と
の間に接続されている第１のスイッチと、基板電圧と、上記第１または第２の入力端子の他方との
間に接続されている第２のスイッチと、上記第１及び第２のスイッチに接続され、上記第１の電
圧と上記基板電圧との差にほぼ等しい上記第１の入力端
子と第２の入力端子との差電圧まで上記キャパシタンス
を充電するように、上記第１及び第２のスイッチを閉じ
るスイッチ制御手段と、を備え、上記スイッチ制御手段は、上記キャパシタンスが上記差
電圧まで充電された後に上記第１及び第２のスイッチを
開き、上記装置は更に、上記第２の電圧と、上記第１または第２の入力端子の一
方との間に接続されている第３のスイッチ、を備え、上記スイッチ制御手段は、上記第３のスイッチに接続さ
れていて上記キャパシタンスが上記差電圧まで充電され
た後に上記第３のスイッチを閉じ、それによって上記第
２の電圧に接続されている上記第１または第２の入力端
子が上記第２の参照電圧に等しい電圧を有し、上記第１
または第２の入力端子の他方が上記第１の電圧と上記第
２の電圧との差にほぼ等しい量だけ変化するようになっ
ていることを特徴とする電圧変換器。
【請求項４５】上記第１のスイッチは上記第１の入力
端子に接続され、上記第２のスイッチは上記第２の入力
端子に接続され、そして上記第３のスイッチは上記第１
の入力端子に接続されている請求項４４に記載の電圧変
換器。
【請求項４６】上記第２の電圧は、上記第１の電圧に
対して正の電圧である請求項４５に記載の電圧変換器。
【請求項４７】上記第１の電圧と上記第２の電圧との
差は、上記第１の電圧と上記基板電圧との差よりも大き
い請求項４６に記載の電圧変換器。
【請求項４８】上記基板電圧は、上記第１の電圧に対
して負の電圧である請求項４７に記載の電圧変換器。
【請求項４９】上記第１の電圧は、接地電位である請
求項４８に記載の電圧変換器。
【請求項５０】基板へ電荷を転送するためのチャージ
ポンプであって、上記基板に接続され、上記基板電圧から変換された電圧
を生成する変換電圧生成手段、を備え、上記変換電圧生
成手段は、第１の入力端子及び第２の入力端子を有するキャパシタ
ンスと、第１の電圧と、上記第１または第２の入力端子の一方と
の間に接続されている第１のスイッチと、基板電圧と、上記第１または第２の入力端子の他方との
間に接続されている第２のスイッチと、上記第１及び第２のスイッチに接続され、上記第１の電
圧と上記基板電圧との差にほぼ等しい上記第１の入力端
子と第２の入力端子との差電圧まで上記キャパシタンス
を充電するように、上記第１及び第２のスイッチを閉じ
るスイッチ制御手段と、を備え、上記スイッチ制御手段は、上記キャパシタンスが上記差
電圧まで充電された後に上記第１及び第２のスイッチを
開き、上記装置は更に、上記第２の電圧と上記第１または第２の入力端子の一方
との間に接続されている第３のスイッチ、を備え、上記スイッチ制御手段は、上記第３のスイッチに接続さ
れていて上記キャパシタンスが上記差電圧まで充電され
た後に上記第３のスイッチを閉じ、それによって上記第
２の電圧に接続されている上記第１または第２の入力端
子が上記第２の電圧に等しい電圧を有し、変換電圧端子
と名付ける上記第１または第２の入力端子の他方が上記
第１の電圧と上記第２の電圧との差にほぼ等しい量だけ
変化するようになっており、上記装置は、上記変換電圧端子に接続されている第１の入力端子、及
び参照電圧に接続されている第２の入力端子を有し、上
記変換された電圧が上記参照電圧から選択された量だけ
異なっている時にポンプ信号を生成するコンパレータ
と、上記コンパレータと上記基板とに接続され、上記ポンプ
信号に応答して上記基板へ電荷を転送するポンプ回路
と、を更に備えていることを特徴とするチャージポン
プ。
【請求項５１】上記第１のスイッチは上記第１の入力
端子に接続され、上記第２のスイッチは上記第２の入力
端子に接続され、そして上記第３のスイッチは上記第１
の入力端子に接続されている請求項５０に記載のチャー
ジポンプ。
【請求項５２】上記第２の電圧は、上記第１の電圧に
対して正の電圧である請求項４５に記載のチャージポン
プ。
【請求項５３】上記第１の電圧と上記第２の電圧との
差は、上記第１の電圧と上記基板電圧との差よりも大き
い請求項５２に記載のチャージポンプ。
【請求項５４】上記基板電圧は、上記第１の電圧に対
して負の電圧である請求項５３に記載のチャージポン
プ。
【請求項５５】上記第１の電圧は、接地電位である請
求項５４に記載のチャージポンプ。
【請求項５６】電圧を変換するための装置であって、第１及び第２の相互に排他的な低電圧制御信号を生成す
る制御信号手段と、上記第１の制御信号を受信するように接続されている第
１の端子を有する第１のキャパシタンスと、上記第２の制御信号を受信するように接続されている第
１の端子を有する第２のキャパシタンスと、高電圧電流源に接続されている第１の通電端子、上記第
１のキャパシタンスの第２の端子に接続されている第２
の通電端子、及び上記第２のキャパシタンスの第２の端
子に接続されている制御端子を有する第１のトランジス
タと、上記高電圧電流源に接続されている第１の通電端子、上
記第２のキャパシタンスの上記第２の端子に接続されて
いる第２の通電端子、及び上記第１のキャパシタンスの
上記第２の端子に接続されている制御端子を有する第２
のトランジスタと、を備え、上記第２のトランジスタは、上記第１の制御信号が上記
第１のキャパシタンスによって受信された時に導電し、上記第１のトランジスタは、上記第２の制御信号が上記
第２のキャパシタンスによって受信された時に導電する
ことを特徴とする装置。
【請求項５７】上記高電圧電流源に接続されている第
１の通電端子、上記第１のキャパシタンスの上記第２の
端子に接続されている制御端子、及び第２の通電端子を
有する第３のトランジスタと、上記第３のトランジスタの上記第２の通電端子に接続さ
れている第１の通電端子、接地電位に接続されている第
２の通電端子、及び上記第１のキャパシタンスの上記第
１の端子に接続されている制御端子を有する第４のトラ
ンジスタと、を更に備え、上記第３または第４のトランジスタの一方は、上記第１
の制御信号が上記第１のキャパシタンスによって受信さ
れた時に導電し、上記第３または第４のトランジスタの他方は、上記第２
の制御信号が上記第２のキャパシタンスによって受信さ
れた時に導電する請求項５６に記載の装置。
【請求項５８】上記第１の制御信号は低部分及び高部
分からなり、上記第２の制御信号は低部分及び高部分か
らなり、そして上記第１の制御信号の上記低部分は上記
第２の制御信号の上記低部分と相互に排他的である請求
項５７に記載の装置。
【請求項５９】上記第及び第２の制御信号の上記低部
分は各々約０ボルトであり、上記第及び第２の制御信号
の上記高部分は各々約 1.5ボルトである請求項５８に記
載の装置。
【請求項６０】上記第１及び第２のトランジスタは、
各々ＰＭＯＳトランジスタからなる請求項５９に記載の
装置。
【請求項６１】上記第３のトランジスタはＰＭＯＳト
ランジスタからなり、上記第４のトランジスタはＮＭＯ
Ｓトランジスタからなる請求項６０に記載の装置。
【請求項６２】上記高電圧電流源は、約５ボルトであ
る請求項６１に記載の装置。
【請求項６３】基板電圧を変換するための装置であっ
て、第１及び第２の相互に排他的な低電圧制御信号を生成す
る制御信号手段と、上記第１の制御信号を受信するように接続されている第
１の端子を有する第１のキャパシタンスと、上記第２の制御信号を受信するように接続されている第
１の端子を有する第２のキャパシタンスと、高電圧電流源に接続されている第１の通電端子、上記第
１のキャパシタンスの第２の端子に接続されている第２
の通電端子、及び上記第２のキャパシタンスの第２の端
子に接続されている制御端子を有する第１のトランジス
タと、上記高電圧電流源に接続されている第１の通電端子、上
記第２のキャパシタンスの上記第２の端子に接続されて
いる第２の通電端子、及び上記第１のキャパシタンスの
上記第２の端子に接続されている制御端子を有する第２
のトランジスタと、を備え、上記第２のトランジスタは、上記第１の制御信号が上記
第１のキャパシタンスによって受信された時に導電し、上記第１のトランジスタは、上記第２の制御信号が上記
第２のキャパシタンスによって受信された時に導電し上
記装置は更に、上記高電圧電流源に接続されている第１の通電端子、上
記第１のキャパシタンスの上記第２の端子に接続されて
いる制御端子、及び第２の通電端子を有する第３のトラ
ンジスタと、第１のノードにおいて上記第３のトランジスタの上記第
２の通電端子に接続されている第１の通電端子、接地電
位に接続されている第２の通電端子、及び上記第１のキ
ャパシタンスの上記第１の端子に接続されている制御端
子を有する第４のトランジスタと、を備え、上記第３または第４のトランジスタの一方は、上記第１
の制御信号が上記第１のキャパシタンスによって受信さ
れた時に導電し、上記第３または第４のトランジスタの他方は、上記第２
の制御信号が上記第２のキャパシタンスによって受信さ
れた時に導電し、上記高電圧電流源に接続されている第１の通電端子、上
記第２のキャパシタンスの上記第２の端子に接続されて
いる制御端子、及び第２の通電端子を有する第５のトラ
ンジスタと、第２のノードにおいて上記第５のトランジスタの上記第
２の通電端子に接続されている第１の通電端子、上記接
地電位に接続されている第２の通電端子、及び上記第２
のキャパシタンスの上記第１の端子に接続されている制
御端子を有する第６のトランジスタと、を備え、上記第５または第６のトランジスタの一方は、上記第１
の制御信号が上記第１のキャパシタンスによって受信さ
れた時に導電し、上記第５または第６のトランジスタの他方は、上記第２
の制御信号が上記第２のキャパシタンスによって受信さ
れた時に導電し、上記装置は、上記第１のノードに接続されている第１の入力端子を有
する第３のキャパシタンスと、上記第２のノードに接続されている第１の入力端子を有
する第４のキャパシタンスと、上記第３のキャパシタンスの第２の入力端子に接続され
ている第１の通電端子、上記基板に接続されている第２
の通電端子、及び上記第４のキャパシタンスの第２の端
子に接続されている制御端子を有する第７のトランジス
タと、上記第４のキャパシタンスの上記第２の入力端子に接続
されている第１の通電端子、上記基板に接続されている
第２の通電端子、及び上記第３のキャパシタンスの上記
第２の端子に接続されている制御端子を有する第８のト
ランジスタと、を更に備え、上記第７のトランジスタは、上記第５のトランジスタが
導電すると導電し、上記第８のトランジスタは、上記第３のトランジスタが
導電すると導電し、上記第４のキャパシタンスの上記第２の入力端子におけ
る電圧は、上記第８のトランジスタが導電した時の上記
基板電圧にほぼ等しく、そして上記第４のキャパシタン
スの上記第２の入力端子における電圧は、上記基板電圧
プラス上記高電圧電流源の電圧にほぼ等しいことを特徴
とする装置。
【請求項６４】上記第４のキャパシタンスの上記第１
の入力端子に接続されている第１の入力端子を有する第
５のキャパシタンスと、出力ノードにおいて上記第５のキャパシタンスの第２の
入力端子に接続されている第１の通電端子、上記基板に
接続されている第２の通電端子、及び上記第８のトラン
ジスタの上記制御端子に接続されている制御端子を有す
る第９のトランジスタと、を更に備え、上記第９のトランジスタは、上記第３のトランジスタが
導電した時に導電して上記出力ノードを上記基板電圧に
する請求項６３に記載の装置。
【請求項６５】上記第５のキャパシタンスの上記第２
の入力端子に接続されている第１の通電端子、上記第９
の上記第１の通電端子に接続されている第２の通電端
子、及び上記第９のトランジスタの上記制御端子に接続
されている制御端子を有する第１０のトランジスタと、上記高電圧電流源に接続されている第１の通電端子、上
記第９のトランジスタの上記第１の通電端子に接続され
ている第２の通電端子、及び上記第５のキャパシタンス
の上記第２の入力端子に接続されている制御端子を有す
る第１１のトランジスタと、を更に備えている請求項６
４に記載の装置。
【請求項６６】上記第１の制御信号は低部分及び高部
分からなり、上記第２の制御信号は低部分及び高部分か
らなり、そして上記第１の制御信号の上記低部分は上記
第２の制御信号の上記低部分と相互に排他的である請求
項６５に記載の装置。
【請求項６７】上記第１及び第２のトランジスタは、
各々ＰＭＯＳトランジスタからなる請求項６６に記載の
装置。
【請求項６８】上記第３及び第５のトランジスタはＰ
ＭＯＳトランジスタからなり、上記第４及び第６のトラ
ンジスタはＮＭＯＳトランジスタからなる請求項６７に
記載の装置。
【請求項６９】上記第７、第８、第９、第１０、及び
第１１のトランジスタは、各々ＮＭＯＳトランジスタか
らなる請求項６８に記載の装置。
【請求項７０】上記第及び第２の制御信号の上記低部
分は各々約０ボルトであり、上記第及び第２の制御信号
の上記高部分は各々約 1.5ボルトである請求項６９に記
載の装置。
【請求項７１】上記高電圧電流源は、約５ボルトであ
る請求項７０に記載の装置。
【請求項７２】発振器であって、供給電圧信号を生成する電源回路と、複数の奇数の発振器段を含み、選択された周波数で発振
器信号を生成する発振器回路と、を備え、上記各発振器段は、第１の電圧値と第２の電圧値との間を交互する制御信号
を受信するための入力ノードと、上記電源回路と上記入力ノードとに接続され、上記制御
信号が上記供給電圧信号から第１のしきい値電圧だけ異
なっている時に通電する第１のスイッチと、上記電源回路と上記入力ノードとに接続され、上記制御
信号が上記供給電圧信号から第２のしきい値電圧だけ異
なっている時に通電する第２のスイッチと、を備え、上記第１及び第２のスイッチは、上記制御信号が上記第
１の電圧値から上記第２の電圧値へ変化すると実質的に
相互に排他的に通電するようになっていることを特徴と
する発振器。
【請求項７３】上記供給電圧信号は、上記第１のしき
い値電圧の大きさプラス上記第２のしきい値電圧の大き
さにほぼ等しい電圧を有している請求項７２に記載の発
振器。
【請求項７４】上記第１のスイッチは、第１の通電端
子、第２の通電端子、及び制御端子を有する第１のトラ
ンジスタからなり、上記第２のスイッチは、第１の通電
端子、第２の通電端子、及び制御端子を有する第２のト
ランジスタからなり、上記第１のトランジスタの上記第
１の通電端子は上記電源回路に接続され、上記第１のト
ランジスタの上記第２の通電端子は出力ノードにおいて
上記第２のトランジスタの上記第１の通電端子に接続さ
れ、上記第１のトランジスタの上記制御端子は上記入力
ノードに接続され、上記第２のトランジスタの制御端子
は上記入力ノードに接続され、そして上記第２のトラン
ジスタの上記第２の通電端子は接地電位に接続されてい
る請求項７２に記載の発振器。
【請求項７５】上記各発振器段の上記出力ノードは次
の発振器段の入力ノードに接続され、それにより上記複
数の発振器段は直列に接続されている請求項７４に記載
の発振器。
【請求項７６】上記第１のスイッチはＰＭＯＳトラン
ジスタからなり、上記第２のスイッチはＮＭＯＳトラン
ジスタからなり、上記ＰＭＯＳトランジスタは、上記電
源回路に接続されているソース端子と、上記入力ノード
に接続されているゲート端子と、ドレイン端子とを有
し、上記ＮＭＯＳトランジスタは、上記接地電位に接続
されているソース端子と、上記ＰＭＯＳトランジスタの
上記ドレイン端子に接続されているドレイン端子と、上
記入力ノードに接続されているゲート端子とを有してい
る請求項７５に記載の発振器。
【請求項７７】上記供給電圧信号は、上記第１のしき
い値電圧の大きさプラス上記第２のしきい値電圧の大き
さにほぼ等しい電圧を有している請求項７６に記載の発
振器。
【請求項７８】基板へ電荷を転送するためのチャージ
ポンプであって、第１の入力端子及び第２の入力端子を有するキャパシタ
ンスと、第１の電圧と、上記第１の入力端子との間に接続されて
いる第１のスイッチと、第２の電圧と、上記第２の入力端子との間に接続されて
いる第２のスイッチと、を備え、上記第１の電圧は上記第２の電圧に対して正の電圧であ
り、上記チャージポンプは更に、上記第２の電圧と、上記第１の入力端子との間に接続さ
れている第３のスイッチと、上記第２の入力端子と、上記基板との間に接続されてい
る第４のスイッチと、上記第１、第２、第３、及び第４のスイッチに接続さ
れ、上記第１の電圧と上記第２の電圧との差にほぼ等し
い上記第１の入力端子と第２の入力端子との差電圧まで
上記キャパシタンスを充電するように、上記第１及び第
２のスイッチを閉じるスイッチ制御手段、を備え、上記スイッチ制御手段は、上記キャパシタンスが上記差
電圧まで充電された後に上記第１及び第２のスイッチを
開き、上記スイッチ制御手段は、上記第１の入力端子が上記第
２の電圧に等しい電圧になり、且つ上記第２の入力端子
を上記第１の電圧と上記第２の電圧との差にほぼ等しい
量だけ変化させるように、上記第１及び第２のスイッチ
が開いた後に上記第３及び第４のスイッチを閉じ、上記第４のスイッチは、上記第２の入力端子に接続され
ている第１の通電端子、及び上記基板に接続されている
第２の通電端子を有するＮＭＯＳトランジスタからなる
ことを特徴とするチャージポンプ。
【請求項７９】上記第１の電圧と上記第２の電圧との
差は、上記第２の電圧と上記基板電圧との基板よりも大
きい請求項７８に記載のチャージポンプ。
【請求項８０】上記基板電圧は、上記第２の電圧に対
して負の電圧である請求項７９に記載のチャージポン
プ。
【請求項８１】上記第２の参照電圧は、接地電位であ
る請求項８０に記載のチャージポンプ。