JPH07153913A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07153913A JPH07153913A JP5296684A JP29668493A JPH07153913A JP H07153913 A JPH07153913 A JP H07153913A JP 5296684 A JP5296684 A JP 5296684A JP 29668493 A JP29668493 A JP 29668493A JP H07153913 A JPH07153913 A JP H07153913A
- Authority
- JP
- Japan
- Prior art keywords
- substrate voltage
- circuit
- driver circuit
- voltage
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】低電圧で駆動する駆動用ドライバ回路の消費電
力の低減に関する。 【構成】ドライバ回路１１と、通常動作時では第１の基
板電圧ＶBB1 を前記ドライバ回路１１に印加し、非動作
時では前記第１の基板電圧ＶBB1 よりも低い第２の基板
電圧ＶBB2 を前記ドライバ回路１１に供給する基板電圧
供給回路１２を有すること。
力の低減に関する。 【構成】ドライバ回路１１と、通常動作時では第１の基
板電圧ＶBB1 を前記ドライバ回路１１に印加し、非動作
時では前記第１の基板電圧ＶBB1 よりも低い第２の基板
電圧ＶBB2 を前記ドライバ回路１１に供給する基板電圧
供給回路１２を有すること。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、更に
詳しく言えば、低電圧で駆動する駆動用ドライバ回路の
消費電力の低減に関する。
詳しく言えば、低電圧で駆動する駆動用ドライバ回路の
消費電力の低減に関する。
【０００２】
【従来の技術】以下で従来例に係る半導体装置について
図面を参照しながら説明する。図４は従来例に係る半導
体装置を説明する断面図であって、図５は図４の等価回
路図である。従来の半導体装置は図５に示すように、Ｃ
ＭＯＳにおいて、ｐＭＯＳ（２）のゲート（Ｇ２）とｎ
ＭＯＳ（１）のゲート（Ｇ１）とが接続されて入力部と
なり、ｐＭＯＳ（２）のドレインとｎＭＯＳ（１）のド
レインが接続されて出力部となるドライバ回路を有する
半導体装置である。
図面を参照しながら説明する。図４は従来例に係る半導
体装置を説明する断面図であって、図５は図４の等価回
路図である。従来の半導体装置は図５に示すように、Ｃ
ＭＯＳにおいて、ｐＭＯＳ（２）のゲート（Ｇ２）とｎ
ＭＯＳ（１）のゲート（Ｇ１）とが接続されて入力部と
なり、ｐＭＯＳ（２）のドレインとｎＭＯＳ（１）のド
レインが接続されて出力部となるドライバ回路を有する
半導体装置である。
【０００３】当該回路の入力部（ＩＮ）にハイレベルの
信号（以下“Ｈ”と称する）が入力されるとｎＭＯＳ
（１）がＯＮされ、ｐＭＯＳ（２）がＯＦＦされるので
ｎＭＯＳ（１）のソースに接続された接地電位（ＧＮ
Ｄ）が出力部（ＯＵＴ）から出力される。また、入力部
（ＩＮ）にローレベルの信号（以下“Ｌ”と称する）が
入力されると、ｎＭＯＳ（１）がＯＦＦされ、ｐＭＯＳ
（２）がＯＮされるので、ｐＭＯＳ（２）のソースに接
続された電源電圧（Ｖｃｃ）が出力部（ＯＵＴ）から出
力される。なお、上記装置において基板電圧は接地電位
（ＧＮＤ）に固定されていた。
信号（以下“Ｈ”と称する）が入力されるとｎＭＯＳ
（１）がＯＮされ、ｐＭＯＳ（２）がＯＦＦされるので
ｎＭＯＳ（１）のソースに接続された接地電位（ＧＮ
Ｄ）が出力部（ＯＵＴ）から出力される。また、入力部
（ＩＮ）にローレベルの信号（以下“Ｌ”と称する）が
入力されると、ｎＭＯＳ（１）がＯＦＦされ、ｐＭＯＳ
（２）がＯＮされるので、ｐＭＯＳ（２）のソースに接
続された電源電圧（Ｖｃｃ）が出力部（ＯＵＴ）から出
力される。なお、上記装置において基板電圧は接地電位
（ＧＮＤ）に固定されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の装置によると、電源電圧（Ｖｃｃ）を１．５Ｖ程度
の低電圧にして、低電圧で上記のドライバ回路を駆動さ
せるような場合は、スケーリング則などからｎＭＯＳ
（１）、ｐＭＯＳ（２）の閾値電圧を低くする必要があ
るので、ドライバ回路の非動作時でのリーク電流が大き
くなって無視できないほどになり、低消費電力化の大き
な妨げになるという問題が生じていた。
来の装置によると、電源電圧（Ｖｃｃ）を１．５Ｖ程度
の低電圧にして、低電圧で上記のドライバ回路を駆動さ
せるような場合は、スケーリング則などからｎＭＯＳ
（１）、ｐＭＯＳ（２）の閾値電圧を低くする必要があ
るので、ドライバ回路の非動作時でのリーク電流が大き
くなって無視できないほどになり、低消費電力化の大き
な妨げになるという問題が生じていた。
【０００５】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、ドライバ回
路（１１）と、通常動作時では第１の基板電圧（ＶBB1
）を前記ドライバ回路（１１）に印加し、非動作時で
は前記第１の基板電圧（ＶBB1 ）よりも低い第２の基板
電圧（ＶBB2 ）を前記ドライバ回路（１１）に供給する
基板電圧供給回路（１２）とを有することにより、特に
低電圧駆動のドライバ回路において、リーク電流を低減
して低消費電力化を図ることが可能になる半導体装置を
提供するものである。
に鑑み成されたもので、図１に示すように、ドライバ回
路（１１）と、通常動作時では第１の基板電圧（ＶBB1
）を前記ドライバ回路（１１）に印加し、非動作時で
は前記第１の基板電圧（ＶBB1 ）よりも低い第２の基板
電圧（ＶBB2 ）を前記ドライバ回路（１１）に供給する
基板電圧供給回路（１２）とを有することにより、特に
低電圧駆動のドライバ回路において、リーク電流を低減
して低消費電力化を図ることが可能になる半導体装置を
提供するものである。
【０００６】
【作 用】本発明に係る半導体装置によれば、図１に示
すように、通常動作時では第１の基板電圧（ＶBB1 ）を
ドライバ回路（１１）に印加し、非動作時では第１の基
板電圧（ＶBB1 ）よりも低い第２の基板電圧（ＶBB2 ）
をドライバ回路（１１）に供給する基板電圧供給回路
（１２）を有するので、非動作時には第１の基板電圧
（ＶBB1 ）よりも低い第２の基板電圧（ＶBB2 ）がドラ
イバ回路（１１）の基板に印加されることにより、例え
ばドライバ回路（１１）を構成するＭＯＳ型トランジス
タの閾値電圧が上昇する。
すように、通常動作時では第１の基板電圧（ＶBB1 ）を
ドライバ回路（１１）に印加し、非動作時では第１の基
板電圧（ＶBB1 ）よりも低い第２の基板電圧（ＶBB2 ）
をドライバ回路（１１）に供給する基板電圧供給回路
（１２）を有するので、非動作時には第１の基板電圧
（ＶBB1 ）よりも低い第２の基板電圧（ＶBB2 ）がドラ
イバ回路（１１）の基板に印加されることにより、例え
ばドライバ回路（１１）を構成するＭＯＳ型トランジス
タの閾値電圧が上昇する。
【０００７】これにより、非動作時にドレイン−ソース
間のリーク電流を低減することが可能となり、従来の装
置に比して低消費電力化を図ることが可能になる。ま
た、通常動作時には第２の基板電圧（ＶBB2 ）よりも浅
い第１の基板電圧（ＶBB1 ）を印加するので、ドライバ
回路（１１）を構成するＭＯＳ型トランジスタの閾値電
圧が低下し、ドライブ能力が向上するため、その点でも
本発明は有効である。
間のリーク電流を低減することが可能となり、従来の装
置に比して低消費電力化を図ることが可能になる。ま
た、通常動作時には第２の基板電圧（ＶBB2 ）よりも浅
い第１の基板電圧（ＶBB1 ）を印加するので、ドライバ
回路（１１）を構成するＭＯＳ型トランジスタの閾値電
圧が低下し、ドライブ能力が向上するため、その点でも
本発明は有効である。
【０００８】
【実施例】以下に本発明に係る半導体装置の一実施例を
図面を参照しながら詳細に説明する。図３は、本発明の
一実施例に係る半導体装置の構成を示す図であって、図
２は図３の等価回路図である。
図面を参照しながら詳細に説明する。図３は、本発明の
一実施例に係る半導体装置の構成を示す図であって、図
２は図３の等価回路図である。
【０００９】本発明の一実施例に係る半導体装置は、図
３に示すように、ドライバ回路（１１）と、基板電圧供
給回路（１２）とからなる回路を有する装置である。ド
ライバ回路（１１）は、ＣＭＯＳにおいて、ｐＭＯＳ
（Ｍ１１）のゲートとｎＭＯＳ（Ｍ１２）のゲートとが
接続されてその入力部（ＩＮ）となり、ｐＭＯＳ（Ｍ１
１）のドレインとｎＭＯＳ（Ｍ１２）のドレインが接続
されて出力部（ＯＵＴ）となる回路であって、入力部
（ＩＮ）にハイレベルの信号（以下“Ｈ”と称する）が
入力されるとｎＭＯＳ（Ｍ１２）のソースに接続された
接地電位（ＧＮＤ）を出力部（ＯＵＴ）から出力し、ロ
ーレベルの信号（以下“Ｌ”と称する）が入力される
と、ｐＭＯＳ（Ｍ１１）のソースに接続された電源電圧
（Ｖｃｃ）を出力部（ＯＵＴ）から出力するものであ
る。
３に示すように、ドライバ回路（１１）と、基板電圧供
給回路（１２）とからなる回路を有する装置である。ド
ライバ回路（１１）は、ＣＭＯＳにおいて、ｐＭＯＳ
（Ｍ１１）のゲートとｎＭＯＳ（Ｍ１２）のゲートとが
接続されてその入力部（ＩＮ）となり、ｐＭＯＳ（Ｍ１
１）のドレインとｎＭＯＳ（Ｍ１２）のドレインが接続
されて出力部（ＯＵＴ）となる回路であって、入力部
（ＩＮ）にハイレベルの信号（以下“Ｈ”と称する）が
入力されるとｎＭＯＳ（Ｍ１２）のソースに接続された
接地電位（ＧＮＤ）を出力部（ＯＵＴ）から出力し、ロ
ーレベルの信号（以下“Ｌ”と称する）が入力される
と、ｐＭＯＳ（Ｍ１１）のソースに接続された電源電圧
（Ｖｃｃ）を出力部（ＯＵＴ）から出力するものであ
る。
【００１０】なお、上記のｎＭＯＳ（Ｍ１２）の閾値電
圧（Ｖth）は、基板電圧が０Ｖのときには約０．３Ｖ程
度に設定している。基板電圧供給回路（１２）は、電圧
生成回路（１３）と、スイッチング回路（１４）とから
なる回路である。電圧生成回路（１３）は、制御信号の
一例であるスタンバイ信号（ＤＳ）に基づいて、非動作
時の基板電圧（ＶＢ）を生成してスイッチング回路（１
４）に出力する回路であって、リングオシレータ回路
（１３Ａ）とチャージポンプ回路（１３Ｂ）からなる。
圧（Ｖth）は、基板電圧が０Ｖのときには約０．３Ｖ程
度に設定している。基板電圧供給回路（１２）は、電圧
生成回路（１３）と、スイッチング回路（１４）とから
なる回路である。電圧生成回路（１３）は、制御信号の
一例であるスタンバイ信号（ＤＳ）に基づいて、非動作
時の基板電圧（ＶＢ）を生成してスイッチング回路（１
４）に出力する回路であって、リングオシレータ回路
（１３Ａ）とチャージポンプ回路（１３Ｂ）からなる。
【００１１】リングオシレータ回路（１３Ａ）は、ＮＡ
ＮＤゲート（ＮＡ），インバータ（Ｉ１１，Ｉ１２）と
からなる発振回路であって、スタンバイ信号（ＤＳ）が
“Ｈ”のときに矩形波を発生するものである。チャージ
ポンプ回路（１３Ｂ）は、抵抗として機能するＭＯＳ型
トランジスタ（Ｍ１３，Ｍ１４）及びコンデンサ（Ｃ
１）とからなり、リングオシレータ回路（１３Ａ）から
矩形波が出力されたときに、コンデンサ（Ｃ１）に充電
させることによって、出力先の電位を低下させる回路で
ある。
ＮＤゲート（ＮＡ），インバータ（Ｉ１１，Ｉ１２）と
からなる発振回路であって、スタンバイ信号（ＤＳ）が
“Ｈ”のときに矩形波を発生するものである。チャージ
ポンプ回路（１３Ｂ）は、抵抗として機能するＭＯＳ型
トランジスタ（Ｍ１３，Ｍ１４）及びコンデンサ（Ｃ
１）とからなり、リングオシレータ回路（１３Ａ）から
矩形波が出力されたときに、コンデンサ（Ｃ１）に充電
させることによって、出力先の電位を低下させる回路で
ある。
【００１２】スイッチング回路（１４）は、選択出力回
路の一例であって、ＭＯＳ型トランジスタ（Ｍ１５，Ｍ
１６，Ｍ１７）とからなる回路であって、スタンバイ信
号（ＤＳ）に基づいて接地電位（ＧＮＤ）と、非動作時
の基板電圧（ＶＢ）とのいずれかを選択出力する回路で
ある。以下で上記装置の動作をドライバ回路の非動作時
と動作時とに分けて説明する。
路の一例であって、ＭＯＳ型トランジスタ（Ｍ１５，Ｍ
１６，Ｍ１７）とからなる回路であって、スタンバイ信
号（ＤＳ）に基づいて接地電位（ＧＮＤ）と、非動作時
の基板電圧（ＶＢ）とのいずれかを選択出力する回路で
ある。以下で上記装置の動作をドライバ回路の非動作時
と動作時とに分けて説明する。
【００１３】１）非動作時 まず、当該装置には“Ｈ”のスタンバイ信号（ＤＳ）が
入力される。すると、リングオシレータ回路（１３Ａ）
のＮＡＮＤゲート（ＮＡ）の一方の入力に“Ｈ”が入力
され、リングオシレータ回路（１３Ａ）が動作し、矩形
波がチャージポンプ回路（１３Ｂ）に出力される。
入力される。すると、リングオシレータ回路（１３Ａ）
のＮＡＮＤゲート（ＮＡ）の一方の入力に“Ｈ”が入力
され、リングオシレータ回路（１３Ａ）が動作し、矩形
波がチャージポンプ回路（１３Ｂ）に出力される。
【００１４】このときスイッチング回路（１４）では
“Ｈ”のスタンバイ信号（ＤＳ）が、上記のＭＯＳ型ト
ランジスタ（Ｍ１６，Ｍ１７）のゲートに印加され、Ｍ
ＯＳ型トランジスタ（Ｍ１７）はＯＦＦし、ＭＯＳ型ト
ランジスタ（Ｍ１６）はＯＮする。これにより、ＭＯＳ
型トランジスタ（Ｍ１５）のゲートはＭＯＳ型トランジ
スタ（Ｍ１５）のソースでする図２のＡ点と同電位とな
り、ＭＯＳ型トランジスタ（Ｍ１５）の閾値電圧を焼く
０．５Ｖとした場合、ＭＯＳ型トランジスタ（Ｍ１５）
はＯＦＦされる。
“Ｈ”のスタンバイ信号（ＤＳ）が、上記のＭＯＳ型ト
ランジスタ（Ｍ１６，Ｍ１７）のゲートに印加され、Ｍ
ＯＳ型トランジスタ（Ｍ１７）はＯＦＦし、ＭＯＳ型ト
ランジスタ（Ｍ１６）はＯＮする。これにより、ＭＯＳ
型トランジスタ（Ｍ１５）のゲートはＭＯＳ型トランジ
スタ（Ｍ１５）のソースでする図２のＡ点と同電位とな
り、ＭＯＳ型トランジスタ（Ｍ１５）の閾値電圧を焼く
０．５Ｖとした場合、ＭＯＳ型トランジスタ（Ｍ１５）
はＯＦＦされる。
【００１５】次に、リングオシレータ回路（１３Ａ）か
らの矩形波によってチャージポンプ回路（１３Ｂ）が動
作して、スイッチング回路（１４）のＭＯＳ型トランジ
スタ（Ｍ１５）のソースに接続された図２のＡ点の電位
が低下する。すなわち、チャージポンプ回路（１３Ｂ）
においては抵抗として機能するＭＯＳ型トランジスタ
（Ｍ１３，Ｍ１４）及びコンデンサ（Ｃ１）によって微
分回路が構成されているので、コンデンサ（Ｃ１）とＭ
ＯＳ型トランジスタ（Ｍ１４）との時定数によってコン
デンサ（Ｃ１）が充電されはじめ、Ａ点の電荷がこれに
よって引き抜かれるので、Ａ点の電位が低下する。
らの矩形波によってチャージポンプ回路（１３Ｂ）が動
作して、スイッチング回路（１４）のＭＯＳ型トランジ
スタ（Ｍ１５）のソースに接続された図２のＡ点の電位
が低下する。すなわち、チャージポンプ回路（１３Ｂ）
においては抵抗として機能するＭＯＳ型トランジスタ
（Ｍ１３，Ｍ１４）及びコンデンサ（Ｃ１）によって微
分回路が構成されているので、コンデンサ（Ｃ１）とＭ
ＯＳ型トランジスタ（Ｍ１４）との時定数によってコン
デンサ（Ｃ１）が充電されはじめ、Ａ点の電荷がこれに
よって引き抜かれるので、Ａ点の電位が低下する。
【００１６】こうして、Ａ点の電位はある一定電位（以
下非動作時の基板電圧（ＶＢ）と称する）まで低下し、
その電圧はリングオシレータ回路（１３Ａ）からの矩形
波のパルス幅やパルス高さによって調整可能である。な
お、本実施例ではこの非動作時の基板電圧（ＶＢ）を−
１Ｖに設定している。よって、Ａ点の電位はチャージポ
ンプ回路（１３Ｂ）によって約−１Ｖの非動作時の基板
電圧（ＶＢ）まで低下され、それがドライバ回路（１
１）のｎＭＯＳ（Ｍ１２）の基板電圧として供給され
る。
下非動作時の基板電圧（ＶＢ）と称する）まで低下し、
その電圧はリングオシレータ回路（１３Ａ）からの矩形
波のパルス幅やパルス高さによって調整可能である。な
お、本実施例ではこの非動作時の基板電圧（ＶＢ）を−
１Ｖに設定している。よって、Ａ点の電位はチャージポ
ンプ回路（１３Ｂ）によって約−１Ｖの非動作時の基板
電圧（ＶＢ）まで低下され、それがドライバ回路（１
１）のｎＭＯＳ（Ｍ１２）の基板電圧として供給され
る。
【００１７】このようにして、約−１Ｖの非動作時の基
板電圧（ＶＢ）が供給されると、基板電圧が接地電位
（ＧＮＤ）のときに約０．３Ｖ程度であったｎＭＯＳ
（Ｍ１２）の閾値電圧（Ｖth）が約０．５Ｖ程度にまで
上昇するので、非動作時においてｎＭＯＳ（Ｍ１２）の
ソース／ドレイン間を流れるリーク電流が低減され、低
消費電力化を図ることが可能になる。
板電圧（ＶＢ）が供給されると、基板電圧が接地電位
（ＧＮＤ）のときに約０．３Ｖ程度であったｎＭＯＳ
（Ｍ１２）の閾値電圧（Ｖth）が約０．５Ｖ程度にまで
上昇するので、非動作時においてｎＭＯＳ（Ｍ１２）の
ソース／ドレイン間を流れるリーク電流が低減され、低
消費電力化を図ることが可能になる。
【００１８】２）動作時 まず、当該装置には“Ｌ”のスタンバイ信号（ＤＳ）が
入力される。すると、リングオシレータ回路（１３Ａ）
のＮＡＮＤゲート（ＮＡ）に“Ｌ”が入力されるので、
リングオシレータ回路（１３Ａ）の動作は停止して矩形
波が出力されなくなり、チャージポンプ回路（１３Ｂ）
の動作がそれに連動して停止する。
入力される。すると、リングオシレータ回路（１３Ａ）
のＮＡＮＤゲート（ＮＡ）に“Ｌ”が入力されるので、
リングオシレータ回路（１３Ａ）の動作は停止して矩形
波が出力されなくなり、チャージポンプ回路（１３Ｂ）
の動作がそれに連動して停止する。
【００１９】同時に、このときスイッチング回路（１
４）では“Ｌ”のスタンバイ信号（ＤＳ）がＭＯＳ型ト
ランジスタ（Ｍ１６，Ｍ１７）のゲートに印加され、Ｍ
ＯＳ型トランジスタ（Ｍ１７）が強い導通状態に、ＭＯ
Ｓ型トランジスタ（Ｍ１６）が弱い導通状態になる。こ
れにより、ＭＯＳ型トランジスタ（Ｍ１５）のゲートの
電位が上昇し、ＭＯＳ型トランジスタ（Ｍ１５）はＯＮ
状態となる。すると、図２のＡ点の電位が接地電位（Ｇ
ＮＤ）となり、ＭＯＳ型トランジスタ（Ｍ１６）は完全
にＯＦＦされる。そして、この接地電位（ＧＮＤ）がド
ライバ回路（１１）のｎＭＯＳ（Ｍ１２）の基板電圧と
して供給される。
４）では“Ｌ”のスタンバイ信号（ＤＳ）がＭＯＳ型ト
ランジスタ（Ｍ１６，Ｍ１７）のゲートに印加され、Ｍ
ＯＳ型トランジスタ（Ｍ１７）が強い導通状態に、ＭＯ
Ｓ型トランジスタ（Ｍ１６）が弱い導通状態になる。こ
れにより、ＭＯＳ型トランジスタ（Ｍ１５）のゲートの
電位が上昇し、ＭＯＳ型トランジスタ（Ｍ１５）はＯＮ
状態となる。すると、図２のＡ点の電位が接地電位（Ｇ
ＮＤ）となり、ＭＯＳ型トランジスタ（Ｍ１６）は完全
にＯＦＦされる。そして、この接地電位（ＧＮＤ）がド
ライバ回路（１１）のｎＭＯＳ（Ｍ１２）の基板電圧と
して供給される。
【００２０】このようにして、動作時ではｎＭＯＳ（Ｍ
１２）の基板電圧は接地電位（ＧＮＤ）となって、非動
作時では約０．５Ｖ程度にまで上昇していたｎＭＯＳ
（Ｍ１２）の閾値電圧（Ｖth）が約０．３Ｖ程度に下降
するので、ドライバ回路（１１）を構成するｎＭＯＳ
（１２）のドライブ能力を向上させて動作させることが
可能になる。
１２）の基板電圧は接地電位（ＧＮＤ）となって、非動
作時では約０．５Ｖ程度にまで上昇していたｎＭＯＳ
（Ｍ１２）の閾値電圧（Ｖth）が約０．３Ｖ程度に下降
するので、ドライバ回路（１１）を構成するｎＭＯＳ
（１２）のドライブ能力を向上させて動作させることが
可能になる。
【００２１】以上説明したように、本実施例に係る半導
体装置によれば、図１に示すように、通常動作時では接
地電位（ＧＮＤ）をドライバ回路（１１）に印加し、非
動作時では接地電位（ＧＮＤ）よりも低い−１Ｖ程度の
非動作時の基板電圧（ＶＢ）をドライバ回路（１１）に
供給する基板電圧供給回路（１２）を有するので、非動
作時には、−１Ｖ程度の基板電圧（ＶＢ）がドライバ回
路（１１）のｎＭＯＳ（Ｍ１２）に供給されて、その閾
値電圧（Ｖth）が約０．３Ｖから約０．５Ｖに上昇す
る。
体装置によれば、図１に示すように、通常動作時では接
地電位（ＧＮＤ）をドライバ回路（１１）に印加し、非
動作時では接地電位（ＧＮＤ）よりも低い−１Ｖ程度の
非動作時の基板電圧（ＶＢ）をドライバ回路（１１）に
供給する基板電圧供給回路（１２）を有するので、非動
作時には、−１Ｖ程度の基板電圧（ＶＢ）がドライバ回
路（１１）のｎＭＯＳ（Ｍ１２）に供給されて、その閾
値電圧（Ｖth）が約０．３Ｖから約０．５Ｖに上昇す
る。
【００２２】これにより、非動作時にドレイン−ソース
間のリーク電流を低減することが可能となり、低消費電
力化を図ることが可能になる。また、通常動作時には接
地電位（ＧＮＤ）を印加しているので、ドライバ回路
（１１）を構成するＭＯＳ型トランジスタの閾値電圧が
低下し、ドライブ能力が向上するため、その点でも本発
明は有効である。
間のリーク電流を低減することが可能となり、低消費電
力化を図ることが可能になる。また、通常動作時には接
地電位（ＧＮＤ）を印加しているので、ドライバ回路
（１１）を構成するＭＯＳ型トランジスタの閾値電圧が
低下し、ドライブ能力が向上するため、その点でも本発
明は有効である。
【００２３】なお、本実施例において、接地電位（ＧＮ
Ｄ）は第１の基板電圧（ＶBB1 ）の一例であり、非動作
時の基板電圧（ＶＢ）は第２の基板電圧（ＶBB2 ）の一
例である。
Ｄ）は第１の基板電圧（ＶBB1 ）の一例であり、非動作
時の基板電圧（ＶＢ）は第２の基板電圧（ＶBB2 ）の一
例である。
【００２４】
【発明の効果】以上説明したように本発明の半導体装置
によれば、通常動作時では第１の基板電圧（ＶBB1 ）を
ドライバ回路（１１）に印加し、非動作時では第１の基
板電圧（ＶBB1 ）よりも低い第２の基板電圧（ＶBB2 ）
をドライバ回路（１１）に供給する基板電圧供給回路
（１２）を有するので、非動作時にドライバ回路（１
１）のリーク電流を低減することが可能となり、低消費
電力化を図ることが可能になる。
によれば、通常動作時では第１の基板電圧（ＶBB1 ）を
ドライバ回路（１１）に印加し、非動作時では第１の基
板電圧（ＶBB1 ）よりも低い第２の基板電圧（ＶBB2 ）
をドライバ回路（１１）に供給する基板電圧供給回路
（１２）を有するので、非動作時にドライバ回路（１
１）のリーク電流を低減することが可能となり、低消費
電力化を図ることが可能になる。
【００２５】また、通常動作時には第１の基板電圧（Ｖ
BB1 ）を印加するので、ドライバ回路（１１）を構成す
るＭＯＳ型トランジスタの閾値電圧が低下し、ドライブ
能力が向上するという利点がある。
BB1 ）を印加するので、ドライバ回路（１１）を構成す
るＭＯＳ型トランジスタの閾値電圧が低下し、ドライブ
能力が向上するという利点がある。
【図１】本発明の半導体装置の原理図である。
【図２】本発明の実施例に係る半導体装置の回路図であ
る。
る。
【図３】本発明の実施例に係る半導体装置を説明する図
である。
である。
【図４】従来例に係る半導体装置の構成図である。
【図５】従来例に係る半導体装置の等価回路図である。
（１１） ドライバ回路 （１２） 基板電圧供給回路 （１３） 電圧生成回路 （１３Ａ） リングオシレータ回路 （１３Ｂ） チャージポンプ回路 （１４） スイッチング回路（選択出力回路） （ＤＳ） スタンバイ信号（制御信号） （ＶBB1 ） 第１の基板電圧 （ＶBB2 ） 第２の基板電圧 （ＶＢ） 非動作時の基板電圧 （ＧＮＤ） 接地電位
Claims (3)
- 【請求項１】 ドライバ回路（１１）と、通常動作時で
は第１の基板電圧（ＶBB1 ）を前記ドライバ回路（１
１）に印加し、非動作時では前記第１の基板電圧（ＶBB
1 ）よりも低い第２の基板電圧（ＶBB2 ）を前記ドライ
バ回路（１１）に供給する基板電圧供給回路（１２）と
を有することを特徴とする半導体装置。 - 【請求項２】 ドライバ回路（１１）と、通常動作時で
は第１の基板電圧（ＶBB1 ）を前記ドライバ回路（１
１）に印加し、非動作時では前記第１の基板電圧（ＶBB
1 ）よりも低い第２の基板電圧（ＶBB2 ）を前記ドライ
バ回路（１１）に供給する基板電圧供給回路（１２）を
有し、 前記基板電圧供給回路（１２）は、前記第２の基板電圧
（ＶBB2 ）を生成する電圧生成回路（１３）と、通常動
作時と非動作時とで切り替わる制御信号（ＤＳ）に基づ
いて前記第１の基板電圧（ＶBB1 ）と前記第２の基板電
圧（ＶBB2 ）とのいずれかを選択出力する選択出力回路
（１４）とからなることを特徴とする半導体装置。 - 【請求項３】 ＭＯＳ型トランジスタからなるドライバ
回路（１１）と、通常動作時では第１の基板電圧（ＶBB
1 ）を前記ドライバ回路（１１）に印加し、非動作時で
は前記第１の基板電圧（ＶBB1 ）よりも低い第２の基板
電圧（ＶBB2 ）を前記ドライバ回路（１１）に供給する
基板電圧供給回路（１２）を有し、 前記基板電圧供給回路（１２）は、前記第２の基板電圧
（ＶBB2 ）を生成する電圧生成回路（１３）と、通常動
作時と非動作時とで切り替わる制御信号（ＤＳ）に基づ
いて前記第１の基板電圧（ＶBB1 ）と前記第２の基板電
圧（ＶBB2 ）とのいずれかを選択出力する選択出力回路
（１４）とからなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296684A JPH07153913A (ja) | 1993-11-26 | 1993-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296684A JPH07153913A (ja) | 1993-11-26 | 1993-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153913A true JPH07153913A (ja) | 1995-06-16 |
Family
ID=17836746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296684A Pending JPH07153913A (ja) | 1993-11-26 | 1993-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19700988C2 (de) * | 1996-01-25 | 2002-01-17 | Mitsubishi Electric Corp | Ausgangspufferschaltung in einer Halbleitereinrichtung |
-
1993
- 1993-11-26 JP JP5296684A patent/JPH07153913A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19700988C2 (de) * | 1996-01-25 | 2002-01-17 | Mitsubishi Electric Corp | Ausgangspufferschaltung in einer Halbleitereinrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09326688A (ja) | 半導体集積回路装置 | |
| JP3245037B2 (ja) | 半導体集積回路装置 | |
| JP4354056B2 (ja) | 半導体集積回路 | |
| JPS6195561A (ja) | 半導体集積回路 | |
| JP3227946B2 (ja) | レベル変換回路 | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| JP3123516B2 (ja) | 半導体装置及び半導体装置の駆動方法 | |
| JP3026738B2 (ja) | プルアップ装置付きデータ出力ドライバ | |
| JP2003157688A (ja) | 電圧トランスレータ | |
| JPH07153913A (ja) | 半導体装置 | |
| JP2018019333A (ja) | 半導体スイッチング回路 | |
| EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
| JPH0793987A (ja) | 半導体集積回路装置 | |
| JP3948656B2 (ja) | 入力バッファ回路、出力バッファ回路および入出力バッファ回路 | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| JP2000194432A (ja) | Ｃｍｏｓロジック用電源回路 | |
| JPH09307420A (ja) | 出力バッファ | |
| JP2590574B2 (ja) | 高電圧スイッチング回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| JP4137364B2 (ja) | チャージポンプ回路 | |
| JP2003140756A (ja) | 定電流回路 | |
| JPH05235739A (ja) | 出力回路 | |
| KR100861183B1 (ko) | 내부전원 방전회로를 포함하는 내부전원장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |