TWI441452B - 電子裝置與方法 - Google Patents
電子裝置與方法 Download PDFInfo
- Publication number
- TWI441452B TWI441452B TW099124322A TW99124322A TWI441452B TW I441452 B TWI441452 B TW I441452B TW 099124322 A TW099124322 A TW 099124322A TW 99124322 A TW99124322 A TW 99124322A TW I441452 B TWI441452 B TW I441452B
- Authority
- TW
- Taiwan
- Prior art keywords
- steady state
- module
- bias
- input
- power source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明係為一種電子裝置,尤其是有關於一種可定義初始穩態的電子裝置。
在晶片設計中,輸出入墊(I/O PAD)是晶片對外溝通的通路。但是,由於製程的進步,晶片內部電路的電壓與界面輸出入電路的電壓可以不同,亦即內部與界面的偏壓可能會由不同的電源供應,但輸出入電路通常會由晶片內部電路來控制其操作,所以輸出入電路可以開始運作的充要條件即為所使用之晶片內部電路的偏壓與輸出入電路的偏壓都穩定,才不至於會有誤動作發生。
緣此,本案之發明人係研究出一種具有電壓預設值設定的電子裝置,尤其是有關於一種具有非穩態電壓預設值設定的電子裝置,其係可改善習知技術中輸出入電路的訊號需確定所使用之晶片內部電路的偏壓與輸出入電路的偏壓都屆穩定才能開始使用之現狀。
本發明之目的之一係關於在輸出入電路的各個不同的偏壓之間對於尚未穩定的電源部份提供一個已定義的電壓參考值給予電源已穩定的電路進行運作,以確保耦合於已穩定電源的相關電路可以先進行基本運作,不用等待未穩定的電源,而當全部電源穩定之後,即可正常使用數位輸出入墊的全部功能,以解決習知技術的問題,如此更可以加速開機或重新啟動電源的時間。
本發明係揭示一種電子裝置,其包括:一第一模組,包含一輸出入墊(I/O pad)以做為該電子裝置與一外部裝置輸出入之一介面,該第一模組以一第一偏壓電源來供電;一第二模組,耦接該第一模組,包含一暫存器,該第二模組以一第二偏壓電源來供電;以及一訊號轉換器,耦接該第一模組及第二模組之間;其中,該訊號轉換器在該第一與第二偏壓源其中之一電源達穩態,而其中另一電源未達達穩態時,輸出一第一預設偏壓值。
本發明揭示一種用於電子裝置之方法,其步驟包括:提供一第一偏壓電源至一第一模組,且該第一模組包括一輸出入墊(I/O pad)以做為該電子裝置與一外部裝置輸出入之一介面;提供一第二偏壓電源至與該第一模組耦接之一第二模組,且該第二模組包括一暫存器;當該第一與第二偏壓電源其中之一電源達穩態,而其中另一電源未達穩態時,耦接於該第一與第二模組間之一訊號轉換器輸出一第一預設偏壓值。
為使 貴審查委員對於本發明之結構目的和功效有更進一步之了解與認同,茲配合圖示範例詳細說明如後。
本發明之目的之一係提出可定義初始穩態之輸出入電路架構,以解決習知技術的問題。
圖一為本發明之可定義初始穩態之電子裝置之一實施例,其具有兩個電源,即第一偏壓(IO Power)101、第二偏壓(CORE Power)102。其中第一偏壓101為晶片輸出入電路101a所使用的電源;第二偏壓102為晶片內部電路102a所使用的電源;而通常第一偏壓101的電壓準位會比第二偏壓102高。第一信號Sig_IO2CORE表示由晶片輸出入電路101a提供給晶片內部電路102a的訊號,而第二信號Sig_CORE2IO表示由晶片內部電路102a提供給晶片輸出入電路101a的訊號。其中,晶片內部線路102a可為晶片內部各式各樣的電路,可包含如處理器、加法器、記憶體、暫存器、緩衝器、或各種類比電路……等。
當第一偏壓101尚未穩定之前第一信號Sig_IO2CORE並不能當成晶片內部電路102a的輸入使用,所以在我們應用一第一初始定義電路(Defined Initial Circuit)103來設定第一初始信號Ini_Sig_IO2CORE的初始預設值(例如電壓)以提供晶片內部電路102a使用,所以只要第二偏壓102至穩定狀態之後,晶片內部電路102a部份的電路即可開始進行運作,不需等待第一偏壓101穩定。相同的,當第一偏壓101至穩定狀態,而當第二偏壓102尚未穩定之前,第二信號Sig_CORE2IO並不能當成晶片輸出入電路101a的輸入使用,因此,此時晶片輸出入電路101a亦可以使用應用一第二初始定義電路104來設定第二初始信號Ini_Sig_CORE2IO的初始預設值(例如電壓)即可開始進行運作,不需要等第二偏壓102穩定。本發明可以透過初始定義電路來隔絕不穩定偏壓電源對使用已穩定之偏壓電源的電路(如晶片內部電路102a或晶片輸出入電路101a之一)的影響,進一步可加速開機或重新啟動電源的時間。在此,偏壓電源不穩定係指偏壓電源尚未穩定的維持於可操作高電壓之臨界(threshold)電壓之上。
初始定義電路可以在來源端電壓尚未穩定時依據規格定義給予已電壓穩定之目地端一個初始定義訊號以進行電路操作。以第二初始定義電路為例,其來源端電壓為第二偏壓,而其目地端電壓為第一偏壓。
較佳地,初始定義電路可以實現在晶片輸出入電路之中。
同樣的,電子系統若具有三種以上的不同偏壓,本發明的另一實施例可以將初始定義電路分別設置在不同偏壓的輸出入電路與內部電路之間。
初始定義電路可以包含一預設值設定電路與一穩態檢測電路。圖二為本發明初始定義電路之預設值設定電路20之一實施例,預設值設定電路20,透過偵測晶片內部電路102a或晶片輸出入電路101a是否在穩態的電源供應中,可以在提供位準偏移(level shift)的同時,在偏壓電源或輸入為非穩態時自動輸出預設的初始值(在此例中,初始值為1,亦即為目地端之偏壓準位)。
預設值設定電路20,包含:一第一反向器201;一第二反向器202,其輸出入端與第一反向器201之輸出入端反向相接;一第一電晶體203,用以下拉(pull down)第一反向器201之輸入電壓;一第二電晶體204,用以下拉(pull down)該第二反向器202之輸入電壓;以及一複數組的第三電晶體205及兩個非或閘206、207,用以接收一穩態檢測電路(稍後圖示)之輸出(例如來源端電源未穩態時該電源穩態檢測輸出為高電位)及一(來源端)輸入信號,以決定該第一電晶體203及該第二電晶體204是否下拉反向器201或反向器202。在此實施例中,當電源穩態檢測輸出為高電位時,無論輸入為何,輸出為預設的初始值1。
圖三A為本發明初始定義電路之之穩態檢測電路30之一實施態樣,以本發明之第一偏壓101及第二偏壓102為例,其包含:一第一反向器301,接受該穩態檢測電路30的偏壓(如第一偏壓101);一第一電晶體302(在此為P型),其閘極由反向器301的輸出所控制,而其汲極回授信號至反向器301之輸入;一電阻303,其一端連接至該穩態檢測電路30的偏壓,用以設定反向器301輸入之初始值;以及一第二電晶體304(在此為N型),其閘極由該未被選取的電源(如第二偏壓102)所控制,以放電該反向器301之輸入;一第二反向器305,用以耦接該反向器301與該第一電晶體302之閘極。其中第二電晶體304的寬長比會選擇較第一電晶體302大以利第二偏壓102的穩態能被正確得知。在此實施例中,當第一偏壓101為1而第二偏壓102未為1時,電源穩態檢測輸出為1。
圖三B為本發明之穩態檢測電路30之另一實施態樣,其中電阻303之一端連接至該穩態檢測電路30的偏壓,用以設定反向器301輸出之初始值;第一電晶體302(在此為N型),其閘極由反向器301的輸出所控制,而其汲極回授信號至反向器301之輸入;而第二電晶體304其閘極由該未被選取的電源(如第二偏壓102)所控制,以放電該反向器301之的輸出。在此實施例中,當第一偏壓101為1而第二偏壓102未為1時,電源穩態檢測輸出為1。
在此第一偏壓101/第二偏壓102亦可相互置換,不再贅述。
圖四為本發明之具有初始定義電路之晶片之一實施例之示意圖,其包括一第一模組(晶片輸出入電路410),其包含一輸出入墊(IO pad)以做為該電子裝置與一外部裝置輸出入之一介面,並可接受第一偏壓電源所提供的電源、一第二模組(晶片內部電路409),耦接該第一模組且包含一暫存器(未圖示),其可接收第二偏壓電源所提供的電源以及訊號轉換器(404、406、407或408),耦接於該第一模組與第二模組之間,且其中訊號轉換器在該第一與第二偏壓電源(101與102)其中之一電源達穩態,而其中另一電源未達穩態時,輸出一第一預設偏壓值。更明確地說,本實施例揭示一具有致能腳位401的晶片40,晶片40經由致能腳位401耦合至一主裝置(host)或外部電路40a,並具有一晶片內部電路409及一晶片輸出入電路410且分別由一第二偏壓102及一第一偏壓101提供所需電源。
晶片輸出入電路410進一步包含有一電阻402及一P型電晶體403耦合到第一偏壓,而該P型電晶體403的閘極耦合至一第一訊號轉換器404並由404之初始定義電路的輸出所控制。圖四訊號轉換器(404、406、407或408)中之低/高及高/低係代表位準偏移電路,用以接受由該第一或第二偏壓電源其中之一電源供電之一輸入訊號,並將輸入訊號轉換為由其中另一電源來供電。晶片輸出入電路410於致能腳位401可另包含一輸出入墊(未圖示)以做為晶片40與一外部電路輸出入之介面。
較佳的,晶片40進一步包含一第一緩衝器405,係可驅動該致能腳位401。第一緩衝器405係由該緩衝器接收一第二訊號轉換器406之初始定義電路的輸出並接受一第三訊號轉換器407的輸出以驅動該致能腳位401。
較佳的,晶片40進一步包含一第二緩衝器411,係可由該致能腳位401接收信號以驅動一第四訊號轉換器408,該第四訊號轉換器408係可於第二偏壓未進入穩態時提供一初始設定值供該晶片內部電路做為致能初始設定。
該訊號轉換器404、406、407以及408中的初始定義電路,其初始預設值可依不同的積體電路致能規格而設定,在此不再贅述。
較佳地,可用圖二之預設值設定電路與圖三之電源穩態檢測電路來取代上述訊號轉換器中之位準偏移電路與初始定義電路的功能。
唯以上所述者,僅為本發明之範例實施態樣爾,當不能以之限定本發明所實施之範圍。即大凡依本發明申請專利範圍所作之均等變化與修飾,皆應仍屬於本發明專利涵蓋之範圍內,謹請 貴審查委員明鑑,並祈惠准,是所至禱。
101...第一偏壓
101a...晶片輸出入電路
102...第二偏壓
102a...晶片內部電路
103...第一初始定義電路
104...第二初始定義電路
20...預設值設定電路
201...第一反向器
202...第二反向器
203...第一電晶體
204...第二電晶體
205...第三電晶體
206/207...非或閘
30...電源穩態檢測電路
301...反向器
302...第一電晶體
303...電阻
304...第二電晶體
305...反向器
40...晶片
401...致能腳位
402...電阻
403...P型電晶體
404...第一訊號轉換器
405...第一緩衝器
406...第二訊號轉換器
407...第三訊號轉換器
408...第四訊號轉換器
409...晶片內部電路
410...晶片輸出入電路
411...第二緩衝器
圖一為本發明之電子裝置之一實施例之示意圖;
圖二為本發明初始定義電路之預設值設定電路之一實施例之示意圖;
圖三A/B為本發明初始定義電路之之電源穩態檢測電路之實施例之示意圖;以及
圖四為本發明之具有初始定義電路之晶片之一實施例之示意圖。
101...第一偏壓
101a...晶片輸出入電路
102...第二偏壓
102a...晶片內部電路
103...第一初始定義電路
104...第二初始定義電路
Claims (14)
- 一種電子裝置,其包含:一第一模組,包含一輸出入墊(I/O pad)以做為該電子裝置與一外部裝置輸出入之一介面,該第一模組以一第一偏壓電源來供電;一第二模組,耦接該第一模組,包含一暫存器,該第二模組以一第二偏壓電源來供電;以及一訊號轉換器,耦接該第一模組及第二模組之間;其中,該訊號轉換器在該第一與第二偏壓電源其中之一電源達穩態,而其中另一電源未達穩態時,輸出一第一預設偏壓值;其中該訊號轉換器包含:一穩態檢測電路,自該第一偏壓電源或該第二偏壓電源中選取一種做為其偏壓以檢測另一未被選取的偏壓是否到達穩態,以產生一電源穩態檢測輸出;以及一初始定義電路,當該電源穩態檢測輸出表示未到達穩態時,輸出該第一預設偏壓值。
- 如申請專利範圍第1項之電子裝置,其中該訊號轉換器接受來自該第二模組之一第二模組輸入,當該電源穩態檢測輸出表示該第二偏壓電源未到達穩態時,將該第二模組輸入轉換為該第一預設偏壓值。
- 如申請專利範圍第1項之電子裝置,其中當該電源穩態檢測輸出表示該第二偏壓電源未到達穩態時,該第一模組接收來自該外部裝置之一外部裝置輸入以設定該暫存 器。
- 如申請專利範圍第1項之電子裝置,其中該訊號轉換器另包含:一位準偏移電路,用以接受由該第一或第二偏壓電源其中之一電源供電之一輸入訊號,並將輸入訊號轉換為由其中另一電源來供電。
- 如申請專利範圍第1項之電子裝置,其中,該電子裝置係建構於一晶片。
- 如申請專利範圍第1項之電子裝置,其中該穩態檢測電路包含:一第一反向器,接受該穩態檢測電路的偏壓;一第一電晶體,其閘極由該反向器的輸出所控制,而其汲極回授信號至該反向器之輸入;一電阻,其一端連接至該穩態檢測電路的偏壓,用以設定該反向器輸出或輸入之初始值;一第二電晶體,其閘極由該未被選取的電源所控制,以放電該反向器的輸出或輸入;以及一第二反向器,耦接於該第一反向器與該第一電晶體之閘極。
- 如申請專利範圍第1項之電子裝置,其中該初始定義電路包括:一第一反向器;一第二反向器,該第二反向器之輸出入端與該第一反向器之輸出入端反向相接;一第一電晶體,用以下拉(pull down)該第一反向器之 輸入電壓;一第二電晶體,用以下拉該第二反向器之輸入電壓;以及一複數組的第三電晶體,用以接收該電源穩態檢測輸出及一輸入信號,以決定該第一電晶體及該第二電晶體是否下拉該第一、第二反向器。
- 一種用於電子裝置之方法,其步驟包括:提供一第一偏壓電源至一第一模組,且該第一模組包括一輸出入墊以做為該電子裝置與一外部裝置輸出入之一介面;提供一第二偏壓電源至與該第一模組耦接之一第二模組,且該第二模組包括一暫存器;當該第一與第二偏壓電源其中之一電源達穩態,而其中另一電源未達穩態時,輸出一第一預設偏壓值;自該第一偏壓電源或該第二偏壓電源中選取一種做為其偏壓以檢測另一未被選取的偏壓是否到達穩態,以產生一電源穩態檢測輸出;以及當該電源穩態檢測輸出表示未到達穩態時,輸出該第一預設偏壓值。
- 如申請專利範圍第8項所述之方法,更包括:接受來自該第二模組之一第二模組輸入,且當該電源穩態檢測輸出表示該第二偏壓電源未到達穩態時,將該第二模組輸入轉換為該第一預設偏壓值。
- 如申請專利範圍第8項所述之方法,更包括:當該電源穩態檢測輸出表示該第二偏壓電源未到達穩 態時,該第一模組接收來自該外部裝置之一外部裝置輸入以設定該暫存器。
- 一種電子裝置,其包含:一第一模組,包含一輸出入墊(I/O pad)以做為該電子裝置與一外部裝置輸出入之一介面,該第一模組以一第一偏壓電源來供電;一第二模組,耦接該第一模組,包含一暫存器,該第二模組以一第二偏壓電源來供電;以及一訊號轉換器,耦接該第一模組及第二模組之間;其中,該訊號轉換器在該第一與第二偏壓電源其中之一電源達穩態,而其中另一電源未達穩態時,該訊號轉換器輸出一第一預設偏壓值至達穩態之該一電源供電之該模組。
- 如申請專利範圍第11項之電子裝置,其中該訊號轉換器依據未達穩態之該另一電源輸出該第一預設偏壓值,以讓達穩態之該一電源供電之該模組開始運作。
- 一種用於電子裝置之方法,其步驟包括:提供一第一偏壓電源至一第一模組,且該第一模組包括一輸出入墊以做為該電子裝置與一外部裝置輸出入之一介面;提供一第二偏壓電源至與該第一模組耦接之一第二模組,且該第二模組包括一暫存器;當該第一與第二偏壓電源其中之一電源達穩態,而其中另一電源未達穩態時,輸出一第一預設偏壓值至達穩態之該一電源供電之該模組。
- 如申請專利範圍第13項所述之方法,更包含依據未達穩態之該另一電源輸出該第一預設偏壓值,以讓達穩態之該一電源供電之該模組開始運作。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099124322A TWI441452B (zh) | 2010-07-23 | 2010-07-23 | 電子裝置與方法 |
US13/188,823 US8456222B2 (en) | 2010-07-23 | 2011-07-22 | Electronic devices and methods |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099124322A TWI441452B (zh) | 2010-07-23 | 2010-07-23 | 電子裝置與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201206072A TW201206072A (en) | 2012-02-01 |
TWI441452B true TWI441452B (zh) | 2014-06-11 |
Family
ID=45493123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099124322A TWI441452B (zh) | 2010-07-23 | 2010-07-23 | 電子裝置與方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8456222B2 (zh) |
TW (1) | TWI441452B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111427820B (zh) * | 2019-01-10 | 2021-06-08 | 中芯国际集成电路制造(北京)有限公司 | Io电路以及用于io电路的访问控制信号产生电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0133933B1 (ko) * | 1988-11-09 | 1998-04-25 | 고스기 노부미쓰 | 기판바이어스 발생회로 |
US7710501B1 (en) * | 2004-07-12 | 2010-05-04 | Anchor Bay Technologies, Inc. | Time base correction and frame rate conversion |
JP5188278B2 (ja) * | 2008-06-10 | 2013-04-24 | キヤノン株式会社 | 電子機器 |
-
2010
- 2010-07-23 TW TW099124322A patent/TWI441452B/zh active
-
2011
- 2011-07-22 US US13/188,823 patent/US8456222B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120019311A1 (en) | 2012-01-26 |
US8456222B2 (en) | 2013-06-04 |
TW201206072A (en) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI486739B (zh) | 訊號產生電路 | |
US9515544B2 (en) | Voltage compensation circuit and control method thereof | |
KR101344167B1 (ko) | 파워 온 리셋 회로 | |
KR101831462B1 (ko) | 호스트 파워-온 리셋 제어 장치 및 방법 | |
CN106656148B (zh) | 一种防止电流倒灌的双向io电路 | |
US9800233B1 (en) | Voltage clamp circuits and related methods | |
US8531242B2 (en) | Operational amplifier with overdriving circuit and method for same | |
TW201531030A (zh) | 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法 | |
TWI528718B (zh) | 輸出緩衝器 | |
TWI661294B (zh) | 電源開關、記憶體裝置和提供電源開關電壓輸出的方法 | |
TWI441452B (zh) | 電子裝置與方法 | |
USRE47432E1 (en) | Output stage circuit | |
JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
TWI444803B (zh) | 穩壓電路 | |
JP6406947B2 (ja) | 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法 | |
TW201712997A (zh) | 電源啟動重置電路、電源啟動重置方法及其電子裝置 | |
JP2009260804A (ja) | パワーオン検知回路およびレベル変換回路 | |
JP5082872B2 (ja) | ソフトスタート回路 | |
US6566919B2 (en) | Power on circuit for generating reset signal | |
US20080007299A1 (en) | Power generation circuit | |
TW201743561A (zh) | 轉壓器 | |
JP5193751B2 (ja) | 電流源制御回路 | |
TWI465040B (zh) | 用以輸出隨製程變異的驅動電流的輸出級電路 | |
CN110635797A (zh) | 驱动电路 | |
KR20130080732A (ko) | 파워업신호 생성회로 |