KR950020695A - 고전위 전달회로 - Google Patents
고전위 전달회로 Download PDFInfo
- Publication number
- KR950020695A KR950020695A KR1019930030468A KR930030468A KR950020695A KR 950020695 A KR950020695 A KR 950020695A KR 1019930030468 A KR1019930030468 A KR 1019930030468A KR 930030468 A KR930030468 A KR 930030468A KR 950020695 A KR950020695 A KR 950020695A
- Authority
- KR
- South Korea
- Prior art keywords
- high potential
- potential
- gate
- drain
- transfer circuit
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 고전위 전달회로의 출력단에 고전위(Vpp)를 출력하는 초기에는 우선 전원전위(Vdd)를 인가하고 그 이후에 고전위(Vpp)를 전달하도록함으로써 출력단의 부하를 구도하는데 소모되는 전력을 감소시키기 위하여, 전원전위(Vdd)와 출력단 사이에 접속되며 게이트가 고전위 전달부와 풀-다운 트랜지스터의 게이트로 인가되는 신호에 의해 제어되는 NMOS형 트랜지스터를 포함시켜 고전위 전달회로를 구현한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 고전위 전달회로를 도시한 회로도.
Claims (1)
- 전원전위 보다 전위가 높은 고전위를 전원으로 하여 크로스 커플드(cross coupled)된 제1 및 제2PMOS형 트랜지스터와, 드레인이 상기 제1PMOS형 트랜지스터와 드레인과 제2PMOS형 트랜지스터의 게이트가 접속된 풀-업 장치 제어노드와 접지전위 사이에 접속되며 게이트로 입력신호가 반전된 신호가 인가되는 제1NMOS형 트랜지스터와, 드레인이 상기 제1PMOS형 트랜지스터의 게이트와 제2PMOS형 트랜지스터의 드레인이 접속된 고전위 출력노드와 접지전위 사이에 접속되며 게이트로 입력신호가 지연된 신호가 인가되는 제 2NMOS형 트랜지스터와, 상기 고전위 출력노드에 접속되며 고전위 출력노드의 전위를 버퍼링하여 출력하는 반전 게이트와, 전원 전위가 상기 반전 게이트의 출력단 사이에 접속되며 게이트가 상기 제2NMOS형 트랜지스터의 게이트에 연결된 제3NMOS형 트랜지스터를 포함하는 것을 특징으로 하는 고전위 전달회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030468A KR950020695A (ko) | 1993-12-28 | 1993-12-28 | 고전위 전달회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030468A KR950020695A (ko) | 1993-12-28 | 1993-12-28 | 고전위 전달회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950020695A true KR950020695A (ko) | 1995-07-24 |
Family
ID=66853235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030468A KR950020695A (ko) | 1993-12-28 | 1993-12-28 | 고전위 전달회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950020695A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642910B1 (ko) * | 2002-07-15 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 고전압 입력 장치 |
-
1993
- 1993-12-28 KR KR1019930030468A patent/KR950020695A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642910B1 (ko) * | 2002-07-15 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 고전압 입력 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003540A (ko) | 노이즈가 억제되는 데이타 출력 버퍼 | |
| KR970055264A (ko) | 차동 증폭기 | |
| KR930020850A (ko) | 레벨 변환회로 | |
| KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| KR960038997A (ko) | 반도체 메모리장치의 전류센스앰프회로 | |
| KR890013769A (ko) | 중간전위생성회로 | |
| KR970031348A (ko) | 배타적 오아/노아게이트 회로 | |
| KR960025713A (ko) | 링 발진기 | |
| KR950016002A (ko) | 3치 입력 버퍼 회로 | |
| KR960702698A (ko) | 전자 회로(CMOS input with Vcc compensated dynamic threshold) | |
| KR940025178A (ko) | 데이터 출력회로 | |
| KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
| KR950020695A (ko) | 고전위 전달회로 | |
| KR910015113A (ko) | BiCMOS 풀 스윙 구동회로 | |
| KR960019978A (ko) | 펄스 발생기 | |
| KR930011274A (ko) | 입력회로 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| KR950013040A (ko) | 고전위 전달회로 | |
| KR970076798A (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| KR970051161A (ko) | 워드라인 구동장치 | |
| KR950013031A (ko) | 전압변화 대응 지연회로 | |
| KR920001841A (ko) | 파워 온 리셋트 회로 | |
| KR970024600A (ko) | 레벨시프트회로 | |
| KR950022125A (ko) | 데이타 출력버퍼 | |
| KR970017608A (ko) | 센스 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |