KR940017180A - 고전압 노이즈 감소용 데이타 출력 버퍼회로 - Google Patents

고전압 노이즈 감소용 데이타 출력 버퍼회로 Download PDF

Info

Publication number
KR940017180A
KR940017180A KR1019920024454A KR920024454A KR940017180A KR 940017180 A KR940017180 A KR 940017180A KR 1019920024454 A KR1019920024454 A KR 1019920024454A KR 920024454 A KR920024454 A KR 920024454A KR 940017180 A KR940017180 A KR 940017180A
Authority
KR
South Korea
Prior art keywords
input terminal
data output
output buffer
high voltage
buffer circuit
Prior art date
Application number
KR1019920024454A
Other languages
English (en)
Other versions
KR950002084B1 (ko
Inventor
김규석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920024454A priority Critical patent/KR950002084B1/ko
Priority to JP5316811A priority patent/JP2859803B2/ja
Publication of KR940017180A publication Critical patent/KR940017180A/ko
Application granted granted Critical
Publication of KR950002084B1 publication Critical patent/KR950002084B1/ko
Priority to US08/966,845 priority patent/US5929668A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명에 따른 고전압 노이즈 감소용 데이타 출력 버퍼회로는, 제1입력단(11), 제2입력단(12) 및 비교 증폭단(13)으로 구성된 패스 게이트 제어부(1)와 다단으로 구성된 데이타 출력 버퍼부(2)로 이루어져 된 것으로, Vcc의 변화에 따라 상기 다단의 데이타 출력 버퍼부(2)가 부분 또는 전체작동이 될 수 있도록 함으로써 고전압에서 노이즈 증가현상을 방지할 수 있도록 되어진 것이다.

Description

고전압 노이즈 감소용 데이타 출력 버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 고전압(High Vcc) 노이즈 감소용 데이타 출력버퍼 회로도, 제2도는 본 발명에 따른 패스 게이트 제어부의 Vcc 변화에 대한 각 노드의 전압변화 특징곡선, 제3A도 및 제3B도는 본 발명에 따른 데이타 출력 버퍼부의 Vcc변화에 대한 전류변화 특성곡선.

Claims (1)

  1. Vcc의 변화에 따라 출력전위가 선형적으로 증감하는 제1입력단(11) Vcc의 변환에 무관하게 일정한 소정레벨의 출력전위를 유지하는 제2입력단(12), 그리고 상기 제1입력단(11) 및 제2입력단(12)의 양 출력전위를 비교하여 소정의 하나 또는 그 이상의 Vcc레벨에서 상기 제1입력단(11) 및 제2입력단(12)의 양 출력 전위의 차이를 증폭시켜 이를 출력하는 비교 증폭단(13)으로 구성된 패스 게이트 제어부(1)와, 다단으로 구성되어 상기 패스 게이트 제어부(1)의 제어에 따른 부분 또는 전체 작동을 수행하는 데이타 출력 버퍼부(2)로 이루어진 것을 특징으로 하는 고전압 노이즈 감소용 데이타 출력 버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024454A 1992-12-16 1992-12-16 고전압 노이즈 감소용 데이타 출력 버퍼회로 KR950002084B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920024454A KR950002084B1 (ko) 1992-12-16 1992-12-16 고전압 노이즈 감소용 데이타 출력 버퍼회로
JP5316811A JP2859803B2 (ja) 1992-12-16 1993-12-16 データ出力バッファー回路
US08/966,845 US5929668A (en) 1992-12-16 1997-11-07 Data output buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024454A KR950002084B1 (ko) 1992-12-16 1992-12-16 고전압 노이즈 감소용 데이타 출력 버퍼회로

Publications (2)

Publication Number Publication Date
KR940017180A true KR940017180A (ko) 1994-07-26
KR950002084B1 KR950002084B1 (ko) 1995-03-10

Family

ID=19345733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024454A KR950002084B1 (ko) 1992-12-16 1992-12-16 고전압 노이즈 감소용 데이타 출력 버퍼회로

Country Status (3)

Country Link
US (1) US5929668A (ko)
JP (1) JP2859803B2 (ko)
KR (1) KR950002084B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765367B1 (ko) * 2005-12-26 2007-10-09 전자부품연구원 다중 전원 감지 회로

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2771562B1 (fr) * 1997-11-26 2000-02-11 Sgs Thomson Microelectronics Amplificateur de sortie pour plots de circuit integre
JPH11163709A (ja) * 1997-11-27 1999-06-18 Nec Corp 出力インピーダンス調整回路
KR100276563B1 (ko) * 1998-04-21 2000-12-15 김영환 출력버퍼회로
JP3374820B2 (ja) * 1999-01-08 2003-02-10 セイコーエプソン株式会社 出力バッファ回路
JP4226710B2 (ja) * 1999-01-25 2009-02-18 富士通マイクロエレクトロニクス株式会社 入力バッファ回路、及び半導体装置の動作試験方法
JP3667690B2 (ja) 2001-12-19 2005-07-06 エルピーダメモリ株式会社 出力バッファ回路及び半導体集積回路装置
JP3852447B2 (ja) * 2003-06-03 2006-11-29 セイコーエプソン株式会社 出力回路及びそれを内蔵する半導体集積回路
DE10339047B4 (de) * 2003-08-25 2006-10-26 Infineon Technologies Ag Treiber-Einrichtung, insbesondere für ein Halbleiter-Bauelement, sowie Verfahren zum Betreiben einer Treiber-Einrichtung
KR100569559B1 (ko) * 2003-10-31 2006-04-10 매그나칩 반도체 유한회사 씨모스 출력 버퍼회로
US7138830B2 (en) * 2004-12-29 2006-11-21 Texas Instrument Incorporated Supply enabled optimization output buffer
US20070047407A1 (en) * 2005-08-30 2007-03-01 Mediatek Inc. System and method for writing power control during recording
US7973572B2 (en) * 2009-01-16 2011-07-05 Himax Technologies Limited Output buffer and source driver utilizing the same
CN109741775A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 Dram输出驱动电路及其减小漏电的方法
CN109741778A (zh) * 2018-12-29 2019-05-10 西安紫光国芯半导体有限公司 一种dram输出驱动电路及其减小漏电的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638187A (en) * 1985-10-01 1987-01-20 Vtc Incorporated CMOS output buffer providing high drive current with minimum output signal distortion
US4792705A (en) * 1986-03-14 1988-12-20 Western Digital Corporation Fast switching charge pump
JPS63233560A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 入力保護回路を備えた半導体集積回路
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
US4874965A (en) * 1987-11-30 1989-10-17 Sgs Microelettronica S.P.A. Circuital device for the power-on reset of digital integrated circuits in MOS technology
JPH01237807A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体集積回路装置
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
JP2626915B2 (ja) * 1989-04-04 1997-07-02 三菱電機株式会社 出力バツフア回路
JPH03178218A (ja) * 1989-12-07 1991-08-02 Matsushita Electric Ind Co Ltd 出力バッファ回路およびそれを用いた発振回路
FR2656174B1 (fr) * 1989-12-15 1995-03-17 Bull Sa Procede et dispositif de compensation de la derive en courant dans un circuit integre mos, et circuit integre en resultant.
JPH03210815A (ja) * 1990-01-12 1991-09-13 Nec Corp Ｃｍｏｓ型出力回路
US5087834A (en) * 1990-03-12 1992-02-11 Texas Instruments Incorporated Buffer circuit including comparison of voltage-shifted references
JPH0482083A (ja) * 1990-07-23 1992-03-16 Matsushita Electric Ind Co Ltd 入力信号バッファ回路
US5144159A (en) * 1990-11-26 1992-09-01 Delco Electronics Corporation Power-on-reset (POR) circuit having power supply rise time independence
JP2870277B2 (ja) * 1991-01-29 1999-03-17 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
JP3042012B2 (ja) * 1991-04-19 2000-05-15 日本電気株式会社 パワーオンリセット装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765367B1 (ko) * 2005-12-26 2007-10-09 전자부품연구원 다중 전원 감지 회로

Also Published As

Publication number Publication date
JPH076587A (ja) 1995-01-10
JP2859803B2 (ja) 1999-02-24
KR950002084B1 (ko) 1995-03-10
US5929668A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
KR940017180A (ko) 고전압 노이즈 감소용 데이타 출력 버퍼회로
KR920011053A (ko) 단일 피이드를 가진 두개의 증폭기를 포함하는 고효율 파워 오디오 증폭기
KR870009543A (ko) 차동 증폭 회로
KR900008763A (ko) 궤환부하를 이용한 증폭회로
KR930015350A (ko) 차동 비교기
KR920003630A (ko) 두가지 동작 모드를 갖는 증폭기
KR920019064A (ko) 전압증폭회로
KR870002694A (ko) 증폭회로
KR960009401A (ko) 비교기 회로
KR850008070A (ko) 적응대역폭 증폭기 및 그 방법
KR830009689A (ko) 신호레벨 제어회로
EP0322915A3 (en) Digital signal input buffer circuit having a simple construction and capable of retaining data
KR950002247A (ko) 아날로그 디지탈 변환기
KR920015695A (ko) 스위칭 브릿지 증폭기
KR830008463A (ko) 진폭 변동 범위 변경회로
KR920022883A (ko) 복수의 시상수 신호 제어 장치
KR920018744A (ko) 신호 레벨 제어 회로
KR940003164A (ko) 연산증폭기
KR940007182Y1 (ko) 엔모오스 인버터 회로
KR970072645A (ko) 이중형 직렬 연산증폭회로
KR920003667A (ko) 고감도 비교회로
KR0153615B1 (ko) 등화동작이 개선된 센스앰프회로
KR890012444A (ko) 증폭 장치
SU801228A1 (ru) Повторитель
SU1748242A1 (ru) Усилитель-ограничитель

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee