KR100569559B1 - 씨모스 출력 버퍼회로 - Google Patents
씨모스 출력 버퍼회로 Download PDFInfo
- Publication number
- KR100569559B1 KR100569559B1 KR1020030076767A KR20030076767A KR100569559B1 KR 100569559 B1 KR100569559 B1 KR 100569559B1 KR 1020030076767 A KR1020030076767 A KR 1020030076767A KR 20030076767 A KR20030076767 A KR 20030076767A KR 100569559 B1 KR100569559 B1 KR 100569559B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- output
- data signal
- compensation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Logic Circuits (AREA)
Abstract
Description
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
전원전압 VDD(V) | N1=N2 | N3 | N4 | N5 | N6 | N7 | 구동되는 PMOS |
5.7 | L | H | H | H | H | H | 1개 |
5.3 | L | L | H | H | H | H | 2개 |
4.7 | L | L | L | H | H | H | 3개 |
4.3 | L | L | L | L | H | H | 4개 |
3.7 | L | L | L | L | L | H | 5개 |
3.3 | L | L | L | L | L | L | 6개 |
Claims (7)
- 데이터신호의 전달 여부를 결정하는 정지신호의 상태에 따라 상기 데이터신호를 출력하는 입력부;상기 정지신호와 상기 데이터신호를 논리연산한 값을 클럭단자로 입력받아 전원전압 레벨을 검출하여 래치하고, 래치된 상기 전원전압 레벨의 변화에 따라 그에 따른 복수개의 보상신호를 출력하는 전원전압레벨 검출회로;상기 입력부에서 출력되는 데이터신호에 의해 구동되는 구동부와, 상기 데이터신호와 상기 복수개의 보상신호를 각각 논리조합하여 그 결과에 따라 선택적으로 구동되는 보상구동부를 구비하여, 상기 전원전압레벨의 변화를 보상한 전류를 출력하는 제 1 스위칭부; 및상기 입력부에서 출력되는 데이타 신호에 의해 구동되고, 상기 구동부와 상보적으로 동작하여 상기 전류의 출력 레벨을 제어하는 제 2 스위칭부를 구비하는 것을 특징으로 하는 씨모스 출력 버퍼회로.
- 제 1 항에 있어서, 상기 전원전압레벨 검출회로는,상기 정지신호 및 상기 데이터신호를 수신하여 논리연산을 수행하는 논리연산수단;상기 논리연산수단의 출력을 수신하고 버퍼링하여 출력하는 복수개의 버퍼;상기 논리연산수단의 출력을 수신하고 반전시켜 출력하는 반전수단; 및상기 데이터 신호가 로우레벨이면 상기 복수개의 버퍼의 출력에 의해 인에이블되고 상기 반전수단의 출력을 클럭으로 하여 상기 전원전압 레벨을 검출하고 래치한 후, 상기 데이터신호가 하이레벨이 되면 상기 복수개의 버퍼의 출력에 의해 상기 복수개의 보상신호를 출력하는 전원전압레벨 검출부를 구비함을 특징으로 하는 씨모스 출력 버퍼회로.
- 제 2 항에 있어서, 상기 전원전압레벨 검출부는,상기 정지신호 및 상기 데이터신호가 로우레벨이면 상기 복수개의 버퍼의 출력에 의해 인에이블되어 기설정된 기준전압과 상기 전원전압 레벨을 비교하여 그 결과에 대응하는 복수개의 디텍터신호를 출력하는 복수개의 펄스레벨 디텍터; 및상기 복수개의 디텍터신호를 래치한 후, 상기 데이터신호가 하이레벨이 되면 상기 복수개의 버퍼의 출력에 의해 상기 복수개의 보상신호를 출력하는 복수개의 래치부를 구비함을 특징으로 하는 씨모스 출력 버퍼회로.
- 제 3 항에 있어서, 상기 복수개의 펄스레벨 디텍터 각각은,전원전압에 소스가 연결되고 상기 복수개의 버퍼 중 하나의 버퍼로부터 출력되는 신호에 의해 제어되는 피모스 트랜지스터;상기 피모스 트랜지스터의 드레인에 일측이 연결되는 제 1 저항;상기 제 1 저항의 타측과 일측이 연결되는 제 2 저항;상기 제 2 저항의 타측에 게이트와 드레인이 연결되고 소스에 접지전압이 인가되는 엔모스 트랜지스터; 및상기 제 1 저항과 상기 제 2 저항의 공통노드를 통해 출력되는 신호를 반전시켜 디텍터신호를 출력하는 반전수단을 구비함을 특징으로 하는 씨모스 출력 버퍼회로.
- 제 1 항에 있어서, 상기 보상구동부는상기 데이터신호와 제 1보상신호를 논리조합한 결과에 따라 상기 전원전압 레벨이 5.0V이상 ~ 5.5V 이하에서 스위칭되는 제 1 보상구동부;상기 데이터신호와 제 2보상신호를 논리조합한 결과에 따라 상기 전원전압 레벨이 4.5V이상 ~ 5.0V 이하에서 스위칭되는 제 2 보상구동부;상기 데이터신호와 제 3보상신호를 논리조합한 결과에 따라 상기 전원전압 레벨이 4.0V이상 ~ 4.5V이하에서 스위칭되는 제 3 보상구동부;상기 데이터신호와 제 4보상신호를 논리조합한 결과에 따라 상기 전원전압 레벨이 3.5V이상 ~ 4.0V 이하에서 스위칭되는 제 4 보상구동부; 및상기 데이터신호와 제 5보상신호를 논리조합한 결과에 따라 상기 전원전압 레벨이 3.0V이상 ~ 3.5V 이하에서 스위칭되는 제 5 보상구동부를 구비함을 특징으로 하는 씨모스 출력 버퍼회로.
- 제 5 항에 있어서, 상기 제 1 보상구동부 내지 제 5 보상구동부는,상기 제 1 보상신호 내지 제 5 보상신호와 상기 입력부에서 출력된 상기 데이타신호를 각각 논리연산하는 논리연산수단;상기 논리연산수단의 출력을 버퍼링하여 출력하는 버퍼; 및전원전압단과 상기 전류의 출력단 사이에 각각 연결되어 상기 버퍼의 출력에 의해 제어되어 스위칭하는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 씨모스 출력 버퍼회로.
- 제 1 항에 있어서, 상기 제 2 스위칭부는 엔모스 트랜지스터임을 특징으로 하는 씨모스 출력 버퍼회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030076767A KR100569559B1 (ko) | 2003-10-31 | 2003-10-31 | 씨모스 출력 버퍼회로 |
US10/879,301 US7015731B2 (en) | 2003-10-31 | 2004-06-30 | CMOS output buffer circuit |
JP2004193980A JP4602008B2 (ja) | 2003-10-31 | 2004-06-30 | Cmos出力バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030076767A KR100569559B1 (ko) | 2003-10-31 | 2003-10-31 | 씨모스 출력 버퍼회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050041558A KR20050041558A (ko) | 2005-05-04 |
KR100569559B1 true KR100569559B1 (ko) | 2006-04-10 |
Family
ID=34545651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030076767A KR100569559B1 (ko) | 2003-10-31 | 2003-10-31 | 씨모스 출력 버퍼회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7015731B2 (ko) |
JP (1) | JP4602008B2 (ko) |
KR (1) | KR100569559B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2878666A1 (fr) * | 2004-12-01 | 2006-06-02 | St Microelectronics Sa | Etage de sortie haut potentiel et application a la commande d'ecrans de visualisation, tels que par exemple des ecrans plasmas |
KR100743623B1 (ko) * | 2004-12-22 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 장치의 전류 구동 제어장치 |
JP4800733B2 (ja) * | 2005-10-13 | 2011-10-26 | 富士通セミコンダクター株式会社 | 出力回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0338912A (ja) * | 1989-07-05 | 1991-02-20 | Mitsubishi Electric Corp | 出力回路 |
JPH06112802A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | 出力バッファ回路 |
KR950002084B1 (ko) * | 1992-12-16 | 1995-03-10 | 현대전자산업주식회사 | 고전압 노이즈 감소용 데이타 출력 버퍼회로 |
US5773999A (en) * | 1995-09-28 | 1998-06-30 | Lg Semicon Co., Ltd. | Output buffer for memory circuit |
JPH09270698A (ja) | 1996-04-03 | 1997-10-14 | Nec Corp | 駆動電流制御用cmos出力バッファ回路 |
US6011416A (en) * | 1997-02-19 | 2000-01-04 | Harness System Technologies Research Ltd. | Switch circuit having excess-current detection function |
US6351157B1 (en) * | 1997-08-18 | 2002-02-26 | Vantis Corporation | Output buffer for making a high voltage (5.0 volt) compatible input/output in a low voltage (2.5 volt) semiconductor process |
JP3779486B2 (ja) * | 1999-03-23 | 2006-05-31 | 株式会社東芝 | 半導体集積回路 |
JP3670563B2 (ja) * | 2000-09-18 | 2005-07-13 | 株式会社東芝 | 半導体装置 |
US6323687B1 (en) * | 2000-11-03 | 2001-11-27 | Fujitsu Limited | Output drivers for integrated-circuit chips with VCCQ supply compensation |
JP3786879B2 (ja) * | 2002-01-24 | 2006-06-14 | 松下電器産業株式会社 | 出力回路 |
-
2003
- 2003-10-31 KR KR1020030076767A patent/KR100569559B1/ko active IP Right Grant
-
2004
- 2004-06-30 US US10/879,301 patent/US7015731B2/en active Active
- 2004-06-30 JP JP2004193980A patent/JP4602008B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20050041558A (ko) | 2005-05-04 |
JP2005136950A (ja) | 2005-05-26 |
JP4602008B2 (ja) | 2010-12-22 |
US20050093585A1 (en) | 2005-05-05 |
US7015731B2 (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100747328B1 (ko) | 동작 범위가 넓은 차동 증폭기 | |
US20060033550A1 (en) | Level shift circuit | |
US20060145739A1 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
KR19990042470A (ko) | 전력소비 억제회로 | |
US6275073B1 (en) | Differential input circuit | |
US5537066A (en) | Flip-flop type amplifier circuit | |
JP2003032098A (ja) | 出力バッファ回路 | |
US5610542A (en) | Power-up detection circuit | |
KR930000961B1 (ko) | 반도체 메모리 | |
US6028458A (en) | Differential amplifier with input signal determined standby state | |
US5986443A (en) | Low power required input buffer | |
KR100569559B1 (ko) | 씨모스 출력 버퍼회로 | |
US20060071695A1 (en) | Signal driving circuits including inverters | |
US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
US7564723B2 (en) | Reducing current consumption for input circuit of an electronic circuit | |
US7893731B2 (en) | AC/DC input buffer | |
US6362666B1 (en) | Precision and fast recovery buffer | |
US7259610B1 (en) | Static CMOS logic level shift circuit with a low logic input count high switching speed and low power dissipation | |
KR100209747B1 (ko) | 출력버퍼회로 | |
KR100205094B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
JP2908254B2 (ja) | 三値論理入力回路 | |
JP3865408B2 (ja) | バス導線及びバスインタフェース回路を具えている回路 | |
KR100263675B1 (ko) | 반도체메모리소자의출력버퍼 | |
JP2833073B2 (ja) | 出力バッファ回路 | |
JP2690212B2 (ja) | 半導体メモリ装置用電流検出型データバス増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170316 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 14 |