DE2245477C3 - Einstellbarer dekadischer Frequenzteiler - Google Patents
Einstellbarer dekadischer FrequenzteilerInfo
- Publication number
- DE2245477C3 DE2245477C3 DE19722245477 DE2245477A DE2245477C3 DE 2245477 C3 DE2245477 C3 DE 2245477C3 DE 19722245477 DE19722245477 DE 19722245477 DE 2245477 A DE2245477 A DE 2245477A DE 2245477 C3 DE2245477 C3 DE 2245477C3
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- output
- input
- adjustable
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003111 delayed Effects 0.000 claims description 4
- 230000001960 triggered Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 210000000056 organs Anatomy 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Description
dekadischen Frequenzteiler für Rechteckimpulse, dessen
Eingang der Takteingang zu mehreren in Serie geschalteten digitalen Zähldekadenstufen bildet, von
denen die letzte auch als Vielfach-Flipflop ausgebildet sein kann und die jeweils über Speichereingänge
iS (Vorbereitungseingänge) Einstellorgane für die sich
durch Rückstellung auf eine Voreinstellzahl ergebende Frequenzteilungsziffer innerhalb jeder Zähldekade
sowie jeweils mit mehreren, den digitalen Einzelstufen einer Zähldekadenstufe zugeordneten Ausgängen an
ein als Koinzidenzgatter ausgebildetes Rückstellgatter angeschlossen sind, von dem aus die Rückstellung der
Zähldekadenstufe auf die Voreinstellzahl bei Erreichen des maximalen Zählwertes aller Zähldekadenstufen
erfolgt
Derartige Frequenzteilerschaltungen lassen sich beispielsweise zur Synchronisierung in Rasteroszillatoren
einbauen, deren Frequenz dekadisch eingestellt wird. Die bekannten Teilerschaltungen weisen zumindest
eine dem maximalen Teilerverhältnis angepaßte Anzahl von Dekadenteilern in Form von Zählern oder
anstelle der höchstwertigen Dekade einen Vierfach Flipflop und ein Gatter für die Rückstellung der
Zähldekaden auf eine Voreinstellzahl auf. Das gewünschte Teilerverhältnis Vn erhält man bei den
bekannten einstellbaren Teilerschaltungen durch Rückstellung der Zähldekaden auf die Voreinstellzahl, die
sich aus dem maximal erreichbaren Teilerverhältnis des gesamten Zählers minus (n+\) errechnen läßt wobei η
das gewünschte Teilerverhältnis darstellt Beispielsweise wäre für den Fall, daß sich das Teilerverhältnis von
1/1300 bis '/300 einstellen lassen soll, eine Voreinstellung
des gesamten Zählers auf 1600 - (1300... 300 +1 )=299
... 1299 notwendig. Da die 1000 Schritte in diesem Beispiel in drei Dekaden einstellbar sein sollen, ist bei
Änderung des Teilerverhältnisses von z. B. 1300 nach 1299 die Voreinstellzahl von 299 auf 300 umzuschalten.
Damit wäre beim Umschalten der ersten Dekade von 9 auf 0 ein Übertrag auf die zweite Dekade von 9 auf 0 und
auf die dritte Dekade ebenfalls ein Übertrag von 2 auf 3 erforderlich, was einen erheblichen Schaltungsaufwand
benötigen würde oder auf komplizierte und umständliche Weise mechanisch gelöst werden müßte.
Aufgabe der Erfindung ist es, einen einstellbaren dekadischen Frequenzteiler, der sich auch in integrierter
Schaltkreistechnik aufbauen läßt mit erheblich geringerem Aufwand zu realisieren. Gemäß der Erfindung, die
sich auf einen Frequenzteiler der eingangs genannten Art bezieht wird dies dadurch erreicht daß an den
Ausgang des Rückstellgatters der Takteingang eines bistabilen Multivibrators angeschlossen ist dessen
Löscheingang von den dem Takteingang der Zähldekadenstufen eingegebenen Rechteckimpulsen beaufschlagt
ist daß am einen Ausgang dieses bistabilen Multivibrators der Rückstellimpuls für die Zähldekadenstufen
derart abgenommen wird, daß dieser bei der Abfallflanke des am Ausgang des Rückstellgatters
abgegebenen Impulses geringfügig verzögert ausgelöst wird und beim Auftreten des nächsten ankommenden
Rechteckimpulses am Eingang der ersten Zähldekadenstufe
endigt, und daß der am anderen Ausgang des bistabilen Multivibrators auftretende, zum Rückstellimpuls
invertierte Impuls der frequenzmäßig geteilte Ausgangsimpuls ist. Mittels des zusätzlichen bistabilen
Multivibrators wird der Rückstellimpuls um einen Eingangsimpuls verzögert, so daß sich die voreinzustellende
Zahl aus dem maximalen Teilerverhältnis des gesamten Dekadenzählers minus n, d. h. dem gewünschten
Teilerverhältnis ergibt Beim Obergang auf ein to anderes gewünschtes Teilerverhältnis werden die
Dekadeii voneinander unabhängig geschaltet Der mit erheblichem Aufwand verbundene Nachteil der Übertragsbildung
zwischen den bei den bekannten einstellbaren dekadischen Frequenzteilern voneinander abhängigen
Dekadenschalterni wird vermieden.
Eine vorteilhafte Weiterbildung besteht darin, daß das RücksteHgatter ein NAND-Gatter ist und daß
zwischen dem Ausgang dieses NAND-Gatters und dem Takteingang des bistabilen Multivibrators drei Invertierstufen
in Serie zueinander geschaltet sind. Es läßt sich dadurch die erforderliche Pulsbreite für die
Rückstellung mit Sicherheit erreichen. Zweckmäßig ist zwischen dem Eingang der ersten der Zähldekadenstufen
und dem Löscheingang des bistabilen Multivibrators eine Invertierstufe eingeschaltet
Der einstellbare dekadische Frequenzteiler nach der Erfindung läßt sich mit Vorteil in einem gerasterten
Oszillator einschalten, bei dem durch Vervielfachung einer stabilisierten Grundschwingung eine Frequenz
gebildet wird, die mit der Frequenz des einzurastenden, abstimmbaren Oszillators in einer Mischstufe überlagert
wird und bei dem die Frequenznachstellung des einzurastenden Oszillators auf eine bestimmte der
Rasterfrequenzen über eine Frequenznachstellvorrichtung mit Hilfe einer bei einem Vergleich in einem
Phasendiskriminator anfallenden Regelspannung vorgenommen wird, wobei der Phasendiskriminator einerseits
die frequenzmäßig in einem feststehenden Teilverhältnis in einem Teiler geteilte Grundschwingung
und andererseits die über einen Tiefpaß geleitete Ausgangsfrequenz der Mischstufe nach anschließender
Teilung im einstellbaren dekadischen Frequenzteiler zugeführt ist wobei der einstellbare dekadische
Frequenzteiler so eingestellt ist daß die dem Phasendiskriminator zugeführten Frequenzen gleich groß sind.
Die Erfindung und weitere Einzelheiten werden anhand von drei Figuren im folgenden näher erläutert
Es zeigt
F i g. 1 das Gesamtblockschaltbild eines mit einem Frequenzteiler nach der Erfindung versehenen Rasteroszillators,
Fig.2 das Blockschaltbild eines einstellbaren
dekadischen Frequenzteilers nach der Erfindung und
Fig.3 ein Impuls-Zeit-Diagramm für verschiedene
Punkte der Schaltung nach F i g. 2.
in F i g. 1 ist die Schaltung eines Frequenzrasteroszillators mit Regelschleife dargestellt, der den Bereich
zwischen 930 und 103OkHz umfaßt und in 100-Hz-Schritten
gerastet ist Ein quarzstabilisierter Generator 1 liefert die Rastergnindschwingung mit der Frequenz
100 kHz. In drei aufeinanderfolgenden Frequenzvervielfachern
2,3 und 4 mit den Vervielfachungsverhältnissen 1:3, 1:3 und 1 :4 und jeweils nachgeschalteten
Bandpässen 5, 6 und 7 wird die Grundschwingung von 100 kHz auf 3,6 MHz heraufgesetzt. In einer Mischstufe
8 werden die Schwingungen eines auf eine feste Frequenz einzurastenden, zwischen 4,12 und 3,75 MHz
abstimmbaren Interpolationsoszillators 9 mit der von der Grundschwingung abgeleiteten 3,6-MHz-Schwingung
überlagert Von den Mischprodukten wird die Frequenzdifferenz über einen Tiefpaß 10 ausgefiltert
und einem dekadischen Frequenzteiler 11 eingegeben, der zwischen den Teilerverhäliiiissen 1300 und 300 in
Stufen einstellbar ist In einem Phasendiskriminator 12 wird die Ausgangsfrequenz des Frequenzteilers 11, der
so eingestellt ist, daß sich ausgangsseitig 400 Hz ergeben, mit einer anderen Frequenz von 400 Hz
phasenmäßig verglichen, die sich durch Frequenzteilung der Grundschwingung von 100 MHz in einem starren
Frequenzteiler 13 mit dem Teilerverhältnis 250:1 ergibt Unter der Annahme, daß die Frequenz des
Interpolationsoszillators 9 über die Mischstufe 8 und den Frequenzteiler 11 bereits synchronisiert ist, läßt sich
die Wirkungsweise dieser Anordnung wie folgt erklären: Je nach der Phasenlage der Schwingung am
Ausgang des Frequenzteilers 11 zu der im Verhältnis 250/, geteilten Grundschwingung von 400Hz, ist die
Ausgangsspannung des Phasendiskriminators 12 unterschiedlich groß. Mittels eines im einzelnen nicht dargestellten
Verstärkers und Gleichrichters wird daraus eine Regelspannung abgeleitet welche über einen
Tiefpaß 14 eine Frequenznachstellvorrichtung 15, beispielsweise ein Reaktanzglied wie eine Varaktordiode,
steuert und damit den Interpolationsoszillator 9 auf seiner Sollfrequenz hält. Im Anschluß an den Interpolationsoszillator
9 sind noch ein starrer Frequenzteiler 16 mit einem Teilerverhältnis 4 :1, ein Verstärker 17 und
ein Bandpaß 18 vorgesehen, so daß sich ausgangsseitig eine frequenzmäßig in 100-Hz-Stufen gerastete Ausgangsspannung
im Frequenzbereich zwischen 1030 und 930 kHz abnehmen läßt. Die Realisierung der beiden
starren Frequenzteiler 13 und 16 geschieht durch einen Doppel-Flipflop bzw. durch zwei voreinstellbare Vierfach-Flipflops.
F i g. 2 zeigt ein Ausführungsbeispiel eines einstellbaren dekadischen Frequenzteilers nach der Erfindung. Er
ist so ausgelegt daß er die Funktion des Frequenzteilers 11 nach F i g. 1 übernehmen kann, d. h. er ist für die
stufenweise Einstellung des Teilungsverhältnisses im Bereich von 1300 bis 300 ausgebildet. Für das maximale
Teilerverhältnis 1300:1 ist der mindeste Aufwand
bedingt durch zwei Zähldekadenstufen 19 und 20, einen Vierfach-Flipflop 21 und ein NAND-Gatter 22 mit acht
Eingängen für die Rückstellung. Die Zähldekadenstufe 19 ist für die Einer, die Zähldekadenstufe 20 für die
Zehner und der Vierfach-Flipflop für die Hunderter bis 1600 vorgesehen. Die jeweils an Dekadenschaltern
eingestellten Ziffern werden den Zähldekaden 19, 20 und dem Vierfach-Flipflop 21 über eine Dioden-Matrix
mitgeteilt, wobei eine entsprechende Ansteuerung der Speichereingänge (Vorbereitungseingänge) DA, Db, Dc
und Dd erfolgt, so daß die an ihnen anliegenden
Informationen in die internen Speicher übernommen werden und somit an Ausgängen A, B, C und D zur
Ansteuerung des Rückstellgatters 22 zur Verfügung stehen. An die Eingänge sder Zähldekadenstufen 19,20
sowie des Vierfach-Flipflops 21, das an sich übereinstimmend mit den beiden Stufen 19, 20 ausgebildet ist,
jedoch nur keine bestimmte Voreinstellung aufweist, gelangt der als Strobe-Impuls bezeichnete Rückstellimpuls
und bewirkt das Rückstellen auf die Ausgangsstellung der Stufen 19,20 und 21. Der Eingang C2 der Stufen
19, 20 und 21 ist der jeweilige Takteingang, wobei dem Eingang ft der ersten Stufe 19 die in Rechieckimpulsform
gebrachten Eingangsschwingungen zugeführt
werden. Der Ausgang D der Stufe 19 ist mit dem Eingang C2 der Stufe 20 und der Ausgang D der Stufe 20
mit dem Eingang C2 der Stufe 21 verbunden. Der Ausgang des NAN D-Gatters 22 ist an drei in Serie
geschaltete Invertierstufen 23,24 und 25 angeschlossen, die ausgangsseitig mit dem Takteingang eines bistabilen
Multivibrators 26 verbunden sind. Der Eingang C2 der
Zähldekadenstufe 19 ist über ein Invertierglied 27 mit dem Löscheingang dieses Multivibrators 26 verbunden.
Der eine Ausgang Q des bistabilen Multivibrators 26 bildet zugleich den Ausgang der gesamten Frequenzteilerschaltung.
Der andere, das invertierte Signal abgebende Ausgang Q wird für die Zurückstellung der
Stufen 19,20 und 21 benutzt.
Mittels des bistabilen Multivibrators 26 wird der den
Eingängen s zugeführte Rückstellimpuls Q um einen Eingangsimpuls verzögert, so daß sich die voreinzustellende
Zahl aus dem maximalen Teilerverhältnis der Stufen 19, 20 und 21 minus dem gewünschten
Frequenzteilerverhältnis η errechnet. Sie beträgt demnach 1600-1300 ... 300=300 ... 1300, so daß beim
Übergang auf eine andere Zahl, z. B. 300 nach 301 oder 300 nach 310 usw., die Dekaden jetzt unabhängig
voneinander geschaltet werden.
Der Frequenzteiler wird in zweckmäßiger Weis« durch den Zusammenbau von in integrierter Schalt
kreistechnik aufgebauten Bausteinen realisiert.
In Fig.3 ist das Impuls-Zeit-Diagramm an verschiedenen
Stellen der Schaltung nach Fi g. 2 dargestellt. In der ersten Reihe G sind die rechteckförmigen
Eingangsimpulse dargestellt, in der zweiten Reihe Mde
Ausgangsimpuls des Rückstellgatters 22, in der dritten Zeile N das dazu invertierte Signal nach Durchlaufen
der drei Invertierstufen 23,24 und 25, welche das Signa M so verzögern, daß die notwendige Pulsbreite für die
Rückstellung erhalten wird, in der vierten Zeile O die
invertierten Eingangsimpulse C für den Löscheingan, des bistabilen Multivibrators 26, in der fünten Zeile C
der Rückstellimpuls für die Voreinstellung der Stufer 19, 20 und 21 und in der sechsten Zeile de
Ausgangsimpuls des gesamtenFrequenzteilers. Es zeig sich, daß der Rückstellimpuls Q gegenüber dem bei der
bekannten Schaltungen zur Rückstellung dienendet Impuls M aus dem Rückstellgatter 22 um einet
Eingangsimpuls G verzögert ist
Claims (4)
1. Einstellbarer dekadischer Frequenzteiler für Rechteckimpulse, dessen Eingang der Takteingang
zu mehreren in Serie geschalteten digitalen Zähldekadenstufen
bildet, von denen die letzte auch als Vielfach-Flipflop ausgebildet sein kann und die
jeweils über Speichereingänge (Vorbereitungseingänge) an Einstellorgane für die sich durch
Rückstellung auf eine Voreinstellzahl ergebende Frequenzteilungsziffer innerhalb jeder Zähldekade
sowie jeweils mit mehreren, den digitalen Einzelstufen einer Zähldekadenstufe zugeordneten Ausgängen
an ein als Koinzidenzgatter ausgebildetes Rückstellgatter angeschlossen sind, von dem aus die
Rückstellung der Zähldekadenstufe auf die Voreinstellzahl bei Erreichen des maximalen Zählwertes
aller Zähldekadenstufen erfolgt, dadurch gekennzeichnet, daß an den Ausgang des
Rückstellgatters (22) der Takteingang eines bistabilen Multivibrators (26) angeschlossen ist, dessen
Löscheingang von den dem Takteingang (G) der Zähldekadenstufen (19,20,21) eingegebenen Rechteckimpulsen
beaufschlagt ist, daß am einen Ausgang (Q) dieses bistabilen Multivibrators (26) der Rückstellimpuls
für die Zähldekadenstufen (19, 20, 21) derart abgenommen wird, daß dieser bei der
Abfallflanke des am Ausgang des Rückstellgatters (22) abgegebenen Impulses geringfügig verzögert
ausgelöst wird und beim Auftreten des nächsten ankommenden Rechteckimpulses (G) am Eingang
(C2) der ersten Zähldekadenstufe (19) endigt, und daß
der am anderen Ausgang (Q) des bistabilen Multivibrators (26) auftretende, zum Rückstellimpuls
invertierte Impuls der frequenzmäßig geteilte Ausgangsimpuls ist
2. Einstellbarer Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß das Rückstellgatter
(22) ein NAND-Gatter ist und daß zwischen dem Ausgang dieses NAN D-Gatters (22) und dem
Takteingang des bistabilen Multivibrators (26) drei Invertierstufen (23, 24, 25) in Serie zueinander
geschaltet sind.
3. Einstellbarer Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, daß zwischen dem Eingang
(C2) der ersten (19) der Zählerdekadenstufen und
dem Löscheingang des bistabilen Multivibrators (26) eine Invertierstufe (27) eingeschaltet ist
4. Einstellbarer Frequenzteiler nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
die Einschaltung in einen gerasterten Oszillator, bei dem durch Vervielfachung einer stabilisierten
Grundschwingung (1) eine Frequenz gebildet wird, die mit der Frequenz des einzurastenden, abstimmbaren
Oszillators (9) in einer Mischstufe (8) überlagert wird und bei dem die Frequenznachstellung
des einzurastenden Oszillators (9) auf eine bestimmte der Rasterfrequenzen über eine Frequenznachstellvorrichtung
(IS) mit Hilfe einer bei einem Vergleich in einem Phasendiskriminator (12)
anfallenden Regelspannung vorgenommen wird, wobei dem Phasendiskriminator (12) einerseits die
frequiinzmäßig in einem feststehenden Teilverhältnis
in einem Teiler (13) geteilte Grundschwingung (1)
und andererseits die über einen Tiefpaß (10) geleitete Ausgangsfrequenz der Mi.schstufe (8) nach
anschließender Teilung im einstellbaren dekadischen Frequenzteiler (11) zugeführt ist, wobei der einstellbare
dekadische Frequenzteiler (11) so eingestellt ist,
daß die dem Phasendiskriminator (12) zugeführten Frequenzen gleich groß sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722245477 DE2245477C3 (de) | 1972-09-15 | Einstellbarer dekadischer Frequenzteiler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722245477 DE2245477C3 (de) | 1972-09-15 | Einstellbarer dekadischer Frequenzteiler |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2245477A1 DE2245477A1 (de) | 1974-03-21 |
DE2245477B2 DE2245477B2 (de) | 1977-05-12 |
DE2245477C3 true DE2245477C3 (de) | 1978-01-12 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2735204C2 (de) | Voreinstellbarer Zähler | |
DE2649225A1 (de) | Phasenfangdetektor fuer einen digitalen frequenzsynthesizer | |
DE2744432C2 (de) | Oszillatorschaltung | |
DE2250389C3 (de) | Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis | |
DE2646966C2 (de) | ||
DE2903486A1 (de) | Mehrbandradioempfaengeranlage | |
DE2742184A1 (de) | Schaltungsanordnung zum herstellen einer niedrigerfrequenten schaltfolge durch teilen | |
DE1766866B1 (de) | Frequenzsynthetisator unter verwendung von regelschleifen | |
DE2512738C2 (de) | Frequenzregler | |
DE2513948C3 (de) | Stufig einstellbarer Frequenzgenerator mit einer phasengerasteten Regelschleife | |
DE2245477C3 (de) | Einstellbarer dekadischer Frequenzteiler | |
DE2541201C3 (de) | Schaltungsanordnung mit veränderbarem Teilerverhältnis für die digitale Frequenzanzeige in einem Rundfunkgerät | |
DE2245477A1 (de) | Einstellbarer dekadischer frequenzteiler | |
DE2239994A1 (de) | Vorrichtung zur regelung von frequenz und phase eines oszillators | |
EP1012980B1 (de) | Digitaler phase locked loop | |
DE1252738B (de) | Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen | |
DE3130126C2 (de) | ||
DE1258463B (de) | Digitalzaehleranordnung, die mehrere Zaehlstufen enthaelt, deren Eingaengen Eingangsimpulse von einer gemeinsamen Eingangsleitung ueber Torschaltungen zugefuehrt werden | |
DE3410800C2 (de) | ||
DE1563618B1 (de) | Mehrfach-Regelanordnung fuer Regelkreise,deren Regelgroessen in einem durch die Einzel-Sollwerte bestimmten Verhaeltnis stehen sollen | |
DE939333C (de) | Vorrichtung zum Trennen von Synchronisier- und Signalimpulsen bei Impulskodemodulation | |
DE838788C (de) | Anordnung zur Erzeugung und Messung von Frequenzen | |
DE1766866C (de) | Frequenzsyntheü'sator unter Verwendung von Regelschleifen | |
DE3222158C2 (de) | ||
DE1616331C3 (de) | Frequenzschieber |