CN103731102B - 一种振荡电路 - Google Patents

Abstract

本发明涉及一种振荡电路，包括第一输出端，该振荡电路还包括第一充放电单元、第二充放电单元及比较单元，所述比较单元包括正端、负端及输出比较信号的第二输出端，所述第二输出端连接至所述第一输出端；所述第一充放电单元，适于当所述比较信号为第一信号时，被充电并输出第一电平至所述负端；所述第二充放电单元，适于当所述比较信号为第二信号时，被充电并输出第二电平至所述正端；所述比较单元，适于当所述比较信号为第一信号时正端连接至基准电压，当所述比较信号为第二信号时负端连接至所述基准电压；所述第一信号和第二信号互为反相信号。本发明能够降低振荡电路的能耗。

Description

一种振荡电路

技术领域

本发明涉及集成电路领域，特别涉及一种振荡电路。

背景技术

在大规模数字集成电路中，时钟信号已成为必不可少的部分。时钟信号可以通过振荡电路输出的振荡信号产生，在这些数字系统电路中，常用的振荡电路有三种：环形振荡电路、晶体振荡电路和RC(电阻-电容)振荡电路。

环形振荡电路的振荡范围很宽、稳定度较高，但环形振荡电路对电源的噪声很敏感、布局尺寸面积较大。晶体振荡电路频率很准，而且工作稳定，其精度只与所选择的晶体器件固有频率有关，但是晶体振荡电路的功耗很大、价格高，不能集成在芯片的内部。RC振荡电路由于其结构简单、成本较低和易于集成等优点而被广泛应用于集成电路。

如图1所示的一种现有技术的振荡电路，包括：充放电单元100、第一比较单元101、第二比较单元102、锁存单元103、以及整形单元104。

继续参考图1，充放电单元100包括充电电流输入端11、放电电流输出端12、电平输出端13及电容元件C0，充电电流输入端11连接至充电电流Iin，放电电流输出端12连接至放电电流Iout，电平输出端13输出电平Vs。充电电流输入端11和放电电流输出端12的联接点14与充电电流输入端11之间通过开关管k1连接，联接点14与放电电流输出端12之间通过开关管k2连接，电容元件C0的一端分别连接至联接点14及电平输出端13，另一端接地。

第一比较单元101包括第一正端、第一负端及第一输出端21，第二比较单元102包括第二正端、第二负端及第二输出端22，电平输出端13分别连接至所述第一负端及第二正端，所述第一正端连接至第一基准电压V1，所第二负端连接至第二基准电压V1h。

继续参考图1，锁存单元103包括第一输入端31、第二输入端32、第一电平输出端33和第二电平输出端34，锁存单元103由相互交叉反馈相连的第一或非门35和第二或非门36构成；第一输入端31连接至第一或非门35的其中一个输入端，第一或非门35的另一个输入端与第二电平输出端34相连；第二输入端32连接至第二或非门36的其中一个输入端，第二或非门36的另一个输入端与第一电平输出端33相连。

第一电平输出端33输出的第一电平CHB和第二电平输出端34输出的第二电平CH互为反相电平，且第二电平CH用于控制开关管k1的开闭，第一电平CHB用于控制开关管k2的开闭；当第二电平CH为高电平、第一电平CHB为低电平时，开关管k1闭合，开关管k2断开，当第二电平CH为低电平、第一电平CHB为高电平时，开关管k1断开，开关管k2闭合。

继续参考图1，整形单元104接收第二电平CH并在输出端40输出振荡电路的输出信号FOUT，输出端40也为图1振荡电路的输出端。

图1所示的振荡电路还可以包括充电电流源a1和放电电流源a2，充电电流源a1连接至充电电流输入端11，并为充电电流输入端11提供充电电流Iin，放电电流源a2连接至放电电流输入端12，并为放电电流输入端12提供放电电流Iout。

上述振荡电路的工作原理为：

当电平输出端13输出的电平Vs有：Vs＜V1时，第二电平CH为高电平(可设置高电平为1)，第一电平CHB为低电平(可设置低电平为0)，此时，开关管k1闭合，开关管k2断开，充电电流输入端11接通充电电流Iin，对电容元件C0充电，电平输出端13输出的电平Vs的电平值升高，直到Vs＞V1h。

当电平输出端13输出的电平Vs有：Vs＞V1h，第二电平CH为低电平(可设置为0)，第一电平CHB为高电平(可设置为1)，此时，开关管k1断开，开关管k2闭合，放电电流输出端12接通放电电流Iout，对电容元件C0放电，电平输出端13输出的电平Vs的电平值降低，直到Vs＜V1。

为了能够有效抑制PVT(Process Voltage Temperature)偏差对电路振荡频率的影响，现有技术的振荡电路至少需要两个比较单元，而比较单元会消耗大量能耗，以达到较高的比较速率。因而，现有技术的振荡电路的能耗较高。

发明内容

本发明技术方案所解决的技术问题为：如何降低振荡电路的能耗。

为了解决上述技术问题，本发明技术方案提供了一种振荡电路，包括第一输出端；该振荡电路还包括第一充放电单元、第二充放电单元及比较单元，所述比较单元包括正端、负端及输出比较信号的第二输出端，所述第二输出端连接至所述第一输出端；

所述第一充放电单元，适于当所述比较信号为第一信号时，被充电并输出第一电平至所述负端；

所述第二充放电单元，适于当所述比较信号为第二信号时，被充电并输出第二电平至所述正端；

所述比较单元，适于当所述比较信号为第一信号时正端连接至基准电压，当所述比较信号为第二信号时负端连接至所述基准电压；所述第一信号和第二信号互为反相信号。

可选的，所述第一充放电单元包括依次串联的第一输入节点、第一输出节点、第二输入节点及第一电容单元，所述第一输入节点连接至所述基准电压，所述第一输出节点连接至所述负端，所述第二输入节点连接至第一电流，所述第一电容单元的一端连接至所述第二输入节点、另一端接地；

所述第二充放电单元包括依次串联的第三输入节点、第二输出节点、第四输入节点及第二电容单元，所述第三输入节点连接至所述基准电压，所述第二输出节点连接至所述正端，所述第四输入节点连接至第二电流，所述第二电容单元的一端连接至所述第四输入节点、另一端接地；

当所述比较信号为第一信号，所述第一输入节点和第一输出节点之间关断、所述第二输入节点和第一电容单元之间导通，所述第三输入节点和第二输出节点之间导通、所述第四输入节点和第二电容单元之间关断；

当所述比较信号为第二信号，所述第一输入节点和第一输出节点之间导通、所述第二输入节点和第一电容单元之间关断，所述第三输入节点和第二输出节点之间关断、所述第四输入节点和第二电容单元之间导通。

可选的，所述第一充放电单元还包括第一开关管和第二开关管，所述第一输入节点通过所述第一开关管连接至所述第一输出节点，所述第一电容单元通过所述第二开关管连接至所述第二输入节点；

所述第二充放电单元还包括第三开关管和第四开关管，所述第三输入节点通过所述第三开关管连接至所述第二输出节点，所述第二电容单元通过所述第四开关管连接至所述第四输入节点；

所述第一开关管的控制端和第四开关管的控制端分别连接至第三信号，所述第二开关管的控制端和第三开关管的控制端分别连接至所述第三信号的反相信号，所述第三信号与所述比较信号相关。

可选的，所述第一开关管为第一NMOS管，所述第二开关管为第二NMOS管，所述第三开关管为第三NMOS管，所述第四开关管为第四NMOS管；

所述第一NMOS管的栅极为所述第一开关管的控制端，漏极连接至所述第一输入节点，源极连接至所述第一输出节点；

所述第二NMOS管的栅极为所述第二开关管的控制端，漏极连接至所述第二输入节点，所述第一电容单元的一端连接至所述第二NMOS管的源极、另一端接地；

所述第三NMOS管的栅极为所述第三开关管的控制端，漏极连接至所述第三输入节点，源极连接至所述第二输出节点；

所述第四NMOS管的栅极为所述第四开关管的控制端，漏极连接至所述第四输入节点，所述第二电容单元的一端连接至所述第四NMOS管的源极、另一端接地。

可选的，所述第一电容单元包括第一电容元件和第一控制管，所述第一电容元件的一端通过所述第二开关管连接至所述第二输入节点、另一端接地，所述第一控制管并联于所述第一电容元件的两端，且所述第一控制管的控制端连接至所述第三信号；

所述第二电容单元包括第二电容元件和第二控制管，所述第二电容元件的一端通过所述第四开关管连接至所述第四输入节点、另一端接地，所述第二控制管并联于所述第二电容元件的两端，且所述第二控制管的控制端连接至所述第三信号的反相信号。

可选的，所述第一控制管为第五NMOS管，所述第二控制管为第六NMOS管；所述第五NMOS管的栅极为所述第一控制管的控制端，漏极连接至所述第二开关管，源极接地；所述第六NMOS管的栅极为所述第二控制管的控制端，漏极连接至所述第四开关管，源极接地。

可选的，所述第三信号为所述比较信号。

可选的，所述第三信号为所述比较信号的反相信号。

可选的，所述振荡电路还包括用于提供所述第一电流的第一电流源和用于提供所述第二电流的第二电流源；所述第一电流与第二电流具有相同的电流值，所述第一电容单元和第二电容单元具有相同的电容值。

可选的，所述振荡电路还包括整形单元，所述第二输出端通过所述整形单元连接至所述第一输出端。

本发明技术方案的技术效果至少包括：

本发明技术方案的振荡电路仅使用一个比较单元即可获得输出良好的振荡频率及振荡信号，且通过第一充放电单元和第二充放电单元与比较单元的比较信号建立了良好的反馈特性，第一充放电单元和第二充放电单元的充放电时间较现有技术更为容易控制，因而降低了电路的控制功耗，并能够简化电路结构。与现有技术的振荡电路相比，本发明技术方案的振荡电路仅需消耗一个比较单元的功耗，且无需锁存单元即可得到良好的振荡波形，大大降低了电路能耗。

在可选方案中，所述电容单元包括电容元件和并联于电容元件两端的控制管，通过比较信号输出的不同电平，所述控制管可适应性地周期闭合或关断，能够控制电容元件的放电过程。本发明技术方案的充放电单元也不同于现有技术的充放电单元：现有技术的充放电单元在放电时基于放电电流，在充电时基于充电电流，且充放电单元的充电速率和放电速率与比较速率有关；基于现有技术的两个比较单元，其放电过程是需要在电容元件内部积累电荷的(放电过程有基准电压V1h作参考，并非完全释放电荷)，控制上述电荷泄放还需要严格的比较速率，从而耗费电路功耗；而本发明技术方案的充放电单元则不设置放电电流，其放电过程并不基于基准电压，仅需释放电容内的电荷即可，因而其速率可估计为0，从而为电路节省了额外的控制功耗。

在可选方案中，通过比较信号输出的不同电平，产生第三信号及第三信号的反相信号反馈输出状态并分别控制第一充放电单元和第二充放电单元的充电支路是否导通，以控制第一电流或第二电流对第一电容单元或第二电容单元充电，本发明技术方案因而可保证电路具有良好的振荡周期。在进一步的可选方案中，所述第一电流与第二电流具有相同的电流值，所述第一电容单元和第二电容单元具有相同的电容值，能够保证第一充放电单元和第二充放电单元的充放电时间的均等性，进一步使电路具有良好的振荡周期。

附图说明

图1为现有技术的一种振荡电路的结构示意图；

图2为本发明技术方案提供的一种振荡电路的结构示意图；

图3为本发明技术方案的振荡电路运行期间，第一电平Vn、第二电平Vp、比较信号P0、第三信号P1、第四信号P2和振荡信号Fout的波形示意图；

图4为本发明技术方案的振荡电路运行期间，电容元件C1和电容元件C2的两端电压随比较信号P0变化的波形示意图；

图5为现有技术的振荡电路运行期间，第一电平CHB、第二电平CH和输出信号FOUT的波形示意图；

图6为现有技术的振荡电路运行期间，电容元件C0的两端电压随第一电平CHB和第二电平CH变化的波形示意图。

具体实施方式

为了使本发明的目的、特征和效果能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，因此本发明不受下面公开的具体实施例的限制。

如图2所示的一种振荡电路，包括第一输出端200，第一输出端200用于输出振荡信号Fout。

继续参考图2，本实施例的振荡电路还包括：第一充放电单元201、第二充放电单元202及比较单元203。其中，比较单元203包括正端50、负端51及输出比较信号P0的第二输出端52，第二输出端52连接至第一输出端200。

本实施例的振荡电路通过如下方式建立反馈网络：

当比较信号P0为第一信号，第一充放电单元201充电并输出第一电平Vn至负端51，正端50连接至基准电压Vref；

当比较信号P0为第二信号，第二充放电单元202充电并输出第二电平Vp至正端50，负端51连接至基准电压Vref。

在本实施例中，所述第一信号和第二信号为所述比较单元203比较信号P0的输出电平值，本实施例将当正端50输入电平大于负端51输入电平时，第二输出52输出的电平值定义为所述第一信号，即第一信号为高电平“1”，将当正端50输入电平小于负端51输入电平时，第二输出52输出的电平值定义为所述第二信号，即第二信号为低电平“0”。可以理解的是，所述第一信号和第二信号互为相反信号。在其他实施例中，也可以将第二输出52输出的高电平“1”定义为第二信号，将第二输出52输出的低电平“0”定义为第二信号。

下面结合图2，进一步介绍第一充放电单元201和第二充放电单元202的具体结构。

第一充放电单元201包括依次串联的第一输入节点60、第一输出节点61、第二输入节点62及第一电容单元63。其中，第一输入节点60连接至基准电压Vref，第一输出节点61连接至负端51，第二输入节点62连接至第一电流I1，第一电容单元63的一端(即图2中的节点64)连接至第二输入节点62、另一端(即图2中的节点65)接地。

第二充放电单元202包括依次串联的第三输入节点70、第二输出节点71、第四输入节点72及第二电容单元73，第三输入节点70连接至基准电压Vref，第二输出节点71连接至正端50，第四输入节点72连接至第二电流I2，第二电容单元73的一端(即图2中的节点74)连接至第四输入节点72、另一端(即图2中的节点75)接地。

在上述结构中，所述第一电流I1和第二电流I2为充电电流，用以相应地对第一电容单元63和第二电容单元73充电。所述第一电流I1和第二电流I2可以相等，也可以不相等，但考虑到本实施例的振荡电路具有两个充放电单元，且为了便于控制电路的充放电时间，节省充放电时间的控制功率，本实施例中，所述第一电流I1和第二电流I2的电流值相等，且第一充放电单元201和第二充放电单元202的电容值相等。

当比较信号P0为第一信号，第一输入节点60和第一输出节点61之间关断、第二输入节点62和第一电容单元63之间导通，第三输入节点70和第二输出节点71之间导通、第四输入节点72和第二电容单元73之间关断。在上述控制过程中，第二输入节点62和第一电容单元63之间导通，使第一电流I1对第一电容单元63充电，第三输入节点70和第二输出节点71之间导通使正端50连接至基准电压Vref，即实现“第一充放电单元201充电并输出第一电平Vn至负端51，正端50连接至基准电压Vref”这一过程。

当所述比较信号P0为第二信号，第一输入节点60和第一输出节点61之间导通、第二输入节点62和第一电容单元63之间关断，第三输入节点70和第二输出节点71之间关断、第四输入节点72和第二电容单元73之间导通。在上述控制过程中，第四输入节点72和第二电容单元73之间导通，使第二电流I2对第二电容单元73充电，第一输入节点60和第一输出节点61之间导通使负端51连接至基准电压Vref，即实现“第二充放电单元202充电并输出第二电平Vp至正端50，负端51连接至基准电压Vref”这一过程。

在本实施例中，可以利用与所述比较信号相关的信号控制的开关管，实现上述节点间的关断或导通的控制：

第一充放电单元201还包括第一开关管80和第二开关管81，第一输入节点60通过第一开关管80连接至第一输出节点61，第一电容单元63通过第二开关管81连接至第二输入节点62。

第二充放电单元202还包括第三开关管82和第四开关管83，第三输入节点70通过第三开关管82连接至第二输出节点71，第二电容单元73通过第四开关管83连接至第四输入节点72。

在本实施例中，第一开关管80、第二开关管81、第三开关管82和第四开关管83控制端所输入的控制信号是与比较信号P0相关的：第一开关管80的控制端和第四开关管83的控制端分别连接至第三信号P1，第三信号P1为第一开关管80和第四开关管83的控制信号；第二开关管81的控制端和第三开关管82的控制端分别连接至第四信号P2，第四信号P2为第三信号P1的反相信号，第三信号P1与比较信号P0相关，同样的，第四信号P2也与比较信号P0相关。

由于第四信号P2为第三信号P1的反相信号，因而本实施例仅限定第三信号P1与比较信号P0的相关性，第三信号P1可以是所述比较信号P0，也可以是所述比较信号P0的反相信号，本实施例中，第三信号P1是所述比较信号P0的反相信号。但是，从图2的电路结构可知，第三信号P1和第四信号P2的作用仅是为了让上述开关管能够进行状态切换，因而，其切换频率是与所述比较信号P0的高低电平切换频率相关的，而并非需要在数值上完全等同，因而，在其他实施例中，第三信号P1的仅需在电平切换的频率上与比较信号P0的高低电平切换频率一致即可，而无需限制必须利用比较信号P0作为第三信号P1。

更为具体的，继续参考图2，本实施例中：

第一开关管80为第一NMOS管，所述第一NMOS管的栅极为第一开关管80的控制端，漏极连接至第一输入节点60，源极连接至第一输出节点61。第一NMOS管的栅极连接至第三信号P1。

第二开关管81为第二NMOS管，所述第二NMOS管的栅极为第二开关管81的控制端，漏极连接至第二输入节点62，第一电容单元63的一端(节点64)连接至所述第二NMOS管的源极、另一端(节点65)接地。第二NMOS管的栅极为连接至第四信号P2。

第三开关管82为第三NMOS管，所述第三NMOS管的栅极为第三开关管82的控制端，漏极连接至第三输入节点70，源极连接至第二输出节点71。第三NMOS管的栅极连接至第四信号P2。

第四开关管83为第四NMOS管，所述第四NMOS管的栅极为第四开关管83的控制端，漏极连接至第四输入节点72，第二电容单元73的一端(节点74)连接至所述第四NMOS管的源极、另一端(节点75)接地。第四NMOS管的栅极连接至第三信号P1。

上述结构通过与比较信号P0相关的第三信号P1和第四信号P2，使比较单元203、第一充放电单元201及第二充放电单元202形成了一个频率反馈网络，使第一充放电单元201及第二充放电单元202能够依据比较单元203输出的比较信号P0进行充电状态切换，以此获得电路的振荡频率。

本实施例的上述结构给出了第一充放电单元201及第二充放电单元202充电状态切换的实施方式，结合图2，也给出上述充放电单元进行放电状态切换的一种实施方式：

继续参考图2，第一电容单元63具体包括第一电容元件C1和第一控制管K1，第一电容元件C1的一端(也即节点64)通过第二开关管81连接至第二输入节点62、另一端(也即节点65)接地，第一控制管K1并联于第一电容元件C1的两端，即第一控制管K1的一端连接于节点64，另一端连接于节点65，且第一控制管K1的控制端连接至第三信号P1。

第二电容单元73包括第二电容元件C2和第二控制管K2，第二电容元件C2的一端(也即节点74)通过第四开关管83连接至第四输入节点72、另一端(也即节点75)接地，第二控制管K2并联于第二电容元件C2的两端，即第二控制管K2的一端连接于节点74，另一端连接于节点75，且第二控制管K2的控制端连接至第四信号P2。

更为具体的，继续参考图2，本实施例中：

第一控制管K1可以用第五NMOS管实现；所述第五NMOS管的栅极为第一控制管K1的控制端，连接至第三信号P1；第五NMOS管的漏极连接至节点64，并由此其漏极与第二开关管81相连，第五NMOS管的源极连接至节点65，并由此其源极接地。

第二控制管K2可以用第六NMOS管实现；所述第六NMOS管的栅极为第二控制管K2的控制端，连接至第四信号P2；第六NMOS管的漏极连接至节点74，并由此其漏极与第四开关管83相连，第六NMOS管的源极连接至节点75，并由此其源极接地。

通过上述实施方式可知，本实施例振荡电路的充放电单元放电状态的切换也是通过比较信号P0的高低电平的切换频率反馈控制的。

当然，本实施例充放电单元放电状态的切换方式和放电方式并不限于上述方式，至少，在使用控制管对充放电单元的电容元件进行放电控制时，在控制管导通电容元件释放电荷的通路时，该通路可以有其他变化，而非必须通过直接接地形成电容元件释放电荷的通路。

继续参考图2，本实施例的振荡电路还包括：

用于提供第一电流I1的第一电流源A1，以及用于提供第二电流I2的第二电流源A2。

为了保证电路具有良好的振荡周期，第一电流I1与第二电流I2满足：I1＝I2，即具有相同的电流值；第一电容单元和第二电容单元也具有相同的电容值，对于本实施例来说，即C1＝C2。

在本实施例中，振荡信号Fout是基于比较信号P0产生的，但是考虑到比较信号P0的波形可能因一定程度的干扰，产生毛刺，为了剔除输入信号中的干扰信号，使振荡信号Fout变化平缓且波形良好，本实施例的振荡电路还包括：整形单元204，第二输出端52通过整形单元204连接至第一输出端200，即对比较信号P0进行整形以形成振荡信号Fout。

更为具体的，所述整形单元204可以包括若干依次连接的反相单元，所述第三信号P1和第四信号P2还可以分别援用相邻的两个反相单元的输出信号作为其信号值。当然，本实施例并不限定采用何种方式产生所述第三信号P1和第四信号P2。

可以理解的是，本实施例并不限定电容单元的具体结构，其可以具备多个电容元件，并具备根据比较信号高低电平的变化频率、使所述电容元件进行放电的控制元件即可。

本实施例并不限定所述第一电流和第二电流的产生方式，在其他实施例中，所述第一电流和第二电流还可以由外部设备提供。

如图3所示的是本实施例振荡电路内第一电平Vn、第二电平Vp、比较信号P0、第三信号P1、第四信号P2和振荡信号Fout的波形示意图，图4所示的是本实施例振荡电路内电容元件C1和电容元件C2的两端电压随比较信号P0变化(也即随第三信号P1和第四信号P2变化)的波形示意图。

以振荡电路的一个振荡周期T为例，振荡周期T包括T1期间和T2期间：

结合图3和图4，可知：在T1期间，比较信号P0为1(第一信号)，第三信号P1为0，第四信号P2为1，电容元件C1处于充电状态，其内电荷迅速累积，电容元件c1两端的电压在T1期间稳步上升，第一电平Vn反映的即为电容元件C1两端的电压，第一电平Vn输入至比较单元203的负端51，而比较单元203的正端50则被输入基准电压Vref，当Vn>Vref时，比较信号P0反转为0(第二信号)，第三信号P1为1，第四信号P2为0，此时电容元件C1短接至地，电容元件C1迅速释放电荷，由于本实施例的电容元件C1在放电状态时是直接接地的，因而释放电荷的速度很快，可近似电容元件C1的放电过程为瞬间过程。

在T2期间，比较信号P0为0(第二信号)，第三信号P1为1，第四信号P2为0，电容元件C2处于充电状态，其内电荷迅速累积，电容元件C2两端的电压在T2期间稳步上升，第二电平Vp反映的即为电容元件C2两端的电压，第二电平Vp输入至比较单元203的正端50，而比较单元203的负端51则被输入基准电压Vref，当Vp＞Vref时，比较信号P0重新反转为1(第一信号)，第三信号P1重新为0，第四信号P2重新为1，此时电容元件C2短接至地，电容元件C2迅速释放电荷且同理，可近似电容元件C2的放电过程为瞬间过程。

与图1所示的现有技术振荡电路相比，结合图5和图6，可进一步论述本发明技术方案的有益效果，其中，图5为现有技术振荡电路内第一电平CHB、第二电平CH和输出信号FOUT的波形示意图，图6为现有技术振荡电路内电容元件C0的两端电压随第一电平CHB和第二电平CH变化(也即随输出信号FOUT变化)的波形示意图。

参考图5和图6可知，对于现有技术的振荡电路而言，电容元件C0的两端电压在T1期间内实现稳步充电过程，在T2期间内实现稳步放电过程。现有技术的振荡电路中，电容元件C0的充放电过程对比较速率的要求比较严格：可参考图6中的充电尖峰m1和放电尖峰m2，在充电过程中，若比较速率比较低，电容元件C0的充电尖峰m1会比较高大，形成过度超过V1h；在放电过程中，若比较速率比较低，电容元件C0的放电尖峰m2会比较高大，形成过度小于V1。因而，比较速率的过小会影响振荡电路的输出性能，现有技术需要通过提高比较单元(第一比较单元101、第二比较单元102)的比较速率来满足振荡电路的输出性能，但是，提高比较单元的比较速率需要消耗额外的能耗。对比本发明技术方案的振荡电路，由于其仅需维持充电尖峰，且仅需要一个比较单元，其能耗大大小于现有技术的振荡电路。

例如，使现有技术振荡电路和本发明技术方案的振荡电路分别输出频率为20MHz的振荡信号，现有技术振荡电路使用的电流值约为376μA，而现有技术振荡电路中第一比较单元和第二比较单元所需消耗电流值则大致为200μA，本发明技术方案的振荡电路则至少能够节约25％的能耗。

另外，结合图1的电路结构可知，现有技术的振荡电路在一个振荡周期T内，在t1时刻至t2时刻的第一期间，需要对第一期间前一次振荡数据进行锁存以保持第一期间内的振荡波形；在t3时刻至t4时刻的第二期间内，需要对第二期间前一次振荡数据进行锁存以保持第二期间内的振荡波形。但本发明技术方案的振荡电路无需在振荡周期内对振荡波形进行锁存处理，进一步简化了电路结构和振荡效率。

需要说明的是，本申请中，被标记为“1”的电平仅指示高电平，而非限定被标记为“1”的电平之间的电平值相等，同样地，被标记为“0”的电平仅指示低电平，而非限定被标记为“0”的电平之间的电平值相等。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种振荡电路，包括第一输出端，其特征在于，还包括第一充放电单元、第二充放电单元及比较单元，所述比较单元包括正端、负端及输出比较信号的第二输出端，所述第二输出端连接至所述第一输出端；

所述第一充放电单元，适于当所述比较信号为第一信号时，被充电并输出第一电平至所述负端；

所述第二充放电单元，适于当所述比较信号为第二信号时，被充电并输出第二电平至所述正端；

所述比较单元，适于当所述比较信号为第一信号时正端连接至基准电压，当所述比较信号为第二信号时负端连接至所述基准电压；所述第一信号和第二信号互为反相信号；

所述第一充放电单元包括依次串联的第一输入节点、第一输出节点、第二输入节点及第一电容单元，所述第一输入节点连接至所述基准电压，所述第一输出节点连接至所述负端，所述第二输入节点连接至第一电流，所述第一电容单元的一端连接至所述第二输入节点、另一端接地；

所述第二充放电单元包括依次串联的第三输入节点、第二输出节点、第四输入节点及第二电容单元，所述第三输入节点连接至所述基准电压，所述第二输出节点连接至所述正端，所述第四输入节点连接至第二电流，所述第二电容单元的一端连接至所述第四输入节点、另一端接地；

当所述比较信号为第一信号，所述第一输入节点和第一输出节点之间关断、所述第二输入节点和第一电容单元之间导通，所述第三输入节点和第二输出节点之间导通、所述第四输入节点和第二电容单元之间关断；

当所述比较信号为第二信号，所述第一输入节点和第一输出节点之间导通、所述第二输入节点和第一电容单元之间关断，所述第三输入节点和第二输出节点之间关断、所述第四输入节点和第二电容单元之间导通。

2.如权利要求1所述的振荡电路，其特征在于，所述第一充放电单元还包括第一开关管和第二开关管，所述第一输入节点通过所述第一开关管连接至所述第一输出节点，所述第一电容单元通过所述第二开关管连接至所述第二输入节点；

所述第二充放电单元还包括第三开关管和第四开关管，所述第三输入节点通过所述第三开关管连接至所述第二输出节点，所述第二电容单元通过所述第四开关管连接至所述第四输入节点；

所述第一开关管的控制端和第四开关管的控制端分别连接至第三信号，所述第二开关管的控制端和第三开关管的控制端分别连接至所述第三信号的反相信号，所述第三信号与所述比较信号相关。

3.如权利要求2所述的振荡电路，其特征在于，所述第一开关管为第一NMOS管，所述第二开关管为第二NMOS管，所述第三开关管为第三NMOS管，所述第四开关管为第四NMOS管；

所述第一NMOS管的栅极为所述第一开关管的控制端，漏极连接至所述第一输入节点，源极连接至所述第一输出节点；

所述第二NMOS管的栅极为所述第二开关管的控制端，漏极连接至所述第二输入节点，所述第一电容单元的一端连接至所述第二NMOS管的源极、另一端接地；

所述第三NMOS管的栅极为所述第三开关管的控制端，漏极连接至所述第三输入节点，源极连接至所述第二输出节点；

所述第四NMOS管的栅极为所述第四开关管的控制端，漏极连接至所述第四输入节点，所述第二电容单元的一端连接至所述第四NMOS管的源极、另一端接地。

4.如权利要求2所述的振荡电路，其特征在于，所述第一电容单元包括第一电容元件和第一控制管，所述第一电容元件的一端通过所述第二开关管连接至所述第二输入节点、另一端接地，所述第一控制管并联于所述第一电容元件的两端，且所述第一控制管的控制端连接至所述第三信号；

所述第二电容单元包括第二电容元件和第二控制管，所述第二电容元件的一端通过所述第四开关管连接至所述第四输入节点、另一端接地，所述第二控制管并联于所述第二电容元件的两端，且所述第二控制管的控制端连接至所述第三信号的反相信号。

5.如权利要求4所述的振荡电路，其特征在于，所述第一控制管为第五NMOS管，所述第二控制管为第六NMOS管；所述第五NMOS管的栅极为所述第一控制管的控制端，漏极连接至所述第二开关管，源极接地；所述第六NMOS管的栅极为所述第二控制管的控制端，漏极连接至所述第四开关管，源极接地。

6.如权利要求2至5任一项所述的振荡电路，其特征在于，所述第三信号为所述比较信号。

7.如权利要求2至5任一项所述的振荡电路，其特征在于，所述第三信号为所述比较信号的反相信号。

8.如权利要求1所述的振荡电路，其特征在于，还包括用于提供所述第一电流的第一电流源和用于提供所述第二电流的第二电流源；所述第一电流与第二电流具有相同的电流值，所述第一电容单元和第二电容单元具有相同的电容值。

9.如权利要求1所述的振荡电路，其特征在于，还包括整形单元，所述第二输出端通过所述整形单元连接至所述第一输出端。