CN205811989U - 快速稳定锁定的pll - Google Patents
快速稳定锁定的pll Download PDFInfo
- Publication number
- CN205811989U CN205811989U CN201620756164.1U CN201620756164U CN205811989U CN 205811989 U CN205811989 U CN 205811989U CN 201620756164 U CN201620756164 U CN 201620756164U CN 205811989 U CN205811989 U CN 205811989U
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种快速稳定锁定的PLL，包括鉴相器、脉宽检测电路、电荷泵、压控振荡器以及分频器，鉴相器的输入端接输入时钟和来自于分频器的反馈时钟，鉴相器的输出端输出up信号和dn信号，并通过脉宽检测电路与电荷泵的控制端相连，电荷泵输出压控振荡器的压控电压vcon，压控振荡器输出输出时钟，并反馈给分频器。本实用新型脉宽检测电路检测up和dn的脉宽，当脉宽达到固定延迟值时，P0晶体管和N0晶体管导通，充放电电流I＝I1+I2，充放电速度很快，保证了PLL的锁定速度很快。随着vcon的上升，反馈时钟和输入时钟的相位差减小。当鉴相器的输出up和dn的脉宽小于固定延迟值时，P0晶体管和N0晶体管关闭，充放电电流I＝I1，充放电速度变慢，保证了vcon上的过冲电压很小。
Description
【技术领域】
本实用新型涉及一种快速稳定锁定的PLL。
【背景技术】
PLL由鉴相器、电荷泵、压控振荡器、和分频器组成。输入时钟和反馈时钟输入到鉴相器，鉴相器比较两个时钟的相位，输出up和dn信号来控制电荷泵的充放电电流，电荷泵的充放电电流决定压控振荡器的控制电压vcon。压控振荡器的输出时钟频率由压控电压vcon决定。分频器的分频倍数决定了输出时钟频率和输入时钟频率的倍数。通常来说，上电后，电荷泵对电容Cp充电，让vcon达到工作频率需要的电压。PLL锁定以后，反馈时钟的频率和相位与输入时钟的频率和相位一致。
如图2所示，充放电电流I＝I1，如果I太大，则vcon上的过冲电压太大，导致输出时钟的抖动太大。
如图3所示，如果I太小，则vcon上的过冲电压很小，但锁定时间会很长。
【实用新型内容】
本实用新型的目的在于克服上述现有技术的缺点，提供一种快速稳定锁定的PLL。
为达到上述目的，本实用新型采用以下技术方案予以实现：
快速稳定锁定的PLL，包括鉴相器、脉宽检测电路、电荷泵、压控振荡器以及分频器，鉴相器的输入端接输入时钟和来自于分频器的反馈时钟，鉴相器的输出端输出up信号和dn信号，并通过脉宽检测电路与电荷泵的控制端相连，电荷泵输出压控振荡器的压控电压vcon，压控振荡器输出输出时钟，并反馈给分频器。
本实用新型进一步的改进在于：
所述脉宽检测电路的输入端接up信号和dn信号，输出端输出en_n信号和en信号，en_n信号接MOS管P0的栅极，en信号接MOS管N0的栅极。
所述电荷泵包括四个漏极和源极依次串联的MOS管，其中第一MOS管的漏极接VDD，第四MOS管的源极接地，第二MOS管的源极和第三MOS管的漏极之间输出压控电压vcon；第二MOS管和第三MOS管的栅极分别接鉴相器的up信号和dn信号。
所述MOS管P0的漏极接VDD，源极接第一MOS管的源极；MOS管N0的漏极接第四MOS管的漏极，源极接地。
与现有技术相比，本实用新型具有以下有益效果：
本实用新型鉴相器的输出up和dn是一对相互反相的脉冲信号，脉冲的宽度表示输入时钟和反馈时钟的相位差。脉冲宽度大，表示输入时钟和反馈时钟的相位差大，脉冲宽度小，表示输入时钟和反馈时钟的相位差小。脉宽检测电路检测up和dn的脉宽，当脉宽达到固定延迟值时，en＝1，en_n＝0，P0晶体管和N0晶体管导通，充放电电流I＝I1+I2，充放电速度很快，保证了PLL的锁定速度很快。随着vcon的上升，反馈时钟和输入时钟的相位差减小。当鉴相器的输出up和dn的脉宽小于固定延迟值时，en＝0，en_n＝1，P0晶体管和N0晶体管关闭，充放电电流I＝I1，充放电速度变慢，保证了vcon上的过冲电压很小。
【附图说明】
图1为普通结构的PLL结构图；
图2为的普通结构的PLL在vcon上产生较大过冲图；
图3为的普通结构的PLL需较长锁定时间图；
图4为的快速稳定锁定的PLL结构图；
图5为的本实用新型的PLL锁定时间和过冲图；
图6为的脉宽检测电路图；
图7为的脉宽小于固定延迟时脉宽检测电路工作图；
图8为的脉宽大于固定延迟时脉宽检测电路工作图。
【具体实施方式】
下面结合附图对本实用新型做进一步详细描述：
参见图4，本实用新型包括鉴相器、脉宽监测电路、电荷泵、压控振荡器以及分频器，鉴相器的输入端接输入时钟和来自于分频器的反馈时钟，鉴相器的输出端输出up信号和dn信号，并通过脉宽监测电路与电荷泵的控制端相连，电荷泵输出压控振荡器的压控电压vcon，压控振荡器输出输出时钟，并反馈给分频器。电荷泵包括四个漏极和源极依次串联的MOS管，其中第一MOS管的漏极接VDD，第四MOS管的源极接地，第二MOS管的源极和第三MOS管的漏极之间输出压控电压vcon；第二MOS管和第三MOS管的栅极分别接鉴相器的up信号和dn信号。脉宽监测电路的输入端接up信号和dn信号，输出端输出en_n信号和en信号，en_n信号接MOS管P0的栅极，en信号接MOS管N0的栅极。MOS管P0的漏极接VDD，源极接第一MOS管的源极；MOS管N0的漏极接第四MOS管的漏极，源极接地。
本实用新型的原理：
如图5所示，本实用新型鉴相器输出up和dn是一对相互反相的脉冲信号，脉冲的宽度表示输入时钟和反馈时钟的相位差。脉冲宽度大，表示输入时钟和反馈时钟的相位差大，脉冲宽度小，表示输入时钟和反馈时钟的相位差小。脉宽检测电路检测up和dn的脉宽，当脉宽达到固定延迟值时，en＝1，en_n＝0，P0晶体管和N0晶体管导通，充放电电流I＝I1+I2，充放电速度很快，保证了PLL的锁定速度很快。随着vcon的上升，反馈时钟和输入时钟的相位差减小。当鉴相器的输出up和dn的脉宽小于固定延迟值时，en＝0，en_n＝1，P0晶体管和N0晶体管关闭，充放电电流I＝I1，充放电速度变慢，保证了vcon上的过冲电压很小。
如图6所示，脉冲宽度检测电路实例：鉴相器的输出up输入到锁存器的数据端和固定延迟电路，经过固定延迟电路后产生up延迟信号输入到锁存器的时钟端，锁存器的输出为en信号，该锁存器为上升沿采样锁存器。鉴相器的输出dn输入到锁存器的数据端和固定延迟电路，经过固定延迟电路后产生dn延迟信号输入到锁存器的时钟端，锁存器的输出为en_n信号，该锁存器为下降沿采样锁存器。
如图7，up的正脉冲宽度且dn的负脉冲宽度小于固定延迟值时：en＝0，en_n＝1
如图8，up的正脉冲宽度且dn的负脉冲宽度大于固定延迟值时：en＝1，en_n＝0
固定延迟值可调，且为300ps左右比较合适。
以上内容仅为说明本实用新型的技术思想，不能以此限定本实用新型的保护范围，凡是按照本实用新型提出的技术思想，在技术方案基础上所做的任何改动，均落入本实用新型权利要求书的保护范围之内。
Claims (4)
1.快速稳定锁定的PLL，其特征在于，包括鉴相器、脉宽检测电路、电荷泵、压控振荡器以及分频器，鉴相器的输入端接输入时钟和来自于分频器的反馈时钟，鉴相器的输出端输出up信号和dn信号，并通过脉宽检测电路与电荷泵的控制端相连，电荷泵输出压控振荡器的压控电压vcon，压控振荡器输出输出时钟，并反馈给分频器。
2.根据权利要求1所述的快速稳定锁定的PLL，其特征在于，所述脉宽检测电路的输入端接up信号和dn信号，输出端输出en_n信号和en信号，en_n信号接MOS管P0的栅极，en信号接MOS管N0的栅极。
3.根据权利要求2所述的快速稳定锁定的PLL，其特征在于，所述电荷泵包括四个漏极和源极依次串联的MOS管，其中第一MOS管的漏极接VDD，第四MOS管的源极接地，第二MOS管的源极和第三MOS管的漏极之间输出压控电压vcon；第二MOS管和第三MOS管的栅极分别接鉴相器的up信号和dn信号。
4.根据权利要求3所述的快速稳定锁定的PLL，其特征在于，所述MOS管P0的漏极接VDD，源极接第一MOS管的源极；MOS管N0的漏极接第四MOS管的漏极，源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620756164.1U CN205811989U (zh) | 2016-07-18 | 2016-07-18 | 快速稳定锁定的pll |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620756164.1U CN205811989U (zh) | 2016-07-18 | 2016-07-18 | 快速稳定锁定的pll |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205811989U true CN205811989U (zh) | 2016-12-14 |
Family
ID=57508631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620756164.1U Withdrawn - After Issue CN205811989U (zh) | 2016-07-18 | 2016-07-18 | 快速稳定锁定的pll |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205811989U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106067813A (zh) * | 2016-07-18 | 2016-11-02 | 西安紫光国芯半导体有限公司 | 一种快速稳定锁定的pll |
| CN108365845A (zh) * | 2017-01-26 | 2018-08-03 | 综合器件技术公司 | 快速响应的无参考频率检测器 |
| CN111398775A (zh) * | 2019-01-03 | 2020-07-10 | 瑞昱半导体股份有限公司 | 电路运行速度检测电路 |
-
2016
- 2016-07-18 CN CN201620756164.1U patent/CN205811989U/zh not_active Withdrawn - After Issue
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106067813A (zh) * | 2016-07-18 | 2016-11-02 | 西安紫光国芯半导体有限公司 | 一种快速稳定锁定的pll |
| CN106067813B (zh) * | 2016-07-18 | 2019-06-04 | 西安紫光国芯半导体有限公司 | 一种快速稳定锁定的pll |
| CN108365845A (zh) * | 2017-01-26 | 2018-08-03 | 综合器件技术公司 | 快速响应的无参考频率检测器 |
| CN108365845B (zh) * | 2017-01-26 | 2020-11-24 | 综合器件技术公司 | 快速响应的无参考频率检测器 |
| CN111398775A (zh) * | 2019-01-03 | 2020-07-10 | 瑞昱半导体股份有限公司 | 电路运行速度检测电路 |
| CN111398775B (zh) * | 2019-01-03 | 2024-02-06 | 瑞昱半导体股份有限公司 | 电路运行速度检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205811989U (zh) | 快速稳定锁定的pll | |
| CN105610430B (zh) | 一种基于锁相环的双模自切换抗辐射加固时钟生成电路 | |
| CN103997317B (zh) | 一种显著提高控制电流—输出频率线性度的张弛振荡器 | |
| CN102638246A (zh) | 占空比调整电路 | |
| CN102983842A (zh) | 占空比调整电路 | |
| CN104052404B (zh) | 一种低相位噪声电感电容压控振荡器 | |
| CN104316860B (zh) | 一种基于pll‑vco的高准度老化监测器 | |
| CN102684686A (zh) | 一种降低带内相位噪声的锁相环及其相应的工作方法 | |
| CN101436859A (zh) | 一种快速锁定的频率发生器 | |
| CN103138751A (zh) | 锁相环 | |
| CN105099446A (zh) | 锁相环系统 | |
| CN101447788B (zh) | 锁相环锁定信号的产生电路 | |
| CN204886695U (zh) | 一种电荷泵电路 | |
| CN103248223A (zh) | 时钟电路以及升压稳压器 | |
| CN103368528A (zh) | 振荡器 | |
| CN107005243B (zh) | 具有次谐波锁定阻止功能的锁相环 | |
| CN105610434A (zh) | 一种自适应的延迟锁相环 | |
| US9543969B2 (en) | High-speed resistor-based charge pump for active loop filter-based phase-locked loops | |
| CN106067813B (zh) | 一种快速稳定锁定的pll | |
| CN105610436A (zh) | 一种具备自适应加速锁定结构的电荷泵锁相环 | |
| CN108988853B (zh) | 数字辅助锁定电路 | |
| CN203645628U (zh) | 一种自补偿式cmos松弛振荡装置 | |
| CN104052473A (zh) | 一种抗单粒子辐射的频率产生单元 | |
| CN104601166B (zh) | 一种具有启动控制功能的延时锁相环电路 | |
| CN103414465B (zh) | 一种应用于电荷泵锁相环中的动态二阶低通滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20161214 Effective date of abandoning: 20190604 |
|
| AV01 | Patent right actively abandoned |