JP3219171B2 - 電圧制御発振回路内蔵ic及び電子機器 - Google Patents

電圧制御発振回路内蔵ic及び電子機器

Info

Publication number
JP3219171B2
JP3219171B2 JP13255493A JP13255493A JP3219171B2 JP 3219171 B2 JP3219171 B2 JP 3219171B2 JP 13255493 A JP13255493 A JP 13255493A JP 13255493 A JP13255493 A JP 13255493A JP 3219171 B2 JP3219171 B2 JP 3219171B2
Authority
JP
Japan
Prior art keywords
circuit
current
oscillation
voltage
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13255493A
Other languages
English (en)
Other versions
JPH0637600A (ja
Inventor
克 竹田
成嘉 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP13255493A priority Critical patent/JP3219171B2/ja
Publication of JPH0637600A publication Critical patent/JPH0637600A/ja
Application granted granted Critical
Publication of JP3219171B2 publication Critical patent/JP3219171B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電圧制御発振回路内
蔵IC及び電子機器に関し、詳しくは、オーディオ機器
や映像機器等の信号処理回路に用いられ、複数の発振信
号を出力する電圧制御発振回路内蔵IC及びこの回路を
有する電子機器に関する。
【0002】
【従来の技術】従来の電圧制御発振回路の例を図5に示
す。ここで、31は充放電切換え回路、32はコンデン
サ、33は放電抵抗、34は制御電圧入力用の端子であ
る。充放電切換え回路31はコンデンサ32への充電,
放電を切換える回路であって、上方閾値と下方閾値との
2つの閾値を有する。そして、コンデンサ32の充電電
圧が上方閾値に至ると、コンデンサ32への充電を停止
する。すると、コンデンサ32に並列に接続された放電
抵抗33により放電が行われて充電電圧が降下する。充
電電圧が下方閾値まで降下すると、充放電切換え回路3
1はコンデンサ32への充電を行う。
【0003】このとき、放電抵抗33による放電に勝る
電流で充電が行われるので、コンデンサ32の充電電圧
が上昇する。そして、充電電圧が上方閾値に至る。この
ようにして上記のことが繰り返されて、鋸歯状波または
三角波の発振信号が出力される。さらに、制御電圧入力
用の端子34を介して受けた制御電圧に応じて、上方閾
値と下方閾値の何れか一方が変化する。これにより発振
信号の振幅が変化させられることとなる。一方、発振信
号の傾きを規定する充放電の定数等は固定されている。
よって、繰り返し周期が変化するので、その発振周波数
が変化する。このようにして制御電圧により出力信号の
発振周波数が制御される。
【0004】しかし、この種の発振回路は、外付けで比
較的大きな容量のコンデンサを必要とすることから、そ
のコンデンサの経年変化による周波数変動を生じ易く、
そのための調整回路(図示せず)が欠かせない。図6
に、経年変化や温度変化等の特性を改善すべくセラミッ
クスや水晶の発振子41を用いた電圧制御発振回路の例
を示す。やはり、端子44を介する制御電圧に応じてコ
ンデンサ42,43に対する充放電の時定数が変化する
ことにより、出力信号の発振周波数が制御される。
【0005】図7には、オペアンプを用いた場合の発振
回路の例を示すが、抵抗51を介するコンデンサ52へ
の充放電、および抵抗53を介するコンデンサ54への
充放電により発振が行われる。図では省略されている
が、可変抵抗に等価な回路によってこの回路の抵抗が置
き換えられる。そして、その等価な回路のみかけの抵抗
値が制御電圧に応じて変化することで、発振周波数が制
御される。従来の電圧制御発振回路内蔵ICは、これら
の電圧制御発振回路がIC化されたものであり、通常は
1つの機器で複数の発振信号が要求されるので、複数の
発振回路が1チップに集積されて1つのICから複数の
発振信号が供給される。
【0006】
【発明が解決しようとする課題】図5や図7に示す回路
は、正確な発振周波数を得るには、大容量のコンデンサ
を用い、しかもコンデンサ容量のばらつき等に起因する
変動を相殺するための調整回路をも用いることが必要で
ある。この調整回路は、可変抵抗を含む抵抗回路等であ
るが、調整のために各発振回路ごとに外付けする必要が
ある。このため、このような従来の電圧制御発振回路が
複数個内蔵された従来の電圧制御発振回路内蔵ICで
は、回路のIC化に際して回路の全てをIC化すること
ができない。
【0007】また、図6に示す回路は、発振周波数は安
定させ易いが、セラミックス等の発振子の持つ固有振動
数に依存して発振周波数が決まるため、それから直接得
られる出力信号の周波数はかなり高いものである。この
ため、必要な周波数を得るまでには何回も分周する必要
があり、ICのチップ内で分周回路の占める面積が激増
する。チップ面積の増大は、ウエハー当たりのチップ収
量や歩留り低下等により、ICの生産コストを上昇させ
るので好ましくない。しかも、発振子は比較的高価な上
に外付けせざるを得ない。さらに、分周によっては得ら
れない発振周波数の出力信号を得るためには、やはり発
振回路ごとに外付けの調整回路が必要である。以上のよ
うに、どうしても外付け部品が必要となるためセット化
時点での経年変化が問題となる。
【0008】このように、電圧制御発振回路内蔵ICの
他に外付け部品や調整回路が必要である。これは、実装
密度の低下を招くので不都合である。特に、電圧制御発
振回路が複数個内蔵された電圧制御発振回路内蔵ICで
は、発振回路ごとに調整が必要なので出力信号の発振周
波数の特性を揃えることが困難である。このため、多大
の調整工数を要し生産効率が悪いので問題である。この
発明の目的は、このような従来技術の問題点を解決する
ものであって、回路全体がIC化でき、複数出力信号の
発振周波数についての調整が容易な電圧制御発振回路内
蔵ICを実現すること、および電子機器についてセット
化時点での無調整化、経年変化の軽減を図ることであ
る。
【0009】
【課題を解決するための手段】このような目的を達成す
るこの発明の電圧制御発振回路の構成は、制御電圧に応
じて発振周波数が制御される電圧制御発振回路を内蔵す
る電圧制御発振回路内蔵ICにおいて、アンプ動作電流
を調整するための動作電流調整回路と、第1のアンプを
有する第1の発振回路と、第2のアンプを有する第2の
発振回路と、をIC内に備えるものである。前記動作電
流調整回路は、複数の抵抗からなる抵抗回路を具備し、
その抵抗値に応じた動作電流調整信号を発生する。
【0010】第1の発振回路は、発振状態を維持する第
1の発振ループによって第1の出力信号が生成され、第
1の発振ループ内の第1のアンプの動作電流に応じて第
1の発振ループの発振状態が変化することにより、第1
の出力信号の発振周波数が制御される。さらに、第1の
アンプの動作電流が、前記制御電圧(又はそれが電圧−
電流変換された電流信号)によって制御される。
【0011】第2の発振回路は、発振状態を維持する第
2の発振ループによって第2の出力信号が生成され、第
2の発振ループ内の第2のアンプの動作電流に応じて第
2の発振ループの発振状態が変化することにより、第2
の出力信号の発振周波数が制御される。そして、第2の
アンプの動作電流が、前記制御電圧又は他の制御電圧
(又はそれが電圧−電流変換された電流信号)によって
制御される。さらに、第1のアンプ及び第2のアンプの
動作電流が、共に、前記動作電流調整信号によっても調
整される。なお、第1,第2のアンプの具体的なものと
しては、いわゆる可変gmアンプ等が用いられる。
【0012】先の目的を達成するこの発明の電子機器の
構成は、上記の構成の電圧制御発振回路を有するもので
ある。
【0013】
【作用】このような構成のこの発明の電圧制御発振回路
内蔵IC及び電子機器では、複数の出力信号を生成する
ために複数の発振回路が内蔵される。各発振回路は、そ
れぞれ異なる制御電圧に応じて、あるいは同一の制御電
圧に応じて、それぞれの発振ループの発振状態が制御さ
れてそれぞれの出力信号を生成する。ここで、各発振回
路はほぼ同様の構成であって同一チップ上に実現され
る。よって、全く同一の製造プロセスにて製造されるの
で、IC内の各回路のアンプ等の特性が揃う。
【0014】さらに、アンプの動作電流を介して発振回
路の発振周波数が制御される。このため、発振周波数の
制御範囲が広く採れるので、発振ループに接続されるコ
ンデンサや抵抗等の選択に余裕が出る。この余裕を生か
してコンデンサ容量を十分に小さな値に設定することが
でき、しかも、発振状態が安定する。よって、コンデン
サをも含めてIC化することができる。そうすると、I
C内の各コンデンサや抵抗等は全く同一の製造プロセス
にて製造されるので、これらの特性が揃う。しかも、こ
れらがアンプとも一緒に製造されるので、アンプの動作
電流を揃って増減させると、各発振回路からの出力信号
の発振周波数も揃って増減することになる。
【0015】また、動作電流調整回路が複数の抵抗から
なる抵抗回路を有する。そこで、ICのパッケージング
前にこれら複数の抵抗の中の一部の抵抗の接続状態を変
えることで抵抗値を設定することができる。すると、動
作電流調整信号がその抵抗値によって決せられ、その動
作電流調整信号の増減によって各アンプの動作電流が揃
って増減され、そのことにより各発振回路からの出力信
号の発振周波数も揃って増減される。よって、一つの動
作電流調整信号の値を設定するだけで、そのICからの
複数の出力信号についての調整が達成される。
【0016】しかも、予め動作電流調整信号の値を調整
することで、ICごとのばらつきも抑制されるので、他
の調整回路を必要としない。したがって、この発明の電
圧制御発振回路内蔵ICは、発振ループについての一切
の外付け回路が不要で回路全体がIC化でき、しかも、
一個所の抵抗回路の接続状態についての一回だけの調整
で全発振回路の調整が済むので複数出力信号の発振周波
数についての調整が極めて容易である。
【0017】
【実施例】以下、この発明の構成の電圧制御発振回路内
蔵ICの一実施例について、図1のブロック図および図
2の回路図を参照しながら説明する。ここで、1は電圧
−電流変換回路(V/I変換回路)、2,3は発振回
路、4は電圧−電流変換回路(V/I変換回路)、5は
発振回路、6は動作電流調整回路、7は抵抗回路、8は
温度補償回路である。なお、図2の詳細回路図には、図
1のブロックの一部に対応する回路、V/I変換回路
1、発振回路2、動作電流調整回路6、抵抗回路7、温
度補償回路8だけが示されている。他の回路について
は、図2において相当する回路と同様の構成であるの
で、その詳細な図示は割愛する。
【0018】発振回路2,3は、制御電圧AがV/I変
換回路1で変換された制御電流Bにより、共に連動し
て、その出力信号C,Dの発振周波数が制御される。ま
た、発振回路5は、他の制御電圧EがV/I変換回路4
で変換された制御電流Fにより、別個に、その出力信号
Gの発振周波数が制御される。先ず、図2の上半分をも
参照しながら発振回路2について詳細に説明するが、他
の発振回路3,5についても全く同様である。
【0019】反転アンプ2a,充放電回路2b,充放電
回路2cは、この順に一巡して接続されて、発振ループ
を形成する。そして、充放電回路2cにおける充放電電
圧による信号Cが出力信号として出力される。なお、こ
のとき出力信号Cが出力側からの影響を受けないよう
に、充放電電圧が直接そのまま出力されるのではなく
て、一旦トランジスタを介することで出力信号Cが生成
される。充放電回路2bは、反転電圧信号を入力電圧と
して受け、可変gmアンプ2b’がその入力電圧を充放
電電流に変換する。さらに、コンデンサがその充放電電
流により充放電されて充放電電圧信号C’を発生する。
この充放電により、充放電電圧信号C’の位相は、反転
電圧信号から90°遅れる。
【0020】充放電回路2cも、全く同様の構成であ
り、充放電電圧信号C’を受けて、さらに90°位相が
遅れた充放電電圧信号Cを発生する。そして、反転アン
プ2aにより充放電電圧信号Cが反転されて、さらに1
80°位相が遅れた反転電圧信号とされる。こうして一
巡した反転電圧信号はその位相が360°回っており、
一巡前の反転電圧信号が繰り替えされたものといえる。
よって、この発振ループは継続して発振することができ
る。
【0021】ここで、発振周波数は、充放電電流とコン
デンサ容量とによって左右される。しかも、充放電電流
を生成する回路がトランジスタ回路によるアンプ(この
実施例では、いわゆる可変gmアンプ)であり、そのア
ンプの動作電流が制御電流B(図2ではそれが温度補償
された信号)により制御されることで充放電電流のレベ
ルが制御される。つまり、充放電電流が、例えば差動信
号として生成され、それよりも大きな電流値レベルであ
って制御することの容易な動作電流を介して制御され
る。よって、充放電電流が微小な電流であっても、その
電流値レベルは安定している。
【0022】そこで、発振ループに接続されるコンデン
サの容量が小さなものであっても、充放電時定数を大き
な値に維持することができる。そして、コンデンサの容
量が小さければ、さしたるチップ面積の増大を招くこと
もなく、コンデンサをIC内に作り込むことができる。
しかも、発振信号は高調波を含まない調和関数の信号波
形となるので、ノイズを発生することが少ない。したが
って、この構成の発振ループは、安定して低い発振周波
数で発振することができて、しかも、充放電コンデンサ
までもICに内蔵することが可能である。
【0023】次に、動作電流調整回路6は、抵抗回路7
を有している。この例の抵抗回路7は、4つの抵抗が並
列接続されたものであり、各抵抗値は1,2,4,8の
比率となっている。よって、これらの抵抗の接続をレー
ザトリミング装置等で切断することにより、残った抵抗
の組み合わせによる16種類の抵抗値が設定可能であ
る。そして、この抵抗回路7の抵抗値によって動作電流
調整信号Hの値が決定される。発振回路2,3のアンプ
は、その動作電流が制御電流Bによって制御されると同
時に動作電流調整信号Hによっても調整される。また、
発振回路5のアンプは、その動作電流が制御電流Fによ
って制御されると同時にやはり動作電流調整信号Hによ
っても調整される。つまり、発振回路2,3,5は、共
に、動作電流調整信号Hによってその発振状態が調整さ
れる。
【0024】一方、前述の如く全てが同一チップ上に搭
載された発振回路2,3,5は同一の半導体製造プロセ
スを経て製造されることになる。よって、その構成要素
であるアンプやコンデンサ,抵抗等の特性が揃う。これ
により、IC内の各発振回路の発振特性は互いに揃って
おり、例え製造ロットごと或はICごとに特性が変動し
た場合であっても、少なくとも同一IC内における限り
各発振回路の発振周波数が同様の程度の増減で揃って変
動する。したがって、同一IC内では1つの発振回路に
ついて行った調整は他の発振回路についてもそのまま適
用することができ、複数の発振回路2,3,5について
の調整を上述の如く1つの動作調整信号Hで行うことが
有効である。
【0025】そこで、ICのプローブテストの段階にお
いて、制御電圧Aとして基準の電圧を与えて、出力信号
C又はDの発振周波数を測定する。或は、制御電圧Eと
して基準の電圧を与えて、出力信号Gの発振周波数を測
定する。そして、その発振周波数が基準の発振周波数か
ら遷移している程度に応じて、その遷移を最もよく相殺
する抵抗回路7の抵抗値を選択し、上述の如くレーザト
リミング装置等により設定する。発振回路の数に係わら
ず調整はこれだけであり、発振回路数が多くても実に容
易なので、生産効率が向上する。
【0026】このようにしてICの製造段階で予め一個
所だけ調整することで、電圧制御発振回路内蔵ICの出
力信号の発振周波数については、同一ICからの複数の
出力信号相互のばらつきや変動が極めて少なくて安定し
ている。さらに、そればかりでなく、その調整後は、I
Cごとの出力信号のばらつきもない。そこで、他の何ら
の調整をするまでもなく、所定の発振周波数の出力信号
C,D,Gが出力される。よって、このICを採用した
回路には外付けの調整回路等が全く不要であり、機器に
組み込んでから一つ一つの発振回路ごとに調整すること
が不要である。
【0027】したがって、この発明の構成の電圧制御発
振回路内蔵ICは、回路全体がIC化できて高密度実装
に適する。しかも、複数出力信号の発振周波数について
の調整が容易で生産性が高い。なお、この実施例の抵抗
回路7の構成は、一例であり、必要とされる精度に応じ
て抵抗の数を増やしてもよいし、同一抵抗値の抵抗を有
してもよい。また、直列接続を併用した構成であっても
よい。さらに、この実施例では動作電流調整回路6の一
部として温度補償回路8も設けられている。これによ
り、制御電流Bや動作電流調整信号H等について温度補
償がなされて、温度特性の向上も図られている。
【0028】また、電流調整回路の具体的な他の構成
を、図3に示す。この場合、複数の定電流回路が並んで
おり、その総和の電流Hが調整電流とされる。各定電流
回路には、2つの抵抗が直列接続された抵抗回路が対応
しており、その分圧に応じて、初期状態ではそれぞれ電
流値I0,2×I0,4×I0…の定電流が流れる。さ
らに、切断対象個所6a,6b,6c…を切断すること
により、切断された抵抗回路に対応する定電流回路の定
電流が流れなくなる。そこで、上述の例と同様にして動
作電流調整信号Hの電流値が設定でき、上述の例と同様
の効果が得られる。
【0029】この発明の構成の電子機器の一実施例とし
てのステレオチューナを説明する。図4は、その主要部
のブロック図である。ここで、60はステレオチュー
ナ、61はFM用のフロントエンド部、62はFM用の
中間周波増幅部、63はFM用の検波回路、64はマル
チプレクサ、65はAM用のフロントエンド部、66は
AM用の中間周波増幅部、67はAM用の検波回路、6
8は上述の動作電流調整回路と同様の構成の調整回路、
71はアンテナ、72はアンプ、73は右スピーカ、7
4は左スピーカである。このステレオチューナは、FM
フロントエンド部61内の発振回路(OSC)およびA
Mフロントエンド部65内の発振回路(OSC)、マル
チプレクサ64内の電圧制御発振回路(VCO)が、調
整回路68におけるトリミング作業によって一度に調整
できる。
【0030】
【発明の効果】以上の説明から理解できるように、この
発明の構成の電圧制御発振回路内蔵IC及びこの回路を
有する電子機器にあっては、可変gmアンプ等を用いた
発振回路が複数個、同一ICに内蔵される。さらに、抵
抗回路を有する動作電流調整回路が設けられ、一個所で
の抵抗値の設定により各アンプの動作電流の調整がまと
めて行なわれる。これにより、その他の調整が一切不要
となる。その結果、回路全体がIC化されて機器の高密
度実装に貢献することができ、経年変化に強い機器を実
現でき、複数出力信号の発振周波数についての調整につ
いて機器の生産段階での無調整化が図れるため、機器の
生産性向上やコスト低減に貢献することができるという
効果がある。
【図面の簡単な説明】
【図1】図1は、この発明の構成の電圧制御発振回路内
蔵ICの一実施例についてのブロック図である。
【図2】図2は、この発明の構成の電圧制御発振回路内
蔵ICの一実施例についての詳細な回路図である。
【図3】図3は、この発明の構成の電圧制御発振回路内
蔵ICにおける電流調整回路の回路図である。
【図4】図4は、この発明の構成の電子機器の一実施例
としてのステレオチューナのブロック図である。
【図5】図5は、従来の電圧制御発振回路の図である。
【図6】図6は、従来の電圧制御発振回路の図である。
【図7】図7は、従来の発振回路の図である。
【符号の説明】
1 電圧−電流変換回路(V/I変換回路) 2 発振回路 2a 反転アンプ 2b,2c 充放電回路 2b’,2c’ 可変gmアンプ 3 発振回路 4 電圧−電流変換回路(V/I変換回路) 5 発振回路 6 動作電流調整回路 7 抵抗回路 8 温度補償回路 31 充電切換え回路 32 コンデンサ 33 放電抵抗 34 端子 41 発振子 42,43 コンデンサ 44 端子 51 抵抗 52 コンデンサ 53 抵抗 54 コンデンサ 60 ステレオチューナ 61,65 フロントエンド部 62,66 中間周波増幅部 63,67 検波回路 64 マルチプレクサ 68 調整回路 71 アンテナ 72 アンプ 73,74 スピーカ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−36613(JP,A) 特開 平2−214213(JP,A) 特開 昭64−58104(JP,A) 特開 昭57−181232(JP,A) 特開 昭61−214615(JP,A) 特開 平2−271706(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】制御電圧に応じて発振周波数が制御される
    電圧制御発振回路を内蔵する電圧制御発振回路内蔵IC
    において、 電流調整回路と、第1のアンプを有する第1の発振回路
    と、第2のアンプを有する第2の発振回路と、を備え、
    前記電流調整回路は複数の抵抗からなる抵抗回路のトリ
    ミングにより設定された抵抗値に応じた動作電流調整信
    号を生成し、第1の発振回路は第1の発振ループ内の第
    1のアンプの動作電流に応じて発振周波数が制御される
    第1の出力信号を発生し、第1のアンプの動作電流は前
    記制御電圧(又はそれが電圧−電流変換された電流信
    号)によって制御され、第2の発振回路は第2の発振ル
    ープ内の第2のアンプの動作電流に応じて発振周波数が
    制御される第2の出力信号を発生し、第2のアンプの動
    作電流は前記制御電圧又は他の制御電圧(又はそれが電
    圧−電流変換された電流信号)によって制御され、第1
    のアンプ及び第2のアンプの動作電流が共に前記動作電
    流調整信号によって調整もされることを特徴とする電圧
    制御発振回路内蔵IC。
  2. 【請求項2】請求項1記載の電圧制御発振回路内蔵IC
    であって、前記電流調整回路は、前記抵抗回路に代え
    て、それぞれが複数の抵抗の分圧により発生した電圧に
    応じた電流値の定電流を流す複数の定電流回路を具備
    し、前記複数の定電流回路のトリミングにより設定され
    た定電流の和の電流を前記動作電流調整信号として生成
    することを特徴とする電圧制御発振回路内蔵IC。
  3. 【請求項3】制御電圧に応じて発振周波数が制御される
    電圧制御発振回路を内蔵する電子機器において、 電流調整回路と、第1のアンプを有しICに内蔵される
    第1の発振回路と、第2のアンプを有し該ICに内蔵さ
    れる第2の発振回路と、を備え、前記電流調整回路は複
    数の抵抗からなる抵抗回路のトリミングにより設定され
    た抵抗値に応じた動作電流調整信号を生成し、第1の発
    振回路は第1の発振ループ内の第1のアンプの動作電流
    に応じて発振周波数が制御される第1の出力信号を発生
    し、第1のアンプの動作電流は前記制御電圧(又はそれ
    が電圧−電流変換された電流信号)によって制御され、
    第2の発振回路は第2の発振ループ内の第2のアンプの
    動作電流に応じて発振周波数が制御される第2の出力信
    号を発生し、第2のアンプの動作電流は前記制御電圧又
    は他の制御電圧(又はそれが電圧−電流変換された電流
    信号)によって制御され、第1のアンプ及び第2のアン
    プの動作電流が共に前記動作電流調整信号によって調整
    もされることを特徴とする電子機器。
JP13255493A 1992-05-21 1993-05-10 電圧制御発振回路内蔵ic及び電子機器 Expired - Fee Related JP3219171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13255493A JP3219171B2 (ja) 1992-05-21 1993-05-10 電圧制御発振回路内蔵ic及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-154499 1992-05-21
JP15449992 1992-05-21
JP13255493A JP3219171B2 (ja) 1992-05-21 1993-05-10 電圧制御発振回路内蔵ic及び電子機器

Publications (2)

Publication Number Publication Date
JPH0637600A JPH0637600A (ja) 1994-02-10
JP3219171B2 true JP3219171B2 (ja) 2001-10-15

Family

ID=26467096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13255493A Expired - Fee Related JP3219171B2 (ja) 1992-05-21 1993-05-10 電圧制御発振回路内蔵ic及び電子機器

Country Status (1)

Country Link
JP (1) JP3219171B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531852B2 (en) 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP2009159369A (ja) * 2007-12-27 2009-07-16 Denso Corp 発振回路

Also Published As

Publication number Publication date
JPH0637600A (ja) 1994-02-10

Similar Documents

Publication Publication Date Title
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US5600279A (en) VCO having adjustment for fluctuations in relation between control voltage and output frequency
US5952892A (en) Low-gain, low-jitter voltage controlled oscillator circuit
US4667168A (en) Integrated circuit with a phase-locked loop
JPH1056329A (ja) 周波数制御発振器
US10756741B2 (en) Apparatus and methods for rotary traveling wave oscillators
US20100093303A1 (en) Circuit current generation apparatus and method thereof, and signal processing apparatus
JP3219171B2 (ja) 電圧制御発振回路内蔵ic及び電子機器
US6476684B2 (en) Low noise frequency modulator having variable carrier frequency
US5384553A (en) Voltage control oscillation circuit
KR100282193B1 (ko) 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치
KR20020073264A (ko) 필터 회로, 반도체 장치, 필터 시스템 및 신호 주파수제어 방법
JPH0637599A (ja) 電圧制御発振器及び電子機器
US5450039A (en) Integrated circuit having self-contained voltage control oscillation circuit
KR100280926B1 (ko) 전압제어 발진회로
JPH08162911A (ja) 電圧制御発振器
JP2002057576A (ja) 発振回路
JP3281466B2 (ja) Fm受信機
KR20010057036A (ko) 차동 차지펌프를 이용한 위상동기루프의 필터부
JP3216610B2 (ja) プログラマブル水晶発振器
JP2002100962A (ja) 周波数特性調整回路
JPH05218807A (ja) 高周波信号に対する受信装置
JPH0629742A (ja) 温度補償型発振器
JP3957313B2 (ja) Fm送信機
JP3957314B2 (ja) Fm送信機

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees