JP2871067B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2871067B2 JP2871067B2 JP2295827A JP29582790A JP2871067B2 JP 2871067 B2 JP2871067 B2 JP 2871067B2 JP 2295827 A JP2295827 A JP 2295827A JP 29582790 A JP29582790 A JP 29582790A JP 2871067 B2 JP2871067 B2 JP 2871067B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- charging
- peak hold
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リニアICを用いた発振回路に利用され、特
に、周波数、デューティーを可変できる矩形波の発振回
路に関する。
に、周波数、デューティーを可変できる矩形波の発振回
路に関する。
本発明は、充放電用のコンデンサを含む充電回路の充
放電により矩形波信号を発生する発振回路において、 充電回路のピーク電圧をピークホールド回路で保持
し、このピークホールド回路の出力電圧により充放電回
路の放電を制御することにより、 矩形波信号の周波数およびデューティーの調整の簡単
化を図ったものである。
放電により矩形波信号を発生する発振回路において、 充電回路のピーク電圧をピークホールド回路で保持
し、このピークホールド回路の出力電圧により充放電回
路の放電を制御することにより、 矩形波信号の周波数およびデューティーの調整の簡単
化を図ったものである。
従来の発振回路は、第５図に示すように、充放電用の
コンデンサC5と、電源VCCおよび抵抗R6を通ってコンデ
ンサC5を充電する電流値を制御する可変抵抗VR4と、コ
ンデンサC5充電時にのみ電流を流すように働くダイオー
ドD3と、逆にコンデンサC3を放電する電流値を制御する
可変抵抗VR3と、コンデンサC5放電時にのみ電流を流す
ように働くダイオードD2と、コンデンサC5の充放電の振
幅を決める抵抗R4、R5およびR6とで構成されるヒステリ
テス回路と、コンデンサC5の充放電出力106と、ヒステ
リシス回路のレベルである正転端子入力105とを比較
し、矩形波の発振出力100を出力するコンパレータ11と
を含んでいる。
コンデンサC5と、電源VCCおよび抵抗R6を通ってコンデ
ンサC5を充電する電流値を制御する可変抵抗VR4と、コ
ンデンサC5充電時にのみ電流を流すように働くダイオー
ドD3と、逆にコンデンサC3を放電する電流値を制御する
可変抵抗VR3と、コンデンサC5放電時にのみ電流を流す
ように働くダイオードD2と、コンデンサC5の充放電の振
幅を決める抵抗R4、R5およびR6とで構成されるヒステリ
テス回路と、コンデンサC5の充放電出力106と、ヒステ
リシス回路のレベルである正転端子入力105とを比較
し、矩形波の発振出力100を出力するコンパレータ11と
を含んでいる。
次に、本従来例の動作について、第６図（ａ）および
（ｂ）に示すタイミングチャートを参照して説明する。
（ｂ）に示すタイミングチャートを参照して説明する。
まず、コンパレータ11の出力が「ロー」レベルから
「ハイ」レベルに変化した場合を考える。充電開始時の
コンデンサC5の充電電圧V3は、 V3＝（R5R6）／｛R4＋（R5R6）｝×VCC で表される。（ここで、R5R6はR5とR6との並列接続を
表す。） ここからコンデンサC5は、可変抵抗VR4およびダイオ
ードD3を通って流れる電流icで充電され、その充電電圧
がV4、すなわち、抵抗R7は小さいとして、 V4＝（R4R6）／｛（R4R6）＋R5｝×Vcc まで充電される（区間T3）と、コンパレータ11の出力は
反転し、「ロー」レベルとなり、コンデンサC5は、可変
抵抗VR3およびダイオードD2を通って流れる電流ic0で放
電され、コンデンサC5の電圧がV3になるまで放電され
る。（区間T4）、V3まで放電されると、コンパレータ11
は再び反転し、発振出力100は「ロー」レベルから「ハ
イ」レベルに変化し、以後このサイクル（T3→T4）を繰
り返すことにより発振を維持するようになっている。
（岡村廸夫「OPアンプ回路の設計」CQ出版社、1973年P.
219参照。） 〔発明が解決しようとする課題〕 この従来の発振回路では、時間T3およびT4は、それぞ
れ充電電流icおよび放電電流ic0で決まる。すなわち T3＝ｆ（VR4） T4＝ｇ（VR3） となるため、周期T5は、 T5＝T3＋T4＝ｆ（VR4）＋ｇ（VR3） となり、周期（発振周波数）およびデューティーは、可
変抵抗VR3およびVR4の関数となり、可変抵抗VR3およびV
R4のどちらも周波数およびデューティーに影響する。
「ハイ」レベルに変化した場合を考える。充電開始時の
コンデンサC5の充電電圧V3は、 V3＝（R5R6）／｛R4＋（R5R6）｝×VCC で表される。（ここで、R5R6はR5とR6との並列接続を
表す。） ここからコンデンサC5は、可変抵抗VR4およびダイオ
ードD3を通って流れる電流icで充電され、その充電電圧
がV4、すなわち、抵抗R7は小さいとして、 V4＝（R4R6）／｛（R4R6）＋R5｝×Vcc まで充電される（区間T3）と、コンパレータ11の出力は
反転し、「ロー」レベルとなり、コンデンサC5は、可変
抵抗VR3およびダイオードD2を通って流れる電流ic0で放
電され、コンデンサC5の電圧がV3になるまで放電され
る。（区間T4）、V3まで放電されると、コンパレータ11
は再び反転し、発振出力100は「ロー」レベルから「ハ
イ」レベルに変化し、以後このサイクル（T3→T4）を繰
り返すことにより発振を維持するようになっている。
（岡村廸夫「OPアンプ回路の設計」CQ出版社、1973年P.
219参照。） 〔発明が解決しようとする課題〕 この従来の発振回路では、時間T3およびT4は、それぞ
れ充電電流icおよび放電電流ic0で決まる。すなわち T3＝ｆ（VR4） T4＝ｇ（VR3） となるため、周期T5は、 T5＝T3＋T4＝ｆ（VR4）＋ｇ（VR3） となり、周期（発振周波数）およびデューティーは、可
変抵抗VR3およびVR4の関数となり、可変抵抗VR3およびV
R4のどちらも周波数およびデューティーに影響する。
このため、発振周波数およびデューティーを調整する
とき、どちらの抵抗も調整しなければならず、非常に面
倒であるという欠点があった。
とき、どちらの抵抗も調整しなければならず、非常に面
倒であるという欠点があった。
本発明の目的は、前記の欠点を除去することにより、
調整が簡単にできる発振回路を提供することにある。
調整が簡単にできる発振回路を提供することにある。
本発明は、充放電用のコンデンサを含み電荷を蓄積す
る充電回路と、この充電回路の充放電により矩形波信号
を発生する発振手段とを備えた発振回路において、前記
発振手段は、前記充電回路のピーク電圧値を保持するピ
ークホールド回路と、このピークホールド回路の出力電
圧とあらかじめ与えられた第一の基準電圧とを比較し、
前記ピークホールド回路の出力電圧が高くなったとき前
記充電回路に蓄積された電荷を放電させる放電回路と、
前記ピークホールド回路の出力電圧を抵抗分割して得ら
れる第二の基準電圧と前記充電回路の出力電圧とを比較
することにより、矩形波信号を出力する比較回路とを備
えたことを特徴とする。
る充電回路と、この充電回路の充放電により矩形波信号
を発生する発振手段とを備えた発振回路において、前記
発振手段は、前記充電回路のピーク電圧値を保持するピ
ークホールド回路と、このピークホールド回路の出力電
圧とあらかじめ与えられた第一の基準電圧とを比較し、
前記ピークホールド回路の出力電圧が高くなったとき前
記充電回路に蓄積された電荷を放電させる放電回路と、
前記ピークホールド回路の出力電圧を抵抗分割して得ら
れる第二の基準電圧と前記充電回路の出力電圧とを比較
することにより、矩形波信号を出力する比較回路とを備
えたことを特徴とする。
また、本発明は、前記充電回路は、複数の充放電用の
コンデンサと、これらコンデンサを切り替えるスイッチ
とを含むことができる。
コンデンサと、これらコンデンサを切り替えるスイッチ
とを含むことができる。
放電回路は、ピークホールド回路の出力電圧があらか
じめ定められた第一の基準電圧V1を越えると充電回路を
放電させる。これにより充電回路の充放電波形は、基準
電圧V1をピーク値とする三角波となる。そして、比較回
路は、この基準電圧V1を抵抗分割した第二の基準電圧V2
と充電回路の出力電圧とを比較し、例えば、充電回路の
出力電圧が基準電圧V2に達するまでの時間T2は「ハイ」
レベル、時間T2から充電回路の出力電圧が０から基準電
圧V1に達する時間T1までの（T1−T2）時間は「ロー」レ
ベルになる矩形波信号を出力する。
じめ定められた第一の基準電圧V1を越えると充電回路を
放電させる。これにより充電回路の充放電波形は、基準
電圧V1をピーク値とする三角波となる。そして、比較回
路は、この基準電圧V1を抵抗分割した第二の基準電圧V2
と充電回路の出力電圧とを比較し、例えば、充電回路の
出力電圧が基準電圧V2に達するまでの時間T2は「ハイ」
レベル、時間T2から充電回路の出力電圧が０から基準電
圧V1に達する時間T1までの（T1−T2）時間は「ロー」レ
ベルになる矩形波信号を出力する。
従って、矩形波信号の周波数は、第一の基準電圧V
1（例えば、電源と接地電位間に接続された第一の可変
抵抗により与えられる）の値によって定まり、デューテ
ィーは、第二の基準電圧（例えば、ピークホールド回路
の出力に接続された第二の可変抵抗により与えられる）
の値、換言すると時間T2と時間T1の比で決まり、デュー
ティーは０〜100％まで可変となる。これにより、矩形
波信号の周波数およびデューティーはそれぞれ独立に簡
単に調整することが可能となる。
1（例えば、電源と接地電位間に接続された第一の可変
抵抗により与えられる）の値によって定まり、デューテ
ィーは、第二の基準電圧（例えば、ピークホールド回路
の出力に接続された第二の可変抵抗により与えられる）
の値、換言すると時間T2と時間T1の比で決まり、デュー
ティーは０〜100％まで可変となる。これにより、矩形
波信号の周波数およびデューティーはそれぞれ独立に簡
単に調整することが可能となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一実施例を示すブロック構成図
で、本発明の基本的な構成を示す。
で、本発明の基本的な構成を示す。
本第一実施例は、図外の充放電用のコンデンサを含み
電荷を蓄積する充電回路１と、この充電回路１の充放電
により矩形波信号を発生する発振手段とを備えた発振回
路において、 本発明の特徴とするところの、 前記発振手段は、充電回路１のピーク電圧値を保持す
るピークホールド回路２と、このピークホールド回路２
の出力電圧であるピークホールド出力（１）102とあら
かじめ定められた第一の基準電圧とを比較し、ピークホ
ールド回路２の出力電圧が高くなったとき充電回路１に
蓄積された電荷を放電させる放電回路３と、ピークホー
ルド回路２の出力電圧を抵抗分割して得られる第二の基
準電圧としてのピークホールド出力（２）103と充電回
路の出力電圧である充放電出力101とを比較することに
より、矩形波信号である発振出力100を出力する比較回
路４とを備えている。
電荷を蓄積する充電回路１と、この充電回路１の充放電
により矩形波信号を発生する発振手段とを備えた発振回
路において、 本発明の特徴とするところの、 前記発振手段は、充電回路１のピーク電圧値を保持す
るピークホールド回路２と、このピークホールド回路２
の出力電圧であるピークホールド出力（１）102とあら
かじめ定められた第一の基準電圧とを比較し、ピークホ
ールド回路２の出力電圧が高くなったとき充電回路１に
蓄積された電荷を放電させる放電回路３と、ピークホー
ルド回路２の出力電圧を抵抗分割して得られる第二の基
準電圧としてのピークホールド出力（２）103と充電回
路の出力電圧である充放電出力101とを比較することに
より、矩形波信号である発振出力100を出力する比較回
路４とを備えている。
第２図は本発明の第二実施例を示す回路図で、第１図
の第一実施例を具体化した一例を示す。また第３図
（ａ）〜（ｄ）はその動作を示すタイミングチャートで
ある。
の第一実施例を具体化した一例を示す。また第３図
（ａ）〜（ｄ）はその動作を示すタイミングチャートで
ある。
次に、本第二実施例の構成とその動作とを合わせ説明
する。
する。
充電回路１は、定電流源５およびコンデンサC1で構成
され、このコンデンサC1の充電波形は、第３図（ａ）の
充放電出力101に示すように直線的に増加していく。そ
して、オペアンプ６と、ダイオードD1と、コンデンサC2
とで構成されるピークホールド回路２は、初期状態で
は、コンデンサC1が放電状態であるため、その出力はGN
Dレベルであり、コンデンサC1の充電が開始されるとと
もにその出力は直線的に増加していく。
され、このコンデンサC1の充電波形は、第３図（ａ）の
充放電出力101に示すように直線的に増加していく。そ
して、オペアンプ６と、ダイオードD1と、コンデンサC2
とで構成されるピークホールド回路２は、初期状態で
は、コンデンサC1が放電状態であるため、その出力はGN
Dレベルであり、コンデンサC1の充電が開始されるとと
もにその出力は直線的に増加していく。
また、放電回路３は、可変抵抗VR1、コンパレータ
７、抵抗R1および放電用のバイポーラトランジスタQ1で
構成されており、先のピークホールド回路２のピークホ
ールド出力（１）102が、可変抵抗VR1で決まる基準電圧
V1と等しくなったとき、コンデンサC1にたまった電荷を
バイポーラトランジスタQ1を介して放電するように働く
（第３図（ｂ）参照）。このときピークホールド回路の
出力102は基準電圧V1に固定される。
７、抵抗R1および放電用のバイポーラトランジスタQ1で
構成されており、先のピークホールド回路２のピークホ
ールド出力（１）102が、可変抵抗VR1で決まる基準電圧
V1と等しくなったとき、コンデンサC1にたまった電荷を
バイポーラトランジスタQ1を介して放電するように働く
（第３図（ｂ）参照）。このときピークホールド回路の
出力102は基準電圧V1に固定される。
この結果、コンデンサC1の充電波形のピーク値は、基
準電圧V1およびピークホールド出力（１）102と一致す
ることになる（第３図（ａ）参照）。
準電圧V1およびピークホールド出力（１）102と一致す
ることになる（第３図（ａ）参照）。
そして、ピークホールド回路２のコンデンサC2に蓄え
られた電荷は並列に接続された可変抵抗VR2を通って微
少放電され、ピークホールド回路の出力102はわずかに
基準電圧V1を下回る。ここで、コンパレータ７の出力10
4はロウレベルに切り替わり、コンデンサＣの充電が再
開する（第３図（ｂ））。このサイクルで発振動作を行
う。
られた電荷は並列に接続された可変抵抗VR2を通って微
少放電され、ピークホールド回路の出力102はわずかに
基準電圧V1を下回る。ここで、コンパレータ７の出力10
4はロウレベルに切り替わり、コンデンサＣの充電が再
開する（第３図（ｂ））。このサイクルで発振動作を行
う。
ピークホールド回路２の出力102は、可変抵抗VR2の放
電時に第１の基準電圧V1から多少ずれるが、その変化分
は基準電圧V1に対して微少であるため無視でき、基準電
圧V1を可変抵抗VR2で分圧したピークホールド回路の出
力の値は一定値の基準電圧V2となり、デューティーは可
変抵抗VR2の制御のみで得ることができ、所望の発振出
力100が得られる（第３図（ｃ）、（ｄ）参照）。
電時に第１の基準電圧V1から多少ずれるが、その変化分
は基準電圧V1に対して微少であるため無視でき、基準電
圧V1を可変抵抗VR2で分圧したピークホールド回路の出
力の値は一定値の基準電圧V2となり、デューティーは可
変抵抗VR2の制御のみで得ることができ、所望の発振出
力100が得られる（第３図（ｃ）、（ｄ）参照）。
ここで、ピークホールド出力（２）103の値である基
準電圧V2は、ピークホールド出力（１）102、すなわち
基準電圧V1を可変抵抗VR2で抵抗分割した値となるた
め、基準電圧V2としては０からV1まで取り得ることとな
り、第３図（ｄ）において、T2は０からT1まで、すなわ
ち、デューティーとして０から100％を可変抵抗VR2の制
御のみで得ることができる。また、周期T1は前述から明
らかなように、可変抵抗VR1のみの調整で制御できるよ
うになる。
準電圧V2は、ピークホールド出力（１）102、すなわち
基準電圧V1を可変抵抗VR2で抵抗分割した値となるた
め、基準電圧V2としては０からV1まで取り得ることとな
り、第３図（ｄ）において、T2は０からT1まで、すなわ
ち、デューティーとして０から100％を可変抵抗VR2の制
御のみで得ることができる。また、周期T1は前述から明
らかなように、可変抵抗VR1のみの調整で制御できるよ
うになる。
なお、可変抵抗VR2の値は、ピークホールド値が変動
しないよう、1MΩ以上、C2として、0.1μＦ以上が望ま
しく、電源電圧VCC＝15V程度で、0.1〜100Hz程度のスム
ーズな発振出力を得ることができる。
しないよう、1MΩ以上、C2として、0.1μＦ以上が望ま
しく、電源電圧VCC＝15V程度で、0.1〜100Hz程度のスム
ーズな発振出力を得ることができる。
第４図は本発明の第三実施例を示す回路図で、第１図
の第一実施例を具体化した他の例を示す。
の第一実施例を具体化した他の例を示す。
本第三実施例が第二実施例と異なる点は、充電回路１
において、スイッチ９を介して、充放電用のコンデンサ
C1、C3およびC4を切り替えられるようになっているこ
と、および、ピークホールド回路２の出力にバッファ用
のオペアンプ10を付けたこと、抵抗R3をコンデンサC2と
並列に挿入したこと、および放電用のトランジスタをMO
SトランジスタQ2で置き替えたことにあり、基本的な動
作は全く第一実施例と同じである。
において、スイッチ９を介して、充放電用のコンデンサ
C1、C3およびC4を切り替えられるようになっているこ
と、および、ピークホールド回路２の出力にバッファ用
のオペアンプ10を付けたこと、抵抗R3をコンデンサC2と
並列に挿入したこと、および放電用のトランジスタをMO
SトランジスタQ2で置き替えたことにあり、基本的な動
作は全く第一実施例と同じである。
ただし、コンデンサC1、C3およびC4をスイッチ９で切
り替えてやることにより、発振出力100の発振周波数を
容量値の比倍（C3/C1、C4/C3）することができる利点を
もっており、容量値を多段に切り替えて行けば、本構成
の発振回路で0.1〜100KHz程度までの出力を得ることが
可能となる。
り替えてやることにより、発振出力100の発振周波数を
容量値の比倍（C3/C1、C4/C3）することができる利点を
もっており、容量値を多段に切り替えて行けば、本構成
の発振回路で0.1〜100KHz程度までの出力を得ることが
可能となる。
以上説明したように、本発明は、周期（発振周波数）
およびデューティーの制御が、それぞれ独立した可変抵
抗で制御でき、かつ、それが互いに影響をおよぼさない
ため、周波数調整およびデューティー制御が非常にやり
やすくなる効果がある。
およびデューティーの制御が、それぞれ独立した可変抵
抗で制御でき、かつ、それが互いに影響をおよぼさない
ため、周波数調整およびデューティー制御が非常にやり
やすくなる効果がある。
第１図は本発明の第一実施例を示すブロック構成図。 第２図は本発明の第二実施例を示す回路図。 第３図（ａ）〜（ｄ）はその動作を示すタイミングチャ
ート。 第４図は本発明の第三実施例を示す回路図。 第５図は従来例を示す回路図。 第６図（ａ）および（ｂ）はその動作を示すタイミング
チャート。 １……充電回路、２……ピークホールド回路、３……放
電回路、４……比較回路、５……定電流源、６、10……
オペアンプ、７、８、11……コンパレータ、９……スイ
ッチ、100……発振出力、101、106……充放電出力、102
……ピークホールド出力（１）、103……ピークホール
ド出力（２）、104……コンパレータ出力、105……正転
端子入力、C1〜C5……コンデンサ、D1〜D3……ダイオー
ド、GND……接地電位、Q1……バイポーラトランジス
タ、Q2……MOSトランジスタ、R1〜R7……抵抗、VCC……
電源、VR1〜VR4……可変抵抗。
ート。 第４図は本発明の第三実施例を示す回路図。 第５図は従来例を示す回路図。 第６図（ａ）および（ｂ）はその動作を示すタイミング
チャート。 １……充電回路、２……ピークホールド回路、３……放
電回路、４……比較回路、５……定電流源、６、10……
オペアンプ、７、８、11……コンパレータ、９……スイ
ッチ、100……発振出力、101、106……充放電出力、102
……ピークホールド出力（１）、103……ピークホール
ド出力（２）、104……コンパレータ出力、105……正転
端子入力、C1〜C5……コンデンサ、D1〜D3……ダイオー
ド、GND……接地電位、Q1……バイポーラトランジス
タ、Q2……MOSトランジスタ、R1〜R7……抵抗、VCC……
電源、VR1〜VR4……可変抵抗。
Claims (2)
- 【請求項１】充放電用のコンデンサを含み電荷を蓄積す
る充電回路と、 この充電回路の充放電により矩形波信号を発生する発振
手段と を備えた発振回路において、 前記発振手段は、 前記充電回路のピーク電圧値を保持するピークホールド
回路と、 このピークホールド回路の出力電圧とあらかじめ与えら
れた第一の基準電圧とを比較し、前記ピークホールド回
路の出力電圧が高くなったとき前記充電回路に蓄積され
た電荷を放電させる放電回路と、 前記ピークホールド回路の出力電圧を抵抗分割して得ら
れる第二の基準電圧と前記充電回路の出力電圧とを比較
することにより、矩形波信号を出力する比較回路と を備えたことを特徴とする発振回路。 - 【請求項２】前記充電回路は、複数の充放電用のコンデ
ンサと、これらコンデンサを切り替えるスイッチとを含
む請求項１に記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295827A JP2871067B2 (ja) | 1990-10-31 | 1990-10-31 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295827A JP2871067B2 (ja) | 1990-10-31 | 1990-10-31 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168803A JPH04168803A (ja) | 1992-06-17 |
| JP2871067B2 true JP2871067B2 (ja) | 1999-03-17 |
Family
ID=17825693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2295827A Expired - Fee Related JP2871067B2 (ja) | 1990-10-31 | 1990-10-31 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871067B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI396469B (zh) | 2002-09-04 | 2013-05-11 | Samsung Display Co Ltd | 液晶顯示器之換流器 |
| JP4940684B2 (ja) * | 2006-02-10 | 2012-05-30 | 富士通セミコンダクター株式会社 | 位相調整回路および位相調整方法 |
| JP2008131091A (ja) * | 2006-11-16 | 2008-06-05 | Mitsubishi Electric Corp | ステータス情報通信システム |
| EP2434366B1 (en) | 2010-09-27 | 2019-04-17 | Semiconductor Energy Laboratory Co, Ltd. | Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit |
-
1990
- 1990-10-31 JP JP2295827A patent/JP2871067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04168803A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132820B2 (en) | Synthetic ripple regulator | |
| EP0818875A2 (en) | Step-down type DC-DC regulator | |
| US5959853A (en) | Closed-loop switched capacitor network power supply | |
| US7518349B2 (en) | Current multiplier/divider-configured feed-forward compensation for buck-mode converter controller with programmed switching frequency | |
| US6369558B2 (en) | Switching regulator | |
| US5757632A (en) | Switched capacitance voltage multiplier | |
| JP2013090512A (ja) | ランプ信号生成回路及びランプ信号調整回路 | |
| JP4647763B2 (ja) | ヒステリシススイッチモード電源の周波数制御 | |
| JP2871067B2 (ja) | 発振回路 | |
| EP0662747B1 (en) | A DC/DC converter for outputting multiple signals | |
| JPH04222457A (ja) | スイッチングコンバータ | |
| US5233285A (en) | Voltage regulator device for charging a battery by an alternator | |
| US6473322B2 (en) | AC-DC converter | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP2003188693A (ja) | 発振回路 | |
| JP2718068B2 (ja) | 振幅制御台形波発生装置 | |
| JP2006345611A (ja) | チャージポンプ回路 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP3733121B2 (ja) | 安定化電源回路 | |
| JP2007067508A (ja) | 鋸波生成回路及び直流−直流コンバータ | |
| JP3352048B2 (ja) | スイッチング電源用制御回路 | |
| EP0358098A2 (en) | Switching voltage regulator with stabilized loop gain | |
| JPH073831Y2 (ja) | 集積回路 | |
| JPH0783619B2 (ja) | インバータ駆動装置 | |
| JPH1013197A (ja) | のこぎり波発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |