TWI339009B - Limiter circuit - Google Patents

Description

1339009 九、發明說明： 【發明所屬之技術領域】 預定範圍之限制 器電i發明係關於用以將輸出信號位準限制於- 【先前技術】 單，上。在這樣_下， 到一低電壓操作電f輸^電壓壓=電路輸出信號 限制。 m之紐位準必碰關ϋ電路所 器電包含兩個叫同·難的電路及一限制 ΐ構造範例。在圖1G中，第—電路1係、為以電源供 電路路，第二電路2係為以電源供應電壓vdd2 t來自第1路1之輸出縣係^接2Ϊ υν至電源供應電壓VDD1的範圍内變動。 為表示出第一電路1之詳細構造範例。在圖11中， 動施加於—差動放大115的反相輸人，並且使來自差 曰^大為5之輸出連接到一 Pch_M〇s電晶體刪之開極。將 2原、極連接到電源供應電壓VDm。電晶體MP1 u及極 f ^了電路1之輸出電壓v_，並且也與差動放大以之= 及定電流源4連接’而定電流源4之另—端接地。以這 像的構k，當電晶體MP1在飽和區域操作以及差動放大器電路5 之迴路增益夠大的狀況下’差動放大ϋ 5的差動輸人電壓變小， 而且滿足輸出電壓V0UT1約等於輸入電壓VlN。 1339009 ^如圖12所示之限制器電路3的結構範例，揭露於日本專利申 請案第58-70482號。在圖12之限制器電路3中，qL、qll以及 QD係為Nch-MOS電晶體。將來自第一電路丨之輸入電壓施加至 一脈波產生器100之輸入終端。脈波產生器1〇〇之非反相輸出連 接至電晶體QL之閘極。脈波產生器1〇〇之反相輸出連接至電晶體 QD之閘極。此外，將一固定電壓VLL藉由一電壓轉換器1〇1施 ，口至電晶體QLL之閘極。電日日日體ql之祕連接至-電源供應電 壓VCC，並且電晶體QL之源極連接電晶體qLl汲極。再者，電 晶體QLL之源極連接至電晶體QD之汲極，且電晶體QD之源極 接地。因此，電晶體QD汲極係作為限制器電路3之輸出電壓而 輸出。 若，脈，產生器1〇〇之輸入電壓ν〇υτι變高，則電晶體QD之 閘極電壓將藉由脈波產生II丨⑻的操作而從高電壓變成接地位 準。因此電晶體QD便關閉，同時電晶體QL之閘極電壓從接地位 準變成電源供應位準vcc。因此，電晶體導通。 迫裡，當將定電壓VLL施加於電晶體QLL之閘極時，若輸 出電壓V0UT2超過VLL —VTH，則電晶體QLL會關閉。因此，限 制器電路3的運作使得輸出電壓v_不超過VLL —VTH。注意 到電壓VTH係為電晶體qll的臨界電壓。 而祐ί 定，由Α電晶體QL及QD所決定之限制器電路3的臨界 ^㈣V iQ，當輪入電壓v〇un高於VTQ時，輸出電壓v〇UT2則 ，限制於VLL-VTH。此外，當輸入電壓ν〇υτι低於VTQ時，輸 ^壓變成接地位準。圖13表示輸入電壓¥_及輸出電 壓V〇UT2間的關係。 ，14係為表示出使用其他方式來限制輸出電壓之電壓位準之 ^制益電路3之構造圖。在圖14所示之限糖電路3中，緩衝電 罢2〇1係輸出幾乎等於輸入信號之信號。具體來說，設 ϋC A I、A 200係為了增加輸入阻抗，然而設置緩衝電路201係 為了減>、輸出阻抗。—電阻R發揮f流關的功収防止過電流 1339009 從緩衝電路200流至電壓源6。 在圖14所示之電路中’假定電壓源6之電麗值為％且二極 ，D之順向縣為術，當輸入電壓v咖為VL + VD丁或更低 時，輸出電壓V0Ut2變成幾乎相等於輸入電壓。另一方面， 當輸入電壓V〇UT1比VL + VDT還高時，二極體D變為順向偏壓 且可導電。因關3之限制n電路3的運作係俾使輸出電壓v 不會超過VL + VDT。 然而在上述關H電路巾，現已發現容錢生包含誤差 出電壓。

為了更具體說明，在圖12所示之限制器電路3中，輸出電壓 V_以由電晶體QL及QD決定的臨界電壓VTq為限，由接地 位準0V ‘交成-限制電壓VLL-VTH。因此輸出電壓γουτ2之電壓 位準被限制在下限值接地位準〇ν或上限值VLL一 VTH。如前述， 圖12所不之限制器電路3 +能輸出介於下限值〇v或上限值νιχ -VTH^_t間電壓，因此當輸人電壓為—類比信號時，會出 現輸入信號無法正確地傳輸到輸出側的問題。 此外’由於圖14所示之限制器電路3包含許多裝置，可能容 易產生由電阻R、二極體D、緩衝電路2〇〇以及201的特性變動 所引起之信號傳輸誤差。 【發明内容】 .根據本發明之第-實施例設置有一限制器電路，該電路包 含‘一非反相以及反相輪入的差動放大器電路，該反相輸入 以輸入㈣供應賴限湘電路；—⑽差動放大器輸出供應的 驅動電路，-具有祕、祕與·力MGS冑帛體，該M〇s電 晶體的源極與&極兩者其-連接職驅動電路的輸出， 該MOS電 晶體的源極與汲極兩者之另一者連接該差動放大器的非反相輸 入’該MOS電晶體的閘極以預定電壓被施加；以及—連接該Μ〇§ 電晶體的源極與沒極兩者之另一者之負載電路。 1339009 、如上所述，根據本發明之第一實施例之限制器電路具有—構 造，在此構造中，該驅動電路之輸出經由以預定電壓施加 極之MOS電晶體以及差動放大器而回饋到驅動電路之輸入/以此 構造，在該限制器電路中，若輸入信號的電壓位準等同或小於 施加到由該MOS電晶體閘極之預定電壓所決定之上限值限 電路之輸出電壓將隨著該限制器電路之輸入電壓而改變。而且^ ，入電壓到達上限值之後，電路便運作以將限制器電路之輸出 壓限制於上限值。因此即使當輸入電壓係為包含中 類比信號，也能_賴。 坠位旱的 例之限㈣電路能夠以一簡單構造來限制輸 f\ 預定電壓饋入至其閘極之M〇s電晶體插 入於圖11所示n路之輸出部^再者，藉由i現如上述之 回饋控制的效果’便可以抑制輸出電壓的誤差。因此，與圖Μ 目比’本發明之第"'實施例之限制器電路較能抑制信 人根據本發明之第二實施例設置有一限制器電路，該電路包 含.一具有非反相及反相輸入的差動放大器電路，該反相輸入被 以-輸入信躲應至·㈣電路；—以該差動放大驗應之驅 動電路’娜動電路的輸出連接該差動放大器的非反相輸入丨一 =源極、汲極與閘極的M0S電晶體，該M0S電晶體的源極與 没極兩者其-連接到該驅動電路的輸&，該M0S電晶體的問極& 以二預定賴供紅；以及-連接機MQS電晶體極 兩者的另一者之負載電路。 ’、汉往 如上所述，如同第-實施例之限制器電路，根據本發明 ^施例之關器電路具有-構造，在此構造中，該驅動電路之^ 出經由差滅大純回饋難動電路的輸人。因此， 入 U為類比信號時，也能限制電壓。此外，本實施例的限&器電 構造限簡出賴辦，在其巾，本實施例之限制 益電路之輸出電麼位準被限制於預定位準或更低。如此，盘圖14 8 1339009 之限制器電路相比下，可抑制信號傳輸誤差。 根據本發明之第三實_設£有—關 一 ίϊΐ大電路，該反相輸人以—輸人信號供應至關器電路； “差減大ϋ之輸純應之驅動電路；—置以連接 之輸出至非反相輸人之_路徑；以及—被設置以運作來 嫌制H電路之輸出信號位準於第—預定限制值或更低2 換裝置。 如上所述，如同第-實施例之限制器電路，根據本發明之 j施例之限電路具有-構造’在此構造中，該驅動電路之 輸出經由差動放大器而回饋到驅動電路的輸入。因此 ，為類比信號時，也能限制電壓。此外，本實施例的限= 路旎以一利用交換裝置之簡單構造限制輸出電壓，該交換 用以限制本實施例之限制器電路之輸出電壓於第一預定位^更 低。如此與圖14之限制器電路相比，可抑制信號傳輸誤差广旯 本發明提供一種能夠限制數位信號之電壓且且有 之輸出電壓之關n f路。 /、η差又抑制 【實施方式】 d L本發明將以參照說明實施例在此描述。熟悉本技藝者可認知 到許多替代的實施例可藉由使用本發明的内容而完成了而且 明的範圍並不限制於以說明為目的的實施例。 餐 以下的描述裡’相似的部分分別在整份說明查及 相同的參照數字，並且為了明確與簡潔，同樣的^不 現。 第一實施例 圖1係為表示根據此實施例之限制器電路10之構、生方 圖1的構造係與圖11的第一電路之相同處在於：輪$ ·、Ι 饋入-差動放大H 5之反相輸人，差動放大H 5之輸^接3 1339009 之閘極’而且電晶體MP1之源極連接於電源供應電壓 此外，在本實施例之限制器電路10中，電晶體Μρι汲極連 接於一 Nch-MOS電晶體Ml之汲極。電晶體Ml源極與定電流源 4 t一端以及該差動放大器5之非反相輸入相連接，一回饋路徑 並藉由差動放大器5、電晶體MP1與電晶體Ml形成。此外，1 由電壓源6產生之定電壓VL被施加於電晶體河丨之閘極，且電 B曰體Ml之源極係為限制器電路之輸出電壓。

在限制器電路10+，電晶體MP1具有作為用以驅動該輸出 電壓VOUT之驅動電路之功能。該定電流源4則 所用之負載電路的功能。 ~ @㈣ 、吾人可理解顯示於圖1的電路構造係僅用於說明，而不 =達到相同功能性。對如圖2的範例而言，可藉由將具有驅動 電路之功能的電晶體ΜΡ1更換成Neh_M〇S電晶體，並 驅動電路狀負載f路之魏的定電赫4的位置來達成目^。 1 ΐ限制器電路⑺中，輸人電壓VlN被饋人至差動放大 斋5之反相輸入。差動放大器5之輸出係連接於一賊_廳 晶體MN1H Neh_M〇s f晶體麵之源極接地。麻·應 電晶? MN1之汲極連接於Nch-M〇s電晶體之源極以及差動 放大器5之非反向輸人。—回饋路徑藉由差動放大器$ m此外，電晶體疆之汲極將作為限制器電路1〇之輸 听4 與定電流源4之一端相連接，而且定㉝ f 電源供應電壓VDm。圖2所示之獅 係與圖1所不之相同處在於:係將由電壓源 施加於電晶體Ml之赚。 ，下來’將細下詳細描賴丨_之 作。，以下的說明裡，VT1表示電晶體M1的臨界J110的插 在圖1中的限制器電路财，電晶體MP1之汲極經由電( 1339009 體Ml及差動放大器5回饋到電晶體河？1之閘極。因此當電晶體 -MP1及Ml在一飽和區域中運作且差動放大器5之迴路增益夠大 =，差動放大器5之差動輸入電壓會變小。這使得限制器電路 能運作以滿足輸出電壓V〇UT約等於輸入電壓Vjn。 °° 另一方面，定電壓VL被施加於包含在該回饋路徑的電晶體 之閘極，因此嘗试輸出一超過VL—VT1的電源電壓將造成電 ^體Ml關閉。因此若輸入電壓VfN超過VL—VT1，電晶體M1 變成關閉，如此，對電晶體MP1之閘極的回饋將無法作用。所以 輸出電壓VoudiL限定在Vl —ντι或更低的電壓範圍。圖3表示 • 限制器電路10之輸入電壓及輸出電壓νουτ間的關係。 在圖1的限㈣電路10中’為了輸出電壓V猜的上限限制 在VLM或更低，可決定電壓源6的生成電壓VL以滿足以下之公 式(1)。換句話說，電壓源6的生成電壓VL將為VLM + VT1或更 低0 ’ VL-VTl <VLM (1) 在圖12的習知關H電路巾，已有在輸出輕上差異極大的 ΐΊη其^^電壓為類比信號。而另一方面，本實施例的限制器 窀路10具有一結構，在此構造中，電晶體Μρι之汲極經 =VL被施加至其間極之電晶體及差動放大器5回饋到電 二輯造’以輸人碰〜作為上限值或更 :侧《电！ v〇UTr通者掰入電壓Vin而改變，並且在輸入電壓v VLM之後’該電料_措丨賴V_限制在上 因此，即使當輸入電壓Vin為類比信糾，也能夠產 生&差受抑制的輸出電壓V〇UT。 此外’因圖14所示之限制器電路包含許多裝置，合 ^由電阻R、三極體D、緩衝電路2〇〇以及2〇1之特性變動所 J的誤差。而另—方面，本實施例的限制器電路 之電晶體Μ丨被插入至圖n所示之第一電路的一輸出 1339009 由執行上述回饋控制可以抑制輸出電壓的誤差。因此，限 «電路10比圖14的限制器電路更能抑制信號傳輸誤差。 此外’圖14所示之習知限制||電路中，需要置人用以調整阻 =的緩衝電路200以及2〇卜因此出現消耗電流變大的問題。另— ^，由於本實施例的限制器電路1〇包含以定電壓VL施加於 J =極之電晶體Ml，其中該電晶體Ml係被置入於圖u所亍之 U路的輸出部分中，故不需要使用於圖14所示之習知限制器 二中之緩衝電路200以及201。因此，與圖14所示之習知限制 =電路相比，本實施例的限制器電路1〇更能降低電力消耗。 第一實施例 根據本實施例之限制器電路20之結構係顯示於圖4。在 ，電路的結構與第一實施例之限制器電路1〇有之相同處在於. ^電壓被輸入至差動放大器5之反相輸入，一回饋路徑藉由 ^動放大器5、電晶體MP1及電晶體M1而形成，電晶體⑽曰之 極與定電流源4之—端相連接，而且電晶體M 路2〇之輸出(輸出·ν〇υτ)。 ^制益電 此外’在圖4中’第二電路2係以電源供應電壓VDD2 作。第二電路2被饋以限制器電路20之輪出電壓。本實施例之 =器電路20具有電源供應電壓VDD2被施加至電晶體⑷之問極 ^構造。因此’本實施例之限制器電路2〇不需要用到連接於 體Ivii之閘極的電壓源6。 Βθ 在限制器電路20中，電源供應電壓VDD2被施加至電晶體

Ml之閘極。於是，限制器電路2〇便運作而使得輸出電壓v a 上限能限制在VDD2 —VT1或更低的範圍内。這裡，電壓VT1指

電體Ml之臨界電壓。圖5表示限制器電路20之輸入電壓v 及輸出電壓V0UT間的關係。 电铿VlN 第三實施例 圖6所示係為根據本實施例之限制器電路3〇之構造。在其 中’MDEP1係為具有貞臨界電壓特徵的空乏型Neh_M〇s電晶體。 12 1339009 與圖1所示之限制器電路10不同的是，電晶體Ml變為空乏型電 晶體MDEP卜 具體來說，電晶體MP1之汲極與電晶體MDEP1之汲極相連 接，電壓源6之輪出連接電晶之閘極，電晶體MDEpi 之源極與定，流源4的一端以及該差動放大器5之非反相輸入相 連接，並且藉由差動放大器5、電晶體⑽！與電晶體MDEpi形 成一回饋路徑。此外’電晶體MDEP1之源極為限制器電路3〇之 輸出(輸出電壓VQUT)。

在限制器電路30中，電晶體MDEP1為空乏型。換句話說， 電晶體MDEP1之臨界電壓VT2係為負值。因此，藉由將包含在 第一實施例限制器電路1〇中的電晶體M1變更成空乏型電晶 MDEP1，限制器電路3〇的輸出電愿ν〇υτ之電壓範圍的 被限制於VL—VT2=VL+丨VT2丨或者更低。圖7表示限制器$ 路30之輸入電壓Vjn及輸出電壓ν〇ϋτ間的關係。 如先前敘述，在本實施例的限制器電路3〇中，輸出 之上限被限制於VL+丨VT2丨或者更低。因此，當藉由電廢^

之關料路2G㈣電也可為空乏 第四實施例 園8所不係為根據本實施例之限制器電路4〇之 ，圖1所示之第-實施例之限制器電路1〇之相同處在於^ 人至差動放大器5之反相輸入，差動放大器5'之 ;=MP1之閉極’而且電晶體一源極連接電： 此外’此構造與圖1所示之第一實施例之限制 ^之相同處在於：f Μ MP1之祕輕電晶^$ 10 d 曰曰體Μ〗之源極連接於糊源4的一端，物6之：心 13 1339009 電晶體Ml之閘極’而且電晶體mi之源極為限制器電路4〇之輸 出電壓V〇ut。 另一f面’限制器電路4〇包含一放大器以放大輸入信號。具 體的說’藉由電晶體Ml之源極連接放大器7以及放大器7之輸 出連接差動放大器5之非反相輸入，一回饋路徑由差動放大器5、 電晶體MP1、電晶體Ml與放大器7形成。

以下詳細說明限制器電路40的操作情形。在下列的說明裡， 放大器7的增益稱為G。在限制器電路40裡，電晶體MP1之汲 極經由電晶體Μ卜放大器7以及差動放大器5而回饋到電晶體 ΜΡ1之閘極。因此，當電晶體Μρι以及M1在飽和區域中操作且 差動放大5的迴路增益也夠大時，差動放大器5的差動輸入電 壓會變小。 此外，在限制器電路4〇裡，藉由放大器7放大G倍的輸出電 壓VOl^r社號係為差動放大器5之非反相輸入。因此，若於差 動放大5之差練人電壓為小的狀況，職電路運作以便滿足 輸出電壓約等於Vw/G。 一力，田於疋電壓VL被施加到包含在回饋電路裡的電晶 Ϊ 5 2極rat試輸出一超過VL_VT1之電源電壓將造成電晶 體Ml關閉。因此，若輸入電壓〜超過Gx(vl—，電晶體 關·閉二ί此到電晶體’之閘極的回饋將無法作用。所以， 制’限制器電路4G的輸出電壓U被限 入雜v 壓細。圖9表示限繼電路30之輸 入電£ ViN及輸出電壓V〇ut間的關係。 如上所述，本實施例之限制器電路4〇能將 電=準降得比輸人電壓ViN還低。接著 ου丁第 能在 本發明很_的撕增關，==== 山9009 變 精神範圍内仍可加以修正或改 【圖式簡單說明】 圖會2=^述及其他目的、優點及特徵從下列說明益參考附 圖1係為根據本發明第—實施例之一限制 圖。圖2係為表示如圖i之限制器電路的相同操作之其^^圖示 電壓—細㈣_私輸出與輸入 係為根據本發明第二實關之限制 圖5係為根據本發明第二實施例之限制 。 電壓間之關係表示圖。 路之輸出與輸入 圖6係為根據本發明第三實施例之限制 圖7係為根據本發明第三實施例之限制 電壓間之關絲示圖。 ⑽與輸入 圖8係為根據本發明第四實施例之限制器電 圖9係為根據本發明第四實施例盘。 電壓間之關係表示圖^ 旧·之輸出與輸入 圖10係為一包含習知之第一與第二電路 裝置的構造範例表示圖。 制益電路之 圖11係為習知之第—電路構造表示圖。 圖12係為習知之限制器電路構造表示圖。 係表^係為圖以習知之限制器電路之輸出與輸人電壓間之關 圖14係為習知之限制器電路構造表示圖。 【元件符號說明】 1第一電路

15 1339009 2 第二電路 3、10、20、30、40 限制器電路 4定電流源 5 差動放大器 6電壓源 7放大器 100脈波產生器 101電壓轉換器 200、201 緩衝電路 D 二極體 G放大器7之增益 R 電阻 MP1 Pch-MOS 電晶體

Ml、MN1、QL、QLL、QD Nch-MOS 電晶體 MDEP1 空乏型Pch-MOS電晶體 VDD1、VDD2、VCC 電源供應電壓

Vin 輸入電壓 V〇uT 輸出電壓 VL、 VLL 定電壓 VT1 電晶體Ml之臨界電壓 VT2 電晶體MDEP1之臨界電壓 VTH 電晶體QLL之臨界電壓 VTQ 限制器電路3之臨界電壓 V〇UTl 限制器電路3之輸入電壓 V〇UT2 限制器電路3之輸出電壓 16

Claims (1)

1339009 十、申請專利範圍： ι_ 一種限制器電路，包含： a) -差動放大ϋ電路，具有__非反相與—反相輸人，該反相輸入 以一輸入信號饋入至該限制器電路； b) —驅動電路，係以該差動放大器之—輪出饋入之； c) 一 MOS電晶體’具有一雜、一汲極與一問極，該M〇s電 晶體之源極與沒極兩者其一連接到該驢動電路之一輸出，該 MOS電晶體的源極與沒極兩者之另—者連接該差動放大器之該 非反相輸入，該MOS電晶體之該閘極以一預定電壓施加之，以 及； d) —負載電路，連接該MOS電晶體之源極與汲極兩者之該另一 者。 2. —種限制器電路，包含： a) —差動放大器電路，具有一非反相與一反相輸入，該反相輸入 以一輸入信號饋入至該限制器電路； b) —驅動電路，係以該差動放大器之一輸出饋入之，該驅動電 路之一輸出連接該差動放大器的非反相輸入； c) 一 MOS電晶體’具有一源極、一汲極與一閘極，該m〇S電 晶體之源極與汲極兩者其一連接到該驅動電路之輸出’該MOS 電晶體之該閘極以一預定電壓施加之，以及； μ載電路’連接5亥MOS電晶體之源極與沒極兩者之該另一 者。 3. 如申請專利範圍第1項之限制器電路，其中該m〇s電晶體係為 一空乏型M0S電晶體。 4. 如申請專利範圍第2項之限制器電路，其中該MOS電晶體係為 一空乏型]VI0S電晶體。 5·如申請專利範圍第1項之限制器電路，更包含一放大器，該放 大器配置於該電晶體之源極和汲極兩者之該另一者與該差動放 大器之非反相輸入之間。 (S :) 17 1339009 6. 如申凊專利範圍第2項之限制器電路，更包含一放大器，該放 大器配置於該電晶體之源極和汲極兩者其一與該差動^大器之 該非反相輸入之間。 7. 如申凊專利範圍第1項之限制器電路’其中該驅動電路係為一 Nch-MOS電晶體。 8. 如申請專利範圍帛2項之限制器電路，其中該驅動電路係為一 Nch-MOS電晶體。 9·如申請專利·第丨項之限制H電路，其中該驅動電路係為一 Pch-MOS電晶體。 10.如申請專娜圍第2項之關器電路，其中該驅動電路係為一 Pch-MOS電晶體。 η—如申=專利麵第〗項之關器電路，射該負載電路係為一 疋電流源。 12. = 申ΐί娜㈣2項之關轉路，其巾該貞《路係為- 疋冤流源。 13. —種半導體設備，包含： 如申請專利範圍第1項之限制器電路； 二源ΐ供應’一操作電壓到該限制器電路而配置； 一第：電一輸出信號饋入之，以及； 該第二操作電壓係低於該第一 物二電路祕置’ 其中電f體之該閘極連_第m 14. 一種+導體設備，包含： 如申凊專利範圍第2項之限制器電路； 一第一電壓源，為供應一第一柽 二 二弗柄作電壓到該限制器電路而配置； 弟一電路，以該限制器電路之 一第二電壓泝，為供庙一铱^铷出k號饋入之，以及， 价ίίίν? 第二操作電壓到該第二電路而配置， «玄第一钿作電壓係低於該第一操作 其中該M0S電晶體之該閘極連接該第二電壓源。 1339009 -預定範圍，包含: 係以一輸入信號饋入至該t；f器反^一反相輸入，該反相輸入 差動放大器之—輪出饋人之; 置，以^位’為連接該驅動電路之一輸出到該非反相輸入而設 健㈣11電路之—輸出韻位準於 16.如申請專利範圍第15項之限制 ， —& ^ 於該驅動電路與該非反相輸人之間，以及， 之電_過-第二哀非反相輸入上 限制該限制器電路之該輸出信號位準了 ’ ~限制器電路運作以 圍第15項之限制1^路，其中該交觀置係為 Γ沒極與一閑極之M〇S電晶體，1亥M0S電 連胁該购魏之該輸出，該 轉^目曰^入 兩者之另一者連接於該差動放大器之 iitnf二’Γ及將用以定義該第一預定限制值之電壓施加 到泫MOS電晶體之該閘極。 18·如申請專利範圍第15項之限制器電路，更 到該驅動電路_置彻源，其中該交換J置“： 極、一沒極與一問極之M〇S電晶體，該M0S電晶體 極兩者其一連接到該驅動電路之輸出，該M0S電晶 極與祕兩者之另-者連接至該賴源，以及將用以定 ΛΛ—核制值之電壓施加到該Mos電晶體之該閘極。 ϋ專利範圍第17項之限制器電路，其中該MOS電晶體係 為一空乏型MOS電晶體。 2〇.如申^專利範圍第18項之限制器電路，其中該mqs電 為一空乏型MOS電晶體。 21‘如申請專利範圍第15項之限制器電路，更包含一置入於該1 19 1339009 饋路徑中之放大器。