JPWO2008026528A1 - トランスコンダクタンスアンプ - Google Patents
トランスコンダクタンスアンプ Download PDFInfo
- Publication number
- JPWO2008026528A1 JPWO2008026528A1 JP2008532047A JP2008532047A JPWO2008026528A1 JP WO2008026528 A1 JPWO2008026528 A1 JP WO2008026528A1 JP 2008532047 A JP2008532047 A JP 2008532047A JP 2008532047 A JP2008532047 A JP 2008532047A JP WO2008026528 A1 JPWO2008026528 A1 JP WO2008026528A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- input
- terminal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45066—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more inputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
入力電圧と出力電流との関係が線形である範囲のチューニング電圧Vctrlの大きさによる変化を抑え、より広い動作入力範囲においてトランスコンダクタンスを調整することのできるトランスコンダクタンスアンプを提供する。ソース接地されたMOSトランジスタ(111、112)とで形成される差動対と、MOSトランジスタ(113、114)と、増幅器(106、107)と、電圧発生回路(100)と、差動対入力電圧発生回路(120)とから構成されている。トランスコンダクタンスを制御するチューニング電圧Vctrlの変化に合せて差動対に入力される全差動信号の入力差動コモン電圧VcmをVctrlとの差が一定になるように調整することによって、トランスコンダクタンスアンプが良好な線形性を得ることができる範囲を一定に保つことができる。
Description
本発明は、トランスコンダクタンスアンプに関し、より詳細には、電圧を電流に変換するトランスコンダクタンスアンプに関するものである。
トランスコンダクタンスアンプは、入力電圧に比例した出力電流を供給する増幅器であり、一般に安定した利得(トランスコンダクタンス)を持つ。言い換えると、所定の動作入力範囲にわたり入力電圧を変化させたとき出力電流がそれに比例して変化している、つまり出力電流が入力電圧に関して線形である。
所定の動作入力範囲において入力電圧と出力電流との間の良好な線形性を持つ従来のトランスコンダクタンスアンプとして、例えば、図1にあるようなソース接地されたMOSトランジスタ対を用いる方法が知られている(非特許文献1参照)。増幅器106、107、およびMOSトランジスタ111、112に対してそれぞれカスコード接続されたMOSトランジスタ113、114を用いることによって、入力の変化に対して常にMOSトランジスタ111、112のドレイン電圧が一定になるようにされている。また、各MOSトランジスタの(チャネル幅とチャネル長との比である)トランジスタサイズやチューニング電圧値Vctrlおよびコモン電圧Vcmは、差動対を形成するMOSトランジスタ111、112が三極管領域で動作するように、かつ、MOSトランジスタ113および114が飽和領域で動作するように電圧発生回路100および固定電圧発生器119によってそれぞれ制御されている。また、入力電圧Vip、Vinは差動対入力電圧発生回路120によって制御され、差動対入力電圧発生回路120は、入力電圧Vinputとコモン電圧Vcmが入力され、電圧VipをMOSトランジスタ111のゲート端子に出力し電圧VinをMOSトランジスタ112のゲート端子に出力する。
図2に、従来のトランスコンダクタンスアンプにおける入力電圧と出力電流を入力電圧で微分して得られるトランスコンダクタンスGmとの関係を示す。Vip−Vin=0の付近においてトランスコンダクタンスGmが一定であり、出力電流が入力電圧に比例することが分かる。入力電圧と出力電流との間の線形性を保ちながら、チューニング電圧Vctrlの制御によってトランスコンダクタンスGmの調整を行うことも可能であり、チューニング電圧Vctrlを中レベルから小レベルおよび大レベルに変えたときのトランスコンダクタンスGmがそれぞれ示されている。
しかしながら、図1に示すような従来のトランスコンダクタンスアンプでは、トランスコンダクタンスの調整を行うためにチューニング電圧Vctrlを大きくしていくと、図2に示すようにトランスコンダクタンスアンプの入力電圧と出力電流との間の線形性が悪化してしまうという課題があった。すなわち、チューニング電圧Vctrlの大きさによってトランスコンダクタンスGmが一定である範囲が変化するので、動作入力範囲全体にわたって入力電圧と出力電流との間の線形性を保った状態でトランスコンダクタンスGmの調整を行えるようにするためには、動作入力範囲を狭くするか、チューニング電圧Vctrlの変化量を小さくしてトランスコンダクタンスGmの調整範囲を狭くする必要があった。
Behzad Razavi著、黒田忠広 監約、「アナログCMOS集積回路の設計 応用編」、丸善株式会社、平成17年7月30日、p559
本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、入力電圧と出力電流との関係が線形である範囲のチューニング電圧Vctrlの大きさによる変化を抑え、より広い動作入力範囲においてトランスコンダクタンスを調整することのできるトランスコンダクタンスアンプを提供することにある。
このような目的を達成するために、本発明は、入力電圧に比例した出力電流を供給するトランスコンダクタンスアンプであって、三極管領域で動作する、ソース接地された第1および第2のMOSトランジスタから形成された差動対と、飽和領域で動作する、ソース端子が第1のMOSトランジスタのドレイン端子と接続された第3のMOSトランジスタと、飽和領域で動作する、ソース端子が第2のMOSトランジスタのドレイン端子と接続された第4のMOSトランジスタと、負入力端子が第3のMOSトランジスタのソース端子に接続され、出力端子が第3のMOSトランジスタのゲート端子に接続された第1の増幅器と、負入力端子が第4のMOSトランジスタのソース端子に接続され、出力端子が第4のMOSトランジスタのゲート端子に接続された第2の増幅器と、第1および第2の増幅器の正入力端子電圧に入力されるチューニング電圧と、差動対に入力される第1の電圧および第2の電圧のコモン電圧とを、チューニング電圧とコモン電圧との差が一定となるように生成する電圧発生回路と、コモン電圧が入力され、第1のMOSトランジスタのゲート端子に出力する第1の電圧と、第2のMOSトランジスタのゲート端子に出力する第2の電圧とを生成する差動対入力電圧発生回路とを備え、第2の電圧は、2×(コモン電圧)−(第1の電圧)であり、入力電圧は、第1の電圧と第2の電圧との差であり、出力電流は、第1および第3のMOSトランジスタのドレイン・ソース間を流れる第1の電流Ipと、第2および第4のMOSトランジスタのドレイン・ソース間を流れる第2の電流Inとの差であることを特徴とする。
前記トランスコンダクタンスアンプは、電圧発生回路が、電圧発生器と、固定電流源と、電圧発生器と固定電流源の出力端子との間に直列接続された抵抗とを備え、電圧発生器と抵抗との間からチューニング電圧を出力し、抵抗と固定電流源との間からコモン電圧を出力することができる。
前記トランスコンダクタンスアンプは、電圧発生回路が、電圧発生器と、固定電流源と、電圧発生器と固定電流源の入力端子との間に直列接続された抵抗とを備え、電圧発生器と抵抗との接続点がコモン電圧であり、抵抗と固定電流源との接続点がチューニング電圧であることができる。
前記トランスコンダクタンスアンプは、電圧発生器が、直列接続された、第2の電流源と、第5および第6のMOSトランジスタと、第3の増幅器とを備え、第6のMOSトランジスタのソース端子と、第5のトランジスタのドレイン端子と、第3の増幅器の負入力端子とが接続され、ソース接地された第5のトランジスタのゲート端子が、第6のMOSトランジスタのドレイン端子と第2の電流源の出力端子とに接続され、第5のMOSトランジスタのゲート電圧がコモン電圧であり、第3の増幅器の正入力端子電圧がチューニング電圧であることができる。
前記トランスコンダクタンスアンプは、第5のMOSトランジスタが第1および第2のMOSトランジスタと、第6のMOSトランジスタが第3および第4のMOSトランジスタとカレントミラー関係を有するようにされることができる。
前記トランスコンダクタンスアンプは、第2の電流源を可変とすることができる。
前記トランスコンダクタンスアンプは、電圧発生器を可変とすることができる。
本発明によれば、入力電圧と出力電流との間に良好な線形性を持つ範囲がチューニング電圧Vctrlに依存せず、広いトランスコンダクタンスチューニングレンジを持つトランスコンダクタンスアンプを提供することができる。
以下、図面を参照にしながら本発明の実施形態について詳細に説明する。
(実施形態1)
図3に、本発明の実施形態1に係るトランスコンダクタンスアンプの回路図を示す。図3に示すように、本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
図3に、本発明の実施形態1に係るトランスコンダクタンスアンプの回路図を示す。図3に示すように、本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
電圧発生回路100は差動対に入力される全差動信号のコモン電圧Vcmと、トランスコンダクタンスを制御するチューニング電圧Vctrlを生成し、チューニング電圧Vctrlを増幅器106、107の正入力端子に出力可能なように、および電圧Vcmを差動対入力電圧発生回路120に出力可能なようにそれぞれ接続されている。MOSトランジスタ111、112の各ドレイン端子はMOSトランジスタ113、114のソース端子とそれぞれ接続され、MOSトランジスタ111、112の各ゲート端子は差動対入力電圧発生回路120の電圧Vipを出力する端子、Vinを出力する端子とそれぞれ接続されている。差動対入力電圧発生回路120は、入力端子INPUTから入力される入力電圧Vinputとコモン電圧Vcmが入力され、電圧Vip及び電圧Vinを生成する。増幅器106、107の負入力端子にはMOSトランジスタ111、112のドレイン端子およびMOSトランジスタ113、114のソース端子がそれぞれ接続されている。また、増幅器106、107の各出力端子は、MOSトランジスタ113、114のゲート端子とそれぞれ接続されている。また、MOSトランジスタ111、112は三極管領域で、MOSトランジスタ113、114は飽和領域で、それぞれ動作するように調整されている。
図10に、差動対入力電圧発生回路120の一実施例を示す。電圧Vipと電圧Vinとの差(トランスコンダクタンスアンプの入力)と実質的に等価である入力電圧Vinputと、コモン電圧Vcmとが入力され、差動対に入力される電圧Vip、Vinが出力される。
入力電圧Vinputは、シングル差動変換回路130を経て差動信号Vinputp、Vinputnとなり、抵抗Rhp1、Rhp2と容量Chp1、Chp2とから構成されるHPF(ハイパスフィルタ)により、それぞれの信号の基準電位をコモン電圧Vcmに直したあと、MOSトランジスタ111および112のゲート端子に出力される。シングル差動変換回路130を用いず直接、差動信号であるVinputp、Vinputnを元に差動対へ入力される電圧を発生させてももちろん良い。
また図11に、差動対入力電圧発生回路120の別の実施例を示す。電圧Vipと電圧Vinとの差(トランスコンダクタンスアンプの入力)と実質的に等価である入力電圧Vinputと、コモン電圧Vcmとが入力され、差動対に入力される電圧Vip、Vinが出力される。
入力電圧Vinputは、シングル差動変換回路130を経て差動信号Vinputp、Vinputnとなり、レベルシフト回路131および132によりそれぞれの信号の基準電位をコモン電圧Vcmに直したあと、MOSトランジスタ111および112のゲート端子に出力される。シングル差動変換回路130を用いず直接、差動信号であるVinputp、Vinputnを元に差動対へ入力される電圧を発生させてももちろん良い。
ここで差動対入力電圧発生回路は、上記二つの実施例のみに限定されるわけではないことを付け加えておく。
このような構成において、MOSトランジスタ111、112の各ゲート端子に発生する電圧Vip、Vinの差Vip−Vinを入力電圧とし、MOSトランジスタ113、114の各ドレイン端子OP、ONに流れる電流Ip、Inの差Ip−Inを出力電流とすると、図3に示されている回路はトランスコンダクタンスアンプとして機能する。
ここで、図4に、MOSトランジスタ111のゲート電圧Vipに対する電流Ipの値と、電流Ipをゲート電圧Vipで微分した値、すなわちMOSトランジスタ111のトランスコンダクタンスGmpをあわせて示す。以下、MOSトランジスタ111に注目し、MOSトランジスタ111のゲート電圧Vipに応じて電流Ipがどのように変化するかを、図4を参照にしながら説明する。
増幅器106、107およびMOSトランジスタ113、114により、差動対を形成するMOSトランジスタ111、112のドレイン電圧は入力の変化に対して、常に一定(=Vctrl)となる。
ゲート電圧Vipが0VからMOSトランジスタ111のスレショルド電圧Vth1までの領域では、電流Ipは0である(遮断領域)。
ゲート電圧VipがVth1<Vip<Vctrl+Vth1となる領域では、MOSトランジスタ111は飽和領域で動作し、そのときの電流Ipは次式で表される。
ここで、k1はトランジスタサイズと製造プロセスに依存する係数である。さらに、VipがVip>Vctrl+Vth1となる領域では、MOSトランジスタ111は三極管領域で動作し、そのときの電流Ipは次式であらわされる。
ここで、飽和領域と三極管領域の境界であるゲート電圧Vipの電圧をVtr1とすると、
以下、MOSトランジスタ111、112で構成される差動対について図5を参照にしながら説明する。
MOSトランジスタ112のゲート電圧をVinとする。さらにゲート電圧Vipとゲート電圧Vinの入力差動コモン電圧をVcmとすると、ゲート電圧Vinは
差動対の全体のトランスコンダクタンスGmは、GmpとGmnの和で与えられる。図5に示すように、トータルのトランスコンダクタンスGmは、Vcmを中心に、±(Vcm−Vtr1)の範囲内で良好な線形性を得ることができる。ここでMOSトランジスタ111、112を両方とも三極管領域で動作させるために、VcmをVtr1<Vcmとなるよう設定することに留意されたい。
ここで、本発明では、トランスコンダクタンスのチューニングの際に、チューニング電圧Vctrlだけでなく入力差動コモン電圧Vcmも制御することによって、良好な線形性を有する領域を制御することを特徴としている。具体的には、コモン電圧は、電圧発生回路100において、チューニング電圧との差が定数となるように調整される。数式(3)からVcm−Vtr1を計算すると次式のように表現することができる。
数式(5)から、コモン電圧Vcmとチューニング電圧Vctrlとの差が定数になるようにすると、Vcm−Vtr1に対するチューニング電圧Vctrlの影響を低減することができることが見出される。
すなわち、たとえトランスコンダクタンスのチューニング目的でチューニング電圧Vctrlを変化させたとしても、チューニング電圧Vctrlの変化に合せて入力差動コモン電圧Vcmを調整することによって、トランスコンダクタンスアンプが良好な線形性を得ることができる範囲を一定に保つことができる(図6参照)。
特に、
これより本発明は、動作入力範囲における良好な線形性を有する範囲のチューニング電圧Vctrlの大きさによる変化を抑え、広いトランスコンダクタンスチューニングレンジを持つ、トランスコンダクタンスアンプを提供することができる。
(実施形態2)
図7に、本発明の実施形態2に係るトランスコンダクタンスアンプの回路図を示す。本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
図7に、本発明の実施形態2に係るトランスコンダクタンスアンプの回路図を示す。本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
電圧発生回路100は差動対に入力される全差動信号のコモン電圧Vcmと、トランスコンダクタンスを制御するチューニング電圧Vctrlを生成し、チューニング電圧Vctrlを増幅器106、107の正入力端子に出力可能なように、および電圧Vcmを差動対入力電圧発生回路120に出力可能なようにそれぞれ接続されている。MOSトランジスタ111、112の各ドレイン端子はMOSトランジスタ113、114のソース端子とそれぞれ接続され、MOSトランジスタ111、112の各ゲート端子は差動対入力電圧発生回路120の電圧Vipを出力する端子、Vinを出力する端子とそれぞれ接続されている。差動対入力電圧発生回路120は、入力端子INPUTから入力される入力電圧Vinputとコモン電圧Vcmが入力され、電圧Vip及び電圧Vinを生成する。増幅器106、107の負入力端子にはMOSトランジスタ111、112のドレイン端子およびMOSトランジスタ113、114のソース端子がそれぞれ接続されている。また、増幅器106、107の各出力端子は、MOSトランジスタ113、114のゲート端子とそれぞれ接続されている。また、MOSトランジスタ111、112は三極管領域で、MOSトランジスタ113、114は飽和領域で、それぞれ動作するように調整されている。
図7に示すように、本実施形態のトランスコンダクタンスアンプは、実施形態1における電圧発生回路100の構成を次に示すような構成のもので置き換えたものである。すなわち、電圧発生回路100は、電圧発生器102と固定電流源109と抵抗Rdとから構成され、抵抗Rdは電圧発生器102と固定電流源109との間に接続されており、固定電流源109の出力側に接続されている。抵抗Rdは、チップ上に形成されるポリシリコンからなる抵抗体だけに限られることはなく、例えば金属配線や三極管領域で動作させたMOSトランジスタなどでも良い。
ここで電圧発生器102からの出力をVctrlとし、固定電流源109と抵抗Rdの接続点の電圧もしくはそれをボルテージホロアしたものをVcmとすると、抵抗Rdと固定電流Idの積Rd×IdがVcmとVctrlの差である。このように図7に示す構成により、VcmとVctrlとを常に一定の電圧差に保つことができ、この差をβ+Vth1となるように構成すると、数式(5)により±βの領域で良好な線形性を有することができる。ここでβは任意の定数である。電圧発生器102の出力電圧を所望の値にすることにより、チューニング電圧Vctrl及びコモン電圧Vcmを所望の値にすることができる。ここで、電圧発生器102の出力電圧を可変としても良いし、チューニング電圧Vctrl及びコモン電圧Vcmが所望の値となるように設定した後にその出力電圧の値を固定としても良い。
よって、本実施形態は、動作入力範囲における良好な線形性を有する範囲のチューニング電圧Vctrlの大きさによる変化を抑え、広いトランスコンダクタンスチューニングレンジを持つ、トランスコンダクタンスアンプを可能にする。
(実施形態3)
図8に、本発明の実施形態3に係るトランスコンダクタンスアンプの回路図を示す。本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
図8に、本発明の実施形態3に係るトランスコンダクタンスアンプの回路図を示す。本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
電圧発生回路100は差動対に入力される全差動信号のコモン電圧Vcmと、トランスコンダクタンスを制御するチューニング電圧Vctrlを生成し、チューニング電圧Vctrlを増幅器106、107の正入力端子に出力可能なように、および電圧Vcmを差動対入力電圧発生回路120に出力可能なようにそれぞれ接続されている。差動対入力電圧発生回路120は、入力端子INPUTから入力される入力電圧Vinputとコモン電圧Vcmが入力され、電圧Vip及び電圧Vinを生成する。MOSトランジスタ111、112の各ドレイン端子はMOSトランジスタ113、114のソース端子とそれぞれ接続され、MOSトランジスタ111、112の各ゲート端子は差動対入力電圧発生回路120の電圧Vipを出力する端子、Vinを出力する端子とそれぞれ接続されている。増幅器106、107の負入力端子にはMOSトランジスタ111、112のドレイン端子およびMOSトランジスタ113、114のソース端子がそれぞれ接続されている。また、増幅器106、107の各出力端子は、MOSトランジスタ113、114のゲート端子とそれぞれ接続されている。また、MOSトランジスタ111、112は三極管領域で、MOSトランジスタ113、114は飽和領域で、それぞれ動作するように調整されている。
図8に示すように、本実施形態のトランスコンダクタンスアンプは、実施形態1における電圧発生回路100の構成を次に示すような構成のもので置き換えたものである。すなわち、電圧発生回路100は、電圧発生器104と固定電流源110と抵抗Rdとから構成され、抵抗Rdは電圧発生器104と固定電流源110との間に接続されており、固定電流源110の入力側に接続されている。抵抗Rdは、チップ上に形成されるポリシリコンからなる抵抗体だけに限られることはなく、例えば金属配線や三極管領域で動作させたMOSトランジスタなどでも良い。
ここで電圧発生器104からの出力をVcmとし、固定電流源110と抵抗Rdの接続点の電圧もしくはそれをボルテージホロアしたものをVctrlとすると、抵抗Rdと固定電流Idの積Rd×IdがVcmとVctrlの差である。このように図8に示す構成により、VcmとVctrlとを常に一定の電圧差に保つことができ、この差をβ+Vth1となるように構成すると、数式(5)により±βの領域で良好な線形性を有することができる。ここでβは任意の定数である。電圧発生器104の出力電圧を所望の値にすることにより、コモン電圧Vcm及びチューニング電圧Vctrlを所望の値にすることができる。ここで、電圧発生器104の出力電圧を可変としても良いし、コモン電圧Vcm及びチューニング電圧Vctrlが所望の値となるように設定した後にその出力電圧の値を固定としても良い。
よって、本実施形態は、動作入力範囲における良好な線形性を有する範囲のチューニング電圧Vctrlの大きさによる変化を抑え、広いトランスコンダクタンスチューニングレンジを持つ、トランスコンダクタンスアンプを可能にする。
(実施形態4)
図9に、本発明の実施形態4に係るトランスコンダクタンスアンプの回路図を示す。本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
図9に、本発明の実施形態4に係るトランスコンダクタンスアンプの回路図を示す。本実施形態のトランスコンダクタンスアンプは、ソース接地されたMOSトランジスタ111、112とで形成される差動対と、MOSトランジスタ113、114と、増幅器106、107と、電圧発生回路100と、差動対入力電圧発生回路120とから構成されている。
電圧発生回路100は差動対に入力される全差動信号のコモン電圧Vcmと、トランスコンダクタンスを制御するチューニング電圧Vctrlを生成し、チューニング電圧Vctrlを増幅器106、107の正入力端子に出力可能なように、および電圧Vcmを差動対入力電圧発生回路120に出力可能なようにそれぞれ接続されている。MOSトランジスタ111、112の各ドレイン端子はMOSトランジスタ113、114のソース端子とそれぞれ接続され、MOSトランジスタ111、112の各ゲート端子は差動対入力電圧発生回路120の電圧Vipを出力する端子、Vinを出力する端子とそれぞれ接続されている。差動対入力電圧発生回路120は、入力端子INPUTから入力される入力電圧Vinputとコモン電圧Vcmが入力され、電圧Vip及び電圧Vinを生成する。増幅器106、107の負入力端子にはMOSトランジスタ111、112のドレイン端子およびMOSトランジスタ113、114のソース端子がそれぞれ接続されている。また、増幅器106、107の各出力端子は、MOSトランジスタ113、114のゲート端子とそれぞれ接続されている。また、MOSトランジスタ111、112は三極管領域で、MOSトランジスタ113、114は飽和領域で、それぞれ動作するように調整されている。
電圧発生回路100は、電圧発生器104と固定電流源110と抵抗Rdとから構成され、抵抗Rdは電圧発生器104と固定電流源110との間に接続されており、固定電流源110の入力側に接続されている。抵抗Rdは、チップ上に形成されるポリシリコンからなる抵抗体だけに限られることはなく、例えば金属配線や三極管領域で動作させたMOSトランジスタなどでも良い。
図9に示すように、本実施形態のトランスコンダクタンスアンプは、実施形態3における電圧発生器104を次に示すような構成もので置き換えたものである。すなわち、電圧発生器104は、電流源105と、MOSトランジスタ115、116と、増幅器108とから構成され、ソース接地されたMOSトランジスタ115のドレイン端子とMOSトランジスタ116のソース端子は互いに接続されており、MOSトランジスタ116のドレイン端子は電流源105の出力側と接続されている。MOSトランジスタ116と電流源105との接続点はMOSトランジスタ115のゲート端子と接続されている。増幅器108の正入力端子は固定電流源110と抵抗Rdの接続点に接続され、負入力端子はMOSトランジスタ115のドレイン端子およびMOSトランジスタ116のソース端子と接続されている。増幅器108の出力は、MOSトランジスタ116のゲート端子と接続されている。
ここで電圧発生器104からの出力、すなわちMOSトランジスタ116のドレイン端子と電流源105とMOSトランジスタ115のゲート端子との接続点の電圧をVcmとし、固定電流源110と抵抗Rdの接続点の電圧もしくはそれをボルテージホロアしたものをVctrlとすると、抵抗Rdと固定電流Idの積Rd×IdがVcmとVctrlとの差である。このように図9に示す構成により、VcmとVctrlとを常に一定の電圧差に保つことができ、この差をβ+Vth1となるように構成すると、数式(5)により±βの領域で良好な線形性を有することができる。ここでβは任意の定数である。電流源105の出力電流を所望の値にすることにより、電圧発生器104の出力を所望の値にし、チューニング電圧Vctrl及びコモン電圧Vcmを所望の値にすることができる。ここで、電流源105の出力電流を可変としても良いし、チューニング電圧Vctrl及びコモン電圧Vcmが所望の値となるように電流源105の出力電流を設定した後にその出力電流の値を固定としても良い。
MOSトランジスタ115はトランスコンダクタンスアンプを構成するMOSトランジスタ111、112と、MOSトランジスタ116はMOSトランジスタ113、114とそれぞれカレントミラー関係を有するようなトランジスタサイズにすることが望ましい。すなわち、カレントミラー比を例えばγとする場合、MOSトランジスタ115のトランジスタサイズ×γ=MOSトランジスタ111、112のトランジスタサイズ、およびMOSトランジスタ116のトランジスタサイズ×γ=MOSトランジスタ113、114のトランジスタサイズとなるように構成する。このとき、電流源105から出力される電流をIcとすると、ミラー比γでカレントミラーされ、Ip=γ×(Ic−Id)、In=γ×(Ic−Id)となる。
以上により本実施形態は、動作入力範囲における良好な線形性を有する範囲のチューニング電圧Vctrlの大きさによる変化を抑え、広いトランスコンダクタンスチューニングレンジを持つトランスコンダクタンスアンプであって、さらに、差動対を形成するMOSトランジスタ111、112を流れる電流Ip、Inが、電流源105により直接カレントミラー比で決定できるという特徴をあわせもつトランスコンダクタンスアンプを可能にする。
Claims (7)
- 入力電圧に比例した出力電流を供給するトランスコンダクタンスアンプであって、
三極管領域で動作する、ソース接地された第1および第2のMOSトランジスタから形成された差動対と、
飽和領域で動作する、ソース端子が前記第1のMOSトランジスタのドレイン端子と接続された第3のMOSトランジスタと、
飽和領域で動作する、ソース端子が前記第2のMOSトランジスタのドレイン端子と接続された第4のMOSトランジスタと、
負入力端子が前記第3のMOSトランジスタのソース端子に接続され、出力端子が前記第3のMOSトランジスタのゲート端子に接続された第1の増幅器と、
負入力端子が前記第4のMOSトランジスタのソース端子に接続され、出力端子が前記第4のMOSトランジスタのゲート端子に接続された第2の増幅器と、
前記第1および第2の増幅器の正入力端子電圧に入力されるチューニング電圧と、前記差動対に入力される第1の電圧および第2の電圧のコモン電圧とを、前記チューニング電圧と前記コモン電圧との差が一定となるように生成する電圧発生回路と、
前記コモン電圧が入力され、前記第1のMOSトランジスタのゲート端子に出力する前記第1の電圧と、前記第2のMOSトランジスタのゲート端子に出力する前記第2の電圧とを生成する差動対入力電圧発生回路と
を備え、
前記第2の電圧は、2×(前記コモン電圧)−(前記第1の電圧)であり、
前記入力電圧は、前記第1の電圧と前記第2の電圧との差であり、
前記出力電流は、前記第1および第3のMOSトランジスタのドレイン・ソース間を流れる第1の電流Ipと、前記第2および第4のMOSトランジスタのドレイン・ソース間を流れる第2の電流Inとの差であることを特徴とするトランスコンダクタンスアンプ。 - 前記電圧発生回路は、電圧発生器と、固定電流源と、前記電圧発生器と前記固定電流源の出力端子との間に直列接続された抵抗とを備え、
前記電圧発生器と前記抵抗との間から前記チューニング電圧を出力し、前記抵抗と前記固定電流源との間から前記コモン電圧を出力することを特徴とする請求項1に記載のトランスコンダクタンスアンプ。 - 前記電圧発生回路は、電圧発生器と、固定電流源と、前記電圧発生器と前記固定電流源の入力端子との間に直列接続された抵抗とを備え、
前記電圧発生器と前記抵抗との接続点が前記コモン電圧であり、前記抵抗と前記固定電流源との接続点が前記チューニング電圧であることを特徴とする請求項1に記載のトランスコンダクタンスアンプ。 - 前記電圧発生器は、
直列接続された、第2の電流源と、第5および第6のMOSトランジスタと、第3の増幅器とを備え、
前記第6のMOSトランジスタのソース端子と、前記第5のトランジスタのドレイン端子と、前記第3の増幅器の負入力端子とが接続され、
ソース接地された前記第5のトランジスタのゲート端子は、前記第6のMOSトランジスタのドレイン端子と前記第2の電流源の出力端子とに接続され、
前記第5のMOSトランジスタのゲート電圧は前記コモン電圧であり、前記第3の増幅器の正入力端子電圧は前記チューニング電圧であることを特徴とする請求項3に記載のトランスコンダクタンスアンプ。 - 前記第5のMOSトランジスタは前記第1および第2のMOSトランジスタと、前記第6のMOSトランジスタは前記第3および第4のMOSトランジスタとカレントミラー関係を有するようにされていることを特徴とする請求項4に記載のトランスコンダクタンスアンプ。
- 前記第2の電流源は可変であることを特徴とする請求項4又は5に記載のトランスコンダクタンスアンプ。
- 前記電圧発生器は可変であることを特徴とする請求項2乃至6のいずれかに記載のトランスコンダクタンスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008532047A JP4792503B2 (ja) | 2006-08-28 | 2007-08-27 | トランスコンダクタンスアンプ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006230785 | 2006-08-28 | ||
JP2006230785 | 2006-08-28 | ||
PCT/JP2007/066516 WO2008026528A1 (fr) | 2006-08-28 | 2007-08-27 | Amplificateur à transconductance |
JP2008532047A JP4792503B2 (ja) | 2006-08-28 | 2007-08-27 | トランスコンダクタンスアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008026528A1 true JPWO2008026528A1 (ja) | 2010-01-21 |
JP4792503B2 JP4792503B2 (ja) | 2011-10-12 |
Family
ID=39135811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008532047A Expired - Fee Related JP4792503B2 (ja) | 2006-08-28 | 2007-08-27 | トランスコンダクタンスアンプ |
Country Status (5)
Country | Link |
---|---|
US (1) | US7847635B2 (ja) |
EP (1) | EP2058944B1 (ja) |
JP (1) | JP4792503B2 (ja) |
KR (1) | KR101113378B1 (ja) |
WO (1) | WO2008026528A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056606A (ja) * | 2008-08-26 | 2010-03-11 | Asahi Kasei Electronics Co Ltd | トランスコンダクタンスアンプ |
US8405347B2 (en) * | 2010-10-04 | 2013-03-26 | Ford Global Technologies, Llc | Input voltage based system and method for charging a vehicle battery |
US8626106B2 (en) * | 2011-12-06 | 2014-01-07 | Tensorcom, Inc. | Method and apparatus of an input resistance of a passive mixer to broaden the input matching bandwidth of a common source/gate LNA |
US10110175B1 (en) | 2017-05-19 | 2018-10-23 | Qualcomm Incorporated | Preventing distortion in a differential power amplifier |
US20220255511A1 (en) * | 2019-05-31 | 2022-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Communication device |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190908A (ja) * | 1986-02-17 | 1987-08-21 | Nec Corp | 差動増幅器 |
JP2594585B2 (ja) * | 1987-11-25 | 1997-03-26 | 富士通株式会社 | 演算増幅回路 |
KR960027254A (ko) | 1994-12-29 | 1996-07-22 | 조백제 | 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기 |
JP3574546B2 (ja) * | 1997-05-16 | 2004-10-06 | 日本電信電話株式会社 | 高周波可変利得増幅器 |
JPH11251848A (ja) | 1998-03-05 | 1999-09-17 | Nec Corp | チューナブルmos線形トランスコンダクタンス・アンプ |
JP3490648B2 (ja) | 1998-09-08 | 2004-01-26 | 株式会社東芝 | トランスコンダクタ及びこれを用いたフィルタ回路 |
JP3523139B2 (ja) * | 2000-02-07 | 2004-04-26 | 日本電気株式会社 | 可変利得回路 |
US6549074B2 (en) | 2000-12-05 | 2003-04-15 | Nippon Telegraph And Telephone Corporation | Transconductance amplifier, filter using the transconductance amplifier and tuning circuitry for transconductance amplifier in the filter |
JP3671899B2 (ja) | 2000-12-05 | 2005-07-13 | 日本電信電話株式会社 | トランスコンダクタンスアンプ回路 |
JP3859572B2 (ja) * | 2001-11-16 | 2006-12-20 | 松下電器産業株式会社 | 可変ゲインアンプおよびフィルタ回路 |
US6590452B1 (en) * | 2002-05-31 | 2003-07-08 | National Semiconductor Corporation | High DC gain cascode amplifier stage with low noise performance |
US6724258B1 (en) * | 2002-12-04 | 2004-04-20 | Texas Instruments Incorporated | Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor |
KR20050026668A (ko) * | 2003-09-09 | 2005-03-15 | 한국전자통신연구원 | 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로 |
JP2005354558A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 差動増幅回路 |
JP4533707B2 (ja) | 2004-09-07 | 2010-09-01 | 株式会社ケンウッド | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 |
US7443241B2 (en) | 2005-11-28 | 2008-10-28 | Via Technologies Inc. | RF variable gain amplifier |
WO2008023530A1 (en) | 2006-08-21 | 2008-02-28 | Asahi Kasei Emd Corporation | Transconductance amplifier |
US7474154B1 (en) * | 2007-04-23 | 2009-01-06 | National Semiconductor Corporation | Bias device clamping circuit for fast over-range recovery |
-
2007
- 2007-08-27 US US12/439,093 patent/US7847635B2/en active Active
- 2007-08-27 WO PCT/JP2007/066516 patent/WO2008026528A1/ja active Application Filing
- 2007-08-27 JP JP2008532047A patent/JP4792503B2/ja not_active Expired - Fee Related
- 2007-08-27 EP EP07792993A patent/EP2058944B1/en not_active Expired - Fee Related
- 2007-08-27 KR KR1020097004093A patent/KR101113378B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2008026528A1 (fr) | 2008-03-06 |
EP2058944A1 (en) | 2009-05-13 |
US20100013556A1 (en) | 2010-01-21 |
EP2058944A4 (en) | 2011-05-04 |
KR20090037488A (ko) | 2009-04-15 |
EP2058944B1 (en) | 2012-06-27 |
US7847635B2 (en) | 2010-12-07 |
KR101113378B1 (ko) | 2012-03-13 |
JP4792503B2 (ja) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5443305B2 (ja) | 差動増幅器入力回路のための適応同相モードバイアス | |
JP2009105810A (ja) | 増幅装置及びバイアス回路 | |
JP2010239481A (ja) | 半導体集積回路装置 | |
JP4792503B2 (ja) | トランスコンダクタンスアンプ | |
JP5131036B2 (ja) | 半導体装置 | |
JP2009266225A (ja) | 分圧回路 | |
JPH10303664A (ja) | 可変利得増幅器 | |
JP4652863B2 (ja) | フィルタ回路のq補正 | |
JP4670969B2 (ja) | バイアス回路及びそれを備えたgm−Cフィルタ回路並びに半導体集積回路 | |
JP4855470B2 (ja) | トランスコンダクタンスアンプ | |
JP2005151460A (ja) | Am中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
JP4907395B2 (ja) | 可変利得増幅回路 | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
JP2006157644A (ja) | カレントミラー回路 | |
JP2009094878A (ja) | 差動増幅回路 | |
KR20090032921A (ko) | 고 선형성 트랜스컨덕턴스 증폭기 | |
JP6132881B2 (ja) | 電圧可変利得増幅回路及び差動入力電圧の増幅方法 | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
JP2010056606A (ja) | トランスコンダクタンスアンプ | |
JP5126221B2 (ja) | 増幅回路 | |
JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
JP2012169820A (ja) | プリアンプ回路、及びマイクロフォン | |
JP2008141356A (ja) | 差動増幅回路 | |
JP2006080583A (ja) | 入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |