KR100664987B1 - 선형 특성을 개선한 ｇｍ셀 회로 - Google Patents

선형 특성을 개선한 ｇｍ셀 회로 Download PDF

Info

Publication number
KR100664987B1
KR100664987B1 KR1020040089024A KR20040089024A KR100664987B1 KR 100664987 B1 KR100664987 B1 KR 100664987B1 KR 1020040089024 A KR1020040089024 A KR 1020040089024A KR 20040089024 A KR20040089024 A KR 20040089024A KR 100664987 B1 KR100664987 B1 KR 100664987B1
Authority
KR
South Korea
Prior art keywords
mos transistors
output
amplifier
negative feedback
high gain
Prior art date
Application number
KR1020040089024A
Other languages
English (en)
Other versions
KR20060039799A (ko
Inventor
박경석
백원진
나유삼
최정기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040089024A priority Critical patent/KR100664987B1/ko
Publication of KR20060039799A publication Critical patent/KR20060039799A/ko
Application granted granted Critical
Publication of KR100664987B1 publication Critical patent/KR100664987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling

Abstract

본 발명은 송수신 시스템의 GM-C 필터에 적용되는 GM셀 회로를 제공하는데 그 목적이 있다.
본 발명의 GM셀 회로는, 동작전압(Vdd)을 공급받고, 차동 입력전압(Vin+,Vin-)을 사전에 설정된 높은 포워드 이득으로 증폭하는 고이득 증폭부(100); 상기 고이득 증폭부(100)에 부귀환 루프를 형성하고, 상기 고이득 증폭부(100)의 출력을 사전에 설정된 낮은 백워드 이득으로 증폭하여 상기 고이득 증폭부(100)에 부귀환 신호를 출력하는 부귀환 증폭부(200); 및 제어전압(VC)에 따라 가변되는 저항(RGM)을 갖고, 상기 고이득 증폭부(100) 및 부귀환 증폭부(200)의 협력으로 제공되는 전류를 상기 저항(RGM)으로 증폭하여 차동 출력 전류(Io+,Io-)를 제공하는 GM 셀부(300)를 포함한다.
이러한 본 발명에 의하면, 증폭 회로를 추가하여 제어전압에 따라 전달 컨덕턴스(GM)가 선형적으로 가변되는 선형 특성을 개선함으로써, 선형적 제어범위를 확장할 수 있어, 신호의 적용범위를 확대시킬 수 있는 효과가 있다.
GM-C 필터, GM셀

Description

선형 특성을 개선한 ＧＭ셀 회로{GM-CELL CIRCUIT WITH IMPROVED LINEAR CHARACTERISTICS}
도 1은 종래 GM셀 회로도이다.
도 2는 종래 GM셀 회로의 전압-GM 특성도이다.
도 3은 본 발명에 따른 GM셀 회로도이다.
도 4는 본 발명의 GM셀 회로의 전압-GM 특성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 ; 고이득 증폭부 200 : 부귀환 증폭부
300 : GM 셀부 Vin+,Vin- : 차동 입력전압
Io+,Io- : 차동 출력 전류 Vdd : 동작전압
VC : 제어전압
MO21,MO22 ; 제1 및 제2 출력 MOS 트랜지스터
MI21,MI22 : 제1 및 제2 입력 MOS 트랜지스터
MF21,MF22 : 제1 및 제2 피드백 MOS 트랜지스터
MD20 : MOS 트랜지스터
MD21,MD22 : 제1 및 제2 MOS 트랜지스터
CS21 ~ CS26 : 제1 ~ 제6 전류원
본 발명은 송수신 시스템의 GM-C 필터에 적용되는 GM셀 회로에 관한 것으로, 특히 증폭 회로를 추가하여 제어전압에 따라 전달 컨덕턴스(GM)가 선형적으로 가변되는 선형 특성을 개선함으로써, 선형적 제어범위를 확장할 수 있어, 신호의 적용범위를 확대시킬 수 있는 선형 특성을 개선한 GM셀 회로에 관한 것이다.
일반적으로, 수신기(receiver)의 RF 프론트 엔드부(front end part)에는 주파수를 선택하기 위한 필터가 이용되는데, 최근 통신 시스템의 소형화가 요구됨에 따라, 필터도 IC로 제작하는 것이 요구되고 있다.
이와 같이 필터를 IC로 제작하기 위해서는, 필터를 구성하는 소자를 능동소자로 구현하여야 한다. 이때, 능동소자를 이용하여 필터를 IC화로 제작하는 경우, 그 선형성 및 동작 범위의 확보가 중요하다.
이러한 아날로그 필터(Analog Filter)는, SCF(Switched Capacitor FILTER), MOS 트랜지스터 필터, OTA(Operational Transconductor Amplifier)구조의 필터 등 으로 크게 3종류로 구분된다. 이중에서 수십㎒대역의 필터특성을 얻기 위해서는 OTA구조의 필터가 주류를 이루고 있는데, 이 OTA 필터는, 전달컨덕턴스(Transconductance,GM)에 해당되는 디제너레이터 MOS(Degeneration MOS) 저항을 이용한 GM-C 필터가 가장 많이 사용되고 있다.
이러한 GM-C 필터에 이용되는 GM셀 회로중의 하나를 도 1을 참조하여 설명한다.
도 1은 종래 GM셀 회로도이다.
도 1을 참조하면, 종래의 GM셀 회로는, 제어전압(VC)에 따라 가변되는 저항(RGM)을 갖고, 상기 저항(RGM)에 따라 입력전압을 증폭하는 GM셀부(10)와, 상기 GM셀부(10)에 의해 증폭된 전압을 전류로 변환하여 출력하는 V/I 컨버터(20)와, 상기 GM셀부(10)의 바이어스 전압을 결정하는 전압 결정 회로부(30)를 포함한다.
상기 GM셀부(10)는 동작전압(Vdd)와 접지사이에 직렬로 연결된 제1 전류원(CS1,CS1'), 차동 입력 전압(Vin+,Vin-)을 공급받는 입력 MOS 트랜지스터(MI1,MI1'), 그리고, I/V 컨버팅을 수행하는 출력 MOS 트랜지스터(MO1,MO1')를 포함한다. 또한, 상기 GM셀부(10)는 상기 입력 MOS 트랜지스터(MI1,MI1')의 소스간에 연결되어, 제어전압(VC)에 따라 가변되는 저항(RGM)을 갖는 MOS 트랜지스터(MD)를 포함한다.
이러한 GM셀부(10)는, 상기 입력 MOS 트랜지스터(MI1,MI1')을 통해 차동 입력 전압(Vin+,Vin-)을 입력받아, 상기 차동 입력 전압에 의해서, 상기 제어전압(VC)에 따라 가변되는 저항을 갖는 MOS 트랜지스터(MD)에 전류가 흐르는데, 이 전류는 출력 MOS 트랜지스터(MO1,MO1')에서 전압으로 변환되어 출력된다.
이후, 상기 V/I 컨버터(20)는 상기 출력 MOS 트랜지스터(MO1,MO2)에 의한 전압을 전류로 변환하여 차동 출력 전류(Io+,Io-)를 제공한다.
이러한 종래의 GM셀 회로가 정상적인 동작을 하기 위해서는, 'N1' 및 'N1''노드의 전압이 일정하게 유지되어야 하고, 이때, 상기 제1 전류원(CS1,CS1') 및 입력 MOS 트랜지스터(MI1,MI2)가 정상 동작하게 된다.
상기 전압 결정 회로부(30)가 상기 GM셀부(10)의 'N1' 및 'N1''노드의 전압을 일정하게 유지시켜 주는데, 이에 대해서 구체적으로 설명하면, 상기 전압 결정 회로부(30)에서, 제2 전류원(CS2,CS2')에 의해서 제2 MOS 트랜지스터(MD2,MD2')의 게이트-소스 전압(VGS2)이 결정되고, 상기 제1 전류원(CS1,CS1')에 의해서 출력 MOS 트랜지스터(MO1,MO1')의 게이트-소스 전압(VGS)이 결정되며, 이 두 게이트-소스 전압에 의해서 상기 'N1' 및 'N1''노드의 전압을 결정되고, 이에 따라, 제1 전류원(CS1,CS1') 및 입력 MOS 트랜지스터(MI1,MI1')가 정상적으로 동작하게 된다.
그러나, 종래의 GM셀 회로에서는, 전압 결정 회로부(30)를 추가하여 'N1' 및 'N1''노드의 전압을 안정적으로 결정할 수 있지만, 입력 MOS 트랜지스터, 제2 MOS 트랜지스터(MD2), 'N3'노드 및 출력 MOS 트랜지스터로 음의 피드백회로가 형성된다.
이에 따라, 출력 MOS 트랜지스터(MO1,MO2)를 포함하는 피드백 회로에 의한 저항이, 상기 MOS 트랜지스터의 저항(RGM)에 영향을 주어, 선형적 특성을 저하시켜 도 2에 도시한 바와 같이 완전한 선형성이 구현되지 못하는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 증폭 회로를 추가하여 제어전압에 따라 전달 컨덕턴스(GM)가 선형적으로 가변되는 선형 특성을 개선함으로써, 선형적 제어범위를 확장할 수 있어, 신호의 적용범위를 확대시킬 수 있는 선형 특성을 개선한 GM셀 회로를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 GM셀 회로는,
동작전압을 공급받고, 차동 입력전압을 사전에 설정된 높은 포워드 이득으로 증폭하는 고이득 증폭부;
상기 고이득 증폭부에 부귀환 루프를 형성하고, 상기 고이득 증폭부의 출력 을 사전에 설정된 낮은 백워드 이득으로 증폭하여 상기 고이득 증폭부에 부귀환 신호를 출력하는 부귀환 증폭부; 및
제어전압에 따라 가변되는 저항을 갖고, 상기 고이득 증폭부 및 부귀환 증폭부의 협력으로 제공되는 전류를 상기 저항으로 증폭하여 차동 출력 전류를 제공하는 GM 셀부
를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 3은 본 발명에 따른 GM셀 회로도이다.
도 3을 참조하면, 본 발명의 GM셀 회로는 동작전압(Vdd)을 공급받고, 차동 입력전압(Vin+,Vin-)을 사전에 설정된 높은 포워드 이득으로 증폭하는 고이득 증폭부(100)와, 상기 고이득 증폭부(100)에 부귀환 루프를 형성하고, 상기 고이득 증폭부(100)의 출력을 사전에 설정된 낮은 백워드 이득으로 증폭하여 상기 고이득 증폭부(100)에 부귀환 신호를 출력하는 부귀환 증폭부(200)와, 제어전압(VC)에 따라 가변되는 저항(RGM)을 갖고, 상기 고이득 증폭부(100) 및 부귀환 증폭부(200)의 협력으로 제공되는 전류를 상기 저항(RGM)으로 증폭하여 차동 출력 전류(Io+,Io-)를 제 공하는 GM 셀부(300)를 포함한다.
상기 GM셀부(300)는 상기 차동 출력 전류(Io+,Io-) 출력단 각각에 연결된 드레인을 갖는 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)와, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 각 소스에서 접지로 연결된 제1 및 제2 전류원(CS21,CS22)과, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 소스 사이에 연결된 드레인 및 소스를 갖고, 상기 제어전압(VC)단에 연결된 게이트를 갖고, 상기 제어전압(VC)에 따라 가변되는 저항을 갖는 MOS 트랜지스터(MD20)를 포함한다.
상기 고이득 증폭부(100)는 차동 입력전압(Vin+,Vin-)에 연결된 게이트와, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 각 게이트에 연결된 드레인을 갖는 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)와, 상기 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)의 각 드레인과 상기 동작전압(Vdd)단 사이에 연결된 제3 및 제4 전류원(CS23,CS24)을 포함한다.
또한, 상기 고이득 증폭부(100)는 상기 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)의 각 소스측 저항과 각 드레인측 저항으로 결정되는 높은 포워드 이득을 갖도록 설정되어 이루어진다.
상기 부귀환 증폭부(200)는 상기 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)의 각 소스에 연결된 드레인과, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 각 소스에 연결된 게이트와, 접지에 연결된 소스를 갖는 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)와, 상기 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)의 각 드레인에 공통적으로 연결된 드레인 및 반전 게이트와, 서로 공통으로 연결된 소스를 갖는 제1 및 제2 MOS 트랜지스터(MD21,MD22)와, 상기 제1 및 제2 MOS 트랜지스터(MD21,MD22)의 각 소스와 상기 동작전압(Vdd)단 사이에 연결된 제5 및 제6 전류원(CS25,CS26)을 포함한다.
또한, 상기 부귀환 증폭부(200)는 상기 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)의 각 소스측 저항과 각 드레인측 저항으로 결정되는 낮은 백워드 이득을 갖도록 설정되어 이루어진다.
도 4는 본 발명의 GM셀 회로의 전압-GM 특성도이다.
도 4에서, 그래프의 가로축은 상기 GM셀부(300)의 MOS 트랜지스터(MD20)의 GM값이고, 그래프의 세로축은 제어전압(VC)이며, 도 4에서는, 제어전압(VC)에 따라 선형적으로 가변되는 GM을 보이고 있다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 3 및 도 4를 참조하면, 본 발명의 GM셀 회로에서, 본 발명의 고이득 증폭부(100)는 동작전압(Vdd)을 공급받고, 차동 입력전압(Vin+,Vin-)을 사전에 설정된 높은 포워드 이득으로 증폭한다. 여기서, 상기 고이득 증폭부(100)는 상기 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)의 각 소스측 저항과 각 드레인측 저항으로 결정되는 높은 포워드 이득(A)을 갖다.
그리고, 본 발명의 부귀환 증폭부(200)는 상기 고이득 증폭부(100)에 부귀환 루프를 형성하고, 상기 고이득 증폭부(100)의 출력을 사전에 설정된 낮은 백워드 이득으로 증폭하여 상기 고이득 증폭부(100)에 부귀환 신호를 출력한다. 여기서, 상기 부귀환 증폭부(200)는 상기 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)의 각 소스측 저항과 각 드레인측 저항으로 결정되는 낮은 백워드 이득(B)을 갖는다.
이에 따라, 본 발명의 GM 셀부(300)는 제어전압(VC)에 따라 가변되는 저항(RGM)을 갖고, 상기 고이득 증폭부(100) 및 부귀환 증폭부(200)의 협력으로 제공되는 전류를 상기 저항(RGM)으로 증폭하여 차동 출력 전류(Io+,Io-)로 출력한다.
한편, 본 발명의 고이득 증폭부(100), 부귀환 증폭부(200) 및 GM 셀부(300)는 MOS 트랜지스터(MD20)를 중심으로 좌우 대칭 구조로 이루어져 있는데, 이러한 좌우 대칭 구조의 각 동작은 동일한 동작을 수행하므로, 설명의 편의상 일측 동작에 대한 설명으로 타측 동작에 대한 설명을 대신한다.
먼저, 상기 고이득 증폭부(100)에 대해서 구체적으로 설명하면, 본 발명의 고이득 증폭부(100)에서, 제1 입력 MOS 트랜지스터(MI21)는 차동 입력 신호(Vin+)를 인가받아 포워드 이득(forward Gain)이 매우 큰 증폭동작을 수행하는데, 여기서, 제1 입력 MOS 트랜지스터(MI21)는 입력 신호(Vin+)를 인가받아 증폭하여 피드백 증폭부(200)로 출력한다.
한편, 높은 임피던스를 갖는 N1노드의 DC 전압은 제1 출력 MOS 트랜지스터(MO21)와 제1 피드백 MOS 트랜지스터(MF21)의 Vgs의 합으로 결정되며, 이외에 DC전압의 결정을 위한 추가적인 회로는 필요하지 않다.
여기서, 상기 고이득 증폭부(100)의 포워드 이득(A)은 하기 수학식 1과 같이 근사화 된다.
Figure 112004050949601-pat00001
여기서, Zd1은 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 드레인측 임피던스이고, Zs1은 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 소스측 임피던스이다.
상기 수학식 1을 참조하면, 차동 입력 전압에 대해, N1노드의 임피던스는 제1 입력 MOS 트랜지스터(MI21)의 드레인 저항과 제1 전원류(CS21)의 출력저항의 병렬 합으로 나타나는데, 이는 매우 큰 값을 가지게 된다.
또한, N3노드의 임피던스는 제1 피드백MOS 트랜지스터(MF21)의 드레인 출력 저항과 제1 MOS 트랜지스터(MD21)의 다이오드 연결 저항의 병렬 합으로 나타나는데, 여기서, 상기 제1 MOS 트랜지스터(MD21)의 다이오드 저항이 상기 제1 피드백 MOS 트랜지스터(MF21)의 출력저항에 비해 매우 작으므로, 상기 제1 MOS 트랜지스터(MD21)의 다이오드 저항값으로 나타난다.
그리고, N1노드의 임피던스는 상기 N3노드의 임피던스에 비해 매우 크므로, 상기 고이득 증폭부(100)의 이득(Gain)은 매우 큰 값을 가지게 된다. 이때, 상기 N1노드의 전압은 제1 출력 MOS 트랜지스터(MO21)의 소신호 저항(1/gm)값과 MOS 트랜지스터(MD20)의 저항(RGM)에 의해, N2 및 N2'노드에 RGM/(RGM+1/gm)의 이득을 갖는 소신호 전압으로 전환된다.
요컨대, 상기 수학식 1을 참조하면, 상기 출력 MOS 트랜지스터(MO21,MO22)의 드레인측 임피던스는 상당히 높고, 소스측 임피던스는 상당히 낮기 때문에, 상기 고이득 증폭부(100)의 포워드 이득(A)은 상당히 높은 값이다.
그 다음, 상기 부귀환 증폭부(200)에 대해서 구체적으로 설명하면, 상기 부귀환 증폭부(200)에서, 제5 및 제6 전류원(CS25,CS26)에 의해서, "N4" 및 "N4'" 사이에는 소신호가 흐르는데, 여기서, "N4"에서 "N4'"로 흐르는 소신호는 제2 MOS 트랜지스터(MD22) 및 제2 피드백 MOS 트랜지스터(MF22)를 통해 흐르고, 또는 "N4'"에서 "N4"로 흐르는 소신호는 제1 MOS 트랜지스터(MD21) 및 제1 피드백 MOS 트랜지스터(MF21)를 통해 흐른다.
이때, 상기 부귀환 증폭부(200)의 백워드 이득(B)은 하기 수학식 2와 같이 대략적으로 설정된다.
Figure 112004050949601-pat00002
여기서, Zd2은 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)의 드레인측 임피던스이고, Zs2은 상기 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)의 소스측 임피던스이다.
상기 수학식 2를 참조하면, 상기 부귀환 증폭부(200)에서, 상기 GM셀부(300)에 의해 전환된 N2노드의 전압은 상기 부귀환 증폭부(200)에 의해 상기 고이득 증폭부(100)로 음의 피드백이 이루어진다. 이때, 상기 부귀환 증폭부(200)의 이득은 제1 피드백 MOS 트랜지스터(MF21)의 "gm"과 N3노드의 임피던스로 나타나며, 전술한 바와 같이, N3노드의 임피던스는 제1 MOS 트랜지스터(MD21)의 다이오드 저항이 된다.
이때, 상기 제1 MOS 트랜지스터(MD21)의 다이오드 저항은 "1/gm1"이며, 상기 제1 피드백 MOS 트랜지스터(MF21)와 제1 MOS 트랜지스터(MD21)의 크기를 조절하면, 상기 부귀환 증폭부(200)의 이득을 1로 할 수 있다.
요컨데, 상기 수학식 2를 참조하면, 상기 피드백 MOS 트랜지스터(MF21,MF22)의 드레인측 임피던스는 상당히 낮고, 소스측 임피던스는 상당히 낮기 때문에, 상기 부귀환 증폭부(200)의 백워드 이득(B)은 거의 "1"에 가깝게 되는데, 바람직하게는 "1"이 되어야 한다.
따라서, 상기 부귀환 증폭부(200) 및 고이득 증폭부(100)에 의한 전체 이득은 하기 수학식 3과 같다.
Figure 112004050949601-pat00003
상기 수학식 3에서, "B"는 거의 "1"이고, 상기 "A"는 상당히 큰 값이므로, 상기 전체 이득(At)은 거의 "1"에 가깝게 된다.
예를 들어, 차동 압력 전압(Vin1)이 높아지면, N1노드의 전압이 낮아지고, N2노드의 전압이 낮아지고, N3노드의 전압이 높아지며, N1노드의 전압이 높아지는 과정이 반복적으로 이루어지는 피드백 루프가 형성된다.
이에 따르면, 높아지는 입력전압을 낮추려는 방향으로 피드백 동작이 이루어 지는 부귀환(negative feedback) 루프가 형성된다.
다시 정리하면, 본 발명의 고이득 증폭부(100) 및 부귀환 증폭부(200)의 전체 회로에서, 차동 입력 전압(Vin+,Vin-)의 N2노드의 출력전압까지 음의 피드백 형식이며, 상기 고이득 증폭부(100)는 매우 큰 포워드 이득(forward Gain)을 가지고, 상기 부귀환 증폭부(200)는 "1"의 백워드 이득을 가진다.
따라서, 입력에서 N2노드까지의 이득은 상기 수학식 3과 같으며, 이에 따라, N2노드의 전압은 차동 입력 전압(Vin+)과 같게 되고, 이후, 출력 MOS 트랜지스터(MO21)에 의한 소신호 저항 "1/gm"은 보이지 않게 되므로, 선형성을 확보할 수 있다.
이와 같은 본 발명에 의하면, 상기 차동 입력전압(Vin+,Vin-)은 상기 GM셀부(300)의 "N2" 및 "N2'"에 그대로 나타나게 되게 되고, 상기 GM셀부(300)의 "N2"와 "N2'" 사이에서만 소신신호가 흐르게 되어, 다른 소자의 저항이 상기 MOS 트랜지스터(MD20)의 저항에 영향을 미치지 않게 된다.
즉, 출력 전류(Io+,Io-)는 N2노드와 N2'노드의 전압차를 MOS 트랜지스터(MD20)의 저항(RGM)으로 나눈값에 해당되는데, 여기서, N2와 N2'는 정확히 차동 입력전압(Vin+,Vin-)와 일치하므로, 상기 출력전류(Io+,Io-)도 차동 입력전압(Vin+,Vin-)에 대해서 선형적인 값으로 출력된다,
이에 따라, 상기 MOS 트랜지스터(MD20)의 저항(RGM)은 제어전압(VC)에 따라 선형적으로 가변될 수 있다.
도 4는 본 발명의 GM셀 회로의 전압-GM 특성도이다.
도 4에서, G1을 참조하면, 본 발명의 GM셀 회로에 의해서는 GM이 선형적으로 변하는 것을 알 수 있고, G2 및 G3를 참조하면, 종래의 GM 셀 회로에 의해서는 GM이 높은 제어전압에서는 비선형적으로 변하는 것을 알 수 있다.
또한, 도 4의 G11 및 G12는 본 발명의 GM 셀 회로에서, MOS 트랜지스터의 사이즈를 상기 G1 그래프의 MOS 트랜지스터의 사이즈에 비해 1/2 및 1/4로 조정한 경우에 대한 그래프로서, 전체 Gm 값이 1/2, 1/4로 정확히 변하는 것을 알 수 있다.
전술한 바와 같이. 본 발명의 GM셀 회로에서는 종래의 GM셀 회로에서 발생되는 DC전압 보정회로에 의한 선형화의 저하는 일어나지 않는다. 또한, MOS 트랜지스터의 저항의 크기 및 제어신호(VC)(MD20의 Gate 전압)에 따른 전체 Gm(Voltage to Current Gain)값을 나타낸다.
통상 GM 셀 회로의 경우에는, GM 셀부의 출력 MOS 트랜지스터의 소신호 저항이 존재하여, 제어전압(VC)의 증가에 의해 MOS 트랜지스터의 저항이 작아져도 전체 Gm이 증가하는 것에는 한계를 가지고 있다. 또한, 종래의 GM 셀 회로의 경우에는 선형이 개선되기는 하지만, 전술한 바와 같이 원치 않는 피드백에 의해 선형화의 한계를 가지고 있다.
이에 반해, 본 발명의 GM 셀 회로는 제어전압(VC)에 따라, 도 4에 도시한 바 와 같이, 전체 Gm 값이 선형적으로 증가하는데, 이는 GM 셀부의 출력 MOS 트랜지스터의 소신호 저항이 나타나지 않기 때문이다.
상술한 바와 같은 본 발명에 따르면, 송수신 시스템의 GM-C 필터에 적용되는 GM셀 회로서, 증폭 회로를 추가하여 제어전압에 따라 전달 컨덕턴스(GM)가 선형적으로 가변되는 선형 특성을 개선함으로써, 선형적 제어범위를 확장할 수 있어, 신호의 적용범위를 확대시킬 수 있는 효과가 있다.

Claims (6)

  1. 동작전압(Vdd)을 공급받고, 차동 입력전압(Vin+,Vin-)을 사전에 설정된 높은 포워드 이득으로 증폭하는 고이득 증폭부(100);
    상기 고이득 증폭부(100)에 부귀환 루프를 형성하고, 상기 고이득 증폭부(100)의 출력을 사전에 설정된 낮은 백워드 이득으로 증폭하여 상기 고이득 증폭부(100)에 부귀환 신호를 출력하는 부귀환 증폭부(200); 및
    상기 차동 출력 전류(Io+,Io-) 출력단 각각에 연결된 드레인을 갖는 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)와, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 각 소스에서 접지로 연결된 제1 및 제2 전류원(CS21,CS22)와, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 소스 사이에 연결된 드레인 및 소스를 갖고, 상기 제어전압(VC)단에 연결된 게이트를 갖고, 상기 제어전압(VC)에 따라 가변되는 저항을 갖는 MOS 트랜지스터(MD20)를 포함하여, 제어전압(VC)에 따라 가변되는 저항(RGM)을 갖고, 상기 고이득 증폭부(100) 및 부귀환 증폭부(200)의 협력으로 제공되는 전류를 상기 저항(RGM)으로 증폭하여 차동 출력 전류(Io+,Io-)를 제공하는 GM 셀부(300)
    를 포함하는 것을 특징으로 하는 선형 특성을 개선한 GM셀 회로.
  2. 삭제
  3. 제1항에 있어서, 상기 고이득 증폭부(100)는
    차동 입력전압(Vin+,Vin-)에 연결된 게이트와, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 각 게이트에 연결된 드레인을 갖는 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22); 및
    상기 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)의 각 드레인과 상기 동작전압(Vdd)단 사이에 연결된 제3 및 제4 전류원(CS23,CS24)
    을 포함하는 것을 특징으로 하는 선형 특성을 개선한 GM셀 회로.
  4. 제3항에 있어서, 상기 부귀환 증폭부(200)는
    상기 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)의 각 소스에 연결된 드레인과, 상기 제1 및 제2 출력 MOS 트랜지스터(MO21,MO22)의 각 소스에 연결된 게이트와, 접지에 연결된 소스를 갖는 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22);
    상기 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)의 각 드레인에 공통적으로 연결된 드레인 및 반전 게이트와, 서로 공통으로 연결된 소스를 갖는 제1 및 제2 MOS 트랜지스터(MD21,MD22); 및
    상기 제1 및 제2 MOS 트랜지스터(MD21,MD22)의 각 소스와 상기 동작전압(Vdd)단 사이에 연결된 제5 및 제6 전류원(CS25,CS26)
    를 포함하는 것을 특징으로 하는 선형 특성을 개선한 GM셀 회로.
  5. 제3항에 있어서, 상기 고이득 증폭부(100)는
    상기 제1 및 제2 입력 MOS 트랜지스터(MI21,MI22)의 각 소스측 저항과 각 드레인측 저항으로 결정되는 높은 포워드 이득을 갖도록 설정되어 이루어진 것을 특징으로 하는 선형 특성을 개선한 GM셀 회로.
  6. 제3항에 있어서, 상기 부귀환 증폭부(200)는
    상기 제1 및 제2 피드백 MOS 트랜지스터(MF21,MF22)의 각 소스측 저항과 각 드레인측 저항으로 결정되는 낮은 백워드 이득을 갖도록 설정되어 이루어진 것을 특징으로 하는 선형 특성을 개선한 GM셀 회로.
KR1020040089024A 2004-11-03 2004-11-03 선형 특성을 개선한 ｇｍ셀 회로 KR100664987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089024A KR100664987B1 (ko) 2004-11-03 2004-11-03 선형 특성을 개선한 ｇｍ셀 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089024A KR100664987B1 (ko) 2004-11-03 2004-11-03 선형 특성을 개선한 ｇｍ셀 회로

Publications (2)

Publication Number Publication Date
KR20060039799A KR20060039799A (ko) 2006-05-09
KR100664987B1 true KR100664987B1 (ko) 2007-01-09

Family

ID=37146969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089024A KR100664987B1 (ko) 2004-11-03 2004-11-03 선형 특성을 개선한 ｇｍ셀 회로

Country Status (1)

Country Link
KR (1) KR100664987B1 (ko)

Also Published As

Publication number Publication date
KR20060039799A (ko) 2006-05-09

Similar Documents

Publication Publication Date Title
US20010026192A1 (en) Differential amplifier and filter circuit using the same
KR100631973B1 (ko) 가변이득 광대역 증폭기
US7719361B2 (en) Differential amplifier with current source controlled through differential feedback
US7245181B2 (en) Linear amplifier
US7948314B2 (en) Tunable linear operational transconductance amplifier
US7091783B2 (en) Rejection circuitry for variable-gain amplifiers and continuous-time filters
US7332963B2 (en) Low noise amplifier
US7532045B1 (en) Low-complexity active transconductance circuit
US20040119536A1 (en) Variable gain amplifier
EP1435693A1 (en) Amplification circuit
US6791415B2 (en) Integrated circuit arrangement with a transconductance amplifier
KR101113378B1 (ko) 트랜스컨덕턴스 증폭기
US7002405B2 (en) Linear low noise transconductance cell
JP2004222238A (ja) 可変時定数回路及びこれを用いたフィルタ回路
KR100664987B1 (ko) 선형 특성을 개선한 ｇｍ셀 회로
KR20090047619A (ko) 광대역 증폭기
KR20090032921A (ko) 고 선형성 트랜스컨덕턴스 증폭기
JP2008514130A (ja) 広い同調域を有する線形トランスコンダクタンスセル
KR100582545B1 (ko) 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로
US7196573B1 (en) Systems and methods for creating complex poles
JP4141433B2 (ja) 差動増幅回路
US20050057309A1 (en) Transistor amplifier
JP4867066B2 (ja) 増幅回路
Nguyen et al. A low voltage, low power CMOS fifth order elliptic low pass Gm-C filter for direct conversion receiver
JP7259625B2 (ja) トランスインピーダンス増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101011

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee