JPH02234504A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は差動増幅器に関し、特に入力オフセット電圧を
補正することに関する。

〔従来の技術〕

従来の差動増幅器のオフセット電圧補正回路としては、
第２図に示すようにコンデンサを使ったダイナミックの
回路力馨使われている。

第２図より補正を行う場合、スイッチＳｗｌ〜Ｓｗ３が
ＯＮし、入力オフセットの差動ゲイン倍の電圧が容量Ｃ
１に充電される． その後、入力信号を演算増幅器に入力する時、スイッチ
Ｓｗｌ〜Ｓｗ３をＯＦＦすることによって、差動出力電
圧に充電されていた容量Ｃ１の電圧を補正値として、次
段の増幅器へ印加することにより補正していた． 〔発明が解決しようとする課題〕 上述した従来の差動増幅器のオフセット電圧補正回路は
、容量を使ったダイナミ，ク型となっているので補正電
圧値となる容量を常に充電させておくために、スイッチ
の切り換えタイミングを速くしなければならない．また
、スタティックに使用する場合は使えないという欠点が
ある．〔課題を解決するための手段〕 本発明の差動増幅器のオフセット電圧補正回路は、スタ
ティック動作で入力オフセット電圧をスイッチにより調
節できる手段を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の入力オフセット補正回路が差動増幅器
のどの部分に接続されるかを示したものである．第１図
より補正回路は二つの入力トランジスタのドレイン側と
ソース側に接続される。

第３図は補正回路が含まれた回路の実施例である．入力
トランジスタＮｌ，Ｎ２と並列にｎ個のｎチャンネルト
ランジスタと、２　（ｓｏ１）個のスイッチがあるが例
えばスイッチの開閉状態として、ある任意のスイッチＳ
ＡＩ　（ＳＡＩ〜ＳＡ（．＋１）のどれか）がＯＦＦＬ
、それ以外のＳ　Ａ　ｌ〜ＳＡ（＋−１）　ｒ　ＳＡ（
１＋１）〜ＳＡ（１１４１）のスイッチすべてがＯＮし
、Ｓ　Ｂ　ｌ　（　Ｓ　Ｒ＋〜ＳＢ＜ｍ＋ｕのどれか）
がＯＦＦＬ、それ以外のＳＲＩ〜Ｓ！＋（１＋１）〜Ｓ
Ｂ（＋＋＋１）のスイッチすべてがＯＮＬているとする
。その結果、入力トランジスタＮ１は、ＴＮＩ〜ＴＮ（
ｉ−１）のトランジスタとゲート信号を共用し、入力ト
ランジスタ（一）側のチャネル幅Ｗ成分はＮｌ，ＴＮＩ
〜ＴＮ（ｉ−１）のトランジスタのＷ成分を全部合計し
た値となり、同様にトランジスタＮ２はＴＮｉ〜ＴＮ（
ｎ＋１）のトランジスタとゲート信号を共用し、入力ト
ラ゜ンジスタ（＋）側のチャネル幅Ｗ成分はＮ２，ＴＮ
ｉ〜ＴＮ（ｎ＋１）のトランジスタのＷ成分を合計した
値となる。

そこで差動増幅器のオフセ，ト電圧を測定し、負側へ電
圧が出た場合、スイッチＳ　Ａｌ　＊　Ｓ　ＢｌをＯＦ
ＦからＯＮへ、ＳＡ（１４１）　ｈ　ＳＲ（１＋１）を
ＯＮからＯＦＦへ変え、（一）側入力トランジスタのＷ
成分を多くし、Ｎ１のｇｍを上げ（＋）側入力トランジ
スタのＷ成分を少なくし、Ｎ２のｇｍを下げオフセット
電圧を正側へ上げる。逆に正側へオフセット電圧が出た
場合、スイッチＳ　Ａｌ　＋　Ｓ　Ｒ１をＯＦＦからＯ
Ｎへ、Ｓ　Ａ　（１−１）　ｒ　Ｓ　Ｂ　（１−１）を
ＯＮからＯＦＦへ変え、（−）側入力トランジスタのＷ
成分を少なくし、Ｎ１のｇｍを下げ、（＋）側入力トラ
ンジスタのＷ成分を多くし、Ｎ２のｇｍを上げ、オフセ
ット電圧を負側へ下げ、オフセ，ト電圧を調節する．以
上のスイッチ動作はＬＳＩ上にバ，ドを３〜４個程、設
けて、そのパッドにＨ．Ｌの電圧を加え、デコーダを組
み８〜１６通りの信号をスイッチに与えることが可能で
ある。又はＥＰＲＯＭ，Ｅ”ＰＲＯＭを使い、スイッチ
のゲート信号をＲＯＭ化する。いづれの場合もオフセッ
ト電圧測定の後に設定を行えば、オフセ，ト電圧のない
差動増幅器として使用できる。

〔発明の効果〕

以上説明したように、本発明は差動増幅器においてスタ
ティック動作で、入力オフセット電圧をスイッチにより
、入力トランジスタの左右のサイズ比（Ｗ／Ｌ）を調節
し、入力オフセット電圧を小さくすることができる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は従来例の
回路図、第３図は第１図の入力オフセット補正回路の回
路図である。 ｌ・・・・・・（一）側入力端子、２・・・・・・（＋
）側入力端子、３・・・・・・差動出力端子、４・・・
・・・電流源トランジスタケート入力端子、５・・・・
・・入力オフセッ｝補正回路、６・・・・・・Ｎ１トラ
ンジスタ、ドレイン領域、７・・・・・・Ｎ２トランジ
スタ、ドレイン領域、８・・・・・・Ｎｌ，Ｎ２　｝ラ
ンジスタ、ソース領域、９・・・・・・差動（＋）出力
端子、Ｎｌ，Ｎ２・・・・・・差動段入カトランジスタ
、ＰＩ，Ｐ２・・・・・・カレントミラートランジスタ
，Ｎ３・・・・・・電流源トランジスタ、Ｓ　ｗ　１〜
３・・・・・・スイッチ、Ｃ１・・・・・・コンデンサ
、ｖＤＤ・・・−（＋）側電源、ＶＳＳ　（−）側電源
、ＴＮＩ，ＴＮ２，ＴＮ３，ＴＮ（ｎ−２），ＴＮ（ｎ
−１）．ＴＮｎ””・・ｎ個のトランジスタ、ＳＡｌ＋
ＳＡ！＋ＳＡ！＋ＳＡ（ａ−２）　ＩＳＡ　（ａ−１）
　ｒ　ＳＡａ＋　ＳＡ　（ａｌｌ）　”””第１のスイ
ッチ群、Ｓ　Ｒ　ｌ　＊Ｓｎｚ＋　ＳＩＤＩ　ＳＲＣＩ
１−２）　ｌ　ＳＲ（ａ−１）　ｌ　ＳＢａ＋　ＳＲ（
ｎヤ、，・・・・・・第２のスイッチ群。 代理人　弁理士　　内　原　　　音 第 ｌ 図

Claims (1)

【特許請求の範囲】
1. 左右の入力トランジスタのソース領域とドレイン領域の
   間に並列に接続され、入力トランジスタと同じ型を有す
   るｎ個のＭＯＳＦＥＴと、前記ｎ個のトランジスタのゲ
   ートを差動入力の（＋）側及び（−）側に切り換える（
   ｎ＋１）個の第１のスイッチ群と、前記ｎ個のトランジ
   スタのドレイン領域を前記左右の入力トランジスタのド
   レインのいづれかに切り換える（ｎ＋１）個の第２のス
   イッチ群とを有し、第１のスイッチ群と第２のスイッチ
   群より左右の入力トランジスタのサイズ比を調節するこ
   とができるようにしたことを特徴とする差動増幅回路。