CN102522991A - 采用三角积分调制的模拟数字转换器 - Google Patents
采用三角积分调制的模拟数字转换器 Download PDFInfo
- Publication number
- CN102522991A CN102522991A CN2011104594043A CN201110459404A CN102522991A CN 102522991 A CN102522991 A CN 102522991A CN 2011104594043 A CN2011104594043 A CN 2011104594043A CN 201110459404 A CN201110459404 A CN 201110459404A CN 102522991 A CN102522991 A CN 102522991A
- Authority
- CN
- China
- Prior art keywords
- input
- phase
- feedback
- couple
- frequently
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 238000006073 displacement reaction Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 8
- 102100032919 Chromobox protein homolog 1 Human genes 0.000 description 8
- 101000797584 Homo sapiens Chromobox protein homolog 1 Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 102100023463 CLK4-associating serine/arginine rich protein Human genes 0.000 description 2
- 101000906672 Homo sapiens CLK4-associating serine/arginine rich protein Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
- H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Abstract
本发明公开一种采用三角积分调制的模拟数字转换器，其中调制单元的输入电容对、积分电容对、以及差动反馈皆是以置换方式在正端与负端路径上交错使用，以有效克服元件不匹配问题。
Description
技术领域
本发明涉及模拟数字转换器，特别涉及采用三角积分调制(delta-sigmamodulation)的模拟数字转换器的元件不匹配问题。
背景技术
三角积分调制常用来实现模拟数字转换器，所采用的差动对架构有助于抑制电源噪声以及电路非线性问题。
然而，关于差动对设计，其中元件的匹配度格外重要。理想的匹配差动对可有效抑制偶次谐波。如何应付差动对架构的元件不匹配问题，为本技术领域一项重要课题。
发明内容
本发明公开一种采用三角积分调制的模拟数字转换器。
根据本发明一种实施方式所实现的三角积分调制模拟数字转换器包括至少一个调制单元以及一比较器。
所述调制单元包括：一第一输入电容以及一第二输入电容、一运算放大器、一第一积分电容以及一第二积分电容、以及一反馈控制电路。
该第一输入电容以及该第二输入电容置换采样该调制单元的一第一输入信号以及一第二输入信号。
该运算放大器具有一第一输入端、一第二输入端、一第一输出端以及一第二输出端。该第一以及该第二输出端分别提供该调制单元的一第一输出信号以及一第二输出信号。
该第一积分电容耦接于该运算放大器该第一输入端以及该第一输出端之间。该第二积分电容耦接于该运算放大器该第二输入端以及该第二输出端之间。上述第一与第二积分电容置换耦接上述第一与第二采样电容。
该反馈控制电路用于产生一第一反馈量以及一第二反馈量供置换耦接至该第一积分电容以及该第二积分电容。
该比较器则具有一正相输入端以及一反相输入端分别耦接上述调制单元的上述第一与第二输出信号，并且具有一输出端供应一数字信号。该比较器上述输出端还耦接该反馈控制电路影响上述第一与第二反馈量。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图示，详细说明如下。
附图说明
图1图解根据本发明一种实施方式所实现的一模拟数字转换器100，其中采用三角积分调制技术；
图2A图解调制单元(MOD1、MOD2)的一种实施方式；以及
图2B图解上述输入相位PH1与其第一与第二半频相位PH1A与PH1B、以及上述积分相位PH2与其第一与第二半频相位PH2A与PH2B的波形。
【主要元件符号说明】
100～模拟数字转换器；
200～调制单元； 202～反馈控制电路；
AVSS～模拟信号地端；
CIP、CIN～第一、第二输入电容；
CFP、CFN～第一、第二反馈电容；
cmp～比较器；
CRP、CRN～第一、第二积分电容；
FB～调制单元的反馈端；
FB1、FB2～第一、第二反馈量；
IN～模拟信号；
Inp、Inn～调制单元的第一与第二输入端(信号)；
MOD1、MOD2～调制单元；
OP～运算放大器；
OUT～比较器cmp的输出端/数字信号；
Outp、Outn～调制单元的第一与第二输出端(信号)；
PH1、PH1A、PH1B～输入相位与其第一与第二半频相位；
PH2、PH2A、PH2B～积分相位与其第一与第二半频相位；
SW1至SW6～第一至第六开关；
SW11至SW14、SW21至SW24、SW31至SW34～置换开关；
SWAP1至SWAP4～第一至第四置换电路；
t1、t2～电容的第一、第二端；
T1～第一输入/反馈模式；T2～第一积分模式；
T3～第二输入/反馈模式；T4～第二积分模式；
VBG～参考电位； VCM～共模电位端。
具体实施方式
图1图解根据本发明一种实施方式所实现的一模拟数字转换器100，其中采用三角积分调制技术。
模拟信号IN输入该模拟数字转换器100后，由至少一阶调制单元(此图示包括两阶：第一阶调制单元MOD1与第二阶调制单元MOD2)所提供的差动架构进行处理，再经比较器cmp转换为数字信号OUT。在其他实施方式中，比较器cmp后方可还耦接低通滤波器等其他装置。
如图所示，关于调制单元(MOD1、MOD2)的差动架构，各调制单元设计有一第一输入端Inp、一第二输入端Inn、一第一输出端Outp以及一第二输出端Outn。第一阶调制单元MOD1以其第一输入端Inp接收模拟信号In，并以其第二输入端Inn连结模拟信号地端(analog ground)AVSS，并以其第一与第二输出端Outp与Outn分别耦接下一阶调制单元MOD2的第一输入端Inp与第二输入端Inn。最后一阶调制单元MOD2的第一输出端Outp与第二输出端Outn分别耦接该比较器cmp的正相输入端(标号为‘+’)与反相输入端(标号为‘-’)。比较器cmp将差动输入转换为单端输出，呈数字信号OUT。
此外，考虑积分上限，调制单元(MOD1、MOD2)还设计有反馈端FB。比较器cmp的输出端(同样标号为OUT)还耦接调制单元(MOD1、MOD2)的反馈端FB，作负反馈控制。
图2A图解以上调制单元(MOD1、MOD2)的一种实施方式。图2A所示的调制单元200的核心技术讨论如下。
第一输入电容CIP以及第二输入电容CIN以置换方式采样该调制单元200第一输入端Inp上的一第一输入信号(同样标号为Inp)以及第二输入端Inn上的一第二输入信号(同样标号为Inn)。
运算放大器OP具有一第一输入端(标号为‘-’)、一第二输入端(标号为‘+’)，且具有一第一输出端以及一第二输出端分别提供该调制单元200的一第一输出信号以及一第二输出信号；以下将该第一输出信号与该第二输出信号标示为Outp与Outn，同调制单元200的第一输出端与第二输出端标号。第一积分电容CRP耦接于该运算放大器OP的第一输入端(‘-’)与第一输出端之间。第二积分电容CRN耦接于该运算放大器OP的第二输入端(‘+’)与第二输出端之间。上述第一与第二积分电容CRP与CRN以置换方式耦接第一与第二采样电容CIP与CIN。
反馈控制电路202产生一第一反馈量FB1以及一第二反馈量FB2，供置换耦接至该第一积分电容CRP以及该第二积分电容CRN。图1模拟数字转换器100的比较器cmp的输出端OUT反馈给该反馈控制电路202，以影响上述第一与第二反馈量FB1与FB2。
总的来说，调制单元的输入电容对(第一与第二输入电容CIP与CIN)、积分电容对(第一与第二积分电容CRP与CRN)、以及差动反馈(第一与第二反馈量FB1与FB2)皆是以置换方式在正端与负端路径上交错使用。如此一来，元件不匹配问题可被有效克服。
以下还讨论调制单元200的详细电路结构。
首先讨论反馈控制电路202。本发明除了以置换方式将该反馈控制电路202所产生的第一反馈量FB1以及第二反馈量FB耦接至该第一积分电容CRP以及该第二积分电容CRN，还在反馈控制电路202的采样部分也提供置换操作。如图所示，反馈控制电路202的一第一反馈电容CFP以及一第二反馈电容CFN以置换方式采样一参考电位VBG(如，带隙电位bandgap voltage)以及该第二输入信号Inn。
此外，关于图1模拟数字转换器100的比较器cmp的输出端OUT信号对第一与第二反馈量FB1与FB2的影响，讨论如下。当输出端OUT信号为一第一状态(例如，‘1’)时，该第一反馈电容CFP以及该第二反馈电容CFN负责分别供应该第一反馈量FB1以及该第二反馈量FB2。当输出端OUT信号为一第二状态(例如，‘0’)时，该第一反馈电容CFP以及一第二反馈电容CFN负责分别供应该第二反馈量FB2以及该第一反馈量FB1。所述输出端OUT反馈设计可避免积分器爆表的问题。
此段落详细讨论第一与第二输入电容CIP与CIN对第一与第二输入信号Inp与Inn的采样电路。如图所示，第一开关SW1以及第二开关SW2设计来根据一输入相位PH1导通，以耦接该第一输入电容CIP的一第一端t1至一共模电位端VCM、且耦接该第二输入电容CIN的一第一端t1至该共模电位端VCM。第一置换电路SWAP1设计来在该输入相位PH1的一第一半频相位PH1A耦接该第一输入信号Inp至该第一输入电容CIP的一第二端t2、并耦接该第二输入信号Inn至该第二输入电容CIN的一第二端t2，并在该输入相位PH1的一第二半频相位PH1B耦接该第一输入信号Inp至该第二输入电容CIN的该第二端t2、并耦接该第二输入信号Inn至该第一输入电容CIP的该第二端t2。
参阅图中实施方式，第一置换电路SWAP1可包括四个置换开关SW11、SW12、SW13与SW14。置换开关SW11根据该输入相位PH1的该第一半频相位PH1A导通，以耦接该第一输入信号Inp至该第一输入电容CIP的该第二端t2。置换开关SW12根据该输入相位PH1的该第二半频相位PH1B导通，以耦接该第一输入信号Inp至该第二输入电容CIN的该第二端t2。置换开关SW13根据该输入相位PH1的该第二半频相位PH1B导通，以耦接该第二输入信号Inn至该第一输入电容CIP的该第二端t2。置换开关SW14根据该输入相位PH1的该第一半频相位导通PH1A，以耦接该第二输入信号Inn至该第二输入电容CIN的该第二端t2。
此段落详细讨论第一与第二积分电容CRP与CRN的积分设计。如图所示，一第三开关SW3设计来根据一积分相位PH2导通，以耦接该第一输入电容CIP的该第二端t2至该第二输入电容CIN的该第二端t2。第二置换电路SWAP2设计来在该积分相位PH2的一第一半频相位PH2A耦接该第一输入电容CIP的该第一端t1至该运算放大器OP的该第一输入端(‘-’)、且耦接该第二输入电容CIN的该第一端t1至该运算放大器OP的该第二输入端(‘+’)，并在该积分相位PH2的一第二半频相位PH2B耦接该第一输入电容CIP的该第一端t1至该运算放大器OP的该第二输入端(‘+’)、且耦接该第二输入电容CIN的该第一端t1至该运算放大器OP的该第一输入端(‘-’)。
参阅图中实施方式，第二置换电路SWAP2可包括四个置换开关SW21、SW22、SW23与SW24。置换开关SW21根据该积分相位PH2的该第一半频相位PH2A导通，以耦接该第一输入电容CIP的该第一端t1至该运算放大器OP的该第一输入端(‘-’)。置换开关SW22根据该积分相位PH2的该第二半频相位PH2B导通，以耦接该第一输入电容CIP的该第一端t1至该运算放大器OP的该第二输入端(‘+’)。置换开关SW23根据该积分相位PH2的该第二半频相位PH2B导通，以耦接该第二输入电容CIN的该第一端t1至该运算放大器OP的该第一输入端(‘-’)。置换开关SW24根据该积分相位PH2的该第一半频相位PH2A导通，以耦接该第二输入电容CIN的该第一端t1至该运算放大器OP的该第二输入端(‘+’)。
此段落详细讨论第一与第二反馈电容CFP与CFN对参考电位VBG与第二输入信号Inn的采样电路。如图所示，第四开关SW4与第五开关SW5设计来根据该输入相位PH1导通，以耦接该第一反馈电容CIP的一第一端t1至该共模电位端VCM、且耦接该第二反馈电容CIN的一第一端t1至该共模电位端VCM。第三置换电路SWAP3设计来在该输入相位PH1的该第一半频相位PH1A耦接该参考电位VBG至该第一反馈电容CFP的一第二端t2、并耦接该第二输入信号Inn至该第二反馈电容CFN的一第二端t2，并在该输入相位PH1的该第二半频相位PH1B耦接该参考电位VBG至该第二反馈电容CFN的该第二端t2、并耦接该第二输入信号Inn至该第一反馈电容CFP的该第二端t2。
参阅图中实施方式，第三置换电路SWAP3可包括四个置换开关SW31、SW32、SW33与SW34。置换开关SW31根据该输入相位PH1的该第一半频相位PH1A导通，以耦接该参考电位VBG至该第一反馈电容CIP的该第二端t2。置换开关SW32根据该输入相位PH1的该第二半频相位PH1B导通，以耦接该参考电位VBG至该第二反馈电容CFN的该第二端t2。置换开关SW33根据该输入相位PH1的该第二半频相位PH1B导通，以耦接该第二输入信号Inn至该第一反馈电容CFP的该第二端t2。置换开关SW34根据该输入相位PH1的该第一半频相位PH1A导通，以耦接该第二输入信号Inn至该第二反馈电容CFN的该第二端t2。
另外，图2A还设计一第六开关SW6，根据该积分相位PH2导通，以耦接该第一反馈电容CFP的该第二端t2至该第二反馈电容CFN的该第二端t2。关于第一与第二反馈电容CFP与CFN究竟如何贡献第一与第二反馈量FB1与FB2作积分，图2A所示实施方式设计有一第四置换电路SWAP4，由图1模拟数字转换器100的比较器cmp的输出端OUT信号控制。当输出端OUT信号为第一状态(‘1’)时，第四置换电路SWAP4以第一反馈电容CFP的该第一端t1提供上述第一反馈量FB1、并以第二反馈CFN电容的该第一端t1提供上述第二反馈量FB2。当输出端OUT信号为第二状态(‘0’)时，第四置换开关SWAP4以第二反馈电容CFN的该第一端t1提供上述第一反馈量FB1、并以第一反馈电容CFP的该第一端t1提供上述第二反馈量FB2。
图2B图解上述输入相位PH1与其第一与第二半频相位PH1A与PH1B、以及上述积分相位PH2与其第一与第二半频相位PH2A与PH2B的波形。输入相位PH1与积分相位PH2彼此的致能区间错开，输入相位PH1与积分相位PH2的频率相同，但相位不同。关于输入相位PH1，其第一与第二半频相位PH1A与PH1B的致能频率为输入相位PH1的半频，且第一与第二半频相位PH1A与PH1B的致能不重叠。考虑电路元件的寄生电荷问题，相较于输入相位PH1的除能，相位PH1A与PH1B的除能可稍有延迟。关于积分相位PH2，其第一与第二半频相位PH2A与PH2B的致能频率为积分相位PH2的半频，且第一与第二半频相位PH2A与PH2B的致能不重叠。考虑电路元件的寄生电荷问题，相较于积分相位PH2的除能，相位PH2A与PH2B的除能可稍有延迟。
由于第一与第二半频相位PH1A与PH1B的频率为输入相位PH1的一半，第一与第二半频相位PH2A与PH2B的频率也为积分相位PH2的一半，因此本发明所涉电路的最快频率为输入相位PH1与积分相位PH2。本发明不需要再将输入相位PH1与积分相位PH2的频率加倍以交换电容的累积，对于越来越高频率的电路而言，不需要加倍电路的操作频率是本发明所具备的一个重大优点。
总的来说，调制单元的操作分为四个模式：一第一输入/反馈模式T1、一第一积分模式T2、一第二输入/反馈模式T2以及一第二积分模式。第一输入/反馈模式T1与第二输入/反馈模式T2彼此为置换操作。第一积分模式T2与第二积分模式T4彼此为置换操作。如此一来调制单元的输入电容对、积分电容对、以及差动反馈皆是以置换方式在正端与负端路径上交错使用。如此一来，元件不匹配问题可被有效克服。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。
Claims (10)
1.一种采用三角积分调制的模拟数字转换器，包括：
至少一个调制单元，其中包括：
一第一输入电容以及一第二输入电容，置换采样该调制单元的一第一输入信号以及一第二输入信号；
一运算放大器，具有一第一输入端、一第二输入端、一第一输出端以及一第二输出端，该第一以及该第二输出端分别提供该调制单元的一第一输出信号以及一第二输出信号；
耦接于该运算放大器该第一输入端以及该第一输出端之间的一第一积分电容、以及耦接于该运算放大器该第二输入端以及该第二输出端之间的一第二积分电容，上述第一与第二积分电容置换耦接上述第一与第二采样电容；以及
一反馈控制电路，产生一第一反馈量以及一第二反馈量供置换耦接至该第一积分电容以及该第二积分电容；以及
一比较器，具有一正相输入端以及一反相输入端分别耦接上述调制单元的上述第一与第二输出信号，并且具有一输出端供应一数字信号，
其中，该比较器上述输出端还耦接该反馈控制电路影响上述第一与第二反馈量。
2.如权利要求1所述的模拟数字转换器，其中该反馈控制电路包括：
一第一反馈电容以及一第二反馈电容，置换采样一参考电位以及该第二输入信号，且于该比较器上述输出端的信号为一第一状态时用于分别供应该第一反馈量以及该第二反馈量，且于该比较器上述输出端的信号为一第二状态时用于分别供应该第二反馈量以及该第一反馈量。
3.如权利要求2所述的模拟数字转换器，包括：
一第一开关以及一第二开关，根据一输入相位导通，以耦接该第一输入电容的一第一端至一共模电位端、且耦接该第二输入电容的一第一端至该共模电位端；以及
一第一置换电路，在该输入相位的一第一半频相位耦接该第一输入信号至该第一输入电容的一第二端、并耦接该第二输入信号至该第二输入电容的一第二端，并于该输入相位的一第二半频相位耦接该第一输入信号至该第二输入电容的该第二端、并耦接该第二输入信号至该第一输入电容的该第二端。
4.如权利要求3所述的模拟数字转换器，其中该第一置换电路包括：
一第一置换开关，根据该输入相位的该第一半频相位导通，以耦接该第一输入信号至该第一输入电容的该第二端；
一第二置换开关，根据该输入相位的该第二半频相位导通，以耦接该第一输入信号至该第二输入电容的该第二端；
一第三置换开关，根据该输入相位的该第二半频相位导通，以耦接该第二输入信号至该第一输入电容的该第二端；以及
一第四置换开关，根据该输入相位的该第一半频相位导通，以耦接该第二输入信号至该第二输入电容的该第二端。
5.如权利要求3所述的模拟数字转换器，包括：
一第三开关，根据一积分相位导通，以耦接该第一输入电容的该第二端至该第二输入电容的该第二端；以及
一第二置换电路，在该积分相位的一第一半频相位耦接该第一输入电容的该第一端至该运算放大器的该第一输入端、且耦接该第二输入电容的该第一端至该运算放大器的该第二输入端，并于该积分相位的一第二半频相位耦接该第一输入电容的该第一端至该运算放大器的该第二输入端、且耦接该第二输入电容的该第一端至该运算放大器的该第一输入端。
6.如权利要求5所述的模拟数字转换器，其中该第二置换电路包括：
一第一置换开关，根据该积分相位的该第一半频相位导通，以耦接该第一输入电容的该第一端至该运算放大器的该第一输入端；
一第二置换开关，根据该积分相位的该第二半频相位导通，以耦接该第一输入电容的该第一端至该运算放大器的该第二输入端；
一第三置换开关，根据该积分相位的该第二半频相位导通，以耦接该第二输入电容的该第一端至该运算放大器的该第一输入端；以及
一第四置换开关，根据该积分相位的该第一半频相位导通，以耦接该第二输入电容的该第一端至该运算放大器的该第二输入端。
7.如权利要求5所述的模拟数字转换器，包括：
一第四开关以及一第五开关，根据该输入相位导通，以耦接该第一反馈电容的一第一端至该共模电位端、且耦接该第二反馈电容的一第一端至该共模电位端；以及
一第三置换电路，在该输入相位的该第一半频相位耦接该参考电位至该第一反馈电容的一第二端、并耦接该第二输入信号至该第二反馈电容的一第二端，并于该输入相位的该第二半频相位耦接该参考电位至该第二反馈电容的该第二端、并耦接该第二输入信号至该第一反馈电容的该第二端。
8.如权利要求7所述的模拟数字转换器，其中该第三置换电路包括：
一第一置换开关，根据该输入相位的该第一半频相位导通，以耦接该参考电位至该第一反馈电容的该第二端；
一第二置换开关，根据该输入相位的该第二半频相位导通，以耦接该参考电位至该第二反馈电容的该第二端；
一第三置换开关，根据该输入相位的该第二半频相位导通，以耦接该第二输入信号至该第一反馈电容的该第二端；以及
一第四置换开关，根据该输入相位的该第一半频相位导通，以耦接该第二输入信号至该第二反馈电容的该第二端。
9.如权利要求7所述的模拟数字转换器，包括：
一第六开关，根据该积分相位导通，以耦接该第一反馈电容的该第二端至该第二反馈电容的该第二端。
10.如权利要求9所述的模拟数字转换器，包括：
一第四置换电路，在该比较器上述输出端的信号为该第一状态时以该第一反馈电容的该第一端提供上述第一反馈量、并以该第二反馈电容的该第一端提供上述第二反馈量，且于该比较器上述输出端的信号为该第二状态时以该第二反馈电容的该第一端提供上述第一反馈量、并以该第一反馈电容的该第一端提供上述第二反馈量。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459404.3A CN102522991B (zh) | 2011-12-31 | 2011-12-31 | 采用三角积分调制的模拟数字转换器 |
| US13/418,232 US8497793B2 (en) | 2011-12-31 | 2012-03-12 | Analog-to-digital converter with delta-sigma modulation and modulation unit thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459404.3A CN102522991B (zh) | 2011-12-31 | 2011-12-31 | 采用三角积分调制的模拟数字转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102522991A true CN102522991A (zh) | 2012-06-27 |
| CN102522991B CN102522991B (zh) | 2014-05-21 |
Family
ID=46293805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110459404.3A Active CN102522991B (zh) | 2011-12-31 | 2011-12-31 | 采用三角积分调制的模拟数字转换器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8497793B2 (zh) |
| CN (1) | CN102522991B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015176269A1 (en) * | 2014-05-22 | 2015-11-26 | Texas Instruments Incorporated | Dc-dc converter controller apparatus with dual-counter digital integrator |
| CN103634011B (zh) * | 2012-08-24 | 2016-12-28 | 英属开曼群岛商恒景科技股份有限公司 | 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器 |
| CN107005248A (zh) * | 2017-02-17 | 2017-08-01 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107192851B (zh) * | 2017-07-17 | 2023-05-26 | 四川知微传感技术有限公司 | 一种电荷调制器加速度计电容检测系统 |
| EP3926831A1 (en) * | 2020-06-19 | 2021-12-22 | NXP USA, Inc. | A sigma-delta analogue to digital converter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264728A (ja) * | 1986-05-12 | 1987-11-17 | Minolta Camera Co Ltd | Ａ／ｄ変換装置 |
| CN1322061A (zh) * | 2000-04-10 | 2001-11-14 | 通用电气公司 | 用于模拟－数字变换的积分和折叠电路 |
| US7965124B1 (en) * | 2010-04-15 | 2011-06-21 | Industrial Technology Research Institute | Switched-capacitor circuit relating to summing and integration algorithms |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678983B1 (en) | 1994-04-22 | 1998-08-26 | STMicroelectronics S.r.l. | Output buffer current slew rate control integrated circuit |
| US5745060A (en) * | 1996-02-12 | 1998-04-28 | Analog Devices, Inc. | Gain calibration circuitry for an analog to digital converter |
| US6064230A (en) | 1998-01-28 | 2000-05-16 | Sun Microsystems, Inc. | Process compensated output driver with slew rate control |
| US6593865B2 (en) * | 2001-08-15 | 2003-07-15 | Analog Devices, Inc. | Rapid multiplexing analog to digital converter |
| US6940438B2 (en) * | 2004-01-28 | 2005-09-06 | Texas Instruments Incorporated | Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator |
| US7315200B2 (en) * | 2004-03-31 | 2008-01-01 | Silicon Labs Cp, Inc. | Gain control for delta sigma analog-to-digital converter |
| US7205920B2 (en) | 2004-09-17 | 2007-04-17 | Analog Devices, Inc. | Continuous-time-sigma-delta DAC using chopper stabalization |
| JP4744999B2 (ja) | 2005-09-15 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
| US7429941B1 (en) * | 2007-05-24 | 2008-09-30 | Infineon Technologies Ag | Stabilization of sigma-delta converters |
| US7825837B1 (en) | 2008-09-05 | 2010-11-02 | National Semiconductor Corporation | Background calibration method for analog-to-digital converters |
-
2011
- 2011-12-31 CN CN201110459404.3A patent/CN102522991B/zh active Active
-
2012
- 2012-03-12 US US13/418,232 patent/US8497793B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264728A (ja) * | 1986-05-12 | 1987-11-17 | Minolta Camera Co Ltd | Ａ／ｄ変換装置 |
| CN1322061A (zh) * | 2000-04-10 | 2001-11-14 | 通用电气公司 | 用于模拟－数字变换的积分和折叠电路 |
| US7965124B1 (en) * | 2010-04-15 | 2011-06-21 | Industrial Technology Research Institute | Switched-capacitor circuit relating to summing and integration algorithms |
Non-Patent Citations (1)
| Title |
|---|
| 黄小伟等: "面积优化的高阶跳耦△-∑调制器的设计", 《杭州电子科技大学学报》, vol. 27, no. 5, 31 October 2007 (2007-10-31), pages 39 - 42 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103634011B (zh) * | 2012-08-24 | 2016-12-28 | 英属开曼群岛商恒景科技股份有限公司 | 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器 |
| WO2015176269A1 (en) * | 2014-05-22 | 2015-11-26 | Texas Instruments Incorporated | Dc-dc converter controller apparatus with dual-counter digital integrator |
| US9389625B2 (en) | 2014-05-22 | 2016-07-12 | Texas Instruments Incorporated | DC-DC converter controller apparatus with dual-counter digital integrator |
| CN107005248A (zh) * | 2017-02-17 | 2017-08-01 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
| CN107005248B (zh) * | 2017-02-17 | 2020-07-28 | 深圳市汇顶科技股份有限公司 | 相关双采样积分电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130169459A1 (en) | 2013-07-04 |
| US8497793B2 (en) | 2013-07-30 |
| CN102522991B (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102522991B (zh) | 采用三角积分调制的模拟数字转换器 | |
| US10554186B2 (en) | Analog-to-digital converters and methods | |
| US7843232B2 (en) | Dual mode, single ended to fully differential converter structure | |
| EP1837996B1 (en) | Sigma-Delta modulator | |
| US8723597B2 (en) | Switched capacitor circuit | |
| JP5565859B2 (ja) | デルタシグマａｄ変換器 | |
| WO2016003597A2 (en) | An audio switching amplifier | |
| CN103117714B (zh) | 放大器 | |
| CN103944574A (zh) | 连续时间输入级 | |
| US7408392B2 (en) | PWM-to-voltage converter circuit and method | |
| US9300319B2 (en) | 2-phase switched capacitor flash ADC | |
| CN104716959A (zh) | 模数转换装置与模数转换方法 | |
| CN103138691B (zh) | 一种反馈运算放大器 | |
| CN112564711B (zh) | 一种连续时间斩波Delta Sigma调制器 | |
| CN103001607B (zh) | 具有与外部时钟信号同步的差分输出的三角波形发生器 | |
| CN106549645A (zh) | 前置放大器 | |
| TW202008731A (zh) | 類比數位轉換器 | |
| Li et al. | A l0-bit 4 MS/s SAR ADC with Fully-Dynamic Duty-Cycled Input Driver | |
| US11095262B2 (en) | Circuit arrangement and a method for operating a circuit arrangement | |
| CN112564708A (zh) | 模数转换电路 | |
| CN104242936A (zh) | 流水线模数转换器 | |
| CN105281683A (zh) | 具有混合信号反馈控制的d类放大器 | |
| JP6399486B2 (ja) | 演算増幅回路 | |
| CN102355220A (zh) | 陷波器及低通滤波器 | |
| US10044368B2 (en) | Sigma delta analog to digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: KY WIRE ELECTRIC CO., LTD. Free format text: FORMER OWNER: MEISHANG WEIRUI ELECTRIC COMPANY Effective date: 20131015 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20131015 Address after: The Cayman Islands, British West Indies Applicant after: Ky Wire Electric Co., Ltd. Address before: American California Applicant before: Meishang Weirui Electric Company |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160801 Address after: American California Patentee after: Intel Corporation Address before: The Cayman Islands, British West Indies Patentee before: Ky Wire Electric Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200407 Address after: California, USA Patentee after: Apple Inc. Address before: California, USA Patentee before: INTEL Corp. |