CN103138691B - 一种反馈运算放大器 - Google Patents

Abstract

本发明公开了一种反馈运算放大器，包括：一个二级运算放大器，其第一级和第二级均具有双端差分输出功能；两个共模反馈电路，其能对所述二级运算放大器进行分时采样，并反馈给运算放大器调整直流工作点；所述二级运算放大器其两个双端差分输出端分别接共模反馈电路一的两个输入端并作为反馈运算放大器的两个输出端，其两个分时输出端分别接共模反馈电路二的两个输入端，其偏置电压输出端分别接两个共模反馈电路的偏置电压输入端，其反馈输入端二接共模反馈电路一的反馈输出端，其反馈输入端一接共模反馈电路二的反馈输出端。本发明的反馈放大器能实现高增益的同时具有高运行速度。

Description

一种反馈运算放大器

技术领域

本发明涉及集成电路领域，特别是涉及一种反馈运算放大器。

背景技术

目前，常用的放大器是采用高速宽带的一级放大器，但是由于其一级的性能限制无法实现高增益。采用二级运算的放大器由于采用了米勒补偿，虽然能提高增益，但是运行速度却大大下降。当运算放大器处于全差分结构时，很重要的一点是具有一个调整共模电压的电路结构。对于共模电路的设计来讲，最重要的方面是实现快速的反馈速度和很好的线性度，对于其增益一般只要中等程度即可。实现共模反馈的方法有二种：一种是连续时间型共模反馈，另一种是开关电容共模反馈，连续共模反馈具很强非线性的缺点，而开关电路的开关型共模反馈电路虽然会在主放大器上引入额外的负载电容，但是它具有很好的线性度。业界一般的解决方案是在第二级放大器输出端检测共模电压，而后反馈这个电压到第一级放大级来进行调整，这个方法由于必须通过所有二级放大器的路径，因而速度较慢。现有的放大器无法实现高增益的同时具有高运行速度。

发明内容

本发明要解决的技术问题是提供一种反馈放大器能实现高增益的同时具有高运行速度。

为解决上述技术问题，本发明的反馈运算放大器，包括：

一个二级运算放大器，其第一级和第二级均具有双端差分输出功能，其具有两个分时输出端、两个双端差分输出端、两个反馈输入端和一个偏置电压输出端；

两个共模反馈电路，其能对所述二级运算放大器进行分时采样，并反馈给运算放大器调整直流工作点；每个共模反馈电路具有一个反馈输出端、一个共模电压输入端、一个偏置电压输入端、两个输入端和四个控制时钟；

所述二级运算放大器其两个双端差分输出端分别接共模反馈电路一的两个输入端并作为反馈运算放大器的两个输出端，其两个分时输出端分别接共模反馈电路二的两个输入端，其偏置电压输出端分别接两个共模反馈电路的偏置电压输入端，其反馈输入端二接共模反馈电路一的反馈输出端，其反馈输入端一接共模反馈电路二的反馈输出端。

所述的二级运算放大器，包括：7个NMOS管，编号为N1至N7；12个PMOS管，编号为P1至P12；4个电容，编号为C1至C4；

N1、N2、N4、N6和N7源极相连，N1漏极接P4漏极并通过电容C1接N2漏极和N3源极，并作为二级运算放大器的差分输出端一，N6漏极接P7源极并通过电容C2接N4漏极和N5源极，并作为二级运算放大器的差分输出端二；

N2和N4栅极相连，N3和N5栅极相连；N3漏极接P2漏极和P4栅极，并作为二级运算放大器的分时输出端一，N5漏极接P3漏极和P7栅极，并作为二级运算放大器的分时输出端二；

P2和P3栅极相连，P5和P6栅极相连，P2源极接P5漏极并通过电容C3接P4漏极，P3源极接P6漏极并通过电容C4接P7漏极，P5源极接P6源极、P9漏极、P10漏极、P12漏极和P1源极，P1栅漏极短接，N7漏极接P1漏极；

P5栅极作为二级运算放大器的正相输入端，P6栅极作为二级运算放大器的反相输入端；

P4源极接P8漏极、P11漏极和P7源极；

P8、P9、P10、P11和P12源极相连，P8、P9和P12的栅极接二级运算放大器的偏置电压输出端，P10栅极作为二级运算放大器的反馈输入端一，P11栅极二级运算放大器的反馈输入端二。

所述的共模反馈电路，包括：8个受时钟控制的开关，编号为S1至S8；4个电容，编号为C5至C8；

其输入端一接S1一端和C5正极，S1另一端接串联的S2至S4，S4的另一端接输入端二和C8正极；

C5负极接串联的S5至S8和反馈输入端，S8的另一端接C8负极和反馈输入端；

C6正极接于S1和S2之间，C6负极接在S5和S6之间；C7正极接于S3和S4之间，C7负极接于S7和S8之间，共模电压输入端接于S2和S3之间，偏置电压输入端接于S6和S7之间；

S1和S4受相同时钟控制，S2和S3受相同时钟控制，S5和S8受相同时钟控制，S6和S7受相同时钟控制。

本发明采用对每级放大器检测电压的二级共模反馈电路，使得每级的共模反馈具有更宽的带宽，更快速反应速度，增加了整个运算放大器的工作速度。使本发明的反馈运算放大器实现高增益的同时具有高运行速度。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明反馈放大器的示意图。

图2是本发明二级放大器一实施例的示意图。

图3是本发明共模反馈电路一实施例的示意图。

附图标记说明

OPA是二级放大器

G1、G2是共模反馈电路

vp是二级放大器的正相输入端

vn是二级放大器的反相输入端

fb1是二级放大器的反馈输入端一

fb2是二级放大器的反馈输入端二

vbn1是二级放大器的偏置电压输出端

outp是二级放大器的双端差分输出端一

outn是二级放大器的双端差分输出端二

out1n是二级放大器的分时输出端一

out1p是二级放大器的分时输出端二

vip是共模反馈电路的输入端一

vin是共模反馈电路的输入端二

vcm是共模反馈电路的共模电压输入端

vbias是共模反馈电路的偏置电压输入端

vcmfb是共模反馈电路的反馈输出端

out1、out2是反馈运算放大器的输出端

N1至N7是NMOS管

P1至P12是PMOS管

C1至C8是电容

S1至S8是开关

avdd是电源电压

avss是地电压

phi1、phi2、phi1b、phi2b是控制时钟

vbp1至vbp4、vbnc是偏置电压。

具体实施方式

如图1所示，本发明的反馈放大器，包括：

一个二级运算放大器OPA，其第一级和第二级均具有双端差分输出功能，其具有两个分时输出端out1n和out1p，两个双端差分输出端outp和outn，两个反馈输入端fb1和fb1，一个偏置电压输出端vbn1；

两个共模反馈电路G1和G2，能对运算放大器进行分时采样，并反馈给二级运算放大器OPA调整直流工作点；每个共模反馈电路具有一个反馈输出端vcmfb、一个共模电压输入端vcm、一个偏置电压输入端vbias、两个输入端vip、vin和四个控制时钟；

二级运算放大器OPA其双端差分输出端一outp、双端差分输出端二outn分别接共模反馈电路一G1的输入端二vin、输入端一vip，并作为反馈运算放大器的输出端一out1、输出端二out2，其分时输出端一out1n和分时输出端二out1p分别接共模反馈电路二G2的输入端二vin、输入端一vip，其偏置电压输出端vbn1分别接两个共模反馈电路G1和G2的偏置电压输入端vbias，其反馈输入端二fb2接共模反馈电路一G1的反馈输出端vcmfb，其反馈输入端一fb1接共模反馈电路二G2的反馈输出端vcmfb。

如图2所示，本发明的二级运算放大器OPA一实施例，包括：7个NMOS管，编号为N1至N7；12个PMOS管，编号为P1至P12；4个电容，编号为C1至C4；

N1、N2、N4、N6和N7源极相连，N1漏极接P4漏极并通过电容C1接N2漏极和N3源极，并作为二级运算放大器OPA的双端差分输出端一outp，N6漏极接P7源极并通过电容C2接N4漏极和N5源极，并作为二级运算放大器的差分输出端二outn；

N2和N4栅极相连，N3和N5栅极相连；N3漏极接P2漏极和P4栅极，并作为二级运算放大器的分时输出端一out1n，N5漏极接P3漏极和P7栅极，并作为二级运算放大器的分时输出端二out1p；

P2和P3栅极相连，P5和P6栅极相连，P2源极接P5漏极并通过电容C3接P4漏极，P3源极接P6漏极并通过电容C4接P7漏极，P5源极接P6源极、P9漏极、P10漏极、P12漏极和P1源极，P1栅漏极短接，N7漏极接P1漏极；

P5栅极作为二级运算放大器OPA的正相输入端vp，P6栅极作为二级运算放大器OPA的反相输入端vn；

P4源极接P8漏极、P11漏极和P7源极；

P8、P9、P10、P11和P12源极相连，P8、P9和P12的栅极接二级运算放大器OPA的偏置电压输出端vbn1，P10栅极作为二级运算放大器OPA的反馈输入端一fb1，P11栅极二级运算放大器的反馈输入端二fb2。

如图3所示，本发明的共模反馈电路一实施例，包括：8个受时钟控制的开关，编号为S1至S8；4个电容，编号为C5至C8；

其输入端一vip接S1一端和C5正极，S1另一端接串联的S2至S4，S4的另一端接输入端二vin和C8正极；

C5负极接串联的S5至S8和反馈输入端vcmfb，S8的另一端接C8负极和反馈输入端vcmfb；

C6正极接于S1和S2之间，C6负极接在S5和S6之间；C7正极接于S3和S4之间，C7负极接于S7和S8之间，共模电压输入端vcm接于S2和S3之间，偏置电压输入端vbias接于S6和S7之间；

S1和S4受相同时钟phi1控制，S2和S3受相同时钟phi2控制，S5和S8受相同时钟phi1b控制，S6和S7受相同时钟phi2b控制。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (2)

1.一种反馈运算放大器，包括：

一个二级运算放大器，其第一级和第二级均具有双端差分输出功能，其具有两个分时输出端、两个双端差分输出端、两个反馈输入端和一个偏置电压输出端；

两个共模反馈电路，其能对所述二级运算放大器进行分时采样，并反馈给运算放大器调整直流工作点；每个共模反馈电路具有一个反馈输出端、一个共模电压输入端、一个偏置电压输入端、两个输入端和四个控制时钟；

所述二级运算放大器其两个双端差分输出端分别接共模反馈电路一的两个输入端并作为反馈运算放大器的两个输出端，其两个分时输出端分别接共模反馈电路二的两个输入端，其偏置电压输出端分别接两个共模反馈电路的偏置电压输入端，其反馈输入端二接共模反馈电路一的反馈输出端，其反馈输入端一接共模反馈电路二的反馈输出端；

其特征是：二级运算放大器，包括：7个NMOS管，编号为N1至N7；12个PMOS管，编号为P1至P12；4个电容，编号为C1至C4；

N1、N2、N4、N6和N7源极相连，N1漏极接P4漏极并通过电容C1接N2漏极和N3源极，并作为二级运算放大器的差分输出端一，N6漏极接P7漏极并通过电容C2接N4漏极和N5源极，并作为二级运算放大器的差分输出端二；

N2和N4栅极相连，N3和N5栅极相连；N3漏极接P2漏极和P4栅极，并作为二级运算放大器的分时输出端一，N5漏极接P3漏极和P7栅极，并作为二级运算放大器的分时输出端二；

P2和P3栅极相连，P5和P6栅极相连，P2源极接P5漏极并通过电容C3接P4漏极，P3源极接P6漏极并通过电容C4接P7漏极，P5源极接P6源极、P9漏极、P10漏极、P12漏极和P1源极，P1栅漏极短接，N7漏极接P1漏极；

P5栅极作为二级运算放大器的正相输入端，P6栅极作为二级运算放大器的反相输入端；

P4源极接P8漏极、P11漏极和P7源极；

P8、P9、P10、P11和P12源极相连，P8、P9和P12的栅极接二级运算放大器的偏置电压输出端，P10栅极作为二级运算放大器的反馈输入端一，P11栅极二级运算放大器的反馈输入端二。

2.如权利要求1所述的反馈运算放大器，其特征是：所述共模反馈电路，包括：8个受时钟控制的开关，编号为S1至S8；4个电容，编号为C5至C8；

其输入端一接S1一端和C5正极，S1另一端接串联的S2至S4，S4的另一端接输入端二和C8正极；

C5负极接串联的S5至S8和反馈输入端，S8的另一端接C8负极和反馈输入端；

C6正极接于S1和S2之间，C6负极接在S5和S6之间；C7正极接于S3和S4之间，C7负极接于S7和S8之间，共模电压输入端接于S2和S3之间，偏置电压输入端接于S6和S7之间；

S1和S4受相同时钟控制，S2和S3受相同时钟控制，S5和S8受相同时钟控制，S6和S7受相同时钟控制。