CN203660996U

CN203660996U - 高速高增益全差分运算放大器

Info

Publication number: CN203660996U
Application number: CN201320349789.2U
Authority: CN
Inventors: 李亮
Original assignee: Suzhou Vocational University
Current assignee: Suzhou Vocational University
Priority date: 2013-06-18
Filing date: 2013-06-18
Publication date: 2014-06-18
Anticipated expiration: 2023-06-18

Abstract

本实用新型公开了一种高速高增益全差分运算放大器，该高速高增益全差分运算放大器的第一级共模反馈电路和第二级开关电容共模反馈电路通过附属电路连接集成；所述第一级共模反馈电路包括双极晶体管M3的源极、双极晶体管M4的源极、双极晶体管M5的源极和双极晶体管M6的源极连接在一起并连接到GND，双极晶体管M3的漏极和双极晶体管M5的漏极连接在一起，双极晶体管M4的漏极和双极晶体管M6的漏极连接在一起，双极晶体管M3的栅极和双极晶体管M6的栅极连接在一起，双极晶体管M4的栅极和双极晶体管M5的栅极连接在一起。通过上述方式，本实用新型其运放第一级共模反馈网络与偏置电路的结合，减少了集成电路的成本。

Description

高速高增益全差分运算放大器

技术领域

本实用新型涉及模拟集成电路设计领域，特别是涉及一种高速高增益全差分运算放大器。

背景技术

运算放大器的增益与带宽是一对相互制约的参数，既要满足高速又要满足高增益的全差分放大器是设计者的难点。折叠共源共栅结构的放大器具有高速的特点，不过折叠共源共栅电路的输出摆幅较小。现有的技术需要构建独立的共模反馈电路，也无法快速建立稳定共模电平。

发明内容

本实用新型主要解决的技术问题是提供一种高速高增益全差分运算放大器，其运放第一级共模反馈网络与偏置电路的结合，减少了集成电路的成本。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种高速高增益全差分运算放大器，该高速高增益全差分运算放大器包括第一级共模反馈电路、第二级开关电容共模反馈电路和附属电路，所述第一级共模反馈电路和第二级开关电容共模反馈电路通过附属电路连接集成；所述第一级共模反馈电路包括双极晶体管M3的源极、双极晶体管M4的源极、双极晶体管M5的源极和双极晶体管M6的源极连接在一起并连接到公共端GND，双极晶体管M3的漏极和双极晶体管M5的漏极连接在一起，双极晶体管M4的漏极和双极晶体管M6的漏极连接在一起，双极晶体管M3的栅极和双极晶体管M6的栅极连接在一起，双极晶体管M4的栅极和双极晶体管M5的栅极连接在一起；

优选的是，所述第二级开关电容共模反馈电路包括双极晶体管M1、双极晶体管M2、双极晶体管M7、双极晶体管M8、双极晶体管M9、双极晶体管M10、双极晶体管M11、双极晶体管M12、电容C1和电容C2，所述双极晶体管M1的源极与双极晶体管M2的源极一起连接到附属电路的电源流I2一端，电源流I2另一端连接到电源电压VDD，双极晶体管M1的漏极连接到双极晶体管M3的漏极，双极晶体管M2的漏极连接到双极晶体管M4的漏极，双极晶体管M1的栅极和双极晶体管M2的栅极分别连接到电压VINP和电压VINN；所述双极晶体管M7的源极连接到电容C1的一端和双极晶体管M3的漏极，双极晶体管M7的漏极连接到双极晶体管M5的栅极和双极晶体管M9的栅极，双极晶体管M7的漏极还与附属电路的电源流I1一端连接，电源流I1另一端连接到电源电压VDD，双极晶体管M7的栅极与双极晶体管M8的栅极连接，电容C1的另一端连接到输出电压VOUTP，双极晶体管M9的源极连接到双极晶体管M3的源极，双极晶体管M9的漏极连接到输出电压VOUTP和双极晶体管M11的漏极；所述双极晶体管M8的源极连接到电容C2的一端和双极晶体管M4的漏极，双极晶体管M8的漏极连接到双极晶体管M6的栅极和双极晶体管M10的栅极，双极晶体管M8的漏极还与附属电路的电源流I3一端连接，电源流I3另一端连接到电源电压VDD，电容C2的另一端连接到输出电压VOUTN，双极晶体管M10的源极连接到双极晶体管M4的源极，双极晶体管M10的漏极连接到输出电压VOUTN和双极晶体管M12的漏极；所述双极晶体管M11的源极与双极晶体管M12的源极均连接到电源电压VDD，双极晶体管M11的栅极与双极晶体管M12的栅极均连接。

本实用新型的有益效果是：本实用新型一种高速高增益全差分运算放大器，其运放第一级共模反馈网络与偏置电路的结合，减少了集成电路的成本。

附图说明

图1是本实用新型高速高增益全差分运算放大器的电路原理结构示意图；

图2（a）是本实用新型高速高增益全差分运算放大器的具体实施电路图一；

图2（b）是本实用新型高速高增益全差分运算放大器的具体实施电路图二；

图3是本实用新型高速高增益全差分运算放大器的双极晶体管各极示意图。

具体实施方式

下面结合附图对本实用新型较佳实施例进行详细阐述，以使实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

请参阅图1和图2（a）、图2（b），本实用新型实施例包括：

一种高速高增益全差分运算放大器，该高速高增益全差分运算放大器包括第一级共模反馈电路1、第二级开关电容共模反馈电路2和附属电路3，所述第一级共模反馈电路1和第二级开关电容共模反馈电路2通过附属电路3连接集成；所述第一级共模反馈电路1包括双极晶体管M3 11的源极、双极晶体管M4 12的源极、双极晶体管M5 13的源极和双极晶体管M6 14的源极连接在一起并连接到公共端GND，双极晶体管M3 11的漏极和双极晶体管M5 13的漏极连接在一起，双极晶体管M4 12的漏极和双极晶体管M6 14的漏极连接在一起，双极晶体管M3 11的栅极和双极晶体管M6 14的栅极连接在一起，双极晶体管M4 12的栅极和双极晶体管M5 13的栅极连接在一起；

所述第二级开关电容共模反馈电路2包括双极晶体管M1 20、双极晶体管M2 21、双极晶体管M7 22、双极晶体管M8 23、双极晶体管M9 24、双极晶体管M10 25、双极晶体管M11 26、双极晶体管M12 27、电容C1 28和电容C2 29，所述双极晶体管M1 20的源极与双极晶体管M2 21的源极一起连接到附属电路3的电源流I2 31一端，电源流I2 31另一端连接到电源电压VDD，双极晶体管M1 20的漏极连接到双极晶体管M3 11的漏极，双极晶体管M2 21的漏极连接到双极晶体管M4 12的漏极，双极晶体管M1 20的栅极和双极晶体管M2 21的栅极分别连接到电压VINP和电压VINN；所述双极晶体管M7 22的源极连接到电容C1 28的一端和双极晶体管M3 11的漏极，双极晶体管M7 22的漏极连接到双极晶体管M5 13的栅极和双极晶体管M9 24的栅极，双极晶体管M7 22的漏极还与附属电路的电源流I1 30一端连接，电源流I1 30另一端连接到电源电压VDD，双极晶体管M7 22的栅极与双极晶体管M8 23的栅极连接，电容C1 28的另一端连接到输出电压VOUTP，双极晶体管M9 24的源极连接到双极晶体管M3 11的源极，双极晶体管M9 24的漏极连接到输出电压VOUTP和双极晶体管M11 26的漏极；所述双极晶体管M8 23的源极连接到电容C2 29的一端和双极晶体管M4 12的漏极，双极晶体管M8 23的漏极连接到双极晶体管M6 14的栅极和双极晶体管M10 25的栅极，双极晶体管M8 23的漏极还与附属电路的电源流I3 32一端连接，电源流I3 32另一端连接到电源电压VDD，电容C2 29的另一端连接到输出电压VOUTN，双极晶体管M10 25的源极连接到双极晶体管M4 12的源极，双极晶体管M10 25的漏极连接到输出电压VOUTN和双极晶体管M12 27的漏极；所述双极晶体管M11 26的源极与双极晶体管M12 27的源极均连接到电源电压VDD，双极晶体管M11 26的栅极与双极晶体管M12 27的栅极均连接。

本实用新型工作时，如图1所示，差分输入级M1、M2的电流源负载为M3、M4、M5、M6，折叠共源共栅放大级由M7、M8 构成。其中，M3、M5的漏极相连并与M1漏极相连为M1管的负载，M6、M4漏极相连并与M2漏极相连为M2管的负载。M3和M6管的的栅极相连并与M8管漏极相连，其偏置栅压由M8管的漏极电压提供，M4和M5管的的栅极相连并与M7管漏极相连，其偏置栅压由M7管的漏极电压提供。共栅放大M7管的信号输入源极与M1漏极相连，共栅放大M8管的信号输入源极与M2漏极相连，M7管和M8管的漏极反馈共模电压分别给M4、M5和M3、M6提供偏置栅压。输出级M9、M10的电流源负载为M11、M12。M9、M10的漏极连接到开关电容电路，开关电容电路反馈回来的的信号连接到M11、M12的栅极。

如图图2（a）、图2（b）所示，这种结构可实现高速、高增益的全差分运算放大器；图1中电流源I1、I2、I3在实施时采用由依次M13、M14、M15、M16、M17、M18构成的共源共栅结构的电流源以增大电流源输出电阻。图2（a）、（b）中的放大器采用PMOS管做差分对，这是由于相同条件下，PMOS管的噪声要小于NMOS管的噪声。图中的C1、C2为补偿电容，这是因为共源结构输出级M9、M10的加入使全差分运算放大器引入一个新的低频极点，为了使运放能稳定工作，因此进行频率补偿。第一级共模反馈由M4、M5和M3、M6构成，用来稳定M7、M8漏端输出共模电平；第二级反馈为开关电容共模反馈，共模反馈网络检测两个输出端的共模电平输出电压压VOUTP、输出电压VOUTN，VCM是运放理想的共模输出电平，VCMFB是共模反馈电平，VBIAS是理想的共模反馈电平值，由两相互不交叠的时钟构成。反馈调整量直接控制M12、M13。从而调节放大器的偏差电流，稳定共模输出电平。

本实用新型高速高增益全差分运算放大器，其运放第一级共模反馈网络与偏置电路的结合，减少了集成电路的成本。可实现直流增益大于100dB，带宽大于100MHz的高速高增益高输出摆幅运放电路。另外，全差分运放的输出端差分信号送到共模反馈电路网络，检测到的信号与设定参考共模电平比较后，反馈信号又重新回到运放网络，每一级放大都需要一个独立的共模反馈电路，以确保共模电平快速稳定，而采用开关电容结构的共模反馈具有快速建立稳定共模电平的特点，同时又采用放大器内部构建共模反馈电路，达到简化电路的效果，而不再需要构建独立的共模反馈电路。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims

1.一种高速高增益全差分运算放大器，其特征在于：该高速高增益全差分运算放大器包括第一级共模反馈电路、第二级开关电容共模反馈电路和附属电路，所述第一级共模反馈电路和第二级开关电容共模反馈电路通过附属电路连接集成；所述第一级共模反馈电路包括双极晶体管M3的源极、双极晶体管M4的源极、双极晶体管M5的源极和双极晶体管M6的源极连接在一起并连接到公共端GND，双极晶体管M3的漏极和双极晶体管M5的漏极连接在一起，双极晶体管M4的漏极和双极晶体管M6的漏极连接在一起，双极晶体管M3的栅极和双极晶体管M6的栅极连接在一起，双极晶体管M4的栅极和双极晶体管M5的栅极连接在一起。

2.根据权利要求1所述的高速高增益全差分运算放大器，其特征在于：所述第二级开关电容共模反馈电路包括双极晶体管M1、双极晶体管M2、双极晶体管M7、双极晶体管M8、双极晶体管M9、双极晶体管M10、双极晶体管M11、双极晶体管M12、电容C1和电容C2，所述双极晶体管M1的源极与双极晶体管M2的源极一起连接到附属电路的电源流I2一端，电源流I2另一端连接到电源电压VDD，双极晶体管M1的漏极连接到双极晶体管M3的漏极，双极晶体管M2的漏极连接到双极晶体管M4的漏极，双极晶体管M1的栅极和双极晶体管M2的栅极分别连接到电压VINP和电压VINN；所述双极晶体管M7的源极连接到电容C1的一端和双极晶体管M3的漏极，双极晶体管M7的漏极连接到双极晶体管M5的栅极和双极晶体管M9的栅极，双极晶体管M7的漏极还与附属电路的电源流I1一端连接，电源流I1另一端连接到电源电压VDD，双极晶体管M7的栅极与双极晶体管M8的栅极连接，电容C1的另一端连接到输出电压VOUTP，双极晶体管M9的源极连接到双极晶体管M3的源极，双极晶体管M9的漏极连接到输出电压VOUTP和双极晶体管M11的漏极；所述双极晶体管M8的源极连接到电容C2的一端和双极晶体管M4的漏极，双极晶体管M8的漏极连接到双极晶体管M6的栅极和双极晶体管M10的栅极，双极晶体管M8的漏极还与附属电路的电源流I3一端连接，电源流I3另一端连接到电源电压VDD，电容C2的另一端连接到输出电压VOUTN，双极晶体管M10的源极连接到双极晶体管M4的源极，双极晶体管M10的漏极连接到输出电压VOUTN和双极晶体管M12的漏极；所述双极晶体管M11的源极与双极晶体管M12的源极均连接到电源电压VDD，双极晶体管M11的栅极与双极晶体管M12的栅极均连接。