CN1322061A - 用于模拟－数字变换的积分和折叠电路 - Google Patents

用于模拟－数字变换的积分和折叠电路 Download PDF

Info

Publication number
CN1322061A
CN1322061A CN01116533A CN01116533A CN1322061A CN 1322061 A CN1322061 A CN 1322061A CN 01116533 A CN01116533 A CN 01116533A CN 01116533 A CN01116533 A CN 01116533A CN 1322061 A CN1322061 A CN 1322061A
Authority
CN
China
Prior art keywords
charge
circuit
integrating capacitor
integration
folding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01116533A
Other languages
English (en)
Other versions
CN1258882C (zh
Inventor
N·K·劳
D·D·哈里森
D·T·麦格拉斯
J·J·蒂曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1322061A publication Critical patent/CN1322061A/zh
Application granted granted Critical
Publication of CN1258882C publication Critical patent/CN1258882C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一个模拟－数字变换电路包括运算放大器和积分电容。电荷相减电路在运算放大器输出电荷基本上等于第二预定电荷时,从积分电容中去除第一预定电荷。第一预定电荷从所述积分电容中被去除多次以允许模拟输入信号的积分大于积分电容所能存储的最大电荷。数字逻辑电路跟踪第一预定电荷的去除次数,以及提供多个输出比特的至少一个比特。剩余电荷量化电路确定积分电容中的剩余电荷,以及提供相应的多个输出比特的至少一个附加比特。

Description

用于模拟-数字变换的积分和折叠电路
本发明涉及在模拟到数字变换电路中使用的积分和折叠电路，更具体地，涉及用于把数字X射线系统和/或计算机层析X射线照相法(CT)系统的模拟输入信号变换成数字输出比特的积分和折叠电路。
传统的模拟-数字-变换电路典型地包括电荷-电压变换器，它典型地包括运算放大器，具有被连接在运算放大器的倒相端与输出端之间的积分电容。当运算放大器运行在特性工作区内时，在运算放大器的输入电荷(Qin)与输出电压(Vout)之间存在线性关系。在运算放大器的输入电荷(Qin)与输出电压(Vout)之间的线性关系由下式表示：
      Qin=Cint*Vout
其中Qin是输入电荷，以库仑计；Cint是积分电容器的电容量，以法拉计；以及Vout是运算放大器的输出电压，以伏特计。在特征上，运算放大器可以保持在运算放大器饱和以前的有限的电荷量，以及开始显示输入电荷(Qin)与输出电压(Vout)之间的非线性关系。
在模拟-数字变换电路中，希望运算放大器的线性运算把模拟输入信号精确地解算为数字输出比特。然而，为了适应大的输入电荷量(Qin)，传统的模拟-数字变换电路包括电容组，包含多个积分电容。在运行期间，根据输入电荷量(Qin)选择多个积分电容中的一个电容，以使得积分放大器不饱和，以及保持在输入电荷(Qin)与输出电压(Vout)之间的线性关系。
在许多应用中，希望模拟-数字变换电路被集成在电路管芯中。然而，多个积分电容的组需要大量管芯区域。这样，包含多个积分电容的集成电路占用管芯上很大的面积，所以，增加每个模拟-数字变换电路的成本。当把模拟输入信号解算成数字输出比特时，希望模拟-数字变换器电路的电荷电压变换器运行在运算放大器的工作区域。另外，在电荷电压变换器中希望使用小的电容，以使得当被集成在电路管芯时，模拟-数字变换电路占用较小的面积。
在其它应用项中，模拟-数字变换电路被设计成电源电压尽可能低，以便减小电路的功率消耗。具有较低的电源电压的这些系统也把较低的输入电荷(Qin)加到运算放大器。所以，积分电容(Cint)被设计为大的，以便保持大的输出电压(Vout)范围。如上所述，当被集成在电路管芯时，大的积分电容占用大的管芯面积，这样，增加每个模拟-数字变换电路的成本。所以，希望具有包括小电容的模拟-数字电路，以使得对于集成电路要求较小的管芯面积，而且，小的电容也保持相当大的输出电压(Vout)范围。
在传统的模拟-数字变换电路中，当输入电荷(Qin)被固定时，输出电压(Vout)被限定为电源电压的动态范围的一半。例如，在传统电路中，当输入电荷(Qin)的电流方向被固定时，输出电压(Vout)将从模拟地提高到正的电源电压。所以，只使用电源电压范围的正的一半(从零到正的电源电压)，以及不使用负的一半(从零到负的电源电压)。对于使用电源电压的全动态范围的传统模拟-数字变换电路，需要电平移位电路。这个电平移位电路也占用宝贵的集成电路管芯空间，以及会在模拟-数字变换时引入延时。所以，希望模拟-数字变换电路使用电源电压的全动态范围，而不用使用电平移位电路。
在本发明的有关示例性实施例中，提供了模拟-数字电路，用于把模拟输入信号变换成多个二进制输入比特。模拟-数字变换电路包括运算放大器，具有倒相端和输出端，以及模拟输入信号被连接到倒相端。积分电容被连接在运算放大器的倒相端与输出端之间。积分电容存储电荷，正比于输入信号的积分。电荷相减电路被选择地耦合到运算放大器的倒相端和输出端。当运算放大器的输出电荷基本上等于第二预定的电荷时，电荷相减电路从积分电容中去除第一预定电荷。第一预定的电荷从积分电容中被去除多次。去除第一预定的电荷多次，允许模拟输入端的积分大于能够被积分电容存储的最大电荷。
数字逻辑电路被连接到电荷相减电路。数字逻辑电路跟踪第一预定电荷被电荷相减电路从积分电容去除的次数，数字逻辑电路提供多个二进制输出比特的至少一个比特。剩余量化电路被连接到积分电容和运算放大器的输出端。剩余量化电路确定在积分电容中的剩余电荷，和提供相应于剩余电荷的、多个二进制输出比特的至少一个附加比特。在第一预定电荷从积分电容被去除多次以后，剩余电荷基本上等于在积分电容中存储的电荷。当第一预定电荷被电荷相减电路从积分电容去除的次数小于一个预定数时，低通滤波器电路被选择地耦合到运算放大器的输出端。
在另一个实施例中，剩余量化电路包括多个积分和折叠电路。每个积分和折叠电路以流水线串行结构被连接，以及包括采样保持电路，被连接到前面的、用于接收积分和折叠剩余电荷的积分和折叠电路的输出端。第一个多个积分和折叠电路被连接到积分电容和运算放大器的输出端，接收积分电容上的剩余电荷。积分和折叠运算放大器具有倒相端和输出端，以及采样保持电路被连接到积分和折叠运算放大器的倒相端。积分和折叠积分电容被连接在积分和折叠运算放大器的倒相端与输出端之间。积分和折叠积分电容存储积分和折叠电荷量，正比于来自前面的积分和折叠电路的积分和折叠剩余电荷的积分。积分和折叠电荷相减电路被选择地耦合到积分和折叠运算放大器的倒相端和输出端。当积分和折叠运算放大器的输出电荷基本上等于第二积分和折叠预定电荷时，积分和折叠电荷相减电路从积分和折叠积分电容中去除第一积分和折叠预定电荷。从所述积分和折叠积分电容中去除第一积分和折叠预定电荷多次。积分和折叠数字逻辑电路被连接到积分和折叠电荷相减电路，以及跟踪第一积分和折叠预定电荷被积分和折叠电荷相减电路从积分和折叠积分电容中去除的次数。积分和折叠数字逻辑电路提供多个二进制输出比特的至少一个附加比特。
                  附图简述
图1显示模拟-数字变换电路的示例性实施例的示意图；
图2显示从图1的各个点取的时序图；
图3显示积分和折叠电路的输出端处的电压波形；
图4显示流水线式模拟-数字变换电路的示例性实施例的方框图；
图5显示积分放大器和低通滤波器电路的示例性实施例的示意图；
图6显示采样保持电路的一个示例性实施例；
图7显示第二级模拟-数字变换电路的一个示例性实施例。
               发明详细说明
如图1所示，模拟-数字变换(ADC)电路10的一个示例性实施例把模拟输入信号变换成多个二进制输出比特。模拟-数字变换电路10包括被连接到输入信号电路20的积分运算放大器电路40，折叠电路30，采样保持电路50和数字逻辑电路60。积分运算放大器电路40，折叠电路30和数字逻辑电路60包括积分和折叠电路80。在一个实施例中，折叠电路30也可被称为电荷相减电路，积分运算放大器电路40也可被称为电荷电压变换器。模拟输入信号从输入信号电路被提供给积分运算放大器电路40，它存储正比于模拟输入信号的积分的电荷。数字逻辑电路60确定在积分运算放大器电路40中的电荷何时达到第一预定的电荷量300(图3)。当达到第一预定电荷量(图3)时，数字逻辑电路60引导折叠电路30从积分运算放大器电路40中去除第二预定电荷量(图3)。数字逻辑电路60跟踪第二预定电荷量(图3)从积分运算放大器电路40中被去除的次数。在预定的时间量以后，数字逻辑电路60由第二预定电荷量从积分运算放大器电路40中被去除的次数，确定至少一个比特。在积分运算放大器电路40中的剩余电荷量被加到采样保持电路50。从剩余电荷量确定至少一个附加比特。由数字逻辑电路60解算的比特和从剩余电荷解算的附加比特包括多个二进制输出比特。将会看到，正如这里使用的，术语电荷和电荷量具有相同的意义，可交换地被使用。
积分和折叠电路80用来阻止积分运算放大器电路40饱和和从而显示非线性特性。通过在存储的电荷使得运算放大器46饱和之前从积分电容44中去除第二预定的电荷量310(图3)，而保持积分运算放大器电路40的线性特性。第二预定电荷量310(图3)从积分电容44中被去除的次数被跟踪和被使用来确定至少一个二进制输出比特，而积分电容44中的剩余电荷被使用来确定附加二进制输出比特。在一个实施倒中，积分和折叠电路80确定多个二进制输出比特的最高有效位，而剩余电荷被使用来确定多个二进制输出比特的最低有效位。这样，模拟-数字变换电路10可以使用相当小的积分电容44，以使得模拟-数字变换电路10到集成电路管芯的集成只要求管芯面积的一个较小部分。从积分电容44中去除第二预定电荷量310(图3)几次，允许模拟输入信号的积分大于能够被积分电容44存储的最大电荷。另外，由于第二预定电荷量310(图3)是在运算放大器电路46饱和以前从积分电容44中被去除的，所以不需要包含多个电容器的电容器组(未示出)，或单个大的电容器(未示出)来保持模拟-数字变换电路10的输出49的电压的大的动态范围。
如上所述和如图1所示，积分和折叠电路80包括积分运算放大器电路40，折叠电路30和数字逻辑电路60。输入电路20将模拟输入信号提供到运算放大器46的倒相输入端47，以及采样保持电路被连接到运算放大器电路46的输出端49。在一个实施例中，如图1所示，输入信号电路20包括被连接到电容24的光电二极管22、电阻26、噪声限制电阻28和地12。在优选实施例中，光电二极管22提供来自医疗设备，诸如数字X射线设备或计算机层析X射线照相法(CT)系统的图象。然而，应当看到，模拟输入信号可以从任何的源或设备被提供，以及被提供到积分和折叠电路80的倒相输入端47。应当看到，在一个实施例中，模拟输入信号可包括电流信号，以及在这种情况下，电流信号可被直接加到倒相输入端47。应当看到，在另一个实施例中，模拟输入信号包括第一信号。在后一种情况下，电压信号通过把电压变换为电流的电导(未示出)被加到倒相输入端47。
在图1所示的实施例中，模拟输入信号通过积分运算放大器电路40的运算放大器46的倒相输入端47被提供到积分和折叠电路80。运算放大器46的非倒相输入端48被连接到地12。在一个优选实施例中，地12是处在地电位。积分电容44被连接在运算放大器46的倒相输入端47与输出端49之间。另外，复位开关42被连接在倒相输入端47与输出端49之间。
数字逻辑电路60通过比较器62的非倒相输入端64被连接到运算放大器46的输出端49。比较器62的倒相输入端63被连接到电压源65。在一个实施例中，电压源65包括全尺度(FS)电压的1/4的电压，例如，全尺度(FS)电压是4伏时的1伏。比较器62的输出端61被连接到同步器/数字逻辑电路66。移位寄存器68被连接在同步器/数字逻辑电路66与输出开关67之间。
相减的电流36由数字逻辑电路60通过电流镜开关38被提供给折叠电路30。折叠电路30包括电流镜32，被连接到参考电流34和电流镜开关38。当电流镜开关38被打开时，相减的电流36和电流镜32被连接到地12。当电流镜开关38被闭合时，相减的电流36和电流镜32被连接到运算放大器46的倒相端47。在一个实施例中，参考电流34正比于相减的电流36，并可被人工设置，或通过控制系统(例如，同步器/数字逻辑电路66)设置。
运算放大器46的输出端通过电阻52也被连接到采样保持电路50。第一采样开关72被连接在电阻52与电容53之间。放大器56的倒相端55被连接到电容53，以及开关76被连接在放大器56的倒相端55与输出端57之间。保持开关74被连接在第一采样开关72与输出端57之间。放大器56的非倒相输入端54被连接到地12。放大器56的输出端57被连接到输出开关78。
如上所述，无论何时在积分运算放大器电路40中达到第一预定电荷量300(图3)时，数字逻辑电路60和折叠电路30从积分电容中减去第二预定电荷量310(图3)。在另一个实施例中，无论何时在积分电容44上的电荷基本上等于第一预定电荷量300(图3)时，折叠电路30从积分电容44中减去第二预定电荷量310(图3)。这种电荷减法把输出端49处的电压折叠到较低的全尺度(FS)电压值，和防止运算放大器46饱和。在一个实施例中，在积分运算放大器电路40中的第一预定的电荷量300(图3)被测量为积分电容44中的电荷量。在另一个实施例中，在积分运算放大器电路40中的第一预定的电荷量300(图3)被测量为运算放大器46的输出端49处的电压。因此，通过从积分电容44中去除电荷以及依次减小输出端49处的电压，在模拟输入信号与二进制输出比特之间的线性关系被保持。数字逻辑电路60跟踪第二预定电荷量310(图3)从积分电容44中被减去的次数，以及积分电容44中的剩余电荷量被剩余量化电路450(图4)量化。在从积分电容中去除第二预定电荷量310(图3)几次以后，剩余电荷基本上等于在积分电容44中存储的电荷。
在一个实施例的运行中，如图1所示和如图2的时序图所示，积分电容44被闭合的复位开关42放电。在时间210，复位开关42被打开，开始模拟输入信号的积分周期。在一个实施例中，时间210大约是15微秒。
替换地，在一个优选实施例中，复位开关42没有被闭合来放电积分电容44，因为闭合复位开关42把噪声引入到模拟-数字变换电路10中。代替地，积分电容44中的剩余电荷量被用作为零参考，用于也被存储在积分电容44中的下一个电荷。
如图3所示，在输出端49处的电压312，响应于来自输入信号电路20的模拟输入信号的输入，开始斜坡向上。在一个实施例中，当输出端49处的电压312达到第一预定电荷量300时，比较器62跳动(trip)。如上所述，应当看到，在另一个实施例中，在积分电容44中的电荷量也可被使用来使得比较器62跳动。另外，使得比较器62跳动的第一预定电荷量300可以通过被连接到比较器62的倒相输入端63的电压源65来设置。在一个实施例中，如图3所示，第一预定电荷量300被设置为全尺度(FS)电压的1/4的电压，例如，全尺度(FS)电压是4伏时的1伏。当比较器62跳动时，输出61被同步到在同步/数字逻辑电路66内包含的主时钟(未示出)和数字触发器(未示出)。响应于比较器62的跳动，电流镜开关38把相减电流36连接到运算放大器46的倒相输入端47M个时钟周期，如图2所示。在图2的实施例中，M个时钟周期相应于350微秒。
由于相减电流36的极性与模拟输入信号的极性相反，电流镜开关38的闭合导致电荷从积分电容44中被去除。从积分电容44中去除电荷的处理过程被称为折叠。由于电荷从积分电容44中被折叠，运算放大器电路46的输出端49的电压312斜坡下降到斜坡下降电压314，如图3所示。在一个实施例中，参考电流34被设计为大于最大模拟输入信号，所以，运算放大器电路46的输出端49的电压312斜坡下降到斜坡下降电压314。
第二预定电荷量(Qquantum)310由下式给出：
    Qquantum=M*Iref* Tclk
其中M是时钟周期数目，Iref是温度补偿参考电流，以及Tclk是主时钟的周期。在一个实施例中，如图3所示，第二预定电荷量310被设计为全尺度(FS)电压的1/2的电压，例如，全尺度(FS)电压是4伏时的2伏。
如图2所示，在每次从积分电容44去除第二预定电荷量310以前，从积分电容44中被去除的第二预定电荷量310可以大于积分电容44中的电荷。当从积分电容44中被去除的第二预定电荷量310大于被存储在积分电容44中的电荷时，在去除第二预定电荷量310以后积分电容44中的剩余电荷具有的极性与模拟输入信号的极性相反。在优选实施例中，当输出端49的电压是1伏时，比较器跳动。因此，如图3所示，折叠电路30从积分电容44中去除2伏的电荷。所以，积分电容44这的电荷量保持为-1伏。这样，折叠电路30去除足够的电荷，以使得从积分电容44去除的电荷量覆盖电源电压的整个范围(正的和负的)。这样，模拟-数字变换电路10使用电源电压的整个范围，而不用使用电平移位电路。
从积分电容44中去除第二预定电荷量310的过程重复进行由模拟输入信号的大小所确定的那麽多次。数字逻辑电路60传输相减电流36和跟踪从积分电容44中去除第二预定电荷量310的次数。根据从积分电容44中去除第二预定电荷量310的次数，确定二进制输出比特。在一个实施例中，二进制输出可以通过比较从积分电容44中去除的电荷量与几乎等于一比特的电荷量，而被确定。应当看到，二进制输出比特是作为数字逻辑电路60的输出被提供的。在一个实施例中，第二预定电荷量310几乎等于相应于最高有效位的电荷量。在这个实施例中，模拟-数字变换电路10可被使用来解算二进制输出比特的最高有效位的整个的量。在积分周期结束时，剩余电荷可被加到外部剩余电荷量化电路450(图4)，诸如模拟-数字变换电路。剩余电荷量化电路450从剩余电荷量的解算二进制输出比特的最低有效位。由于每次去除积分和折叠电路310基本上相同，以及与模拟输入信号无关，所以与电流镜开关38的切换有关的电荷几乎恒定，它可被包括作为第二预定电荷量310的一部分。
在另一个实施例中，第二预定电荷量310几乎等于最低有效位。这样，模拟-数字变换电路10可以解算二进制输出比特的总数，因为在第二预定电荷量310被去除多次以后在积分电容44中留下的剩余电荷或者是零，或者小于最低有效位的电荷。在后一种情况下，不需要剩余电荷量化电路450来解算二进制输出比特的附加比特。
在一个实施例中，积分周期的结尾通过预定的时间量(诸如350微秒)的消逝被测量，如图2所示。当积分周期结束时，采样保持电路50确定在积分电容44中存在的剩余电荷量。正如这里描述的，剩余电荷基本上等于在第二预定电荷量310被去除几次以后在积分电容44中存储的电荷。在确定剩余电荷量时，第一和第二采样开关72和76以及保持开关74的切换时序被显示于图2。第一和第二采样开关72和76被闭合以及保持开关74被打开，来采样积分电容44中剩余电荷量。在设定了对于充电所必须的时间以后，积分电容44中采样的剩余电荷量，通过打开第一和第二采样开关72和76以及闭合保持开关74，而被保持。为了采样保持操作不中断去除第二预定电荷量310，在执行保持操作以前，去除操作被暂停一段固定的时间。在如图2和3所示的一个实施例中，去除操作被延迟50微秒。在这段暂停时间期间，使得比较器62跳动的信号将不被同步器/数字逻辑电路66遵循。在一个实施例中，剩余电荷量被加到剩余电荷量化电路450(图4)。剩余电荷量化电路450根据剩余电荷量确定二进制输出比特的附加比特。在一个实施例中，剩余电荷量化电路450包括外部的传统的模拟-数字变换器，诸如双斜率模拟-数字变换器、多斜率模拟-数字变换器或电荷平衡模拟-数字变换器。在另一个实施例中，模拟-数字变换电路10被使用来处理它本身的剩余电荷。在这个实施例中，剩余电荷量化电路450包括模拟-数字变换电路10，其中模拟输入信号包括积分电容44中的剩余电荷。
在图4所示的另一个实施例中，多信道模拟-数字变换电路400接收多个模拟输入信号，每个模拟输入信号被解算成多个二进制输出比特。多信道模拟-数字变换电路400包括M个信道，诸如第一信道410，第二信道420和第M信道430。多信道模拟-数字变换电路400可包括应用所需要的、任意数目的信道。在一个实施例中，多信道模拟-数字变换电路400包括64个信道。
每个信道410,420和430分别地、独立地包括积分和折叠电路412、422和432，以及采样保持电路414、424和434。信道410、420和430，每个分别地连接到多路复用器440，以及剩余电荷量化电路450被连接到多路复用器440。在这个实施例中，信道410、420和430分别使用积分和折叠电路412、422和432以及采样保持电路414、424和434，以流水线结构形式来处理多个模拟输入信号。在这个实施例中，积分和折叠电路412、422和432分别解算每个多个二进制输出比特的最高有效位。积分和折叠电路412、422和432的剩余电荷量分别被采样保持电路414、424和434进行采样保持。在保持操作期间，剩余电荷量化电路450通过多路复用器440分别被提供以每个信道410、420和430的使用电荷量。剩余电荷量化电路450然后给出每个多个二进制输出比特的最低有效位。这样，分别从每个信道410、420和430的积分和折叠电路410、420和430解算的最高有效位，分别与由剩余电荷量化电路450解算的最低有效位相组合，以便从每个多个模拟输入信号产生每个多个二进制输出比特。如上所述，应当看到，剩余电荷量化电路450包括外部的模拟-数字变换器，诸如双斜率模拟-数字变换器、多斜率模拟-数字变换器或电荷平衡模拟-数字变换器。
在另一个实施例中，来自多信道模拟-数字变换电路400的剩余电荷量可被加到另一个积分和折叠电路80(图1)，它通过开关78(图1)被连接到输出端57(图1)。在这个实施例中，附加的积分和折叠电路80被排列成流水线或级联结构方式，每个采样保持电路50的输出57被提供给下一个积分和折叠电路80。在另一个实施例中，级联的结构可以包括四个以串联级联的积分和折叠电路，其中第一积分和折叠电路解算最高有效位，以及每个后续的积分和折叠电路解算二进制输出比特的附加比特，包括附加的最高有效位和/或最低有效位。
例如，如图6所示，采样保持电路600通过第一级输出端620被连接到积分和折叠电路80(图1)。在这个实施例中，积分和折叠电路80作为积分和折叠电路和采样保持电路的串联级联的第一级被连接。采样保持电路600包括被连接在第一级输出端620与第一采样开关624之间的电阻622。采样保持电路610被连接在第一采样开关624与放大器630的倒相输入端634之间，而非倒相输入端632被连接到地602。在一个实施例中，采样保持电路610包括互相并联的第一电容612和第二电容614。第二采样开关636被连接在放大器630的倒相输入端634与输出端640之间。
如图6所示，来自积分和折叠电路80的剩余电荷量通过第一级输出端620被提供给采样保持电路600。剩余电荷量在采样保持电容610中被采样和被存储。在这个实施例中，第一电容612和第二电容614的并联组合存储剩余电荷量，以及第二电容614被设计成比第一电容614大几倍。例如，1这个实施例中，第二电容614是第一电容614的十倍，所以第二电容614保持的电荷是第一电容614的几倍。一旦剩余电荷量在采样和保持电容610中被采样，剩余电荷量通过使用类似于以上对于图1揭示的程序过程被保持。正如下面将解释的，在保持剩余电荷量以后，采样保持电路600可被配置成解算附加二进制比特。
类似于以上的实施例和如图7所示，模拟-数字变换电路700包括积分运算放大器电路720、数字逻辑电路730和折叠电路710。积分运算放大器电路720包括采样保持电路600(图6)，其倒相输入端被连接到折叠电路710和输出端640被连接到第二级输出端724的输出开关722，以及数字逻辑电路730。与以上的实施例一样，折叠电路710包括电流镜712，被连接到参考电流714和相减电流716，它被连接到电流镜开关718，该开关被选择地连接在地602与放大器630的倒相输入端634之间。数字逻辑电路730包括比较器734，具有被连接到输出端640的非倒相输入端733，以及被连接到电源732的倒相端735。比较器734的输出端737被连接到同步器/数字逻辑736，它产生相减电流716，以及被连接到移位寄存器738。开关739被连接在移位寄存器738与输出端740之间。
一旦剩余电荷量被保持在采样保持电容610，采样保持电路600就通过把第二电容614连接到地602，而被配置成模拟-数字变换电路700的积分和折叠电路720。这样，第一电容612变成为连接在放大器630的倒相输入端与输出端640之间，以及第一电容612的运行类似于积分电容44(图1)。由于第二电容614被连接到地602，在第二电容614中的电荷被放电到第一电容612。由于第二电容614是第一电容612的十倍，第一电容612快速地充满电荷。一旦第一电容612中的电荷变为等于第三预定电荷量，被连接到放大器630的输出端640的数字逻辑电路730就指令折叠电路710从第一电容612去除第四预定电荷量。第三和第四预定电荷量可分别通过电压源732和参考电流714被设置。数字逻辑电路740始终监视从第一电容612中去除第四预定电荷量的次数，以及根据已被去除的电荷量产生附加比特。在另一个级联中，附加的采样保持电路600可被连接到第二级输出端724，以便确定第一电容612中的剩余电荷量。这样，第二级模拟-数字变换电路700的剩余电荷量被提供给第三级模拟-数字变换电路(未示出)，以及可以解算甚至更多的附加比特。如上所述，附加模拟-数字变换电路可被连接来解算剩余电荷的整个二进制输出比特。在另一个实施例中，剩余电荷可被发送到剩余电荷量化电路450(图4)，来解算附加二进制比特的其余部分。
在再一个实施例中，如图所示，模拟-数字变换电路500包括旁路开关551，以便在确定积分电容544中的剩余电荷量期间防止低通滤波。在如图1所示的优选实施例中，模拟输入信号从光电二极管22(图1)产生。噪声从输入信号电路20被引入，以及正比于照射到光电二极管22的X射线数目的平方根。为了对于较小的模拟输入信号的噪声最小化，提供了低通滤波器582。低通滤波器582包括电阻552和电容553。对于较大的模拟输入信号，低通滤波器582阻碍运算放大器546的输出端549的适当的稳定。为了满足在低的模拟输入信号时的低噪声需求和在高输入信号时的高带宽需求的矛盾的需求，提供了旁路开关551。
在图5上，积分运算放大器电路540包括运算放大器546，具有倒相输入端547、非倒相输入端548和输出端549。非倒相输入端548被连接到地512，以及倒相输入端547被连接到输入端520。将会看到，输入端520可被连接到输入电路20(图1)和折叠电路30(图1)。复位开关542被连接在倒相输入端547和输出端549之间。另外，反馈电阻545和积分电容544被串联地连接在倒相输入端547和输出端549之间。数字逻辑电路输入560被连接到输出端549。应当看到，数字逻辑电路输入560可被连接到数字逻辑电路60(图1)。
采样保持电路550包括低通滤波器582和旁路开关551。电阻552被连接到输出端549，以及旁路开关551被连接在电阻552两端。电阻被连接到第一采样开关572，以及电容553被连接在放大器556的倒相输入端555与第一采样开关572之间。保持开关574被连接在电容553和输出端570之间。第二采样开关576被连接在倒相端555与输出端570之间。非倒相输入端554被连接到地512。
在第一时钟周期内第二预定电荷量310(图3)从积分电容中被去除的次数，典型地给出模拟输入信号的幅度的良好的估计。在一个实施例中，第一时钟周期约为350微秒。如果模拟输入信号具有低的幅度，则第二预定电荷量310(图3)从积分电容544中被去除的次数是零或是相当小的数目。如果模拟输入信号具有高的幅度，则第二预定电荷量310(图3)从积分电容544中被去除的次数相当大。当模拟输入信号相对较高时，不希望对输出549进行低通滤波。所以，如果第二预定电荷量310(图3)被去除的次数大于预定的数目，则旁路开关551被闭合，即电阻552被短路。结果，低通滤波器582不处理运算放大器546的输出549。在一个实施例中，预定的次数是3。应当看到，第二预定电荷量310(图3)从积分电容544中被去除的次数，由数字逻辑电路60(图1)跟踪，同样地，如果在第一时钟周期内达到预定的次数，数字逻辑电路60(图1)引导旁路开关551闭合。因此，通过跟踪在预定的时间内第二预定电荷量310(图3)从积分电容544中被去除的次数，作出关于是否由低通滤波器582处理来自输出549的剩余电荷量的决定。
为了显示和说明的目的，以上讨论了本发明。而且，此说明并不是打算限制本发明为这里所揭示的形式。因此，与以上的教导和相关技术的技巧和知识相称的变例和修改是属于本发明的范围内。说明描述的实施例还打算解释当前已知的、实施本发明的最佳模式，以及使得本领域技术人员能够通过由他们的特定的应用项所需要的各种修改或使用本发明，而在其它实施例中利用本发明。因此打算把附属权利要求看作为将替换的实施例包括到现有技术允许的程度。
(附图上的说明)
   图110模拟-数字变换电路12地20输入信号电路22光电二极管24电容26电阻28噪声限制电阻30折叠电路32电流镜34参考电流36相减电流38电流镜开关40积分运算放大器电路42复位开关44积分电容46运算放大器47倒相输入端48非倒相输入端49输出50采样保持电路52电阻53电容54输入端55倒相端56放大器57输出60数字逻辑电路61输出62比较器63倒相输入端64输入端65电压源66同步器/数字逻辑电路67输出开关68移位寄存器72第一采样开关74保持开关76第二采样开关78输出开关80积分和折叠电路
图2210时间
图3300第一预定电荷量310第二预定电荷量312输出电压314斜坡向下电压
图4400多信道模拟-数字变换电路410第一信道412积分和折叠电路414采样保持电路420第二信道422积分和折叠电路424采样保持电路430第M信道432积分和折叠电路434采样保持电路420第二信道440多路复用器450剩余电荷量化电路
图5500模拟-数字变换电路512地520输入端540积分运算放大器电路542复位开关544积分电容545反馈电阻546运算放大器547倒相输入端548非倒相输入端549输出550采样保持电路551旁路开关552电阻553电容554非倒相输入端555倒相端556放大器557输出560数字逻辑电路570输出572第一采样开关574保持开关576第二采样开关582低通滤波器
图6600采样保持电路602地610采样保持电容612第一电容614第二电容620第一级输出622电阻624第一采样开关630放大器632非倒相输入端634倒相输入端636第二采样开关640输出
图7700积分和折叠电路710折叠电路712电流镜

Claims (34)

1．用于把模拟输入信号变换成多个二进制输出比特的模拟-数字变换电路10，所述模拟-数字变换电路10包括：
运算放大器46，具有用于接收所述模拟输入信号的倒相端47以及还具有输出端49；
积分电容44，被连接在所述运算放大器46的所述倒相端47与所述输出端49之间，所述积分电容44存储正比于所述输入信号的积分的电荷；
电荷相减电路36，被选择地耦合到所述运算放大器46的所述倒相端47与所述输出端49，所述电荷相减电路在所述运算放大器46的输出电荷基本上等于第二预定电荷量36时，从所述积分电容44中减去第一预定电荷310，所述第一预定电荷310从所述积分电容44中去除多次，其中所述第一预定电荷310从所述积分电容44中去除所述的次数，允许所述模拟输入信号的所述积分大于能够由所述积分电容44存储的最大电荷；
数字逻辑电路66，被连接到所述电荷相减电路36，所述数字逻辑电路66跟踪由所述电荷相减电路36进行的、从所述积分电容44中去除所述第一预定电荷310的所述的次数，以及所述数字逻辑电路66提供所述多个二进制输出比特的至少一个比特；以及
剩余电荷量化电路450，被连接到所述积分电容44和所述运算放大器46的所述输出端49，所述剩余电荷量化电路450确定所述积分电容44中的剩余电荷，所述剩余电荷基本上等于在从所述积分电容44中去除所述第一预定电荷310所述次数以后在所述积分电容44中存储的电荷，以及剩余电荷量化电路450提供相应于所述剩余电荷的、所述多个二进制输出比特的至少一个附加比特。
2．权利要求1的模拟-数字变换电路10，其特征在于，还包括：
低通滤波器电路582，被选择地连接到所述运算放大器46的所述输出端49，所述低通滤波器582在所述第一预定电荷310从所述积分电容44中被去除的所述次数低于预定的数目时被连接到所述输出端49。
3．权利要求2的模拟-数字变换电路10，其特征在于，其中所述低通滤波器582包括被串联连接的电阻552和电容553。
4．权利要求2的模拟-数字变换电路10，其特征在于，其中所述第一预定电荷310从所述积分电容44中被去除的所述次数是在预定的时间量内被测量的。
5．权利要求4的模拟-数字变换电路10，其特征在于，其中所述预定的数目是3，以及所述预定的时间量是350微秒。
6．权利要求1的模拟-数字变换电路10，其特征在于，其中所述模拟输入信号包括一个电流信号。
7．权利要求1的模拟-数字变换电路10，其特征在于，其中所述模拟输入信号包括一个电压信号。
8．权利要求1的模拟-数字变换电路10，其特征在于，其中所述剩余电荷小于所述第二预定电荷。
9．权利要求1的模拟-数字变换电路10，其特征在于，其中在所述第一预定电荷从所述积分电容44中被去除以后，所述第一预定电荷大于在所述积分电容中所存储的电荷。
10．权利要求9的模拟-数字变换电路10，其特征在于，其中在所述第一预定电荷每次从所述积分电容44中被去除以后，所述积分电容中的电荷包括与所述模拟输入信号的极性相反的极性。
11．权利要求1的模拟-数字变换电路10，其特征在于，其中所述剩余电荷量化电路450包括模拟-数字变换器500。
12．权利要求1的模拟-数字变换电路10，其特征在于，其中由所述数字逻辑电路60提供的至少一个比特包括至少一个最高有效位。
13．权利要求1的模拟-数字变换电路10，其特征在于，其中由所述剩余电荷量化电路450提供的至少一个附加比特包括至少一个最低有效位。
14．权利要求1的模拟-数字变换电路10，其特征在于，其中所述剩余电荷量化电路450包括：
至少一个积分和折叠电路410，每个所述积分和折叠电路412以流水线串联结构形式连接，每个所述积分和折叠电路412包括：
采样保持电路414被连接到用于接收积分和折叠剩余电荷的所述至少一个积分和折叠电路410的前面的积分和折叠电路412的输出端，第一个所述积分和折叠电路412被连接到用于接收所述积分电容44中的所述剩余电荷的所述运算放大器46的所述积分电容44和所述输出端49；
积分和折叠运算放大器630，具有倒相端634和输出端640，所述采样保持电路414被连接到所述积分和折叠运算放大器630的所述倒相端634；
积分和折叠积分电容612，被连接在所述积分和折叠运算放大器630的所述倒相端634与所述输出端640之间，所述积分和折叠积分电容612存储积分和折叠电荷，它基本上正比于来自所述前面的积分和折叠电路410的所述积分和折叠剩余电荷的积分；
积分和折叠电荷相减电路716，选择地耦合到所述积分和折叠运算放大器630的所述倒相端634和所述输出端640，当所述积分和折叠运算放大器630的输出电荷基本上等于第二积分和折叠预定电荷300时，所述积分和折叠电荷相减电路716从所述积分和折叠积分电容612中去除第一积分和折叠预定电荷310，所述第一积分和折叠预定电荷310被从所述积分和折叠积分电容612中去除多次；
积分和折叠数字逻辑电路730，被连接到所述积分和折叠电荷相减电路716，所述数字逻辑电路730跟踪由所述积分和折叠电荷相减电路716从所述积分和折叠积分电容612中去除第一积分和折叠预定电荷310的所述次数，以及所述积分和折叠数字逻辑电路730提供所述多个二进制输出比特的所述至少一个附加比特。
15．用于把模拟输入信号变换成多个二进制输出比特的模拟-数字变换电路10，所述模拟-数字变换电路10包括：
积分电路40，用于接收所述模拟输入信号和存储正比于所述模拟输入信号的电荷；
电荷相减电路36，被选择地耦合到所述积分电路40，以及当在所述积分电路40中存储的所述电荷基本上等于第二预定电荷300时，从在所述积分电路40中存储的所述电荷中去除第一预定电荷310，所述第一预定电荷310从所述积分电容44中去除多次；
数字逻辑电路66，被连接到所述电荷相减电路36，以及跟踪由所述电荷相减电路36进行的、从所述积分电路40中去除所述第一预定电荷310的所述的次数，以及所述数字逻辑电路66提供所述多个二进制输出比特的至少一个比特。
16．权利要求15的模拟-数字变换电路10，其特征在于，还包括：
模拟-数字变换器450，被连接到所述积分电路40，所述模拟-数字变换电路确定在所述积分电路40中的剩余电荷，其中所述剩余电荷基本上等于在从所述积分电路40中去除所述第一预定电荷310所述次数以后在所述积分电路40中存储的电荷，以及所述模拟-数字变换电路450提供相应于所述剩余电荷的、所述多个输出比特的附加比特。
17．权利要求16的模拟-数字变换电路10，其特征在于，还包括：
低通滤波器电路582，被选择地连接到所述积分电路40，所述低通滤波器电路在所述第二电荷从所述积分电路40中被去除的所述次数低于预定的数目时被连接到所述积分电路40。
18．权利要求16的模拟-数字变换电路10，其特征在于，其中所述模拟输入信号包括电流信号。
19．权利要求16的模拟-数字变换电路10，其特征在于，其中所述模拟输入信号包括电压信号。
20．用于把模拟输入信号变换成多个二进制输出比特的方法，所述方法包括以下步骤：
提供所述模拟输入信号到运算放大器和积分电容，其中所述积分电容被连接在所述运算放大器的倒相输入端与输出端之间；
存储正比于在所述积分电容中所述模拟输入信号的积分的电荷；
当所述运算放大器的输出电荷基本上等于第二预定电荷时，从所述积分电容中减去第一预定电荷；
跟踪从所述积分电容中减去所述第一预定电荷的次数；
根据通过所述减去所述第一预定电荷的步骤从所述积分电容中减去所述第一预定电荷的所述次数，确定所述多个二进制输出比特的至少一个比特，其中从所述积分电容中减去所述第一预定电荷所述次数，允许所述模拟输入信号的所述积分大于能够由所述积分电容存储的最大电荷；以及
根据在所述积分电容中的剩余电荷确定所述多个二进制输出比特的至少一个附加比特，所述剩余电荷基本上等于在从所述积分电容中去除所述第一预定电荷所述次数以后在所述积分电容中存储的电荷。
21．权利要求20的方法，其特征在于，还包括以下步骤：
当所述第一预定电荷从所述积分电容中被减去的所述次数低于预定的数目时，通过使用低通滤波器电路，对所述运算放大器的输出进行滤波。
22．权利要求20的方法，其特征在于，其中所述模拟输入信号包括一个电流信号。
23．权利要求20的方法，其特征在于，其中所述模拟输入信号包括一个电压信号。
24．权利要求20的方法，其特征在于，其中所述确定所述至少一个附加比特的步骤包括：
提供所述剩余电荷到所述运算放大器和所述积分电容，其中所述积分电容被连接在所述运算放大器的所述倒相输入端与所述输出端之间；
存储正比于在所述积分电容中所述剩余电荷的积分的电荷；
当所述运算放大器的输出电荷基本上等于第四预定电荷时，从所述积分电容中减去第三预定电荷；
跟踪从所述积分电容中减去所述第一预定电荷的次数；
根据通过所述减去所述第三预定电荷的步骤从所述积分电容中减去所述第三预定电荷的所述次数，确定所述多个二进制输出比特的至少一个比特。
25．权利要求20的方法，其特征在于，其中在所述第一预定电荷每次从所述积分电容44中被去除以后，所述第一预定电荷大于在所述积分电容中所存储的电荷。
26．权利要求20的方法，其特征在于，其中在所述第一预定电荷每次从所述积分电容44中被去除以后的电荷包括与所述模拟输入信号的极性相反的极性。
27．权利要求20的方法，其特征在于，其中所述确定所述至少一个附加比特的步骤包括通过所述剩余电荷到模拟-数字变换电路，其中所述模拟-数字变换器根据所述剩余电荷量提供所述至少一个附加的最低有效位。
28．用于把模拟输入信号变换成多个二进制输出比特的方法，所述方法包括以下步骤：
存储正比于所述模拟输入信号的积分的电荷；
当存储的电荷基本上等于第二预定电荷时，从存储的电荷中减去第一预定电荷；
跟踪从所述存储电荷中减去所述第一预定电荷的次数；以及
根据从所述存储电荷中减去所述第一预定电荷的所述次数，确定所述多个二进制输出比特的至少一个比特。
29．权利要求28的方法，其特征在于，还包括确定所述多个二进制输出比特的附加比特。
30．权利要求28的方法，其特征在于，其中所述模拟输入信号包括一个电流信号。
31．权利要求28的方法，其特征在于，其中所述模拟输入信号包括一个电压信号。
32．用于把至少一个模拟输入信号变换成至少一个多个二进制输出比特的多信道模拟-数字变换电路400，所述多信道模拟-数字变换电路400包括：
多个信道410，所述多个信道410的每个信道包括：
运算放大器46，具有被连接到所述模拟输入信号的倒相端47以及具有输出端；
积分电容44，被连接在所述运算放大器46的所述倒相端47与所述输出端49之间，所述积分电容44存储正比于所述输入信号的积分的电荷；
电荷相减电路36，被选择地耦合到所述运算放大器46的所述倒相端47与所述输出端49，所述电荷相减电路36在所述运算放大器46的输出电荷基本上等于第二预定电荷量300时，从所述积分电容44中减去第一预定电荷310，其中所述第一预定电荷310从所述积分电容44中去除所述的次数，允许所述模拟输入信号的所述积分大于能够由所述积分电容44存储的最大电荷；
数字逻辑电路66，被连接到所述电荷相减电路36，所述数字逻辑电路66跟踪由所述电荷相减电路36进行的、从所述积分电容44中去除所述第一预定电荷310的所述次数，以及所述数字逻辑电路66提供所述多个二进制输出比特的至少一个比特；
采样保持电路50，被连接到所述积分电容44和所述运算放大器46的所述输出端49，所述采样保持电路50采样和保持在所述积分电容44中的剩余电荷，所述剩余电荷基本上等于在所述第一预定电荷310从所述积分电容44中被去除所述的次数以后在所述积分电容44中的存储电荷；
多路复用器440，具有多个输入端和一个输出端，每个所述多个输入端独立地被连接到所述多个信道410的不同的所述采样保持电路414；以及
剩余电荷量化电路450，被连接到所述多路复用器440的所述输出端，所述剩余电荷量化电路450通过所述多路复用器440从每个所述多个信道410接收每个所述剩余电荷，所述剩余电荷量化电路450分别提供相应于所述每个剩余电荷的、所述多个二进制输出比特的至少一个附加比特到每个所述多个信道410。
33．权利要求32的多信道模拟-数字变换电路400，其特征在于，其中所述模拟输入信号包括一个电流信号。
34．权利要求32的多信道模拟-数字变换电路400，其特征在于，其中所述模拟输入信号包括一个电压信号。
CNB011165332A 2000-04-10 2001-04-10 用于模拟－数字变换的积分和折叠电路 Expired - Fee Related CN1258882C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/546,623 2000-04-10
US09/546623 2000-04-10
US09/546,623 US6366231B1 (en) 2000-04-10 2000-04-10 Integrate and fold analog-to-digital converter with saturation prevention

Publications (2)

Publication Number Publication Date
CN1322061A true CN1322061A (zh) 2001-11-14
CN1258882C CN1258882C (zh) 2006-06-07

Family

ID=24181261

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011165332A Expired - Fee Related CN1258882C (zh) 2000-04-10 2001-04-10 用于模拟－数字变换的积分和折叠电路

Country Status (5)

Country Link
US (1) US6366231B1 (zh)
JP (1) JP4774159B2 (zh)
CN (1) CN1258882C (zh)
DE (1) DE10117689A1 (zh)
IL (1) IL142325A0 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324807C (zh) * 2003-05-07 2007-07-04 三洋电机株式会社 循环式反复ad变换之模数变换电路及图像处理电路
CN100583645C (zh) * 2004-03-31 2010-01-20 芯科实验室有限公司 用于德耳塔西格马模拟数字转换器的增益控制
CN101095232B (zh) * 2003-07-16 2010-12-08 Nxp股份有限公司 防止负电压摆动的输入级
CN101682323B (zh) * 2007-05-29 2011-12-14 三菱电机株式会社 模拟输入装置
CN102522991A (zh) * 2011-12-31 2012-06-27 美商威睿电通公司 采用三角积分调制的模拟数字转换器
CN102893528A (zh) * 2010-05-14 2013-01-23 丰田自动车株式会社 采样保持电路及a/d转换装置
CN105811987A (zh) * 2016-03-09 2016-07-27 广州龙之杰科技有限公司 高性价比单积分型模数转换器及其转换方法
CN107925415A (zh) * 2015-09-03 2018-04-17 株式会社电装 A/d转换器
CN108028660A (zh) * 2015-07-09 2018-05-11 于利奇研究中心有限公司 用于对模数转换器的输入信号进行滤波的滤波器电路
CN108444463A (zh) * 2017-12-21 2018-08-24 中国船舶重工集团公司第七0七研究所 一种抑制尖峰脉冲不对称性的数字闭环光纤陀螺电路
CN108964664A (zh) * 2017-05-19 2018-12-07 英飞凌科技奥地利有限公司 自激振荡多斜率变换器以及用于将电容变换为数字信号的方法
CN110037736A (zh) * 2019-04-08 2019-07-23 深圳市贝斯曼精密仪器有限公司 一种具有模数转换功能的超声波探测电路
CN110417401A (zh) * 2019-07-31 2019-11-05 重庆线易电子科技有限责任公司 基于电荷寄存的数字隔离器
US10720932B1 (en) 2019-03-01 2020-07-21 Powerchip Semiconductor Manufacturing Corporation Digital to analog convertor, failure bit number detector and non-volatile semiconductor storage device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL150058A0 (en) * 2002-06-06 2004-06-01 Semi Conductor Devices Scd Par Focal plane processor for ir detection
US7319423B2 (en) * 2002-07-31 2008-01-15 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
US7518540B2 (en) * 2002-07-31 2009-04-14 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
AU2003255371A1 (en) * 2002-07-31 2004-02-23 Carlos J. R. P. Augusto Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwith
JP3879671B2 (ja) * 2003-01-27 2007-02-14 ソニー株式会社 画像表示装置および画像表示パネル
US6784823B1 (en) * 2003-12-31 2004-08-31 Winbond Electronics Corp. Rail to rail dual slope ADC
US7095354B2 (en) * 2004-08-12 2006-08-22 General Electric Company Very linear wide-range pipelined charge-to-digital converter
US7958769B2 (en) * 2005-02-14 2011-06-14 Olympus Ndt Detection of channel saturation in phase-array ultrasonic non-destructive testing
US7492810B2 (en) 2005-04-04 2009-02-17 General Electric Company Method and apparatus for segmented code correlation
US7388413B1 (en) * 2005-07-14 2008-06-17 Microsemi Corporation Ramp generator with fast reset
US20070012965A1 (en) * 2005-07-15 2007-01-18 General Electric Company Photodetection system and module
US7164379B1 (en) 2005-11-30 2007-01-16 General Electric Company Pipeline analog to digital converter
FR2901653B1 (fr) * 2006-05-24 2008-08-22 Commissariat Energie Atomique Dispositif microelectronique convertisseur analogique/numerique a equilibrage de charges ameliore
US20080001095A1 (en) * 2006-06-29 2008-01-03 Oliver Richard Astley Adaptive imaging system
JP4929060B2 (ja) * 2006-07-14 2012-05-09 ローム株式会社 アナログ／ディジタル変換器、照度センサ、照明装置、電子機器
US7388534B2 (en) * 2006-07-20 2008-06-17 General Electric Company Adaptive data acquisition for an imaging system
CN100428105C (zh) * 2006-08-25 2008-10-22 清华大学 1v电源非线性纠正的高温度稳定性基准电压源
US7936299B2 (en) * 2009-06-30 2011-05-03 General Electric Company Capacitive integrate and fold charge-to-digital converter
US8294607B2 (en) * 2010-10-29 2012-10-23 General Electric Company Multichannel digitizer and method of digitizing
US8471743B2 (en) * 2010-11-04 2013-06-25 Mediatek Inc. Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter
JP5449290B2 (ja) * 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
US9689996B2 (en) 2013-04-05 2017-06-27 General Electric Company Integrated diode DAS detector
JP6327937B2 (ja) * 2013-05-09 2018-05-23 株式会社ブルックマンテクノロジ Ａ／ｄ変換回路用ディジタル補正回路、ａ／ｄ変換回路及びイメージセンサデバイス
CN103499991B (zh) * 2013-05-24 2016-01-06 矽创电子股份有限公司 具温度感测的模拟数字转换电路及其电子装置
US10261195B2 (en) * 2015-08-07 2019-04-16 Koninklijke Philips N.V. Imaging detector with improved spatial accuracy
EP3348049B1 (en) 2016-09-08 2019-02-20 Koninklijke Philips N.V. Radiation detector and x-ray imaging system
EP3429083B1 (en) * 2017-07-13 2020-09-02 ams International AG Method and circuit for current integration
WO2019121728A1 (en) * 2017-12-21 2019-06-27 Ams International Ag Method to operate an optical sensor arrangement with improved conversion accuracy and optical sensor arrangement
EP3557767B1 (en) * 2018-04-19 2023-01-11 ams AG Light-to-digital converter arrangement and method for light-to-digital conversion
JP7385408B2 (ja) * 2019-09-11 2023-11-22 ローム株式会社 赤外線測定装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3703002A (en) * 1971-12-06 1972-11-14 Fluke Mfg Co John Analog to digital converter and indicator using recirculation of remainder
US4144527A (en) * 1977-08-18 1979-03-13 General Electric Company Dual-slope analog to digital converter
FR2622375B1 (fr) * 1987-10-21 1990-02-02 Commissariat Energie Atomique Convertisseur analogique numerique a grande dynamique
US5101206A (en) * 1989-12-05 1992-03-31 Hewlett-Packard Company Integrating analog to digital converter
US5126743A (en) * 1990-05-25 1992-06-30 New Sd, Inc. System and method for converting a DSB input signal to a frequency encoded output signal
GB9014679D0 (en) * 1990-07-02 1990-08-22 Sarnoff David Res Center Sequential successive approximation a/d converter
US5117227A (en) * 1991-09-27 1992-05-26 Hewlett-Packard Company Continuously integrating high-resolution analog-to-digital converter
US5748134A (en) * 1996-03-01 1998-05-05 Ericsson Inc. Method and apparatus for converting an analog signal into digital format

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324807C (zh) * 2003-05-07 2007-07-04 三洋电机株式会社 循环式反复ad变换之模数变换电路及图像处理电路
CN101095232B (zh) * 2003-07-16 2010-12-08 Nxp股份有限公司 防止负电压摆动的输入级
CN100583645C (zh) * 2004-03-31 2010-01-20 芯科实验室有限公司 用于德耳塔西格马模拟数字转换器的增益控制
CN101682323B (zh) * 2007-05-29 2011-12-14 三菱电机株式会社 模拟输入装置
CN102893528A (zh) * 2010-05-14 2013-01-23 丰田自动车株式会社 采样保持电路及a/d转换装置
CN102893528B (zh) * 2010-05-14 2016-05-04 丰田自动车株式会社 采样保持电路及a/d转换装置
CN102522991A (zh) * 2011-12-31 2012-06-27 美商威睿电通公司 采用三角积分调制的模拟数字转换器
CN102522991B (zh) * 2011-12-31 2014-05-21 开曼群岛威睿电通股份有限公司 采用三角积分调制的模拟数字转换器
CN108028660A (zh) * 2015-07-09 2018-05-11 于利奇研究中心有限公司 用于对模数转换器的输入信号进行滤波的滤波器电路
CN108028660B (zh) * 2015-07-09 2021-08-17 于利奇研究中心有限公司 用于对模数转换器的输入信号进行滤波的滤波器电路
CN107925415A (zh) * 2015-09-03 2018-04-17 株式会社电装 A/d转换器
CN107925415B (zh) * 2015-09-03 2021-12-07 株式会社电装 A/d转换器
CN105811987A (zh) * 2016-03-09 2016-07-27 广州龙之杰科技有限公司 高性价比单积分型模数转换器及其转换方法
CN105811987B (zh) * 2016-03-09 2022-12-09 广州龙之杰科技有限公司 单积分型模数转换器及其转换方法
CN108964664A (zh) * 2017-05-19 2018-12-07 英飞凌科技奥地利有限公司 自激振荡多斜率变换器以及用于将电容变换为数字信号的方法
CN108964664B (zh) * 2017-05-19 2023-04-07 英飞凌科技奥地利有限公司 自激振荡多斜率变换器以及用于将电容变换为数字信号的方法
CN108444463A (zh) * 2017-12-21 2018-08-24 中国船舶重工集团公司第七0七研究所 一种抑制尖峰脉冲不对称性的数字闭环光纤陀螺电路
US10720932B1 (en) 2019-03-01 2020-07-21 Powerchip Semiconductor Manufacturing Corporation Digital to analog convertor, failure bit number detector and non-volatile semiconductor storage device
CN110037736A (zh) * 2019-04-08 2019-07-23 深圳市贝斯曼精密仪器有限公司 一种具有模数转换功能的超声波探测电路
CN110037736B (zh) * 2019-04-08 2023-11-17 深圳市贝斯曼精密仪器有限公司 一种具有模数转换功能的超声波探测电路
CN110417401A (zh) * 2019-07-31 2019-11-05 重庆线易电子科技有限责任公司 基于电荷寄存的数字隔离器
CN110417401B (zh) * 2019-07-31 2023-04-28 重庆线易电子科技有限责任公司 基于电荷寄存的数字隔离器

Also Published As

Publication number Publication date
US6366231B1 (en) 2002-04-02
IL142325A0 (en) 2002-03-10
JP2002033664A (ja) 2002-01-31
DE10117689A1 (de) 2001-10-11
JP4774159B2 (ja) 2011-09-14
CN1258882C (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
CN1322061A (zh) 用于模拟－数字变换的积分和折叠电路
CN103138759B (zh) 共享电容的积分电路与模拟转数字电路及其操作方法
US8362939B2 (en) Switched-capacitor pipeline ADC stage
EP2270987B1 (en) Capacitive integrate and fold charge-to-digital converter
EP0981205B1 (en) Delta-sigma modulator with improved full-scale accuracy
JP2012100261A (ja) 多チャネル量子化器および量子化の方法
KR101817056B1 (ko) 복수의 전극들을 위한 샘플링 회로 및 샘플링 방법
US20170077803A1 (en) Precharge switch-capacitor circuit and method
CN100362744C (zh) Sigma-delta A/D转换器
US6999019B2 (en) Subranging analog-to-digital converter with integrating sample-and-hold
JP5526672B2 (ja) Ａｄ変換器
US5448239A (en) Analog-to-digital converter
KR101902119B1 (ko) 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기
US8077070B2 (en) Charge-domain pipelined charge-redistribution analog-to-digital converter
KR20130105034A (ko) 상보적 램프신호를 이용하여 ａ／ｄ 변환을 수행하는 ａｄｃ 및 이를 적용한 이미지 센싱 장치
CN111181567A (zh) Δς调制器、δς调制型a/d转换器以及增量式δς调制型a/d转换器
US20190363727A1 (en) Analog-to-digital converter and electronic device comprising the same
KR100947249B1 (ko) 디지털-아날로그 변환기 및 그것을 이용한 아날로그-디지털변환기
US4289975A (en) Dissipating electrical charge
CN112398472A (zh) 一种用于图像传感器的误差量化10位单斜adc
US20230273025A1 (en) Round robin sensor device for processing sensor data
US10305507B1 (en) First-order sigma-delta analog-to-digital converter
JP3061884B2 (ja) アナログ対ディジタル変換システムおよびスペクトルのヒストグラム発生方法
EP0903863A1 (en) One-bit analog-to-digital converter
CN114584727A (zh) 电容dac多列共用sar/ss列并行adc及应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060607

Termination date: 20140410