JP2002033664A - アナログ−デジタル変換用積分及び折返し回路 - Google Patents
アナログ−デジタル変換用積分及び折返し回路Info
- Publication number
- JP2002033664A JP2002033664A JP2001109377A JP2001109377A JP2002033664A JP 2002033664 A JP2002033664 A JP 2002033664A JP 2001109377 A JP2001109377 A JP 2001109377A JP 2001109377 A JP2001109377 A JP 2001109377A JP 2002033664 A JP2002033664 A JP 2002033664A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- circuit
- integration
- analog
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 アナログ入力信号を複数の二進出力ビットに
変換するアナログ−デジタル変換回路を提供する。 【解決手段】 アナログ−デジタル変換回路（１０）
は、入力信号の積分値に比例する電荷を蓄積する積分コ
ンデンサ（４４）と演算増幅器（４６）を含み、該増幅
器の出力電荷量が実質的に第２の所定の電荷量に等しく
なる度に、電荷減算回路（３０）が第１の所定の電荷を
積分コンデンサから除去する。デジタル論理回路（６
６）が、第１の所定の電荷が積分コンデンサから除去さ
れる回数を追跡して、複数の二進出力ビットのうちの少
なくとも１ビットを供給する。残余量子化回路が積分コ
ンデンサ（４４）の残余電荷を求め、残余電荷に対応す
る、複数の二進出力ビットのうちの少なくとも１つの追
加ビットを供給する。
変換するアナログ−デジタル変換回路を提供する。 【解決手段】 アナログ−デジタル変換回路（１０）
は、入力信号の積分値に比例する電荷を蓄積する積分コ
ンデンサ（４４）と演算増幅器（４６）を含み、該増幅
器の出力電荷量が実質的に第２の所定の電荷量に等しく
なる度に、電荷減算回路（３０）が第１の所定の電荷を
積分コンデンサから除去する。デジタル論理回路（６
６）が、第１の所定の電荷が積分コンデンサから除去さ
れる回数を追跡して、複数の二進出力ビットのうちの少
なくとも１ビットを供給する。残余量子化回路が積分コ
ンデンサ（４４）の残余電荷を求め、残余電荷に対応す
る、複数の二進出力ビットのうちの少なくとも１つの追
加ビットを供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ−デジタ
ル変換回路で使われる積分及び折返し(fold)回路に関
し、特に、デジタルＸ線やコンピュータ断層撮影（Ｃ
Ｔ）システムのアナログ入力信号をデジタル出力ビット
に変換する積分及び折返し回路に関する。
ル変換回路で使われる積分及び折返し(fold)回路に関
し、特に、デジタルＸ線やコンピュータ断層撮影（Ｃ
Ｔ）システムのアナログ入力信号をデジタル出力ビット
に変換する積分及び折返し回路に関する。
【０００２】
【発明の背景】従来のアナログ−デジタル変換回路は、
通常、出力端子と反転端子との間に積分コンデンサが接
続された演算増幅器を備える複数の電荷−電圧変換器を
含んでいる。演算増幅器が特徴的な能動領域で動作する
場合は、演算増幅器の出力電圧（Ｖout ）と入力電荷
（Ｑin）には線形関係がある。演算増幅器の出力電圧
（Ｖ out ）と入力電荷（Ｑin）の線形関係は、以下で表
される。
通常、出力端子と反転端子との間に積分コンデンサが接
続された演算増幅器を備える複数の電荷−電圧変換器を
含んでいる。演算増幅器が特徴的な能動領域で動作する
場合は、演算増幅器の出力電圧（Ｖout ）と入力電荷
（Ｑin）には線形関係がある。演算増幅器の出力電圧
（Ｖ out ）と入力電荷（Ｑin）の線形関係は、以下で表
される。
【０００３】Ｑin＝Ｃint・Ｖout ここで、Ｑinは単位がクーロンの入力電荷であり、Ｃ
int は単位がファラッドの積分コンデンサの容量であ
り、Ｖout は単位がボルトの演算増幅器の出力電圧であ
る。演算増幅器が飽和して、入力電荷（Ｑin）と出力電
圧（Ｖout ）との非線形の関係の表示を開始する前に、
演算増幅器は有限量の電荷を保持できることに特徴があ
る。
int は単位がファラッドの積分コンデンサの容量であ
り、Ｖout は単位がボルトの演算増幅器の出力電圧であ
る。演算増幅器が飽和して、入力電荷（Ｑin）と出力電
圧（Ｖout ）との非線形の関係の表示を開始する前に、
演算増幅器は有限量の電荷を保持できることに特徴があ
る。
【０００４】アナログ−デジタル変換回路では、アナロ
グ入力信号を正確に分析してデジタル出力ビットを生成
するために、演算増幅器の線型動作が必要となる。しか
しながら、広範囲の入力電荷（Ｑin）に対応するため
に、従来のアナログ−デジタル変換回路は、複数の集積
コンデンサを備えるコンデンサバンクを含む。動作中
は、増幅器が飽和せずに、入力電荷（Ｑin）と出力電圧
（Ｖout ）の線形関係を維持するように、入力電荷（Ｑ
in）のレベルに基づいて複数の集積コンデンサの中から
１つが選ばれる。
グ入力信号を正確に分析してデジタル出力ビットを生成
するために、演算増幅器の線型動作が必要となる。しか
しながら、広範囲の入力電荷（Ｑin）に対応するため
に、従来のアナログ−デジタル変換回路は、複数の集積
コンデンサを備えるコンデンサバンクを含む。動作中
は、増幅器が飽和せずに、入力電荷（Ｑin）と出力電圧
（Ｖout ）の線形関係を維持するように、入力電荷（Ｑ
in）のレベルに基づいて複数の集積コンデンサの中から
１つが選ばれる。
【０００５】多くのアプリケーションでは、アナログ−
デジタル変換回路を回路ダイに集積することが望まれ
る。しかしながら、複数の積分コンデンサのバンクに
は、ダイ領域のうちの広い領域が必要とされる。そのた
め、複数の積分コンデンサを含む集積回路はダイ上の広
い領域を占有するので、各アナログ−デジタル変換回路
のコストが増大する。アナログ入力信号を分析してデジ
タル出力ビットを生成するときに、アナログ−デジタル
変換回路の電荷−電圧変換器が演算増幅器の活性領域で
動作することが望まれる。さらに、アナログ−デジタル
変換回路を回路ダイ上に集積させるときに領域をほとん
ど占有しないように、小コンデンサを電荷−電圧変換器
で使うことが望ましい。
デジタル変換回路を回路ダイに集積することが望まれ
る。しかしながら、複数の積分コンデンサのバンクに
は、ダイ領域のうちの広い領域が必要とされる。そのた
め、複数の積分コンデンサを含む集積回路はダイ上の広
い領域を占有するので、各アナログ−デジタル変換回路
のコストが増大する。アナログ入力信号を分析してデジ
タル出力ビットを生成するときに、アナログ−デジタル
変換回路の電荷−電圧変換器が演算増幅器の活性領域で
動作することが望まれる。さらに、アナログ−デジタル
変換回路を回路ダイ上に集積させるときに領域をほとん
ど占有しないように、小コンデンサを電荷−電圧変換器
で使うことが望ましい。
【０００６】別のアプリケーションでは、回路の電力消
費が減るように可能な限り低電源電圧のアナログ−デジ
タル変換回路が必要とされる。また、電源電圧の低いこ
れらのシステムは、演算増幅器への入力電荷量（Ｑin）
は少ない。従って、大きな出力電圧（Ｖout ）範囲を維
持するために、大きな積分コンデンサ（Ｃint ）が必要
となる。上述のように、大きな積分コンデンサを回路ダ
イに集積すると、広いダイ領域が占有される。そのた
め、アナログ−デジタル変換回路のコストが上がる。従
って、集積回路にとって必要なものは小さなダイ領域で
あり、また、小コンデンサで比較的大きな出力電圧（Ｖ
out ）範囲を維持するような、小コンデンサを備えるア
ナログ−デジタル変換回路であることが望ましい。
費が減るように可能な限り低電源電圧のアナログ−デジ
タル変換回路が必要とされる。また、電源電圧の低いこ
れらのシステムは、演算増幅器への入力電荷量（Ｑin）
は少ない。従って、大きな出力電圧（Ｖout ）範囲を維
持するために、大きな積分コンデンサ（Ｃint ）が必要
となる。上述のように、大きな積分コンデンサを回路ダ
イに集積すると、広いダイ領域が占有される。そのた
め、アナログ−デジタル変換回路のコストが上がる。従
って、集積回路にとって必要なものは小さなダイ領域で
あり、また、小コンデンサで比較的大きな出力電圧（Ｖ
out ）範囲を維持するような、小コンデンサを備えるア
ナログ−デジタル変換回路であることが望ましい。
【０００７】既存のアナログ−デジタル変換回路では、
入力電荷（Ｑin）を固定すると、出力電圧（Ｖout ）は
電源電圧のダイナミックレンジの半分に制限される。例
えば、既存の回路では、入力電荷（Ｑin）の電流の流れ
る方向が固定されると、出力電圧（Ｖout ）はアナログ
接地レベルから正の電源電圧まで増大する。従って、電
源電圧範囲（ゼロから正の電源電圧まで）の正の半分が
利用され、負の半分（ゼロから負の電源電圧）は使用さ
れない。電源電圧の全ダイナミックレンジを利用する既
存のアナログ−デジタル変換回路ではレベルシフト回路
が必要となる。また、このレベルシフト回路は高価な集
積回路のダイ空間を占有するので、アナログ−デジタル
変換に遅延が発生することがある。従って、レベルシフ
ト回路を使うことなく、アナログ−デジタル変換回路は
電源電圧の全ダイナミックレンジを利用することが望ま
しい。
入力電荷（Ｑin）を固定すると、出力電圧（Ｖout ）は
電源電圧のダイナミックレンジの半分に制限される。例
えば、既存の回路では、入力電荷（Ｑin）の電流の流れ
る方向が固定されると、出力電圧（Ｖout ）はアナログ
接地レベルから正の電源電圧まで増大する。従って、電
源電圧範囲（ゼロから正の電源電圧まで）の正の半分が
利用され、負の半分（ゼロから負の電源電圧）は使用さ
れない。電源電圧の全ダイナミックレンジを利用する既
存のアナログ−デジタル変換回路ではレベルシフト回路
が必要となる。また、このレベルシフト回路は高価な集
積回路のダイ空間を占有するので、アナログ−デジタル
変換に遅延が発生することがある。従って、レベルシフ
ト回路を使うことなく、アナログ−デジタル変換回路は
電源電圧の全ダイナミックレンジを利用することが望ま
しい。
【０００８】
【発明の概要】本発明の模範的な実施形態では、アナロ
グ入力信号を複数の二進出力ビットに変換するアナログ
−デジタル変換回路が提供される。アナログ−デジタル
変換回路は反転端子と出力端子を備える演算増幅器を含
み、アナログ入力信号は反転端子に供給される。積分コ
ンデンサは演算増幅器の出力部と反転端子との間に接続
される。積分コンデンサは、入力信号の積分値に比例す
る電荷量を蓄積する。電荷減算回路は演算増幅器の出力
部と反転端子との間に選択的に接続される。演算増幅器
の出力電荷量が実質的に第２の所定の電荷量に等しいと
きに、電荷減算回路は第１の所定の電荷を積分コンデン
サから除去する。第１の所定の電荷は積分コンデンサか
ら複数回除去される。第１の所定の電荷量を複数回除去
することによって、積分コンデンサによって蓄積可能な
最大電荷量よりアナログ入力信号の積分値を大きくする
ことができる。
グ入力信号を複数の二進出力ビットに変換するアナログ
−デジタル変換回路が提供される。アナログ−デジタル
変換回路は反転端子と出力端子を備える演算増幅器を含
み、アナログ入力信号は反転端子に供給される。積分コ
ンデンサは演算増幅器の出力部と反転端子との間に接続
される。積分コンデンサは、入力信号の積分値に比例す
る電荷量を蓄積する。電荷減算回路は演算増幅器の出力
部と反転端子との間に選択的に接続される。演算増幅器
の出力電荷量が実質的に第２の所定の電荷量に等しいと
きに、電荷減算回路は第１の所定の電荷を積分コンデン
サから除去する。第１の所定の電荷は積分コンデンサか
ら複数回除去される。第１の所定の電荷量を複数回除去
することによって、積分コンデンサによって蓄積可能な
最大電荷量よりアナログ入力信号の積分値を大きくする
ことができる。
【０００９】デジタル論理回路は電荷減算回路に接続さ
れる。デジタル論理回路は電荷減算回路によって第１の
所定の電荷量が積分コンデンサから除去される回数を追
跡し、デジタル論理回路は、複数の二進出力ビットのう
ちの少なくとも１ビットを供給する。残余量子化回路は
積分コンデンサと演算増幅器の出力に接続される。残余
量子化回路は積分コンデンサの残余電荷を決定し、残余
電荷に対応する複数の二進出力ビットのうちの少なくと
も１つの追加ビットを供給する。第１の所定の電荷が積
分コンデンサから複数回除去された後の残余電荷は、実
質的に積分コンデンサに蓄積された電荷量に等しい。第
１の所定の電荷が積分コンデンサから除去された回数が
所定の数より少ないときに、低域通過フィルタ回路は演
算増幅器の出力に選択的に接続される。
れる。デジタル論理回路は電荷減算回路によって第１の
所定の電荷量が積分コンデンサから除去される回数を追
跡し、デジタル論理回路は、複数の二進出力ビットのう
ちの少なくとも１ビットを供給する。残余量子化回路は
積分コンデンサと演算増幅器の出力に接続される。残余
量子化回路は積分コンデンサの残余電荷を決定し、残余
電荷に対応する複数の二進出力ビットのうちの少なくと
も１つの追加ビットを供給する。第１の所定の電荷が積
分コンデンサから複数回除去された後の残余電荷は、実
質的に積分コンデンサに蓄積された電荷量に等しい。第
１の所定の電荷が積分コンデンサから除去された回数が
所定の数より少ないときに、低域通過フィルタ回路は演
算増幅器の出力に選択的に接続される。
【００１０】別の実施形態では、残余量子化回路は複数
の積分及び折返し回路を含む。積分及び折返し回路の各
々は、パイプライン直列構造で接続されており、積分及
び折返し用残余電荷を受け取る先行の積分及び折返し回
路の出力部に接続されたサンプル及び保持回路を含む。
複数の積分及び折返し回路のうちの第１の回路は積分コ
ンデンサと演算増幅器の出力部に接続され、積分コンデ
ンサの残余電荷を受け取る。積分及び折返し用演算増幅
器は反転端子と出力端子を備え、サンプル及び保持回路
は積分及び折返し用演算増幅器の反転端子に接続され
る。積分及び折返し用積分コンデンサは反転端子と積分
及び折返し用演算増幅器の出力部との間に接続される。
積分及び折返し用積分コンデンサは、先行する積分及び
折返し回路からの積分及び折返し用残余電荷の積分値に
比例する積分及び折返し用電荷レベルを蓄積する。積分
及び折返し用電荷減算回路は反転端子と積分及び折返し
用演算増幅器の出力部に選択的に接続される。積分及び
折返し用演算増幅器の出力電荷量が実質的に第２の積分
及び折返し用の所定の電荷に等しいときに、積分及び折
返し用電荷減算回路は第１の積分及び折返し用の所定の
電荷を積分及び折返し用積分コンデンサから除去する。
第１の積分及び折返し用の所定の電荷が前記積分及び折
返し用積分コンデンサから複数回除去される。積分及び
折返し用デジタル論理回路は積分及び折返し用電荷減算
回路に接続され、積分及び折返し用電荷減算回路によっ
て、第１の積分及び折返しの所定の電荷が積分及び折返
し用積分コンデンサから除去される回数を追跡する。積
分及び折返し用デジタル論理回路は、複数の二進出力ビ
ットのうちの少なくとも１つの追加ビットを供給する。
の積分及び折返し回路を含む。積分及び折返し回路の各
々は、パイプライン直列構造で接続されており、積分及
び折返し用残余電荷を受け取る先行の積分及び折返し回
路の出力部に接続されたサンプル及び保持回路を含む。
複数の積分及び折返し回路のうちの第１の回路は積分コ
ンデンサと演算増幅器の出力部に接続され、積分コンデ
ンサの残余電荷を受け取る。積分及び折返し用演算増幅
器は反転端子と出力端子を備え、サンプル及び保持回路
は積分及び折返し用演算増幅器の反転端子に接続され
る。積分及び折返し用積分コンデンサは反転端子と積分
及び折返し用演算増幅器の出力部との間に接続される。
積分及び折返し用積分コンデンサは、先行する積分及び
折返し回路からの積分及び折返し用残余電荷の積分値に
比例する積分及び折返し用電荷レベルを蓄積する。積分
及び折返し用電荷減算回路は反転端子と積分及び折返し
用演算増幅器の出力部に選択的に接続される。積分及び
折返し用演算増幅器の出力電荷量が実質的に第２の積分
及び折返し用の所定の電荷に等しいときに、積分及び折
返し用電荷減算回路は第１の積分及び折返し用の所定の
電荷を積分及び折返し用積分コンデンサから除去する。
第１の積分及び折返し用の所定の電荷が前記積分及び折
返し用積分コンデンサから複数回除去される。積分及び
折返し用デジタル論理回路は積分及び折返し用電荷減算
回路に接続され、積分及び折返し用電荷減算回路によっ
て、第１の積分及び折返しの所定の電荷が積分及び折返
し用積分コンデンサから除去される回数を追跡する。積
分及び折返し用デジタル論理回路は、複数の二進出力ビ
ットのうちの少なくとも１つの追加ビットを供給する。
【００１１】
【発明の実施の形態】図１に示されているように、アナ
ログ−デジタル変換（ＡＤＣ）回路１０の一つの模範的
実施形態は、アナログ入力信号を複数の二進出力ビット
に変換する。アナログ−デジタル変換回路１０は、入力
信号回路２０に接続された積分用演算増幅器回路４０、
折返し回路３０、サンプル及び保持回路５０、デジタル
論理回路６０を備える。積分用演算増幅器回路４０、折
返し回路３０、デジタル論理回路６０は、積分及び折返
し回路８０を備える。また、一実施形態の折返し回路３
０は、電荷減算回路とも呼ばれ、積分用演算増幅器回路
４０は電荷−電圧変換器とも呼ばれる。アナログ入力信
号は、入力信号回路１０からのアナログ入力信号の積分
値に比例する電荷量を蓄える積分用演算増幅器回路４０
に供給される。デジタル論理回路６０は、積分用演算増
幅器回路４０の電荷量が第１の所定の電荷レベル３００
（図３）に達する時点を決定する。第１の所定の電荷レ
ベル３００（図３）に達すると、デジタル論理回路６０
は、折返し回路３０に指示を出して、第２の所定の電荷
レベル３１０（図３）を積分用演算増幅器回路４０から
除去させる。デジタル論理回路６０は、第２の所定の電
荷レベル３１０（図３）が積分用演算増幅器回路４０か
ら除去される回数を追跡する。所定時間後、デジタル論
理回路６０は、第２の所定の電荷量が積分用演算増幅器
回路４０から除去された回数から少なくとも１ビットを
決定する。積分用演算増幅器回路４０の残余電荷レベル
は、サンプル及び保持回路５０に供給される。残余電荷
レベルからさらに、少なくとも１ビットが決定される。
デジタル論理回路６０によって分析されたビットと、残
余電荷から分析された追加ビットは、複数の二進出力ビ
ットを備える。使用した電荷と電荷レベルという用語は
同じ意味であり、交換可能に使用されることを理解すべ
きである。
ログ−デジタル変換（ＡＤＣ）回路１０の一つの模範的
実施形態は、アナログ入力信号を複数の二進出力ビット
に変換する。アナログ−デジタル変換回路１０は、入力
信号回路２０に接続された積分用演算増幅器回路４０、
折返し回路３０、サンプル及び保持回路５０、デジタル
論理回路６０を備える。積分用演算増幅器回路４０、折
返し回路３０、デジタル論理回路６０は、積分及び折返
し回路８０を備える。また、一実施形態の折返し回路３
０は、電荷減算回路とも呼ばれ、積分用演算増幅器回路
４０は電荷−電圧変換器とも呼ばれる。アナログ入力信
号は、入力信号回路１０からのアナログ入力信号の積分
値に比例する電荷量を蓄える積分用演算増幅器回路４０
に供給される。デジタル論理回路６０は、積分用演算増
幅器回路４０の電荷量が第１の所定の電荷レベル３００
（図３）に達する時点を決定する。第１の所定の電荷レ
ベル３００（図３）に達すると、デジタル論理回路６０
は、折返し回路３０に指示を出して、第２の所定の電荷
レベル３１０（図３）を積分用演算増幅器回路４０から
除去させる。デジタル論理回路６０は、第２の所定の電
荷レベル３１０（図３）が積分用演算増幅器回路４０か
ら除去される回数を追跡する。所定時間後、デジタル論
理回路６０は、第２の所定の電荷量が積分用演算増幅器
回路４０から除去された回数から少なくとも１ビットを
決定する。積分用演算増幅器回路４０の残余電荷レベル
は、サンプル及び保持回路５０に供給される。残余電荷
レベルからさらに、少なくとも１ビットが決定される。
デジタル論理回路６０によって分析されたビットと、残
余電荷から分析された追加ビットは、複数の二進出力ビ
ットを備える。使用した電荷と電荷レベルという用語は
同じ意味であり、交換可能に使用されることを理解すべ
きである。
【００１２】積分及び折返し回路８０は、積分用演算増
幅器回路４０を飽和させないように動作するので、非線
形特性を示す。蓄積された電荷によって演算増幅器４６
が飽和する前に、第２の所定の電荷レベル３１０（図
３）を積分コンデンサ４４から除去することによって、
積分用演算増幅器回路４０の線形特性が維持される。第
２の所定の電荷レベル３１０（図３）が積分コンデンサ
４４から除去された回数が追跡され、少なくとも１つの
二進出力ビットを決定するためにこれが利用される。こ
れは、二進出力ビットのうちの追加二進出力ビットを決
定するために積分コンデンサ４４の残余電荷を利用しな
がら行われる。一実施形態の積分及び折返し回路８０
は、複数の二進出力ビットのうちの最下位ビットを決定
するために残余電荷を使用しながら、複数の二進出力ビ
ットのうちの最上位ビットを決定する。そのため、集積
回路のダイにアナログ−デジタル変換回路１０を集積さ
せるためにダイ領域のうちの小領域だけが必要とされる
ように、アナログ−デジタル変換回路１０は比較的小さ
な積分コンデンサ４４を使用できる。第２の所定の電荷
レベル３１０（図３）を積分コンデンサ４４から複数回
除去すると、アナログ入力信号の積分値は、積分コンデ
ンサ４４に蓄積可能な最大電荷量より大きくてもよい。
さらに、演算増幅器４６が飽和する前に第２の所定の電
荷レベル３１０（図３）が積分コンデンサ４４から除去
されるので、アナログ−デジタル変換回路１０の出力４
９である電圧のダイナミックレンジを広くするために
は、複数のコンデンサ（不図示）を含むコンデンサバン
クや１つの大きなコンデンサ（不図示）は必要ない。
幅器回路４０を飽和させないように動作するので、非線
形特性を示す。蓄積された電荷によって演算増幅器４６
が飽和する前に、第２の所定の電荷レベル３１０（図
３）を積分コンデンサ４４から除去することによって、
積分用演算増幅器回路４０の線形特性が維持される。第
２の所定の電荷レベル３１０（図３）が積分コンデンサ
４４から除去された回数が追跡され、少なくとも１つの
二進出力ビットを決定するためにこれが利用される。こ
れは、二進出力ビットのうちの追加二進出力ビットを決
定するために積分コンデンサ４４の残余電荷を利用しな
がら行われる。一実施形態の積分及び折返し回路８０
は、複数の二進出力ビットのうちの最下位ビットを決定
するために残余電荷を使用しながら、複数の二進出力ビ
ットのうちの最上位ビットを決定する。そのため、集積
回路のダイにアナログ−デジタル変換回路１０を集積さ
せるためにダイ領域のうちの小領域だけが必要とされる
ように、アナログ−デジタル変換回路１０は比較的小さ
な積分コンデンサ４４を使用できる。第２の所定の電荷
レベル３１０（図３）を積分コンデンサ４４から複数回
除去すると、アナログ入力信号の積分値は、積分コンデ
ンサ４４に蓄積可能な最大電荷量より大きくてもよい。
さらに、演算増幅器４６が飽和する前に第２の所定の電
荷レベル３１０（図３）が積分コンデンサ４４から除去
されるので、アナログ−デジタル変換回路１０の出力４
９である電圧のダイナミックレンジを広くするために
は、複数のコンデンサ（不図示）を含むコンデンサバン
クや１つの大きなコンデンサ（不図示）は必要ない。
【００１３】上述され図１に示されたように、積分及び
折返し回路８０は、積分用演算増幅器回路４０、折返し
回路３０、デジタル論理回路６０を備える。入力回路２
０は演算増幅器４６の反転入力端子４７にアナログ入力
信号を供給し、サンプル及び保持回路５０は演算増幅器
４６の出力４９に接続される。一実施形態では、図１に
示されているように、入力信号回路２０には、コンデン
サ２４、抵抗２６、ノイズ制限抵抗２８、アース１２に
接続された光ダイオード２２が含まれる。好適な実施形
態では、光ダイオード２２はデジタルＸ線装置やコンピ
ュータ断層撮影（ＣＴ）システム等の医療装置からの画
像を供給する。しかしながら、いかなる信号源や装置か
らもアナログ入力信号を供給し、それを折返し回路８０
の反転端子入力４７に供給することが可能であることを
理解すべきである。一実施形態のアナログ入力信号は電
流信号でよく、この場合、この電流信号を反転入力端子
４７に直接与えることができる。他の実施形態のアナロ
グ入力信号は電圧信号であることを理解すべきである。
後者の場合、電圧を電流に変換するコンダクタンス（不
図示）を介して反転入力端子４７に電圧信号が供給され
る。
折返し回路８０は、積分用演算増幅器回路４０、折返し
回路３０、デジタル論理回路６０を備える。入力回路２
０は演算増幅器４６の反転入力端子４７にアナログ入力
信号を供給し、サンプル及び保持回路５０は演算増幅器
４６の出力４９に接続される。一実施形態では、図１に
示されているように、入力信号回路２０には、コンデン
サ２４、抵抗２６、ノイズ制限抵抗２８、アース１２に
接続された光ダイオード２２が含まれる。好適な実施形
態では、光ダイオード２２はデジタルＸ線装置やコンピ
ュータ断層撮影（ＣＴ）システム等の医療装置からの画
像を供給する。しかしながら、いかなる信号源や装置か
らもアナログ入力信号を供給し、それを折返し回路８０
の反転端子入力４７に供給することが可能であることを
理解すべきである。一実施形態のアナログ入力信号は電
流信号でよく、この場合、この電流信号を反転入力端子
４７に直接与えることができる。他の実施形態のアナロ
グ入力信号は電圧信号であることを理解すべきである。
後者の場合、電圧を電流に変換するコンダクタンス（不
図示）を介して反転入力端子４７に電圧信号が供給され
る。
【００１４】図１に示される実施形態では、積分用演算
増幅器回路４０の演算増幅器４６の反転入力端子４７を
介して積分及び折返し回路８０にアナログ入力信号を供
給する。演算増幅器４６の非反転端子４８はアース１２
に接続されている。好適な実施形態では、アース１２は
接地ポテンシャルをもつ。積分コンデンサ４４は反転入
力端子４７と演算増幅器４６の出力４９との間に接続さ
れている。また、リセットスイッチ４２は反転入力端子
４７と出力４９との間に接続されている。デジタル論理
回路６０は、比較器６２の非反転入力端子６４を介して
演算増幅器４６の出力４９に接続されている。比較器６
２の反転入力端子６３は電圧源６５に接続されている。
一実施形態の電圧源６５は、フルスケール（ＦＳ）電圧
の１／４の電圧、例えば、フルスケール（ＦＳ）電圧が
４ボルトの場合は１ボルトを出力する。比較器６２の出
力部６１は同期化及びデジタル論理回路６６に接続され
ている。シフトレジスタ６８は同期化及びデジタル論理
回路６６と出力スイッチ６７との間に接続されている。
増幅器回路４０の演算増幅器４６の反転入力端子４７を
介して積分及び折返し回路８０にアナログ入力信号を供
給する。演算増幅器４６の非反転端子４８はアース１２
に接続されている。好適な実施形態では、アース１２は
接地ポテンシャルをもつ。積分コンデンサ４４は反転入
力端子４７と演算増幅器４６の出力４９との間に接続さ
れている。また、リセットスイッチ４２は反転入力端子
４７と出力４９との間に接続されている。デジタル論理
回路６０は、比較器６２の非反転入力端子６４を介して
演算増幅器４６の出力４９に接続されている。比較器６
２の反転入力端子６３は電圧源６５に接続されている。
一実施形態の電圧源６５は、フルスケール（ＦＳ）電圧
の１／４の電圧、例えば、フルスケール（ＦＳ）電圧が
４ボルトの場合は１ボルトを出力する。比較器６２の出
力部６１は同期化及びデジタル論理回路６６に接続され
ている。シフトレジスタ６８は同期化及びデジタル論理
回路６６と出力スイッチ６７との間に接続されている。
【００１５】デジタル論理回路６０は、電流ミラースイ
ッチ３８を介して折返し回路３０に減算電流３６を供給
する。折返し回路３０は電流ミラースイッチ３８と基準
電流３４に接続された電流ミラー３２を備える。電流ミ
ラースイッチ３８が開くと、減算電流３６と電流ミラー
３２はアース１２に接続される。電流ミラースイッチ３
８が閉じると、減算電流３６と電流ミラー３２は演算増
幅器４６の反転端子４７に接続される。一実施形態の基
準電流３４は減算電流３６に比例し、これを、例えば、
同期化及びデジタル論理回路６６等の制御システムを介
して、もしくは、手動で設定することができる。
ッチ３８を介して折返し回路３０に減算電流３６を供給
する。折返し回路３０は電流ミラースイッチ３８と基準
電流３４に接続された電流ミラー３２を備える。電流ミ
ラースイッチ３８が開くと、減算電流３６と電流ミラー
３２はアース１２に接続される。電流ミラースイッチ３
８が閉じると、減算電流３６と電流ミラー３２は演算増
幅器４６の反転端子４７に接続される。一実施形態の基
準電流３４は減算電流３６に比例し、これを、例えば、
同期化及びデジタル論理回路６６等の制御システムを介
して、もしくは、手動で設定することができる。
【００１６】演算増幅器４６の出力もまた、抵抗５２を
介してサンプル及び保持回路５０に接続される。第１の
サンプルスイッチ７２は抵抗５２とコンデンサ５３との
間に接続される。増幅器５６の反転入力端子５５はコン
デンサ５３に接続され、スイッチ７６は反転端子５５と
増幅器５６の出力５７との間に接続される。保持スイッ
チ７４は第１のサンプルスイッチ７２と出力５７との間
に接続される。増幅器５６の非反転入力端子５４はアー
ス１２に接続される。増幅器５６の出力５７は出力スイ
ッチ７８に接続される。
介してサンプル及び保持回路５０に接続される。第１の
サンプルスイッチ７２は抵抗５２とコンデンサ５３との
間に接続される。増幅器５６の反転入力端子５５はコン
デンサ５３に接続され、スイッチ７６は反転端子５５と
増幅器５６の出力５７との間に接続される。保持スイッ
チ７４は第１のサンプルスイッチ７２と出力５７との間
に接続される。増幅器５６の非反転入力端子５４はアー
ス１２に接続される。増幅器５６の出力５７は出力スイ
ッチ７８に接続される。
【００１７】上述したように、積分用演算増幅器回路４
０で第１の所定の電荷レベル３００（図３）に達する時
はいつでも、デジタル論理回路６０と折返し回路３０は
積分コンデンサ４４から第２の所定の電荷レベル３１０
（図３）を減らす。別の実施形態では、積分コンデンサ
４４の電荷量が第１の所定の電荷量３００（図３）に実
質的に等しいときはいつでも、折返し回路３０は第２の
所定の電荷量３１０（図３）を積分コンデンサ４４から
減らす。この電荷量を減らすことによって、出力４９の
電圧がより低いフルスケール（ＦＳ）電圧値になり、演
算増幅器４６が飽和することを防止する。一実施形態で
は、積分用演算増幅器回路４０の第１の所定の電荷レベ
ル３００（図３）が積分コンデンサ４４の電荷レベルと
して測定される。別の実施形態では、積分用演算増幅器
回路４０の第１の所定の電荷レベル３００（図３）は、
演算増幅器４６の出力４９の電圧として測定される。従
って、電荷を積分コンデンサ４４から除去し、次に、出
力４９の電圧を下げることによって、アナログ入力信号
と二進出力ビットとの線形関係が維持される。デジタル
論理回路６０は、第２の所定の電荷レベル３１０（図
３）を積分コンデンサ４４から減らした回数を追跡し、
積分コンデンサ４４の残余電荷レベルは残余量子化回路
４５０（図４）によって量子化される。第２の所定の電
荷レベル３１０（図３）が積分コンデンサ４４から複数
回除去された後での残余電荷量は、積分コンデンサ４４
の蓄積電荷量に実質的に等しい。
０で第１の所定の電荷レベル３００（図３）に達する時
はいつでも、デジタル論理回路６０と折返し回路３０は
積分コンデンサ４４から第２の所定の電荷レベル３１０
（図３）を減らす。別の実施形態では、積分コンデンサ
４４の電荷量が第１の所定の電荷量３００（図３）に実
質的に等しいときはいつでも、折返し回路３０は第２の
所定の電荷量３１０（図３）を積分コンデンサ４４から
減らす。この電荷量を減らすことによって、出力４９の
電圧がより低いフルスケール（ＦＳ）電圧値になり、演
算増幅器４６が飽和することを防止する。一実施形態で
は、積分用演算増幅器回路４０の第１の所定の電荷レベ
ル３００（図３）が積分コンデンサ４４の電荷レベルと
して測定される。別の実施形態では、積分用演算増幅器
回路４０の第１の所定の電荷レベル３００（図３）は、
演算増幅器４６の出力４９の電圧として測定される。従
って、電荷を積分コンデンサ４４から除去し、次に、出
力４９の電圧を下げることによって、アナログ入力信号
と二進出力ビットとの線形関係が維持される。デジタル
論理回路６０は、第２の所定の電荷レベル３１０（図
３）を積分コンデンサ４４から減らした回数を追跡し、
積分コンデンサ４４の残余電荷レベルは残余量子化回路
４５０（図４）によって量子化される。第２の所定の電
荷レベル３１０（図３）が積分コンデンサ４４から複数
回除去された後での残余電荷量は、積分コンデンサ４４
の蓄積電荷量に実質的に等しい。
【００１８】図１に示され、また、図２のタイミング図
で示される一実施形態の動作では、リセットスイッチ４
２を閉じることによって、積分コンデンサ４４は放電す
る。時間２１０では、リセットスイッチ４２が開き、ア
ナログ入力信号の積分サイクルが開始する。一実施形態
では、時間２１０は約１５μｓである。
で示される一実施形態の動作では、リセットスイッチ４
２を閉じることによって、積分コンデンサ４４は放電す
る。時間２１０では、リセットスイッチ４２が開き、ア
ナログ入力信号の積分サイクルが開始する。一実施形態
では、時間２１０は約１５μｓである。
【００１９】別の方法による好適な実施形態では、積分
コンデンサ４４を放電するためにリセットスイッチ４２
は閉じられない。何故なら、リセットスイッチ４２を閉
じると、アナログ−デジタル変換回路１０にノイズが入
るからである。その代わり、積分コンデンサ４４の残余
電荷レベルは積分コンデンサ４４に蓄積される次の電荷
に対するゼロ基準として利用される。
コンデンサ４４を放電するためにリセットスイッチ４２
は閉じられない。何故なら、リセットスイッチ４２を閉
じると、アナログ−デジタル変換回路１０にノイズが入
るからである。その代わり、積分コンデンサ４４の残余
電荷レベルは積分コンデンサ４４に蓄積される次の電荷
に対するゼロ基準として利用される。
【００２０】図３に示されるように、入力信号回路２０
からのアナログ入力信号の入力に応答して、出力４９の
電圧３１２は上昇する。一実施形態では、出力４９の電
圧３１２が第１の所定の電荷レベル３００に達すると、
比較器６２は作動する。上述したように、また、別の実
施形態でも、比較器６２を作動させるために積分コンデ
ンサ４４の電荷レベルを利用できることを理解すべきで
ある。さらに、比較器６２の反転入力端子６３に接続さ
れた電圧源６５を介して、比較器６２を作動させる第１
の所定の電荷レベル３００を設定することができる。一
実施形態では、図３に示されるように、第１の所定の電
荷レベル３００は、フルスケール（ＦＳ）電圧の１／
４、例えば、フルスケール（ＦＳ）電圧が４ボルトの場
合は１ボルトに設定される。比較器６２が作動するとき
に、出力６１はマスタークロック（不図示）と、同期化
及びデジタル論理回路６６に含まれるデジタルフリップ
フロップ（不図示）に対して同期化される。比較器６２
が作動したことに応答して、電流ミラースイッチ３８
は、図２に示されているように、Ｍ個のクロックサイク
ルの間、減算電流３６を演算増幅器４６の反転入力４７
に接続する。図２の実施形態では、Ｍクロックサイクル
は３５０μｓに対応する。
からのアナログ入力信号の入力に応答して、出力４９の
電圧３１２は上昇する。一実施形態では、出力４９の電
圧３１２が第１の所定の電荷レベル３００に達すると、
比較器６２は作動する。上述したように、また、別の実
施形態でも、比較器６２を作動させるために積分コンデ
ンサ４４の電荷レベルを利用できることを理解すべきで
ある。さらに、比較器６２の反転入力端子６３に接続さ
れた電圧源６５を介して、比較器６２を作動させる第１
の所定の電荷レベル３００を設定することができる。一
実施形態では、図３に示されるように、第１の所定の電
荷レベル３００は、フルスケール（ＦＳ）電圧の１／
４、例えば、フルスケール（ＦＳ）電圧が４ボルトの場
合は１ボルトに設定される。比較器６２が作動するとき
に、出力６１はマスタークロック（不図示）と、同期化
及びデジタル論理回路６６に含まれるデジタルフリップ
フロップ（不図示）に対して同期化される。比較器６２
が作動したことに応答して、電流ミラースイッチ３８
は、図２に示されているように、Ｍ個のクロックサイク
ルの間、減算電流３６を演算増幅器４６の反転入力４７
に接続する。図２の実施形態では、Ｍクロックサイクル
は３５０μｓに対応する。
【００２１】減算電流３６の極性はアナログ入力信号の
極性と反対であるので、電流ミラースイッチ３８を閉じ
ることによって、電荷が積分コンデンサ４４から除去さ
れる。電荷を積分コンデンサ４４から除去するプロセス
は折返し(folding) と呼ばれる。積分コンデンサ４４か
ら電荷が折返しされると、演算増幅器４６の出力４９の
電圧３１２は、図３に示されるランプダウン(ramp dow
n) 電圧３１４まで降下する。一実施形態では、基準電
流３４は最大アナログ入力信号より大きくなるように設
計されるので、演算増幅器４６の出力４９の電圧３１２
はランプダウン電圧３１４まで降下する。
極性と反対であるので、電流ミラースイッチ３８を閉じ
ることによって、電荷が積分コンデンサ４４から除去さ
れる。電荷を積分コンデンサ４４から除去するプロセス
は折返し(folding) と呼ばれる。積分コンデンサ４４か
ら電荷が折返しされると、演算増幅器４６の出力４９の
電圧３１２は、図３に示されるランプダウン(ramp dow
n) 電圧３１４まで降下する。一実施形態では、基準電
流３４は最大アナログ入力信号より大きくなるように設
計されるので、演算増幅器４６の出力４９の電圧３１２
はランプダウン電圧３１４まで降下する。
【００２２】第２の所定量の電荷（Ｑquantum ）３１０
は、以下のように表される。
は、以下のように表される。
【００２３】Ｑquantum ＝Ｍ・Ｉref・Ｔclk ここで、Ｍはクロックサイクル数、Ｉref は温度補償基
準電流、Ｔclk はマスタークロックの周期である。一実
施形態では、図３に示されるように、第２の所定量の電
荷３１０はフルスケール（ＦＳ）電圧の１／２、例え
ば、フルスケール（ＦＳ）電圧が４ボルトの場合は２ボ
ルトとなるように設計される。
準電流、Ｔclk はマスタークロックの周期である。一実
施形態では、図３に示されるように、第２の所定量の電
荷３１０はフルスケール（ＦＳ）電圧の１／２、例え
ば、フルスケール（ＦＳ）電圧が４ボルトの場合は２ボ
ルトとなるように設計される。
【００２４】図３に示されているように、第２の所定の
電荷レベル３１０が複数回積分コンデンサ４４から除去
される各々の時点の前に、積分コンデンサ４４から除去
される第２の所定の電荷レベル３１０は積分コンデンサ
４４の電荷量より大きくてもよい。積分コンデンサ４４
から除去される電荷レベルが積分コンデンサ４４に蓄積
された電荷量よりも大きい場合は、第２の所定の電荷レ
ベル３１０が除去された後での積分コンデンサ４４の残
余電荷は、アナログ入力信号の極性の反対の極性をも
つ。好適な実施形態によれば、出力４９の電圧が１ボル
トのとき比較器６２は作動する。その結果、図３に示さ
れているように、折返し回路３０は、２ボルトの電荷を
積分コンデンサ４４から除去する。従って、積分コンデ
ンサ４４の電荷レベルは−１ボルトになる。従って、折
返し回路３０は電荷を十分に除去するので、積分コンデ
ンサ４４から除去された電荷量は供給電圧の全範囲（正
と負）をカバーする。そのため、アナログ−デジタル変
換回路１０は、レベルシフト回路を使うことなく、供給
電圧のダイナミックレンジ全体を使う。
電荷レベル３１０が複数回積分コンデンサ４４から除去
される各々の時点の前に、積分コンデンサ４４から除去
される第２の所定の電荷レベル３１０は積分コンデンサ
４４の電荷量より大きくてもよい。積分コンデンサ４４
から除去される電荷レベルが積分コンデンサ４４に蓄積
された電荷量よりも大きい場合は、第２の所定の電荷レ
ベル３１０が除去された後での積分コンデンサ４４の残
余電荷は、アナログ入力信号の極性の反対の極性をも
つ。好適な実施形態によれば、出力４９の電圧が１ボル
トのとき比較器６２は作動する。その結果、図３に示さ
れているように、折返し回路３０は、２ボルトの電荷を
積分コンデンサ４４から除去する。従って、積分コンデ
ンサ４４の電荷レベルは−１ボルトになる。従って、折
返し回路３０は電荷を十分に除去するので、積分コンデ
ンサ４４から除去された電荷量は供給電圧の全範囲（正
と負）をカバーする。そのため、アナログ−デジタル変
換回路１０は、レベルシフト回路を使うことなく、供給
電圧のダイナミックレンジ全体を使う。
【００２５】積分コンデンサ４４からの第２の所定の電
荷レベル３１０の除去は、アナログ入力信号の強さによ
って決まる回数分繰り替えされる。デジタル論理回路６
０は減算電流３６を生成し、第２の所定の電荷３１０が
積分コンデンサ４４から除去された回数を追跡する。第
２の所定の電荷３１０が積分コンデンサ４４から除去さ
れた回数から、二進出力ビットが決定される。一実施形
態では、積分コンデンサ４４から除去された電荷量と１
ビットに実質的に等しい電荷量を比較することによっ
て、二進出力ビットを決定する。デジタル論理回路６０
の１出力として二進出力ビットが供給されることを理解
すべきである。一実施形態では、第２の所定量の電荷３
１０は、最上位ビットに対応する電荷レベルに実質的に
等しい。本実施形態では、二進出力ビットの複数の最上
位ビットの全量を分析するために、アナログ−デジタル
変換回路１０を使うことができる。積分サイクルの最後
に、残余電荷をアナログ−デジタル変換回路等の外部残
余電荷量子化回路４５０（図４）に供給することができ
る。例えば、残余電荷量子化回路４５０は、残余電荷レ
ベルから、二進出力ビットのうちの複数の最下位ビット
を分析する。第２の所定の電荷レベル３１０の各除去は
実質的に同様に行われ、また、アナログ入力信号に無関
係であるので、電流ミラースイッチ３８の切り換えに関
する電荷量は実質的に一定であり、第２の所定の電荷レ
ベル３１０の一部として誘導することができる。
荷レベル３１０の除去は、アナログ入力信号の強さによ
って決まる回数分繰り替えされる。デジタル論理回路６
０は減算電流３６を生成し、第２の所定の電荷３１０が
積分コンデンサ４４から除去された回数を追跡する。第
２の所定の電荷３１０が積分コンデンサ４４から除去さ
れた回数から、二進出力ビットが決定される。一実施形
態では、積分コンデンサ４４から除去された電荷量と１
ビットに実質的に等しい電荷量を比較することによっ
て、二進出力ビットを決定する。デジタル論理回路６０
の１出力として二進出力ビットが供給されることを理解
すべきである。一実施形態では、第２の所定量の電荷３
１０は、最上位ビットに対応する電荷レベルに実質的に
等しい。本実施形態では、二進出力ビットの複数の最上
位ビットの全量を分析するために、アナログ−デジタル
変換回路１０を使うことができる。積分サイクルの最後
に、残余電荷をアナログ−デジタル変換回路等の外部残
余電荷量子化回路４５０（図４）に供給することができ
る。例えば、残余電荷量子化回路４５０は、残余電荷レ
ベルから、二進出力ビットのうちの複数の最下位ビット
を分析する。第２の所定の電荷レベル３１０の各除去は
実質的に同様に行われ、また、アナログ入力信号に無関
係であるので、電流ミラースイッチ３８の切り換えに関
する電荷量は実質的に一定であり、第２の所定の電荷レ
ベル３１０の一部として誘導することができる。
【００２６】さらに別の実施形態では、第２の所定の電
荷レベル３１０は実質的に最下位の１ビットに等しい。
そのため、アナログ−デジタル変換回路１０は、二進出
力ビットの総数を分析することができる。何故ならば、
第２の所定の電荷レベル３１０が複数回除去された後で
の積分コンデンサ４４の残余電荷は、ゼロか、電荷の最
下位の１ビットより少ないかのいづれかであるからであ
る。後者の場合、二進出力ビットの追加ビットを分析す
るためには、残余電荷量子化回路４５０は必要ない。
荷レベル３１０は実質的に最下位の１ビットに等しい。
そのため、アナログ−デジタル変換回路１０は、二進出
力ビットの総数を分析することができる。何故ならば、
第２の所定の電荷レベル３１０が複数回除去された後で
の積分コンデンサ４４の残余電荷は、ゼロか、電荷の最
下位の１ビットより少ないかのいづれかであるからであ
る。後者の場合、二進出力ビットの追加ビットを分析す
るためには、残余電荷量子化回路４５０は必要ない。
【００２７】一実施形態では、所定時間、例えば、図２
で示されるように、３５０μｓの経過毎に積分サイクル
端が測定される。積分サイクルが終了すると、サンプル
及び保持回路５０は、積分コンデンサ４４にある残余電
荷レベルの量を決定する。上述されたように、第２の所
定の電荷レベル３１０が複数回除去された後での残余電
荷量は積分コンデンサ４４に蓄積された電荷量に実質的
に等しい。残余電荷レベルを決定する際の第１と第２の
サンプルスイッチ７２、７６と保持スイッチ７４のスイ
ッチタイミングを図２に示す。積分コンデンサ４４の残
余電荷レベルをサンプリングするために、第１と第２の
サンプルスイッチ７２、７６は閉じられ、保持スイッチ
７４は開かれる。電荷が安定するために必要な時間の経
過後、第１と第２のサンプルスイッチ７２、７６を開
き、保持スイッチ７４を閉じることによって、積分コン
デンサ４４にサンプリングされた残余電荷レベルが保持
される。サンプル及び保持動作が第２の所定の電荷レベ
ル３１０の除去を妨げることはないように、保持動作が
行われる前の一定期間除去動作は休止される。一実施形
態では、図２と図３に示されているように、除去動作
は、約５０μｓの間、休止される。この休止区間では、
同期化及びデジタル論理回路６６によって、比較器６２
を作動させる信号は働かない。一実施形態では、残余電
荷レベルが残余量子化回路４５０（図４）に供給され
る。残余電荷量子化回路４５０は、残余電荷レベルに基
づいて、二進出力ビットのうちの追加ビットを決定す
る。一実施形態の残余電荷量子化回路４５０は、例え
ば、デュアルスロープ型アナログ−デジタル変換器、マ
ルチスロープ型アナログ−デジタル変換器、電荷平衡型
アナログ−デジタル変換器等の既存の外部アナログ−デ
ジタル変換器を備える。さらに別の実施形態では、アナ
ログ−デジタル変換回路１０を使って、それ自体の残余
電荷を処理する。本実施形態の残余電荷量子化回路４５
０は、アナログ−デジタル変換回路１０を備える。ここ
で、アナログ入力信号は積分コンデンサ４４の残余電荷
を提供するものである。
で示されるように、３５０μｓの経過毎に積分サイクル
端が測定される。積分サイクルが終了すると、サンプル
及び保持回路５０は、積分コンデンサ４４にある残余電
荷レベルの量を決定する。上述されたように、第２の所
定の電荷レベル３１０が複数回除去された後での残余電
荷量は積分コンデンサ４４に蓄積された電荷量に実質的
に等しい。残余電荷レベルを決定する際の第１と第２の
サンプルスイッチ７２、７６と保持スイッチ７４のスイ
ッチタイミングを図２に示す。積分コンデンサ４４の残
余電荷レベルをサンプリングするために、第１と第２の
サンプルスイッチ７２、７６は閉じられ、保持スイッチ
７４は開かれる。電荷が安定するために必要な時間の経
過後、第１と第２のサンプルスイッチ７２、７６を開
き、保持スイッチ７４を閉じることによって、積分コン
デンサ４４にサンプリングされた残余電荷レベルが保持
される。サンプル及び保持動作が第２の所定の電荷レベ
ル３１０の除去を妨げることはないように、保持動作が
行われる前の一定期間除去動作は休止される。一実施形
態では、図２と図３に示されているように、除去動作
は、約５０μｓの間、休止される。この休止区間では、
同期化及びデジタル論理回路６６によって、比較器６２
を作動させる信号は働かない。一実施形態では、残余電
荷レベルが残余量子化回路４５０（図４）に供給され
る。残余電荷量子化回路４５０は、残余電荷レベルに基
づいて、二進出力ビットのうちの追加ビットを決定す
る。一実施形態の残余電荷量子化回路４５０は、例え
ば、デュアルスロープ型アナログ−デジタル変換器、マ
ルチスロープ型アナログ−デジタル変換器、電荷平衡型
アナログ−デジタル変換器等の既存の外部アナログ−デ
ジタル変換器を備える。さらに別の実施形態では、アナ
ログ−デジタル変換回路１０を使って、それ自体の残余
電荷を処理する。本実施形態の残余電荷量子化回路４５
０は、アナログ−デジタル変換回路１０を備える。ここ
で、アナログ入力信号は積分コンデンサ４４の残余電荷
を提供するものである。
【００２８】図４に示される別の実施形態のマルチチャ
ネル型アナログ−デジタル変換回路４００は複数のアナ
ログ入力信号を受け取り、各アナログ入力信号を分析し
て複数の二進出力ビットを生成する。マルチチャネル型
アナログ−デジタル変換回路４００は、第１のチャネル
４１０、第２のチャネル４２０、第Ｍのチャネル４３０
等のＭ個のチャネルを含む。マルチチャネル型アナログ
−デジタル変換回路４００は、アプリケーション側の要
求に応じてどの様な数のチャネルも含むことができる。
一実施形態のマルチチャネル型アナログ−デジタル変換
回路４００は６４チャネルを含む。
ネル型アナログ−デジタル変換回路４００は複数のアナ
ログ入力信号を受け取り、各アナログ入力信号を分析し
て複数の二進出力ビットを生成する。マルチチャネル型
アナログ−デジタル変換回路４００は、第１のチャネル
４１０、第２のチャネル４２０、第Ｍのチャネル４３０
等のＭ個のチャネルを含む。マルチチャネル型アナログ
−デジタル変換回路４００は、アプリケーション側の要
求に応じてどの様な数のチャネルも含むことができる。
一実施形態のマルチチャネル型アナログ−デジタル変換
回路４００は６４チャネルを含む。
【００２９】各チャネル４１０、４２０、４３０は、個
別に、積分及び折返し回路４１２、４２２、４３２とサ
ンプル及び保持回路４１４、４２４、４３４をそれぞれ
備える。チャネル４１０、４２０、４３０はそれぞれマ
ルチプレクサ４４０に接続され、残余量子化回路４５０
はマルチプレクサ４４０に接続される。複数のアナログ
入力信号をパイプライン構造で処理するために、本実施
形態のチャネル４１０、４２０、４３０は、積分及び折
返し回路４１２、４２２、４３２と、サンプル及び保持
回路４１４、４２４、４３４をそれぞれ使用する。本実
施形態の積分及び折返し回路４１２、４２２、４３２は
それぞれ、複数の二進出力ビットの各々の最上位ビット
を分析する。積分及び折返し回路４１２、４２２、４３
２の各々の残余電荷レベルは、サンプル及び保持回路４
１４、４２４、４３４の各々でサンプリングされる。保
持動作中に、残余量子化回路４５０にはチャネル４１
０、４２０、４３０の各々の残余電荷レベルがマルチプ
レクサ４４０を介して供給される。次に、残余量子化回
路４５０は、複数の二進出力ビットの各々の最下位ビッ
トを供給する。そのため、チャネル４１０、４２０、４
３０の各々の積分及び折返し回路４１２、４２２、４３
２のそれぞれで分析された最上位ビットは、残余量子化
回路４５０によって分析された最下位ビットと結合され
て、複数のアナログ入力信号の各々からの複数の二進出
力ビットの各々が生成される。上述したように、残余量
子化回路４５０は、例えば、デュアルスロープ型アナロ
グ−デジタル変換器、マルチスロープ型アナログ−デジ
タル変換器、電荷平衡型アナログ−デジタル変換器等の
外部アナログ−デジタル変換器を備えてもよいことを理
解すべきである。
別に、積分及び折返し回路４１２、４２２、４３２とサ
ンプル及び保持回路４１４、４２４、４３４をそれぞれ
備える。チャネル４１０、４２０、４３０はそれぞれマ
ルチプレクサ４４０に接続され、残余量子化回路４５０
はマルチプレクサ４４０に接続される。複数のアナログ
入力信号をパイプライン構造で処理するために、本実施
形態のチャネル４１０、４２０、４３０は、積分及び折
返し回路４１２、４２２、４３２と、サンプル及び保持
回路４１４、４２４、４３４をそれぞれ使用する。本実
施形態の積分及び折返し回路４１２、４２２、４３２は
それぞれ、複数の二進出力ビットの各々の最上位ビット
を分析する。積分及び折返し回路４１２、４２２、４３
２の各々の残余電荷レベルは、サンプル及び保持回路４
１４、４２４、４３４の各々でサンプリングされる。保
持動作中に、残余量子化回路４５０にはチャネル４１
０、４２０、４３０の各々の残余電荷レベルがマルチプ
レクサ４４０を介して供給される。次に、残余量子化回
路４５０は、複数の二進出力ビットの各々の最下位ビッ
トを供給する。そのため、チャネル４１０、４２０、４
３０の各々の積分及び折返し回路４１２、４２２、４３
２のそれぞれで分析された最上位ビットは、残余量子化
回路４５０によって分析された最下位ビットと結合され
て、複数のアナログ入力信号の各々からの複数の二進出
力ビットの各々が生成される。上述したように、残余量
子化回路４５０は、例えば、デュアルスロープ型アナロ
グ−デジタル変換器、マルチスロープ型アナログ−デジ
タル変換器、電荷平衡型アナログ−デジタル変換器等の
外部アナログ−デジタル変換器を備えてもよいことを理
解すべきである。
【００３０】別の実施形態では、マルチチャネル型アナ
ログ−デジタル変換回路４００からの残余電荷レベルを
スイッチ７８（図１）を介して出力５７ （図１）に接
続された別の積分及び折返し回路８０（図１）に供給で
きる。本実施形態のさらに別な積分及び折返し回路８０
は、次の積分及び折返し回路 ８０に供給されるサンプ
ル及び保持回路 ５０ （図１）の各々の出力５７を備
えるパイプライン構造、もしくは、カスケード構造で配
列される。さらに別の実施形態では、カスケード構造
は、例えば、直列にカスケードされた４つの積分及び折
返し回路を備えてもよい。ここで、第１の積分及び折返
し回路は最上位ビットを分析し、次の積分及び折返し回
路の各々は最上位ビットや最下位ビットを含む二進出力
ビットのうちの追加ビットを分析する。
ログ−デジタル変換回路４００からの残余電荷レベルを
スイッチ７８（図１）を介して出力５７ （図１）に接
続された別の積分及び折返し回路８０（図１）に供給で
きる。本実施形態のさらに別な積分及び折返し回路８０
は、次の積分及び折返し回路 ８０に供給されるサンプ
ル及び保持回路 ５０ （図１）の各々の出力５７を備
えるパイプライン構造、もしくは、カスケード構造で配
列される。さらに別の実施形態では、カスケード構造
は、例えば、直列にカスケードされた４つの積分及び折
返し回路を備えてもよい。ここで、第１の積分及び折返
し回路は最上位ビットを分析し、次の積分及び折返し回
路の各々は最上位ビットや最下位ビットを含む二進出力
ビットのうちの追加ビットを分析する。
【００３１】例えば、図６に示されているように、サン
プル及び保持回路６００は、段階１の出力６２０を介し
て、積分及び折返し回路８０（図１）に接続されてい
る。本実施形態の積分及び折返し回路８０は、直列カス
ケード接続された複数の積分及び折返し回路と複数のサ
ンプル及び保持回路の第１段階として接続されている。
サンプル及び保持回路６００は、段階１の出力６２０と
第１サンプルスイッチ６２４との間に接続された抵抗６
２２を備える。サンプル及び保持コンデンサ６１０は、
第１サンプルスイッチ６２４と増幅器６３０の反転入力
端子６３４との間に接続されており、非反転入力端子６
３２はアース６０２に接続されている。一実施形態のサ
ンプル及び保持コンデンサ６１０は、並列接続の第１コ
ンデンサ６１２と第２コンデンサ６１４を備える。第２
サンプルスイッチ６３６は、反転入力端子６３４と増幅
器６３０の出力６４０との間に接続されている。
プル及び保持回路６００は、段階１の出力６２０を介し
て、積分及び折返し回路８０（図１）に接続されてい
る。本実施形態の積分及び折返し回路８０は、直列カス
ケード接続された複数の積分及び折返し回路と複数のサ
ンプル及び保持回路の第１段階として接続されている。
サンプル及び保持回路６００は、段階１の出力６２０と
第１サンプルスイッチ６２４との間に接続された抵抗６
２２を備える。サンプル及び保持コンデンサ６１０は、
第１サンプルスイッチ６２４と増幅器６３０の反転入力
端子６３４との間に接続されており、非反転入力端子６
３２はアース６０２に接続されている。一実施形態のサ
ンプル及び保持コンデンサ６１０は、並列接続の第１コ
ンデンサ６１２と第２コンデンサ６１４を備える。第２
サンプルスイッチ６３６は、反転入力端子６３４と増幅
器６３０の出力６４０との間に接続されている。
【００３２】図６に示されているように、積分及び折返
し８０の残余電荷レベルは、第１段階の出力６２０を介
してサンプル及び保持回路６００に供給される。残余電
荷レベルは、サンプリングされて、サンプル及び保持コ
ンデンサ６１０に蓄積される。本実施形態の、並列に組
み合わされた第１コンデンサ６１２と第２コンデンサ６
１４は残余電荷レベルを蓄積し、第２コンデンサ６１４
は第１コンデンサ６１２よりも複数倍大きくなるように
設計されている。例えば、本実施形態の第２コンデンサ
６１４は、第１コンデンサ６１２よりも１０倍大きいの
で、第２コンデンサ６１４は、第１コンデンサ６１２よ
りも１０倍の電荷を保持する。サンプル及び保持コンデ
ンサ６１０で残余電荷レベルがサンプリングされると、
図１に関して上で開示した手順と同様の手順で残余電荷
レベルが保持される。以下で説明されるが、残余電荷レ
ベルを保持後に、さらに別の二進ビットを分析するよう
にサンプル及び保持回路６００を構成してもよい。
し８０の残余電荷レベルは、第１段階の出力６２０を介
してサンプル及び保持回路６００に供給される。残余電
荷レベルは、サンプリングされて、サンプル及び保持コ
ンデンサ６１０に蓄積される。本実施形態の、並列に組
み合わされた第１コンデンサ６１２と第２コンデンサ６
１４は残余電荷レベルを蓄積し、第２コンデンサ６１４
は第１コンデンサ６１２よりも複数倍大きくなるように
設計されている。例えば、本実施形態の第２コンデンサ
６１４は、第１コンデンサ６１２よりも１０倍大きいの
で、第２コンデンサ６１４は、第１コンデンサ６１２よ
りも１０倍の電荷を保持する。サンプル及び保持コンデ
ンサ６１０で残余電荷レベルがサンプリングされると、
図１に関して上で開示した手順と同様の手順で残余電荷
レベルが保持される。以下で説明されるが、残余電荷レ
ベルを保持後に、さらに別の二進ビットを分析するよう
にサンプル及び保持回路６００を構成してもよい。
【００３３】図７に示された上述の実施形態と同様に、
アナログ−デジタル変換回路７００は、積分用演算増幅
器回路７２０、デジタル論理回路７３０、折返し回路７
１０を備える。積分用演算増幅器回路７２０は、折返し
回路７１０に接続された反転入力端子６３４と段階２の
出力７２４の出力スイッチ７２２に接続された出力６４
０をもつサンプル及び保持回路６００（図６）と、デジ
タル論理回路７３０を含む。上述の実施形態と同様に、
折返し回路７１０は、増幅器６３０の反転端子６３４と
アース６０２との間に選択的に接続された電流ミラース
イッチ７１８に供給される減算電流７１６と基準電流７
１４を供給する電流ミラー７１２を含む。デジタル論理
回路７３０は、出力６４０に接続された非反転入力端子
７３３と電源７３２に接続された反転端子７３５を備え
る比較器７３４を含む。減算電流７１６を生成し、ま
た、シフトレジスタ７３８に接続された同期化及びデジ
タル論理回路７３６に比較器７３４の出力７３７が接続
される。スイッチ７３９はシフトレジスタ７３８と出力
７４０との間に接続される。
アナログ−デジタル変換回路７００は、積分用演算増幅
器回路７２０、デジタル論理回路７３０、折返し回路７
１０を備える。積分用演算増幅器回路７２０は、折返し
回路７１０に接続された反転入力端子６３４と段階２の
出力７２４の出力スイッチ７２２に接続された出力６４
０をもつサンプル及び保持回路６００（図６）と、デジ
タル論理回路７３０を含む。上述の実施形態と同様に、
折返し回路７１０は、増幅器６３０の反転端子６３４と
アース６０２との間に選択的に接続された電流ミラース
イッチ７１８に供給される減算電流７１６と基準電流７
１４を供給する電流ミラー７１２を含む。デジタル論理
回路７３０は、出力６４０に接続された非反転入力端子
７３３と電源７３２に接続された反転端子７３５を備え
る比較器７３４を含む。減算電流７１６を生成し、ま
た、シフトレジスタ７３８に接続された同期化及びデジ
タル論理回路７３６に比較器７３４の出力７３７が接続
される。スイッチ７３９はシフトレジスタ７３８と出力
７４０との間に接続される。
【００３４】一旦、残余電荷レベルがサンプル及び保持
コンデンサ６１０で保持されると、第２のコンデンサ６
１４をアース６０２に接続することによってサンプル及
び保持回路６００が構成されて、アナログ−デジタル変
換回路７００の積分及び折返し回路７２０になる。その
ため、第１のコンデンサ６１２は、増幅器６３０の反転
入力と出力６４０との間に結合されて、第１のコンデン
サ６１２は積分コンデンサ４４（図１）と同様に動作す
る。第２のコンデンサ６１４はアース６０２に接続され
るので、第２のコンデンサ６１４の電荷は、第１のコン
デンサ６１２に対して放電する。第２のコンデンサ６１
４は第１のコンデンサ６１２より１０倍大きいので、第
１のコンデンサ６１２は急速に電荷で満たされる。第１
のコンデンサ６１４の電荷が第３の所定の電荷レベルに
等しくなると、増幅器６３０の出力６４０に接続された
デジタル論理回路７３０は、折返し回路７１０に命令を
出して、第４の所定の電荷レベルを第１のコンデンサ６
１２から除去させる。第３と第４の所定の電荷レベルは
それぞれ、電圧源７３２と基準電流７１４によって設定
可能である。デジタル論理回路７４０は、第４の所定の
電荷レベルが第１のコンデンサ６１２から除去された回
数を追跡し、除去された電荷量に基づく追加ビットを生
成する。さらにカスケードする場合は、追加のサンプル
及び保持回路６００を第２段階の出力７２４に接続し
て、第１のコンデンサ６１２の残余電荷レベルを決定す
ることができる。従って、第２段階のアナログ−デジタ
ル変換回路７００の残余電荷レベルが第３段階のアナロ
グ−デジタル変換回路（不図示）に供給され、追加ビッ
トを分析することができる。上述したように、追加のア
ナログ−デジタル変換回路を接続して、残余電荷の二進
出力ビットの全体を分析することができる。別の実施形
態では、残余電荷を残余量子化回路４５０（図４）に送
って、追加二進ビットの残りを分析することができる。
コンデンサ６１０で保持されると、第２のコンデンサ６
１４をアース６０２に接続することによってサンプル及
び保持回路６００が構成されて、アナログ−デジタル変
換回路７００の積分及び折返し回路７２０になる。その
ため、第１のコンデンサ６１２は、増幅器６３０の反転
入力と出力６４０との間に結合されて、第１のコンデン
サ６１２は積分コンデンサ４４（図１）と同様に動作す
る。第２のコンデンサ６１４はアース６０２に接続され
るので、第２のコンデンサ６１４の電荷は、第１のコン
デンサ６１２に対して放電する。第２のコンデンサ６１
４は第１のコンデンサ６１２より１０倍大きいので、第
１のコンデンサ６１２は急速に電荷で満たされる。第１
のコンデンサ６１４の電荷が第３の所定の電荷レベルに
等しくなると、増幅器６３０の出力６４０に接続された
デジタル論理回路７３０は、折返し回路７１０に命令を
出して、第４の所定の電荷レベルを第１のコンデンサ６
１２から除去させる。第３と第４の所定の電荷レベルは
それぞれ、電圧源７３２と基準電流７１４によって設定
可能である。デジタル論理回路７４０は、第４の所定の
電荷レベルが第１のコンデンサ６１２から除去された回
数を追跡し、除去された電荷量に基づく追加ビットを生
成する。さらにカスケードする場合は、追加のサンプル
及び保持回路６００を第２段階の出力７２４に接続し
て、第１のコンデンサ６１２の残余電荷レベルを決定す
ることができる。従って、第２段階のアナログ−デジタ
ル変換回路７００の残余電荷レベルが第３段階のアナロ
グ−デジタル変換回路（不図示）に供給され、追加ビッ
トを分析することができる。上述したように、追加のア
ナログ−デジタル変換回路を接続して、残余電荷の二進
出力ビットの全体を分析することができる。別の実施形
態では、残余電荷を残余量子化回路４５０（図４）に送
って、追加二進ビットの残りを分析することができる。
【００３５】さらに別の実施形態では、図５に示されて
いるように、アナログ−デジタル変換回路５００はバイ
パススイッチ５５１を含み、積分コンデンサ５４４の残
余電荷レベルを決定する間の低域通過フィルタ処理を禁
止する。図１に示される好適な実施形態では、光ダイオ
ード２２（図１）がアナログ入力信号を生成する。入力
信号回路２０（図１）からノイズが入り、これは、光ダ
イオード２２に当るＸ線数の平方根に比例する。小アナ
ログ入力信号のノイズを最小にするために、低域通過フ
ィルタ５８２が用いられる。低域通過フィルタ５８２に
は、抵抗５５２とコンデンサ５５３が含まれる。大アナ
ログ入力信号に対しては、低域通過フィルタ５８２は演
算増幅器５４６の出力５４９が適当に安定することを妨
げる。低アナログ入力信号に対しては低ノイズの必要条
件と、高入力信号に対しては広帯域の必要条件という相
反する必要条件をうまく処理するために、バイパススイ
ッチ５５１が用意される。
いるように、アナログ−デジタル変換回路５００はバイ
パススイッチ５５１を含み、積分コンデンサ５４４の残
余電荷レベルを決定する間の低域通過フィルタ処理を禁
止する。図１に示される好適な実施形態では、光ダイオ
ード２２（図１）がアナログ入力信号を生成する。入力
信号回路２０（図１）からノイズが入り、これは、光ダ
イオード２２に当るＸ線数の平方根に比例する。小アナ
ログ入力信号のノイズを最小にするために、低域通過フ
ィルタ５８２が用いられる。低域通過フィルタ５８２に
は、抵抗５５２とコンデンサ５５３が含まれる。大アナ
ログ入力信号に対しては、低域通過フィルタ５８２は演
算増幅器５４６の出力５４９が適当に安定することを妨
げる。低アナログ入力信号に対しては低ノイズの必要条
件と、高入力信号に対しては広帯域の必要条件という相
反する必要条件をうまく処理するために、バイパススイ
ッチ５５１が用意される。
【００３６】図５の積分用演算増幅器回路５４０は、反
転入力端子５４７、非反転入力端子５４８、出力５４９
を備える演算増幅器５４６を含む。非反転入力端子５４
８はアース５１２に接続され、反転入力端子５４７は入
力端子５２０に接続される。入力回路２０（図１）と折
返し回路３０（図１）に入力端子５２０を接続できるこ
とを正しく理解すべきである。リセットスイッチ５４２
は反転入力端子５４７と出力５４９に渡って接続され
る。さらに、フィードバック抵抗５４５と積分コンデン
サ５４４は、反転入力端子５４７と出力５４９との間に
直列に接続される。デジタル論理回路の入力５６０は、
出力５４９に接続される。デジタル論理回路の入力５６
０をデジタル論理回路６０（図１）に接続できることを
正しく理解すべきである。
転入力端子５４７、非反転入力端子５４８、出力５４９
を備える演算増幅器５４６を含む。非反転入力端子５４
８はアース５１２に接続され、反転入力端子５４７は入
力端子５２０に接続される。入力回路２０（図１）と折
返し回路３０（図１）に入力端子５２０を接続できるこ
とを正しく理解すべきである。リセットスイッチ５４２
は反転入力端子５４７と出力５４９に渡って接続され
る。さらに、フィードバック抵抗５４５と積分コンデン
サ５４４は、反転入力端子５４７と出力５４９との間に
直列に接続される。デジタル論理回路の入力５６０は、
出力５４９に接続される。デジタル論理回路の入力５６
０をデジタル論理回路６０（図１）に接続できることを
正しく理解すべきである。
【００３７】サンプル及び保持回路５５０は、低域通過
フィルタ５８２とバイパススイッチ５５１を含む。抵抗
５５２は出力５４９に接続され、バイパススイッチ５５
１は抵抗５５２に渡って接続される。この抵抗は第１の
サンプルスイッチ５７２に接続され、コンデンサ５５３
は増幅器５５６の反転入力端子５５５と第１のサンプル
スイッチ５７２との間に接続される。保持スイッチ５７
４はコンデンサ５５３と出力５７０との間に接続され
る。第２のサンプルスイッチ５７６は反転端子５５５と
出力５７０に渡って接続される。非反転入力端子５５４
はアース５１２に接続される。
フィルタ５８２とバイパススイッチ５５１を含む。抵抗
５５２は出力５４９に接続され、バイパススイッチ５５
１は抵抗５５２に渡って接続される。この抵抗は第１の
サンプルスイッチ５７２に接続され、コンデンサ５５３
は増幅器５５６の反転入力端子５５５と第１のサンプル
スイッチ５７２との間に接続される。保持スイッチ５７
４はコンデンサ５５３と出力５７０との間に接続され
る。第２のサンプルスイッチ５７６は反転端子５５５と
出力５７０に渡って接続される。非反転入力端子５５４
はアース５１２に接続される。
【００３８】第２の所定の電荷レベル３１０（図３）が
積分コンデンサ５４４から第１のクロックサイクル内で
除去される回数から、通常、アナログ入力信号の大きさ
を良好に推定することができる。一実施形態では、第１
のクロックサイクルは約３５０μｓである。もしアナロ
グ入力信号が小さければ、第２の所定の電荷レベル３１
０（図３）が積分コンデンサ５４４から除去される回数
はゼロ、もしくは、比較的少ない数である。もしアナロ
グ入力信号が大きければ、第２の所定の電荷レベル３１
０（図３）が積分コンデンサ５４４から除去される回数
は比較的多い。アナログ入力信号が比較的大きい場合
は、出力５４９の低域通過フィルタ処理は不要である。
従って、もし第２の所定の電荷レベル３１０（図３）が
除去される回数が所定数より大きいならば、バイパスス
イッチ５５１は閉じられ、抵抗５５２が短絡される。こ
の結果、低域通過フィルタ５８２ は、演算増幅器５４
６の出力５４９を処理しない。一実施形態では、所定の
回数は３回である。第２の所定の電荷レベル３１０（図
３）がデジタル論理回路６０（図ｌ）が積分コンデンサ
５４４から除去される回数を追跡し、同様に、第１のク
ロックサイクル内に所定の回数に達するときに、デジタ
ル論理回路６０（図１）はバイパススイッチ５５１が閉
じるように指示を与えることを正しく理解されたい。従
って、所定時間で第２の所定の電荷レベル３１０（図
３）が積分コンデンサ５４４から除去される回数を追跡
することによって、低域通過フィルタ５８２が出力５４
９の残余電荷レベルを処理するかどうかを決定する。
積分コンデンサ５４４から第１のクロックサイクル内で
除去される回数から、通常、アナログ入力信号の大きさ
を良好に推定することができる。一実施形態では、第１
のクロックサイクルは約３５０μｓである。もしアナロ
グ入力信号が小さければ、第２の所定の電荷レベル３１
０（図３）が積分コンデンサ５４４から除去される回数
はゼロ、もしくは、比較的少ない数である。もしアナロ
グ入力信号が大きければ、第２の所定の電荷レベル３１
０（図３）が積分コンデンサ５４４から除去される回数
は比較的多い。アナログ入力信号が比較的大きい場合
は、出力５４９の低域通過フィルタ処理は不要である。
従って、もし第２の所定の電荷レベル３１０（図３）が
除去される回数が所定数より大きいならば、バイパスス
イッチ５５１は閉じられ、抵抗５５２が短絡される。こ
の結果、低域通過フィルタ５８２ は、演算増幅器５４
６の出力５４９を処理しない。一実施形態では、所定の
回数は３回である。第２の所定の電荷レベル３１０（図
３）がデジタル論理回路６０（図ｌ）が積分コンデンサ
５４４から除去される回数を追跡し、同様に、第１のク
ロックサイクル内に所定の回数に達するときに、デジタ
ル論理回路６０（図１）はバイパススイッチ５５１が閉
じるように指示を与えることを正しく理解されたい。従
って、所定時間で第２の所定の電荷レベル３１０（図
３）が積分コンデンサ５４４から除去される回数を追跡
することによって、低域通過フィルタ５８２が出力５４
９の残余電荷レベルを処理するかどうかを決定する。
【００３９】本発明のこれまでの議論は、例示と説明の
ためになされた。さらに、この記述により、本発明をこ
こで開示された形態に限定することを意図するものでは
ない。結論として、関連技術の技能と知識を使ってなさ
れ、上述の教唆に相応する差異や修正は本発明の範囲内
にある。本発明を実践するためと考えられる現状でのベ
ストモードを説明することで、上述の実施形態そのまま
で、もしくは、特定のアプリケーション、即ち、本発明
の用途から必要とされる様々な変更を行った実施形態で
当業者が本発明を利用できることを意図するものであ
る。従来技術で許される程度までの他の実施形態をも特
許請求の範囲に含まれるものと解釈されるべきである。
ためになされた。さらに、この記述により、本発明をこ
こで開示された形態に限定することを意図するものでは
ない。結論として、関連技術の技能と知識を使ってなさ
れ、上述の教唆に相応する差異や修正は本発明の範囲内
にある。本発明を実践するためと考えられる現状でのベ
ストモードを説明することで、上述の実施形態そのまま
で、もしくは、特定のアプリケーション、即ち、本発明
の用途から必要とされる様々な変更を行った実施形態で
当業者が本発明を利用できることを意図するものであ
る。従来技術で許される程度までの他の実施形態をも特
許請求の範囲に含まれるものと解釈されるべきである。
【図１】アナログ−デジタル変換回路の模範的な一実施
形態の回路図である。
形態の回路図である。
【図２】図１の様々な点での時間線図である。
【図３】積分及び折返し回路の出力の電圧波形図であ
る。
る。
【図４】パイプライン型アナログ−デジタル変換回路の
模範的な一実施形態のブロック回路図である。
模範的な一実施形態のブロック回路図である。
【図５】積分増幅器と低域通過フィルタ回路の模範的な
一実施形態の回路図である。
一実施形態の回路図である。
【図６】サンプル及び保持回路の模範的な一実施形態の
回路図である。
回路図である。
【図７】第２段階のアナログ−デジタル変換回路の模範
的な一実施形態の回路図である。
的な一実施形態の回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダニエル・デビッド・ハリソン アメリカ合衆国、ニューヨーク州、デラン ソン、レイク・ロード、583番 (72)発明者 ドナルド・トーマス・マクグラス アメリカ合衆国、ニューヨーク州、クリフ トン・パーク、グレンブルック・ドライ ブ、９番 (72)発明者 ジェローム・ジョンソン・ティーマン アメリカ合衆国、ニューヨーク州、スケネ クタデイ、ユニオン・ストリート、234番 Ｆターム(参考） 5J022 AA08 BA04 CA07 CA10 CD04 CE09 CF02 CF03 CF07 CF08 CG01 CG04
Claims (34)
- 【請求項１】 アナログ入力信号を複数の二進出力ビッ
トに変換するアナログ−デジタル変換回路（１０）にお
いて、 前記アナログ入力信号を受け取る反転端子（４７）と出
力端子（４９）を備える演算増幅器（４６）と、 前記演算増幅器（４６）の前記出力端子（４９）と前記
反転端子（４７）との間に接続された積分コンデンサ
（４４）であって、前記アナログ入力信号の積分値に比
例する電荷量を蓄積する積分コンデンサ（４４）と、 前記演算増幅器（４６）の前記出力端子（４９）と前記
反転端子（４７）とに選択的に接続され、前記演算増幅
器（４６）の出力電荷が第２の所定の電荷レベル（３０
０）に実質的に等しいときに前記積分コンデンサ（４
４）から第１の所定の電荷（３１０）を除去する電荷減
算回路（３６）であって、前記第１の所定の電荷（３１
０）が前記積分コンデンサ（４４）から複数回除去さ
れ、前記積分コンデンサ（４４）からの前記第１の所定
の電荷（３１０）の複数回の除去によって、前記積分コ
ンデンサ（４４）の蓄積可能な最大電荷より前記アナロ
グ入力信号の前記積分値が大きくなることができるよう
にする、当該電荷減算回路（３６）と、 前記電荷減算回路（３６）に接続されたデジタル論理回
路（６６）であって、前記電荷減算回路（３６）によっ
て前記第１の所定の電荷（３１０）が前記積分コンデン
サ（４４）から除去された回数を追跡して、前記複数の
二進出力ビットのうち少なくとも１ビットを供給する当
該デジタル論理回路（６６）と、 前記演算増幅器（４６）の前記出力（４９）と前記積分
コンデンサ（４４）とに接続され、前記積分コンデンサ
（４４）から前記第１の所定の電荷（３１０）が前記複
数回除去された後に前記積分コンデンサ（４４）内に蓄
積されている電荷量に実質的に等しい残余電荷量を決定
する残余量子化回路（４５０）であって、前記残余電荷
に対応する、前記複数の二進出力ビットのうちの少なく
とも１つの追加ビットを供給する当該残余量子化回路
（４５０）と、を備えるアナログ−デジタル変換回路
（１０）。 - 【請求項２】 前記演算増幅器（４６）の前記出力端子
（４９）に選択的に接続される低域通過フィルタ回路
（５８２）であって、前記積分コンデンサ（４４）から
前記第１の所定の電荷（３１０）を除去した回数が所定
の数より少ないときに前記出力端子（４９）に接続され
る当該低域通過フィルタ（５８２）をさらに備える請求
項１のアナログ−デジタル変換回路（１０）。 - 【請求項３】 前記低域通過フィルタ（５８２）は、直
列接続された抵抗（５５２）及びコンデンサ（５５３）
を備える、請求項２のアナログ−デジタル変換回路（１
０）。 - 【請求項４】 前記第１の所定の電荷が前記積分コンデ
ンサから除去される回数が所定時間にわたって測定され
る、請求項２のアナログ−デジタル変換回路（１０）。 - 【請求項５】 前記所定の数は３であり、前記所定時間
は３５０マイクロ秒である、請求項４のアナログ−デジ
タル変換回路（１０）。 - 【請求項６】 前記アナログ入力信号は電流信号で構成
されている、請求項１のアナログ−デジタル変換回路
（１０）。 - 【請求項７】 前記アナログ入力信号は電圧信号で構成
されている、請求項１のアナログ−デジタル変換回路
（１０）。 - 【請求項８】 前記残余電荷は前記第２の所定の電荷量
より少ない、請求項１のアナログ−デジタル変換回路
（１０）。 - 【請求項９】 前記第１の所定の電荷が前記積分コンデ
ンサ（４４）から除去されたため、前記第１の所定の電
荷は前記積分コンデンサ内の蓄積電荷量より大きい、請
求項１のアナログ−デジタル変換回路（１０）。 - 【請求項１０】 前記複数回の各々で前記第１の所定の
電荷が前記積分コンデンサから除去された後の前記積分
コンデンサ内の電荷は、前記アナログ入力信号の極性と
反対の極性を有する、請求項９のアナログ−デジタル変
換回路（１０）。 - 【請求項１１】 前記残余量子化回路（４５０）はアナ
ログ−デジタル変換器（５００）を備える、請求項１の
アナログ−デジタル変換回路（１０）。 - 【請求項１２】 前記デジタル論理回路（６０）から供
給される前記少なくとも１ビットは、少なくとも１つの
最上位ビットを含む、請求項１のアナログ−デジタル変
換回路（１０）。 - 【請求項１３】 前記残余量子化回路（４５０）から供
給される少なくとも１つの追加ビットは、少なくとも１
つの最下位ビットを含む、請求項１のアナログ−デジタ
ル変換回路（１０）。 - 【請求項１４】 前記残余量子化回路（４５０）は、少
なくとも１つの積分及び折返し回路（４１０）を備え、
前記積分及び折返し回路（４１２）の各々はパイプライ
ン直列構成で接続され、 前記積分及び折返し回路（４１２）の各々は、 イ）積分及び折返し用残余電荷を受け取る前記少なくと
も１つの積分及び折返し回路（４１０）の先行する積分
及び折返し回路（４１２）の出力部に接続されたサンプ
ル及び保持回路（４１４）であって、前記少なくとも１
つの積分及び折返し回路（４１２）のうちの第１の積分
及び折返し回路は、前記残余電荷を前記積分コンデンサ
（４４）から受け取る前記演算増幅器（４６）の前記出
力端子（４９）と前記積分コンデンサ（４４）に接続さ
れている、当該サンプル及び保持回路と、 ロ）反転端子（６３４）と出力端子（６４０）を備える
積分及び折返し用演算増幅器（６３０）であって、前記
サンプル及び保持回路（４１４）が前記積分及び折返し
用演算増幅器（６３０）の前記反転端子（６３４）に接
続されている、当該積分及び折返し用演算増幅器と、 ハ）前記積分及び折返し用演算増幅器（６３０）の前記
出力端子（６４０）と前記反転端子（６３４）との間に
接続された積分及び折返し用積分コンデンサ（６１２）
であって、前記積分及び折返し用積分コンデンサ（６１
２）は、前記先行する積分及び折返し回路（４１０）か
らの前記積分及び折返し用残余電荷の積分値に実質的に
比例する積分及び折返し用電荷量を蓄積する、当該積分
及び折返し用積分コンデンサと、 ニ）前記積分及び折返し用演算増幅器（６３０）の前記
出力端子（６４０）と前記反転端子（６３４）に選択的
に接続された積分及び折返し用電荷減算回路（７１６）
であって、前記積分及び折返し用演算増幅器（６３０）
の出力電荷が第２の積分及び折返し用の所定の電荷（３
００）に実質的に等しいとき、前記積分及び折返し用電
荷減算回路（７１６）は第１の積分及び折返し用の所定
の電荷（３１０）を前記積分及び折返し用積分コンデン
サ（６１２）から除去し、前記第１の積分及び折返し用
の所定の電荷（３１０）は前記積分及び折返し用積分コ
ンデンサ（６１２）から複数回除去される、当該積分及
び折返し用電荷減算回路と、 ホ）前記積分及び折返し用電荷減算回路（７１６）に接
続された積分及び折返し用デジタル論理回路（７３０）
であって、前記デジタル論理回路（７３０）は、前記前
記積分及び折返し用電荷減算回路（７１６）によって第
１の積分及び折返し用の所定の電荷（３１０）が前記積
分及び折返し用積分コンデンサ（６１２）から除去され
る回数を追跡して、前記複数の二進出力ビットのうちの
前記少なくとも１つの追加ビットを供給する、当該積分
及び折返し用デジタル論理回路（７３０）と、を備え
る、請求項１のアナログ−デジタル変換回路（１０）。 - 【請求項１５】 アナログ入力信号を複数の二進出力ビ
ットに変換するアナログ−デジタル変換器（１０）であ
って、 前記アナログ入力信号を受信し、前記アナログ入力信号
に比例する電荷量を蓄積する積分回路（４０）と、 前記積分回路（４０）に選択的に接続され、前記積分回
路（４０）に格納された電荷が第２の所定の電荷（３０
０）に実質的に等しいときに前記積分回路（４０）に蓄
積された前記電荷から第１の所定の電荷（３１０）を除
去する減算回路（３６）であって、前記第１の所定の電
荷（３１０）が前記積分回路（４０）から複数回除去さ
れる、当該減算回路と、 前記減算回路（３６）に接続され、前記減算回路（３
６）によって前記第１の所定の電荷（３１０）が前記積
分回路（４０）から除去される回数を追跡する論理回路
（６６）であって、前記複数の二進出力ビットのうちの
少なくとも１ビットを供給する、当該論理回路とを備え
るアナログ−デジタル変換回路（１０）。 - 【請求項１６】 前記積分回路（４０）に接続されたア
ナログ−デジタル変換器（４５０）をさらに備え、前記
アナログ−デジタル変換器は前記積分回路（４０）の残
余電荷を決定し、前記第１の所定の電荷（３１０）が前
記積分回路（４０）から前記回数除去された後の前記残
余電荷は前記積分回路（４０）の蓄積電荷に実質的に等
しく、前記アナログ−デジタル変換器（４５０）は、前
記残余電荷に対応する前記複数の出力ビットのうちの追
加ビットを提供する、請求項１０のアナログ−デジタル
変換回路（１０）。 - 【請求項１７】 前記積分回路（４０）に選択的に接続
された低域通過フィルタ回路（５８２）をさらに備え、
前記第２の電荷を前記積分回路（４０）から除去した前
記回数が所定の数より少ないときに前記低域通過フィル
タ回路は前記積分回路（４０）に接続される、請求項１
６のアナログ−デジタル変換回路（１０）。 - 【請求項１８】 前記アナログ入力信号は電流信号で構
成される、請求項１０のアナログ−デジタル変換回路
（１０）。 - 【請求項１９】 前記アナログ入力信号は電圧信号え構
成される、請求項１６のアナログ−デジタル変換回路
（１０）。 - 【請求項２０】 アナログ入力信号を複数の二進出力ビ
ットに変換する方法において、 前記アナログ入力信号を演算増幅器と積分コンデンサに
供給する工程であって、前記積分コンデンサは前記演算
増幅器の反転入力端子と出力端子との間に接続される、
当該工程と、 前記アナログ入力信号の積分値に比例する電荷量を前記
積分コンデンサに蓄積する工程と、 前記演算増幅器の出力電荷は第２の所定の電荷に実質的
に等しいときに、前記積分コンデンサから第１の所定の
電荷量を減らす工程と、 前記第１の所定の電荷量が前記積分コンデンサから減ら
される回数を追跡する工程と、 減算前記第１の所定の電荷を減らす前記工程で前記第１
の所定の電荷量が前記積分コンデンサから減らされた回
数から、前記複数の二進出力ビットのうちの少なくとも
１ビットを決定する工程であって、前記第１の所定の電
荷量を前記積分コンデンサから前記回数除去することに
よって、前記アナログ入力信号の積分値を、前記積分コ
ンデンサによって蓄積可能な最大電荷量よりも大きくで
きる、当該工程と、 前記積分コンデンサの残余電荷量から前記複数の二進出
力ビットのうちの少なくとも１つの追加ビットを決定す
る工程であって、前記第１の所定の電荷が前記積分コン
デンサから前記回数除去された後の前記残余電荷量が前
記積分コンデンサの蓄積電荷量に実質的に等しい、当該
工程と、を含むことを特徴とする方法。 - 【請求項２１】 前記第１の所定の電荷量が前記積分コ
ンデンサから減らされた回数が所定の数より少ないとき
低域通過フィルタ回路を使って前記演算増幅器の出力を
フィルタリングする工程をさらに含む請求項２０の方
法。 - 【請求項２２】 前記アナログ入力信号は電流信号で構
成される、請求項２０の方法。 - 【請求項２３】 前記アナログ入力信号は電圧信号で構
成される、請求項２０の方法。 - 【請求項２４】 前記少なくとも１つの追加ビットを決
定する工程は、 前記残余電荷を前記演算増幅器と前記積分コンデンサに
供給する工程であって、前記積分コンデンサが前記演算
増幅器の前記反転入力端子と前記出力端子との間に接続
される、当該工程と、 前記残余電荷の積分値に比例する電荷量を前記積分コン
デンサに蓄積させる工程と、 前記演算増幅器の出力電荷量が第４の所定の電荷量に実
質的に等しいときに第３の所定の電荷量を前記積分コン
デンサから減らす工程と、 前記第３の所定の電荷量を前記積分コンデンサから減ら
した回数を追跡する工程と、 減算前記第３の所定の電荷量を減らす前記工程によって
前記第３の所定の電荷量が前記積分コンデンサから減ら
された回数から、前記複数の二進出力ビットのうちの前
記少なくとも１つの追加ビットを決定する工程と、を含
む、請求項２０の方法。 - 【請求項２５】 前記第１の所定の電荷が前記積分コン
デンサから前記回数除去された後で、前記第１の所定の
電荷量は前記積分コンデンサの蓄積電荷よりも大きい、
請求項２０の方法。 - 【請求項２６】 前記第１の所定の電荷が前記積分コン
デンサから前記回数の各々で除去された後の電荷は、前
記アナログ入力信号の極性の反対の極性を有する、請求
項２５の方法。 - 【請求項２７】 前記少なくとも１つの追加ビットを決
定する前記工程は前記残余電荷をアナログ−デジタル変
換器に供給する工程を含み、前記アナログ−デジタル変
換器は、前記残余電荷レベルに基づいて前記少なくとも
１つの付加的な最下位ビットを決定する、請求項２０の
方法。 - 【請求項２８】 アナログ入力信号を複数の二進出力ビ
ットに変換する方法であって、 前記アナログ入力信号の積分値に比例する電荷量を蓄積
する工程と、 蓄積された電荷が第２の所定の電荷に実質的に等しいと
きに、第１の所定の電荷量を蓄積された電荷から減らす
工程と、 前記第１の所定の電荷量が蓄積された電荷から減らされ
る回数を追跡する工程と、 蓄積された電荷から前記第１の所定の電荷が減らされる
回数から、前記複数の二進出力ビットのうちの少なくと
も１ビットを決定する工程と、を含む方法。 - 【請求項２９】 前記複数の二進出力ビットのうち追加
ビットを決定する工程をさらに備える請求項２８の方
法。 - 【請求項３０】 前記アナログ入力信号は電流信号で構
成される、請求項２８の方法。 - 【請求項３１】 前記アナログ入力信号は電圧信号で構
成される、請求項２８の方法。 - 【請求項３２】 少なくとも１つの１つのアナログ入力
信号を少なくとも１つの複数の二進出力ビットに変換す
るマルチチャネル型アナログ−デジタル変換回路（４０
０）であって、複数のチャネル（４１０）を含み、前記
複数のチャネル（４１０）の各チャネルが、 前記アナログ入力信号に接続された反転端子（４７）と
出力端子を備える演算増幅器（４６）と、 前記演算増幅器（４６）の前記反転端子（４７）と前記
出力端子（４９）との間に接続された積分コンデンサ
（４４）であって、前記入力信号の積分値に比例する電
荷量を蓄積する、当該積分コンデンサ（４４）と、 前記演算増幅器（４６）の前記反転端子（４７）と前記
出力端子（４９）に選択的に接続される電荷減算回路
（３６）であって、前記演算増幅器（４６）の出力電荷
が第２の所定の電荷（３００）に実質的に等しいとき
に、前記電荷減算回路（３６）は第１の所定の電荷（３
１０）を前記積分コンデンサ（４４）から複数回除去
し、前記第１の所定の電荷（３１０）を前記積分コンデ
ンサ（４４）から前記回数除去することによって、前記
積分コンデンサ（４４）によって蓄積可能な最大電荷量
より前記アナログ入力信号の積分値が大きくてもよい、
当該電荷減算回路と、 前記電荷減算回路（３６）に接続されたデジタル論理回
路（６６）であって、前記複数の二進出力ビットのうち
の少なくとも１ビットを供給する前記デジタル論理回路
（６６）と前記電荷減算回路（３６）によって前記第１
の所定の電荷（３１０）を前記積分コンデンサ（４４）
から除去する回数を追跡する、当該デジタル論理回路
（６６）と、 前記演算増幅器（４６）の前記出力端子（４９）と前記
積分コンデンサ（４４）に接続されたサンプル及び保持
回路（５０）であって、前記サンプル及び保持回路（５
０）は前記積分コンデンサ（４４）の残余電荷をサンプ
リングして保持し、前記第１の所定の電荷（３１０）が
前記積分コンデンサ（４４）から前記回数除去された後
での前記残余電荷は実質的に前記積分コンデンサ（４
４）の蓄積電荷量に等しい、当該サンプル及び保持回路
と、 複数の入力と１出力をもつマルチプレクサ（４４０）で
あって、前記複数の入力の各々は前記複数のチャネル
（４１０）の前記サンプル及び保持回路（４１４）のう
ちの異なる１つに個別に接続される、当該マルチプレク
サと、 前記マルチプレクサ（４４０）の前記出力に接続された
残余量子化回路（４５０）であって、前記残余量子化回
路（４５０）は、前記マルチプレクサ（４４０）を介し
て、前記複数のチャネル（４１０）の各々から前記残余
電荷の各々を受け取り、前記残余量子化回路（４５０）
はそれぞれ、前記各残余電荷に対応する前記複数の二進
出力ビットのうちの少なくとも１つの追加ビットを前記
複数のチャネル（４１０）の各々に供給する、当該残余
量子化回路と、を備えていること、を特徴とするマルチ
チャネル型アナログ−デジタル変換回路（４００）。 - 【請求項３３】 前記アナログ入力信号は電流信号で構
成される、請求項３２のマルチチャネル型アナログ−デ
ジタル変換回路（４００）。 - 【請求項３４】 前記アナログ入力信号は電圧信号で構
成される、請求項３２のマルチチャネル型アナログ−デ
ジタル変換回路（４００）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/546623 | 2000-04-10 | ||
| US09/546,623 US6366231B1 (en) | 2000-04-10 | 2000-04-10 | Integrate and fold analog-to-digital converter with saturation prevention |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002033664A true JP2002033664A (ja) | 2002-01-31 |
| JP2002033664A5 JP2002033664A5 (ja) | 2008-05-22 |
| JP4774159B2 JP4774159B2 (ja) | 2011-09-14 |
Family
ID=24181261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109377A Expired - Fee Related JP4774159B2 (ja) | 2000-04-10 | 2001-04-09 | アナログ−デジタル変換用積分及び折返し回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6366231B1 (ja) |
| JP (1) | JP4774159B2 (ja) |
| CN (1) | CN1258882C (ja) |
| DE (1) | DE10117689A1 (ja) |
| IL (1) | IL142325A0 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329913A (ja) * | 2006-05-24 | 2007-12-20 | Commiss Energ Atom | 電荷を均等化する改良されたアナログ／デジタル変換器マイクロ電子デバイス |
| JP2008042886A (ja) * | 2006-07-14 | 2008-02-21 | Rohm Co Ltd | アナログ／ディジタル変換器、照度センサ、照明装置、電子機器 |
| JP2013085104A (ja) * | 2011-10-07 | 2013-05-09 | Canon Inc | ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法 |
| JP2014239426A (ja) * | 2013-05-09 | 2014-12-18 | 株式会社ブルックマンテクノロジ | Ａ／ｄ変換回路用ディジタル補正回路、ａ／ｄ変換回路及びイメージセンサデバイス |
| JP2018530741A (ja) * | 2015-08-07 | 2018-10-18 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 改善された空間的な正確さを有するイメージング検出器 |
| JP2019528864A (ja) * | 2016-09-08 | 2019-10-17 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 放射線ディテクター及びｘ線像形成システム |
| JP7385408B2 (ja) | 2019-09-11 | 2023-11-22 | ローム株式会社 | 赤外線測定装置 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL150058A0 (en) * | 2002-06-06 | 2004-06-01 | Semi Conductor Devices Scd Par | Focal plane processor for ir detection |
| US7319423B2 (en) * | 2002-07-31 | 2008-01-15 | Quantum Semiconductor Llc | Multi-mode ADC and its application to CMOS image sensors |
| US7518540B2 (en) * | 2002-07-31 | 2009-04-14 | Quantum Semiconductor Llc | Multi-mode ADC and its application to CMOS image sensors |
| ATE363767T1 (de) * | 2002-07-31 | 2007-06-15 | Quantum Semiconductor Llc | Verfahren zur seriellen, asynchronen analog- digital wandlung mit dynamisch eingestellter bandbreite |
| JP3879671B2 (ja) * | 2003-01-27 | 2007-02-14 | ソニー株式会社 | 画像表示装置および画像表示パネル |
| JP4083139B2 (ja) * | 2003-05-07 | 2008-04-30 | 三洋電機株式会社 | アナログ−デジタル変換回路 |
| EP1649516A2 (en) * | 2003-07-16 | 2006-04-26 | Koninklijke Philips Electronics N.V. | Input stage resistant against negative voltage swings |
| US6784823B1 (en) * | 2003-12-31 | 2004-08-31 | Winbond Electronics Corp. | Rail to rail dual slope ADC |
| US7315200B2 (en) * | 2004-03-31 | 2008-01-01 | Silicon Labs Cp, Inc. | Gain control for delta sigma analog-to-digital converter |
| US7095354B2 (en) * | 2004-08-12 | 2006-08-22 | General Electric Company | Very linear wide-range pipelined charge-to-digital converter |
| US7958769B2 (en) * | 2005-02-14 | 2011-06-14 | Olympus Ndt | Detection of channel saturation in phase-array ultrasonic non-destructive testing |
| US7492810B2 (en) | 2005-04-04 | 2009-02-17 | General Electric Company | Method and apparatus for segmented code correlation |
| US7388413B1 (en) * | 2005-07-14 | 2008-06-17 | Microsemi Corporation | Ramp generator with fast reset |
| US20070012965A1 (en) * | 2005-07-15 | 2007-01-18 | General Electric Company | Photodetection system and module |
| US7164379B1 (en) | 2005-11-30 | 2007-01-16 | General Electric Company | Pipeline analog to digital converter |
| US20080001095A1 (en) * | 2006-06-29 | 2008-01-03 | Oliver Richard Astley | Adaptive imaging system |
| US7388534B2 (en) * | 2006-07-20 | 2008-06-17 | General Electric Company | Adaptive data acquisition for an imaging system |
| CN100428105C (zh) * | 2006-08-25 | 2008-10-22 | 清华大学 | 1v电源非线性纠正的高温度稳定性基准电压源 |
| CN101682323B (zh) * | 2007-05-29 | 2011-12-14 | 三菱电机株式会社 | 模拟输入装置 |
| US7936299B2 (en) | 2009-06-30 | 2011-05-03 | General Electric Company | Capacitive integrate and fold charge-to-digital converter |
| WO2011142036A1 (ja) * | 2010-05-14 | 2011-11-17 | トヨタ自動車株式会社 | サンプルホールド回路及びａ／ｄ変換装置 |
| US8294607B2 (en) * | 2010-10-29 | 2012-10-23 | General Electric Company | Multichannel digitizer and method of digitizing |
| US8471743B2 (en) * | 2010-11-04 | 2013-06-25 | Mediatek Inc. | Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter |
| CN102522991B (zh) * | 2011-12-31 | 2014-05-21 | 开曼群岛威睿电通股份有限公司 | 采用三角积分调制的模拟数字转换器 |
| US9689996B2 (en) | 2013-04-05 | 2017-06-27 | General Electric Company | Integrated diode DAS detector |
| CN103499991B (zh) * | 2013-05-24 | 2016-01-06 | 矽创电子股份有限公司 | 具温度感测的模拟数字转换电路及其电子装置 |
| DE102015212848A1 (de) * | 2015-07-09 | 2017-01-12 | Forschungszentrum Jülich GmbH | Filterschaltung zur Filterung eines Eingangssignals eines Analog-Digital-Wandlers |
| JP6436022B2 (ja) * | 2015-09-03 | 2018-12-12 | 株式会社デンソー | Ａ／ｄ変換器 |
| CN105811987B (zh) * | 2016-03-09 | 2022-12-09 | 广州龙之杰科技有限公司 | 单积分型模数转换器及其转换方法 |
| DE102017110976B8 (de) * | 2017-05-19 | 2018-12-06 | Infineon Technologies Austria Ag | Selbstoszillierender Mehrrampen-Umsetzer und Verfahren zum Umsetzen einer Kapazität in ein digitales Signal |
| EP3429083B1 (en) * | 2017-07-13 | 2020-09-02 | ams International AG | Method and circuit for current integration |
| WO2019121728A1 (en) * | 2017-12-21 | 2019-06-27 | Ams International Ag | Method to operate an optical sensor arrangement with improved conversion accuracy and optical sensor arrangement |
| CN108444463A (zh) * | 2017-12-21 | 2018-08-24 | 中国船舶重工集团公司第七0七研究所 | 一种抑制尖峰脉冲不对称性的数字闭环光纤陀螺电路 |
| EP3557767B1 (en) * | 2018-04-19 | 2023-01-11 | ams AG | Light-to-digital converter arrangement and method for light-to-digital conversion |
| JP6694090B1 (ja) | 2019-03-01 | 2020-05-13 | 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ | Ｄａ変換回路、不良ビット数検出回路及び不揮発性半導体記憶装置 |
| CN110037736B (zh) * | 2019-04-08 | 2023-11-17 | 深圳市贝斯曼精密仪器有限公司 | 一种具有模数转换功能的超声波探测电路 |
| CN110417401B (zh) * | 2019-07-31 | 2023-04-28 | 重庆线易电子科技有限责任公司 | 基于电荷寄存的数字隔离器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3703002A (en) * | 1971-12-06 | 1972-11-14 | Fluke Mfg Co John | Analog to digital converter and indicator using recirculation of remainder |
| US4144527A (en) * | 1977-08-18 | 1979-03-13 | General Electric Company | Dual-slope analog to digital converter |
| FR2622375B1 (fr) * | 1987-10-21 | 1990-02-02 | Commissariat Energie Atomique | Convertisseur analogique numerique a grande dynamique |
| US5101206A (en) * | 1989-12-05 | 1992-03-31 | Hewlett-Packard Company | Integrating analog to digital converter |
| US5126743A (en) * | 1990-05-25 | 1992-06-30 | New Sd, Inc. | System and method for converting a DSB input signal to a frequency encoded output signal |
| GB9014679D0 (en) * | 1990-07-02 | 1990-08-22 | Sarnoff David Res Center | Sequential successive approximation a/d converter |
| US5117227A (en) * | 1991-09-27 | 1992-05-26 | Hewlett-Packard Company | Continuously integrating high-resolution analog-to-digital converter |
| US5748134A (en) * | 1996-03-01 | 1998-05-05 | Ericsson Inc. | Method and apparatus for converting an analog signal into digital format |
-
2000
- 2000-04-10 US US09/546,623 patent/US6366231B1/en not_active Expired - Fee Related
-
2001
- 2001-03-28 IL IL14232501A patent/IL142325A0/xx not_active IP Right Cessation
- 2001-04-09 JP JP2001109377A patent/JP4774159B2/ja not_active Expired - Fee Related
- 2001-04-09 DE DE10117689A patent/DE10117689A1/de not_active Withdrawn
- 2001-04-10 CN CNB011165332A patent/CN1258882C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329913A (ja) * | 2006-05-24 | 2007-12-20 | Commiss Energ Atom | 電荷を均等化する改良されたアナログ／デジタル変換器マイクロ電子デバイス |
| JP2008042886A (ja) * | 2006-07-14 | 2008-02-21 | Rohm Co Ltd | アナログ／ディジタル変換器、照度センサ、照明装置、電子機器 |
| JP2013085104A (ja) * | 2011-10-07 | 2013-05-09 | Canon Inc | ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法 |
| JP2014239426A (ja) * | 2013-05-09 | 2014-12-18 | 株式会社ブルックマンテクノロジ | Ａ／ｄ変換回路用ディジタル補正回路、ａ／ｄ変換回路及びイメージセンサデバイス |
| JP2018530741A (ja) * | 2015-08-07 | 2018-10-18 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 改善された空間的な正確さを有するイメージング検出器 |
| JP2019528864A (ja) * | 2016-09-08 | 2019-10-17 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 放射線ディテクター及びｘ線像形成システム |
| JP7385408B2 (ja) | 2019-09-11 | 2023-11-22 | ローム株式会社 | 赤外線測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6366231B1 (en) | 2002-04-02 |
| CN1258882C (zh) | 2006-06-07 |
| CN1322061A (zh) | 2001-11-14 |
| IL142325A0 (en) | 2002-03-10 |
| JP4774159B2 (ja) | 2011-09-14 |
| DE10117689A1 (de) | 2001-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002033664A (ja) | アナログ−デジタル変換用積分及び折返し回路 | |
| US7884749B2 (en) | A/D converting apparatus | |
| US7164379B1 (en) | Pipeline analog to digital converter | |
| US8004435B2 (en) | Discrete-time circuit | |
| US7936299B2 (en) | Capacitive integrate and fold charge-to-digital converter | |
| US10205463B1 (en) | Dual-gain single-slope ADC with digital CDS | |
| JPH0810830B2 (ja) | アナログ―ディジタル変換器 | |
| US9369146B2 (en) | Successive approximation register analog-to-digital converter with single-ended measurement | |
| JP2002033664A5 (ja) | ||
| US8362939B2 (en) | Switched-capacitor pipeline ADC stage | |
| US4691190A (en) | Analog-digital converter | |
| JP2560478B2 (ja) | アナログ・ディジタル変換器 | |
| US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
| CN114402531A (zh) | 图像传感器中的快速多重采样 | |
| US7075475B1 (en) | Correlated double sampling modulation system with reduced latency of reference to input | |
| US20100164779A1 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
| JP2002261613A (ja) | Ａ／ｄ変換回路および固体撮像装置 | |
| TWI775881B (zh) | 用於電流積分的方法和電路 | |
| US20050046604A1 (en) | Reducing Droop In a Reference Signal Provided to ADCs | |
| JP3166603B2 (ja) | Ｄ／ａ変換器 | |
| JPWO2020075552A1 (ja) | スイッチトキャパシタアンプおよびａｄ変換装置 | |
| KR100932388B1 (ko) | 파이프라인 구조의 아날로그-디지털 변환기에서 옵셋전압을 순차적으로 제거하는 단계적 변환 장치 및 옵셋전압 제거 방법 | |
| JP4121969B2 (ja) | アナログデジタル変換器 | |
| KR102140007B1 (ko) | 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
| US10566985B2 (en) | Method for analog-to-digital conversion of analog input signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110228 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110322 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |